ZISC

Материал из Википедии — свободной энциклопедии
Перейти к навигацииПерейти к поиску

ZISC (англ. Zero Instruction Set Computer —компьютер с нулевымнабором команд) —архитектура процессора, основанная на таких технологиях, каксопоставление с образцом. Архитектура характеризуется отсутствиеммикрокоманд в привычном для микропроцессоров понимании. Также акроним ZISC намекает на разработанную ранее технологию RISC.

Концепция основана на идеях, позаимствованных изнейросетей. Для ZISC характерна аппаратная параллельная обработка данных, подобно тому, как это происходит в настоящих нейросетях. Эта концепция была разработана Гаем Палле (Guy Paillet), вдохновлённым во время совместной работы с командойКарло Руббиа по параллельной обработке, и сЛеоном Купером в начале 1990-е над RCE (Restricted Coulomb Energy — модель нейросети, опубликованная Cooper в 1982). RCE было разработано и опубликовано в книге Bruce Batchelor (Cardiff University UK) «Practical Approach to Pattern Classification».

См. также

[править |править код]

Ссылки

[править |править код]
Иконка
Это примечание по возможности следует заменитьболее точным.
Перейти к шаблону «Технологии CPU»
Технологии цифровыхпроцессоров
Архитектура
Архитектура набора команд
Машинное слово
Параллелизм
Конвейер
Уровни
Потоки
Классификация Флинна
Реализации
Компоненты
Управление питанием
Источник —https://ru.wikipedia.org/w/index.php?title=ZISC&oldid=139018136
Категории:
Скрытые категории: