AMD APU | |
|---|---|
| Informações gerais | |
| Data de lançamento | |
| 2011 (Original); 2017 (baseado em Zen) | |
| Projetado por | |
| AMD | |
| Codinome | |
| Fusion Desna Ontario Zacate Llano Hondo Trinity Weatherford Richland Kaveri Godavari Kabini Temash Carrizo Bristol Ridge Raven Ridge Picasso Renoir Cezanne Phoenix IGP Wrestler WinterPark BeaverCreek | |
| Arquitetura | |
| AMD64 | |
| Modelos | |
| Desktop Série E Desktop Série A Séries de notebooks A, E, C e FX AMDAthlon com gráficosRadeon AMDRyzen com gráficos Radeon | |
| Transístores | |
| 32 nm 1.178B (Llano) 32 nm 1.303B (Trinity) 32 nm 1.3B (Richland) 28 nm 2,41B (Kaveri) 14 nm 4,95B (Raven Ridge) 12 nm (Picasso) 7 nm (Renoir e Cezanne) 6 nm (Rembrandt) 4 nm (Phoenix) | |
| Suporte deAPI | |
| DirectX | |
| Direct3D 11 Direct 3D 12 | |
| OpenCL | |
| 1.2 | |
| OpenGL | |
| 4.1+ | |
| História | |
| Ancessor | |
| Athlon II Sempron | |
| Sucessor | |
| Athlon baseado emRyzen Zen | |
AMD Accelerated Processing Unit (APU), anteriormente conhecida comoFusion, é uma série demicroprocessadores de 64 bits daAdvanced Micro Devices (AMD), combinando umaunidade de processamento central (CPU)AMD64 de uso geral e umaunidade de processamento gráfico integrado 3D (IGPU) em um únicochip.
A AMD anunciou a primeira geração de APUs,Llano para alto desempenho eBrazos para dispositivos de baixo consumo, em janeiro de 2011. A segunda geraçãoTrinity para alto desempenho eBrazos-2 para dispositivos de baixo consumo foram anunciadas em junho de 2012. A terceira geraçãoKaveri para dispositivos de alto desempenho foi lançada em janeiro de 2014, enquantoKabini eTemash para dispositivos de baixo consumo foram anunciados no verão de 2013. Desde o lançamento da microarquiteturaZen, as APUs Ryzen e Athlon foram lançadas no mercado global como Raven Ridge na plataforma DDR4, após Bristol Ridge um ano antes.
A AMD também forneceu APUs semi-personalizadas para consoles a partir do lançamento dosconsoles de videogame de oitava geração SonyPlayStation 4 e MicrosoftXbox One.
O projeto AMD Fusion começou em 2006 com o objetivo de desenvolver umsistema em um chip que combinasse uma CPU com uma GPU em um únicochip. Esse esforço foi impulsionado pela aquisição da fabricante de chipsets gráficosATI pela AMD[1] em 2006. O projeto supostamente exigiu três iterações internas do conceito Fusion para criar um produto considerado digno de lançamento.[1] Os motivos que contribuíram para o atraso do projeto incluem as dificuldades técnicas de combinar uma CPU e uma GPU no mesmo chip em um processo de 45 nm e visões conflitantes sobre qual deveria ser o papel da CPU e da GPU no projeto.[2]
A primeira geração de APUs para desktop e laptop, codinomeLlano, foi anunciada em 4 de janeiro de 2011 naConsumer Electronics Show de 2011 em Las Vegas e lançada logo depois.[3][4] Ela apresentava núcleos de CPUK10 e uma GPURadeon HD série 6000 no mesmo chip nosoquete FM1. Uma APU para dispositivos de baixo consumo foi anunciada como a plataformaBrazos, baseada namicroarquitetura Bobcat e uma GPU Radeon HD série 6000 no mesmo chip.[5]
Em uma conferência em janeiro de 2012, o colega corporativo Phil Rogers anunciou que a AMD iria renomear a plataforma Fusion comoHeterogeneous System Architecture (HSA), afirmando que "é apropriado que o nome dessa arquitetura e plataforma em evolução seja representativo de toda a comunidade técnica que está liderando o caminho nesta área muito importante de tecnologia e desenvolvimento de programação."[6] No entanto, foi posteriormente revelado que a AMD havia sido alvo de um processo deviolação de marca registrada pela empresa suíçaArctic, que usou o nome "Fusion" para uma linha de produtos defonte de alimentação.[7]
A APU de desktop e laptop de segunda geração, codinomeTrinity, foi anunciada no Financial Analyst Day de 2010 da AMD[8][9] e lançada em outubro de 2012.[10] Ela apresentava núcleos de CPUPiledriver e núcleos de GPURadeon HD série 7000 nosoquete FM2.[11] A AMD lançou uma nova APU baseada na microarquitetura Piledriver em 12 de março de 2013 para laptops/celulares e em 4 de junho de 2013 para desktops sob o codinomeRichland.[12] A APU de segunda geração para dispositivos de baixo consumo,Brazos 2.0, usava exatamente o mesmo chip de APU, mas rodava em uma velocidade de clock mais alta erenomeou a GPU como Radeon HD série 7000 e usava um novo chip controlador de I/O.
Os chips semi-personalizados foram introduzidos nos consoles de videogame Microsoft Xbox One e SonyPlayStation 4,[13][14] e posteriormente nos consoles MicrosoftXbox Series X|S e SonyPlayStation 5.
Uma terceira geração da tecnologia foi lançada em 14 de janeiro de 2014, apresentando maior integração entre CPU e GPU. A variante para desktop e laptop tem o codinomeKaveri, com base na arquiteturaSteamroller, enquanto as variantes de baixo consumo, com os codinomesKabini eTemash , são baseadas na arquiteturaJaguar.[15]
Desde a introdução dos processadores baseados emZen, a AMD renomeou suas APUs comoRyzen com Radeon Graphics eAthlon com Radeon Graphics, com unidades de desktop atribuídas com o sufixoG em seus números de modelo (por exemplo, Ryzen 5 3400G e Athlon 3000G) para distingui-las de processadores comuns ou com gráficos básicos e também para se diferenciar de suas antigas APUs dasérie A da eraBulldozer. As contrapartes móveis sempre foram emparelhadas com Radeon Graphics, independentemente dos sufixos.
Em novembro de 2017, a HP lançou o Envy x360, apresentando a APU Ryzen 5 2500U, a primeira APU de 4ª geração, baseada na arquitetura de CPU Zen e na arquitetura gráfica Vega.[16]
Ver artigo principal:Heterogeneous System ArchitectureA AMD é membro fundador daHeterogeneous System Architecture (HSA) Foundation (HSA) e, consequentemente, está trabalhando ativamente no desenvolvimento daHSA em cooperação com outros membros. As seguintes implementações de hardware e software estão disponíveis nos produtos da marca APU da AMD:
| Tipo | HSA feature | Primeira implementação | Notas |
|---|---|---|---|
| Plataforma Otimizada | Suporte para computação GPU C++ | 2012 APUsTrinity | Suporte às instruções doOpenCLC++ e à extensão de linguagemC++ AMP da Microsoft. Isso facilita a programação da CPU e da GPU trabalhando juntas para processar cargas de trabalho paralelas. |
| MMU com reconhecimento de HSA | A GPU pode acessar toda a memória do sistema por meio dos serviços de tradução e gerenciamento de falhas de página da HSA MMU. | ||
| Gerenciamento de energia compartilhado | CPU e GPU agora compartilham o orçamento de energia. A prioridade é do processador mais adequado às tarefas atuais. | ||
| Integração Arquitetônica | Heterogeneous Memory Management: a MMU da CPU e aIOMMU da GPU compartilham o mesmo espaço de endereço.[17][18] | 2014 PlayStation 4, APUsKaveri | CPU e GPU agora acessam a memória com o mesmo espaço de endereço.Pointers agora podem ser passados livremente entre CPU e GPU, permitindozero-copy. |
| Memória totalmentecoerente entre CPU e GPU | A GPU agora pode acessar e armazenar em cache dados de regiões de memória coerentes na memória do sistema, além de referenciar os dados do cache da CPU. A coerência do cache é mantida. | ||
| A GPU usa memória de sistemapaginável por meio de ponteiros de CPU | A GPU pode aproveitar a memória virtual compartilhada entre a CPU e a GPU, e a memória do sistema paginável agora pode ser referenciada diretamente pela GPU, em vez de ser copiada ou fixada antes do acesso. | ||
| Integração de sistemas | Troca de contexto de computaçãode GPU | 2015 APUCarrizo | Tarefas de computação na GPU podem ter contexto alternado, permitindo um ambiente multitarefa e também uma interpretação mais rápida entre aplicativos, computação e gráficos. |
| Preempção de gráficos de GPU | Tarefas gráficas de longa duração podem ser interrompidas para que os processos tenham acesso de baixa latência à GPU. | ||
| Quality of service[17] | Além da troca de contexto e preempção, os recursos de hardware podem ser equalizados ou priorizados entre vários usuários e aplicativos. |
A tabela a seguir mostra recursos das APUs daAMD
| Plataforma | Alta, padrão e baixa potência | Baixa e ultra baixa potência | ||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Nome de código | Servidor | Basic | Toronto | |||||||||||||||||
| Micro | Kyoto | |||||||||||||||||||
| Desktop | Performance | Renoir | Cezanne | |||||||||||||||||
| Mainstream | Llano | Trinity | Richland | Kaveri | Kaveri Refresh (Godavari) | Carrizo | Bristol Ridge | Raven Ridge | Picasso | |||||||||||
| Entrada | ||||||||||||||||||||
| Basic | Kabini | |||||||||||||||||||
| Mobile | Performance | Renoir | Cezanne | Rembrandt | ||||||||||||||||
| Mainstream | Llano | Trinity | Richland | Kaveri | Carrizo | Bristol Ridge | Raven Ridge | Picasso | ||||||||||||
| Entrada | Dalí | |||||||||||||||||||
| Basic | Desna, Ontario, Zacate | Kabini, Temash | Beema, Mullins | Carrizo-L | Stoney Ridge | |||||||||||||||
| Integrado | Trinity | Bald Eagle | Merlin Falcon, Brown Falcon | Great Horned Owl | Grey Hawk | Ontario, Zacate | Kabini | Steppe Eagle, Crowned Eagle, LX-Family | Prairie Falcon | Banded Kestrel | ||||||||||
| Lançado | Agosto de 2011 | Outubro de 2012 | Junho de 2013 | Janeiro de 2014 | 2015 | Junho de 2015 | Junho de 2016 | Outubro de 2017 | Janeiro de 2019 | Março de 2020 | Janeiro de 2021 | Janeiro de 2022 | Janeiro de 2011 | Maio 2013 | Apr 2014 | Maio de 2015 | Fevereiro de 2016 | Abril de 2019 | ||
| Microarquitetura de CPU | K10 | Piledriver | Steamroller | Excavator | "Excavator+"[19] | Zen | Zen+ | Zen 2 | Zen 3 | Zen 3+ | Bobcat | Jaguar | Puma | Puma+[20] | "Excavator+" | Zen | ||||
| ISA | x86-64 | x86-64 | ||||||||||||||||||
| Socket | Desktop | High-end | — | — | ||||||||||||||||
| Mainstream | — | AM4 | — | |||||||||||||||||
| Entrada | FM1 | FM2 | FM2+[nota 1] | — | ||||||||||||||||
| Basic | — | — | AM1 | — | ||||||||||||||||
| Outros | FS1 | FS1+, FP2 | FP3 | FP4 | FP5 | FP6 | FP7 | FT1 | FT3 | FT3b | FP4 | FP5 | ||||||||
| VersãoPCI Express | 2.0 | 3.0 | 4.0 | 2.0 | 3.0 | |||||||||||||||
| Fab. (nm) | GF32SHP (HKMG SOI) | GF28SHP (HKMG bulk) | GF14LPP (FinFET bulk) | GF12LP (FinFET bulk) | TSMCN7 (FinFET bulk) | TSMCN6 (FinFET bulk) | TSMCN40 (bulk) | TSMCN28 (HKMG bulk) | GF 28SHP (HKMG bulk) | GF14LPP (FinFET bulk) | ||||||||||
| Area doDie (mm2) | 228 | 246 | 245 | 245 | 250 | 210[21] | 156 | 180 | 210 | 75 (+ 28 FCH) | 107 | ? | 125 | 149 | ||||||
| TDP min. (W) | 35 | 17 | 12 | 10 | 15 | 4.5 | 4 | 3.95 | 10 | 6 | ||||||||||
| TDP max. de APU (W) | 100 | 95 | 65 | 45 | 18 | 25 | ||||||||||||||
| Clock base max. de stock de APU (GHz) | 3 | 3.8 | 4.1 | 4.1 | 3.7 | 3.8 | 3.6 | 3.7 | 3.8 | 4.0 | 3.3 | 1.75 | 2.2 | 2 | 2.2 | 3.2 | 2.6 | |||
| Máximo de APUs por nó[nota 2] | 1 | 1 | ||||||||||||||||||
| MaxCPU[nota 3]cores por APU | 4 | 8 | 2 | 4 | 2 | |||||||||||||||
| Maxthreads por core de CPU | 1 | 2 | 1 | 2 | ||||||||||||||||
| i386, i486, i586, CMOV, NOPL, i686,PAE,NX bit, CMPXCHG16B,AMD-V, RVI, ABM, e LAHF/SAHF de 64-bit |  | | ||||||||||||||||||
| IOMMU[nota 4] | — | | ||||||||||||||||||
| BMI1, AES-NI, CLMUL, e F16C | — | | ||||||||||||||||||
| MOVBE | — | | ||||||||||||||||||
| AVIC, BMI2 e RDRAND | — | | ||||||||||||||||||
| ADX, SHA, RDSEED, SMAP, SMEP, XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT, e CLZERO | — | | — | | ||||||||||||||||
| WBNOINVD, CLWB, RDPID, RDPRU, e MCOMMIT | — | | — | |||||||||||||||||
| FPUs porcore | 1 | 0.5 | 1 | 1 | 0.5 | 1 | ||||||||||||||
| Tubos por FPU | 2 | 2 | ||||||||||||||||||
| Largura do tubo FPU | 128-bit | 256-bit | 80-bit | 128-bit | ||||||||||||||||
| NívelSIMD doconjunto de instruções da CPU | SSE4a[nota 5] | AVX | AVX2 | SSSE3 | AVX | AVX2 | ||||||||||||||
| 3DNow! | | — | — | |||||||||||||||||
| FMA4, LWP, TBM, e XOP | — | | — | — | | — | ||||||||||||||
| FMA3 | | | ||||||||||||||||||
| Cache L1 de dados por núcleo (KiB) | 64 | 16 | 32 | 32 | ||||||||||||||||
| Associatividade do cache de dados L1 (maneiras) | 2 | 4 | 8 | 8 | ||||||||||||||||
| Caches de instruções L1 porcore | 1 | 0.5 | 1 | 1 | 0.5 | 1 | ||||||||||||||
| Cache máximo de instrução L1 total da APU (KiB) | 256 | 128 | 192 | 256 | 64 | 128 | 96 | 128 | ||||||||||||
| Associatividade de cache de instrução L1 (maneiras) | 2 | 3 | 4 | 8 | 2 | 3 | 4 | |||||||||||||
| Caches L2 porcore | 1 | 0.5 | 1 | 1 | 0.5 | 1 | ||||||||||||||
| Cache L2 total de APU máximo (MiB) | 4 | 2 | 4 | 1 | 2 | 1 | ||||||||||||||
| Associatividade de cache L2 (maneiras) | 16 | 8 | 16 | 8 | ||||||||||||||||
| Cache L3 total da APU (MiB) | — | 4 | 8 | 16 | — | 4 | ||||||||||||||
| Associatividade de cache APU L3 (maneiras) | 16 | 16 | ||||||||||||||||||
| Esquema de cache L3 | Victim | Victim | ||||||||||||||||||
| Suporte max. deDRAM stock | DDR3-1866 | DDR3-2133 | DDR3-2133,DDR4-2400 | DDR4-2400 | DDR4-2933 | DDR4-3200, LPDDR4-4266 | DDR5-4800, LPDDR5-6400 | DDR3L-1333 | DDR3L-1600 | DDR3L-1866 | DDR3-1866,DDR4-2400 | DDR4-2400 | ||||||||
| Max. de canaisDRAM por APU | 2 | 1 | 2 | |||||||||||||||||
| Max.largura de bandaDRAM de stock por APU (GB/s) | 29.866 | 34.132 | 38.400 | 46.932 | 68.256 | 102.400 | 10.666 | 12.800 | 14.933 | 19.200 | 38.400 | |||||||||
| Microarquitetura GPU | TeraScale 2 (VLIW5) | TeraScale 3 (VLIW4) | GCN 2nd gen | GCN 3rd gen | GCN 5th gen[22] | RDNA 2nd gen | TeraScale 2 (VLIW5) | GCN 2nd gen | GCN 3rd gen[22] | GCN 5th gen | ||||||||||
| Conjunto de instruções da GPU | Conjunto de instruções TeraScale | Conjunto de instruções GCN | Conjunto de instruções RDNA | Conjunto de instruções TeraScale | Conjunto de instruções GCN | |||||||||||||||
| Clock base da GPU de stock máximo (MHz) | 600 | 800 | 844 | 866 | 1108 | 1250 | 1400 | 2100 | 2400 | 538 | 600 | ? | 847 | 900 | 1200 | |||||
| Max stock GPU baseGFLOPS[nota 6] | 480 | 614.4 | 648.1 | 886.7 | 1134.5 | 1760 | 1971.2 | 2150.4 | 3686.4 | 86 | ? | ? | ? | 345.6 | 460.8 | |||||
| Motor 3D[nota 7] | Até 400:20:8 | Até 384:24:6 | Até 512:32:8 | Até 704:44:16[23] | Até 512:32:8 | 768:48:8 | 80:8:4 | 128:8:4 | Até 192:?:? | Até 192:?:? | ||||||||||
| IOMMUv1 | IOMMUv2 | IOMMUv1 | ? | IOMMUv2 | ||||||||||||||||
| Decodificador de vídeo | UVD 3.0 | UVD 4.2 | UVD 6.0 | VCN 1.0[24] | VCN 2.1[25] | VCN 2.2[25] | VCN 3.1 | UVD 3.0 | UVD 4.0 | UVD 4.2 | UVD 6.0 | UVD 6.3]] | VCN 1.0 | |||||||
| Codificador de vídeo | — | VCE 1.0 | VCE 2.0 | VCE 3.1 | — | VCE 2.0 | VCE 3.1 | |||||||||||||
| Movimento Fluido AMD | Não | | Não | Não | | Não | ||||||||||||||
| Economia de energia da GPU | PowerPlay | PowerTune | PowerPlay | PowerTune[26] | ||||||||||||||||
| TrueAudio | — | [27] | ? | — | | |||||||||||||||
| FreeSync | 1 2 | 1 2 | ||||||||||||||||||
| HDCP[nota 8] | ? | 1.4 | 1.4 2.2 | ? | 1.4 | 1.4 2.2 | ||||||||||||||
| PlayReady[nota 9] | — | 3.0 not yet | — | 3.0 ainda não | ||||||||||||||||
| Telas compatíveis[nota 10] | 2–3 | 2–4 | 3 | 3 (desktop) 4 (mobile, integrado) | 4 | 2 | 3 | 4 | ||||||||||||
/drm/radeon[nota 11][29][30] | | — | | — | ||||||||||||||||
/drm/amdgpu[nota 12][31] | — | [32] | — | [32] | ||||||||||||||||
As APUs da AMD possuem módulos de CPU, cache e um processador gráfico de classe discreta, todos no mesmo chip, utilizando o mesmo barramento. Essa arquitetura permite o uso de aceleradores gráficos, como o OpenCL, com o processador gráfico integrado.[33] O objetivo é criar uma APU "totalmente integrada", que, segundo a AMD, eventualmente contará com "núcleos heterogêneos" capazes de processar o trabalho da CPU e da GPU automaticamente, dependendo dos requisitos de carga de trabalho.[34]
-top_PNr%25C2%25B00359.jpg)
Ver artigo principal:AMD K10A APU de primeira geração, lançada em junho de 2011, foi usada em desktops e laptops. Ela era baseada na arquitetura K10 e construída em um processo de 32 nm com dois a quatro núcleos de CPU em uma potência dedesign térmico (TDP) de 65-100 W e gráficos integrados baseados na série Radeon HD 6000 com suporte paraDirectX 11,OpenGL 4.2 eOpenCL 1.2. Em comparações de desempenho com o IntelCore i3-2105 de preço semelhante, a APU Llano foi criticada por seu baixo desempenho de CPU[37] e elogiada por seu melhor desempenho de GPU.[38][39] A AMD foi posteriormente criticada por abandonar oSocket FM1 após uma geração.[40]
A plataforma AMD Brazos foi introduzida em 4 de janeiro de 2011, visando os mercados desubnotebooks,netbooks epequenos formatos de baixo consumo.[3] Ela apresenta a APU AMD Série C de 9 watts (codinome: Ontario) para netbooks e dispositivos de baixo consumo, bem como a APU AMD Série E de 18 watts (codinome: Zacate) para notebooks convencionais e econômicos,all-in-ones e desktops pequenos. Ambas as APUs apresentam um ou dois núcleos Bobcat x86 e uma GPU RadeonEvergreen Series com suporte completo a DirectX11,DirectCompute e OpenCL, incluindo aceleração de vídeoUVD3 para vídeo HD, incluindo1080p.[3]
A AMD expandiu a plataforma Brazos em 5 de junho de 2011 com o anúncio da APU AMD Z-Series de 5,9 watts (codinome: Desna) projetada para o mercado detablets.[41] A APU Desna é baseada na APU Ontario de 9 watts. A economia de energia foi alcançada reduzindo as tensões da CPU, GPU e northbridge, reduzindo os relógios ociosos da CPU e GPU, bem como introduzindo um modo de controle térmico de hardware.[41] Um modoturbo core bidirecional também foi introduzido.
A AMD anunciou a plataforma Brazos-T em 9 de outubro de 2012. Ela compreendia a APU AMD Z-Series de 4,5 watts (codinomeHondo) e o A55T Fusion Controller Hub (FCH), projetado para o mercado de tablets.[42][43] A APU Hondo é um redesenho da APU Desna. A AMD reduziu o uso de energia otimizando a APU e o FCH para tablets.[44][45]
A plataforma Deccan, incluindo as APUs Krishna e Wichita, foi cancelada em 2011. A AMD havia planejado originalmente lançá-las no segundo semestre de 2012.[46]
_APU_PNr%25C2%25B00810.jpg)
A primeira iteração da plataforma de segunda geração, lançada em outubro de 2012, trouxe melhorias no desempenho da CPU e da GPU para desktops e laptops. A plataforma possui de 2 a 4 núcleos de CPU Piledriver, construídos em um processo de 32 nm com um TDP entre 65 W e 100 W, e uma GPU baseada na série Radeon HD7000 com suporte para DirectX 11, OpenGL 4.2 e OpenCL 1.2. A APU Trinity foi elogiada pelas melhorias no desempenho da CPU em comparação com a APU Llano.[49]
O lançamento desta segunda iteração desta geração foi em 12 de março de 2013 para peças móveis e em 5 de junho de 2013 para peças de desktop.
Em janeiro de 2013, as APUs Kabini e Temash baseadas na Jaguar foram reveladas como sucessoras das APUs Ontario, Zacate e Hondo baseadas na Bobcat.[53][54][55] A APU Kabini é voltada para os mercados de baixo consumo, subnotebooks, netbooks, ultrafinos e de fator de forma pequeno, enquanto a APU Temash é voltada para os mercados de tablets, ultrabaixo consumo e fator de forma pequeno.[55] Os dois a quatro núcleos Jaguar das APUs Kabini e Temash apresentam inúmeras melhorias arquitetônicas em relação aos requisitos de energia e desempenho, como suporte para instruções x86 mais recentes, uma contagemIPC mais alta, um modo de estado de energia CC6 eclock gating..[56][57][58] Kabini e Temash são os primeiros da AMD e também os primeirosSoCs quad-core baseados em x86.[59] OsFusion controller hub (FCH) integrados para Kabini e Temash são codinomes "Yangtze" e "Salton", respectivamente.[60] O Yangtze FCH oferece suporte para duas portas USB 3.0, duas portas SATA 6 Gbit/s, bem como os protocolos xHCI 1.0 e SD/SDIO 3.0 para suporte a cartões SD.[60] Ambos os chips apresentam gráficos baseados emGCN compatíveis com DirectX 11.1, bem como inúmeras melhorias HSA.[53][54] Eles foram fabricados em um processo de 28 nm em um pacote de die degrade de esferas FT3 pelaTaiwan Semiconductor Manufacturing Company (TSMC) e foram lançados em 23 de maio de 2013.[56][61][62]
Foi revelado que o PlayStation 4 e o Xbox One são equipados com APUs semi-personalizadas de 8 núcleos derivadas da Jaguar.
A terceira geração da plataforma, codinome Kaveri, foi parcialmente lançada em 14 de janeiro de 2014.[65] O Kaveri contém até quatro núcleos de CPU Steamroller com clock de 3,9 GHz com modo turbo de 4,1 GHz, até uma GPU Graphics Core Next de 512 núcleos, duas unidades de decodificação por módulo em vez de uma (o que permite que cada núcleo decodifique quatro instruções por ciclo em vez de duas), AMD TrueAudio,[66]Mantle API,[67] um ARM Cortex-A5 MPCore on-chip,[68] e será lançado com um novo soquete, FM2+.[69] Ian Cutress e Rahul Garg doAnandTech afirmaram que o Kaveri representava a concretização unificada do sistema em um chip da aquisição da ATI pela AMD. O desempenho da APU Kaveri A8-7600 de 45 W foi considerado semelhante ao da peça Richland de 100 W, levando à alegação de que a AMD fez melhorias significativas no desempenho gráfico on-die por watt;[63] no entanto, descobriu-se que o desempenho da CPU ficou atrás dos processadores Intel com especificações semelhantes, um atraso que dificilmente seria resolvido nas APUs da família Bulldozer.[63] O componente A8-7600 foi adiado de um lançamento no Q1 para um lançamento no H1 porque os componentes da arquitetura Steamroller supostamente não escalavam bem em velocidades de clock mais altas.[70]
A AMD anunciou o lançamento da APU Kaveri para o mercado móvel em 4 de junho de 2014 naComputex 2014,[64] logo após o anúncio acidental no site da AMD em 26 de maio de 2014.[71] O anúncio incluiu componentes direcionados aos segmentos de tensão padrão, baixa tensão e ultrabaixa tensão do mercado. Em testes de desempenho de acesso antecipado de um protótipo de laptop Kaveri, a AnandTech descobriu que o FX-7600P de 35 W era competitivo com o Intel i7-4500U de 17 W de preço semelhante em benchmarks focados em CPU sintética e era significativamente melhor do que os sistemas de GPU integrados anteriores em benchmarks focados em GPU.[72] OTom's Hardware relatou o desempenho do Kaveri FX-7600P contra oIntel i7-4702MQ de 35 W, descobrindo que o i7-4702MQ era significativamente melhor do que o FX-7600P em benchmarks focados em CPU sintética, enquanto o FX-7600P era significativamente melhor do que oIntel HD 4600 iGPU do i7-4702MQ nos quatro jogos que puderam ser testados no tempo disponível para a equipe.[64]
Ver artigo principal:Zen (microarquitetura) Ver artigo principal:Zen+ Ver artigo principal:Zen 2 Ver artigo principal:Zen 3