RISC-V –otwartaarchitektura zestawu instrukcji procesora (ISA) oparta na zasadachRISC.
W odróżnieniu od większości ISA, RISC-V może być swobodnie używany w dowolnym celu, umożliwiając każdemu projektowanie, produkcję i sprzedażczipów ioprogramowania RISC-V. Chociaż nie jest pierwszą otwartą architekturą ISA[1] ma duże znaczenie, ponieważ został zaprojektowany z myślą o nowoczesnych skomputeryzowanych urządzeniach, takich jak ogromnechmury obliczeniowe, wysokiej klasytelefony komórkowe i najmniejszesystemy wbudowane. Takie zastosowania wymagają zarówno wydajności, jak iefektywności energetycznej. Architektura ta ma także obszerne wsparcie programistyczne, co pozwala uniknąć typowego problemu nowych architektur procesorowych.
Projekt rozpoczął się w 2010 r. naUniwersytecie Kalifornijskim w Berkeley, ale wielu współtwórców to wolontariusze i pracownicy z branży pracujący poza uniwersytetem[2].
RISC-V ISA został zaprojektowany z myślą o małych, szybkich i energooszczędnychimplementacjach w świecie rzeczywistym[3][4], ale bez nadmiernego projektowania dla konkretnego stylumikroarchitektury[4].
7 maja 2017 zostały opublikowane wersja 2.2 ISA przestrzeni użytkownika oraz wersja robocza 1.10 uprzywilejowanego ISA[4][5][6][7].
 | Zobacz galerię związaną z tematem:RISC-V |
| Początki | |
|---|---|
| Aktywne | |
| Nierozwijane |