Ten artykuł dotyczy procesorów. Zobacz też:RISC – RNA-induced silencing complex w genetyce.RISC (ang.reduced instruction set computing) – typarchitektury zestawu instrukcji procesora, który został przedstawiony pod koniec lat 70. XX w. w teoretycznych pracach na uniwersytecieBerkeley oraz w wynikach badańJohna Cocke zThomas J. Watson Research Center.
Ówczesne procesory, budowane w architekturzeCISC, charakteryzowały się rozbudowanąlistą rozkazów, ale – jak wykazały badania – statystycznie tylko nieliczna ich część była wykorzystywana w programie. Okazało się na przykład, że ponad 50% rozkazów w kodzie to przypisania, tj. zapis zawartościrejestru do pamięci i odwrotnie.
Ponadto badania wykazały, że podczas działania programu ok. 26-45% wykonywanych instrukcji to instrukcje wywołaniapodprogramów lub instrukcje obsługującepętle, ok. 13–15% to wspomniane przypisania, 7–21% to instrukcje warunkowe, natomiast reszta to tylko 1–3%[1].
W związku z powyższym zaprezentowano architekturę mikroprocesorów, w której uwzględniono wyniki badań. Jej podstawowe cechy to:
Pierwszym procesorem zaprojektowanym na bazie architektury RISC byłRCA1802 wyprodukowany przez firmęRCA.
Obecnie[kiedy?] popularne procesoryIntel,AMD iVIA z punktu widzenia programisty są widziane jako CISC, ale ich rdzeń jest RISC-owy. Rozkazy CISC są rozbijane namikrorozkazy (ang.microops), które są następnie wykonywane przez RISC-owy blok wykonawczy. W praktyce okazuje się, że rozwiązanie takie (pomimo wad) jest podejściem bardziej wydajnym (szczególnie że RISC-owy blok wykonawczy jest nowszy od architektury CISC widocznej dla programisty).
Przykłady rodzin:
| Początki | |
|---|---|
| Aktywne | |
| Nierozwijane |
