本開示は、基板処理方法及びプラズマ処理装置に関する。This disclosure relates to a substrate processing method and a plasma processing apparatus.
特許文献１には、処理容器内に供給される第１のガスから生成したプラズマにより、シリコン含有酸化膜上のマスクのパターンに該シリコン含有酸化膜をエッチングする第１の工程と、前記処理容器内に供給される第２のガスから生成したプラズマにより、前記第１の工程において前記シリコン含有酸化膜の開口部及び前記マスクに付着した反応生成物を除去する第２の工程と、を有し、前記第２の工程は、プラズマ生成用の高周波電力及びバイアス電圧発生用の高周波電力を印加し、前記第２のガスからプラズマを生成する、エッチング方法が開示されている。Patent Document 1 discloses an etching method that includes a first step of etching a silicon-containing oxide film according to a mask pattern on the silicon-containing oxide film using plasma generated from a first gas supplied into a processing chamber, and a second step of removing reaction products that have adhered to the openings in the silicon-containing oxide film and the mask in the first step using plasma generated from a second gas supplied into the processing chamber, and in which the second step applies high-frequency power for generating plasma and high-frequency power for generating a bias voltage to generate plasma from the second gas.
一の側面では、本開示は、有機膜マスクを形成する基板処理方法及びプラズマ処理装置を提供する。In one aspect, the present disclosure provides a substrate processing method and plasma processing apparatus for forming an organic film mask.
上記課題を解決するために、一の態様によれば、被エッチング対象膜、前記被エッチング対象膜の上に形成された有機膜、前記有機膜の上に形成され、開口のパターンが形成されたシリコン含有膜が積層された基板を準備する工程と、前記シリコン含有膜をマスクとして、前記有機膜に開口のパターンを形成する工程と、前記有機膜に開口のパターンを形成した後、前記シリコン含有膜を除去し前記有機膜の上部の開口を広げる工程と、を有する、基板処理方法が提供される。In order to solve the above problem, according to one aspect, a substrate processing method is provided, comprising the steps of: preparing a substrate having a layered structure including a film to be etched, an organic film formed on the film to be etched, and a silicon-containing film formed on the organic film and having an opening pattern formed therein; forming an opening pattern in the organic film using the silicon-containing film as a mask; and, after forming the opening pattern in the organic film, removing the silicon-containing film to widen the opening in the upper part of the organic film.
一の側面によれば、有機膜マスクを形成する基板処理方法及びプラズマ処理装置を提供することができる。According to one aspect, a substrate processing method and plasma processing apparatus for forming an organic film mask can be provided.
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。Various exemplary embodiments will be described in detail below with reference to the drawings. Note that the same or equivalent parts in each drawing will be designated by the same reference numerals.
［プラズマ処理システム］
以下に、プラズマ処理システムの構成例について説明する。図１は、容量結合型のプラズマ処理装置１の構成例を説明するための図の一例である。[Plasma processing system]
An example of the configuration of a plasma processing system will be described below: Fig. 1 is a diagram illustrating an example of the configuration of a capacitively coupled plasma processing apparatus 1.
プラズマ処理システムは、容量結合型のプラズマ処理装置１及び制御部２を含む。容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するための少なくとも１つのガス供給口と、プラズマ処理空間１０ｓからガスを排出するための少なくとも１つのガス排出口とを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。The plasma processing system includes a capacitively coupled plasma processing device 1 and a control unit 2. The capacitively coupled plasma processing device 1 includes a plasma processing chamber 10, a gas supply unit 20, a power supply 30, and an exhaust system 40. The plasma processing device 1 also includes a substrate support unit 11 and a gas inlet unit. The gas inlet unit is configured to introduce at least one processing gas into the plasma processing chamber 10. The gas inlet unit includes a showerhead 13. The substrate support unit 11 is disposed within the plasma processing chamber 10. The showerhead 13 is disposed above the substrate support unit 11. In one embodiment, the showerhead 13 forms at least a portion of the ceiling of the plasma processing chamber 10. The plasma processing chamber 10 has a plasma processing space 10s defined by the showerhead 13, a sidewall 10a of the plasma processing chamber 10, and the substrate support unit 11. The plasma processing chamber 10 has at least one gas supply port for supplying at least one processing gas to the plasma processing space 10s and at least one gas exhaust port for exhausting gas from the plasma processing space 10s. The plasma processing chamber 10 is grounded. The showerhead 13 and substrate support 11 are electrically insulated from the housing of the plasma processing chamber 10.
基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。The substrate support 11 includes a main body 111 and a ring assembly 112. The main body 111 has a central region 111a for supporting a substrate W and an annular region 111b for supporting the ring assembly 112. A wafer is an example of a substrate W. The annular region 111b of the main body 111 surrounds the central region 111a of the main body 111 in a planar view. The substrate W is disposed on the central region 111a of the main body 111, and the ring assembly 112 is disposed on the annular region 111b of the main body 111 so as to surround the substrate W on the central region 111a of the main body 111. Therefore, the central region 111a is also called a substrate support surface for supporting the substrate W, and the annular region 111b is also called a ring support surface for supporting the ring assembly 112.
一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、後述するＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源３１及び／又はＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極がセラミック部材１１１１ａ内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号及び／又はＤＣ信号が少なくとも１つのＲＦ／ＤＣ電極に供給される場合、ＲＦ／ＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数の下部電極として機能してもよい。また、静電電極１１１１ｂが下部電極として機能してもよい。従って、基板支持部１１は、少なくとも１つの下部電極を含む。In one embodiment, the main body 111 includes a base 1110 and an electrostatic chuck 1111. The base 1110 includes a conductive member. The conductive member of the base 1110 may function as a lower electrode. The electrostatic chuck 1111 is disposed on the base 1110. The electrostatic chuck 1111 includes a ceramic member 1111a and an electrostatic electrode 1111b disposed within the ceramic member 1111a. The ceramic member 1111a has a central region 111a. In one embodiment, the ceramic member 1111a also has an annular region 111b. Note that another member surrounding the electrostatic chuck 1111, such as an annular electrostatic chuck or an annular insulating member, may also have the annular region 111b. In this case, the ring assembly 112 may be disposed on the annular electrostatic chuck or the annular insulating member, or may be disposed on both the electrostatic chuck 1111 and the annular insulating member. Furthermore, at least one RF/DC electrode coupled to an RF (Radio Frequency) power supply 31 and/or a DC (Direct Current) power supply 32, which will be described later, may be disposed within the ceramic member 1111a. In this case, the at least one RF/DC electrode functions as a lower electrode. When a bias RF signal and/or a DC signal, which will be described later, is supplied to the at least one RF/DC electrode, the RF/DC electrode is also called a bias electrode. Note that the conductive member of the base 1110 and the at least one RF/DC electrode may function as multiple lower electrodes. Also, the electrostatic electrode 1111b may function as a lower electrode. Therefore, the substrate support 11 includes at least one lower electrode.
リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。The ring assembly 112 includes one or more annular members. In one embodiment, the one or more annular members include one or more edge rings and at least one cover ring. The edge rings are formed of a conductive or insulating material, and the cover rings are formed of an insulating material.
また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板Ｗのうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。The substrate support 11 may also include a temperature adjustment module configured to adjust at least one of the electrostatic chuck 1111, the ring assembly 112, and the substrate W to a target temperature. The temperature adjustment module may include a heater, a heat transfer medium, a flow path 1110a, or a combination thereof. A heat transfer fluid such as brine or gas flows through the flow path 1110a. In one embodiment, the flow path 1110a is formed in the base 1110, and one or more heaters are disposed in the ceramic member 1111a of the electrostatic chuck 1111. The substrate support 11 may also include a heat transfer gas supply unit configured to supply a heat transfer gas to a gap between the back surface of the substrate W and the central region 111a.
シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。The showerhead 13 is configured to introduce at least one processing gas from the gas supply unit 20 into the plasma processing space 10s. The showerhead 13 has at least one gas supply port 13a, at least one gas diffusion chamber 13b, and multiple gas inlets 13c. The processing gas supplied to the gas supply port 13a passes through the gas diffusion chamber 13b and is introduced into the plasma processing space 10s from the multiple gas inlets 13c. The showerhead 13 also includes at least one upper electrode. In addition to the showerhead 13, the gas inlet may also include one or more side gas injectors (SGIs) attached to one or more openings formed in the sidewall 10a.
ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。The gas supply unit 20 may include at least one gas source 21 and at least one flow controller 22. In one embodiment, the gas supply unit 20 is configured to supply at least one process gas from a corresponding gas source 21 to the showerhead 13 via a corresponding flow controller 22. Each flow controller 22 may include, for example, a mass flow controller or a pressure-controlled flow controller. Furthermore, the gas supply unit 20 may include one or more flow modulation devices that modulate or pulse the flow rate of the at least one process gas.
電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ処理チャンバ１０において１又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。The power supply 30 includes an RF power supply 31 coupled to the plasma processing chamber 10 via at least one impedance matching circuit. The RF power supply 31 is configured to supply at least one RF signal (RF power) to at least one lower electrode and/or at least one upper electrode. This causes a plasma to be formed from at least one processing gas supplied to the plasma processing space 10s. Therefore, the RF power supply 31 can function as at least a part of a plasma generation unit configured to generate plasma from one or more processing gases in the plasma processing chamber 10. Furthermore, by supplying a bias RF signal to the at least one lower electrode, a bias potential is generated on the substrate W, and ion components in the formed plasma can be attracted to the substrate W.
一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。In one embodiment, the RF power supply 31 includes a first RF generating unit 31a and a second RF generating unit 31b. The first RF generating unit 31a is coupled to at least one lower electrode and/or at least one upper electrode via at least one impedance matching circuit and is configured to generate a source RF signal (source RF power) for plasma generation. In one embodiment, the source RF signal has a frequency in the range of 10 MHz to 150 MHz. In one embodiment, the first RF generating unit 31a may be configured to generate multiple source RF signals having different frequencies. The generated one or more source RF signals are supplied to at least one lower electrode and/or at least one upper electrode.
第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。The second RF generating unit 31b is coupled to at least one lower electrode via at least one impedance matching circuit and is configured to generate a bias RF signal (bias RF power). The frequency of the bias RF signal may be the same as or different from the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency lower than the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency in the range of 100 kHz to 60 MHz. In one embodiment, the second RF generating unit 31b may be configured to generate multiple bias RF signals having different frequencies. The generated one or more bias RF signals are supplied to at least one lower electrode. Also, in various embodiments, at least one of the source RF signal and the bias RF signal may be pulsed.
また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のバイアスＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。The power supply 30 may also include a DC power supply 32 coupled to the plasma processing chamber 10. The DC power supply 32 includes a first DC generator 32a and a second DC generator 32b. In one embodiment, the first DC generator 32a is connected to at least one lower electrode and configured to generate a first DC signal. The generated first bias DC signal is applied to the at least one lower electrode. In one embodiment, the second DC generator 32b is connected to at least one upper electrode and configured to generate a second DC signal. The generated second DC signal is applied to the at least one upper electrode.
種々の実施形態において、第１及び第２のＤＣ信号のうち少なくとも１つがパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。In various embodiments, at least one of the first and second DC signals may be pulsed. In this case, a sequence of voltage pulses is applied to at least one lower electrode and/or at least one upper electrode. The voltage pulses may have a rectangular, trapezoidal, triangular, or combination thereof pulse waveform. In one embodiment, a waveform generator for generating the sequence of voltage pulses from the DC signal is connected between the first DC generator 32a and at least one lower electrode. Thus, the first DC generator 32a and the waveform generator constitute a voltage pulse generator. When the second DC generator 32b and the waveform generator constitute a voltage pulse generator, the voltage pulse generator is connected to at least one upper electrode. The voltage pulses may have positive or negative polarity. Furthermore, the sequence of voltage pulses may include one or more positive voltage pulses and one or more negative voltage pulses within one period. The first and second DC generators 32a and 32b may be provided in addition to the RF power supply 31, or the first DC generator 32a may be provided instead of the second RF generator 31b.
排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。The exhaust system 40 may be connected to, for example, a gas exhaust port 10e provided at the bottom of the plasma processing chamber 10. The exhaust system 40 may include a pressure regulating valve and a vacuum pump. The pressure in the plasma processing space 10s is adjusted by the pressure regulating valve. The vacuum pump may include a turbomolecular pump, a dry pump, or a combination thereof.
制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。The control unit 2 processes computer-executable instructions that cause the plasma processing apparatus 1 to perform the various processes described in this disclosure. The control unit 2 may be configured to control each element of the plasma processing apparatus 1 to perform the various processes described herein. In one embodiment, part or all of the control unit 2 may be included in the plasma processing apparatus 1. The control unit 2 may include a processing unit 2a1, a memory unit 2a2, and a communication interface 2a3. The control unit 2 is realized, for example, by a computer 2a. The processing unit 2a1 may be configured to perform various control operations by reading a program from the memory unit 2a2 and executing the read program. This program may be stored in the memory unit 2a2 in advance, or may be acquired via a medium when needed. The acquired program is stored in the memory unit 2a2 and read from the memory unit 2a2 by the processing unit 2a1 for execution. The medium may be various storage media readable by the computer 2a, or may be a communication line connected to the communication interface 2a3. The processing unit 2a1 may be a CPU (Central Processing Unit). The memory unit 2a2 may include RAM (Random Access Memory), ROM (Read Only Memory), HDD (Hard Disk Drive), SSD (Solid State Drive), or a combination thereof. The communication interface 2a3 may communicate with the plasma processing apparatus 1 via a communication line such as a LAN (Local Area Network).
次に、基板処理方法の一例について、図２及び図３Ａ～図３Ｆを用いて説明する。図２は、基板処理方法の一例を示すフローチャートである。図３Ａ～図３Ｆは、各工程における基板Ｗの断面模式図の一例である。ここでは、被エッチング対象膜３００に複数のビア（ホール、開口３０５）のパターンを形成する場合を例に説明する。Next, an example of a substrate processing method will be described using Figure 2 and Figures 3A to 3F. Figure 2 is a flowchart showing an example of a substrate processing method. Figures 3A to 3F are example cross-sectional views of a substrate W in each step. Here, an example will be described in which a pattern of multiple vias (holes, openings 305) is formed in a film 300 to be etched.
ステップＳ１０１において、基板Ｗを準備する。ここでは、制御部２は、搬送装置（図示せず）を制御してプラズマ処理チャンバ１０内に基板Ｗを搬送し、基板支持部１１の中央領域１１１ａに基板Ｗを載置する。図３Ａは、準備される基板Ｗの一例を示す断面模式図である。基板Ｗは、被エッチング対象膜３００と、有機膜３１０と、シリコン含有膜３２０と、フォトレジスト膜３３０と、を有する。In step S101, a substrate W is prepared. Here, the control unit 2 controls a transfer device (not shown) to transfer the substrate W into the plasma processing chamber 10, and places the substrate W in the central region 111a of the substrate support 11. Figure 3A is a schematic cross-sectional view showing an example of a prepared substrate W. The substrate W has a film to be etched 300, an organic film 310, a silicon-containing film 320, and a photoresist film 330.
被エッチング対象膜３００は、第１膜３０１と、第１膜３０１の上に形成される第２膜３０２と、を有する。The film 300 to be etched has a first film 301 and a second film 302 formed on the first film 301.
第１膜３０１は、例えば絶縁膜である。また、第１膜３０１は、層間絶縁膜（ｌｏｗ－ｋ膜）として用いられる膜であってよい。また、第１膜３０１は、例えば、ＳｉＯＣ膜等の膜のいずれかであってよい。The first film 301 is, for example, an insulating film. The first film 301 may also be a film used as an interlayer insulating film (low-k film). The first film 301 may also be, for example, a SiOC film or other film.
第２膜３０２は、例えば絶縁膜であり、第１膜３０１の上に形成される。また、第２膜３０２は、有機膜３１０をエッチングする際のエッチングストップ層として機能する膜である。また、第２膜３０２は、シリコン（Ｓｉ）及び酸素（Ｏ）を含有する膜である。また、第２膜３０２は、例えば、テトラエトキシシラン（ＴＥＯＳ）、ＳｉＯ２膜等の膜のいずれかであってよい。また、第２膜３０２は、後述するシリコン含有膜３２０と比較して、炭素（Ｃ）の含有率の低い膜である。The second film 302 is, for example, an insulating film and is formed on the first film 301. The second film 302 functions as an etching stop layer when etching the organic film 310. The second film 302 is a film containing silicon (Si) and oxygen (O). The second film 302 may be, for example, a film made of tetraethoxysilane (TEOS), aSiO2 film, or the like. The second film 302 is a film with a lower carbon (C) content than the silicon-containing film 320 described below.
有機膜３１０は、炭素（Ｃ）を含む膜であり、被エッチング対象膜３００の第２膜３０２の上に形成される。また、有機膜３１０は、３層構造のマスク（有機膜３１０、シリコン含有膜３２０、フォトレジスト膜３３０）のうち、最下層に配置される膜であり、ＢＬ（Bottom Layer）とも称する。有機膜３１０は、例えば、アモルファスカーボン（ａ－Ｃ）膜、スピンオンカーボン（ＳＯＣ）膜等のうちいずれかを用いることができる。The organic film 310 is a film containing carbon (C) and is formed on the second film 302 of the film 300 to be etched. The organic film 310 is also referred to as the bottom layer (BL) of the three-layer mask (organic film 310, silicon-containing film 320, photoresist film 330). The organic film 310 can be, for example, an amorphous carbon (a-C) film, a spin-on carbon (SOC) film, or the like.
シリコン含有膜３２０は、シリコン（Ｓｉ）を含む膜であり、有機膜３１０の上に形成される。また、シリコン含有膜３２０は、３層構造のマスク（有機膜３１０、シリコン含有膜３２０、フォトレジスト膜３３０）のうち、中間層に配置される膜であり、ＭＬ（Middle Layer）とも称する。また、シリコン含有膜３２０は、シリコン（Ｓｉ）及び炭素（Ｃ）を含有する膜である。また、シリコン含有膜３２０は、例えば、ＳｉＯＣ膜等の膜のいずれかであってよい。また、シリコン含有膜３２０は、第２膜３０２と比較して、炭素（Ｃ）の含有率の高い膜である。The silicon-containing film 320 is a film containing silicon (Si) and is formed on the organic film 310. The silicon-containing film 320 is also referred to as the ML (Middle Layer), and is disposed as the middle layer of a three-layer mask (organic film 310, silicon-containing film 320, photoresist film 330). The silicon-containing film 320 is a film containing silicon (Si) and carbon (C). The silicon-containing film 320 may be, for example, any film such as a SiOC film. The silicon-containing film 320 has a higher carbon (C) content than the second film 302.
フォトレジスト膜３３０は、開口３３５のパターンが形成された有機膜であり、シリコン含有膜３２０の上に形成される。また、フォトレジスト膜３３０は、３層構造のマスク（有機膜３１０、シリコン含有膜３２０、フォトレジスト膜３３０）のうち、最上層に配置される膜である。フォトレジスト膜３３０は、例えば、ＥＵＶ（極端紫外線）露光によって開口３３５のパターンが形成された有機膜である。なお、開口３３５のパターンは、基板Ｗを上方から平面視して、複数配列された円形のパターンを有している。The photoresist film 330 is an organic film in which a pattern of openings 335 is formed, and is formed on the silicon-containing film 320. The photoresist film 330 is the uppermost layer of a three-layer mask (organic film 310, silicon-containing film 320, photoresist film 330). The photoresist film 330 is an organic film in which a pattern of openings 335 is formed by, for example, EUV (extreme ultraviolet) exposure. The pattern of openings 335 has a pattern of multiple circles arranged when the substrate W is viewed in a plan view from above.
ステップＳ１０２において、シリコン含有膜３２０に開口３２５のパターンを形成する。図３Ｂは、ステップＳ１０２処理後における基板Ｗの一例を示す断面模式図である。ここでは、制御部２は、ガス供給部２０を制御してプラズマ処理チャンバ１０内に第３のフッ素（Ｆ）含有ガスを供給するとともに、第１のＲＦ生成部３１ａを制御して上部電極または下部電極にソースＲＦ信号を供給し、第２のＲＦ生成部３１ｂを制御して下部電極にバイアスＲＦ信号を供給する。これにより、第３のフッ素（Ｆ）含有ガスのプラズマを生成し、開口３３５のパターンが形成されたフォトレジスト膜３３０をマスクとしてシリコン含有膜３２０をエッチングすることで、シリコン含有膜３２０に開口３２５のパターンを形成する。また、第３のフッ素（Ｆ）含有ガスは、後述する第１のフッ素（Ｆ）含有ガスと同じガスであってもよく、異なるガスであってもよい。このように、ステップＳ１０１からステップＳ１０２の工程によって、被エッチング対象膜３００、被エッチング対象膜３００の上に形成された有機膜３１０、有機膜３１０の上に形成され開口３２５のパターンが形成されたシリコン含有膜３２０が積層された基板Ｗが準備される。In step S102, a pattern of openings 325 is formed in the silicon-containing film 320. FIG. 3B is a schematic cross-sectional view showing an example of a substrate W after processing in step S102. Here, the control unit 2 controls the gas supply unit 20 to supply a third fluorine (F)-containing gas into the plasma processing chamber 10, controls the first RF generator 31a to supply a source RF signal to the upper electrode or the lower electrode, and controls the second RF generator 31b to supply a bias RF signal to the lower electrode. This generates plasma of the third fluorine (F)-containing gas, and etches the silicon-containing film 320 using the photoresist film 330 on which the pattern of openings 335 is formed as a mask, thereby forming a pattern of openings 325 in the silicon-containing film 320. The third fluorine (F)-containing gas may be the same gas as the first fluorine (F)-containing gas described below, or a different gas. In this way, steps S101 and S102 prepare a substrate W having a layered structure including a film to be etched 300, an organic film 310 formed on the film to be etched 300, and a silicon-containing film 320 formed on the organic film 310 and having a pattern of openings 325 formed thereon.
ステップＳ１０３において、有機膜３１０に開口３１５のパターンを形成する。図３Ｃは、ステップＳ１０３処理後における基板Ｗの一例を示す断面模式図である。ここでは、制御部２は、ガス供給部２０を制御してプラズマ処理チャンバ１０内にプロセスガス（例えば、Ｎ２／Ｈ２ガス：Ｎ２ガスとＨ２ガスの混合ガス）を供給するとともに、第１のＲＦ生成部３１ａを制御して上部電極または下部電極にソースＲＦ信号を供給し、第２のＲＦ生成部３１ｂを制御して下部電極にバイアスＲＦ信号を供給する。これにより、プロセスガス（Ｎ２／Ｈ２ガス）のプラズマを生成し、開口３２５のパターンが形成されたシリコン含有膜３２０をマスクとして有機膜３１０をエッチングすることで、有機膜３１０に開口３１５のパターンを形成する。In step S103, a pattern of openings 315 is formed in the organic film 310. FIG. 3C is a schematic cross-sectional view showing an example of the substrate W after processing in step S103. Here, the controller 2 controls the gas supply unit 20 to supply a process gas (e.g., N2 /H2 gas: a mixed gas of N2 gas and H2 gas) into the plasma processing chamber 10, controls the first RF generator 31 a to supply a source RF signal to the upper electrode or the lower electrode, and controls the second RF generator 31 b to supply a bias RF signal to the lower electrode. This generates plasma of the process gas (N2 /H2 gas), and the organic film 310 is etched using the silicon-containing film 320, on which the pattern of openings 325 has been formed, as a mask, thereby forming a pattern of openings 315 in the organic film 310.
ステップＳ１０４において、シリコン含有膜３２０を除去し、有機膜３１０の上部をトリミングする。図３Ｄは、ステップＳ１０４処理後における基板Ｗの一例を示す断面模式図である。ここでは、制御部２は、ガス供給部２０を制御してプラズマ処理チャンバ１０内に第１のフッ素（Ｆ）含有ガスを供給するとともに、第１のＲＦ生成部３１ａを制御して上部電極または下部電極にソースＲＦ信号を供給し、第２のＲＦ生成部３１ｂを制御して下部電極にバイアスＲＦ信号を供給する。これにより、第１のフッ素（Ｆ）含有ガスのプラズマを生成し、シリコン含有膜３２０を除去する。また、有機膜３１０の上部において、角部分がトリミングされ、傾斜部３１１が形成され、有機膜３１０の上部の開口を広げる。よって、シリコン含有膜３２０を除去する前のホール径ＣＤ０（図３Ｃ参照）と比較して、ホールの径ＣＤ１を広げることができる（ＣＤ０＜ＣＤ１）。なお、第１のフッ素（Ｆ）含有ガスは、第２膜３０２に対しシリコン含有膜３２０を選択的にエッチングするガスを用いる。第１のフッ素（Ｆ）含有ガスは、フッ素（Ｆ）を含み炭素（Ｃ）を含まないガスであってよく、例えば、ＮＦ３等のいずれかのガスであってよい。また、ステップＳ１０４において供給されるガスは、第１のフッ素（Ｆ）含有ガス（ＮＦ３ガス）に加え、有機膜３１０をエッチングするプロセスガス（Ｎ２／Ｈ２ガス）と、アルゴンガス（Ａｒガス）と、を含んでいてもよい。なお、有機膜３１０をエッチングするプロセスガスは、ステップＳ１０３において用いたガスと同じガスであってもよく、異なるガスであってもよい。In step S104, the silicon-containing film 320 is removed and the upper portion of the organic film 310 is trimmed. FIG. 3D is a schematic cross-sectional view illustrating an example of the substrate W after processing in step S104. Here, the controller 2 controls the gas supply unit 20 to supply a first fluorine (F)-containing gas into the plasma processing chamber 10, controls the first RF generator 31a to supply a source RF signal to the upper electrode or the lower electrode, and controls the second RF generator 31b to supply a bias RF signal to the lower electrode. This generates plasma of the first fluorine (F)-containing gas and removes the silicon-containing film 320. Furthermore, corners of the upper portion of the organic film 310 are trimmed, forming a sloped portion 311, widening the opening at the top of the organic film 310. Therefore, the hole diameter CD1 can be widened (CD0<CD1) compared to the hole diameter CD0 (see FIG. 3C) before the silicon-containing film 320 is removed. The first fluorine (F)-containing gas is a gas that selectively etches the silicon-containing film 320 relative to the second film 302. The first fluorine (F)-containing gas may be a gas that contains fluorine (F) but does not contain carbon (C), such asNF3 . The gas supplied in step S104 may contain, in addition to the first fluorine (F)-containing gas (NF3 gas), a process gas (N2/H2 gas) that etches the organic film 310 and argon gas (Ar gas). The process gas that etches the organic film 310 may be the same gas as the gas used in step S103, or may be a different gas.
ステップＳ１０５において、被エッチング対象膜３００にビアエッチング処理を施す。図３Ｅは、ステップＳ１０５処理後における基板Ｗの一例を示す断面模式図である。ここでは、制御部２は、ガス供給部２０を制御してプラズマ処理チャンバ１０内に第２のフッ素（Ｆ）含有ガスを供給するとともに、第１のＲＦ生成部３１ａを制御して上部電極または下部電極にソースＲＦ信号を供給し、第２のＲＦ生成部３１ｂを制御して下部電極にバイアスＲＦ信号を供給する。これにより、第２のフッ素（Ｆ）含有ガスのプラズマを生成し、開口３１５のパターンが形成された有機膜３１０をマスクとして被エッチング対象膜３００（第１膜３０１及び第２膜３０２）をエッチングすることで、被エッチング対象膜３００に開口３０５（ビア、ホール）のパターンを形成する。なお、第２のフッ素（Ｆ）含有ガスは、フッ素（Ｆ）及び炭素（Ｃ）を含むガス（フルオロカーボン系ガス）であってよく、例えばＣ４Ｆ８、ＣＦ４等のいずれかのガスであってよい。In step S105, a via etching process is performed on the target film 300. FIG. 3E is a cross-sectional view showing an example of the substrate W after the process in step S105. Here, the control unit 2 controls the gas supply unit 20 to supply a second fluorine (F)-containing gas into the plasma processing chamber 10, controls the first RF generator 31a to supply a source RF signal to the upper electrode or the lower electrode, and controls the second RF generator 31b to supply a bias RF signal to the lower electrode. This generates plasma of the second fluorine (F)-containing gas, and etches the target film 300 (the first film 301 and the second film 302) using the organic film 310 on which the pattern of openings 315 has been formed as a mask, thereby forming a pattern of openings 305 (vias, holes) in the target film 300. The second fluorine (F)-containing gas may be a gas containing fluorine (F) and carbon (C) (fluorocarbon-based gas), such as C4 F8 or CF4 .
ステップＳ１０６において、有機膜３１０を除去する。図３Ｆは、ステップＳ１０６処理後における基板Ｗの一例を示す断面模式図である。ここでは、制御部２は、有機膜３１０をアッシング処理によって有機膜３１０を除去する。In step S106, the organic film 310 is removed. Figure 3F is a schematic cross-sectional view showing an example of the substrate W after processing in step S106. Here, the control unit 2 removes the organic film 310 by ashing.
以上の様に、ステップＳ１０１からステップＳ１０４に示す処理において、開口３１５のパターンを有する有機膜３１０を被エッチング対象膜３００の上に形成することができる。そして、開口３１５のパターンを有する有機膜３１０を用いて、被エッチング対象膜３００に開口３０５（ビア、ホール）のパターンを形成することができる。As described above, in the processes shown in steps S101 to S104, an organic film 310 having a pattern of openings 315 can be formed on the film 300 to be etched. Then, using the organic film 310 having a pattern of openings 315, a pattern of openings 305 (vias, holes) can be formed in the film 300 to be etched.
なお、ステップＳ１０１～ステップＳ１０６に示す各工程は、１つのプラズマ処理チャンバ１０内で行うものとして説明したがこれに限られるものではなく、例えば、複数のプラズマ処理チャンバ１０を用いる構成であってもよい。Note that while steps S101 to S106 have been described as being performed within a single plasma processing chamber 10, this is not a limitation; for example, multiple plasma processing chambers 10 may be used.
次に、ステップＳ１０４においてシリコン含有膜３２０を除去し、有機膜３１０の上部をトリミングすることによる効果について、図４及び図５を対比しつつ説明する。図４は、本実施形態のビアエッチング処理における基板Ｗの断面模式図の一例である。図５は、参考例のビアエッチング処理における基板Ｗの断面模式図の一例である。なお、参考例におけるビアエッチング処理では、ステップＳ１０４の処理を省略し、有機膜３１０の上にシリコン含有膜３２０が残った状態（図３Ｃ参照）でビアエッチング処理（ステップＳ１０５参照）を行った。Next, the effect of removing the silicon-containing film 320 and trimming the upper portion of the organic film 310 in step S104 will be described by comparing FIG. 4 and FIG. 5. FIG. 4 is an example of a schematic cross-sectional view of a substrate W in the via etching process of this embodiment. FIG. 5 is an example of a schematic cross-sectional view of a substrate W in the via etching process of a reference example. Note that in the via etching process of the reference example, step S104 was omitted, and the via etching process (see step S105) was performed with the silicon-containing film 320 remaining on the organic film 310 (see FIG. 3C).
ここで、被エッチング対象膜３００のビア（開口３０５）の径が大きいほどビア内にフッ素含有ガスの活性種（ＣＦラジカル）４００が供給されやすく、ビアの側壁に堆積物が堆積して側壁を保護する。即ち、径が大きいビア（開口３０５）の側壁において、径が小さいビア（開口３０５）の側壁と比較して、側壁に堆積する堆積物の厚さが増える。これにより、被エッチング対象膜３００に形成される複数のビアにおいて、ビアの径のばらつきを改善する。Here, the larger the diameter of the via (opening 305) in the film 300 to be etched, the more easily activated species (CF radicals) 400 of the fluorine-containing gas are supplied into the via, and deposits accumulate on the sidewalls of the via, protecting the sidewalls. In other words, the thickness of deposits that accumulate on the sidewalls of vias (openings 305) with larger diameters is greater than that on the sidewalls of vias (openings 305) with smaller diameters. This improves the variation in via diameters among multiple vias formed in the film 300 to be etched.
まず、参考例におけるビアエッチング処理（図５参照）について説明する。図３Ｃに示すように、ステップＳ１０３の処理によって有機膜３１０に開口３１５を形成した状態では、有機膜３１０の上にシリコン含有膜３２０が残っており、有機膜３１０の上部のホール径ＣＤ０が狭くなっている。このため、図５に示すように、参考例におけるビアエッチング処理では、有機膜３１０の側壁上部の領域Ａ２１において、堆積物が堆積することで不均一なクロッギング（Clogging）が発生し、有機膜３１０の開口の径が不均一に狭くなる。また、有機膜３１０の開口が不均一に狭くなることで、被エッチング対象膜３００に形成される複数のビア（開口３０５）におけるビアの径ＣＤ２（図３Ｆ参照）の大きさのばらつきも増加する。First, the via etching process in the reference example (see FIG. 5) will be described. As shown in FIG. 3C, after the opening 315 is formed in the organic film 310 by the process of step S103, the silicon-containing film 320 remains on the organic film 310, narrowing the hole diameter CD0 at the top of the organic film 310. For this reason, as shown in FIG. 5, in the via etching process in the reference example, deposits accumulate in region A21 at the top of the sidewall of the organic film 310, causing uneven clogging, and the diameter of the opening in the organic film 310 becomes unevenly narrow. Furthermore, the uneven narrowing of the opening in the organic film 310 also increases the variation in the via diameter CD2 (see FIG. 3F) of the multiple vias (openings 305) formed in the film to be etched 300.
また、参考例におけるビアエッチング処理において、領域Ａ２１において開口が狭くなることで、被エッチング対象膜３００のビア内の領域Ａ２２に十分な量のフッ素含有ガスの活性種（ＣＦラジカル）４００が供給されず、ビアの径ＣＤ２（図３Ｆ参照）のばらつきを改善する効果が不十分となる。Furthermore, in the via etching process of the reference example, the narrowing of the opening in region A21 prevents a sufficient amount of activated species (CF radicals) 400 of the fluorine-containing gas from being supplied to region A22 within the via in the film 300 to be etched, resulting in an insufficient effect in improving the variation in via diameter CD2 (see Figure 3F).
次に、本実施形態におけるビアエッチング処理（図４参照）について説明する。図３Ｄに示すように、ステップＳ１０４の処理によって有機膜３１０の上のシリコン含有膜３２０を除去し、有機膜３１０の上部のホール径ＣＤ１が拡大されている。このため、図４に示すように、本実施形態におけるビアエッチング処理では、有機膜３１０の側壁上部の領域Ａ１１において、クロッギング（Clogging）を抑制する。これにより、被エッチング対象膜３００に形成される複数のビア（開口３０５）におけるビアの径ＣＤ２（図３Ｆ参照）の大きさのばらつきを抑制する。Next, the via etching process (see Figure 4) in this embodiment will be described. As shown in Figure 3D, the silicon-containing film 320 on top of the organic film 310 is removed by the process of step S104, and the hole diameter CD1 in the upper part of the organic film 310 is enlarged. Therefore, as shown in Figure 4, the via etching process in this embodiment suppresses clogging in region A11 on the upper part of the sidewall of the organic film 310. This suppresses variation in the via diameter CD2 (see Figure 3F) of multiple vias (openings 305) formed in the film to be etched 300.
また、本実施形態におけるビアエッチング処理において、被エッチング対象膜３００のビア内の領域Ａ１２に十分な量のフッ素含有ガスの活性種（ＣＦラジカル）４００を供給することができる。これにより、ビアの側壁に堆積物が堆積して側壁を保護することで、被エッチング対象膜３００に形成される複数のビア（開口３０５）におけるビアの径ＣＤ２（図３Ｆ参照）の大きさのばらつきを抑制する。Furthermore, in the via etching process of this embodiment, a sufficient amount of activated species (CF radicals) 400 of a fluorine-containing gas can be supplied to region A12 within the via in the film 300 to be etched. This causes deposits to accumulate on the sidewalls of the via, protecting the sidewalls and suppressing variation in the via diameter CD2 (see Figure 3F) of multiple vias (openings 305) formed in the film 300 to be etched.
次に、ステップＳ１０４においてシリコン含有膜３２０を除去する処理に用いる第１のフッ素（Ｆ）含有ガスについて、図６及び図７を対比しつつ説明する。図６は、本実施形態のシリコン含有膜３２０を除去する処理における基板Ｗの断面模式図の一例である。図７は、参考例のシリコン含有膜３２０を除去する処理における基板Ｗの断面模式図の一例である。なお、以下の説明では、シリコン含有膜３２０は例えばＳｉＯＣ膜であり、第２膜３０２は例えばＴＥＯＳ膜であるものとする。Next, the first fluorine (F)-containing gas used in the process of removing the silicon-containing film 320 in step S104 will be described by comparing FIG. 6 and FIG. 7. FIG. 6 is an example of a schematic cross-sectional view of a substrate W during the process of removing the silicon-containing film 320 of this embodiment. FIG. 7 is an example of a schematic cross-sectional view of a substrate W during the process of removing the silicon-containing film 320 of a reference example. In the following description, the silicon-containing film 320 is, for example, a SiOC film, and the second film 302 is, for example, a TEOS film.
まず、参考例におけるシリコン含有膜３２０を除去する処理（図７参照）について説明する。ここでは、第１のフッ素（Ｆ）含有ガスにとしてフルオロカーボンガス（Ｃ４Ｆ８、ＣＦ４等）を用いた場合を例に説明する。First, a process for removing the silicon-containing film 320 in a reference example (see FIG. 7) will be described. Here, a case where a fluorocarbon gas (C4 F8 , CF4 , etc.) is used as the first fluorine (F)-containing gas will be described as an example.
第１のフッ素（Ｆ）含有ガスにとしてフルオロカーボンガス（Ｃ４Ｆ８、ＣＦ４等）を用いることで、シリコン含有膜３２０だけでなく第２膜３０２もエッチングする。このため、第２膜３０２に深さＨ２の凹部（recess）が形成される。このように第２膜３０２に凹部が形成されることで、ステップＳ１０５において被エッチング対象膜３００にビアエッチング処理を施した際、複数のビア（開口３０５）におけるビアの径の大きさのばらつきが増加するおそれがある。By using a fluorocarbon gas (C4F8 ,CF4 , etc.) as the first fluorine (F)-containing gas, not only the silicon-containing film 320 but also the second film 302 is etched. As a result, a recess having a depth H2 is formed in the second film 302. Due to the recess being formed in the second film 302 in this manner, there is a risk that the variation in the diameters of the multiple vias (openings 305) will increase when the via etching process is performed on the target film 300 in step S105.
次に、本実施形態におけるシリコン含有膜３２０を除去する処理（図７参照）について説明する。ここでは、第１のフッ素（Ｆ）含有ガスにとしてＮＦ３を用いた場合を例に説明する。ＮＦ３は、炭素（Ｃ）の含有量の多いシリコン含有膜３２０（例えばＳｉＯＣ膜）に対して高いエッチングレートを有するとともに、炭素（Ｃ）の含有量の少ない第２膜３０２（例えばＴＥＯＳ膜）に対して低いエッチングレートを有する。このため、第２膜３０２に対し、シリコン含有膜３２０を選択的にエッチングすることができる。よって、第２膜３０２に深さＨ１の凹部（recess）が形成される。即ち、凹部の深さを抑制することができる（Ｈ１＜Ｈ２）。このように、第２膜３０２に形成される凹部の深さを抑制することで、ステップＳ１０５において被エッチング対象膜３００にビアエッチング処理を施した際、複数のビア（開口３０５）におけるビアの径の大きさのばらつきを抑制することができる。Next, the process for removing the silicon-containing film 320 in this embodiment (see FIG. 7 ) will be described. Here, an example will be described in which NF3 is used as the first fluorine (F)-containing gas.NF 3 has a high etching rate for the silicon-containing film 320 (e.g., a SiOC film) with a high carbon (C) content, and a low etching rate for the second film 302 (e.g., a TEOS film) with a low carbon (C) content. This allows the silicon-containing film 320 to be selectively etched relative to the second film 302. Consequently, a recess having a depth H1 is formed in the second film 302. That is, the depth of the recess can be suppressed (H1<H2). By suppressing the depth of the recess formed in the second film 302 in this way, variation in the diameter of the vias (openings 305) can be suppressed when the target film 300 is subjected to via etching in step S105.
以上に開示された実施形態は、例えば、以下の態様を含む。
（付記１）
被エッチング対象膜、前記被エッチング対象膜の上に形成された有機膜、前記有機膜の上に形成され、開口のパターンが形成されたシリコン含有膜が積層された基板を準備する工程と、
前記シリコン含有膜をマスクとして、前記有機膜に開口のパターンを形成する工程と、
前記有機膜に開口のパターンを形成した後、前記シリコン含有膜を除去し前記有機膜の上部の開口を広げる工程と、を有する、
基板処理方法。
（付記２）
前記被エッチング対象膜は、第１膜と、前記第１膜の上に形成された第２膜と、を有し、
前記第２膜は、前記シリコン含有膜と比較して、炭素の含有率の低い膜である、
付記１に記載の基板処理方法。
（付記３）
前記第２膜は、ＴＥＯＳ膜、ＳｉＯ２膜のいずれかであり、
前記シリコン含有膜は、ＳｉＯＣ膜である、
付記２に記載の基板処理方法。
（付記４）
前記シリコン含有膜を除去し前記有機膜の上部の開口を広げる工程は、
前記基板に第１のフッ素含有ガスのプラズマを供給する、
付記１乃至付記３のいずれかに記載の基板処理方法。
（付記５）
前記第１のフッ素含有ガスは、ＮＦ３ガスである、
付記４に記載の基板処理方法。
（付記６）
前記シリコン含有膜を除去し前記有機膜の上部の開口を広げる工程は、
前記基板に前記第１のフッ素含有ガス及び前記有機膜をエッチングするプロセスガスのプラズマを供給する、
付記４乃至付記５のいずれかに記載の基板処理方法。
（付記７）
前記プロセスガスは、Ｎ２ガス及びＨ２ガスの混合ガスである
付記６に記載の基板処理方法。
（付記８）
前記シリコン含有膜を除去し前記有機膜の上部の開口を広げる工程の後、前記有機膜をマスクとして、前記被エッチング対象膜に開口のパターンを形成する工程を更に有する、
付記１乃至付記７のいずれかに記載の基板処理方法。
（付記９）
前記被エッチング対象膜に開口のパターンを形成する工程は、
第２のフッ素含有ガスのプラズマを用いる、
付記８に記載の基板処理方法。
（付記１０）
前記第２のフッ素含有ガスは、フルオロカーボンガスである、
付記９に記載の基板処理方法。
（付記１１）
前記被エッチング対象膜に開口のパターンを形成した後、前記有機膜を除去する工程と、を更に有する、
付記１乃至付記１０のいずれかに記載の基板処理方法。
（付記１２）
前記基板を準備する工程は、
前記被エッチング対象膜、前記被エッチング対象膜の上に形成された前記有機膜、前記有機膜の上に形成された前記シリコン含有膜、前記シリコン含有膜の上に形成され、開口のパターンが形成されたフォトレジスト膜が積層された基板を準備する工程と、
前記フォトレジスト膜をマスクとして、前記シリコン含有膜に開口のパターンを形成する工程と、を有する、
付記１乃至付記１１のいずれかに記載の基板処理方法。
（付記１３）
前記シリコン含有膜に開口のパターンを形成する工程は、
第３のフッ素含有ガスのプラズマを用いる、
付記１２に記載の基板処理方法。
（付記１４）
被エッチング対象膜、前記被エッチング対象膜の上に形成された有機膜、前記有機膜の上に形成され、開口のパターンが形成されたシリコン含有膜が積層された基板を支持する基板支持部と、
前記基板支持部を収容するプラズマ処理チャンバと、
前記プラズマ処理チャンバ内にガスを導入するガス導入部と、
前記プラズマ処理チャンバにおいてプラズマを生成するプラズマ生成部と、
制御部と、を備え、
前記シリコン含有膜をマスクとして、前記有機膜に開口のパターンを形成する工程と、
前記有機膜に開口のパターンを形成した後、前記シリコン含有膜を除去し前記有機膜の上部の開口を広げる工程と、を実行する、
プラズマ処理装置。The above-disclosed embodiments include, for example, the following aspects.
(Appendix 1)
preparing a substrate including a film to be etched, an organic film formed on the film to be etched, and a silicon-containing film formed on the organic film and having an opening pattern;
forming an opening pattern in the organic film using the silicon-containing film as a mask;
and forming an opening pattern in the organic film, and then removing the silicon-containing film to widen the opening in the upper part of the organic film.
Substrate processing method.
(Appendix 2)
the target film to be etched has a first film and a second film formed on the first film,
the second film has a lower carbon content than the silicon-containing film;
2. The substrate processing method of claim 1.
(Appendix 3)
The second film is either a TEOS film or aSiO2 film,
the silicon-containing film is a SiOC film;
3. The substrate processing method of claim 2.
(Appendix 4)
The step of removing the silicon-containing film and widening the opening in the upper portion of the organic film includes:
providing a plasma of a first fluorine-containing gas to the substrate;
4. A substrate processing method according to any one of claims 1 to 3.
(Appendix 5)
The first fluorine-containing gas isNF3 gas;
5. The substrate processing method of claim 4.
(Appendix 6)
The step of removing the silicon-containing film and widening the opening in the upper portion of the organic film includes:
supplying a plasma of the first fluorine-containing gas and a process gas that etches the organic film to the substrate;
6. A substrate processing method according to claim 4 or 5.
(Appendix 7)
7. The substrate processing method according to claim 6, wherein the process gas is a mixed gas of N2 gas and H2 gas.
(Appendix 8)
The method further includes, after the step of removing the silicon-containing film and widening the opening in the upper part of the organic film, a step of forming an opening pattern in the film to be etched using the organic film as a mask.
8. A substrate processing method according to any one of claims 1 to 7.
(Appendix 9)
The step of forming an opening pattern in the film to be etched includes:
using a plasma of a second fluorine-containing gas;
9. The substrate processing method of claim 8.
(Appendix 10)
the second fluorine-containing gas is a fluorocarbon gas;
10. The substrate processing method of claim 9.
(Appendix 11)
and removing the organic film after forming an opening pattern in the film to be etched.
11. A substrate processing method according to any one of claims 1 to 10.
(Appendix 12)
The step of preparing the substrate includes:
preparing a substrate on which the target film to be etched, the organic film formed on the target film to be etched, the silicon-containing film formed on the organic film, and a photoresist film formed on the silicon-containing film and having an opening pattern formed thereon are stacked;
and forming an opening pattern in the silicon-containing film using the photoresist film as a mask.
12. A substrate processing method according to any one of claims 1 to 11.
(Appendix 13)
forming a pattern of openings in the silicon-containing film,
using a plasma of a third fluorine-containing gas;
13. The substrate processing method of claim 12.
(Appendix 14)
a substrate support part that supports a substrate on which a film to be etched, an organic film formed on the film to be etched, and a silicon-containing film formed on the organic film and having an opening pattern formed thereon are stacked;
a plasma processing chamber containing the substrate support;
a gas inlet for introducing a gas into the plasma processing chamber;
a plasma generating unit for generating plasma in the plasma processing chamber;
a control unit,
forming an opening pattern in the organic film using the silicon-containing film as a mask;
and forming an opening pattern in the organic film, and then removing the silicon-containing film to widen the opening in the upper portion of the organic film.
Plasma processing equipment.
なお、上記実施形態に挙げた構成等に、その他の要素との組み合わせ等、ここで示した構成に本発明が限定されるものではない。これらの点に関しては、本発明の趣旨を逸脱しない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。Note that the present invention is not limited to the configurations described in the above embodiments, and may be combined with other elements. These aspects may be modified without departing from the spirit of the present invention, and may be determined appropriately depending on the application form.
尚、本願は、２０２４年２月２６日に出願した日本国特許出願２０２４－０２６７７０号に基づく優先権を主張するものであり、これらの日本国特許出願の全内容を本願に参照により援用する。This application claims priority based on Japanese Patent Application No. 2024-026770, filed February 26, 2024, the entire contents of which are incorporated herein by reference.
Ｗ 基板
１ プラズマ処理装置
２ 制御部
１０ プラズマ処理チャンバ
１１ 基板支持部
１３ シャワーヘッド（ガス導入部）
３０ 電源
３１ａ 第１のＲＦ生成部（プラズマ生成部）
３００ 被エッチング対象膜
３０１ 第１膜
３０２ 第２膜
３１０ 有機膜
３２０ シリコン含有膜
３３０ フォトレジスト膜
３０５，３１５，３２５，３３５ 開口W substrate 1 plasma processing apparatus 2 control unit 10 plasma processing chamber 11 substrate support unit 13 shower head (gas introduction unit)
30 Power supply 31a First RF generating unit (plasma generating unit)
300: Film to be etched 301: First film 302: Second film 310: Organic film 320: Silicon-containing film 330: Photoresist film 305, 315, 325, 335: Opening
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024026770 | 2024-02-26 | ||
| JP2024-026770 | 2024-02-26 |
| Publication Number | Publication Date |
|---|---|
| WO2025182678A1true WO2025182678A1 (en) | 2025-09-04 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2025/005418PendingWO2025182678A1 (en) | 2024-02-26 | 2025-02-18 | Substrate processing method and plasma processing apparatus |
| Country | Link |
|---|---|
| WO (1) | WO2025182678A1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076661A (en)* | 2007-09-20 | 2009-04-09 | Elpida Memory Inc | Method for manufacturing semiconductor device |
| JP2009152588A (en)* | 2007-12-21 | 2009-07-09 | Hynix Semiconductor Inc | Semiconductor device and manufacturing method thereof |
| JP2010283213A (en)* | 2009-06-05 | 2010-12-16 | Tokyo Electron Ltd | Substrate processing method |
| JP2014007370A (en)* | 2012-06-01 | 2014-01-16 | Tokyo Electron Ltd | Plasma etching method |
| JP2019186572A (en)* | 2016-03-28 | 2019-10-24 | 株式会社日立ハイテクノロジーズ | Plasma processing method |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076661A (en)* | 2007-09-20 | 2009-04-09 | Elpida Memory Inc | Method for manufacturing semiconductor device |
| JP2009152588A (en)* | 2007-12-21 | 2009-07-09 | Hynix Semiconductor Inc | Semiconductor device and manufacturing method thereof |
| JP2010283213A (en)* | 2009-06-05 | 2010-12-16 | Tokyo Electron Ltd | Substrate processing method |
| JP2014007370A (en)* | 2012-06-01 | 2014-01-16 | Tokyo Electron Ltd | Plasma etching method |
| JP2019186572A (en)* | 2016-03-28 | 2019-10-24 | 株式会社日立ハイテクノロジーズ | Plasma processing method |
| Publication | Publication Date | Title |
|---|---|---|
| US8609547B2 (en) | Plasma etching method and computer-readable storage medium | |
| WO2023120412A1 (en) | Maintenance method for substrate processing device and substrate processing device | |
| JP7653327B2 (en) | Etching method and etching apparatus | |
| WO2025182678A1 (en) | Substrate processing method and plasma processing apparatus | |
| WO2022220224A1 (en) | Etching method and plasma treatment device | |
| JP2023121650A (en) | Plasma processing method and plasma processing system | |
| JP4615290B2 (en) | Plasma etching method | |
| WO2025197721A1 (en) | Substrate processing method and plasma processing apparatus | |
| TW202032662A (en) | Plasma processing method and plasma processing apparatus | |
| JP2024017869A (en) | Etching method and substrate-processing device | |
| WO2025004625A1 (en) | Etching method and plasma treatment device | |
| JP2025089743A (en) | Etching Method | |
| WO2024247866A1 (en) | Etching method, method for manufacturing dram capacitor, and plasma processing apparatus | |
| JP2024157071A (en) | Plasma processing method and plasma processing system | |
| WO2024090252A1 (en) | Substrate treatment method and substrate treatment device | |
| WO2025182550A1 (en) | Etching method and etching device | |
| JP2025091757A (en) | Plasma treatment method | |
| TW202518573A (en) | Etching method and plasma processing device | |
| WO2024203220A1 (en) | Plasma processing method and plasma processing apparatus | |
| WO2025079458A1 (en) | Etching method and etching device | |
| WO2022215556A1 (en) | Etching method and etching apparatus | |
| TW202439440A (en) | Plasma treatment method and plasma treatment device | |
| JP2024064179A (en) | Etching method and plasma processing device | |
| WO2024210020A1 (en) | Etching method and etching apparatus | |
| WO2024180921A1 (en) | Etching method and plasma processing apparatus |