WO2023157675A1 - プラズマ処理装置 - Google Patents

Abstract

プラズマ処理装置のインターロック機構動作時において、プラズマ処理装置に搭載される電子デバイスを保護する。　プラズマ処理チャンバと、プラズマ処理チャンバ内に配置され、伝熱媒体流路及び空間を有する基台と、基台上に配置される静電チャックと、静電チャック内に配置される第１のヒータ素子と、空間内に配置される第２のヒータ素子と、第１のヒータ素子及び第２のヒータ素子のうち少なくともいずれかに電気的に接続される少なくとも１つの制御素子を含み、空間内に配置される制御回路基板と、第２のヒータ素子と少なくとも１つの制御素子との間に電気的に接続され、空間内の温度に基づき第２のヒータ素子に電力を供給するように構成されるリカバリ回路と、を備える、プラズマ処理装置。

Description

プラズマ処理装置

　本開示は、プラズマ処理装置に関する。

　特許文献１は、プラズマ処理装置における異常が発生した場合に、プラズマ処理空間への電力の供給を停止するインターロック機構を開示している。

特開２０２２－１２２４２５号公報

　本開示にかかる技術は、プラズマ処理装置のインターロック機構動作時において、プラズマ処理装置に搭載される電子デバイスを保護する。

　本開示の一態様は、プラズマ処理装置であって、プラズマ処理チャンバと、プラズマ処理チャンバ内に配置され、伝熱媒体流路及び空間を有する基台と、基台上に配置される静電チャックと、静電チャック内に配置される第１のヒータ素子と、空間内に配置される第２のヒータ素子と、第１のヒータ素子及び第２のヒータ素子のうち少なくともいずれかに電気的に接続される少なくとも１つの制御素子を含み、空間内に配置される制御回路基板と、第２のヒータ素子と少なくとも１つの制御素子との間に電気的に接続され、空間内の温度に基づき第２のヒータ素子に電力を供給するように構成されるリカバリ回路と、を備える。

　本開示によれば、プラズマ処理装置のインターロック機構動作時において、プラズマ処理装置に搭載される電子デバイスを保護することができる。

プラズマ処理システムの構成例を説明するための図である。容量結合型のプラズマ処理装置の構成例を説明するための図である。基板支持部の構成例の概略を説明するための断面図である。静電チャックの上面の一例を示す図である。第１の制御回路基板の構成例を説明するための上面図である。第２の制御回路基板の構成例を説明するための上面図である。リカバリ回路の構成例を説明するための図である。リカバリ回路の動作を説明するための図である。リカバリ回路の動作を説明するための図である。リカバリ回路の動作を説明するための図である。リカバリ回路の動作を説明するための図である。リカバリ回路の動作を説明するための図である。リカバリ回路の動作を説明するための図である。リカバリ回路の効果を説明するための図である。リカバリ回路の変形例の構成を説明するための図である。リカバリ回路の変形例の構成を説明するための図である。リカバリ回路の変形例の構成を説明するための図である。リカバリ回路の変形例の構成を説明するための図である。

　本実施形態にかかるプラズマ処理装置及び基板支持部について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素については、同一の符号を付することにより重複説明を省略する。

＜プラズマ処理システム＞
　一実施形態にかかるプラズマ処理システムについて、図１を参照して説明する。

　図１は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間１０ｓ（後述する図２参照）を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するための少なくとも１つのガス供給口と、プラズマ処理空間１０ｓからガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間１０ｓ内に配置され、基板Ｗ（後述する図２参照）を支持するための基板支持面を有する。

プラズマ生成部１２は、プラズマ処理空間１０ｓ内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－Ｒｅｓｏｎａｎｃｅ Ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、 １００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。

　制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。

　以下に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図２は、容量結合型のプラズマ処理装置の構成例を説明するための図である。

　容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。

　基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。

　一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、誘電体部材１１１１ａと誘電体部材１１１１ａ内に配置される吸着電極層（静電電極層、チャック電極層、クランプ電極層ともいう）１１１１ｂとを含む。誘電体部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、誘電体部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、後述するＲＦ電源３１及び／又はＤＣ電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極が誘電体部材１１１１ａ内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号及び／又はＤＣ信号が少なくとも１つのＲＦ／ＤＣ電極に供給される場合、ＲＦ／ＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数の下部電極として機能してもよい。また、吸着電極層１１１１ｂが下部電極として機能してもよい。従って、基板支持部１１は、少なくとも１つの下部電極を含む。

　一実施形態において、基台１１１０は、後述する空間を有する。空間には、後述する第１の制御回路基板及び第２の制御回路基板が配置される。第１の制御回路基板及び第２の制御回路基板には後述する電源３０から電力が供給される。また、空間は、後述する伝熱媒体により低温になることを防止するために、第２の制御回路基板により一定の温度に制御される。一定の温度は、例えば１００℃である。

　リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。

　また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、伝熱媒体流路１１１０ａ、又はこれらの組み合わせを含んでもよい。伝熱媒体流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、伝熱媒体流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１の誘電体部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。

　シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ　Ｇａｓ　Ｉｎｊｅｃｔｏｒ）を含んでもよい。

　ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。

　電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ生成部１２の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。

　一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。

　第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。

　また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。

　種々の実施形態において、第１及び第２のＤＣ信号がパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。

　排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。

　また、プラズマ処理装置１は、インターロック機構（図示せず）を備えている。インターロック機構とは、プラズマ処理装置１に何かしらの異常状態が発生した場合に、プラズマ処理チャンバ１０への電力の供給を停止させるシステムである。異常状態とは、例えば、温度異常や配線の断線による通信不良などである。インターロック機構が動作した場合は、前述した第２の制御回路基板への電源３０からの電力の供給も停止する。従って、前述した基台１１１０内の空間は伝熱媒体流路を流れる伝熱媒体により急速に低温状態になる。

＜基板支持部＞
　基板支持部１１の構成を、図３を用いて説明する。図３は、一実施形態にかかる基板支持部１１の構成例の概略を示す断面図である。前述のように、基板支持部１１の本体部１１１は、静電チャック１１１１及び基台１１１０を含む。

　静電チャック１１１１は、前述のように誘電体部材１１１１ａを含む。誘電体部材１１１１ａは、略円板状に形成される。誘電体部材１１１１ａは、酸化アルミニウムや窒化アルミニウム等のセラミックス材料で形成される。誘電体部材１１１１ａは、前述の中央領域１１１ａと環状領域１１１ｂとを有する。なお、誘電体部材１１１１ａは、セラミックス材料の溶射により形成されてもよい。

　一実施形態において、中央領域１１１ａは、基板Ｗの直径よりも小さい直径を有し、環状領域１１１ｂより高い位置にある。従って、基板Ｗが中央領域１１１ａ上に支持されたときに、基板Ｗの周縁部分が中央領域１１１ａから水平方向に張り出す。

　図３の例では、一体に形成された誘電体部材１１１１ａの上面は、中央領域１１１ａと環状領域１１１ｂとを有する。なお、誘電体部材１１１１ａが中央部分と環状部分とに分割されてもよい。この場合、中央部分の上面が中央領域１１１ａを有し、環状部分の上面が環状領域１１１ｂを有する。また、図３の例では、中央部分及び環状部分は、一体として形成されるが、中央部分及び環状部分は、別体として形成されてもよい。

　誘電体部材１１１１ａは、中央領域１１１ａの下方に配置される吸着電極層１１１１ｂを含む。吸着電極層１１１１ｂには、ＡＣ電源又はＤＣ電源（図示せず）からの電力が印加される。これにより生じる静電力により、中央領域１１１ａに基板Ｗが吸着保持される。つまり、吸着電極層１１１１ｂは、基板Ｗの吸着電極層として機能する。一実施形態において、吸着電極層１１１１ｂは、平面視で円形状に形成される。また、吸着電極層１１１１ｂは、例えば径方向及び／又は周方向に分割された複数の電極層セグメントを有していてもよい。また、誘電体部材１１１１ａは、環状領域１１１ｂの下方に配置される吸着電極層を含んでもよい。この場合、環状領域１１１ｂの下方に配置される吸着電極層は、リングアセンブリ（エッジリング）１１２の吸着電極層として機能する。

　図４は、静電チャック１１１１の上面の一例を示す図である。静電チャック１１１１の誘電体部材１１１１ａの中央領域１１１ａは、例えば、図４に示すように複数の分割領域（ゾーンともいう）１１１ａｄに区分けされる。図４では、各々の分割領域１１１ａｄを破線で区切って示している。各々の分割領域１１１ａｄには、図３に示すように、吸着電極層１１１１ｂの下方にヒータ電極層１１１１ｃ（第１のヒータ素子）が配置される。ヒータ電極層１１１１ｃは、例えば、抵抗加熱型のヒータである。各々のヒータ電極層１１１１ｃによって中央領域１１１ａの各々の分割領域１１１ａｄの温度が個別に制御される。これにより、基板Ｗの温度の均一性を向上させることができる。なお、図３及び図４の例では、各々の分割領域１１１ａｄに１つのヒータ電極層１１１１ｃが配置されるが、これに限定されるものではない。複数の分割領域１１１ａｄごとに１つのヒータ電極層１１１１ｃが配置されていてもよい。また、１つの分割領域１１１ａｄに複数のヒータ電極層１１１１ｃが配置されていてもよい。図３及び図４の例では、環状領域１１１ｂは、複数の分割領域に分けられていないが、環状領域１１１ｂが複数の分割領域に分けられていてもよい。この場合は、環状領域１１１ｂの複数の分割領域ごとに、リングアセンブリ（エッジリング）１１２の吸着電極層の下方にヒータ電極層１１１１ｃが配置されてもよい。即ち、少なくとも１つのヒータ電極層１１１１ｃが静電チャック１１１１内に配置される。一実施形態において、少なくとも１つのヒータ電極層１１１１ｃは、複数のヒータ電極層１１１１ｃを含む。

　誘電体部材１１１１ａ内には、複数のヒータ電極層１１１１ｃの各々の下方に複数の温度センサ１１１１ｄが配置される。複数の温度センサ１１１１ｄは、各々の上方に配置されるヒータ電極層１１１１ｃの温度を電気信号として検出する。複数のヒータ電極層１１１１ｃは、後述する第１の制御回路基板６０により複数の温度センサ１１１１ｄの出力に基づいて制御される。なお、図３の例では、各々のヒータ電極層１１１１ｃの下方に温度センサ１１１１ｄが配置されるが、これに限定されるものではない。各々のヒータ電極層１１１１ｃの近傍であれば、温度センサ１１１１ｄは、ヒータ電極層１１１１ｃの上方に配置されてもよいし、側方に配置されてもよい。また、複数のヒータ電極層１１１１ｃごとに１つの温度センサ１１１１ｄが配置されていてもよい。

　誘電体部材１１１１ａの下面には、コネクタ８０２が配置される。誘電体部材１１１１ａ内に配置される複数のヒータ電極層１１１１ｃは、誘電体部材１１１１ａ内の配線９０ｃ及びコネクタ８０２を介して後述する第１の制御回路基板６０と電気的に接続される。また、誘電体部材１１１１ａ内に配置される複数の温度センサ１１１１ｄは、誘電体部材１１１１ａ内の配線９０ｄ及びコネクタ８０２を介して後述する第１の制御回路基板６０と電気的に接続される。

　基台１１１０は、例えばアルミニウム等の導電性材料で形成される。基台１１１０には、前述の伝熱媒体流路１１１０ａが形成される。一実施形態において、基台１１１０と静電チャック１１１１は、例えば接着層等により接合される。基台１１１０は、内部に伝熱媒体流路１１１０ａと異なる空間５０ｓを有する。基台１１１０は、空間５０ｓの一部を規定する底板１１１０ｂを含む。底板１１１０ｂは、基台１１１０に着脱可能に取り付けられる。底板１１１０ｂを基台１１１０から取り外すことにより、後述する第１の制御回路基板６０や第２の制御回路基板７０が空間５０ｓ内に挿入可能となる。基台１１１０の底板１１１０ｂには、空間５０ｓ内に低湿度のガスを供給するための供給孔１１１０ｃを有する。供給孔１１１０ｃから空間５０ｓ内に低湿度のガスを供給することで、空間５０ｓ内の低温時における結露の発生を抑制することができ、空間５０ｓ内に配置される電子デバイスの水分を原因とする誤動作等を防止することができる。本実施形態において、低湿度のガスは、例えばドライエアーである。なお、図３の例では、基台１１１０は、導電性材料で形成されているがこれに限定されるものではない。ＳｉＣ（炭化ケイ素）、ＡｌＮ（窒化アルミニウム）、Ａｌ_２Ｏ_３（アルミナ又は酸化アルミニウム)等の非導電性材料で形成されていてもよい。なお、底板１１１０ｂは、非導電性材料で形成されていてもよい。

　基台１１１０の空間５０ｓには、前述した誘電体部材１１１１ａ内に配置されるヒータ電極層１１１１ｃを温度センサ１１１１ｄの出力に基づいて制御する第１の制御回路基板６０が配置される。第１の制御回路基板６０は、プリント基板６０ｐを含む。プリント基板６０ｐの上面には、複数の素子制御デバイス（制御素子）６０２及びコネクタ８０４が実装される。また、プリント基板６０ｐの下面には、コネクタ８０６及びコネクタ８１０が実装される。素子制御デバイス６０２は、ヒータ電極層１１１１ｃの温度制御を行う。また、素子制御デバイス６０２は、温度センサ１１１１ｄからの電気信号を処理し、ヒータ電極層１１１１ｃの温度を特定する制御を行う。素子制御デバイス６０２は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の電子回路や、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の集積回路を採用できる。また、プリント基板６０ｐには、通気用の貫通孔６０４が形成される。なお、図３の例では、プリント基板上に２つの素子制御デバイス６０２が実装されているが、これに限定されるものではない。素子制御デバイス６０２は、制御するヒータ電極層１１１１ｃ及び温度センサ１１１１ｄの数に応じて、１つであってもよいし、３つ以上であってもよい。即ち、第１の制御回路基板６０は、少なくとも１つの素子制御デバイス６０２を含む。１つの素子制御デバイス６０２がヒータ電極層１１１１ｃの温度制御及び温度センサ１１１１ｄからの電気信号の処理を行ってもよいし、ヒータ電極層１１１１ｃの温度制御と温度センサ１１１１ｄからの電気信号の処理をそれぞれ異なる素子制御デバイス６０２によって行ってもよい。また、プリント基板６０ｐの通気用の貫通孔６０４は、形成されていなくてもよい。

　図５は、第１の制御回路基板６０の構成例を説明するための上面図である。一実施形態において、基台１１１０内の空間５０ｓは、略円筒形状を有する。また、プリント基板６０ｐは、空間５０ｓの直径よりも小さい直径を有し、基台１１１０とプリント基板６０ｐの間に隙間を形成する。なお、本実施形態においては、空間５０ｓ及びプリント基板６０ｐは、上面視で円形状をしているが、これに限定されるものではない。楕円形状や多角形状をしていてもよい。また、素子制御デバイス６０２、コネクタ８０４及び通気用の貫通孔６０４の配置位置は図５の形態に限定されるものではない。

　基台１１１０は、複数の貫通孔１１１０ｄを有し、貫通孔１１１０ｄ内には、ケーブル配線９０２ｃ及びケーブル配線９０２ｄが縦方向に延在している。ヒータ電極層１１１１ｃは、誘電体部材１１１１ａ内の配線９０ｃ、誘電体部材１１１１ａの下面に配置されるコネクタ８０２、ケーブル配線９０２ｃ、コネクタ８０４及びプリント基板６０ｐの表層又は内層の配線を介して素子制御デバイス６０２と電気的に接続される。また、温度センサ１１１１ｄは、誘電体部材１１１１ａ内の配線９０ｄ、誘電体部材１１１１ａの下面に配置されるコネクタ８０２、ケーブル配線９０２ｄ、コネクタ８０４及びプリント基板６０ｐの表層又は内層の配線を介して素子制御デバイス６０２と電気的に接続される。

　プリント基板６０ｐの下面に実装されるコネクタ８１０は、第１の制御回路基板６０の給電用に配置されている。第１の制御回路基板６０の素子制御デバイス６０２は、プリント基板６０ｐの表層又は内層の配線、コネクタ８１０、プリント基板７０ｐに形成された貫通孔７０６及び基台１１１０の底板１１１０ｂに形成された貫通孔１１１０ｅ内を通る配線９１０を介して電源３０１に接続される。なお、電源３０１は、前述した電源３０に含まれてもよく、電源３０以外の外部の電源であってもよい。そして、第１の制御回路基板６０の素子制御デバイス６０２は、電源３０以外の外部の電源から給電されてもよい。

　基台１１１０の空間５０ｓには、さらに基台１１１０の空間５０ｓの温度を制御する第２の制御回路基板７０が配置される。第２の制御回路基板７０は、プリント基板７０ｐを含む。プリント基板７０ｐの上面には、後述するリカバリ回路７０４、ヒータ素子７０２（第２のヒータ素子）及びコネクタ８０８が実装される。ヒータ素子７０２は、例えば、抵抗加熱型のヒータである。ヒータ素子７０２は、プリント基板７０ｐの表層又は内層の配線、コネクタ８０８、配線９０６、配線９０８、コネクタ８０６及びプリント基板６０ｐの表層又は内層の配線を介して素子制御デバイス６０２と電気的に接続される。配線９０６は、後述するリカバリ回路の給電配線である。また、配線９０８は、後述するリカバリ回路の基準電位配線である。素子制御デバイス６０２は、前述したヒータ電極層１１１１ｃの温度制御及び温度センサ１１１１ｄからの電気信号の処理を行うだけでなく、ヒータ素子７０２を制御して、空間５０ｓ内の温度の制御も行う。空間５０ｓ内の温度は、空間５０ｓ内に配置された温度センサ（図示せず）により測定され、素子制御デバイス６０２は、温度センサにより測定された空間５０ｓ内の温度に基づき、ヒータ素子７０２を制御する。また、図３の例では、プリント基板７０ｐには、通気用の貫通孔７０８が形成さるが、貫通孔７０８はなくてもよい。

　図６は、第２の制御回路基板の構成例を説明するための上面図である。一実施形態において、プリント基板７０ｐは、空間５０ｓの直径よりも小さい直径を有し、基台１１１０とプリント基板７０ｐの間に隙間を形成する。また、プリント基板７０ｐは、プリント基板６０ｐと略同一の直径を有する。なお、本実施形態においては、プリント基板７０ｐは、上面視で円形状をしているが、これに限定されるものではない。楕円形状や多角形状をしていてもよい。また、プリント基板７０ｐは、プリント基板６０ｐと異なるサイズや異なる形状であってもよい。また、リカバリ回路７０４、ヒータ素子７０２、コネクタ８０８及び通気用の貫通孔７０８の配置位置は図６の形態に限定されるものではない。

　プリント基板６０ｐ及びプリント基板７０ｐは、空間５０ｓ内においてスペーサ５０２及びスペーサ５０４を介して底板１１１０ｂに固定される。また、プリント基板６０ｐ及びプリント基板７０ｐは、空間５０ｓ内において互いに離間している。

　なお、図３の例では、リカバリ回路７０４は、第２の制御回路基板７０のプリント基板７０ｐに実装されているが、これに限定されるものではない。リカバリ回路７０４は、第１の制御回路基板６０のプリント基板６０ｐに実装されてもよい。また、空間５０ｓ内に別途設けられた他のプリント基板に実装されてもよい。

　また、図３の例では、基台１１１０の空間５０ｓにおいて、第２の制御回路基板７０が第１の制御回路基板６０の下方に配置されているが、これに限定されるものではない。第２の制御回路基板７０は、第１の制御回路基板６０の上方に配置されていてもよい。また、第２の制御回路基板７０は、基台１１１０の空間５０ｓにおいて、複数配置されていてもよい。この場合、リカバリ回路７０４は、それぞれの第２の制御回路基板７０に設けられていてもよい。

＜リカバリ回路＞
　リカバリ回路７０４の構成を、図７を用いて説明する。図７は、一実施形態にかかるリカバリ回路７０４の構成例を説明するための図である。

　リカバリ回路７０４は、プリント基板６０ｐに実装される素子制御デバイス６０２とプリント基板７０ｐに実装されるヒータ素子７０２との間に配置される。リカバリ回路７０４は、プリント基板７０ｐの表層又は内層に形成される給電配線９０６ｂ及び基準電位配線９０８ｂに電気的に接続される。給電配線９０６ｂは、第１の制御回路基板６０の素子制御デバイス６０２からリカバリ回路７０４の第１の回路セグメント７０４ｓ１、第２の回路セグメント７０４ｓ２及び第３の回路セグメント７０４ｓ３に給電するために設けられる。基準電位配線９０８ｂは、リカバリ回路７０４の各素子に対する基準電位を決定するために設けられる。基準電位は、例えば接地電位（グランド電位）である。給電配線９０６ｂは、コネクタ８０８を介して前述した給電配線９０６に電気的に接続される。給電配線９０６は、コネクタ８０６及びプリント基板６０ｐの表層又は内層に形成される給電配線９０６ａを介して素子制御デバイス６０２と電気的に接続される。同様に、基準電位配線９０８ｂは、コネクタ８０８を介して前述した基準電位配線９０８に電気的に接続される。基準電位配線９０８は、コネクタ８０６及びプリント基板６０ｐの表層又は内層に形成される基準電位配線９０８ａを介して素子制御デバイス６０２と電気的に接続される。なお、図７の例では、素子制御デバイス６０２からリカバリ回路７０４の第１の回路セグメント７０４ｓ１、第２の回路セグメント７０４ｓ２及び第３の回路セグメント７０４ｓ３に給電するが、これに限定されるものではない。プリント基板６０ｐ又はプリント基板７０ｐ上に他の制御デバイス（第２の制御素子）を実装し、当該他の制御デバイスからリカバリ回路７０４の第１の回路セグメント７０４ｓ１、第２の回路セグメント７０４ｓ２及び第３の回路セグメント７０４ｓ３へ給電するように構成されてもよい。

　また、リカバリ回路７０４は、給電配線９０６ｇ及び基準電位配線９０８ｂを介してヒータ素子７０２と電気的に接続される。

　リカバリ回路７０４は、少なくとも１つの素子制御デバイス６０２と少なくとも１つのヒータ素子７０２との間に電気的に接続され、並列に接続される複数の回路セグメントを含む。複数の回路セグメントは、第１の回路セグメント７０４ｓ１、第２の回路セグメント７０４ｓ２及び第３の回路セグメント７０４ｓ３を含む。従って、第１の回路セグメント７０４ｓ１、第２の回路セグメント７０４ｓ２及び第３の回路セグメント７０４ｓ３は、各々並列に電気的に接続されている。第１の回路セグメント７０４ｓ１は、第１のスイッチ素子ＳＷ１、第１のコンデンサＣ１及び第１のダイオードＤ５を含む。第１のコンデンサＣ１は、第１の蓄電素子の一例である。第１のダイオードＤ５は、第１の並列整流素子の一例である。第１のコンデンサＣ１は、第１のスイッチ素子ＳＷ１と直列に接続されている。また、第１のダイオードＤ５は、第１のスイッチ素子ＳＷ１と並列に接続されている。第２の回路セグメント７０４ｓ２は、第２のスイッチ素子ＳＷ２、第２のコンデンサＣ２及び第２のダイオードＤ６を含む。第２のコンデンサＣ２は、第２の蓄電素子の一例である。第２のダイオードＤ６は、第２の並列整流素子の一例である。第２のコンデンサＣ２は、第２のスイッチ素子ＳＷ２と直列に接続されている。また、第２のダイオードＤ６は、第２のスイッチ素子ＳＷ２と並列に接続されている。第３の回路セグメント７０４ｓ３は、第３のスイッチ素子ＳＷ３、第３のコンデンサＣ３及び第３のダイオードＤ７を含む。第３のコンデンサＣ３は、第３の蓄電素子の一例である。第３のダイオードＤ７は、第３の並列整流素子の一例である。第３のコンデンサＣ３は、第３のスイッチ素子ＳＷ３と直列に接続されている。また、第３のダイオードＤ７は、第３のスイッチ素子ＳＷ３と並列に接続されている。なお、図７の例では、３つの回路セグメント７０４ｓ１，７０４ｓ２，７０４ｓ３が並列に接続されるが、これに限定されるものではない。例えば、少なくとも１つの回路セグメントが設けられていればよい。一実施形態において、並列に接続される４つ以上の回路セグメントが設けられてもよい。また、第１～第３の蓄電素子はコンデンサであるが、これに限定されるものではない。第１～第３の蓄電素子は基板実装型のバッテリであってもよい。また、第１～第３の並列整流素子はダイオードであるが、これに限定されるものではない。第１～第３の並列整流素子はサイリスタであってもよい。また、第１のダイオードＤ５、第２のダイオードＤ６及び第３のダイオードＤ７が設けられているが、少なくとも１つのいずれかのダイオードが設けられなくてもよい。

　第１のスイッチ素子ＳＷ１、第２のスイッチ素子ＳＷ２及び第３のスイッチ素子ＳＷ３は、空間５０ｓ内の温度に基づきスイッチング動作を行うように構成され、例えば、バイメタルサーモスタットやリードスイッチである。また、第１のスイッチ素子ＳＷ１、第２のスイッチ素子ＳＷ２及び第３のスイッチ素子ＳＷ３は、各々異なる温度でオフ（ｏｐｅｎ；非導通）するように構成される。図７の例では、第１のスイッチ素子ＳＷ１は第１の温度、第２のスイッチ素子ＳＷ２は第２の温度、第３のスイッチ素子ＳＷ３は第３の温度を超えるとオフ（ｏｐｅｎ；非導通）するように構成される。すなわち、第１のスイッチ素子ＳＷ１は第１の温度以下、第２のスイッチ素子ＳＷ２は第２の温度以下、第３のスイッチ素子ＳＷ３は第３の温度以下になるとオン（ｃｌｏｓｅ；導通）するように構成される。一実施形態において、第１の温度は、第２の温度よりも高く、第２の温度は、第３の温度よりも高い。一実施形態において、第１の温度は、９５℃～８５℃であり、第２の温度は、８５℃～７５℃であり、第３の温度は、７５℃～６５℃である。また、他の実施形態において、第１の温度は、第２の温度よりも低く、第２の温度は、第３の温度よりも低い。他の実施形態において、第１の温度は、７５℃～６５℃であり、第２の温度は、８５℃～７５℃であり、第３の温度は、９５℃～８５℃である。バイメタルサーモスタットを使用する場合は、第１の温度、第２の温度及び第３の温度は、バイメタルの材質や形状を調整することで設定される。また、リードスイッチを使用する場合は、第１の温度、第２の温度及び第３の温度は、スイッチ内の軟磁性体の配合率を調整し、キュリー温度を調整することで設定される。

　また、図７の例では、給電配線９０６ｂと基準電位配線９０８ｂとの間には、第１の回路セグメント７０４ｓ１、第２の回路セグメント７０４ｓ２及び第３の回路セグメント７０４ｓ３と並列にコンデンサＣ０が電気的に接続されている。コンデンサＣ０は、追加の蓄電素子の一例である。なお、追加の蓄電素子として、コンデンサＣ０の代わりに基板実装型のバッテリが用いられてもよい。

　リカバリ回路７０４は、給電配線９０６ｂと給電配線９０６ｃとの間に接続されるダイオードＤ０を含む。従って、ダイオードＤ０は、素子制御デバイス６０２とコンデンサＣ０の入力端子との間に接続される。ダイオードＤ０は、電流の逆流防止用の整流素子であり、第１の直列整流素子の一例である。同様に、リカバリ回路７０４は、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３及びダイオードＤ４を含む。ダイオードＤ１は、給電配線９０６ｃと給電配線９０６ｄとの間に接続される。従って、ダイオードＤ１は、コンデンサＣ０の入力端子と第１の回路セグメント７０４ｓ１の入力端子との間に接続される。ダイオードＤ１は、第２の直列整流素子の一例である。ダイオードＤ２は、給電配線９０６ｄと給電配線９０６ｅとの間に接続される。従って、ダイオードＤ２は、第１の回路セグメント７０４ｓ１の入力端子と第２の回路セグメント７０４ｓ２の入力端子との間に接続される。ダイオードＤ２は、第３の直列整流素子の一例である。ダイオードＤ３は、給電配線９０６ｅと給電配線９０６ｆとの間に接続される。従って、ダイオードＤ３は、第２の回路セグメント７０４ｓ２の入力端子と第３の回路セグメント７０４ｓ３の入力端子との間に接続される。ダイオードＤ３は、第４の直列整流素子の一例である。ダイオードＤ４は、給電配線９０６ｆと給電配線９０６ｇとの間に接続される。従って、ダイオードＤ４は、第３の回路セグメント７０４ｓ３の入力端子とヒータ素子７０２の入力端子との間に接続される。ダイオードＤ４は、第５の直列整流素子の一例である。なお、図７の例では、第１～第５の直列整流素子はダイオードであるが、これに限定されるものではない。第１～第５の直列整流素子はサイリスタであってもよい。また、図７の例では、５つのダイオードＤ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４が設けられているが、これらのうち少なくとも１つのダイオードが設けられなくてもよい。

＜リカバリ回路の動作＞
　まず、プラズマ処理装置１の通常運転時のリカバリ回路７０４の動作を、図８Ａ及び図８Ｂを用いて説明する。

　プラズマ処理装置１の電源が投入される初期の基台１１１０の空間５０ｓの温度は、室温である。室温は、例えば、２０℃～３０℃である。初期の状態では、図８Ａに示すように、第１のスイッチ素子ＳＷ１、第２のスイッチ素子ＳＷ２及び第３のスイッチ素子ＳＷ３の全てはオン状態である。従って、コンデンサＣ０は、給電配線９０６ｂ及びダイオードＤ０を介して素子制御デバイス６０２から電流が流れ込むことで、完全充電される。第１のコンデンサＣ１は、給電配線９０６ｂ、ダイオードＤ０、ダイオードＤ１及び第１のスイッチ素子ＳＷ１を介して素子制御デバイス６０２から電流が流れ込むことで、完全充電される。第２のコンデンサＣ２は、給電配線９０６ｂ、ダイオードＤ０、ダイオードＤ１、ダイオードＤ２及び第２のスイッチ素子ＳＷ２を介して素子制御デバイス６０２から電流が流れ込むことで、完全充電される。第３のコンデンサＣ３は、給電配線９０６ｂ、ダイオードＤ０、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３及び第３のスイッチ素子ＳＷ３を介して素子制御デバイス６０２から電流が流れ込むことで、完全充電される。なお、第１のコンデンサＣ１の静電容量が大きい場合は、完全充電により長い時間がかかるため、第１のコンデンサＣ１が完全充電される前に第１のスイッチ素子ＳＷ１がオフする場合がある。この場合は、順方向にバイアスされた第１のダイオードＤ５を介して素子制御デバイス６０２から電流が流れ込むことで、第１のコンデンサＣ１は、完全充電される。同様に、第２のコンデンサＣ２の静電容量が大きい場合は、順方向にバイアスされた第２のダイオードＤ６を介して素子制御デバイス６０２から電流が流れ込むことで、第２のコンデンサＣ２は、完全充電される。第３のコンデンサＣ３の静電容量が大きい場合は、順方向にバイアスされた第３のダイオードＤ７を介して素子制御デバイス６０２から電流が流れ込むことで、第３のコンデンサＣ３は、完全充電される。

　図８Ｂは、一実施形態にかかるリカバリ回路７０４の定常状態を示す図である。定常状態では、第１のスイッチ素子ＳＷ１、第２のスイッチ素子ＳＷ２及び第３のスイッチ素子ＳＷ３の全てはオフ状態である。図８Ａに示す初期状態から図８Ｂに示す定常状態への遷移は以下のようになる。プラズマ処理装置１の電源が投入された初期状態の後に、空間５０ｓ内に配置される第２の制御回路基板７０のヒータ素子７０２により、空間５０ｓの温度は徐々に上昇する。空間５０ｓの温度が第３の温度（例えば、７０℃）に達すると、第３のスイッチ素子ＳＷ３はオフする。その後、空間５０ｓの温度が第２の温度（例えば、８０℃）に達すると、第２のスイッチ素子ＳＷ２はオフし、さらに空間５０ｓの温度が第１の温度（例えば、９０℃）に達すると、第３のスイッチ素子ＳＷ３はオフすることで図８Ｂに示す定常状態になる。

　次に、プラズマ処理装置１のインターロック機構が動作した場合のリカバリ回路７０４の動作を、図９Ａ～図９Ｄを用いて説明する。

　図９Ａは、インターロック機構が動作した直後のリカバリ回路７０４の動作を示す図である。本実施例では、インターロック機構が動作する前の図８Ｂに示す定常状態における空間５０ｓ内温度を１００℃として説明する。インターロック機構が動作すると、第１の制御回路基板６０への電力供給が停止するため、素子制御デバイス６０２からヒータ素子７０２への給電も停止する。素子制御デバイス６０２からヒータ素子７０２への給電が停止すると、まず完全充電されたコンデンサＣ０から、蓄えられた電荷が、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３及びダイオードＤ４を介して、電流Ｉ０としてヒータ素子７０２へ給電される。これにより、インターロック機構が動作し、素子制御デバイス６０２の制御が停止した場合においても、ヒータ素子７０２への給電を継続することができる。従って、基台１１１０内の空間５０ｓが急速に低温状態になることを抑制又は遅延させることができ、空間５０ｓ内に配置される電子デバイスの推奨使用環境温度内の状態を維持することが可能となる。

　インターロック機構が動作した後、コンデンサＣ０から電流Ｉ０がヒータ素子７０２へ給電された場合に、空間５０ｓ内の温度が第１の温度（例えば、９０℃）まで低下した場合は、図９Ｂに示すように、第１のスイッチ素子ＳＷ１がオンする。第１のスイッチ素子ＳＷ１がオンすると、完全充電された第１のコンデンサＣ１から、蓄えられた電荷が、ダイオードＤ２、ダイオードＤ３及びダイオードＤ４を介して、電流Ｉ１としてヒータ素子７０２へ給電される。これにより、コンデンサＣ０だけでなく第１のコンデンサＣ１からも、ヒータ素子７０２への給電を継続することができる。従って、基台１１１０内の空間５０ｓが急速に低温状態になることを抑制又は遅延させることができ、空間５０ｓ内に配置される電子デバイスの推奨使用環境温度内の状態を維持することが可能となる。なお、図９Ｂの例では、第１のコンデンサＣ１からの電流Ｉ１のみがヒータ素子７０２へ給電されるが、コンデンサＣ０及び第１のコンデンサＣ１の静電容量に応じて、第１のコンデンサＣ１からの電流Ｉ１とコンデンサＣ０からの電流Ｉ０が同時にヒータ素子７０２へ給電されてもよい。

　さらに、空間５０ｓ内温度が第２の温度（例えば、８０℃）まで低下した場合は、図９Ｃに示すように、第２のスイッチ素子ＳＷ２がオンする。第２のスイッチ素子ＳＷ２がオンすると、完全充電された第２のコンデンサＣ２から、蓄えられた電荷が、ダイオードＤ３及びダイオードＤ４を介して、電流Ｉ２としてヒータ素子７０２へ給電される。これにより、コンデンサＣ０及び第１のコンデンサＣ１だけでなく第２のコンデンサＣ２からも、ヒータ素子７０２への給電を継続することができる。従って、基台１１１０内の空間５０ｓが急速に低温状態になることを抑制又は遅延させることができ、空間５０ｓ内に配置される電子デバイスの推奨使用環境温度の状態を維持することが可能となる。なお、図９Ｃの例では、第２のコンデンサＣ２からの電流Ｉ２のみがヒータ素子７０２へ給電されるが、コンデンサＣ０、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量に応じて、第２のコンデンサＣ２からの電流Ｉ２と第１のコンデンサＣ１からの電流Ｉ１が同時にヒータ素子７０２へ給電されてもよく、第２のコンデンサＣ２からの電流Ｉ２とコンデンサＣ０からの電流Ｉ０が同時にヒータ素子７０２へ給電されてもよい。また、第２のコンデンサＣ２からの電流Ｉ２、コンデンサＣ０からの電流Ｉ０及び第１のコンデンサＣ１からの電流Ｉ１が同時にヒータ素子７０２へ給電されてもよい。

　さらに、空間５０ｓ内温度が第３の温度（例えば、７０℃）まで低下した場合は、図９Ｄに示すように、第３のスイッチ素子ＳＷ３がオンする。第３のスイッチ素子ＳＷ３がオンすると、完全充電された第３のコンデンサＣ３から、蓄えられた電荷が、ダイオードＤ４を介して、電流Ｉ３としてヒータ素子７０２へ給電される。これにより、コンデンサＣ０、第１のコンデンサＣ１及び第２のコンデンサＣ２だけでなく第３のコンデンサＣ３からも、ヒータ素子７０２への給電を継続することができる。従って、基台１１１０内の空間５０ｓが急速に低温状態になることを抑制又は遅延させることができ、空間５０ｓ内に配置される電子デバイスの推奨使用環境温度の状態を維持することが可能となる。なお、図９Ｄの例では、第３のコンデンサＣ３からの電流Ｉ３のみがヒータ素子７０２へ給電されるが、コンデンサＣ０、第１のコンデンサＣ１、第２のコンデンサＣ２及び第３のコンデンサＣ３の静電容量に応じて、第３のコンデンサＣ３からの電流Ｉ３と第２のコンデンサＣ２からの電流Ｉ２が同時にヒータ素子７０２へ給電されてもよく、第３のコンデンサＣ３からの電流Ｉ３と第１のコンデンサＣ１からの電流Ｉ１が同時にヒータ素子７０２へ給電されてもよく、第３のコンデンサＣ３からの電流Ｉ３とコンデンサＣ０からの電流Ｉ０が同時にヒータ素子７０２へ給電されてもよい。また、第３のコンデンサＣ３からの電流Ｉ３とコンデンサＣ０からの電流Ｉ０、第１のコンデンサＣ１からの電流Ｉ１及び第２のコンデンサＣ２からの電流Ｉ２が同時にヒータ素子７０２へ給電されてもよい。なお、図９Ａから図９Ｄに示す例では第１の回路セグメント７０４ｓ１の第１のスイッチ素子ＳＷ１が第１の温度（例えば、９０℃）で、第２の回路セグメント７０４ｓ２の第２のスイッチ素子ＳＷ２が第２の温度（例えば、８０℃）で、第３の回路セグメント７０４ｓ３の第３スイッチ素子ＳＷ３が第３の温度（例えば、７０℃）で、オフするように構成されているが、これに限定されるものではない。第１のスイッチ素子ＳＷ１、第２のスイッチ素子ＳＷ２及び第３のスイッチ素子ＳＷ３が異なる温度でオンするように構成されていてもよい。また、さらに４つ以上の回路セグメントを設け、より細かい温度設定で、ヒータ素子７０２へ電流を給電するように構成されていてもよい。

　図１０は、リカバリ回路の効果を説明するための図である。図１０は、プラズマ処理装置１のインターロック機構が動作した後に、リカバリ回路７０４が動作した場合の基台１１１０内の空間５０ｓの温度変化を示す図である。横軸は時間、縦軸は温度を表す。温度Ｔｓは、インターロック機構が動作する前の定常状態の温度を示す。温度Ｔｓは、例えば１００℃である。温度Ｔｅは、インターロック機構が動作した後の定常状態において、伝熱媒体流路１１１０ａ内の伝熱媒体の温度が安定した状態の温度を示す。温度Ｔｅは、例えば室温である。また、温度Ｔｔは、空間５０ｓ内に配置される電子デバイスの推奨使用環境温度の下限値を示す。

　比較例として、リカバリ回路７０４が設けられていないプラズマ処理装置１の基台１１１０内の空間５０ｓの温度変化をグラフＲｅｆで示す。比較例では、プラズマ処理装置１のインターロック機構が動作すると、素子制御デバイス６０２への電源３０からの電力の供給も停止する。従って、ヒータ素子７０２への給電も停止する。これにより、基台１１１０内の空間５０ｓは伝熱媒体流路１１１０ａを流れる伝熱媒体により急速に低温状態になる。この場合、図１０のグラフＲｅｆの最下点温度Ｔｂで示すように、空間５０ｓの温度は、電子デバイスの推奨使用環境温度の下限値である温度Ｔｔを下回る。従って、電子デバイスの推奨使用環境温度の状態を維持することができなくなり、電子デバイスは正常に動作しない場合が発生し得る。

　一方、本実施形態のリカバリ回路７０４が設けられたプラズマ処理装置１の基台１１１０内の空間５０ｓの温度変化をグラフＴｅｍｐで示す。本実施形態では、プラズマ処理装置１のインターロック機構が動作すると、素子制御デバイス６０２への電源３０からの電力の供給も停止した場合においても、コンデンサＣ０、第１のコンデンサＣ１、第２のコンデンサＣ２及び第３のコンデンサＣ３の少なくともいずれかから供給される電流によりヒータ素子７０２への給電が継続される。これにより、グラフＴｅｍｐの最下点温度Ｔｂ’で示すように、基台１１１０内の空間５０ｓが急速に低温状態になることを抑制又は遅延させることができ、空間５０ｓの温度が電子デバイスの推奨使用環境温度の下限値である温度Ｔｔを下回ることを防止することができる。従って、空間５０ｓ内に配置される電子デバイスを保護し、電子デバイスは正常動作を維持することができる。

＜第１変形例＞
　リカバリ回路７０４の構成の第１変形例を、図１１を用いて説明する。図１１は、第１変形例にかかるリカバリ回路７０４ｘの構成例を説明するための図である。なお、第１変形例において、前述の実施形態と実質的に同一の機能構成を有する要素については、同一の符号を付することにより重複説明を省略する。

　第１変形例においては、リカバリ回路７０４ｘは、コンデンサＣ０、コンデンサＣ１、コンデンサＣ２及びコンデンサＣ３にそれぞれ並列に接続されるコンデンサＣ０１、コンデンサＣ１１、コンデンサＣ２１及びコンデンサＣ３１を含む。コンデンサＣ０１は、追加の蓄電素子の一例である。コンデンサＣ１１は、第１の蓄電素子の一例である。コンデンサＣ２１は、第２の蓄電素子の一例である。コンデンサＣ３１は、第３の蓄電素子の一例である。コンデンサＣ０とコンデンサＣ０１の静電容量は同一であってもよいし、異なっていてもよい。同様に、コンデンサＣ１とコンデンサＣ１１の静電容量は同一であってもよいし、異なっていてもよい。コンデンサＣ２とコンデンサＣ２１の静電容量は同一であってもよいし、異なっていてもよい。また、コンデンサＣ３とコンデンサＣ３１の静電容量は同一であってもよいし、異なっていてもよい。これにより、より多くの電荷を充電することができ、基台１１１０内の空間５０ｓが急速に低温状態になることをより長時間に抑制又は遅延させることができる。また、回路セグメント７０４ｓ１，７０４ｓ２，７０４ｓ３の各々に供給する電流を個別に調整することが可能となる。

＜第２変形例＞
　リカバリ回路７０４の構成の第２変形例を、図１２を用いて説明する。図１２は、第２変形例にかかるリカバリ回路７０４ｙの構成例を説明するための図である。なお、第２変形例において、前述の実施形態と実質的に同一の機能構成を有する要素については、同一の符号を付することにより重複説明を省略する。

　第２変形例においては、リカバリ回路７０４は、コンデンサＣ０、コンデンサＣ１、コンデンサＣ２及びコンデンサＣ３にそれぞれ直列に接続されるコンデンサＣ０２、コンデンサＣ１２、コンデンサＣ２２及びコンデンサＣ３２を含む。コンデンサＣ０２は、追加の蓄電素子の一例である。コンデンサＣ１２は、第１の蓄電素子の一例である。コンデンサＣ２２は、第２の蓄電素子の一例である。コンデンサＣ３２は、第３の蓄電素子の一例である。コンデンサＣ０とコンデンサＣ０２の静電容量は同一であってもよいし、異なっていてもよい。同様に、コンデンサＣ１とコンデンサＣ１２の静電容量は同一であってもよいし、異なっていてもよい。コンデンサＣ２とコンデンサＣ２２の静電容量は同一であってもよいし、異なっていてもよい。また、コンデンサＣ３とコンデンサＣ３２の静電容量は同一であってもよいし、異なっていてもよい。これにより、コンデンサ１つ当たりに印加される電圧を下げ、コンデンサの耐圧を確保することができ、コンデンサへの負担を軽減することが可能となる。また、回路セグメント７０４ｓ１，７０４ｓ２，７０４ｓ３の各々に供給する電流を個別に調整することが可能となる。

＜第３変形例＞
　リカバリ回路７０４の構成の第３変形例を、図１３を用いて説明する。図１３は、第３変形例にかかるリカバリ回路７０４ｚ１，７０４ｚ２の構成例を説明するための図である。なお、第３変形例において、前述の実施形態と実質的に同一の機能構成を有する要素については、同一の符号を付することにより重複説明を省略する。

　第３変形例においては、基台１１１０の空間５０ｓ内におけるヒータ素子７０２ｚ１，７０２ｚ２の配置領域ごとに、リカバリ回路７０４ｚ１，７０４ｚ２を構成する少なくとも１つのコンデンサの静電容量が異なる。即ち、リカバリ回路７０４ｚ２における少なくとも１つのコンデンサの静電容量が、リカバリ回路７０４ｚ１における対応するコンデンサの静電容量と異なる。

　図１３において、基台１１１０の空間５０ｓ内におけるヒータ素子７０２ｚ１の配置領域の特定の１つの領域をゾーン１、ゾーン１と異なる別のヒータ素子７０２ｚ２の配置領域をゾーン２とする。ゾーン１に含まれるヒータ素子７０２ｚ１のリカバリ回路７０４ｚ１は、コンデンサＣ０、コンデンサＣ１、コンデンサＣ２及びコンデンサＣ３を含む。一方、ゾーン２に含まれるヒータ素子７０２ｚ２のリカバリ回路７０４ｚ２は、コンデンサＣ０３、コンデンサＣ１３、コンデンサＣ２３及びコンデンサＣ３３を含む。リカバリ回路７０４ｚ１におけるコンデンサＣ０，Ｃ１，Ｃ２，Ｃ３は、リカバリ回路７０４ｚ２におけるコンデンサＣ０３，Ｃ１３，Ｃ２３，Ｃ３３にそれぞれ対応している。第３変形例においては、コンデンサＣ０とコンデンサＣ０３の静電容量、コンデンサＣ１とコンデンサＣ１３の静電容量、コンデンサＣ２とコンデンサＣ２３の静電容量、コンデンサＣ３とコンデンサＣ３３の静電容量の少なくとも何れか１つは互いに異なる。即ち、リカバリ回路７０４ｚ２におけるコンデンサＣ０３，Ｃ１３，Ｃ２３，Ｃ３３のうち少なくとも１つのコンデンサの静電容量は、リカバリ回路７０４ｚ１におけるコンデンサＣ０，Ｃ１，Ｃ２，Ｃ３のうち対応するコンデンサの静電容量と異なる。例えば、リカバリ回路７０４ｚ２におけるコンデンサＣ０３の静電容量は、リカバリ回路７０４ｚ１における対応するコンデンサＣ０の静電容量と異なってもよい。これにより、基台１１１０の空間５０ｓ内において、インターロック機構が動作した場合における低温状態の温度分布に偏りが生じる場合においても、空間５０ｓ内におけるヒータ素子７０２への給電量を温度分布の偏りが生じたゾーンごとに細かく調整することが可能となる。

＜第４変形例＞
　リカバリ回路７０４の構成の第４変形例を、図１４を用いて説明する。図１４は、第４変形例にかかるリカバリ回路７０４の構成例を説明するための図である。なお、第４変形例において、前述の実施形態と実質的に同一の機能構成を有する要素については、同一の符号を付することにより重複説明を省略する。

　第４変形例においては、リカバリ回路７０４のスイッチ素子は、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）７０４１で構成される。ＭＯＳＦＥＴ７０４１のゲート端子は、ゲート制御回路７０４２に接続されている。ゲート制御回路７０４２は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の電子回路や、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の集積回路を採用できる。ゲート制御回路７０４２は、空間５０ｓ内に配置された温度センサ（図示せず）により測定された温度に応じて、ＭＯＳＦＥＴ７０４１のゲート端子への印加電圧を制御し、ＭＯＳＦＥＴ７０４１のオン／オフ制御を行う。なお、ゲート制御回路７０４２は、第１の制御回路基板６０に配置されてもよいし、第２の制御回路基板７０に配置されてもよい。また、図１４の例では、ＭＯＳＦＥＴ７０４１が配置されているが、これに限定されるものではない。その他の半導体スイッチが配置されていてもよい。

　第４変形例においては、空間５０ｓ内に配置された温度センサ（図示せず）により測定された温度に応じて、ＭＯＳＦＥＴ７０４１のゲート端子への印加電圧を制御するため、リカバリ回路７０４は、空間５０ｓの外部に配置されていてもよい。

　以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、上述した例示的実施形態及び各変形例における要素を組み合わせて他の実施形態を形成することが可能である。

　ここで、本開示に含まれる種々の例示的実施形態を、以下の（付記１）～（付記１９）に記載する。

（付記１）
　プラズマ処理チャンバと、
　前記プラズマ処理チャンバ内に配置され、伝熱媒体流路及び空間を有する基台と、
　前記基台上に配置される静電チャックと、
　前記静電チャック内に配置される少なくとも１つの第１のヒータ素子と、
　少なくとも１つの前記第１のヒータ素子に電気的に接続される少なくとも１つの制御素子を含み、前記空間内に配置される第１の制御回路基板と、
　少なくとも１つの前記制御素子と電気的に接続される少なくとも１つの第２のヒータ素子を含み、前記空間内に配置される第２の制御回路基板と、
　少なくとも１つの前記制御素子と少なくとも１つの前記第２のヒータ素子との間に電気的に接続され、並列に接続される複数の回路セグメントを含むリカバリ回路であり、前記複数の回路セグメントのうち第１の回路セグメントは、直列接続される少なくとも１つの第１の蓄電素子及び第１のスイッチ素子を含み、前記第１のスイッチ素子は、前記空間内の温度に基づきスイッチング動作を行うように構成される、リカバリ回路と、を備える、
　プラズマ処理装置。
（付記２）
　前記第１の回路セグメントは、
　前記第１のスイッチ素子と並列に接続される第１の並列整流素子を含む、
　付記１に記載のプラズマ処理装置。
（付記３）
　前記リカバリ回路は、
　前記第１の回路セグメントと並列に接続される少なくとも１つの追加の蓄電素子を含む、
　付記１又は２に記載のプラズマ処理装置。
（付記４）
　前記複数の回路セグメントは、前記第１の回路セグメントと並列に接続される第２の回路セグメントを含み、
　前記第２の回路セグメントは、直列接続される少なくとも１つの第２の蓄電素子及び第２のスイッチ素子を含む、
　付記１～３のいずれか１項に記載のプラズマ処理装置。
（付記５）
　前記リカバリ回路は、
　少なくとも１つの前記制御素子と前記追加の蓄電素子の入力との間に接続される第１の直列整流素子と、
　前記追加の蓄電素子の前記入力と前記第１の回路セグメントの入力との間に接続される第２の直列整流素子と、
　前記第１の回路セグメントの前記入力と前記第２の回路セグメントの入力との間に接続される第３の直列整流素子とを含む、
　付記３又は４に記載のプラズマ処理装置。
（付記６）
　少なくとも１つの前記第１の蓄電素子は、並列に接続される複数の第１の蓄電素子を含む、
　付記１～５のいずれか１項に記載のプラズマ処理装置。
（付記７）
　少なくとも１つの前記第１の蓄電素子は、直列に接続される複数の第１の蓄電素子を含む、
　付記１～５のいずれか１項に記載のプラズマ処理装置。
（付記８）
　少なくとも１つの前記追加の蓄電素子は、並列に接続される複数の追加の蓄電素子を含む、
　付記３に記載のプラズマ処理装置。
（付記９）
　少なくとも１つの前記追加の蓄電素子は、直列に接続される複数の追加の蓄電素子を含む、
　付記３～７のいずれか１項に記載のプラズマ処理装置。
（付記１０）
　前記第１のスイッチ素子は、サーモスタット又はリードスイッチである、
　付記３～７のいずれか１項に記載のプラズマ処理装置。
（付記１１）
　少なくとも１つの前記第１の蓄電素子及び少なくとも１つの前記追加の蓄電素子はコンデンサである、
　付記３～１０のいずれか１項に記載のプラズマ処理装置。
（付記１２）
　プラズマ処理チャンバと、
　前記プラズマ処理チャンバ内に配置され、伝熱媒体流路及び空間を有する基台と、
　前記基台上に配置される静電チャックと、
　前記静電チャック内に配置される第１のヒータ素子と、
　前記空間内に配置される第２のヒータ素子と、
　前記第１のヒータ素子及び前記第２のヒータ素子のうち少なくともいずれかに電気的に接続される少なくとも１つの制御素子を含み、前記空間内に配置される制御回路基板と、
　前記第２のヒータ素子と少なくとも１つの前記制御素子との間に電気的に接続され、前記空間内の温度に基づき前記第２のヒータ素子に電力を供給するように構成されるリカバリ回路と、を備える、
　プラズマ処理装置。
（付記１３）
　前記リカバリ回路は、
　直列接続される第１の蓄電素子及び第１のスイッチ素子を有する第１の回路セグメントを含み、
　前記第１のスイッチ素子は、前記空間内の温度に基づきスイッチング動作を行うように構成される、
　付記１２に記載のプラズマ処理装置。
（付記１４）
　前記リカバリ回路は、
　並列に接続される複数の回路セグメントを含み、
　前記複数の回路セグメントは、直列接続される第１の蓄電素子及び第１のスイッチ素子を有する第１の回路セグメントを含み、
　前記第１のスイッチ素子は、前記空間内の温度に基づきスイッチング動作を行うように構成される、
　付記１２又は１３に記載のプラズマ処理装置。
（付記１５）
　前記第１の回路セグメントは、
　前記第１のスイッチ素子と並列に接続される第１の並列整流素子を含む、
　付記１３又は１４に記載のプラズマ処理装置。
（付記１６）
　前記複数の回路セグメントは、前記第１の回路セグメントと並列に接続される第２の回路セグメントを含み、
　前記第２の回路セグメントは、直列接続される少なくとも１つの第２の蓄電素子及び第２のスイッチ素子を含む、
　付記１３～１５のいずれか１項に記載のプラズマ処理装置。
（付記１７）
　前記リカバリ回路は、
　さらに、前記第１の回路セグメントと並列に接続される追加の蓄電素子を含む、
　付記１３～１６のいずれか１項に記載のプラズマ処理装置。
（付記１８）
　前記第１のスイッチ素子は、サーモスタット又はリードスイッチである、
　付記１３～１７のいずれか１項に記載のプラズマ処理装置。
（付記１９）
　前記第１の蓄電素子及び前記追加の蓄電素子はコンデンサである、
　付記１３～１８のいずれか１項に記載のプラズマ処理装置。

　尚、本願は、２０２２年２月１５日に出願したアメリカ合衆国特許出願６３／２６８，００４に基づく優先権を主張するものであり、これらのアメリカ合衆国特許出願の全内容を本願に参照により援用する。また、本願は、２０２３年１月１９日に出願した日本国特許出願２０２３－６５７８号に基づく優先権を主張するものであり、これらの日本国特許出願の全内容を本願に参照により援用する。

Ｗ　　　　　基板
１　　　　　プラズマ処理装置
１０　　　　プラズマ処理チャンバ
１１　　　　基板支持部
１１１　　　本体部
１１１ａ　　中央領域
１１１ｂ　　環状領域
１１２　　　リングアセンブリ
１１１０　　基台
１１１１　　静電チャック
１１１１ａ　セラミックス部材
２０　　　　ガス供給部
３０　　　　電源
４０　　　　排気システム
５０ｓ　　　空間
６０　　　　第１の制御回路基板
６０２　　　素子制御デバイス
７０　　　　第２の制御回路基板
７０２　　　ヒータ素子
７０４　　　リカバリ回路
７０４ｓ１　第１の回路セグメント
７０４ｓ２　第２の回路セグメント
７０４ｓ３　第３の回路セグメント

Claims (19)

1. 　プラズマ処理チャンバと、
   　前記プラズマ処理チャンバ内に配置され、伝熱媒体流路及び空間を有する基台と、
   　前記基台上に配置される静電チャックと、
   　前記静電チャック内に配置される少なくとも１つの第１のヒータ素子と、
   　少なくとも１つの前記第１のヒータ素子に電気的に接続される少なくとも１つの制御素子を含み、前記空間内に配置される第１の制御回路基板と、
   　少なくとも１つの前記制御素子と電気的に接続される少なくとも１つの第２のヒータ素子を含み、前記空間内に配置される第２の制御回路基板と、
   　少なくとも１つの前記制御素子と少なくとも１つの前記第２のヒータ素子との間に電気的に接続され、並列に接続される複数の回路セグメントを含むリカバリ回路であり、前記複数の回路セグメントのうち第１の回路セグメントは、直列接続される少なくとも１つの第１の蓄電素子及び第１のスイッチ素子を含み、前記第１のスイッチ素子は、前記空間内の温度に基づきスイッチング動作を行うように構成される、リカバリ回路と、を備える、
   　プラズマ処理装置。
2. 　前記第１の回路セグメントは、
   　前記第１のスイッチ素子と並列に接続される第１の並列整流素子を含む、
   　請求項１に記載のプラズマ処理装置。
3. 　前記リカバリ回路は、
   　前記第１の回路セグメントと並列に接続される少なくとも１つの追加の蓄電素子を含む、
   　請求項１又は２に記載のプラズマ処理装置。
4. 　前記複数の回路セグメントは、前記第１の回路セグメントと並列に接続される第２の回路セグメントを含み、
   　前記第２の回路セグメントは、直列接続される少なくとも１つの第２の蓄電素子及び第２のスイッチ素子を含む、
   　請求項３に記載のプラズマ処理装置。
5. 　前記リカバリ回路は、
   　少なくとも１つの前記制御素子と前記追加の蓄電素子の入力との間に接続される第１の直列整流素子と、
   　前記追加の蓄電素子の前記入力と前記第１の回路セグメントの入力との間に接続される第２の直列整流素子と、
   　前記第１の回路セグメントの前記入力と前記第２の回路セグメントの入力との間に接続される第３の直列整流素子とを含む、
   　請求項４に記載のプラズマ処理装置。
6. 　少なくとも１つの前記第１の蓄電素子は、並列に接続される複数の第１の蓄電素子を含む、
   　請求項２に記載のプラズマ処理装置。
7. 　少なくとも１つの前記第１の蓄電素子は、直列に接続される複数の第１の蓄電素子を含む、
   　請求項２に記載のプラズマ処理装置。
8. 　少なくとも１つの前記追加の蓄電素子は、並列に接続される複数の追加の蓄電素子を含む、
   　請求項３に記載のプラズマ処理装置。
9. 　少なくとも１つの前記追加の蓄電素子は、直列に接続される複数の追加の蓄電素子を含む、
   　請求項３に記載のプラズマ処理装置。
10. 　前記第１のスイッチ素子は、サーモスタット又はリードスイッチである、
    　請求項２に記載のプラズマ処理装置。
11. 　少なくとも１つの前記第１の蓄電素子及び少なくとも１つの前記追加の蓄電素子はコンデンサである、
    　請求項３に記載のプラズマ処理装置。
12. 　プラズマ処理チャンバと、
    　前記プラズマ処理チャンバ内に配置され、伝熱媒体流路及び空間を有する基台と、
    　前記基台上に配置される静電チャックと、
    　前記静電チャック内に配置される第１のヒータ素子と、
    　前記空間内に配置される第２のヒータ素子と、
    　前記第１のヒータ素子及び前記第２のヒータ素子のうち少なくともいずれかに電気的に接続される少なくとも１つの制御素子を含み、前記空間内に配置される制御回路基板と、
    　前記第２のヒータ素子と少なくとも１つの前記制御素子との間に電気的に接続され、前記空間内の温度に基づき前記第２のヒータ素子に電力を供給するように構成されるリカバリ回路と、を備える、
    　プラズマ処理装置。
13. 　前記リカバリ回路は、
    　直列接続される第１の蓄電素子及び第１のスイッチ素子を有する第１の回路セグメントを含み、
    　前記第１のスイッチ素子は、前記空間内の温度に基づきスイッチング動作を行うように構成される、
    　請求項１２に記載のプラズマ処理装置。
14. 　前記リカバリ回路は、
    　並列に接続される複数の回路セグメントを含み、
    　前記複数の回路セグメントは、直列接続される第１の蓄電素子及び第１のスイッチ素子を有する第１の回路セグメントを含み、
    　前記第１のスイッチ素子は、前記空間内の温度に基づきスイッチング動作を行うように構成される、
    　請求項１３に記載のプラズマ処理装置。
15. 　前記第１の回路セグメントは、
    　前記第１のスイッチ素子と並列に接続される第１の並列整流素子を含む、
    　請求項１４に記載のプラズマ処理装置。
16. 　前記複数の回路セグメントは、前記第１の回路セグメントと並列に接続される第２の回路セグメントを含み、
    　前記第２の回路セグメントは、直列接続される少なくとも１つの第２の蓄電素子及び第２のスイッチ素子を含む、
    　請求項１５に記載のプラズマ処理装置。
17. 　前記リカバリ回路は、
    　さらに、前記第１の回路セグメントと並列に接続される追加の蓄電素子を含む、
    　請求項１４に記載のプラズマ処理装置。
18. 　前記第１のスイッチ素子は、サーモスタット又はリードスイッチである、
    　請求項１３に記載のプラズマ処理装置。
19. 　前記第１の蓄電素子及び前記追加の蓄電素子はコンデンサである、
    　請求項１７に記載のプラズマ処理装置。

Images