WO2021186909A1 - Solid-state imaging device and electronic apparatus - Google Patents

Abstract

Provided is a solid-state imaging device capable of suppressing flair. The solid-state imaging device is provided with a pixel region in which a plurality of photoelectric conversion units are disposed, and a light reflection suppressing portion disposed outside the pixel region and having an irregular shape.

Description

Translated fromJapanese

固体撮像装置及び電子機器Solid-state image sensor and electronic equipment

　本技術（本開示に係る技術）は、固体撮像装置及び電子機器に関し、特に、画素領域の外側に遮光膜を有する固体撮像装置及びそれを備えた電子機器に適用して有効な技術に関するものである。The present technology (technology according to the present disclosure) relates to a solid-state imaging device and an electronic device, and particularly to a solid-state imaging device having a light-shielding film on the outside of a pixel region and an electronic device provided with the light-shielding film. be.

　固体撮像装置は、光を電気信号に変換する光電変換部を有する画素が複数配置された画素領域を備えている。この種の個体撮像装置では、特許文献１に開示されているように、固体撮像装置の光入射側の表層部において、画素領域の外側に遮光膜を配置し、入射光によるトランジスタの誤動作を抑制している。The solid-state image sensor has a pixel region in which a plurality of pixels having a photoelectric conversion unit that converts light into an electric signal are arranged. In this type of solid-state image sensor, as disclosed inPatent Document 1, a light-shielding film is arranged outside the pixel region on the surface layer portion on the light incident side of the solid-state image sensor to suppress the malfunction of the transistor due to the incident light. doing.

特開２０１２－１６４８７０号公報Japanese Unexamined Patent Publication No. 2012-164870

　ところで、固体撮像装置では、光入射側の表層部において、遮光膜や、空気と接する絶縁膜で入射光の反射が起こる。反射した入射光は、固体撮像装置の光入射側に配置されたカバーガラスや撮像レンズ、又は構造物で更に反射し、不要光として画素領域に入射する可能性がある。不要光が画素領域に入射した場合、フレアが発生し、画素劣化を引き起こす要因となるため、信頼性向上の観点から改良の余地があった。By the way, in a solid-state image sensor, incident light is reflected by a light-shielding film or an insulating film in contact with air on the surface layer portion on the light incident side. The reflected incident light may be further reflected by the cover glass, the image pickup lens, or the structure arranged on the light incident side of the solid-state imaging device, and may be incident on the pixel region as unnecessary light. When unnecessary light enters the pixel region, flare occurs, which causes pixel deterioration. Therefore, there is room for improvement from the viewpoint of improving reliability.

　本技術の目的は、フレアを抑制することが可能な固体撮像装置及び電子機器を提供することにある。The purpose of this technology is to provide a solid-state image sensor and an electronic device capable of suppressing flare.

　本技術の一態様に係る固体撮像装置は、複数の光電変換部が設けられた画素領域と、画素領域の外側に配置された凹凸形状の光反射抑制部と、を備えている。The solid-state image sensor according to one aspect of the present technology includes a pixel region provided with a plurality of photoelectric conversion units and a concave-convex light reflection suppression unit arranged outside the pixel region.

　本技術の他の態様に係る電子機器は、複数の光電変換部が設けられた画素領域、画素領域の外側に配置された凹凸形状の光反射抑制部を備えた固体撮像装置と、被写体からの像光を固体撮像装置の撮像面上に結像させる光学レンズと、固体撮像装置から出力される信号に信号処理を行う信号処理回路と、を備えている。Electronic devices according to other aspects of the present technology include a pixel region provided with a plurality of photoelectric conversion units, a solid-state image sensor provided with a concave-convex light reflection suppression unit arranged outside the pixel region, and a subject. It includes an optical lens that forms an image of image light on the imaging surface of the solid-state image sensor, and a signal processing circuit that processes the signal output from the solid-state image sensor.

本技術の第１実施形態に係る固体撮像装置の一構成例を示すチップレイアウト図である。It is a chip layout diagram which shows one configuration example of the solid-state image pickup apparatus which concerns on 1st Embodiment of this technique.本技術の第１実施形態に係る固体撮像装置の一構成例を示すブロック図である。It is a block diagram which shows one configuration example of the solid-state image pickup apparatus which concerns on 1st Embodiment of this technique.本技術の第１実施形態に係る固体撮像装置の積層構造を示す斜視図である。It is a perspective view which shows the laminated structure of the solid-state image sensor which concerns on 1st Embodiment of this technique.画素領域及び周辺領域の断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure of a pixel area and a peripheral area.図４Ａの一部を拡大した模式的断面図である。It is a schematic cross-sectional view which enlarged a part of FIG. 4A.遮光膜に設けられた第１光反射抑制部の構成を示す要部模式的平面図である。It is a schematic plan view of the main part which shows the structure of the 1st light reflection suppression part provided in the light-shielding film.図５Ａのａ５－ａ５線に沿った断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure along the a5-a5 line of FIG. 5A.第１光反射抑制部が設けられた遮光膜の表面での光波長と光反射率との依存性を示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the light reflectance on the surface of the light-shielding film provided with the 1st light reflection suppression part.第１光反射抑制部が設けられた遮光膜の表面での光波長と光反射率との依存性を凸部のピッチ毎に示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the light reflectance on the surface of the light-shielding film provided with the 1st light reflection suppression part for each pitch of the convex part.第１光反射抑制部が設けられた遮光膜の表面での光波長と光反射率との依存性を凸部の高さ毎に示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the light reflectance on the surface of the light-shielding film provided with the 1st light reflection suppression part for each height of the convex part.従来の遮光膜の断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure of the conventional light-shielding film.図８Ａの遮光膜の表面での光波長と光反射率との依存性を示す反射特性図である。FIG. 8 is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance on the surface of the light-shielding film of FIG. 8A.第２光反射抑制部が設けられた絶縁膜の構成を示す要部模式的平面図である。It is a schematic plan view of the main part which shows the structure of the insulating film provided with the 2nd light reflection suppression part.図９Ａのａ９－ａ９線に沿った断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure along the line a9-a9 of FIG. 9A.第２光反射防止部が設けられた絶縁膜の表面での光波長と光反射率との依存性を示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the light reflectance on the surface of the insulating film provided with the 2nd light reflection prevention part.第２光反射防止部が設けられた絶縁膜での光波長と光透過率との依存性を示す透過特性図である。It is a transmission characteristic diagram which shows the dependence of the light wavelength and the light transmittance in the insulating film provided with the 2nd light reflection prevention part.第２光反射防止部が設けられた絶縁膜の表面での光波長と光反射率との依存性を凸部の配列ピッチ毎に示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the light reflectance on the surface of the insulating film provided with the 2nd light reflection prevention part for each arrangement pitch of the convex part.第２光反射防止部が設けられた絶縁膜の表面での光波長と反射率との依存性を凸部の高さ毎に示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the reflectance on the surface of the insulating film provided with the 2nd light reflection prevention part for each height of the convex part.従来の絶縁膜の断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure of the conventional insulating film.従来の絶縁膜の表面での光波長と光反射率との依存性を示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the light reflectance on the surface of the conventional insulating film.従来の絶縁膜での光波長と光透過率との依存性を示す透過特性図である。It is a transmission characteristic diagram which shows the dependence between the light wavelength and the light transmittance in the conventional insulating film.光反射抑制の原理を説明するための図である。It is a figure for demonstrating the principle of light reflection suppression.光反射抑制の原理を説明するための図である。It is a figure for demonstrating the principle of light reflection suppression.光反射抑制の原理を説明するための図である。It is a figure for demonstrating the principle of light reflection suppression.光反射抑制の原理を説明するための図である。It is a figure for demonstrating the principle of light reflection suppression.通常の第１カメラモジュールに従来の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。It is a figure which shows the reflection state of the incident light when the conventional solid-state image sensor (semiconductor chip) is mounted on a normal first camera module.通常の第１カメラモジュールに本術の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。It is a figure which shows the reflection state of the incident light when the solid-state image sensor (semiconductor chip) of this art is mounted on a normal first camera module.通常の第２カメラモジュールに従来の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。It is a figure which shows the reflection state of the incident light when the conventional solid-state image sensor (semiconductor chip) is mounted on a normal 2nd camera module.通常の第２カメラモジュールに本技術の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。It is a figure which shows the reflection state of the incident light when the solid-state image sensor (semiconductor chip) of this technology is mounted on a normal 2nd camera module.車載カメラモジュールに従来の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。It is a figure which shows the reflection state of the incident light when the conventional solid-state image sensor (semiconductor chip) is mounted on the in-vehicle camera module.車載カメラモジュールに本技術の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。It is a figure which shows the reflection state of the incident light when the solid-state image pickup apparatus (semiconductor chip) of this technology is mounted on an in-vehicle camera module.ウエハの平面構成を示す図である。It is a figure which shows the plane structure of a wafer.図１７ＡのＢ領域を拡大してチップ形成領域の構成を示す図である。It is a figure which enlarges the B region of FIG. 17A and shows the structure of the chip formation region.本技術の第１実施形態に係る固体撮像装置の製造方法の模式的工程断面図である。It is a schematic process sectional view of the manufacturing method of the solid-state image sensor which concerns on 1st Embodiment of this technique.図１８Ａに引く続く模式的工程断面図である。FIG. 5 is a schematic process cross-sectional view following FIG. 18A.図１８Ｂに引く続く模式的工程断面図である。FIG. 5 is a schematic process cross-sectional view following FIG. 18B.図１８Ｃに引く続く模式的工程断面図である。FIG. 5 is a schematic process cross-sectional view following FIG. 18C.図１８Ｄに引く続く模式的工程断面図である。FIG. 5 is a schematic process cross-sectional view following FIG. 18D.図１８Ｅに引く続く模式的工程断面図である。FIG. 5 is a schematic process cross-sectional view following FIG. 18E.図１８Ｆに引く続く模式的工程断面図である。FIG. 5 is a schematic process cross-sectional view following FIG. 18F.図１８Ｇに引く続く模式的工程断面図である。FIG. 5 is a schematic process cross-sectional view following FIG. 18G.図１８Ｈに引く続く模式的工程断面図である。FIG. 5 is a schematic process cross-sectional view following FIG. 18H.第１変形例に係る第１光反射抑制部を示す要部模式的平面図である。It is a schematic plan view of the main part which shows the 1st light reflection suppression part which concerns on 1st modification.図１９Ａのａ１９－ａ１９線に沿った断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure along the line a19-a19 of FIG. 19A.第１光反射抑制部が設けられた遮光膜の表面での光波長と光反射率との依存性を示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the light reflectance on the surface of the light-shielding film provided with the 1st light reflection suppression part.第２変形例に係る第１光反射抑制部の要部模式的平面図である。It is a schematic plan view of the main part of the 1st light reflection suppression part which concerns on the 2nd modification.図２０Ａのａ２０－ａ２０線に沿った断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure along the line a20-a20 of FIG. 20A.第１光反射抑制部が設けられた遮光膜での光波長と光反射率との依存性を示す反射特性図である。It is a reflection characteristic diagram which shows the dependence of the light wavelength and the light reflectance in the light-shielding film provided with the 1st light reflection suppression part.第３変形例に係る第２光反射抑制部を示す要部模式的平面図である。It is a schematic plan view of the main part which shows the 2nd light reflection suppression part which concerns on 3rd modification.図２１Ａのａ２１－ａ２１線に沿った断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure along the line a21-a21 of FIG. 21A.第４変形例に係る第２光反射抑制部を示す要部模式的平面図である。It is a schematic plan view of the main part which shows the 2nd light reflection suppression part which concerns on 4th modification.図２２Ａのａ２２－ａ２２線に沿った断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure along the line a22-a22 of FIG. 22A.第５変形例に係る第２光反射抑制部を示す要部模式的平面図である。It is a schematic plan view of the main part which shows the 2nd light reflection suppression part which concerns on 5th modification.図２３Ａのａ２３－ａ２３線に沿った断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure along the line a23-a23 of FIG. 23A.第６変形例に係る第２光反射抑制部を示す要部模式的平面図である。It is a schematic plan view of the main part which shows the 2nd light reflection suppression part which concerns on 6th modification.図２４Ａのａ２４－ａ２４線に沿った断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure along the line a24-a24 of FIG. 24A.本技術の第２実施形態に係る電子機器の概略構成を示す図である。It is a figure which shows the schematic structure of the electronic device which concerns on 2nd Embodiment of this technique.

　以下、図面を参照して本技術の実施形態を詳細に説明する。
　なお、本技術の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。Hereinafter, embodiments of the present technology will be described in detail with reference to the drawings.
In all the drawings for explaining the embodiment of the present technology, those having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.

　また、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。すなわち、本技術の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。Also, each drawing is a schematic one and may differ from the actual one. In addition, the following embodiments exemplify devices and methods for embodying the technical idea of the present technology, and do not specify the configuration to the following. That is, the technical idea of the present technology can be modified in various ways within the technical scope described in the claims.

　また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１の方向及び第２の方向をそれぞれＸ方向、Ｙ方向とし、第１の方向及び第２の方向のそれぞれと直交する第３の方向をＺ方向とする。以下の実施形態では、半導体基体の厚さ方向をＺ方向として説明する。Further, in the following embodiment, in the three directions orthogonal to each other in the space, the first direction and the second direction orthogonal to each other in the same plane are set to the X direction and the Y direction, respectively, and the first direction and the second direction The third direction orthogonal to each of the second directions is defined as the Z direction. In the following embodiments, the thickness direction of the semiconductor substrate will be described as the Z direction.

　〔第１実施形態〕
　この第１実施形態では、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである固体撮像装置に本技術を適用した一例について説明する。[First Embodiment]
In this first embodiment, an example in which the present technology is applied to a solid-state image sensor which is a back-illuminated CMOS (Complementary Metal Oxide Semiconductor) image sensor will be described.

　≪固体撮像装置の全体構成≫
　まず、固体撮像装置１の全体構成について説明する。
　図１に示すように、本技術の第１実施形態に係る固体撮像装置１は、平面視したときの二次元平面形状が矩形の半導体チップ２を主体に構成されている。この固体撮像装置１(１０１)は、図２５に示すように、光学レンズ１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。≪Overall configuration of solid-state image sensor≫
First, the overall configuration of the solid-state image sensor 1 will be described.
As shown in FIG. 1, the solid-state imaging device 1 according to the first embodiment of the present technology is mainly composed of asemiconductor chip 2 having a rectangular two-dimensional planar shape when viewed in a plan view. As shown in FIG. 25, the solid-state image sensor 1 (101) captures image light (incident light 106) from the subject through theoptical lens 102, and captures the amount of light of the incident light 106 imaged on the imaging surface. It is converted into an electric signal in pixel units and output as a pixel signal.

　図１に示すように、固体撮像装置１が搭載された半導体チップ２は、二次元平面において、中央部に設けられた矩形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして配置された周辺領域２Ｂとを備えている。As shown in FIG. 1, thesemiconductor chip 2 on which the solid-state image sensor 1 is mounted has arectangular pixel region 2A provided at the center in a two-dimensional plane and apixel region 2A outside thepixel region 2A. It has aperipheral area 2B arranged so as to surround it.

　画素領域２Ａは、例えば図２５に示す光学レンズ（光学系）１０２により集光される光を受光する受光面である。そして画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状に配置されている。Thepixel region 2A is, for example, a light receiving surface that receives light collected by the optical lens (optical system) 102 shown in FIG. 25. In thepixel region 2A, a plurality ofpixels 3 are arranged in a matrix in a two-dimensional plane including the X direction and the Y direction.

　複数の画素３の各々の画素３は、図４Ａに示す光電変換部２４と、詳細に図示していないが複数の画素トランジスタとを含む。複数の画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの４つのトランジスタを採用できる。また、複数の画素トランジスタとしては、例えば選択トランジスタを除いた３つのトランジスタを採用してもよい。図４Ａでは、複数の画素トランジスタを代表して２つの画素トランジスタＴｒ１，Ｔｒ２を示している。Eachpixel 3 of the plurality ofpixels 3 includes aphotoelectric conversion unit 24 shown in FIG. 4A and a plurality of pixel transistors (not shown in detail). As the plurality of pixel transistors, for example, four transistors such as a transfer transistor, a reset transistor, a selection transistor, and an amplifier transistor can be adopted. Further, as the plurality of pixel transistors, for example, three transistors excluding the selection transistor may be adopted. In FIG. 4A, two pixel transistors Tr1 and Tr2 are shown on behalf of the plurality of pixel transistors.

　図１に示すように、周辺領域２Ｂには、複数の電極パッド３８ｂが配置されている。複数の電極パッド３８ｂの各々は、例えば、半導体チップ２の二次元平面における４つの辺に沿って配列されている。複数の電極パッド３８ｂの各々は、半導体チップ２を図示しない外部装置と電気的に接続する際に用いられる入出力端子である。As shown in FIG. 1, a plurality ofelectrode pads 38b are arranged in theperipheral region 2B. Each of the plurality ofelectrode pads 38b is arranged along four sides in the two-dimensional plane of thesemiconductor chip 2, for example. Each of the plurality ofelectrode pads 38b is an input / output terminal used when thesemiconductor chip 2 is electrically connected to an external device (not shown).

　また、半導体チップ２は、図２に示すように、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを備えている。
　垂直駆動回路４は、例えばシフトレジスタによって構成されている。垂直駆動回路４は、所望の画素駆動配線１０を順次選択し、選択した画素駆動配線１０に画素３を駆動するためのパルスを供給し、各画素３を行単位で駆動する。即ち、垂直駆動回路４は、画素領域２Ａの各画素３を行単位で順次垂直方向に選択走査し、各画素３の光電変換部２４において受光量に応じて生成した信号電荷に基づく画素３からの画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。Further, as shown in FIG. 2, thesemiconductor chip 2 includes avertical drive circuit 4, a columnsignal processing circuit 5, ahorizontal drive circuit 6, an output circuit 7, acontrol circuit 8, and the like.
Thevertical drive circuit 4 is composed of, for example, a shift register. Thevertical drive circuit 4 sequentially selects the desiredpixel drive wiring 10, supplies a pulse for driving thepixel 3 to the selectedpixel drive wiring 10, and drives eachpixel 3 in rows. That is, thevertical drive circuit 4 selectively scans eachpixel 3 of thepixel region 2A in a row-by-row manner in the vertical direction, and from thepixel 3 based on the signal charge generated by thephotoelectric conversion unit 24 of eachpixel 3 according to the amount of received light. The pixel signal of is supplied to the columnsignal processing circuit 5 through thevertical signal line 11.

　カラム信号処理回路５は、例えば画素３の列毎に配置されており、１行分の画素３から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling：相関２重サンプリング）及びＡＤ（Analog Digital）変換等の信号処理を行う。The columnsignal processing circuit 5 is arranged for each column of thepixel 3, for example, and performs signal processing such as noise removal for each pixel string for the signal output from thepixel 3 for one row. For example, the columnsignal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD (Analog Digital) conversion for removing fixed pattern noise peculiar to pixels.

　水平駆動回路６は、例えばシフトレジスタによって構成されている。水平駆動回路６は、水平走査パルスをカラム信号処理回路５に順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。Thehorizontal drive circuit 6 is composed of, for example, a shift register. Thehorizontal drive circuit 6 sequentially outputs horizontal scanning pulses to the columnsignal processing circuit 5, thereby sequentially selecting each of the columnsignal processing circuits 5, and the pixels in which the signal processing is performed from each of the columnsignal processing circuits 5. The signal is output to thehorizontal signal line 12.

　出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次に供給される画素信号に対し、信号処理を行って出力する。信号処理としては、例えば、バッファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。The output circuit 7 performs signal processing on pixel signals sequentially supplied from each of the columnsignal processing circuits 5 through thehorizontal signal line 12 and outputs the signals. As the signal processing, for example, buffering, black level adjustment, column variation correction, various digital signal processing and the like can be used.

　制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。Based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock signal, thecontrol circuit 8 transmits a clock signal or a control signal that serves as a reference for the operation of thevertical drive circuit 4, the columnsignal processing circuit 5, thehorizontal drive circuit 6, and the like. Generate. Then, thecontrol circuit 8 outputs the generated clock signal and control signal to thevertical drive circuit 4, the columnsignal processing circuit 5, thehorizontal drive circuit 6, and the like.

　≪固体撮像装置の具体的な構成≫
　次に、固体撮像装置１の具体的な構造について説明する。
　図３に示すように、半導体チップ２は、互に向かい合って積層された第１半導体基体２０及び第２半導体基体３０を備えている。第１半導体基体２０には、画素領域２Ａ及び制御回路８が搭載されている。第２半導体基体３０には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６及び出力回路７などを含むロジック回路１５が搭載されている。<< Specific configuration of solid-state image sensor >>
Next, the specific structure of the solid-state image sensor 1 will be described.
As shown in FIG. 3, thesemiconductor chip 2 includes afirst semiconductor substrate 20 and asecond semiconductor substrate 30 laminated so as to face each other. Thepixel region 2A and thecontrol circuit 8 are mounted on thefirst semiconductor substrate 20. Thesecond semiconductor substrate 30 is equipped with alogic circuit 15 including avertical drive circuit 4, a columnsignal processing circuit 5, ahorizontal drive circuit 6, an output circuit 7, and the like.

　図４Ａに示すように、第１半導体基体２０は、複数の光電変換部２４が設けられた半導体層２１と、この半導体層２１の厚さ方向において互いに反対側に位置する第１の面Ｓ１および第２の面Ｓ２のうちの第１の面Ｓ１側に配置された多層配線層２５とを有している。第２半導体基体３０は、半導体層３１と、この半導体層３１の第１の面側に配置された多層配線層３５とを備えている。そして、第１半導体基体２０及び第２半導体基体３０は、各々の多層配線層２５，３５を向かい合わせた状態で各々の多層配線層２５，３５が例えば接着材を介して接合されている。As shown in FIG. 4A, thefirst semiconductor substrate 20 includes asemiconductor layer 21 provided with a plurality ofphotoelectric conversion units 24, a first surface S1 located on opposite sides of thesemiconductor layer 21 in the thickness direction, and a first surface S1. It has amultilayer wiring layer 25 arranged on the first surface S1 side of the second surface S2. Thesecond semiconductor substrate 30 includes asemiconductor layer 31 and amultilayer wiring layer 35 arranged on the first surface side of thesemiconductor layer 31. Then, in thefirst semiconductor substrate 20 and thesecond semiconductor substrate 30, the multilayer wiring layers 25 and 35 are joined to each other with the multilayer wiring layers 25 and 35 facing each other, for example, via an adhesive.

　＜第２半導体基体の構成＞
　図４Ａに示す第２半導体基体３０の半導体層３１は、例えば単結晶シリコンからなるｐ型の半導体基板で構成されている。半導体層３１には、例えばｐ型の半導体領域からなるウエル領域３２が設けられている。ウエル領域３２は、半導体層３１の第１の面側から深さ方向に厚さを有し、平面視で画素領域２Ａ直下の半導体層３１及び周辺領域２Ｂ直下の半導体層３１に亘って設けられている。<Structure of the second semiconductor substrate>
Thesemiconductor layer 31 of thesecond semiconductor substrate 30 shown in FIG. 4A is composed of, for example, a p-type semiconductor substrate made of single crystal silicon. Thesemiconductor layer 31 is provided with, for example, awell region 32 composed of a p-type semiconductor region. Thewell region 32 has a thickness in the depth direction from the first surface side of thesemiconductor layer 31, and is provided over thesemiconductor layer 31 directly below thepixel region 2A and thesemiconductor layer 31 directly below theperipheral region 2B in a plan view. ing.

　半導体層３１の第１の面には、分離領域３３で区画された複数の素子形成領域が設けられている。この複数の素子形成領域の各々の素子形成領域には、ロジック回路１５（図１参照）を構成する電界効果トランジスタとして例えばＭＯＳトランジスタ（Metal Oxide Semiconductor Field Effect Transistor）が構成されている。このＭＯＳトランジスタは、平面視で画素領域２Ａ直下の半導体層３１及び周辺領域２Ｂ直下の半導体層３１に亘って配置されている。図４Ａでは、複数のＭＯＳトランジスタを代表して４つのＭＯＳトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４を示している。この４つのＭＯＳトランジスタＴｒ１１～Ｔｒ１４は、図４Ａでは平面視で周辺領域２Ｂに位置する半導体層３１に配置されている。分離領域３３としては、これに限定されないが、例えば半導体層３１の第１の面から深さ方向に延伸する溝部を形成し、この溝部内に絶縁膜を選択的に埋め込むことによって構築されるＳＴＩ（Shallow Trench Isolation）構造の分離領域が用いられている。A plurality of element forming regions partitioned by theseparation region 33 are provided on the first surface of thesemiconductor layer 31. In each of the element forming regions of the plurality of element forming regions, for example, a MOS transistor (Metal Oxide Semiconductor Field Effect Transistor) is configured as a field effect transistor constituting the logic circuit 15 (see FIG. 1). The MOS transistors are arranged over thesemiconductor layer 31 directly below thepixel region 2A and thesemiconductor layer 31 directly below theperipheral region 2B in a plan view. In FIG. 4A, four MOS transistors Tr11, Tr12, Tr13, and Tr14 are shown on behalf of the plurality of MOS transistors. The four MOS transistors Tr11 to Tr14 are arranged in thesemiconductor layer 31 located in theperipheral region 2B in a plan view in FIG. 4A. Theseparation region 33 is not limited to this, for example, an STI constructed by forming a groove portion extending in the depth direction from the first surface of thesemiconductor layer 31 and selectively embedding an insulating film in the groove portion. (Shallow Trench Isolation) A separated region of the structure is used.

　第２半導体基体３０の多層配線層３５は、層間絶縁膜３６を介して配線層が例えば４段に積層された４層配線構造になっている。半導体層３１側から数えて第１層目から第３層目の配線層には、導電材料として例えば銅（Ｃｕ）又はＣｕを主成分とするＣｕ合金からなる単層構造の配線３７が設けられている。そして、半導体層３１側から数えて最上層の配線層である第４層目の配線層には配線３８ａ及び電極パッド３８ｂが設けられている。この配線３８ａ及び電極パッド３８ｂは、導電材料として例えばアルミニウム（Ａｌ）又はＡｌを主成分とするＡｌ合金からなるコア膜を厚さ方向の両側からバリアメタル膜で挟んだ複合膜（多層構造）で構成されている。バリアメタル膜は、コア膜における金属の拡散を防止する。Themultilayer wiring layer 35 of thesecond semiconductor substrate 30 has a four-layer wiring structure in which wiring layers are laminated in, for example, four stages via aninterlayer insulating film 36. The wiring layers 37 of the first to third layers counted from thesemiconductor layer 31 side are provided withwiring 37 having a single layer structure made of, for example, copper (Cu) or a Cu alloy containing Cu as a main component as a conductive material. ing. Awiring 38a and anelectrode pad 38b are provided on the fourth wiring layer, which is the uppermost wiring layer counting from thesemiconductor layer 31 side. Thewiring 38a and theelectrode pad 38b are composite films (multilayer structure) in which a core film made of, for example, aluminum (Al) or an Al alloy containing Al as a main component is sandwiched between barrier metal films from both sides in the thickness direction as a conductive material. It is configured. The barrier metal film prevents the diffusion of metal in the core film.

　配線３７及び配線３８ａは、平面視で画素領域２Ａ直下の多層配線層３５及び周辺領域２Ｂ直下の多層配線層３５に亘って配置されている。電極パッド３８ｂは、平面視で周辺領域２Ｂ直下の多層配線層３５に配置されている。即ち、電極パッド３８ｂは、平面視で画素領域２Ａの外側に配置されている。この配線３７、配線３８ａ及び電極パッド３８ｂを介してロジック回路１５を構成するＭＯＳトランジスタ（Ｔｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４）が駆動される。Thewiring 37 and thewiring 38a are arranged over themultilayer wiring layer 35 directly below thepixel region 2A and themultilayer wiring layer 35 directly below theperipheral region 2B in a plan view. Theelectrode pads 38b are arranged in themultilayer wiring layer 35 directly below theperipheral region 2B in a plan view. That is, theelectrode pads 38b are arranged outside thepixel region 2A in a plan view. The MOS transistors (Tr11, Tr12, Tr13, Tr14) constituting thelogic circuit 15 are driven via thewiring 37, thewiring 38a, and theelectrode pad 38b.

　最上層の層間絶縁膜３６上には、第１半導体基体２０と第２半導体基体３０とを貼り合わせる際に反りを軽減するための反り矯正膜３９が設けられている。この反り矯正膜３９は、平面視で画素領域２Ａ及び周辺領域２Ｂに亘って設けられ、最上層の層間絶縁膜３６の半導体層３１側とは反対側の全体を覆っている。Awarp straightening film 39 is provided on theinterlayer insulating film 36 of the uppermost layer to reduce warpage when thefirst semiconductor base 20 and thesecond semiconductor base 30 are bonded together. Thewarp correction film 39 is provided over thepixel region 2A and theperipheral region 2B in a plan view, and covers the entire side of the uppermostinterlayer insulating film 36 opposite to thesemiconductor layer 31 side.

　なお、配線３７は、上述の配線３８ａと同様に、Ｃｕ又Ｃｕ合金からなるコア膜を厚さ方向の両側からバリアメタル膜で挟んだ複合膜（多層構造）で構成してもよい。Note that thewiring 37 may be composed of a composite film (multilayer structure) in which a core film made of Cu or a Cu alloy is sandwiched between barrier metal films from both sides in the thickness direction, similarly to thewiring 38a described above.

　＜第１半導体基体の構成＞
　図４Ａに示す第１半導体基体２０の半導体層２１は、例えば単結晶シリコンからなるｐ型の半導体基板で構成されている。半導体層２１に設けられた複数の光電変換部２４の各々の光電変換部２４は、画素領域２Ａにおいて、複数の画素３の各々の画素３に対応して行列状に配置されている。すなわち、画素領域２Ａには、半導体層２１に設けられた光電変換部２４を含む画素３が行列状（二次元マトリクス状）に複数配置されている。<Structure of the first semiconductor substrate>
Thesemiconductor layer 21 of thefirst semiconductor substrate 20 shown in FIG. 4A is composed of, for example, a p-type semiconductor substrate made of single crystal silicon. Eachphotoelectric conversion unit 24 of the plurality ofphotoelectric conversion units 24 provided on thesemiconductor layer 21 is arranged in a matrix in thepixel region 2A corresponding to eachpixel 3 of the plurality ofpixels 3. That is, in thepixel region 2A, a plurality ofpixels 3 including thephotoelectric conversion unit 24 provided on thesemiconductor layer 21 are arranged in a matrix (two-dimensional matrix).

　複数の光電変換部２４の各々の光電変換部２４には、光電変換素子として例えばホトダイオード（ＰＤ：Photo Diode）素子が構成されている。各光電変換部２４では、入射光の光量に応じた信号電荷が生成及び蓄積される。
　各光電変換部２４は、半導体層２１に設けられた分離領域２３によって区画されている。分離領域２３としては、これに限定されないが、上述の分離領域３３と同様にＳＴＩ構造の分離領域が用いられている。Eachphotoelectric conversion unit 24 of the plurality ofphotoelectric conversion units 24 is configured with, for example, a photodiode (PD) element as a photoelectric conversion element. Eachphotoelectric conversion unit 24 generates and accumulates signal charges according to the amount of incident light.
Eachphotoelectric conversion unit 24 is partitioned by aseparation region 23 provided in thesemiconductor layer 21. Theseparation region 23 is not limited to this, but a separation region having an STI structure is used as in the above-mentionedseparation region 33.

　半導体層２１の第１の面Ｓ１には、分離領域２３で区画された複数の素子形成領域が設けられている。この複数の素子形成領域の各々の素子形成領域には、制御回路８を構成する電界効果トランジスタとして例えばＭＯＳトランジスタが構成されている。このＭＯＳトランジスタは、周辺領域２Ｂに配置されている。図４Ａでは、制御回路８を構成する複数のＭＯＳトランジスタを代表して２つのＭＯＳトランジスタＴＲ３，ＴＲ４を示している。A plurality of element forming regions partitioned by theseparation region 23 are provided on the first surface S1 of thesemiconductor layer 21. In each of the element forming regions of the plurality of element forming regions, for example, a MOS transistor is configured as a field effect transistor constituting thecontrol circuit 8. This MOS transistor is arranged in theperipheral region 2B. In FIG. 4A, two MOS transistors TR3 and TR4 are shown on behalf of the plurality of MOS transistors constituting thecontrol circuit 8.

　第１半導体基体２０の多層配線層２５は、層間絶縁膜２６を介して配線層が例えば４段に積層された４層配線構造になっている。半導体層２１側から数えて第１層目から第４層目の配線層には、導電材料として例えば銅（Ｃｕ）又はＣｕを主成分とするＣｕ合金からなる単層構造の配線２７が設けられている。配線２７は、平面視で画素領域２Ａ直下の多層配線層２５及び周辺領域２Ｂ直下の多層配線層２５に亘って配置されている。この配線２７を介して制御回路８を構成するＭＯＳトランジスタ（Ｔｒ３，Ｔ１４）や画素トランジスタ（Ｔｒ１，Ｔｒ２）が駆動される。Themultilayer wiring layer 25 of thefirst semiconductor substrate 20 has a four-layer wiring structure in which wiring layers are laminated in, for example, four stages via aninterlayer insulating film 26. The wiring layers 27 of the first to fourth layers counted from thesemiconductor layer 21 side are provided withwiring 27 having a single layer structure made of, for example, copper (Cu) or a Cu alloy containing Cu as a main component as a conductive material. ing. Thewiring 27 is arranged over themultilayer wiring layer 25 directly below thepixel region 2A and themultilayer wiring layer 25 directly below theperipheral region 2B in a plan view. The MOS transistors (Tr3, T14) and pixel transistors (Tr1, Tr2) that make up thecontrol circuit 8 are driven via thewiring 27.

　なお、配線２７も、上述の配線３８ａと同様に、Ｃｕ又Ｃｕ合金からなるコア膜を厚さ方向の両側からバリアメタル膜で挟んだ複合膜（多層構造）で構成してもよい。Note that thewiring 27 may also be composed of a composite film (multilayer structure) in which a core film made of Cu or a Cu alloy is sandwiched between barrier metal films from both sides in the thickness direction, similarly to thewiring 38a described above.

　図４Ａに示すように、第１半導体基体２０は、半導体層２１の第２の面Ｓ２側である光入射面側に、この光入射面側から順次積層された反射防止コーティング膜４１、絶縁膜４２、平坦化膜５１、カラーフィルタ層５２及びマイクロレンズ層５３を更に備えている。また、第１半導体基体２０は、絶縁膜４２の凹部内に埋め込まれて絶縁膜４２と平坦化膜５１との間に配置された遮光膜４４及び遮光膜４５と、マイクロレンズ層５３の半導体層２１側とは反対側に配置され、かつ空気層と接する絶縁膜５５とを更に備えている。As shown in FIG. 4A, thefirst semiconductor substrate 20 is anantireflection coating film 41 and an insulating film which are sequentially laminated from the light incident surface side on the light incident surface side which is the second surface S2 side of thesemiconductor layer 21. 42, a flatteningfilm 51, acolor filter layer 52, and amicrolens layer 53 are further provided. Further, thefirst semiconductor substrate 20 includes a light-shieldingfilm 44 and a light-shieldingfilm 45 embedded in a recess of the insulatingfilm 42 and arranged between the insulatingfilm 42 and the flatteningfilm 51, and a semiconductor layer of themicrolens layer 53. It is further provided with an insulatingfilm 55 that is arranged on the side opposite to the 21 side and is in contact with the air layer.

　反射防止コーティング膜４１は、平面視で画素領域２Ａ及び周辺領域２Ｂに亘って設けられ、半導体層２１の第２の面Ｓ２側全体を覆っている。Theantireflection coating film 41 is provided over thepixel region 2A and theperipheral region 2B in a plan view, and covers the entire second surface S2 side of thesemiconductor layer 21.

　絶縁膜４２は、平面視で画素領域２Ａ及び周辺領域２Ｂに亘って設けられ、反射防止コーティング膜４１の半導体層２１側とは反対側の全体を覆っている。絶縁膜４２としては、例えば光透過性を有する酸化シリコン（ＳｉＯ_２）膜が用いられている。The insulatingfilm 42 is provided over thepixel region 2A and theperipheral region 2B in a plan view, and covers the entire side of theantireflection coating film 41 opposite to thesemiconductor layer 21 side. As the insulatingfilm 42, for example, a silicon oxide (SiO₂ ) film having light transmittance is used.

　遮光膜４４は、平面視で画素領域２Ａに配置されている。遮光膜４４は、所定の画素３の光が隣の画素３へ漏れ込まないように、平面視の平面パターンが複数の光電変換部２４のそれぞれの受光面側を開口する格子状平面パターンになっている。The light-shieldingfilm 44 is arranged in thepixel region 2A in a plan view. The light-shieldingfilm 44 has a grid-like plane pattern in which the plane pattern in a plan view opens each of the light-receiving surface sides of the plurality ofphotoelectric conversion units 24 so that the light of thepredetermined pixel 3 does not leak to theadjacent pixel 3. ing.

　図４Ａ及び図４Ｂに示すように、遮光膜４５は、平面視で周辺領域２Ｂに配置されている。すなわち、遮光膜４５は、平面視で画素領域２Ａの外側に配置されている。遮光膜４５は、図１に示すように、平面視の平面パターンが画素領域２Ａを囲むようにして周辺領域２Ｂを覆う環状平面パターンになっている。また、遮光膜４５は、図４Ａ及び図４Ｂに示すように、半導体層２１の光入射面側である第２の面Ｓ２側に配置されている。As shown in FIGS. 4A and 4B, the light-shieldingfilm 45 is arranged in theperipheral region 2B in a plan view. That is, the light-shieldingfilm 45 is arranged outside thepixel region 2A in a plan view. As shown in FIG. 1, the light-shieldingfilm 45 is an annular plane pattern that covers theperipheral region 2B so that the plane pattern in a plan view surrounds thepixel region 2A. Further, as shown in FIGS. 4A and 4B, the light-shieldingfilm 45 is arranged on the second surface S2 side, which is the light incident surface side of thesemiconductor layer 21.

　遮光膜４５は、半導体チップ２の光入射面側から入射した光が第１半導体基体２０の半導体層２１や第２半導体基体３０の半導体層３１に差し込まれるのを防止している。平面視で周辺領域２Ｂに位置する半導体層２１には、制御回路８を構成するＭＯＳトランジスタが設けられている。また、平面視で周辺領域２Ｂに位置する半導体層３１には、ロジック回路１５を構成するＭＯＳトランジスタが形成されている。半導体チップ２の光入射面側から入射した光が、平面視で周辺領域２Ｂに位置する半導体層２１及び３１に差し込まれると、平面視で周辺領域２Ｂに位置する半導体層２１及び３１に構成されたＭＯＳトランジスタが誤動作する場合がある。したがって、遮光膜４５は、半導体チップ２の光入射面側から入射した光が第１半導体基体２０の半導体層２１や第２半導体基体３０の半導体層３１に差し込まれるのを防止し、平面視で周辺領域２Ｂに位置する半導体層２１，３１に設けられたＭＯＳトランジスタの誤動作を防止している。
　また、平面視で画素領域２Ａに位置する半導体層３１に配置されたＭＯＳトランジスタの誤動作も防止できる。The light-shieldingfilm 45 prevents light incident from the light incident surface side of thesemiconductor chip 2 from being inserted into thesemiconductor layer 21 of thefirst semiconductor substrate 20 and thesemiconductor layer 31 of thesecond semiconductor substrate 30. Thesemiconductor layer 21 located in theperipheral region 2B in a plan view is provided with a MOS transistor constituting thecontrol circuit 8. Further, a MOS transistor constituting thelogic circuit 15 is formed in thesemiconductor layer 31 located in theperipheral region 2B in a plan view. When the light incident from the light incident surface side of thesemiconductor chip 2 is inserted into the semiconductor layers 21 and 31 located in theperipheral region 2B in the plan view, it is configured in the semiconductor layers 21 and 31 located in theperipheral region 2B in the plan view. The MOS transistor may malfunction. Therefore, the light-shieldingfilm 45 prevents light incident from the light incident surface side of thesemiconductor chip 2 from being inserted into thesemiconductor layer 21 of thefirst semiconductor substrate 20 and thesemiconductor layer 31 of thesecond semiconductor substrate 30, and is viewed in a plan view. The malfunction of the MOS transistors provided in the semiconductor layers 21 and 31 located in theperipheral region 2B is prevented.
Further, it is possible to prevent a malfunction of the MOS transistor arranged in thesemiconductor layer 31 located in thepixel region 2A in a plan view.

　遮光膜４５は、これに限定されないが、例えば図４Ｂに示すように、絶縁膜４２側からチタン（Ｔｉ）膜４３ａ及びタングステン（Ｗ）膜４３ｂを順次積層した複合膜で構成されている。Ｔｉ膜４３ａ及びＷ膜４３ｂの各々は遮光性を有する。Ｔｉ膜４３ａは、絶縁膜４２に対するＷ膜４３ｂの接着性を高める下地膜として機能する。また、Ｔｉ膜４３ａは、Ｗ膜４３ｂ中の金属原子が半導体層２１に拡散するのを防止するバリア機能も有する。Ｔｉ膜４３ａは、厚さｔ_１が例えば０．０５μｍの設計値で形成されている。Ｗ膜４３ｂは、厚さｔ_２が例えば０．３５μｍの設計値で形成されている。The light-shieldingfilm 45 is not limited to this, but is composed of a composite film in which a titanium (Ti)film 43a and a tungsten (W)film 43b are sequentially laminated from the insulatingfilm 42 side, for example, as shown in FIG. 4B. Each of theTi film 43a and theW film 43b has a light-shielding property. TheTi film 43a functions as a base film that enhances the adhesiveness of theW film 43b to the insulatingfilm 42. TheTi film 43a also has a barrier function of preventing metal atoms in theW film 43b from diffusing into thesemiconductor layer 21. TheTi film 43a is formed with a thickness t₁ having a design value of, for example, 0.05 μm. TheW film 43b is formed with a thickness t₂ having a design value of, for example, 0.35 μm.

　遮光膜４５は、遮光膜４４と同一工程で形成されている。即ち、遮光膜４４も、遮光膜４５と同様の複合膜で形成されている。The light-shieldingfilm 45 is formed in the same process as the light-shieldingfilm 44. That is, the light-shieldingfilm 44 is also formed of a composite film similar to the light-shieldingfilm 45.

　図４Ａに示すように、平坦化膜５１は、平面視で画素領域２Ａ及び周辺領域２Ｂに亘って設けられ、半導体層２１の光入射面（第２の面Ｓ２）側が凹凸のない平坦面となるように絶縁膜４２、遮光膜４４及び４５の半導体層２１側とは反対側全体を覆っている。平坦化膜５１としては、例えば酸化シリコン膜が用いられている。As shown in FIG. 4A, the flatteningfilm 51 is provided over thepixel region 2A and theperipheral region 2B in a plan view, and the light incident surface (second surface S2) side of thesemiconductor layer 21 is a flat surface having no unevenness. It covers the entire side of the insulatingfilm 42, the light-shieldingfilm 44, and 45 opposite to thesemiconductor layer 21 side so as to be. As the flatteningfilm 51, for example, a silicon oxide film is used.

　図４Ａに示すように、カラーフィルタ層５２は、主に画素領域２Ａ上に設けられている。カラーフィルタ層５２は、例えば、赤色（Ｒ）の第１カラーフィルタ部５２ａと、緑色（Ｇ）の第２カラーフィルタ部５２ｂと、青色（Ｂ）の第３カラーフィルタ部５２ｃとを含む。この第１～第３カラーフィルタ部５２ａ～５２ｃは、複数の画素３の各々の画素３、即ち、複数の光電変換部２４の各々の光電変換部２４に対応して行列状に配置されている。第１～第３カラーフィルタ部５２ａ～５２ｃの各々は、光電変換部２４に受光させたい入射光の特定の波長を透過し、透過させた入射光を光電変換部２４に入射させる構成になっている。As shown in FIG. 4A, thecolor filter layer 52 is mainly provided on thepixel region 2A. Thecolor filter layer 52 includes, for example, a red (R) first color filter unit 52a, a green (G) second color filter unit 52b, and a blue (B) thirdcolor filter unit 52c. The first to third color filter units 52a to 52c are arranged in a matrix corresponding to eachpixel 3 of the plurality ofpixels 3, that is, eachphotoelectric conversion unit 24 of the plurality ofphotoelectric conversion units 24. .. Each of the first to third color filter units 52a to 52c transmits a specific wavelength of the incident light to be received by thephotoelectric conversion unit 24, and the transmitted incident light is incident on thephotoelectric conversion unit 24. There is.

　図４Ａに示すように、マイクロレンズ層５３は、画素領域２Ａ上に配置された複数のマイクロレンズ部５３ａと、周辺領域２Ｂ上に配置された平坦部５３ｂとを有している。複数のマイクロレンズ５３ａの各々のマイクロレンズ５３ａは、画素領域２Ａにおいて、複数の画素３の各々の画素３、即ち複数の光電変換部２４の各々の光電変換部２４に対応して行列状に配置されている。マイクロレンズ部５３ａは、照射光を集光し、集光した光を、カラーフィルタ層５２を介して半導体層２１の光電変換部２４に効率よく入射させる。複数のマイクロレンズ部５３ａは、カラーフィルタ層５２の光入射面側においてマイクロレンズアレイを構成している。平坦部５３ｂは、画素領域２Ａを囲むようにして周辺領域２Ｂに配置されている。マイクロレンズ層５３は、例えばＳＴＳＲ又はＣＳｉＬ等の材料で形成されている。As shown in FIG. 4A, themicrolens layer 53 has a plurality ofmicrolens portions 53a arranged on thepixel region 2A and aflat portion 53b arranged on theperipheral region 2B. Eachmicrolens 53a of the plurality ofmicrolenses 53a is arranged in a matrix corresponding to eachpixel 3 of the plurality ofpixels 3, that is, eachphotoelectric conversion unit 24 of the plurality ofphotoelectric conversion units 24 in thepixel region 2A. Has been done. Themicrolens unit 53a collects the irradiation light, and the collected light is efficiently incident on thephotoelectric conversion unit 24 of thesemiconductor layer 21 via thecolor filter layer 52. The plurality ofmicrolens units 53a form a microlens array on the light incident surface side of thecolor filter layer 52. Theflat portion 53b is arranged in theperipheral region 2B so as to surround thepixel region 2A. Themicrolens layer 53 is made of a material such as STSR or CSIL.

　図４Ａ及び図４Ｂに示すように、絶縁膜５５は、平面視で画素領域２Ａの外側の周辺領域２Ｂに画素領域２Ａを囲むようにして設けられ、マイクロレンズ層５３の平坦部５３ｂを覆っている。すなわち、絶縁膜５５は、詳細に図示していないが、遮光膜４５と同様に、平面視の平面パターンが画素領域２Ａを囲むようにして周辺領域２Ｂを覆う環状平面パターンになっている。そして、絶縁膜５５は、平面視で遮光膜４５と重畳している。As shown in FIGS. 4A and 4B, the insulatingfilm 55 is provided in theperipheral region 2B outside thepixel region 2A in a plan view so as to surround thepixel region 2A and covers theflat portion 53b of themicrolens layer 53. That is, although not shown in detail, the insulatingfilm 55 is an annular planar pattern that covers theperipheral region 2B so that the planar pattern in the plan view surrounds thepixel region 2A, similar to the light-shieldingfilm 45. The insulatingfilm 55 is superimposed on the light-shieldingfilm 45 in a plan view.

　絶縁膜５５は、例えば低光反射率の酸化シリコン膜で形成されている。絶縁膜５５は、厚さｔ_１２が例えば０．２１５μｍの設計値で形成されている。この絶縁膜５５は、半導体チップ２の光入射面側において最上層に設けられ、半導体チップ２の外周囲の空気層と接する。The insulatingfilm 55 is formed of, for example, a silicon oxide film having a low light reflectance. The insulatingfilm 55 is formed with a thickness t₁₂ having a design value of, for example, 0.215 μm. The insulatingfilm 55 is provided on the uppermost layer on the light incident surface side of thesemiconductor chip 2 and is in contact with the air layer around the outer periphery of thesemiconductor chip 2.

　＜電極パッドの構成＞
　図４Ａに示すように、半導体チップ２は、第１半導体基体２０及び第２半導体基体３０を積層した積層構造になっている。そして、半導体チップ２は、第１半導体基体２０の光入射面側から第２半導体基体３０の電極パッド３８ｂに到達して電極パッド３８ｂの表面を露出するボンディング開口部５８を更に備えている。ボンディング開口部５８及び電極パッド３８ｂは、平面視で画素領域２Ａの外側の周辺領域２Ｂに配置されている。<Electrode pad configuration>
As shown in FIG. 4A, thesemiconductor chip 2 has a laminated structure in which thefirst semiconductor substrate 20 and thesecond semiconductor substrate 30 are laminated. Thesemiconductor chip 2 further includes abonding opening 58 that reaches theelectrode pad 38b of thesecond semiconductor substrate 30 from the light incident surface side of thefirst semiconductor substrate 20 and exposes the surface of theelectrode pad 38b. Thebonding opening 58 and theelectrode pad 38b are arranged in theperipheral region 2B outside thepixel region 2A in a plan view.

　なお、電極パッド３８ｂには、固体撮像装置１を電子機器に組み込む際、ボンディング開口部５８を通して、ボンディングワイヤが接続される。図４Ａでは電極パッド３８ｂにボンディングワイヤ５９が接続された状態を示している。A bonding wire is connected to theelectrode pad 38b through thebonding opening 58 when the solid-state image sensor 1 is incorporated into an electronic device. FIG. 4A shows a state in which thebonding wire 59 is connected to theelectrode pad 38b.

　また、図４Ａに示すように、遮光膜４５は、平面視で電極パッド３８ｂよりも画素領域２Ａ側に配置されている。Further, as shown in FIG. 4A, the light-shieldingfilm 45 is arranged on thepixel region 2A side of theelectrode pad 38b in a plan view.

　＜光反射抑制部の構成＞
　図４Ａ及び図４Ｂに示すように、半導体チップ２は、平面視で画素領域２Ａの外側に配置された凹凸形状の光反射抑制部として、周辺領域２Ｂに位置する遮光膜４５に設けられた第１光反射抑制部４６と、周辺領域２Ｂに位置する絶縁膜５５に設けられた第２光反射抑制部５６とを更に備えている。この第１光反射抑制部４６は、遮光膜４５の表面での光反射を抑制する。また、この第２光反射抑制部５６は、空気層と接する絶縁膜５５の表面での光反射を抑制する。この第１光反射抑制部４６及び第２光反射抑制部５６は、半導体層２１の光入射面側（第２の面Ｓ２側）に配置されている。<Structure of light reflection suppression unit>
As shown in FIGS. 4A and 4B, thesemiconductor chip 2 is provided on the light-shieldingfilm 45 located in theperipheral region 2B as a concave-convex light reflection suppressing portion arranged outside thepixel region 2A in a plan view. It further includes a 1 lightreflection suppression unit 46 and a second lightreflection suppression unit 56 provided on the insulatingfilm 55 located in theperipheral region 2B. The first lightreflection suppressing unit 46 suppresses light reflection on the surface of the light-shieldingfilm 45. Further, the second lightreflection suppressing unit 56 suppresses light reflection on the surface of the insulatingfilm 55 in contact with the air layer. The first lightreflection suppressing unit 46 and the second lightreflection suppressing unit 56 are arranged on the light incident surface side (second surface S2 side) of thesemiconductor layer 21.

　(第１光反射抑制部)
　図５Ａ及び図５Ｂに示すように、第１光反射抑制部４６は、遮光膜４５の半導体層２１側とは反対側の表面に設けられた凸部４７ａと凹部４７ｂとを含む構成になっている。凸部４７ａは、遮光膜４５のＷ膜４３ｂを選択的にエッチング加工することによって突起状に形成される。即ち、Ｗ膜４３ｂは、平面層（支持層）４３ｂ_１と、この平面層４３ｂ_１から突出する凸部４７ａとを有する。(1st light reflection suppression unit)
As shown in FIGS. 5A and 5B, the first lightreflection suppressing portion 46 has a configuration including aconvex portion 47a and aconcave portion 47b provided on the surface of the light-shieldingfilm 45 opposite to thesemiconductor layer 21 side. There is. Theconvex portion 47a is formed in a protruding shape by selectively etching theW film 43b of the light-shieldingfilm 45. That is, theW film 43b has a flat layer (support layer) 43b₁ and aconvex portion 47a protruding from theflat layer 43b_1.

　図５Ａに示すように、凸部４７ａは、平面視したときの平面パターンが格子状平面パターンになっている。この格子状平面パターンは、例えば、遮光膜４５の表面の二次元平面において、Ｘ方向に延伸し、かつＸ方向と直交するＹ方向に所定の配列ピッチで配列された複数の凸部４７ａと、Ｙ方向に延伸し、かつＸ方向に所定の配列ピッチで配列された複数の凸部４７ａとが同一平面内で交差する網目状パターンとして定義することができる。また、この格子状平面パターンは、凹部４７ｂが凸部４７ａを介してＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されたドット状パターンとして定義することもできる。
　凹部４７ｂは、平面視したときの平面形状が矩形状になっており、四方が凸部４７ａで囲まれている。この凹部４７ｂ内には、図５Ｂに示すように、平坦化膜５１の一部が埋め込まれている。As shown in FIG. 5A, theconvex portion 47a has a grid-like planar pattern when viewed in a planar view. This lattice-like plane pattern includes, for example, a plurality ofconvex portions 47a extending in the X direction and arranged at a predetermined arrangement pitch in the Y direction orthogonal to the X direction in a two-dimensional plane on the surface of the light-shieldingfilm 45. It can be defined as a network pattern in which a plurality ofconvex portions 47a extending in the Y direction and arranged in the X direction at a predetermined arrangement pitch intersect in the same plane. Further, this grid-like plane pattern can also be defined as a dot-like pattern in which theconcave portions 47b are repeatedly arranged in the respective directions of the X direction and the Y direction via theconvex portions 47a.
Theconcave portion 47b has a rectangular shape when viewed in a plan view, and is surrounded on all sides by aconvex portion 47a. As shown in FIG. 5B, a part of the flatteningfilm 51 is embedded in therecess 47b.

　凸部４７ａの高さｔ_３は、Ｗ膜４３ｂの厚さｔ_２（０．３５μｍ）に対して例えば０．３μｍの設計値に設定されている。この凸部４７ａの高さｔ_３は、凹部４７ｂの深さ、又は凸部４７ａと凹部４７ｂとの高低差（段差）として定義することもできる。また、図５Ａに示す凸部４７ａのＸ方向の配列ピッチＰ_１ｘ及びＹ方向の配列ピッチＰ_１ｙは、共に設計値で例えば０．３μｍに設定されている。
　なお、凸部４７ａの幅Ｗ_１は例えば設計値で０．０６μｍに設定され、凹部４７ｂの平面サイズは設計値で例えば０．２４μｍ×０．２４μｍに設定されている。また、Ｗ膜４３ｂの平面層４３ｂ_１の厚さ（ｔ_２－ｔ_３）は、例えば設計値で０．０５μｍに設定されている。_{The height t 3} of theconvex portion 47a is set to a design value of, for example, 0.3 μm with respect_{to the thickness t 2} (0.35 μm) of theW film 43b. The height t₃ of theconvex portion 47a can also be defined as the depth of theconcave portion 47b or the height difference (step) between theconvex portion 47a and theconcave portion 47b._{Further, the arrangement pitch P 1} x in the X direction and the arrangement pitch P₁ y in the Y direction of theconvex portion 47a shown in FIG. 5A are both set to, for example, 0.3 μm as design values.
_{The width W 1} of theconvex portion 47a is set to, for example, 0.06 μm by the design value, and the plane size of theconcave portion 47b is set to, for example, 0.24 μm × 0.24 μm by the design value. The planar layer of 43 b₁ the thickness of theW film 43b_(t 2 -t_3), for example is set to 0.05μm design value.

　（第２光反射抑制部）
　図９Ａ及び図９Ｂに示すように、第２光反射抑制部５６は、絶縁膜５５の空気層接触面側の表面に設けられた複数の凸部５７ａが絶縁膜５５の表面の二次元平面内において互いに直交するＸ方向及びＹ方向のそれぞれの方向に点在するドット状平面パターンになっている。このドット状平面パターンは、図９Ａに示すように、平面視で互いに隣り合う（隣接する）３つの凸部５７ａが正三角形Ｅｔの３つの頂点にそれぞれ位置する配置パターンで点在している。複数の凸部５７ａの各々の凸部５７ａは、絶縁膜５５を選択的にエッチング加工することによって突起状に形成される。即ち、絶縁膜５５は、平面層（支持層）５５ａと、この平面層５５ａから上方に突出する凸部５７ａとを有する。(Second light reflection suppression unit)
As shown in FIGS. 9A and 9B, in the second lightreflection suppressing portion 56, a plurality ofconvex portions 57a provided on the surface of the insulatingfilm 55 on the air layer contact surface side are in the two-dimensional plane of the surface of the insulatingfilm 55. It is a dot-shaped plane pattern scattered in each of the X and Y directions orthogonal to each other. As shown in FIG. 9A, the dot-shaped plane pattern is interspersed with an arrangement pattern in which threeconvex portions 57a adjacent to each other (adjacent) in a plan view are located at three vertices of an equilateral triangle Et. Each of theconvex portions 57a of the plurality ofconvex portions 57a is formed in a protruding shape by selectively etching the insulatingfilm 55. That is, the insulatingfilm 55 has a flat layer (support layer) 55a and aconvex portion 57a protruding upward from theflat layer 55a.

　図９Ａ及び図９Ｂに示すように、複数の凸部５７ａの各々の凸部５７ａは、例えば円柱状で構成されている。各凸部５７ａの高さｈ_１３は、絶縁膜５５の厚さｔ_１２（０．２１５μｍ）に対して例えば設計値で０．１１５μｍに設定されている。また、各凸部５７ａの直径ｄ_１１は、例えば設計値で約０．２２１μｍに設定されている。また、互に隣り合う（隣接する）２つの凸部５７ａの配列ピッチＰ_１１は、例えば設計値で０．３４μｍに設定されている。また、絶縁膜５５の平面層５５ａの厚さ（ｔ_１２－ｔ_１３）は、例えば設計値で０．１μｍに設定されている。As shown in FIGS. 9A and 9B, eachconvex portion 57a of the plurality ofconvex portions 57a is formed of, for example, a columnar shape._{The height h 13} of eachconvex portion 57a is set to, for example, 0.115_{μm by design value with respect to the thickness t 12} (0.215 μm) of the insulatingfilm 55. Further, the diameter d₁₁ of eachconvex portion 57a is set to, for example, about 0.221 μm by design value._{Further, the arrangement pitch P 11} of the twoconvex portions 57a adjacent to each other (adjacent) is set to, for example, 0.34 μm by a design value._{The thickness (t 12-} t₁₃ ) of theflat layer 55a of the insulatingfilm 55 is set to, for example, 0.1 μm as a design value.

　≪光反射抑制部の反射抑制原理≫
　次に、第１光反射抑制部４６及び第２光反射抑制部５６での反射抑制の原理的な考え方の一つを図１３Ａから図１３Ｄを用いて説明する。≪Reflection suppression principle of light reflection suppression part≫
Next, one of the principle concepts of reflection suppression in the first lightreflection suppression unit 46 and the second lightreflection suppression unit 56 will be described with reference to FIGS. 13A to 13D.

　図１３Ａ及び図１３Ｂは、ワイヤグリッド（Wire Grid）偏光素子を通った光のＥ波を
表している。図１３Ａに示すワイヤグリッド偏光素子６５Ａは、透明な２枚のガラス基板の間に、Ｘ方向に延伸する複数の金属ワイヤ６６ａがＹ方向に所定の間隔をおいて平行に配置された構造になっている。これに対し、図１３Ｂに示すワイヤグリッド偏光素子６５Ｂは、透明な２枚のガラス基板の間に、Ｙ方向に延伸する複数の金属ワイヤ６６ｂがＸ方向に所定の間隔をおいて平行に配置された構造になっている。即ち、ワイヤグリッド偏光素子６５Ｂの金属ワイヤ６６ｂはワイヤグリッド偏光素子６５Ａの金属ワイヤ６６ａに対して直交する。そして、図１３Ｂに示すＥ波も図１３Ａに示すＥ波に対して直交する。13A and 13B represent an E-wave of light that has passed through a Wire Grid polarizing element. The wire gridpolarizing element 65A shown in FIG. 13A has a structure in which a plurality ofmetal wires 66a extending in the X direction are arranged in parallel in the Y direction at predetermined intervals between two transparent glass substrates. ing. On the other hand, in the wire gridpolarizing element 65B shown in FIG. 13B, a plurality ofmetal wires 66b extending in the Y direction are arranged in parallel in the X direction at predetermined intervals between two transparent glass substrates. It has a structure. That is, themetal wire 66b of the wire gridpolarizing element 65B is orthogonal to themetal wire 66a of the wire gridpolarizing element 65A. The E wave shown in FIG. 13B is also orthogonal to the E wave shown in FIG. 13A.

　図１３Ｃに示すように、このワイヤグリッド偏光素子６５Ａと６５Ｂとを、各々の金属ワイヤ６６ａ，６６ｂが直交するようにＺ方向に並べると、Ｚ方向の入射光はほぼ通過しない。As shown in FIG. 13C, when the wire gridpolarizing elements 65A and 65B are arranged in the Z direction so that themetal wires 66a and 66b are orthogonal to each other, the incident light in the Z direction hardly passes through.

　そこで、図１３Ｄに示すように、２つのワイヤグリッド偏光素子６５Ａ及び６５Ｂをおよそ一つの合体構造体６５にして、入射光を通らなくするようにしたのが本技術の第１光反射抑制部４６及び第２光反射抑制部５６である。Therefore, as shown in FIG. 13D, the first lightreflection suppression unit 46 of the present technology is such that the two wire gridpolarizing elements 65A and 65B are formed into about oneunited structure 65 so as not to allow incident light to pass through. And the second lightreflection suppression unit 56.

　第１光反射抑制部４６では、光反射率の高いＷ膜４３ｂの表面に、２つのワイヤグリッド偏光素子６５Ａ及び６５Ｂの合体構造体６５を施して反射光を消すように設計されている。この一例を図５Ａ及び図５Ｂに示している。また、第２光反射抑制部５６では、空気層と接する絶縁膜５５に２つのワイヤグリッド偏光素子６５Ａ及び６５Ｂの合体構造体６５を施して反射光を消すように設計されている。この一例を図９Ａ及び図９Ｂに示している。The first lightreflection suppressing unit 46 is designed to extinguish the reflected light by applying a combinedstructure 65 of two wire gridpolarizing elements 65A and 65B to the surface of theW film 43b having a high light reflectance. An example of this is shown in FIGS. 5A and 5B. Further, the second lightreflection suppressing unit 56 is designed to extinguish the reflected light by applying a combinedstructure 65 of two wire gridpolarizing elements 65A and 65B to the insulatingfilm 55 in contact with the air layer. An example of this is shown in FIGS. 9A and 9B.

　≪光反射抑制部の光反射抑制≫
　次に、第１光反射抑制部４６及び第２光反射抑制部５６のそれぞれの光反射抑制について、従来の遮光膜及び絶縁膜（本技術の光反射抑制部を設けていない場合）と比較しながら説明する。≪Light reflection suppression of light reflection suppression part≫
Next, the light reflection suppression of each of the first lightreflection suppression unit 46 and the second lightreflection suppression unit 56 is compared with the conventional light-shielding film and insulating film (when the light reflection suppression unit of the present technology is not provided). I will explain while.

　＜第１光反射抑制部の光反射抑制＞
　図６は、図５Ａ及び図５Ｂに示す格子状平面パターンの第１光反射抑制部４６が設けられた遮光膜４５の表面での光波長と光反射率との依存性を示す反射特性図である。
　一方、図８Ａは、従来の遮光膜１４５の断面構造を示す模式的断面図である。そして、図８Ｂは、図８Ａの遮光膜１４５の表面での光波長と光反射率との依存性を示す反射特性図である。<Light reflection suppression of the first light reflection suppression unit>
FIG. 6 is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance on the surface of thelight shielding film 45 provided with the first lightreflection suppressing portion 46 of the grid-like plane pattern shown in FIGS. 5A and 5B. be.
On the other hand, FIG. 8A is a schematic cross-sectional view showing the cross-sectional structure of the conventional light-shieldingfilm 145. 8B is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance on the surface of the light-shieldingfilm 145 of FIG. 8A.

　図８Ａに示す従来の遮光膜１４５は、図５Ａ及び図５Ｂに示す本技術の遮光膜４５と同様に、絶縁膜４２側からＴｉ膜１４３ａ及びＷ膜１４３ｂを順次積層した複合膜で構成されている。そして、従来の遮光膜１４５は、本技術の遮光膜４５とは異なり、Ｗ膜１４３ｂの表面が平らになっている。従来の遮光膜１４５は、一般的に、Ｔｉ膜１４３ａの厚さｔ_１が例えば０．０５μｍ、Ｗ膜１４３ｂの厚さｔ_２が例えば０．２μｍになっている。本技術の遮光膜４５及び従来の遮光膜１４５の光反射率は同一条件で測定した。The conventional light-shieldingfilm 145 shown in FIG. 8A is composed of a composite film in whichTi film 143a andW film 143b are sequentially laminated from the insulatingfilm 42 side, similarly to the light-shieldingfilm 45 of the present technology shown in FIGS. 5A and 5B. There is. And, unlike the light-shieldingfilm 45 of the present technology, the conventional light-shieldingfilm 145 has a flat surface of theW film 143b. In the conventional light-shieldingfilm 145, the thickness t₁ of theTi film 143a is, for example, 0.05 μm, and the thickness t₂ of theW film 143 b is, for example, 0.2 μm. The light reflectance of the light-shieldingfilm 45 of the present technology and the conventional light-shieldingfilm 145 was measured under the same conditions.

　本技術の遮光膜４５及び従来の遮光膜１４５は、図示していないが、何れも光透過率がほぼ０％であった。そして、図８Ｂに示すように、従来の遮光膜１４５の表面での光反射率は概ね５０％であった。これに対し、図６に示すように、本技術の遮光膜４５の表面での光反射率は、従来の遮光膜１４５の表面での光反射率と比較して１／２０程度に抑えられた。このことから分かるように、格子状平面パターンの第１光遮光抑制部４６は、従来の遮光膜１４５と比較して遮光膜４５での光反射を抑制することができる。Although the light-shieldingfilm 45 of the present technology and the conventional light-shieldingfilm 145 are not shown, the light transmittance was almost 0%. As shown in FIG. 8B, the light reflectance on the surface of the conventional light-shieldingfilm 145 was approximately 50%. On the other hand, as shown in FIG. 6, the light reflectance on the surface of the light-shieldingfilm 45 of the present technology was suppressed to about 1/20 as compared with the light reflectance on the surface of the conventional light-shieldingfilm 145. .. As can be seen from this, the first lightshading suppression unit 46 of the grid-like plane pattern can suppress the light reflection in thelight shielding film 45 as compared with the conventionallight shielding film 145.

　（凸部の配列ピッチに対する表面反射特性）
　次に、図５Ａ及び図５Ｂに示す格子状平面パターンの第１光反射抑制部４６において、凸部４７ａの配列ピッチを変えた場合の表面反射特性について説明する。
　図７Ａは、図５Ａ及び図５Ｂに示す遮光膜４５において、光波長と光反射率との依存性を凸部４７ａの配列ピッチ毎に示す反射特性図である。図７Ａでは、凸部４７ａのＸ方向の配列ピッチＰ_１ｘ及びＹ方向の配列ピッチＰ_１ｙが共に、１μｍ、０．８μｍ、０．５μｍ、０．３μｍ、０．２μｍ、０．１μｍ、０．０１μｍの場合を示している。(Surface reflection characteristics with respect to the arrangement pitch of convex parts)
Next, in the first lightreflection suppressing portion 46 of the grid-like plane pattern shown in FIGS. 5A and 5B, the surface reflection characteristics when the arrangement pitch of theconvex portions 47a is changed will be described.
FIG. 7A is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance for each arrangement pitch of theconvex portions 47a in the light-shieldingfilm 45 shown in FIGS. 5A and 5B. In FIG. 7A, the arrangement pitch P₁ x in the X direction and the arrangement pitch P₁ y in the Y direction of theconvex portion 47a are both 1 μm, 0.8 μm, 0.5 μm, 0.3 μm, 0.2 μm, and 0.1 μm. The case of 0.01 μm is shown.

　ここで、この第１実施形態に係る固体撮像装置（半導体チップ２）１は、デジタルビデオカメラ、デジタルスチルカメラ、アクションカメラ等の電子機器や、車載カメラ、携帯電話器、パーソナルコンピュータ（ＰＣ）、ＩｏＴ（Intemet of Things）機器などの電
子機器に搭載される。したがって、遮光膜４５で必要とする光反射率は、固体撮像装置１を搭載した電子機器でのアッセンブリ状態や、電子機器に搭載された固体撮像装置１の使用状況によって変わる。このため、遮光膜４５の光反射率のボーダラインを設定するのは、難しいが、次の（ａ）、（ｂ）、（ｃ）を考慮して、概ね２５％とした。
（ａ）；従来の遮光膜１４５の光反射率（Ｗ膜１４３ｂの光反射率）が５０％であり、５０％が許容される状態では、本技術を適用する必要がないこと。
（ｂ）；ＣＭＯＳセンサでの画素領域内の光反射率は、一般的に直接反射率と回折反射の成分を合計して１０％弱であり、どれだけ最良な状態であっても、ある程度の反射があること。
（ｃ）；遮光膜５４に微細な凹凸構造を施すには工程数がかかり、ある程度の効果がないと施す意味がないこと。Here, the solid-state imaging device (semiconductor chip 2) 1 according to the first embodiment includes electronic devices such as a digital video camera, a digital still camera, and an action camera, an in-vehicle camera, a mobile phone, and a personal computer (PC). It is installed in electronic devices such as IoT (Intemet of Things) devices. Therefore, the light reflectance required by the light-shieldingfilm 45 varies depending on the assembly state of the electronic device equipped with the solid-state imaging device 1 and the usage status of the solid-state imaging device 1 mounted on the electronic device. Therefore, it is difficult to set the border line of the light reflectance of the light-shieldingfilm 45, but it is set to about 25% in consideration of the following (a), (b), and (c).
(A); When the light reflectance of the conventional light-shielding film 145 (the light reflectance of theW film 143b) is 50% and 50% is allowed, it is not necessary to apply this technique.
(B); The light reflectance in the pixel region of the CMOS sensor is generally less than 10% in total of the direct reflectance and the diffraction reflection components, and no matter how best the state is, it is to some extent. There is a reflection.
(C); It takes a number of steps to apply a fine uneven structure to the light-shieldingfilm 54, and there is no point in applying it unless there is a certain effect.

　図７Ａに示すように、格子状平面パターンの第１光反射抑制部４６では、凸部４７ａのＸ方向及びＹ方向の配列ピッチ（Ｐ_１ｘ及びＰ_１ｙ）が１μｍで光反射率が概ね２５％を超える。このため、凸部４７ａのＸ方向及びＹ方向の配列ピッチ（Ｐ_１ｘ及びＰ_１ｙ）の最大値としては１μｍ以下が好ましい。一方、光反射率の最小値は、図７Ａより分かるように、０．２μｍ以下で飽和しており、これ以下では値が変わらず１０％程度であることから、凸部４７ａのＸ方向及びＹ方向の配列ピッチ（Ｐ_１ｘ及びＰ_１ｙ）の下限値は設定しないことが好ましい。As shown in FIG. 7A, in the first lightreflection suppressing portion 46 of the grid-like plane pattern, the arrangement pitch (P₁ x and P₁ y) of theconvex portion 47a in the X direction and the Y direction is 1 μm, and the light reflectance is approximately 1. Over 25%._{Therefore, the maximum value of the arrangement pitch (P 1} x and P₁ y) of theconvex portion 47a in the X direction and the Y direction is preferably 1 μm or less. On the other hand, as can be seen from FIG. 7A, the minimum value of the light reflectance is saturated at 0.2 μm or less, and the value does not change below this value and is about 10%. It is preferable not to set the lower limit of the arrangement pitch (P₁ x and P_{1 y) in the direction.}

　（凸部の高さに対する表面反射特性）
　次に、図５Ａ及び図５に示す格子状平面パターンの第１光反射抑制部４６において、凸部４７ａの高さｈ_３を変えた場合の表面反射特性について説明する。
　図７Ｂは、図５Ａ及び図５Ｂに示す遮光膜４５の表面において、光波長と光反射率との依存性を凸部４３ａの高さ毎に示す反射特性図である。図７Ｂでは、凸部４７ａの高さｔ_３が、１０μｍ、０．５μｍ、０．３μｍ、０．１μｍ、０．０５μｍ、０．０４μｍ、０．０３μｍの場合を示している。
　図７Ｂに示すように、遮光膜４５での凸部４７ａの高さｈ_３が０．０３μｍで光反射率が２５％を超える。上述と同様の理由より、遮光膜４５の光反射率を２５％のレベルに抑えたいため、凸部４７ａの高さｈ_３の最小値としては０．０３μｍ以上とすることが好ましい。一方、光反射率の最大値は、図７Ｂより分かるように、０．５μｍ以上で飽和しており、光反射率が２％程度であるので、凸部４７ａの高さｈ_３の上限値は設定しないことが好ましい。(Surface reflection characteristics with respect to the height of the convex part)
Next, in the first lightreflection suppressing portion 46 of the grid-like plane pattern shown in FIGS. 5A and 5, the surface reflection characteristics when the_{height h 3 of the convex portion 47a is changed will be described.}
FIG. 7B is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance on the surface of the light-shieldingfilm 45 shown in FIGS. 5A and 5B for each height of the convex portion 43a._{FIG. 7B shows the case where the height t 3} of theconvex portion 47a is 10 μm, 0.5 μm, 0.3 μm, 0.1 μm, 0.05 μm, 0.04 μm, and 0.03 μm.
_{As shown in FIG. 7B, the height h 3} of theconvex portion 47a on the light-shieldingfilm 45 is 0.03 μm, and the light reflectance exceeds 25%. For the same reason as described above, since it is desired to suppress the light reflectance of the light-shieldingfilm 45 to a level of 25%,_{the minimum value of the height h 3} of theconvex portion 47a is preferably 0.03 μm or more. On the other hand, the maximum value of the light reflectance, as can be seen from FIG. 7B, is saturated with 0.5μm or more, the light reflection factor is about 2%, the upper limit value of the height h₃ of theconvex portion 47a is It is preferable not to set it.

　＜第２光反射抑制部の光反射抑制＞
　図１０Ａは、図９Ａ及び図９Ｂに示すドット状平面パターンの第２光反射抑制部５６が設けられた絶縁膜５５の表面での光波長と光反射率との依存性を示す反射特性図である。また、図１０Ｂは、図９Ａ及び図９Ｂに示すドット状平面パターンの第２光反射抑制部５６が設けられた絶縁膜５５での光波長と光透過率との依存性を示す光透過特性図である。
　一方、図１２Ａは、従来の絶縁膜１５５での断面構造を示す模式的断面図である。また、図１２Ｂは、図１２Ａの絶縁膜１５５での光波長と光反射率との依存性を示す反射特性図である。また、図１２Ｃは、図１２Ａの絶縁膜１５５での光波長と光透過率との依存性を示す光透過特性図である。
　図１２Ａに示す従来の絶縁膜１５５は、本技術の絶縁膜５５と同様に、酸化シリコン膜で構成されている。そして、従来の絶縁膜１５５は、本技術の絶縁膜５５とは異なり、表面が平らになっており、厚さｔ_２が例えば０．２μｍに設定されている。本技術の絶縁膜５５における光反射率及び光透過率と、従来の絶縁膜１５５における光反射率及び光透過率とは、同一条件で測定した。<Light reflection suppression of the second light reflection suppression part>
FIG. 10A is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance on the surface of the insulatingfilm 55 provided with the second lightreflection suppressing portion 56 of the dot-shaped plane pattern shown in FIGS. 9A and 9B. be. Further, FIG. 10B is a light transmission characteristic diagram showing the dependence between the light wavelength and the light transmittance in the insulatingfilm 55 provided with the second lightreflection suppressing portion 56 of the dot-shaped plane pattern shown in FIGS. 9A and 9B. Is.
On the other hand, FIG. 12A is a schematic cross-sectional view showing a cross-sectional structure of the conventional insulatingfilm 155. Further, FIG. 12B is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance on the insulatingfilm 155 of FIG. 12A. Further, FIG. 12C is a light transmission characteristic diagram showing the dependence of the light wavelength and the light transmittance in the insulatingfilm 155 of FIG. 12A.
The conventionalinsulating film 155 shown in FIG. 12A is made of a silicon oxide film, similarly to the insulatingfilm 55 of the present technology. The conventionalinsulating film 155 has a flat surface unlike the insulatingfilm 55 of the present technology, and the thickness t₂ is set to, for example, 0.2 μm. The light reflectance and light transmittance of the insulatingfilm 55 of the present technology and the light reflectance and light transmittance of the conventional insulatingfilm 155 were measured under the same conditions.

　従来の絶縁膜１５５の光透過率は、図１２Ｃに示すように、概ね９６．５％であった。これに対し、本技術の絶縁膜５５の光透過率は、図１０Ｂに示すように、概ね１００％であった。
　一方、従来の絶縁膜１５５の光反射率は、図１２Ａに示すように、概ね３．５％程度であった。これに対し、本技術の絶縁膜５５の表面での光反射率は、図１０Ａに示すように、概ね０．３％以内に抑えられていた。このことから分かるように、ドット状平面パターンの第２光反射抑制部５６は、従来の絶縁膜１４５と比較して、空気層と接する絶縁膜５５での光反射を抑制することができる。As shown in FIG. 12C, the light transmittance of the conventional insulatingfilm 155 was approximately 96.5%. On the other hand, the light transmittance of the insulatingfilm 55 of the present technology was approximately 100% as shown in FIG. 10B.
On the other hand, the light reflectance of the conventional insulatingfilm 155 was about 3.5% as shown in FIG. 12A. On the other hand, the light reflectance on the surface of the insulatingfilm 55 of the present technology was suppressed to about 0.3% or less as shown in FIG. 10A. As can be seen from this, the second lightreflection suppressing portion 56 of the dot-shaped plane pattern can suppress light reflection in the insulatingfilm 55 in contact with the air layer as compared with the conventional insulatingfilm 145.

　（凸部の配列ピッチに対する表面反射特性）
　次に、ドット状平面パターンの第２光反射抑制部５６において、凸部５７ａの配列ピッチを変えた場合の表面反射特性について説明する。(Surface reflection characteristics with respect to the arrangement pitch of convex parts)
Next, in the second lightreflection suppressing portion 56 of the dot-shaped plane pattern, the surface reflection characteristics when the arrangement pitch of theconvex portions 57a is changed will be described.

　図１１Ａは、図９Ａ及び図９Ｂに示す第２光反射抑制部５６が設けられた絶縁膜５５において、光波長と光反射率との依存性を凸部５７ａの配列ピッチ毎に示す反射特性図である。図１１Ａでは、凸部５７ａの配列ピッチＰ_１１が、１０μｍ、０．５μｍ、０．３μｍ、０．１μｍ、０．０５μｍ、０．０３μｍ、０．０２μｍの場合を示している。FIG. 11A is a reflection characteristic diagram showing the dependence between the light wavelength and the light reflectance for each arrangement pitch of theconvex portions 57a in the insulatingfilm 55 provided with the second lightreflection suppressing portion 56 shown in FIGS. 9A and 9B. Is._{FIG. 11A shows the case where the arrangement pitch P 11} of theconvex portion 57a is 10 μm, 0.5 μm, 0.3 μm, 0.1 μm, 0.05 μm, 0.03 μm, and 0.02 μm.

　図１１Ａより分かるように、ドット状平面パターンの第２光反射抑制部５６では、凸部５７ａの配列ピッチが０．０２μｍから１０μｍという十分な広範囲で概ね３．５％以下の光反射率に抑えられている。このため、凸部５７ａの配列ピッチＰ_１１の上限値及び下限値は設定しないことが好ましい。As can be seen from FIG. 11A, in the second lightreflection suppressing portion 56 of the dot-shaped plane pattern, the arrangement pitch of theconvex portions 57a is suppressed to approximately 3.5% or less in a sufficiently wide range of 0.02 μm to 10 μm. Has been done. Therefore, it is preferable not to set the upper limit value and the lower limit value of the arrangement pitch P_{11 of the convex portion 57a.}

　（凸部の高さに対する表面反射特性）
　次に、ドット状平面パターンの第２光反射抑制部５６で凸部５７ａの高さｔ_１３を変えた場合の表面反射特性について説明する。(Surface reflection characteristics with respect to the height of the convex part)
Next, the surface reflection characteristics when the_{height t 13} of theconvex portion 57a is changed by the second lightreflection suppression portion 56 of the dot-shaped plane pattern will be described.

　図１１Ｂは、図９Ａ及び図９Ｂに示す遮光膜５４において、光波長と光反射率との依存性を凸部５７ａの高さ毎に示す反射特性図である。図１１Ｂでは、凸部５７ａの高さｈ_１３が、０．３９μｍ、０．３７μｍ、０．３５μｍ、０．３μｍ、０．２５μｍ、０．１μｍ、０．０１μｍの場合を示している。FIG. 11B is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance for each height of theconvex portion 57a in the light-shieldingfilm 54 shown in FIGS. 9A and 9B._{FIG. 11B shows the cases where the height h 13} of theconvex portion 57a is 0.39 μm, 0.37 μm, 0.35 μm, 0.3 μm, 0.25 μm, 0.1 μm, and 0.01 μm.

　図１１Ｂより分かるように、ドット状平面パターンの第２光遮光抑制部５６では、凸部５７ａの高さｈ_３が０．３５μｍ以下で従来の絶縁膜１５５と比較して光透過率の改善効果が得られるが、凸部５７ａの高さｈ_３の上限値及び下限値は設定しないことが好ましい。As can be seen from FIG. 11B, in the second lightshading suppressing portion 56 of the dot-shaped plane pattern, the height h₃ of theconvex portion 57a is 0.35 μm or less, which is an effect of improving the light transmittance as compared with the conventional insulatingfilm 155. However, it is preferable not to set the upper limit value and the lower limit value of the height h_{3 of the convex portion 57a.}

　＜フレアの発生及び抑制＞
　次に、固体撮像装置を搭載した電子機器でのフレアの発生及び抑制について説明する。
　（通常の第１カメラモジュール）
　図１４Ａは、通常の第１カメラモジュールに従来の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。図１４Ｂは、図１４Ａの第１カメラモジュールに従来の固体撮像装置に換えて本技術の固体撮像装置を搭載した場合の入射光の反射状態を示す図である。なお、図中の符号１６は、トランジスタ形成部である。<Flare generation and suppression>
Next, the generation and suppression of flare in an electronic device equipped with a solid-state image sensor will be described.
(Normal 1st camera module)
FIG. 14A is a diagram showing a reflection state of incident light when a conventional solid-state image sensor (semiconductor chip) is mounted on a normal first camera module. FIG. 14B is a diagram showing a reflection state of incident light when the solid-state image sensor of the present technology is mounted on the first camera module of FIG. 14A instead of the conventional solid-state image sensor.Reference numeral 16 in the figure is a transistor forming portion.

　図１４Ａに示すように、従来の固体撮像装置１Ｘを搭載した第１カメラモジュール７０Ａ_１は、従来の固体撮像装置１Ｘと、この固体撮像装置１Ｘの画素領域２Ａ側にカバーガラス７１を介して配置され、かつ撮像レンズ７２ａ、７２ｂ、７２ｃ、７２ｄ及び７２ｅを含む撮像レンズ構造体７２とを備えている。そして、撮像レンズ構造体７２、カバーガラス７１及び固体撮像装置１Ｘは、支持体７３に支持されている。As shown in FIG. 14A, the first camera module 70A₁ equipped with the conventional solid-state image sensor 1X is arranged via thecover glass 71 on thepixel region 2A side of the conventional solid-state image sensor 1X and the solid-state image sensor 1X. And includes an imagepickup lens structure 72 includingimage pickup lenses 72a, 72b, 72c, 72d and 72e. The imagepickup lens structure 72, thecover glass 71, and the solid-state image sensor 1X are supported by thesupport 73.

　従来の固体撮像装置１Ｘを搭載した第１カメラモジュール７０Ａ_１では、撮像レンズ構造体７２（撮像レンズ７２ａ～７２ｅ）及びカバーガラス７１を介して、固体撮像装置１Ｘの画素領域２Ａの外側の周辺領域に入射光７４が入射すると、図１４Ａに示すように、入射光７４は周辺領域に配置された遮光膜１４５で反射する。遮光膜１４５で反射した入射光７４は、カバーガラス７１や撮像レンズ構造体７２などで再度反射してボンディングワイヤ５９に当たる。ボンディングワイヤ５９に当たった入射光７４はボンディングワイヤ５９で更に反射し、不要光として画素領域２Ａに入射する可能性がある。不要光が画素領域２Ａに入射すると、フレアが発生して画素劣化を引き起こし、カメラ特性を損なう。_{In the first camera module 70A 1} equipped with the conventional solid-state image sensor 1X, the peripheral region outside thepixel region 2A of the solid-state image sensor 1X is passed through the image pickup lens structure 72 (image pickup lenses 72a to 72e) and thecover glass 71. When theincident light 74 is incident on the lens, as shown in FIG. 14A, theincident light 74 is reflected by thelight shielding film 145 arranged in the peripheral region. The incident light 74 reflected by the light-shieldingfilm 145 is reflected again by thecover glass 71, the imagepickup lens structure 72, or the like, and hits thebonding wire 59. The incident light 74 that hits thebonding wire 59 may be further reflected by thebonding wire 59 and may enter thepixel region 2A as unnecessary light. When unnecessary light enters thepixel region 2A, flare occurs, causing pixel deterioration and impairing camera characteristics.

　これに対し、本技術の固体撮像装置１を搭載した第１カメラモジュール７０Ａ_２では、固体撮像装置１の周辺領域２Ｂの遮光膜４５に第１光反射抑制部４６が設けられているため（図４Ａ及び図４Ｂ参照）、撮像レンズ７２ａ～７２ｅ及びカバーガラス７１を介して固体撮像装置１の画素領域２Ａの外側の周辺領域２Ｂに入射した入射光７４は、図１４Ｂに示すように、遮光膜４５の第１光反射抑制部４６により遮光膜４５での反射が抑制される。このため、反射した入射光７４が不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。_{On the other hand, in the first camera module 70A 2} equipped with the solid-state image sensor 1 of the present technology, the first lightreflection suppression unit 46 is provided on the light-shieldingfilm 45 in theperipheral region 2B of the solid-state image sensor 1 (FIG. 4A and FIG. 4B), the incident light 74 incident on the outerperipheral region 2B of thepixel region 2A of the solid-state image sensor 1 via theimage pickup lenses 72a to 72e and thecover glass 71 is a light-shielding film as shown in FIG. 14B. The first lightreflection suppressing portion 46 of 45 suppresses the reflection by thelight shielding film 45. Therefore, it is possible to suppress flare generated when the reflectedincident light 74 is incident on thepixel region 2A as unnecessary light.

　また、本技術の固体撮像装置１では、周辺領域２Ｂにおいて、空気層と接する絶縁膜５５に第２光反射抑制部５６が設けられているため（図４及び図４Ｂ参照）、撮像レンズ構造体（撮像レンズ７２ａ～７２ｅ）７２及びカバーガラス７１を介して、固体撮像装置１の画素領域２Ａの外側の周辺領域２Ｂに入射した入射光７４は、第２光反射抑制部５６により絶縁膜５５での反射が抑制される。これにより、絶縁膜５５の表面で反射した入射光７４が不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。Further, in the solid-state image sensor 1 of the present technology, since the second lightreflection suppressing portion 56 is provided on the insulatingfilm 55 in contact with the air layer in theperipheral region 2B (see FIGS. 4 and 4B), the image pickup lens structure is provided. The incident light 74 incident on the outerperipheral region 2B of thepixel region 2A of the solid-state image sensor 1 via the (imaging lenses 72a to 72e) 72 and thecover glass 71 is formed by the insulatingfilm 55 by the second lightreflection suppressing portion 56. Reflection is suppressed. As a result, flare generated when the incident light 74 reflected on the surface of the insulatingfilm 55 is incident on thepixel region 2A as unnecessary light can be suppressed.

　（通常の第２カメラモジュール）
　図１５Ａは、通常の第２カメラモジュールに従来の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。図１５Ｂは、図１５Ａの第２カメラモジュールに従来の固体撮像装置に換えて本技術の固体撮像装置を搭載した場合の入射光の反射状態を示す図である。図１５Ａの第２カメラモジュール７０Ｂ_１は、基本的に上述の第１カメラモジュール７０Ａ_１とほぼ同様の構成になっており、支持体７３に突起部７３ａが設けられている点が異なっている。突起部７３ａは、カバーガラス７１の撮像レンズ構造体７２側においてカバーガラス７１の周辺部から中央部に向かって突出し、カバーガラス７１を支持している。(Normal second camera module)
FIG. 15A is a diagram showing a reflection state of incident light when a conventional solid-state image sensor (semiconductor chip) is mounted on a normal second camera module. FIG. 15B is a diagram showing a reflection state of incident light when the solid-state image sensor of the present technology is mounted on the second camera module of FIG. 15A instead of the conventional solid-state image sensor. The second camera module 70B₁ of FIG. 15A has basically the same configuration as the first camera module 70A₁ described above, except that thesupport 73 is provided with theprotrusion 73a. Theprotrusion 73a projects from the peripheral portion to the central portion of thecover glass 71 on the imagepickup lens structure 72 side of thecover glass 71 to support thecover glass 71.

　従来の固体撮像装置１Ｘを搭載した第２カメラモジュール７０Ｂ_１では、撮像レンズ構造体７２（撮像レンズ７２ａ～７２ｅ）及びカバーガラス７１を介して、固体撮像装置１Ｘの画素領域２Ａの外側の周辺領域に入射光７４が入射すると、図１５Ａに示すように、入射光７４は周辺領域に配置された遮光膜１５４で反射する。遮光膜１５４で反射した入射光７４は、撮像レンズ内構造部として、例えば支持体７３の突起部７３ａに当たる。突起部７３ａに当たった入射光７４は突起部７３ａで更に反射し、第１カメラモジュール７０Ａ_１と同様に不要光として画素領域２Ａに入射する可能性がある。不要光が画素領域２Ａに入射すると、フレアが発生して画素劣化を引き起こし、カメラ特性を損なう。_{In the second camera module 70B 1} equipped with the conventional solid-state image sensor 1X, the peripheral region outside thepixel region 2A of the solid-state image sensor 1X is passed through the image pickup lens structure 72 (image pickup lenses 72a to 72e) and thecover glass 71. When theincident light 74 is incident on the lens, as shown in FIG. 15A, theincident light 74 is reflected by the light shielding film 154 arranged in the peripheral region. The incident light 74 reflected by the light-shielding film 154 hits, for example, theprotrusion 73a of thesupport 73 as the internal structure of the image pickup lens. The incident light 74 that hits theprotrusion 73a may be further reflected by theprotrusion 73a and may enter thepixel region 2A as unnecessary light as_{in the case of the first camera module 70A 1.} When unnecessary light enters thepixel region 2A, flare occurs, causing pixel deterioration and impairing camera characteristics.

　これに対し、本技術の固体撮像装置１を搭載した第１カメラモジュール７０Ｂ_２では、固体撮像装置１の周辺領域２Ｂの遮光膜４５に光反射抑制部４６が設けられているため（図４Ａ及び図４Ｂ参照）、撮像レンズ構造体７２及びカバーガラス７１を介して固体撮像装置１の画素領域２Ａの外側の周辺領域２Ｂに入射した入射光７４は、図１５Ｂに示すように、遮光膜４５の第１光反射抑制部４６により遮光膜４５での反射が抑制される。このため、本技術の固体撮像装置１を搭載した第１カメラモジュール７０Ａ_２と同様に、反射した入射光７４が不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。_{On the other hand, in the first camera module 70B 2} equipped with the solid-state image sensor 1 of the present technology, the lightreflection suppressing portion 46 is provided on the light-shieldingfilm 45 in theperipheral region 2B of the solid-state image sensor 1 (FIGS. 4A and 4A). (See FIG. 4B), the incident light 74 incident on the outerperipheral region 2B of thepixel region 2A of the solid-state image sensor 1 via the imagepickup lens structure 72 and thecover glass 71 is a light-shieldingfilm 45 as shown in FIG. 15B. The first lightreflection suppressing unit 46 suppresses the reflection by thelight shielding film 45._{Therefore, similarly to the first camera module 70A 2} equipped with the solid-state image sensor 1 of the present technology, it is possible to suppress flare generated when the reflectedincident light 74 is incident on thepixel region 2A as unnecessary light.

　また、本技術の固体撮像装置１では、周辺領域２Ｂにおいて、空気層と接する絶縁膜５５に第２光反射抑制部５６が設けられているため（図４Ｂ参照）、撮像レンズ構造体（７２ａ～７２ｅ）７２及びカバーガラス７１を介して、固体撮像装置１の画素領域２Ａの外側の周辺領域２Ｂに入射した入射光７４は、第２光反射抑制部５６により絶縁膜５５での反射が抑制される。これにより、上述の第１カメラモジュール７０Ａ_１と同様に、反射した入射光７４が不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。Further, in the solid-state image sensor 1 of the present technology, since the second lightreflection suppressing portion 56 is provided on the insulatingfilm 55 in contact with the air layer in theperipheral region 2B (see FIG. 4B), the image pickup lens structure (72a to 72a). 72e) The incident light 74 incident on the outerperipheral region 2B of thepixel region 2A of the solid-state image sensor 1 via the 72 and thecover glass 71 is suppressed by the second lightreflection suppression unit 56 from being reflected by the insulatingfilm 55. NS. As a result, similarly to the first camera module 70A₁ described above, it is possible to suppress flare generated when the reflectedincident light 74 is incident on thepixel region 2A as unnecessary light.

　（車載カメラモジュール）
　図１６Ａは、車載カメラモジュールに従来の固体撮像装置（半導体チップ）を搭載した場合の入射光の反射状態を示す図である。図１６Ｂは、図１６Ａの車載カメラモジュールに従来の固体撮像装置に換えて本技術の固体撮像装置を搭載した場合の入射光の反射状態を示す図である。なお、図中の符号１６は、トランジスタ形成部である。(In-vehicle camera module)
FIG. 16A is a diagram showing a reflection state of incident light when a conventional solid-state image sensor (semiconductor chip) is mounted on an in-vehicle camera module. FIG. 16B is a diagram showing a reflection state of incident light when the solid-state imaging device of the present technology is mounted on the vehicle-mounted camera module of FIG. 16A instead of the conventional solid-state imaging device.Reference numeral 16 in the figure is a transistor forming portion.

　図１６Ａに示すように、従来の固体撮像装置１Ｘを搭載した車載カメラモジュール７０Ｃ_１は、従来の固体撮像装置１Ｘと、この固体撮像装置１Ｘの画素領域２Ａ側にカバーガラス７５を介して配置され、かつ撮像レンズ７５ａ、７５ｂ、７５ｃ、７５ｄ及び７５ｅを含む撮像レンズ構造体７６とを備えている。車載カメラモジュール７０Ｃ_１では、撮像レンズのＦｎｏが明るくなっており、図１６Ａ及び図１６Ｂに示す撮像レンズ構造体７６では、Ｆｎｏ１．５の撮像レンズ（７５ａ、７５ｂ，７５ｃ，７５ｄ，７５ｅ）を用いている。As shown in FIG. 16A, the in-vehicle camera module 70C₁ equipped with the conventional solid-state image sensor 1X is arranged via thecover glass 75 on thepixel region 2A side of the conventional solid-state image sensor 1X and the solid-state image sensor 1X. And includes an imagepickup lens structure 76 including image pickup lenses 75a, 75b, 75c, 75d and 75e. In the in-vehicle camera module 70C₁ , the Fno of the image pickup lens is bright, and in the imagepickup lens structure 76 shown in FIGS. 16A and 16B, an image pickup lens (75a, 75b, 75c, 75d, 75e) of Fno 1.5 is used. ing.

　図１６Ａ及び図１６Ｂにおいて、入射光７７のうち、一点鎖線が主光線７７ａ、二点鎖線が下光線７７ｂ、実線が上光線７７ｃである。In FIGS. 16A and 16B, of theincident light 77, the alternate long and short dash line is themain ray 77a, the alternate long and short dash line is thelower ray 77b, and the solid line is theupper ray 77c.

　従来の固体撮像装置１Ｘを搭載した車載カメラモジュール７０Ｃ_１では、撮像レンズ構造体７６（撮像レンズ７６ａ～７６ｅ）及びカバーガラス７５を介して、固体撮像装置１Ｘの画素領域２Ａの外側の周辺領域に入射光７７が入射すると、図１６Ａに示すように、入射光７４は周辺領域に配置された遮光膜１４５で反射する。撮像レンズ構造体７６ではＦｎｏが明るいため、遮光膜１４５で反射した入射光７７のうち、上光線７７ｃが内側に反射する。内側に反射した上光線７７ｃは更にカバーガラス７５で反射し、不要光として画素領域２Ａに入射する可能性がある。不要光が画素領域２Ａに入射すると、フレアが発生して画素劣化を引き起こし、カメラ特性を損なう。_{In the in-vehicle camera module 70C 1} equipped with the conventional solid-state image sensor 1X, the peripheral region outside thepixel region 2A of the solid-state image sensor 1X is formed via the image pickup lens structure 76 (image pickup lenses 76a to 76e) and thecover glass 75. When theincident light 77 is incident, as shown in FIG. 16A, theincident light 74 is reflected by thelight shielding film 145 arranged in the peripheral region. Since Fno is bright in the imagepickup lens structure 76, theupper ray 77c of the incident light 77 reflected by thelight shielding film 145 is reflected inward. Theupper light beam 77c reflected inward may be further reflected by thecover glass 75 and may enter thepixel region 2A as unnecessary light. When unnecessary light enters thepixel region 2A, flare occurs, causing pixel deterioration and impairing camera characteristics.

　これに対し、本技術の固体撮像装置１を搭載した車載カメラモジュール７０Ｃ_２では、固体撮像装置１の周辺領域２Ｂの遮光膜４５に光反射抑制部４６が設けられているため（図５Ａ及び図５Ｂ参照）、撮像レンズ構造体（撮像レンズ７６ａ～７６ｅ）７６及びカバーガラス７５を介して固体撮像装置１の画素領域２Ａの外側の周辺領域２Ｂに入射した入射光７７の主光線７７ａ、下光線７７ｂ及び上光線７７ｃは、図１６Ｂに示すように、遮光膜４５の第１光反射抑制部４６により遮光膜４５での反射が抑制される。このため、反射した入射光７７の上光線７７ｃが不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。On the other hand, in the in-vehicle camera module 70C₂ equipped with the solid-state imaging device 1 of the present technology, the lightreflection suppressing portion 46 is provided on the light-shieldingfilm 45 in theperipheral region 2B of the solid-state imaging device 1 (FIGS. 5A and 5A). 5B), themain ray 77a of theincident light 77 and the lower light beam incident on the outerperipheral region 2B of thepixel region 2A of the solid-state imaging device 1 via the imaging lens structures (imaging lenses 76a to 76e) 76 and thecover glass 75. As shown in FIG. 16B, the reflection of 77b and theupper ray 77c by thelight shielding film 45 is suppressed by the first lightreflection suppressing portion 46 of thelight shielding film 45. Therefore, it is possible to suppress flare that occurs when the reflected incident light 77'supper ray 77c is incident on thepixel region 2A as unnecessary light.

　また、本技術の固体撮像装置１では、周辺領域２Ｂにおいて、空気層と接する絶縁膜５５に第２光反射抑制部５６が設けられているため（図４Ｂ参照）、撮像撮像レンズ構造体（撮像レンズ７６ａ～７６ｅ）７６及びカバーガラス７５を介して、固体撮像装置１の画素領域２Ａの外側の周辺領域２Ｂに入射した入射光７７は、第２光反射抑制部５６により絶縁膜５５での反射が抑制される。これにより、反射した入射光７７の上光線７７ｃが不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。Further, in the solid-state image sensor 1 of the present technology, since the second lightreflection suppression unit 56 is provided on the insulatingfilm 55 in contact with the air layer in theperipheral region 2B (see FIG. 4B), the image pickup lens structure (imaging). The incident light 77 incident on the outerperipheral region 2B of thepixel region 2A of the solid-state image sensor 1 via thelenses 76a to 76e) 76 and thecover glass 75 is reflected by the insulatingfilm 55 by the second lightreflection suppression unit 56. Is suppressed. As a result, it is possible to suppress flare that occurs when the reflected incident light 77'supper ray 77c is incident on thepixel region 2A as unnecessary light.

　≪固体撮像装置の製造方法≫
　次に、この第１実施形態に係る固体撮像装置１の製造方法について、図１７Ａ及び図１７Ｂ、並びに図１８Ａから図１８Ｉを用いて説明する。
　図１７Ａは、ウエハの平面構成を示す図である。図１７Ｂは、図１７ＡのＢ領域を拡大してチップ形成領域の構成を示す図である。
　また、図１８Ａ～図１８Ｉは、固体撮像装置１の製造方法を説明するための模式的断面図である。
　ここで、図１７Ａ及び図１７Ｂに示すように、固体撮像装置１は、半導体ウエハ６０のチップ形成領域６２に製作される。チップ形成領域６２は、スクライブライン６１で区画され、行列状に複数配置されている。図１７Ｂでは、９個のチップ形成領域６２を示している。そして、この複数のチップ形成領域６２をスクライブライン６１に沿って個々に個片化することにより、固体撮像装置１を搭載した半導体チップ２（図１参照）が形成される。チップ形成領域６２の個片化は、以下に説明する製造工程が施された後に行われる。
　なお、スクライブライン６１は物理的に形成されているものではない。≪Manufacturing method of solid-state image sensor≫
Next, a method of manufacturing the solid-state image sensor 1 according to the first embodiment will be described with reference to FIGS. 17A and 17B, and FIGS. 18A to 18I.
FIG. 17A is a diagram showing a planar configuration of the wafer. FIG. 17B is a diagram showing the configuration of the chip forming region by enlarging the region B of FIG. 17A.
18A to 18I are schematic cross-sectional views for explaining the manufacturing method of the solid-state image sensor 1.
Here, as shown in FIGS. 17A and 17B, the solid-state image sensor 1 is manufactured in thechip forming region 62 of thesemiconductor wafer 60. Thechip forming region 62 is partitioned by ascribe line 61, and a plurality ofchip forming regions 62 are arranged in a matrix. In FIG. 17B, ninechip forming regions 62 are shown. Then, the semiconductor chip 2 (see FIG. 1) on which the solid-state image sensor 1 is mounted is formed by individually fragmenting the plurality ofchip forming regions 62 along thescribe line 61. The individualization of thechip forming region 62 is performed after the manufacturing process described below is performed.
Thescribe line 61 is not physically formed.

　まず、図１８Ａに示す第１半導体基体２０及び図１８Ｂに示す第２半導体基体３０を形成する。
　図１８Ａに示す第１半導体基体２０の製造は、半導体層２１の第１の面Ｓ１側に、分離領域２３、光電変換部２４、画素トランジスタ（Ｔｒ１，Ｔｒ２）、制御回路８を構成するＭＯＳトランジスタ（Ｔｒ３，Ｔｒ４）などを形成する工程を有する。また、第１半導体基体２０の製造は、半導体層２１の第１の面Ｓ１上に、層間絶縁膜２６と、この層間絶縁膜２６を介して複数層に積層された配線２７とを含む多層配線層２５を形成する工程を有する。これらの工程を施すことによって第１半導体基体２０は形成される。半導体層２１としては、例えば単結晶シリコンからなる半導体基板を用いる。First, thefirst semiconductor substrate 20 shown in FIG. 18A and thesecond semiconductor substrate 30 shown in FIG. 18B are formed.
In the production of thefirst semiconductor substrate 20 shown in FIG. 18A, aseparation region 23, aphotoelectric conversion unit 24, pixel transistors (Tr1, Tr2), and a MOS transistor constituting acontrol circuit 8 are formed on the first surface S1 side of thesemiconductor layer 21. It has a step of forming (Tr3, Tr4) and the like. Further, the production of thefirst semiconductor substrate 20 is a multilayer wiring including aninterlayer insulating film 26 andwirings 27 laminated in a plurality of layers via theinterlayer insulating film 26 on the first surface S1 of thesemiconductor layer 21. It has a step of forming thelayer 25. By performing these steps, thefirst semiconductor substrate 20 is formed. As thesemiconductor layer 21, for example, a semiconductor substrate made of single crystal silicon is used.

　この工程において、分離領域２３、光電変換部２４、画素トランジスタ（Ｔｒ１，Ｔｒ２）、制御回路８を構成するＭＯＳトランジスタ（Ｔｒ３，Ｔｒ４）、及び多層配線層２５などは、図１７Ｂに示すチップ形成領域６２毎に形成される。そして、各チップ形成領域６２には、図１に示す画素領域２Ａ及び周辺領域２Ｂが形成される。なお、この工程において、図１及び図１７Ｂに示す遮光膜４５は、まだ形成されていない。In this step, theseparation region 23, thephotoelectric conversion unit 24, the pixel transistors (Tr1, Tr2), the MOS transistors (Tr3, Tr4) constituting thecontrol circuit 8, themultilayer wiring layer 25, and the like are formed in the chip forming region shown in FIG. 17B. It is formed every 62. Then, thepixel region 2A and theperipheral region 2B shown in FIG. 1 are formed in eachchip forming region 62. In this step, the light-shieldingfilm 45 shown in FIGS. 1 and 17B has not yet been formed.

　一方、図１８Ｂに示す第２半導体基体３０の製造は、半導体層３１の第１の面側に、ウエル領域３２、分離領域３３、ロジック回路１５を構成するＭＯＳトランジスタ（Ｔｒ１１～Ｔｒ１４）などを形成する工程を有する。また、第２半導体基体３０の製造は、半導体層３１の第１の面上に、層間絶縁膜３６と、この層間絶縁膜３６を介して複数層に積層された配線３７、配線３８ａ及び電極パッド３８ｂとを含む多層配線層３５を形成する工程を有する。また、半導体基体３０の製造は、多層配線層３５の最上層の層間絶縁膜３６上に反り矯正膜３９を形成する工程を有する。これらの工程を施すことによって半導体基体３０は構築される。半導体層３１としては、例えば単結晶シリコンからなる半導体基板を用いる。On the other hand, in the production of thesecond semiconductor substrate 30 shown in FIG. 18B, awell region 32, aseparation region 33, MOS transistors (Tr11 to Tr14) constituting thelogic circuit 15 and the like are formed on the first surface side of thesemiconductor layer 31. Has a process to do. Further, in the production of thesecond semiconductor substrate 30, theinterlayer insulating film 36 and thewiring 37, thewiring 38a and the electrode pad laminated in a plurality of layers via theinterlayer insulating film 36 are manufactured on the first surface of thesemiconductor layer 31. It has a step of forming amultilayer wiring layer 35 including 38b. Further, the production of thesemiconductor substrate 30 includes a step of forming awarp straightening film 39 on theinterlayer insulating film 36 of the uppermost layer of themultilayer wiring layer 35. Thesemiconductor substrate 30 is constructed by performing these steps. As thesemiconductor layer 31, for example, a semiconductor substrate made of single crystal silicon is used.

　次に、図１８Ｃに示すように、第１半導体基体２０と第２半導体基体３０とを、各々の多層配線層２５，３５が向かい合う状態で貼り合わせる。この貼り合わせは、接着材にて行う。この他に、プラズマ接合により貼り合わせてもよい。
　この工程により、異なる２つの半導体層２１，３１を含む半導体ウエハ６０が形成される。Next, as shown in FIG. 18C, thefirst semiconductor substrate 20 and thesecond semiconductor substrate 30 are bonded together with the multilayer wiring layers 25 and 35 facing each other. This bonding is performed with an adhesive. In addition to this, they may be bonded by plasma bonding.
By this step, asemiconductor wafer 60 including twodifferent semiconductor layers 21 and 31 is formed.

　次に、半導体層２１の第２の面側を例えばＣＭＰ（Chemical Mechanical Polising）法などにより研削及び研磨して半導体層２１の厚さを薄くし、その後、図示していないが、半導体層２１の第２の面Ｓ２側に、暗電流を抑制するためのｐ型の半導体領域を形成する。研削及び研磨前の半導体層２１の厚さは例えば６００μｍ程度であるが、この半導体層２１を例えば３～５μｍ程度の厚さまで薄くする。この半導体層２１の第２の面Ｓ２が裏面照射型の固体撮像装置１では光入射面となる。Next, the second surface side of thesemiconductor layer 21 is ground and polished by, for example, a CMP (Chemical Mechanical Polishing) method to reduce the thickness of thesemiconductor layer 21, and then, although not shown, the semiconductor layer 21 A p-type semiconductor region for suppressing dark current is formed on the second surface S2 side. The thickness of thesemiconductor layer 21 before grinding and polishing is, for example, about 600 μm, but thesemiconductor layer 21 is thinned to a thickness of, for example, about 3 to 5 μm. The second surface S2 of thesemiconductor layer 21 is the light incident surface in the back-illuminated solid-state image sensor 1.

　次に、半導体層２１の第２の面Ｓ２側に、反射防止コーティング膜４１及び絶縁膜４２を画素領域２Ａ及び周辺領域２Ｂに亘って形成する（図１８Ｄ参照）。反射防止コーティング膜４１は、半導体層２１の第２の面２Ｓ上の全面に例えばＣＶＤ法で成膜することによって形成される。絶縁膜４２は、反射防止コーティング膜４１上の全面に例えば酸化シリコン膜をＣＶＤ法で堆積することによって形成される。Next, theantireflection coating film 41 and the insulatingfilm 42 are formed on the second surface S2 side of thesemiconductor layer 21 over thepixel region 2A and theperipheral region 2B (see FIG. 18D). Theantireflection coating film 41 is formed by forming a film on the entire surface of the second surface 2S of thesemiconductor layer 21 by, for example, a CVD method. The insulatingfilm 42 is formed by depositing, for example, a silicon oxide film on the entire surface of theantireflection coating film 41 by a CVD method.

　次に、図１８Ｄに示すように、絶縁膜４２の遮光膜形成領域に溝部４２ａ及び４２ｂを形成する。溝部４２ａは、平面視で画素領域２Ａ内に形成される。溝部４２ａは、平面視での平面パターンが複数の光電変換部２４のそれぞれの受光面側を開口する格子状平面パターンで形成される。溝部４２ｂは、平面視で周辺領域２Ｂに形成される。溝部４２ｂは、平面視での平面パターンが画素領域２Ａを囲むようにして周辺領域２Ｂを覆う環状平面パターンで形成される。Next, as shown in FIG. 18D, thegroove portions 42a and 42b are formed in the light-shielding film forming region of the insulatingfilm 42. Thegroove portion 42a is formed in thepixel region 2A in a plan view. Thegroove portion 42a is formed by a grid-like plane pattern in which the plane pattern in a plan view opens the light receiving surface side of each of the plurality ofphotoelectric conversion units 24. Thegroove portion 42b is formed in theperipheral region 2B in a plan view. Thegroove portion 42b is formed by an annular plane pattern that covers theperipheral region 2B so that the plane pattern in the plan view surrounds thepixel region 2A.

　次に、図１８Ｅに示すように、絶縁膜４２の溝部４２ａに遮光膜４４を選択的に埋め込むと共に、絶縁膜４２の溝部４２ｂ内に遮光膜４５を選択的に埋め込む。
　遮光膜４４及び遮光膜４５は、絶縁膜４２の溝部４２ａ内及び溝部４２ｂ内を含む絶縁膜４２上の全面にＴｉ膜４３ａ及びＷ膜４３ｂ（図５Ｂ参照）をスパッタ法で順次成膜し、その後、溝部４２ａ内及び溝部４２ｂ内のＷ膜４３ｂ及びＴｉ膜４３ａを除く絶縁膜４２上のＷ膜４３ｂ及びＴｉ膜４３ａを例えばＣＭＰ法で選択的に除去することによって形成される。Ｔｉ膜４３ａは、図５Ｂを参照して説明すると、溝部４２ａ内及び溝部４２ｂ内の各々の側面及び底面に沿って形成される膜厚、例えば０．０５μｍの厚さで形成される。Ｗ膜４３ｂは、溝部４２ａ内及び溝部４２ｂ内を埋め込む膜厚、例えば０．３５μｍの厚さで形成される。
　この工程により、平面視で画素領域２Ａに格子状平面パターンの遮光膜４４が形成される。また、平面視で周辺領域２Ｂに環状平面パターンの遮光膜４５が形成される（図１及び図１７Ｂ参照）。Next, as shown in FIG. 18E, the light-shieldingfilm 44 is selectively embedded in thegroove 42a of the insulatingfilm 42, and the light-shieldingfilm 45 is selectively embedded in thegroove 42b of the insulatingfilm 42.
The light-shieldingfilm 44 and the light-shieldingfilm 45 are formed by sequentially forming aTi film 43a and aW film 43b (see FIG. 5B) on the entire surface of the insulatingfilm 42 including the inside of thegroove 42a and the inside of thegroove 42b of the insulatingfilm 42 by a sputtering method. After that, theW film 43b and theTi film 43a on the insulatingfilm 42 excluding theW film 43b and theTi film 43a in thegroove portion 42a and thegroove portion 42b are selectively removed by, for example, a CMP method. Explaining with reference to FIG. 5B, theTi film 43a is formed with a film thickness of, for example, 0.05 μm, which is formed along the side surfaces and the bottom surface of each of thegroove portion 42a and thegroove portion 42b. TheW film 43b is formed with a film thickness that embeds the inside of thegroove portion 42a and the inside of thegroove portion 42b, for example, a thickness of 0.35 μm.
By this step, a light-shieldingfilm 44 having a grid-like plane pattern is formed in thepixel region 2A in a plan view. Further, a light-shieldingfilm 45 having an annular plane pattern is formed in theperipheral region 2B in a plan view (see FIGS. 1 and 17B).

　次に、図１８Ｆに示すように、遮光膜４５の表面に凹凸形状の第１光反射抑制部４６を形成する。第１光反射抑制部４６は、遮光膜４５のＷ膜４３ｂの表面を選択的にエッチングすることによって形成される。この第１実施形態の第１光反射抑制部４６は、図５Ａ及び図５Ｂに示す格子状平面パターンで形成される。
　なお、第１光反射抑制部４６は、遮光膜４４に形成してもよい。Next, as shown in FIG. 18F, a first lightreflection suppressing portion 46 having a concave-convex shape is formed on the surface of the light-shieldingfilm 45. The first lightreflection suppressing portion 46 is formed by selectively etching the surface of theW film 43b of thelight shielding film 45. The first lightreflection suppressing portion 46 of the first embodiment is formed by the grid-like plane pattern shown in FIGS. 5A and 5B.
The first lightreflection suppressing portion 46 may be formed on the light-shieldingfilm 44.

　次に、遮光膜４４上及び遮光膜４５上を含む絶縁膜４２上の全面に平坦化膜５１を画素領域２Ａ及び周辺領域２Ｂに亘って形成する（図１８Ｇ参照）。平坦化膜５１は、絶縁膜４２上に例えば酸化シリコン膜をＣＶＤ法で成膜した後、この酸化シリコン膜の表面をＣＭＰ法やエッチバック法で研削することによって形成される。Next, a flatteningfilm 51 is formed on the entire surface of the insulatingfilm 42 including the light-shieldingfilm 44 and the light-shieldingfilm 45 over thepixel region 2A and theperipheral region 2B (see FIG. 18G). The flatteningfilm 51 is formed by forming, for example, a silicon oxide film on the insulatingfilm 42 by a CVD method, and then grinding the surface of the silicon oxide film by a CMP method or an etchback method.

　次に、平面視で画素領域２Ａと重畳する平坦化膜５１上に、赤色（Ｒ）の第１カラーフィルタ部５２ａ、緑色（Ｇ）の第２カラーフィルタ部５２ｂ及び青色（Ｂ）の第３カラーフィルタ部５２Ｃを含むカラーフィルタ層５２を形成する（図１８Ｇ参照）。第１～第３カラーフィルタ部５２ａ～５２ｃは、対応する色（赤色、緑色、青色）の分光特性を有する有機膜を成膜及びパターンニングすることによって形成される。この第１～第３カラーフィルタ部５２ａ～５２ｃは、複数の画素３の各々の画素３、即ち、複数の光電変換部２４の各々の光電変換部２４に対応して行列状に形成される。Next, on the flatteningfilm 51 that overlaps with thepixel region 2A in a plan view, the red (R) first color filter unit 52a, the green (G) second color filter unit 52b, and the blue (B) third color filter unit 52a. Thecolor filter layer 52 including the color filter unit 52C is formed (see FIG. 18G). The first to third color filter units 52a to 52c are formed by forming and patterning an organic film having spectral characteristics of corresponding colors (red, green, blue). The first to third color filter units 52a to 52c are formed in a matrix corresponding to eachpixel 3 of the plurality ofpixels 3, that is, eachphotoelectric conversion unit 24 of the plurality ofphotoelectric conversion units 24.

　次に、図１８Ｇに示すように、カラーフィルタ層５２上を含む平坦化膜５１上の全面にマイクロレンズ層５３を形成する。マイクロレンズ層５３は、平面視で画素領域２Ａ内のカラーフィルタ層５２上に配置された複数のマイクロレンズ部５３ａと、平面視で周辺領域２Ｂ内の平坦化膜５１上に配置された平坦部５３ｂとを有する。複数のマイクロレンズ部５３ａは、例えば感光性レジスト膜を用いたエッチバック法で形成される。Next, as shown in FIG. 18G, themicrolens layer 53 is formed on the entire surface of the flatteningfilm 51 including thecolor filter layer 52. Themicrolens layer 53 includes a plurality ofmicrolens portions 53a arranged on thecolor filter layer 52 in thepixel region 2A in a plan view, and a flat portion arranged on a flatteningfilm 51 in aperipheral region 2B in a plan view. It has 53b and. The plurality ofmicrolens portions 53a are formed by, for example, an etch-back method using a photosensitive resist film.

　次に、平面視で周辺領域２Ｂと重畳するマイクロレンズ層５３の平坦部５３ｂ上に、空気層と接する絶縁膜５５を選択的に形成する（図１８Ｈ参照）。絶縁膜５５は、例えば、複数のマイクロレンズ部５３ａ及び平坦部５３ｂを含むマイクロレンズ層５３上の全面に例えば酸化シリコン膜をＣＶＤ法で成膜し、その後、この酸化シリコン膜をパターンニングすることによって形成される。Next, the insulatingfilm 55 in contact with the air layer is selectively formed on theflat portion 53b of themicrolens layer 53 that overlaps with theperipheral region 2B in a plan view (see FIG. 18H). The insulatingfilm 55 is formed by, for example, forming a silicon oxide film on the entire surface of themicrolens layer 53 including the plurality ofmicrolens portions 53a and theflat portion 53b by a CVD method, and then patterning the silicon oxide film. Formed by.

　次に、図１８Ｈに示すように、絶縁膜５５の表面に凹凸形状の第２光反射抑制部５６を形成する。第２光反射抑制部５６は、絶縁膜５５の表面を選択的にエッチングすることによって形成される。この第１実施形態の第２光反射抑制部５６は、図９Ａ及び図９Ｂに示すドット平面パターンで形成される。Next, as shown in FIG. 18H, a second lightreflection suppressing portion 56 having an uneven shape is formed on the surface of the insulatingfilm 55. The second lightreflection suppressing portion 56 is formed by selectively etching the surface of the insulatingfilm 55. The second lightreflection suppressing portion 56 of the first embodiment is formed by the dot plane pattern shown in FIGS. 9A and 9B.

　次に、図１８Ｉに示すように、電極パッド３８ｂ上に、マイクロレンズ層５３の平坦部５３ｂ側から電極パッド３８ｂに到達するボンディング開口部５８を形成する。
　この工程により、画素領域２Ａ、周辺領域２Ｂ、半導体層２１、光電変換部２４、画素トランジスタ（ＴＲ１，ＴＲ２）、制御回路８を構成するＭＯＳトランジスタ、多層配線層２５、反射防止コーティング膜４１、絶縁膜４２、遮光膜４４，４５、第１光反射抑制部４６、平坦化膜５１、カラーフィルタ層５２、マイクロレンズ層５３、絶縁膜５５、第２光反射抑制部５６、及びボンディング開口部５８などを含む第１半導体基体２０が形成される。
　また、この工程により、第１半導体基体２０及び第２半導体基体３０を含む固体撮像装置１がほぼ完成する。
　また、この工程により、図１７Ａ及び図１７Ｂに示す半導体ウエハ６０がほぼ完成する。半導体ウエハ６０のチップ形成領域６２には固体撮像装置１が形成されている。Next, as shown in FIG. 18I, abonding opening 58 that reaches theelectrode pad 38b from theflat portion 53b side of themicrolens layer 53 is formed on theelectrode pad 38b.
By this step, thepixel region 2A, theperipheral region 2B, thesemiconductor layer 21, thephotoelectric conversion unit 24, the pixel transistors (TR1, TR2), the MOS transistors constituting thecontrol circuit 8, themultilayer wiring layer 25, theantireflection coating film 41, and theinsulation Film 42, light-shieldingfilm 44, 45, first lightreflection suppression section 46, flatteningfilm 51,color filter layer 52,microlens layer 53, insulatingfilm 55, second lightreflection suppression section 56, bondingopening 58, etc. Thefirst semiconductor substrate 20 containing the above is formed.
Further, by this step, the solid-state image sensor 1 including thefirst semiconductor substrate 20 and thesecond semiconductor substrate 30 is almost completed.
Further, by this step, thesemiconductor wafer 60 shown in FIGS. 17A and 17B is almost completed. The solid-state image sensor 1 is formed in thechip forming region 62 of thesemiconductor wafer 60.

　この後、半導体ウエハ６０の複数のチップ形成領域６２をスクライブライン６１に沿って個々に個片化することにより、固体撮像装置１を搭載した半導体チップ２が形成される。After that, thesemiconductor chip 2 on which the solid-state image sensor 1 is mounted is formed by individually fragmenting the plurality ofchip forming regions 62 of thesemiconductor wafer 60 along thescribe line 61.

　≪第１実施形態の効果≫
　次に、この第１実施形態の主な効果を説明する。
　この第１実施形態に係る固体撮像装置１は、上述したように、周辺領域２Ｂの遮光膜４５に凹凸形状の第１光反射抑制部４６を備えている。したがって、この第１実施形態に係る固体撮像装置１によれば、遮光膜４５の表面での光反射率を数％に抑制することができる。
　また、この第１実施形態に係る固体撮像装置１によれば、遮光膜４５の表面での光反射率を抑制することができるので、遮光膜４５の表面で反射した入射光が不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。
　また、遮光膜４５は、半導体チップ２の光入射面側から入射した入射光が第１半導体基体２０の半導体層２１や第２半導体基体３０の半導体層３１に差し込まれるのを防止し、平面視で周辺領域２Ｂに位置する半導体層２１及び３１に設けられたＭＯＳトランジスタの誤動作を防止している。遮光膜４５としては、一般的に、この第１実施形態の様に、入射光を吸収して透過させない遮光性が高いＷ膜４３ｂ（図４Ｂ参照）が使用される。しかしながら、Ｗ膜は遮光性が良いが一方で反射率が概ね５０％である。したがって、この第１実施形態に係る固体撮像装置１によれば、Ｗ膜４３ｂの表層に第１光反射抑制部４６を備えることにより、ＭＯＳトランジスタの誤動作を防止することができると共に、遮光膜４５の表面で反射した入射光が不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。この結果、固体撮像装置１の信頼性向上を図ることができる。<< Effect of the first embodiment >>
Next, the main effects of this first embodiment will be described.
As described above, the solid-state image sensor 1 according to the first embodiment includes a first lightreflection suppressing portion 46 having a concave-convex shape on the light-shieldingfilm 45 in theperipheral region 2B. Therefore, according to the solid-state image sensor 1 according to the first embodiment, the light reflectance on the surface of the light-shieldingfilm 45 can be suppressed to several percent.
Further, according to the solid-state image sensor 1 according to the first embodiment, the light reflectance on the surface of the light-shieldingfilm 45 can be suppressed, so that the incident light reflected on the surface of the light-shieldingfilm 45 is regarded as unnecessary light. Flare generated by incident on theregion 2A can be suppressed.
Further, the light-shieldingfilm 45 prevents incident light incident from the light incident surface side of thesemiconductor chip 2 from being inserted into thesemiconductor layer 21 of thefirst semiconductor substrate 20 and thesemiconductor layer 31 of thesecond semiconductor substrate 30, and is viewed in a plan view. Prevents malfunction of the MOS transistors provided in the semiconductor layers 21 and 31 located in theperipheral region 2B. As the light-shieldingfilm 45, aW film 43b (see FIG. 4B) having a high light-shielding property that absorbs incident light and does not transmit it is generally used as in the first embodiment. However, while the W film has good light-shielding properties, the reflectance is about 50%. Therefore, according to the solid-state image sensor 1 according to the first embodiment, by providing the first lightreflection suppression unit 46 on the surface layer of theW film 43b, it is possible to prevent the MOS transistor from malfunctioning and the light-shieldingfilm 45. It is possible to suppress flare that occurs when the incident light reflected on the surface of the light is incident on thepixel region 2A as unnecessary light. As a result, the reliability of the solid-state image sensor 1 can be improved.

　この第１実施形態に係る固体撮像装置１は、上述したように、周辺領域２Ｂにおいて、空気層と接する絶縁膜５５に凹凸形状の第２光反射抑制部５６を備えている。したがって、この第１実施形態に係る固体撮像装置１によれば、空気層と接する絶縁膜５５の表面での光反射率を従来の空気層と接する絶縁膜の表面での光反射率よりも抑制することができる。
　また、この第１実施形態に係る固体撮像装置１によれば、空気層と接する絶縁膜５５の表面での光反射率を抑制することができるので、絶縁膜５５の表面で反射した入射光が不要光として画素領域２Ａに入射することで発生するフレアを抑制することができる。
　また、この第１実施形態の固体撮像装置１は、第１光反射抑制部４６と第２光反射抑制部５６の両方を備えている。したがって、この第１実施形態の固体撮像装置１によれば、第１光反射抑制部４６及び第２光反射抑制部５６の何れか一方を備えた場合と比較して、ＭＯＳトランジスタの誤動作を防止しつつ、フレアの発生をより抑制することができる。As described above, the solid-state image sensor 1 according to the first embodiment includes a second lightreflection suppressing portion 56 having a concave-convex shape on the insulatingfilm 55 in contact with the air layer in theperipheral region 2B. Therefore, according to the solid-state imaging device 1 according to the first embodiment, the light reflectance on the surface of the insulatingfilm 55 in contact with the air layer is suppressed more than the light reflectance on the surface of the conventional insulating film in contact with the air layer. can do.
Further, according to the solid-state image sensor 1 according to the first embodiment, the light reflectance on the surface of the insulatingfilm 55 in contact with the air layer can be suppressed, so that the incident light reflected on the surface of the insulatingfilm 55 can be suppressed. It is possible to suppress flare generated by incident light on thepixel region 2A as unnecessary light.
Further, the solid-state image sensor 1 of the first embodiment includes both a first lightreflection suppression unit 46 and a second lightreflection suppression unit 56. Therefore, according to the solid-state image sensor 1 of the first embodiment, a malfunction of the MOS transistor is prevented as compared with the case where either the first lightreflection suppressing unit 46 or the second lightreflection suppressing unit 56 is provided. However, the occurrence of flare can be further suppressed.

　また、この第１実施形態に係る固体撮像装置１の製造方法は、遮光膜４５のＷ膜４３ｂを加工して第１光反射抑制部４６を形成し、空気層と接する絶縁膜５５を加工して第２光反射抑制部５６を形成しているので、第１光反射抑制部４６及び第２光反射抑制部５６を備えた固体撮像装置１を低コストで製造することができる。Further, in the method of manufacturing the solid-state imaging device 1 according to the first embodiment, theW film 43b of the light-shieldingfilm 45 is processed to form the first lightreflection suppressing portion 46, and the insulatingfilm 55 in contact with the air layer is processed. Since the second lightreflection suppression unit 56 is formed, the solid-state imaging device 1 provided with the first lightreflection suppression unit 46 and the second lightreflection suppression unit 56 can be manufactured at low cost.

　〔変 形 例〕
　次に、第１光反射抑制部及び第２光反射抑制部の変形例について説明する。
　≪第１光反射抑制部の変形例≫
　まず、最初に遮光膜４５に設けられる凹凸形状の第１光反射抑制部の変形例について説明する。
　＜第１変形例＞
　図１９Ａは、第１変形例に係る第１光反射抑制部の要部模式的平面図である。
　図１９Ｂは、図１９Ａのａ１９－ａ１９線に沿った断面構造を示す模式的断面構造である。
　図１９Ａ及び図１９Ｂに示すように、第１変形例に係る第１光反射抑制部４６Ａは、遮光膜４５の半導体層２１側とは反対側の表面に設けられた複数の凸部４７ａ_１が遮光膜４５の表面の二次元平面内において互いに直交するＸ方向及びＹ方向のそれぞれの方向に点在するドット状平面パターンになっている。このドット状平面パターンは、凸部４７ａ_１が凹部４７ｂ_１を介してＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されたチェッカーフラグ状平面パターンとして定義することもできる。[Transformation example]
Next, a modification of the first light reflection suppression unit and the second light reflection suppression unit will be described.
≪Modification example of the first light reflection suppression part≫
First, a modified example of the uneven-shaped first light reflection suppressing portion provided on the light-shieldingfilm 45 will be described.
<First modification>
FIG. 19A is a schematic plan view of a main part of the first light reflection suppressing portion according to the first modification.
FIG. 19B is a schematic cross-sectional structure showing a cross-sectional structure along the lines a19-a19 of FIG. 19A.
As shown in FIGS. 19A and 19B, the first lightreflection suppressing portion 46A according to the first modification has a plurality ofconvex portions 47a_{1 provided on the surface of the light-shielding film 45 opposite to the semiconductor layer 21 side.} In the two-dimensional plane of the surface of the light-shieldingfilm 45, the dot-shaped plane patterns are scattered in each of the X and Y directions orthogonal to each other. This dot-shaped plane pattern can also be defined as a checker flag-shaped plane pattern in which theconvex portion 47a₁ is repeatedly arranged in each of the X direction and the Y direction via theconcave portion 47b_1.

　この第１変形例での遮光膜４５は、上述の第１実施形態の遮光膜４５と同様に、絶縁膜４２側からＴｉ膜４３ａ及びＷ膜４３ｂをこの順で積層した複合膜で構成されている。そして、第１実施形態と同様に、Ｔｉ膜４３ａの膜厚ｔ_１は設計値で例えば０．０５μｍ、Ｗ膜４３ｂの膜厚ｔ_２は設計値で例えば０．３５μｍにそれぞれ設定されている。The light-shieldingfilm 45 in the first modification is composed of a composite film in which theTi film 43a and theW film 43b are laminated in this order from the insulatingfilm 42 side, similarly to the light-shieldingfilm 45 of the first embodiment described above. There is. As in the first embodiment, the film thickness t₁ of theTi film 43a is set to, for example, 0.05 μm by the design value, and the film thickness t₂ of theW film 43b is set to, for example, 0.35 μm by the design value.

　複数の凸部４７ａ_１の各々の凸部４７ａ_１は、例えば四角錐形状で構成されている。この複数の凸部４７ａ_１の各々の凸部４７ａ_１は、遮光膜４５のＷ膜４３ｂを選択的にエッチング加工することによって突起状に形成される。Eachconvex portion 47a₁ of the plurality ofconvex portions 47a₁ is formed, for example, in the shape of a quadrangular pyramid. Each of theconvex portions 47a₁ of the plurality ofconvex portions 47a₁ is formed in a protruding shape by selectively etching theW film 43b of the light-shieldingfilm 45.

　各凸部４７ａ_１の高さｈ_３は、Ｗ膜４３ｂの厚さｔ_２（０．３５μｍ）に対して設計値で例えば０．３μｍに設定されている。各凸部４７ａ_１のＸ方向の配列ピッチＰ_１ｘ及びＹ方向の配列ピッチＰ_１ｙは、共に設計値で例えば０．４４μｍに設定されている。The height h₃ of eachconvex portion 47a₁ is set to, for example, 0.3 μm as a design value with respect_{to the thickness t 2} (0.35 μm) of theW film 43b. The arrangement pitch P₁ x in the X direction and the arrangement pitch P₁ y in the Y direction of each of theconvex portions 47a₁ are both set to, for example, 0.44 μm as design values.

　各凸部４７ａ_１の底面サイズ及び各凹部４７ｂ_１の平面サイズは、例えば設計値で０．２２μｍ×０．２２μｍに設定されている。各凹部４７ｂ_１は、平面視で四方が４つの凸部４７ａ_１で囲まれている。この凹部４７ｂ_１内には、平坦化膜５１の一部が埋め込まれている。The bottom surface size of eachconvex portion 47a_{1and the plane size of each concave portion 47 b 1} are set to, for example, 0.22 μm × 0.22 μm by design value. Eachconcave portion 47b₁ is surrounded by_{four convex portions 47a 1} on all sides in a plan view. A part of the flatteningfilm 51 is embedded in therecess 47b_1.

　なお、Ｗ膜４３ｂは、平面層（支持層）４３ｂ_１と、この平面層４３ｂ_１から突出する凸部４７ａ_１とを有する。Ｗ膜４３ｂの平面層４３ｂ_１の厚さ（ｔ_２－ｔ_３）は、例えば設計値で０．０５μｍに設定されている。TheW film 43b has a flat layer (support layer) 43b₁ and aconvex portion 47a₁ protruding from theflat layer 43b₁ . Plane layer of 43 b₁ the thickness of theW film 43b_(t 2 -t_3), for example is set to 0.05μm design value.

　図１９Ｃは、図１９ａ及び図１９ｂに示すドット状平面パターンの第１光反射抑制部４６Ａが設けられた遮光膜４５の表面での光波長と光反射率との依存性を示す反射特性図である。この第１変形例の遮光膜４５の表面での光反射率は、上述の第１実施形態の遮光膜４５の表面での光反射率と同一条件で測定した。FIG. 19C is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance on the surface of thelight shielding film 45 provided with the first lightreflection suppressing portion 46A of the dot-shaped plane pattern shown in FIGS. 19a and 19b. be. The light reflectance on the surface of the light-shieldingfilm 45 of this first modification was measured under the same conditions as the light reflectance on the surface of the light-shieldingfilm 45 of the first embodiment described above.

　図１９Ｃに示すように、第１光反射抑制部４６Ａが設けられた遮光膜４５の表面での反射率は、概ね８％程度に抑えられている。そして、第１光反射抑制部４６Ａが設けられた遮光膜４５の透過率は、図示していないが、ほぼ０％である。As shown in FIG. 19C, the reflectance on the surface of the light-shieldingfilm 45 provided with the first lightreflection suppressing portion 46A is suppressed to about 8%. The transmittance of the light-shieldingfilm 45 provided with the first lightreflection suppressing portion 46A is almost 0%, although not shown.

　したがって、この第１変形例の第１光反射抑制部４６Ａにおいても、上述の第１実施形態と同様の効果が得られる。Therefore, the same effect as that of the above-described first embodiment can be obtained in the first lightreflection suppression unit 46A of this first modification.

　＜第２変形例＞
　図２０Ａは、第２変形例に係る第１光反射抑制部の要部模式的平面図である。図２０Ｂは、図２０Ａのａ２０－ａ２０線に沿った断面構造を示す模式的断面構造である。<Second modification>
FIG. 20A is a schematic plan view of a main part of the first light reflection suppressing portion according to the second modification. FIG. 20B is a schematic cross-sectional structure showing a cross-sectional structure along the line a20-a20 of FIG. 20A.

　図２０Ａ及び図２０Ｂに示すように、第２変形例に係る第１光反射抑制部４６Ｂは、図９Ａ及び図９Ｂに示す上述の第１実施形態に係る第２光反射抑制部５７と同様に、遮光膜４５の半導体層２１側とは反対側の表面に設けられた複数の凸部４７ａ_２が遮光膜４５の表面の二次元平面内において互いに直交するＸ方向及びＹ方向のそれぞれの方向に点在するドット状平面パターンになっている。このドット状平面パターンは、図２０Ａに示すように、平面視で隣り合う３つの凸部４７ａ_２が正三角形Ｅｔの３つの頂点にそれぞれ位置する配置パターンで点在している。複数の凸部４７ａ_２の各々の凸部４７ａ_２は、遮光膜４５のＷ膜４３ｂを選択的にエッチング加工することによって突起状に形成される。As shown in FIGS. 20A and 20B, the first lightreflection suppressing unit 46B according to the second modification is the same as the second light reflection suppressing unit 57 according to the above-described first embodiment shown in FIGS. 9A and 9B._{The plurality of convex portions 47a 2} provided on the surface of the light-shieldingfilm 45 opposite to thesemiconductor layer 21 side are orthogonal to each other in the two-dimensional plane of the surface of the light-shieldingfilm 45 in the X and Y directions, respectively. It is a dotted plane pattern that is scattered. As shown in FIG. 20A, the dot-shaped plane pattern is_{interspersed with an arrangement pattern in which three convex portions 47a 2} adjacent to each other in a plan view are located at three vertices of an equilateral triangle Et. Each of theconvex portions 47a₂ of the plurality ofconvex portions 47a₂ is formed in a protruding shape by selectively etching theW film 43b of the light-shieldingfilm 45.

　図２０Ａ及び図２０Ｂに示すように、複数の凸部４７ａ_２の各々の凸部４７ａ_２は、例えば円柱形状で構成されている。各凸部４７ａ_２の高さｈ_３は、Ｗ膜４３ｂの厚さｔ_２（０．３５μｍ）に対して設計値で例えば０．３μｍに設定されている。互いに隣り合う（隣接する）２つの凸部４７ａ_２の配列ピッチＰ_１は、例えば０．３５μｍに設定されている。また、各凸部４７ａ_２の直径ｄ_１は、例えば設計値で約０．１７５μｍに設定されている。この互いに隣り合う２つの凸部４７ｂ_２の間には、平坦化膜５１の一部が埋め込まれている。As shown in FIGS. 20A and 20B, each of theprojections 47a₂ of the plurality ofconvex portions 47a₂ is made of, for example, cylindrical shape. The height h₃ of eachconvex portion 47a₂ is set to, for example, 0.3 μm as a design value with respect_{to the thickness t 2} (0.35 μm) of theW film 43b. The arrangement pitch P_{1 of thetwo}convex portions 47a 2 adjacent to each other (adjacent) is set to, for example, 0.35 μm. Further, the diameter d₁ of eachconvex portion 47a₂ is set to, for example, about 0.175 μm as a design value. A part of the flatteningfilm 51 is embedded between the_twoconvex portions 47b 2 adjacent to each other.

　なお、Ｗ膜４３ｂは、平面層４３ｂ_１と、この平面層４３ｂ_１から突出する凸部４７ａ_２とを有する。Ｗ膜４３ｂの平面層４３ｂ_１の厚さ（ｔ_２－ｔ_３）は、例えば設計値で０．０５μｍに設定されている。TheW film 43b has aflat layer 43b₁ and aconvex portion 47a₂ protruding from theflat layer 43b₁ . Plane layer of 43 b₁ the thickness of theW film 43b_(t 2 -t_3), for example is set to 0.05μm design value.

　図２０Ｃは、図２０Ａ及び図２０Ｂに示すドット状平面パターンの第１光反射抑制部４６Ｂが設けられた遮光膜４５の表面での光波長と光反射率との依存性を示す反射特性図である。この第２変形例の遮光膜４５の表面での光反射率は、上述の第１実施形態の遮光膜４５の表面での光反射率と同一条件で測定した。FIG. 20C is a reflection characteristic diagram showing the dependence of the light wavelength and the light reflectance on the surface of thelight shielding film 45 provided with the first lightreflection suppressing portion 46B of the dot-shaped plane pattern shown in FIGS. 20A and 20B. be. The light reflectance on the surface of the light-shieldingfilm 45 of this second modification was measured under the same conditions as the light reflectance on the surface of the light-shieldingfilm 45 of the first embodiment described above.

　図２０Ｃに示すように、第１光反射抑制部４６Ｂが設けられた遮光膜４５の表面での光反射率は、概ね２％以内に抑えられている。そして、第１光反射抑制部４６Ｂが設けられた遮光膜４５の透過率は、図示していないが、ほぼ０％である。
　したがって、この第２変形例の第１光反射抑制部４６Ｂにおいても、上述の第１実施形態と同様の効果が得られる。As shown in FIG. 20C, the light reflectance on the surface of the light-shieldingfilm 45 provided with the first lightreflection suppressing portion 46B is suppressed to approximately 2% or less. The transmittance of the light-shieldingfilm 45 provided with the first lightreflection suppressing portion 46B is almost 0%, although not shown.
Therefore, the same effect as that of the above-described first embodiment can be obtained in the first lightreflection suppressing unit 46B of this second modification.

　≪第２光反射抑制部の変形例≫
　次に、絶縁膜５５に設けられる凹凸形状の第２光反射抑制部の変形例について説明する。
　＜第３変形例＞
　図２１Ａは、第３変形例に係る第２光反射抑制部の要部模式的平面図である。
　図２１Ｂは、図２１Ａのａ２１－ａ２１線に沿った断面構造を示す模式的断面構造である。≪Modification example of the second light reflection suppression part≫
Next, a modified example of the concave-convex-shaped second light reflection suppressing portion provided on the insulatingfilm 55 will be described.
<Third modification example>
FIG. 21A is a schematic plan view of a main part of the second light reflection suppressing portion according to the third modification.
FIG. 21B is a schematic cross-sectional structure showing a cross-sectional structure along the lines a21-a21 of FIG. 21A.

　図２１Ａ及び図２１Ｂに示すように、第２光反射抑制部５６Ａは、絶縁膜５５の空気層接触面側の表面に設けられた複数の凸部５７ａ_１が絶縁膜５５の表面の二次元平面内において互いに直交するＸ方向及びＹ方向のそれぞれの方向に点在するドット状平面パターンになっている。このドット状平面パターンは、図２１Ａに示すように、平面視で互いに隣り合う３つの凸部５７ａ_１が正三角形Ｅｔの３つの頂点にそれぞれ位置する配置パターンで点在している。複数の凸部５７ａ_１の各々の凸部５７ａ_１は、絶縁膜５５を選択的にエッチング加工することによって突起状に形成される。絶縁膜５５の厚さｔ_１２は、上述の第１実施形態の絶縁膜５５とは異なり、例えば設計値で０．３２μｍに設定されている。As shown in FIGS. 21A and 21B, in the second lightreflection suppressing portion 56A, a plurality ofconvex portions 57a₁ provided on the surface of the insulatingfilm 55 on the air layer contact surface side are two-dimensional planes of the surface of the insulatingfilm 55. It is a dot-shaped plane pattern scattered in each of the X and Y directions orthogonal to each other. As shown in FIG. 21A, the dot-shaped plane pattern is_{interspersed with an arrangement pattern in which three convex portions 57a 1} adjacent to each other in a plan view are located at three vertices of an equilateral triangle Et. Each of theconvex portions 57a₁ of the plurality ofconvex portions 57a₁ is formed in a protruding shape by selectively etching the insulatingfilm 55. The thickness t₁₂ of the insulatingfilm 55 is set to, for example, 0.32 μm by design value, unlike the insulatingfilm 55 of the first embodiment described above.

　図２１Ａ及び図２１Ｂに示すように、複数の凸部５７ａ_１の各々の凸部５７ａ_１は、上述の第１実施形態の凸部５７ａとは異なり、例えば円錐形状で構成されている。各凸部５７ａ_１の高さｈ_１３は、絶縁膜５５の厚さｔ_１２（０．３２μｍ）に対して例えば設計値で０．２２μｍに設定されている。また、各凸部５７ａ_１の底面の直径ｄ_１１は、例えば設計値で約０．３４μｍに設定されている。また、互に隣り合う２つの凸部５７ａ_１の配列ピッチＰ_１１は、例えば設計値で０．３４μｍに設定されている。絶縁膜５５は、平面層５５ａと、この平面層５５ａから突出する凸部５７ａ_１とを有する。
　すなわち、第２光反射抑制部５６Ａは、絶縁膜５５の厚さが０．１μｍの平面層５５ａ（支持層）上に、底面の直径ｄ_１１が０．３４μｍ、高さが０．２２μｍの円錐形状の凸部５７ａ_１を０．３４μｍの配列ピッチＰ_１１で繰り返し配置したドット状平面パターンになっている。As shown in FIGS. 21A and 21B, each of theconvex portions 57a₁ of the plurality ofconvex portions 57a₁ is formed in, for example, a conical shape, unlike theconvex portion 57a of the first embodiment described above. The height h₁₃ of eachconvex portion 57a₁ is set to, for example, 0.22 μm as a design value with respect_{to the thickness t 12} (0.32 μm) of the insulatingfilm 55._{Further, the diameter d 11} of the bottom surface of eachconvex portion 57a₁ is set to, for example, about 0.34 μm by design value. Further, the arrangement pitch P₁₁ of the twoconvex portions 57a₁ adjacent to each other is set to, for example, 0.34 μm by a design value. The insulatingfilm 55 has aflat layer 55a and aconvex portion 57a₁ protruding from theflat layer 55a.
That is, the second lightreflection suppressing portion 56A is on theplane layer 55a thickness 0.1μm of dielectric layer 55 (supporting layer), the diameter_{d 11} of the bottom surface is 0.34 .mu.m, height 0.22μm cone It is a dot-shaped plane pattern in which theconvex portions 57a_{1 of the} shape are repeatedly arranged at an arrangement pitch P_{11 of 0.34 μm.}

　なお、絶縁膜５５は、平面層５５ａと、この平面層５５ａから上方に突出する凸部５７ａ_１とを有する。そして、絶縁膜５５の平面層５５ａの厚さ（ｔ_１２－ｔ_１３）は、例えば設計値で０．１μｍに設定されている。The insulatingfilm 55 has aflat layer 55a and aconvex portion 57a₁ protruding upward from theflat layer 55a._{The thickness (t 12-} t₁₃ ) of theflat layer 55a of the insulatingfilm 55 is set to, for example, 0.1 μm as a design value.

　この第３変形例の第２光反射抑制部５６Ａが設けられた絶縁膜５５の光透過率は、概ね１００％である。これにより、空気層と接する絶縁膜５５の表面での光反射率をほぼ０％に抑えられる。したがって、この第３変形例の第２光反射抑制部５６Ｂにおいても、上述の第１実施形態と同様の効果が得られる。The light transmittance of the insulatingfilm 55 provided with the second lightreflection suppressing portion 56A of this third modification is approximately 100%. As a result, the light reflectance on the surface of the insulatingfilm 55 in contact with the air layer can be suppressed to almost 0%. Therefore, the same effect as that of the above-described first embodiment can be obtained in the second lightreflection suppression unit 56B of the third modification.

　＜第４変形例＞
　図２２Ａは、第４変形例に係る第２光反射抑制部の要部模式的平面図である。
　図２２Ｂは、図２２Ａのａ２２－ａ２２線に沿った断面構造を示す模式的断面構造である。<Fourth modification>
FIG. 22A is a schematic plan view of a main part of the second light reflection suppressing portion according to the fourth modification.
FIG. 22B is a schematic cross-sectional structure showing a cross-sectional structure along the lines a22-a22 of FIG. 22A.

　図２２Ａ及び図２２Ｂに示すように、第２光反射抑制部５６Ｂは、基本的に上述の第３変形例の第２光反射抑制部５６Ａとほぼ同様のドット状平面パターンになっており、第２光反射抑制部５６Ａと異なる点は凸部５７ａ_２が円錐台形状になっている。絶縁膜５５の厚さｔ_１２は、設計値で例えば０．２７μｍに設定されている。As shown in FIGS. 22A and 22B, the second lightreflection suppression section 56B basically has a dot-like plane pattern substantially similar to that of the second lightreflection suppression section 56A of the third modification described above._{2 The convex portion 57a 2} has a truncated cone shape, which is different from the light reflection suppressing portion 56A._{The thickness t 12} of the insulatingfilm 55 is set to, for example, 0.27 μm as a design value.

　凸部５７ａ_２は、高さｈ_１３が設計値で例えば０．１７μｍ、底面の直径ｄ_１１が設計値で例えば０．３４μｍ、上面の直径ｄ_１２が設計値で例えば０．１２μｍにそれぞれ設定されている。そして、隣り合う２つの凸部５７ａ_２の配列ピッチＰ_１１は、設計値で例えば０．３４μｍに設定されている。The height h_{13 of the}convex portion 57a₂ is set to, for example, 0.17_{μm, the bottom diameter d 11} is set to, for example, 0.34 μm, and the top surface diameter d₁₂ is set to, for example, 0.12 μm. ing. The arrangement pitch P₁₁ of the two adjacentconvex portions 57a₂ is set to, for example, 0.34 μm by the design value.

　凸部５７ａ_２は、絶縁膜５５を選択的にエッチング加工することによって突起状に形成される。絶縁膜５５は、平面層５５ａと、この平面層５５ａから上方に突出する凸部５７ａ_２とを有する。そして、絶縁膜５５の平面層５５ａの厚さ（ｔ_１２－ｔ_１３）は、例えば設計値で０．１μｍに設定されている。Theconvex portion 57a₂ is formed in a protruding shape by selectively etching the insulatingfilm 55. The insulatingfilm 55 has aflat layer 55a and aconvex portion 57a₂ protruding upward from theflat layer 55a._{The thickness (t 12-} t₁₃ ) of theflat layer 55a of the insulatingfilm 55 is set to, for example, 0.1 μm as a design value.

　この第４変形例の第２光反射抑制部５６Ｂが設けられた絶縁膜５５の光透過率は、概ね１００％である。これにより、空気層と接する絶縁膜５５の表面での光反射率をほぼ０％に抑えられる。したがって、この第４変形例の第２光反射抑制部５６Ｂにおいても、上述の第１実施形態と同様の効果が得られる。The light transmittance of the insulatingfilm 55 provided with the second lightreflection suppressing portion 56B of this fourth modification is approximately 100%. As a result, the light reflectance on the surface of the insulatingfilm 55 in contact with the air layer can be suppressed to almost 0%. Therefore, the same effect as that of the above-described first embodiment can be obtained in the second lightreflection suppression unit 56B of the fourth modification.

　＜第５変形例＞
　図２３Ａは、第５変形例に係る第２光反射抑制部の要部模式的平面図である。
　図２３Ｂは、図２３Ａのａ２３－ａ２３線に沿った断面構造を示す模式的断面構造である。<Fifth modification>
FIG. 23A is a schematic plan view of a main part of the second light reflection suppressing portion according to the fifth modification.
FIG. 23B is a schematic cross-sectional structure showing a cross-sectional structure along the lines a23-a23 of FIG. 23A.

　図２３Ａ及び図２３Ｂに示すように、第２光反射抑制部５６Ｃは、基本的に上述の第３変形例の第２光反射抑制部５６Ｂとほぼ同様のドット状平面パターンになっており、第２光反射抑制部５６Ｂと異なる点は凸部５７ａ_３が八角錐形状になっている。絶縁膜５５の厚さｔ_１２は、設計値で例えば０．３２μｍに設定されている。As shown in FIGS. 23A and 23B, the second lightreflection suppression unit 56C basically has a dot-like plane pattern substantially similar to that of the second lightreflection suppression unit 56B of the third modification described above._{2 The convex portion 57a 3} has an octagonal pyramid shape, which is different from the light reflection suppressing portion 56B._{The thickness t 12} of the insulatingfilm 55 is set to, for example, 0.32 μm as a design value.

　凸部５７ａ_３は、高さｈ_１３が設計値で例えば０．２２μｍ、底面の直径ｄ_１１が設計値で例えば０．２２１μｍにそれぞれ設定されている。そして、隣り合う２つの凸部５７ａ_３の配列ピッチＰ_１１は、設計値で例えば０．３４μｍに設定されている。絶縁膜５５は、平面層５５ａと、この平面層５５ａから突出する凸部５７ａ_３とを有する。
　すなわち、第２光反射抑制部５６Ｃは、絶縁膜５５の厚さが０．１μｍの平面層５５ａ（支持層）上に、底面の直径ｄ_１１が０．２２１μｍ、高さが０．２２μｍの八角錐形状の凸部５７ａ_３を０．３４μｍの配列ピッチＰ_１１で繰り返し配置したドット状平面パターンになっている。The height h_{13 of the}convex portion 57a₃ is set to, for example, 0.22 μm as a design value, and the diameter d_{11 of} the bottom surface is set to, for example, 0.221 μm as a design value. The arrangement pitch P₁₁ of the two adjacentconvex portions 57a₃ is set to, for example, 0.34 μm by the design value. The insulatingfilm 55 has aflat layer 55a and aconvex portion 57a₃ protruding from theflat layer 55a.
That is, the second lightreflection suppressing portion 56C has an insulatingfilm 55 having a bottom surface diameter d₁₁ of 0.221 μm and a height of 0.22 μm on aflat layer 55a (support layer) having a thickness of 0.1 μm. It is a dot-shaped plane pattern in which the pyramid-shapedconvex portions 57a₃ are repeatedly arranged at an arrangement pitch P_{11 of 0.34 μm.}

　凸部５７ａ_３は、絶縁膜５５を選択的にエッチング加工することによって突起状に形成される。絶縁膜５５は、平面層５５ａと、この平面層５５ａから上方に突出する凸部５７ａ_３とを有する。そして、絶縁膜５５の平面層５５ａの厚さ（ｔ_１２－ｔ_１３）は、例えば設計値で０．１μｍに設定されている。Theconvex portion 57a₃ is formed in a protruding shape by selectively etching the insulatingfilm 55. The insulatingfilm 55 has aflat layer 55a and aconvex portion 57a₃ protruding upward from theflat layer 55a._{The thickness (t 12-} t₁₃ ) of theflat layer 55a of the insulatingfilm 55 is set to, for example, 0.1 μm as a design value.

　この第５変形例の第２光反射抑制部５６Ｃが設けられた絶縁膜５５の光透過率は、概ね１００％である。これにより、空気層と接する絶縁膜５５の表面での光反射率をほぼ０％に抑えられる。したがって、この第５変形例の第２光反射抑制部５６Ｃにおいても、上述の第１実施形態と同様の効果が得られる。The light transmittance of the insulatingfilm 55 provided with the second lightreflection suppressing portion 56C of this fifth modification is approximately 100%. As a result, the light reflectance on the surface of the insulatingfilm 55 in contact with the air layer can be suppressed to almost 0%. Therefore, the same effect as that of the above-described first embodiment can be obtained in the second lightreflection suppression unit 56C of the fifth modification.

　＜第６変形例＞
　図２４Ａは、第６変形例に係る第２光反射抑制部の要部模式的平面図である。
　図２４Ｂは、図２４Ａのａ２４－ａ２４線に沿った断面構造を示す模式的断面構造である。<6th modification>
FIG. 24A is a schematic plan view of a main part of the second light reflection suppressing portion according to the sixth modification.
FIG. 24B is a schematic cross-sectional structure showing a cross-sectional structure along the line a24-a24 of FIG. 24A.

　図２４Ａ及び図２４Ｂに示すように、第６変形例の第２光反射抑制部５６Ｄは、基本的に上述の第５変形例の第２光反射抑制部５６Ｃとほぼ同様のドット状平面パターンになっており、第２光反射抑制部５６Ｃと異なる点は凸部５７ａ_４が八角錐台形状になっている。絶縁膜５５の厚さｔ_１２は、設計値で例えば０．２７μｍに設定されている。As shown in FIGS. 24A and 24B, the second lightreflection suppression section 56D of the sixth modification basically has a dot-shaped plane pattern substantially similar to that of the second lightreflection suppression section 56C of the fifth modification described above. The difference from the second lightreflection suppressing portion 56C is that theconvex portion 57a₄ has an octagonal frustum shape._{The thickness t 12} of the insulatingfilm 55 is set to, for example, 0.27 μm as a design value.

　凸部５７ａ_４は、高さｈ_１３が設計値で例えば０．１７μｍ、底面の直径ｄ_１１が設計値で例えば０．３４μｍ、上面の直径ｄ_１２が設計値で例えば０．１２μｍにそれぞれ設定されている。そして、互に隣り合う２つの凸部５７ａ_４の配列ピッチＰ１１は、設計値で例えば０．３４μｍに設定されている。The height h_{13 of the}convex portion 57a₄ is set to, for example, 0.17_{μm, the bottom diameter d 11} is set to, for example, 0.34 μm, and the top surface diameter d₁₂ is set to, for example, 0.12 μm. ing. The arrangement pitch P11 of the twoconvex portions 57a₄ adjacent to each other is set to, for example, 0.34 μm by the design value.

　凸部５７ａ_４は、絶縁膜５５を選択的にエッチング加工することによって突起状に形成される。絶縁膜５５は、平面層５５ａと、この平面層５５ａから上方に突出する凸部５７ａ_４とを有する。そして、絶縁膜５５の平面層５５ａの厚さ（ｔ_１２－ｔ_１３）は、例えば設計値で０．１μｍに設定されている。Theconvex portion 57a₄ is formed in a protruding shape by selectively etching the insulatingfilm 55. The insulatingfilm 55 has aflat layer 55a and aconvex portion 57a₄ projecting upward from theflat layer 55a._{The thickness (t 12-} t₁₃ ) of theflat layer 55a of the insulatingfilm 55 is set to, for example, 0.1 μm as a design value.

　この第６変形例の第２光反射抑制部５６Ｄが設けられた絶縁膜５５の光透過率は、概ね１００％である。これにより、空気層と接する絶縁膜５５の表面での光反射率をほぼ０％に抑えられる。したがって、この第６変形例の第２光反射抑制部５６Ｂにおいても、上述の第１実施形態と同様の効果が得られる。The light transmittance of the insulatingfilm 55 provided with the second lightreflection suppressing portion 56D of this sixth modification is approximately 100%. As a result, the light reflectance on the surface of the insulatingfilm 55 in contact with the air layer can be suppressed to almost 0%. Therefore, the same effect as that of the above-described first embodiment can be obtained in the second lightreflection suppression unit 56B of the sixth modification.

　≪第１及び第２光反射抑制部の組み合わせ≫
　上述の第１実施形態では、図５Ａ及び図５Ｂに示す格子状平面パターンの第１光反射抑制部４６と、図９Ａ及び図９Ｂに示すドット状平面パターンの第２光反射抑制部５６とを組み合わせた場合で説明した。しかしながら、本技術は、第１実施形態の組み合わせに限定されない。すなわち、上述の第１実施形態及び上述の第１～第２変形例の第１光反射抑制部４６、４６Ａ、４６Ｂの何れかと、上述の第１実施形態及び上述の第３～第６変形例の第２光反射抑制部５６、５６Ａ、５６Ｂ、５６Ｃ、５６Ｄの何れかとを組み合わせることができる。≪Combination of 1st and 2nd light reflection suppressors≫
In the above-described first embodiment, the first lightreflection suppression unit 46 of the grid-like plane pattern shown in FIGS. 5A and 5B and the second lightreflection suppression unit 56 of the dot-like plane pattern shown in FIGS. 9A and 9B are provided. The case of combination was explained. However, the present technology is not limited to the combination of the first embodiment. That is, any one of the first lightreflection suppressing portions 46, 46A, 46B of the above-mentioned first embodiment and the above-mentioned first to second modified examples, and the above-mentioned first embodiment and the above-mentioned third to sixth modified examples. Can be combined with any of the second lightreflection suppressing portions 56, 56A, 56B, 56C, and 56D.

　なお、上述の第１実施形態及び変形例では、遮光膜に設けられた第１光反射抑制部と、空気層と接する絶縁膜に設けられた第２光反射抑制部とを両方備えた場合について説明した。しかしながら、本技術は、第１光反射抑制部及び第２光反射抑制部の両方を備えた場合に限定されるものではない。本技術は、第１光反射抑制部及び第２光反射抑制部のうちの少なくとも何れか一方を備えていればよい。In the first embodiment and the modified example described above, the case where both the first light reflection suppressing portion provided on the light-shielding film and the second light reflection suppressing portion provided on the insulating film in contact with the air layer are provided. explained. However, the present technology is not limited to the case where both the first light reflection suppressing unit and the second light reflection suppressing unit are provided. The present technology may include at least one of a first light reflection suppressing unit and a second light reflection suppressing unit.

　また、上述の第１実施形態及び変形例では、空気層と接する絶縁膜として、マイクロレンズ層５３上の絶縁膜５５に第２光反射抑制部５６を設けた場合について説明した。しかしながら、第２光反射抑制部の適用は、絶縁膜５５に限定されない。例えば、マイクロレンズ層の平坦部が最上層で空気層と接する場合、このマイクロレンズ層の平坦部に第２光反射抑制部を設けてもよい。Further, in the above-described first embodiment and modified example, a case where the second lightreflection suppressing portion 56 is provided on the insulatingfilm 55 on themicrolens layer 53 as the insulating film in contact with the air layer has been described. However, the application of the second light reflection suppressing portion is not limited to the insulatingfilm 55. For example, when the flat portion of the microlens layer is in contact with the air layer at the uppermost layer, a second light reflection suppressing portion may be provided on the flat portion of the microlens layer.

　また、上述の第１実施形態及び変形例では、第１光反射抑制部を設ける遮光膜として、Ｗ膜を含む遮光膜４５について説明したが、本技術は、このＷ膜を含む遮光膜に限定されない。遮光膜としては、例えば、アルミニウム（Ａｌ）膜、Ａｌ合金膜、銅（Ｃｕ）膜、Ｃｕ合金膜などの単層膜、若しくはこれらの複合膜を用いることができる。Further, in the above-described first embodiment and modification, the light-shieldingfilm 45 including the W film has been described as the light-shielding film provided with the first light reflection suppression portion, but the present technology is limited to the light-shielding film including the W film. Not done. As the light-shielding film, for example, a single-layer film such as an aluminum (Al) film, an Al alloy film, a copper (Cu) film, or a Cu alloy film, or a composite film thereof can be used.

　また、上述の第１実施形態及び変形例では、第２光反射抑制部を設ける絶縁膜として、酸化シリコン膜を例示したが、本技術は、この酸化シリコン膜に限定されない。第２光反射抑制部が設けられる絶縁膜としては、窒化シリコン膜、酸化アルミニウム（Ａｌ_２Ｏ_３）膜、樹脂膜などの他の絶縁膜を用いることができる。Further, in the above-described first embodiment and modification, a silicon oxide film is exemplified as an insulating film provided with a second light reflection suppressing portion, but the present technology is not limited to this silicon oxide film. As the insulating film provided with the second light reflection suppressing portion_{, another insulating film such as a silicon nitride film, an aluminum oxide (Al 2} O₃ ) film, or a resin film can be used.

　また、上述の第１実施形態及び変形例では、第１半導体基体２０に画素領域２Ａ及び制御回路８を搭載した場合について説明したが、本技術は、第２半導体基体３０にロジック回路１５と共に制御回路８を搭載した場合にも適用することができる。Further, in the above-described first embodiment and modification, the case where thepixel region 2A and thecontrol circuit 8 are mounted on thefirst semiconductor substrate 20 has been described, but the present technology controls thesecond semiconductor substrate 30 together with thelogic circuit 15. It can also be applied when thecircuit 8 is mounted.

　〔第２実施形態〕
　≪電子機器への応用例≫
　本技術（本開示に係る技術）は、例えば、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。[Second Embodiment]
≪Examples of application to electronic devices≫
The present technology (technology according to the present disclosure) is applied to various electronic devices such as an image pickup device such as a digital still camera and a digital video camera, a mobile phone having an image pickup function, or another device having an image pickup function. can do.

　図２５は、本技術の第２実施形態に係る電子機器（例えば、カメラ）の概略構成を示す図である。FIG. 25 is a diagram showing a schematic configuration of an electronic device (for example, a camera) according to a second embodiment of the present technology.

　図２５に示すように、電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。この電子機器１００では、固体撮像装置１０１として本技術の第１実形態に係る固体撮像装置１や変形例に係る固体撮像装置１を用いている。As shown in FIG. 25, theelectronic device 100 includes a solid-state image sensor 101, anoptical lens 102, ashutter device 103, adrive circuit 104, and asignal processing circuit 105. In thiselectronic device 100, the solid-state imaging device 1 according to the first embodiment of the present technology and the solid-state imaging device 1 according to a modified example are used as the solid-state imaging device 101.

　光学レンズ１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行なう。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。Theoptical lens 102 forms an image of the image light (incident light 106) from the subject on the image pickup surface of the solid-stateimage pickup device 101. As a result, the signal charge is accumulated in the solid-state image sensor 101 for a certain period of time. Theshutter device 103 controls the light irradiation period and the light blocking period of the solid-state image sensor 101. Thedrive circuit 104 supplies a drive signal that controls the transfer operation of the solid-state image sensor 101 and the shutter operation of theshutter device 103. The signal transfer of the solid-state image sensor 101 is performed by the drive signal (timing signal) supplied from thedrive circuit 104. Thesignal processing circuit 105 performs various signal processing on the signal (pixel signal) output from the solid-state image sensor 101. The signal-processed video signal is stored in a storage medium such as a memory or output to a monitor.

　このような構成により、第２実施形態の電子機器１００では、固体撮像装置１０１において光反射抑制部により、遮光膜や、空気層と接する絶縁膜での光反射が抑制させているため、フレを抑制することができ、画質の向上を図ることができる。With such a configuration, in theelectronic device 100 of the second embodiment, the light reflection suppressing portion in the solid-state imaging device 101 suppresses the light reflection in the light-shielding film and the insulating film in contact with the air layer, so that the light reflection is suppressed. It can be suppressed and the image quality can be improved.

　なお、固体撮像装置１を適用できる電子機器１００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機やタブレット端末等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。Theelectronic device 100 to which the solid-state image sensor 1 can be applied is not limited to the camera, but can also be applied to other electronic devices. For example, it may be applied to an imaging device such as a camera module for mobile devices such as mobile phones and tablet terminals.

　なお、本技術は、以下のような構成としてもよい。
（１）複数の光電変換部が配置された画素領域と、
　前記画素領域の外側に配置された凹凸形状の光反射抑制部と、
　を備えている固体撮像装置。
（２）前記画素領域の外側に配置された遮光膜を更に備え、
　前記光反射抑制部は、前記遮光膜に設けられている、上記（１）に記載の固体撮像装置。
（３）前記画素領域の外側に配置され、かつ空気層と接する絶縁膜を更に備え、
　前記光反射抑制部は、前記絶縁膜に設けられている、上記（１）に記載の固体撮像装置。
（４）前記画素領域の外側に配置された遮光膜と、前記画素領域の外側に配置され、かつ空気層と接する絶縁膜とを更に備え、
　前記光反射抑制部は、前記遮光膜及び前記絶縁膜の各々に設けられている、上記（１）に記載の固体撮像装置。
（５）前記遮光膜に設けられた前記光反射抑制部は、凸部の配列ピッチが１μｍ以下である、上記（２）又は（４）に記載の固体撮像装置。
（６）前記遮光膜に設けられた前記光反射抑制部は、凸部の高さが０．０３μｍ以上である、上記（２）又は（４）に記載の固体撮像装置。
（７）前記画素領域の外側に配置された電極パッドを更に備え、
　前記光反射抑制部は、前記電極パッドよりも前記画素領域側に配置されている、上記（１）から（７）の何れかに記載の固体撮像装置。
（８）前記複数の光電変換部が設けられた半導体層を更に備え、
　前記光反射抑制部は、前記半導体層の光入射面側に配置されている、上記（１）から（６）の何れかに記載の固体撮像装置。
（９）複数の光電変換部が配置された画素領域、前記画素領域の外側に配置され、かつ凹凸が繰り返し形成された光反射抑制部を有する固体撮像装置と、
　被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
　前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、
　を備えている電子機器。The present technology may have the following configuration.
(1) A pixel area in which a plurality of photoelectric conversion units are arranged and
An uneven light reflection suppressing portion arranged outside the pixel area,
A solid-state image sensor equipped with.
(2) Further provided with a light-shielding film arranged outside the pixel region,
The solid-state image sensor according to (1) above, wherein the light reflection suppressing unit is provided on the light-shielding film.
(3) Further provided with an insulating film arranged outside the pixel region and in contact with the air layer.
The solid-state image sensor according to (1) above, wherein the light reflection suppressing unit is provided on the insulating film.
(4) A light-shielding film arranged outside the pixel area and an insulating film arranged outside the pixel area and in contact with the air layer are further provided.
The solid-state image sensor according to (1) above, wherein the light reflection suppressing portion is provided on each of the light-shielding film and the insulating film.
(5) The solid-state imaging device according to (2) or (4) above, wherein the light reflection suppressing portion provided on the light-shielding film has a convex arrangement pitch of 1 μm or less.
(6) The solid-state imaging device according to (2) or (4) above, wherein the light reflection suppressing portion provided on the light-shielding film has a convex portion having a height of 0.03 μm or more.
(7) An electrode pad arranged outside the pixel region is further provided.
The solid-state image sensor according to any one of (1) to (7) above, wherein the light reflection suppressing unit is arranged on the pixel region side of the electrode pad.
(8) A semiconductor layer provided with the plurality of photoelectric conversion units is further provided.
The solid-state image sensor according to any one of (1) to (6) above, wherein the light reflection suppressing unit is arranged on the light incident surface side of the semiconductor layer.
(9) A solid-state image sensor having a pixel region in which a plurality of photoelectric conversion units are arranged, a light reflection suppressing unit arranged outside the pixel region and having irregularities repeatedly formed, and a solid-state image sensor.
An optical lens that forms an image of image light from a subject on the imaging surface of the solid-state image sensor, and
A signal processing circuit that processes the signal output from the solid-state image sensor, and
Electronic equipment equipped with.

　本技術の範囲は、図示され記載された例示的な実施形態や変形例に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。The scope of the present technology is not limited to the illustrated and described exemplary embodiments and modifications, but also includes all embodiments that produce an effect equal to that of the present technology. Furthermore, the scope of the present invention is not limited to the combination of the features of the invention defined by the claims, but may be defined by any desired combination of the specific features of all the disclosed features.

　１…固体撮像装置
　２…半導体チップ
　２Ａ…画素領域
　２Ｂ…周辺領域
　３…画素
　４…垂直駆動回路
　５…カラム信号処理回路
　６…水平駆動回路
　７…出力回路
　８…制御回路
　１０…画素駆動配線
　１１…垂直信号線
　１２…水平信号線
　１３…電極パッド
　１５…ロジック回路
　２０…第１半導体基体
　２１…半導体層
　２３…分離領域
　２４…光電変換部
　２５…多層配線層
　２６…層間絶縁膜
　２７…配線
　３０…第２半導体基体
　３１…半導体層
　３２…ウエル領域
　３３…分離領域
　３５…多層配線層
　３６…層間絶縁膜
　３７…配線
　３８ａ…配線
　３８ｂ…電極パッド
　３９…反り矯正膜
　４１…反射防止コーティング膜
　４２…絶縁膜
　４３ａ…Ｔｉ（チタン）膜
　４３ｂ…Ｗ（タングステン）膜
　４４，４５…遮光膜
　４６，４６Ａ，４６Ｂ…第１光反射抑制部
　４７ａ…凸部
　４７ｂ…凹部
　５１…平坦化膜
　５２…カラーフィルタ層
　５３…マイクロレンズ層
　５５…絶縁膜
　５６，５６Ａ，５６Ｂ，５６Ｃ，５６Ｄ…第２光反射抑制部
　５７ａ…凸部
　５８…ボンディング開口部
　５９…ボンディングワイヤ
　６０…半導体ウエハ
　６１…スクライブライン
　６２…チップ形成領域
　６５…合体構造体
　６５Ａ，６５Ｂ…ワイヤグリッド偏光素子
　６５ａ，６５ｂ…金属ワイヤ
　７０Ａ_１，７０Ａ_２…第１カメラモジュール
　７０Ｂ_１，７０Ｂ_２…第２カメラモジュール
　７０Ｃ_１，７０Ｃ_２…車載カメラモジュール
　７１…カバーガラス
　７２…撮像レンズ構造体
　７２ａ，７２ｂ，７２ｃ，７２ｄ，７２ｅ…撮像レンズ
　７３…支持体
　７３ａ…突起部
　７４…入射光
　７５…カバーガラス
　７６…撮像レンズ構造体
　７６ａ，７６ｂ，７６ｃ，７６ｄ，７６ｅ…撮像レンズ
　７７…入射光
　７７ａ…主光線
　７７ｂ…下光線
　７７ｃ…上光線1 ... Solid-state imaging device 2 ...Semiconductor chip 2A ...Pixel area 2B ...Peripheral area 3 ...Pixel 4 ...Vertical drive circuit 5 ... Columnsignal processing circuit 6 ... Horizontal drive circuit 7 ...Output circuit 8 ...Control circuit 10 ...Pixel drive wiring 11 ...Vertical signal line 12 ... Horizontal signal line 13 ...Electrode pad 15 ...Logic circuit 20 ...First semiconductor substrate 21 ...Semiconductor layer 23 ...Separation area 24 ...Photoelectric conversion unit 25 ...Multilayer wiring layer 26 ...Interlayer insulating film 27 ...Wiring 30 ...Second semiconductor substrate 31 ...Semiconductor layer 32 ... Wellregion 33 ...Separation region 35 ...Multilayer wiring layer 36 ...Interlayer insulating film 37 ...Wiring 38a ... Wiring 38b ...Electrode pad 39 ...Warp correction film 41 ...Antireflection coating film 42 ... Insulatingfilm 43a ... Ti (titanium)film 43b ... W (tungsten)film 44, 45 ...Shading film 46, 46A, 46B ... First lightreflection suppression part 47a ...Convex part 47b ... Concave 51 ... Flatteningfilm 52 ...Color filter Layer 53 ...Microlens layer 55 ... Insulatingfilm 56, 56A, 56B, 56C, 56D ... Second lightreflection suppression part 57a ...Convex part 58 ...Bonding opening 59 ...Bonding wire 60 ...Semiconductor wafer 61 ...Scribe line 62 ...Chip Forming region 65 ...Combined structure 65A, 65B ... Wire grid polarizing elements 65a, 65b ... Metal wire 70A₁ , 70A₂ ... First camera module 70B₁ , 70B₂ ... Second camera module 70C₁ , 70C₂ ... In-vehicle camera module 71 ...Cover glass 72 ...Imaging lens structure 72a, 72b, 72c, 72d, 72e ...Imaging lens 73 ...Support 73a ...Projection 74 ...Incident light 75 ...Cover glass 76 ...Imaging lens structure 76a, 76b, 76c, 76d, 76e ...Imaging lens 77 ...Incident light 77a ...Main ray 77b ...Lower ray 77c ... Upper ray

Claims (9)

Translated fromJapanese

　複数の光電変換部が配置された画素領域と、
　前記画素領域の外側に配置された凹凸形状の光反射抑制部と、
　を備えている固体撮像装置。Pixel area where multiple photoelectric conversion units are arranged and
An uneven light reflection suppressing portion arranged outside the pixel area,
A solid-state image sensor equipped with.　前記画素領域の外側に配置された遮光膜を更に備え、
　前記光反射抑制部は、前記遮光膜に設けられている、請求項１に記載の固体撮像装置。Further provided with a light-shielding film arranged outside the pixel area,
The solid-state image sensor according to claim 1, wherein the light reflection suppressing unit is provided on the light-shielding film.　前記画素領域の外側に配置され、かつ空気層と接する絶縁膜を更に備え、
　前記光反射抑制部は、前記絶縁膜に設けられている、請求項１に記載の固体撮像装置。Further provided with an insulating film arranged outside the pixel region and in contact with the air layer,
The solid-state image sensor according to claim 1, wherein the light reflection suppressing unit is provided on the insulating film.　前記画素領域の外側に配置された遮光膜と、前記画素領域の外側に配置され、かつ空気層と接する絶縁膜とを更に備え、
　前記光反射抑制部は、前記遮光膜及び前記絶縁膜の各々に設けられている、請求項１に記載の固体撮像装置。A light-shielding film arranged outside the pixel area and an insulating film arranged outside the pixel area and in contact with the air layer are further provided.
The solid-state image sensor according to claim 1, wherein the light reflection suppressing unit is provided on each of the light-shielding film and the insulating film.　前記遮光膜に設けられた前記光反射抑制部は、凸部の配列ピッチが１μｍ以下である、請求項２又は４に記載の固体撮像装置。The solid-state image sensor according to claim 2 or 4, wherein the light reflection suppressing portion provided on the light-shielding film has a convex arrangement pitch of 1 μm or less.　前記遮光膜に設けられた前記光反射抑制部は、凸部の高さが０．０３μｍ以上である、請求項２又は４に記載の固体撮像装置。The solid-state image sensor according to claim 2 or 4, wherein the light reflection suppressing portion provided on the light-shielding film has a convex portion having a height of 0.03 μm or more.　前記画素領域の外側に配置された電極パッドを更に備え、
　前記光反射抑制部は、前記電極パッドよりも前記画素領域側に配置されている、請求項１に記載の固体撮像装置。Further provided with electrode pads arranged outside the pixel area,
The solid-state image sensor according to claim 1, wherein the light reflection suppressing unit is arranged on the pixel region side of the electrode pad.　前記複数の光電変換部が設けられた半導体層を更に備え、
　前記光反射抑制部は、前記半導体層の光入射面側に配置されている、請求項１に記載の固体撮像装置。A semiconductor layer provided with the plurality of photoelectric conversion units is further provided.
The solid-state image sensor according to claim 1, wherein the light reflection suppressing unit is arranged on the light incident surface side of the semiconductor layer.　複数の光電変換部が配置された画素領域、前記画素領域の外側に配置され、かつ凹凸が繰り返し形成された光反射抑制部を有する固体撮像装置と、
　被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
　前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、
　を備えている電子機器。A pixel region in which a plurality of photoelectric conversion units are arranged, a solid-state image sensor having a light reflection suppression unit arranged outside the pixel region and having irregularities repeatedly formed, and a solid-state image sensor.
An optical lens that forms an image of image light from a subject on the imaging surface of the solid-state image sensor, and
A signal processing circuit that processes the signal output from the solid-state image sensor, and
Electronic equipment equipped with.

Images