WO2016088322A1

Movatterモバイル変換

Info

Publication number: WO2016088322A1
Application number: PCT/JP2015/005809
Authority: WO
Inventors: 暢晃佐藤
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2014-12-05
Filing date: 2015-11-20
Publication date: 2016-06-09
Also published as: JP2016111805A; JP2016111922A; JP5866614B1; JP6452095B2

Abstract

This switching power supply device comprises: a power-factor-improving circuit; a phase-shift full-bridge DC/DC converter that is provided at a later stage than the power-factor-improving circuit, and includes a full-bridge-type switching circuit; an output current detection circuit that detects an output current supplied to a load; an output voltage detection circuit that detects an output voltage supplied to the load; a power-factor-improving circuit output voltage detection circuit that detects a power-factor-improving circuit output voltage inputted to the DC/DC converter from the power-factor-improving circuit; and a control unit that dynamically changes the dead time of the full-bridge-type switching circuit on the basis of the power-factor-improving circuit output voltage and the output current and the output voltage supplied to the load. The control unit performs switching control of the full-bridge-type switching circuit by applying the changed dead time.

Description

スイッチング電源装置Switching power supply

　本発明は、位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータを有するスイッチング電源装置に関する。The present invention relates to a switching power supply device having a phase shift full bridge DC / DC converter.

　以前より、位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータがある。位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータは、図１に示すように、４つのスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄを有するフルブリッジ型スイッチング回路３１を有する。位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータにおいては、図２のタイムチャート（ａ）－（ｄ）に示すように、４つのスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄがスイッチングして、負荷に応じた電力を出力する。There has been a DC / DC converter using a phase shift / full bridge method. As shown in FIG. 1, the phase shift full-bridge DC / DC converter includes a full-bridge switching circuit 31 having four switching elements Sa, Sb, Sc, and Sd. In the DC / DC converter of the phase shift full bridge system, as shown in the time charts (a) to (d) of FIG. 2, the four switching elements Sa, Sb, Sc, and Sd are switched, depending on the load. Output power.

　フルブリッジ型スイッチング回路では、一対のスイッチング素子Ｓａ、Ｓｄの両方がオンする期間Ｔｏｎ１に、入力電圧ＶｉがトランスＴｒの一次巻き線に出力され、スイッチング素子Ｓａ、Ｓｄを通ってトランスＴｒに電流が流れる。さらに、もう一対のスイッチング素子Ｓｂ、Ｓｃの両方がオンする期間Ｔｏｎ２に、入力電圧ＶｉがトランスＴｒの一次巻き線に逆向きに出力され、スイッチング素子Ｓｂ、Ｓｃを通ってトランスＴｒに逆向きの電流が流れる。In the full bridge type switching circuit, the input voltage Vi is output to the primary winding of the transformer Tr during the period Ton1 when both of the pair of switching elements Sa and Sd are turned on, and current flows through the switching elements Sa and Sd to the transformer Tr. Flowing. Further, during the period Ton2 when both of the other pair of switching elements Sb and Sc are turned on, the input voltage Vi is output in the reverse direction to the primary winding of the transformer Tr, and reversely passes through the switching elements Sb and Sc to the transformer Tr. Current flows.

　４つのスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、所定のデューティ比でスイッチング制御される。デューティ比は、５０％に、デッドタイムＴｄ１、Ｔｄ２を加算または減算した値となる。負荷が変化すると、一対のスイッチング素子Ｓａ、Ｓｄの一方と他方とのスイッチング位相を変化させることで、スイッチング素子Ｓａ、Ｓｄに電流が流れる期間Ｔｏｎ１を変化させる。同様に、もう一対のスイッチング素子Ｓｂ、Ｓｃの一方と他方とのスイッチング位相を変化させることで、スイッチング素子Ｓｂ、Ｓｃに電流が流れる期間Ｔｏｎ２を変化させる。これにより、負荷の変化に応じて、電流が流れる期間Ｔｏｎ１、Ｔｏｎ２が増減し、出力電力が変化する。The four switching elements Sa, Sb, Sc, and Sd are subjected to switching control with a predetermined duty ratio. The duty ratio is a value obtained by adding or subtracting the dead times Td1 and Td2 to 50%. When the load changes, the period Ton1 in which a current flows through the switching elements Sa and Sd is changed by changing the switching phase between one of the pair of switching elements Sa and Sd. Similarly, by changing the switching phase between one of the other pair of switching elements Sb and Sc and the other, the period Ton2 in which current flows in the switching elements Sb and Sc is changed. Thereby, according to the change of load, the period Ton1 and Ton2 in which an electric current flows increases / decreases, and output electric power changes.

　さらに、位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータでは、以前より、ＺＶＳ（Ｚｅｒｏ　Ｖｏｌｔａｇｅ　Ｓｗｉｔｃｈｉｎｇ）の制御を行うことで、スイッチングロスの低減が図られている。Furthermore, in the phase shift / full-bridge DC / DC converter, ZVS (Zero Voltage Switching) is controlled to reduce switching loss.

　ＺＶＳの制御では、入力端子間に直列に接続された同時にオンしない２つのスイッチング素子Ｓａ、Ｓｂのうち、一方をオフしてから他方をオンするまでに、遅延を設けている。この遅延がデッドタイムＴｄ１である。同様に、もう一組の同時にオンしない２つのスイッチング素子Ｓｃ、Ｓｄのうち、一方をオンしてから他方をオンするまでにデッドタイムＴｄ２を設けている（図２の（ａ）－（ｄ）を参照）。In the control of ZVS, a delay is provided between turning off one of the two switching elements Sa and Sb connected in series between the input terminals and not turned on at the same time. This delay is the dead time Td1. Similarly, a dead time Td2 is provided between turning on one of the other two switching elements Sc and Sd that are not turned on simultaneously (FIGS. 2A to 2D). See).

　このようなデッドタイムＴｄ１、Ｔｄ２を設けることで、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄはそれぞれ、両端電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄがゼロボルトになってからオンされる（図２の（ｅ）－（ｈ）を参照）。両端電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄは、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、ＳｄがＦＥＴであれば、ソース・ドレイン間電圧である。By providing such dead times Td1 and Td2, the switching elements Sa, Sb, Sc and Sd are turned on after the voltages Va, Vb, Vc and Vd at both ends become zero volts ((e) in FIG. 2). -See (h)). Both-end voltages Va, Vb, Vc, and Vd are source-drain voltages if the switching elements Sa, Sb, Sc, and Sd are FETs.

　対応する各両端電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄがゼロボルトになってから、各スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄが、オンされることで、オン抵抗がゼロと無限大との中間の値になっている期間に、各スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄに電流が流れることを抑制できる。よって、各スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄで消費される電力（スイッチングロス）が低減される。デッドタイムＴｄ１、Ｔｄ２は、通常、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄにより開閉される回路に含まれるインダクタンスおよび容量値から決定される共振周期の１／４に設定される。共振を発生させるインダクタンスと容量値は、例えば共振用のインダクタＬとスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの寄生容量Ｃｒなどが有する。Each of the switching elements Sa, Sb, Sc, and Sd is turned on after the corresponding both-end voltages Va, Vb, Vc, and Vd become zero volts, so that the on-resistance becomes an intermediate value between zero and infinity. It is possible to suppress a current from flowing through the switching elements Sa, Sb, Sc, and Sd during the period. Therefore, power (switching loss) consumed by each switching element Sa, Sb, Sc, Sd is reduced. The dead times Td1 and Td2 are normally set to ¼ of the resonance period determined from the inductance and capacitance values included in the circuit opened and closed by the switching elements Sa, Sb, Sc and Sd. The inductance and the capacitance value that cause resonance are, for example, the resonance inductor L and the parasitic capacitance Cr of the switching elements Sa, Sb, Sc, and Sd.

　従来、ＺＶＳ制御の位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータにおいて、電力変換効率をより向上させる技術が提案されている（例えば特許文献１を参照）。Conventionally, a technique for further improving the power conversion efficiency in a ZVS-controlled phase shift / full-bridge DC / DC converter has been proposed (see, for example, Patent Document 1).

　特許文献１では、フルブリッジ型に接続された４つのスイッチング素子より後段に、可飽和チョークコイルを設け、負荷の大小に応じて、回路のインダクタンスを変化させることで、無駄な電力損失を低減している。また、特許文献１の実施の形態２では、可飽和チョークコイルのインダクタンスの変化に合わせて標準的なデッドタイムが変化する。よって、変化する標準的なデッドタイムに合わせて、デッドタイムを動的に設定して、ＺＶＳ制御を行っている。InPatent Document 1, a saturable choke coil is provided downstream of four switching elements connected in a full-bridge type, and the circuit inductance is changed according to the size of the load, thereby reducing wasteful power loss. ing. In Embodiment 2 ofPatent Document 1, the standard dead time changes in accordance with the change in inductance of the saturable choke coil. Therefore, the ZVS control is performed by dynamically setting the dead time in accordance with the changing standard dead time.

特開２０１３－１８８０１５号公報JP 2013-188015 A

　位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータにおいては、出力の大小、或いは、入力の大小の違いにより、フルブリッジ型スイッチング回路に発生する共振波形が標準的な波形から変化することがある。したがって、位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータにおいては、入出力の変化に基づく共振波形の変化により、電力変換効率が低下することがある。In a phase-shift / full-bridge DC / DC converter, the resonance waveform generated in the full-bridge switching circuit may change from the standard waveform depending on the output level or the input level. Therefore, in the DC / DC converter of the phase shift full bridge system, the power conversion efficiency may be lowered due to the change of the resonance waveform based on the change of input / output.

　本発明の一態様に係るスイッチング電源装置は、交流電源から入力される入力電力を電力変換し負荷へ供給するスイッチング電源装置であり、力率改善回路と、力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータと、負荷へ供給される出力電流を検出する出力電流検出回路と、負荷へ供給される出力電圧を検出する出力電圧検出回路と、力率改善回路からＤＣ／ＤＣコンバータへ入力される力率改善回路出力電圧を検出する力率改善回路出力電圧検出回路と、力率改善回路出力電圧、負荷へ供給される出力電流および出力電圧に基づき、フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、を備え、制御部は、変更されたデッドタイムを適用して、フルブリッジ型スイッチング回路のスイッチング制御を行う。A switching power supply according to an aspect of the present invention is a switching power supply that converts input power input from an AC power supply and supplies it to a load, and is provided at a stage subsequent to the power factor improvement circuit and the power factor improvement circuit. A phase shift full bridge DC / DC converter having a full bridge type switching circuit, an output current detection circuit for detecting an output current supplied to a load, and an output voltage detection circuit for detecting an output voltage supplied to the load A power factor correction circuit output voltage detection circuit for detecting a power factor correction circuit output voltage input to the DC / DC converter from the power factor correction circuit, a power factor correction circuit output voltage, an output current supplied to a load, and an output And a control unit that dynamically changes a dead time of the full-bridge switching circuit based on the voltage, and the control unit includes the changed dead type. By applying, it performs switching control of the full bridge type switching circuit.

　本発明の別の一態様に係るスイッチング電源装置は、交流電源から入力される入力電力を電力変換し負荷へ供給するスイッチング電源装置であり、力率改善回路と、力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータと、負荷へ供給される出力電流を検出する出力電流検出回路と、負荷へ供給される出力電圧を検出する出力電圧検出回路と、検出された出力電流および出力電圧に基づき、フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、を備え、制御部は、変更されたデッドタイムを適用して、フルブリッジ型スイッチング回路のスイッチング制御を行う。A switching power supply according to another aspect of the present invention is a switching power supply that converts input power input from an AC power supply and supplies it to a load, and is provided in a stage subsequent to the power factor improvement circuit and the power factor improvement circuit. Phase-shift / full-bridge DC / DC converter having a full-bridge switching circuit, an output current detection circuit for detecting an output current supplied to the load, and an output voltage for detecting the output voltage supplied to the load A detection circuit and a control unit that dynamically changes the dead time of the full-bridge type switching circuit based on the detected output current and output voltage, and the control unit applies the changed dead time, Performs switching control of a full bridge type switching circuit.

　本発明のさらに別の一態様に係るスイッチング電源装置は、入力電力を電力変換し負荷へ供給するスイッチング電源装置であり、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータと、負荷へ供給される出力電流を検出する出力電流検出回路と、負荷へ供給される出力電圧を検出する出力電圧検出回路と、検出された出力電流および出力電圧に基づき、フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、を備え、制御部は、変更されたデッドタイムを適用して、フルブリッジ型スイッチング回路のスイッチング制御を行う。A switching power supply according to still another aspect of the present invention is a switching power supply that converts input power into power and supplies it to a load, and includes a phase shift full-bridge DC / DC converter having a full-bridge switching circuit, An output current detection circuit for detecting an output current supplied to the load, an output voltage detection circuit for detecting an output voltage supplied to the load, and a full bridge type switching circuit based on the detected output current and output voltage. A control unit that dynamically changes the dead time, and the control unit performs switching control of the full-bridge switching circuit by applying the changed dead time.

　本発明によれば、位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータを有するスイッチング電源装置において、大型化を抑制でき、且つ、高い電力変換効率を実現できる。According to the present invention, it is possible to suppress an increase in size and realize high power conversion efficiency in a switching power supply device having a phase-shift / full-bridge DC / DC converter.

位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータの基本部分を示す回路図Circuit diagram showing basic part of DC / DC converter of phase shift full bridge system位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータの動作を説明するタイムチャートTime chart explaining operation of phase shift full bridge type DC / DC converter本発明の実施の形態のスイッチング電源装置の構成図Configuration diagram of a switching power supply device according to an embodiment of the present invention入出力に応じて変化する共振波形の第１例および第２例を示す波形図Waveform diagrams showing first and second examples of resonance waveforms that change according to input and output入出力に応じて変化する共振波形の第３例および第４例を示す波形図Waveform diagrams showing third and fourth examples of resonance waveforms that change according to input / output入出力に応じて変化する共振波形の第５例および第６例を示す波形図Waveform diagrams showing fifth and sixth examples of resonance waveforms that change according to input and output入出力に応じて変化する共振波形の第７例および第８例を示す波形図Waveform diagrams showing seventh and eighth examples of resonance waveforms that change according to input and output

　本発明の実施の形態の説明に先立ち、従来の装置における問題点を簡単に説明する。Prior to the description of the embodiment of the present invention, problems in the conventional apparatus will be briefly described.

　特許文献１の技術では、出力の大小に応じて可飽和チョークコイルのインダクタンス値が変わるので、これに応じて標準的な共振の周期も変化する。よって、特許文献１の技術では、標準的な共振周期の変化に合わせるように、デッドタイムの設定が行われている。特許文献１の技術では、単純に、出力電流値の増加に応じて、デッドタイムが長くなるように制御している（特許文献１の段落００６１を参照）。このような制御では、共振波形が標準的な波形から変化した場合に対応することは難しい。In the technique ofPatent Document 1, since the inductance value of the saturable choke coil changes according to the output level, the standard resonance period also changes accordingly. Therefore, in the technique ofPatent Document 1, the dead time is set so as to match the change in the standard resonance period. In the technique ofPatent Document 1, control is simply performed so that the dead time becomes longer as the output current value increases (see paragraph 0061 of Patent Document 1). In such control, it is difficult to cope with a case where the resonance waveform changes from a standard waveform.

　さらに、特許文献１の技術は、可飽和チョークコイルを新たに設けていることで、電源装置が大型化するという問題がある。Furthermore, the technique ofPatent Document 1 has a problem that the power supply device is enlarged by providing a saturable choke coil.

　以下、本発明の実施の形態について図面を参照して詳細に説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

　図３は、本発明の実施の形態のスイッチング電源装置の構成図である。FIG. 3 is a configuration diagram of the switching power supply device according to the embodiment of the present invention.

　本発明の実施の形態のスイッチング電源装置は、ＡＣ／ＤＣコンバータ１０と、ＤＣ／ＤＣコンバータ３０と、制御部４０と、データテーブル５０とを有する。特に制限されないが、図３の例では、負荷６０として、電気自動車の動力を出力する蓄電池が採用されている。The switching power supply device according to the embodiment of the present invention includes an AC /DC converter 10, a DC /DC converter 30, acontrol unit 40, and a data table 50. Although not particularly limited, in the example of FIG. 3, a storage battery that outputs the power of the electric vehicle is employed as the load 60.

　ＡＣ／ＤＣコンバータ１０は、交流電源Ｖｓへの高調波の逆流が抑制されるように交流電源Ｖｓを電力変換し、直流電圧を出力する。ＡＣ／ＤＣコンバータ１０は、交流電源Ｖｓを整流する整流回路１１、整流された電圧を平滑する平滑コンデンサＣ１０、および、チョークコイルＬ１１、Ｌ１２とスイッチング素子Ｓ１１、Ｓ１２と平滑コンデンサＣ２１とを有するアクティブ型の力率改善回路（以下、ＰＦＣ回路：ＰＦＣ（Ｐｏｗｅｒ　Ｆａｃｔｏｒ　Ｃｏｒｒｅｃｔｉｏｎ））１３を有する。スイッチング素子Ｓ１１、Ｓ１２は、制御部４０によりスイッチング制御される。The AC /DC converter 10 converts the power of the AC power supply Vs so as to suppress the backflow of the harmonics to the AC power supply Vs, and outputs a DC voltage. The AC /DC converter 10 is an active type having arectifier circuit 11 that rectifies an AC power supply Vs, a smoothing capacitor C10 that smoothes the rectified voltage, and choke coils L11 and L12, switching elements S11 and S12, and a smoothing capacitor C21. Power factor correction circuit (hereinafter referred to as PFC circuit: PFC (Power Factor Correction)) 13. The switching elements S11 and S12 are switching-controlled by thecontrol unit 40.

　ＡＣ／ＤＣコンバータ１０は、さらに、ＰＦＣ回路１３への入力電圧（整流電圧）を検出する入力電圧検出部１４と、ＰＦＣ回路１３への入力電流を検出する入力電流検出部１５とを有する。入力電圧検出部１４の入力電圧検出信号と入力電流検出部１５の入力電流検出信号は、制御部４０へ送られる。なお、入力電圧検出部１４および入力電流検出部１５は、平滑コンデンサＣ１０の後段に設けられても良い。The AC /DC converter 10 further includes aninput voltage detector 14 that detects an input voltage (rectified voltage) to thePFC circuit 13 and an input current detector 15 that detects an input current to thePFC circuit 13. The input voltage detection signal of the inputvoltage detection unit 14 and the input current detection signal of the input current detection unit 15 are sent to thecontrol unit 40. Note that the inputvoltage detection unit 14 and the input current detection unit 15 may be provided after the smoothing capacitor C10.

　ＡＣ／ＤＣコンバータ１０は、さらに、ＰＦＣ回路１３の出力電圧を検出するＰＦＣ出力電圧検出部２２を有する。ＰＦＣ出力電圧検出部２２のＰＦＣ出力電圧検出信号は制御部４０に送られる。The AC /DC converter 10 further includes a PFC outputvoltage detection unit 22 that detects the output voltage of thePFC circuit 13. The PFC output voltage detection signal of the PFC outputvoltage detection unit 22 is sent to thecontrol unit 40.

　ＤＣ／ＤＣコンバータ３０は、位相シフト・フルブリッジ型ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）電源の回路であり、ＡＣ／ＤＣコンバータ１０から電圧を受けて、負荷６０に応じた電力を出力する。ＤＣ／ＤＣコンバータ３０は、４つのスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄがフルブリッジ型に接続されたフルブリッジ型スイッチング回路３１と、共振用コイルＬｒと、トランスＴｒと、整流回路３２と、チョークコイルＬ３１と、バイパスコンデンサＣ３１と有する。The DC /DC converter 30 is a circuit of a phase shift full bridge type PWM (Pulse Width Modulation) power supply, and receives a voltage from the AC /DC converter 10 and outputs electric power corresponding to the load 60. The DC /DC converter 30 includes a full bridgetype switching circuit 31 in which four switching elements Sa, Sb, Sc, Sd are connected in a full bridge type, a resonance coil Lr, a transformer Tr, arectifier circuit 32, and a choke. It has a coil L31 and a bypass capacitor C31.

　ＤＣ／ＤＣコンバータ３０は、さらに、出力電流を検出する出力電流検出部３４と、出力電圧を検出する出力電圧検出部３５とを有する。出力電流検出部３４の出力電流検出信号と、出力電圧検出部３５の出力電圧検出信号とは、制御部４０へ送られる。The DC /DC converter 30 further includes an output current detection unit 34 that detects an output current and an output voltage detection unit 35 that detects an output voltage. The output current detection signal of the output current detection unit 34 and the output voltage detection signal of the output voltage detection unit 35 are sent to thecontrol unit 40.

　スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの各々は、例えばＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ－ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）であり、制御端子（ゲート端子）が制御されることで、両端子（ソース端子とドレイン端子）の間に電流を流す。スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの各両端子間の抵抗が、ほぼゼロ抵抗（オン）のときと、非導通（オフ）のときには、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄで消費される電力はほぼゼロになる。一方、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄが、オンからオフ、又は、オフからオンに切り替えられるときには、両端子間にゼロと無限大との間のオン抵抗が生じる。このため、この期間に電流が流れると電力を消費し、スイッチングロスが生じる。Each of the switching elements Sa, Sb, Sc, and Sd is, for example, a MOSFET (metal-oxide-semiconductor field-effect transistor), and both terminals (source terminal and drain terminal) are controlled by controlling a control terminal (gate terminal). ) To supply current. When the resistance between both terminals of the switching elements Sa, Sb, Sc, Sd is substantially zero resistance (on) and non-conduction (off), the power consumed by the switching elements Sa, Sb, Sc, Sd Becomes almost zero. On the other hand, when the switching elements Sa, Sb, Sc, and Sd are switched from on to off or from off to on, an on-resistance between zero and infinity occurs between both terminals. For this reason, if a current flows during this period, power is consumed and a switching loss occurs.

　スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの各々は、例えば、寄生ダイオードの一端に寄生容量Ｃｒ（不図示）を有する。Each of the switching elements Sa, Sb, Sc, Sd has, for example, a parasitic capacitance Cr (not shown) at one end of the parasitic diode.

　なお、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄには、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）など、制御端子の制御によりオン・オフして、２端子間に大きな電流を流すことのできる素子であれば、どのような素子が適用されてもよい。The switching elements Sa, Sb, Sc, and Sd are elements that can be turned on and off by controlling the control terminal, such as an IGBT (Insulated Gate Bipolar Transistor), and can flow a large current between the two terminals. Any element may be applied.

　フルブリッジ型スイッチング回路３１は、２つの出力ノードｎ１、ｎ２の間にトランスＴｒの一次巻き線が接続される。スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、制御部４０により、図２の（ａ）－（ｄ）のタイムチャートのようにスイッチング制御される。スイッチング素子Ｓａ、Ｓｄがオンとなる期間Ｔｏｎ１に、２つの出力ノードｎ１、ｎ２の間に順方向の電圧が出力される。また、スイッチング素子Ｓｂ、Ｓｃがオンとなる期間Ｔｏｎ２に、２つの出力ノードｎ１、ｎ２の間に逆方向の電圧が出力される。これらにより、フルブリッジ型スイッチング回路３１は、トランスＴｒに順方向と逆方向とに周期的に向きを変える電流を出力する。In the full-bridge switching circuit 31, the primary winding of the transformer Tr is connected between the two output nodes n1 and n2. The switching elements Sa, Sb, Sc, and Sd are subjected to switching control by thecontrol unit 40 as shown in the time charts of (a) to (d) of FIG. In the period Ton1 in which the switching elements Sa and Sd are turned on, a forward voltage is output between the two output nodes n1 and n2. Further, in the period Ton2 in which the switching elements Sb and Sc are turned on, a reverse voltage is output between the two output nodes n1 and n2. As a result, the full bridgetype switching circuit 31 outputs a current that periodically changes the direction between the forward direction and the reverse direction to the transformer Tr.

　共振用コイルＬｒは、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に、トランスＴｒの一次巻き線と直列に接続される。スイッチング制御により、出力ノードｎ１、ｎ２の間に電流が出力されているときに、この電流を遮断するようにスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの何れかがオフされる。このとき、共振用コイルＬｒとスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの寄生容量Ｃｒとにより、オフされたスイッチング素子の寄生容量Ｃｒと共振用コイルＬｒとの間で共振が生じる。この共振の１／４周期Ｔ０は、次式（１）となる。The resonance coil Lr is connected in series with the primary winding of the transformer Tr between the two output nodes n1 and n2 of the full bridgetype switching circuit 31. By switching control, when a current is output between the output nodes n1 and n2, any of the switching elements Sa, Sb, Sc, and Sd is turned off so as to cut off the current. At this time, resonance occurs between the parasitic capacitance Cr of the turned-off switching element and the resonance coil Lr by the resonance coil Lr and the parasitic capacitance Cr of the switching elements Sa, Sb, Sc, and Sd. The quarter period T0 of this resonance is expressed by the following equation (1).

　トランスＴｒは、フルブリッジ型スイッチング回路３１から周期的に変化する電流を受けると、二次巻き線に同様に変化する電圧を出力する。トランスＴｒは、一次巻き線側と二次巻き線側との絶縁を確保する。整流回路３２は、トランスＴｒの出力電圧を整流し、チョークコイルＬ３１に出力する。チョークコイルＬ３１は、整流回路３２の電圧により直流の電流を流し、負荷６０に出力する。バイパスコンデンサＣ３１は、出力電圧の変動を抑える。When the transformer Tr receives a periodically changing current from the full bridgetype switching circuit 31, the transformer Tr outputs a voltage that similarly changes to the secondary winding. The transformer Tr ensures insulation between the primary winding side and the secondary winding side. Therectifier circuit 32 rectifies the output voltage of the transformer Tr and outputs it to the choke coil L31. The choke coil L31 causes a direct current to flow according to the voltage of therectifier circuit 32 and outputs it to the load 60. The bypass capacitor C31 suppresses fluctuations in the output voltage.

　以下、実施の形態１から実施の形態３の制御部４０とデータテーブル５０とについて説明する。Hereinafter, thecontrol unit 40 and the data table 50 according to the first to third embodiments will be described.

　＜実施の形態１＞
　実施の形態１は、制御部４０が、負荷６０へ供給される出力電流および出力電圧を参照して最適なデッドタイムＴｄ１、Ｔｄ２を決定する。デッドタイムＴｄ１、Ｔｄ２の詳細については後述する。<Embodiment 1>
In the first embodiment, thecontrol unit 40 refers to the output current and output voltage supplied to the load 60 to determine the optimum dead times Td1 and Td2. Details of the dead times Td1 and Td2 will be described later.

　実施の形態１のデータテーブル５０は、負荷６０へ供給される出力電圧および出力電流と、最適なデッドタイムＴｄ１、Ｔｄ２と、が対応づけられたデータテーブルを有する。The data table 50 according to the first embodiment has a data table in which the output voltage and output current supplied to the load 60 are associated with the optimum dead times Td1 and Td2.

　実施の形態１の制御部４０は、ＰＦＣ回路１３のスイッチング素子Ｓ１１、Ｓ１２の制御端子に、ＰＦＣスイッチング信号を出力して、スイッチング素子Ｓ１１、Ｓ１２をオン・オフする。これにより、制御部４０は、目標のＰＦＣ出力電圧（例えば４００Ｖ）が得られるよう、且つ、交流電源Ｖｓに流出する高調波が抑制されるように、ＰＦＣ回路１３を制御する。Thecontrol unit 40 of the first embodiment outputs a PFC switching signal to the control terminals of the switching elements S11 and S12 of thePFC circuit 13 to turn on and off the switching elements S11 and S12. Thereby, thecontrol part 40 controls thePFC circuit 13 so that the target PFC output voltage (for example, 400V) is obtained, and the harmonics which flow out into AC power supply Vs are suppressed.

　制御部４０は、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの制御端子に、ＤＣ／ＤＣスイッチング信号を出力し、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄのオン・オフを制御する。これにより、負荷６０に応じた出力電圧および出力電流が得られるように、ＤＣ／ＤＣコンバータ３０が動作する。続いて、図２の（ａ）－（ｈ）を参照して、ＤＣ／ＤＣコンバータ３０の制御の詳細について説明する。Thecontrol unit 40 outputs a DC / DC switching signal to the control terminals of the switching elements Sa, Sb, Sc, Sd, and controls on / off of the switching elements Sa, Sb, Sc, Sd. Thereby, the DC /DC converter 30 operates so that an output voltage and an output current corresponding to the load 60 are obtained. Next, details of the control of the DC /DC converter 30 will be described with reference to FIGS.

　図２の（ａ）は、スイッチング素子Ｓａのオン・オフを示し、（ｂ）は、スイッチング素子Ｓｂのオン・オフを示し、（ｃ）は、スイッチング素子Ｓｃのオン・オフを示し、（ｄ）は、スイッチング素子Ｓｄのオン・オフを示し、（ｅ）は、スイッチング素子Ｓａの両端電圧Ｖａを示し、（ｆ）は、スイッチング素子Ｓｂの両端電圧Ｖｂを示し、（ｇ）は、スイッチング素子Ｓｃの両端電圧Ｖｃを示し、（ｈ）は、スイッチング素子Ｓｄの両端電圧Ｖｄを示す。2A shows on / off of the switching element Sa, FIG. 2B shows on / off of the switching element Sb, FIG. 2C shows on / off of the switching element Sc, ) Shows on / off of the switching element Sd, (e) shows the voltage Va across the switching element Sa, (f) shows the voltage Vb across the switching element Sb, and (g) shows the switching element Sb. The both-ends voltage Vc of Sc is shown, (h) shows the both-ends voltage Vd of the switching element Sd.

　制御部４０は、先ず、負荷６０に応じて、ＤＣ／ＤＣコンバータ３０の位相シフト制御を行う。位相シフト制御において、制御部４０は、４つのスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄを、所定のデューティ比でスイッチング制御する。負荷６０が変化すると、制御部４０は、一対のスイッチング素子Ｓａ、Ｓｄの一方と他方とのスイッチング位相を変化させる。これにより、スイッチング素子Ｓａ、Ｓｄに電流が流れる期間Ｔｏｎ１が変化する。同様に、制御部４０は、もう一対のスイッチング素子Ｓｂ、Ｓｃの一方と他方とのスイッチング位相を変化させる。これにより、スイッチング素子Ｓｂ、Ｓｃに電流が流れる期間Ｔｏｎ２が変化する。このような制御により、負荷６０の変化に応じて、電流が流れる期間Ｔｏｎ１、Ｔｏｎ２が増減し、出力電力が変化する。Thecontrol unit 40 first performs phase shift control of the DC /DC converter 30 according to the load 60. In the phase shift control, thecontrol unit 40 performs switching control of the four switching elements Sa, Sb, Sc, Sd with a predetermined duty ratio. When the load 60 changes, thecontrol unit 40 changes the switching phase between one and the other of the pair of switching elements Sa and Sd. As a result, the period Ton1 during which current flows in the switching elements Sa and Sd changes. Similarly, thecontrol unit 40 changes the switching phase between one of the other pair of switching elements Sb and Sc and the other. Thereby, the period Ton2 in which a current flows in the switching elements Sb and Sc changes. By such control, according to the change of the load 60, the periods Ton1 and Ton2 in which the current flows are increased and decreased, and the output power is changed.

　制御部４０は、さらに、ＤＣ／ＤＣコンバータ３０をＺＶＳ制御する。ＺＶＳ制御において、制御部４０は、同時にオンしない２つのスイッチング素子Ｓａ、Ｓｂの一方をオフしてから他方をオンするまでにデッドタイムＴｄ１を設ける。同様に、もう一組の同時にオンしない２つのスイッチング素子Ｓｃ、Ｓｄについても、一方をオンしてから他方をオンするまでにデッドタイムＴｄ２を設ける。Thecontrol unit 40 further performs ZVS control of the DC /DC converter 30. In the ZVS control, thecontrol unit 40 provides a dead time Td1 from turning off one of the two switching elements Sa and Sb that are not turned on at the same time to turning on the other. Similarly, a dead time Td2 is provided from when one of the two switching elements Sc and Sd that are not simultaneously turned on is turned on to the other.

　制御部４０は、デッドタイムＴｄ１、Ｔｄ２を、出力電圧検出信号と出力電流検出信号とに基づき、データテーブル５０を用いて決定する。データテーブル５０には、出力電圧と出力電流毎に最適なデッドタイムＴｄ１、Ｔｄ２の値が格納されており、制御部４０は、これを使用してＺＶＳ制御を行う。Thecontrol unit 40 determines the dead times Td1 and Td2 using the data table 50 based on the output voltage detection signal and the output current detection signal. The data table 50 stores the values of the optimum dead times Td1 and Td2 for each output voltage and output current, and thecontrol unit 40 performs ZVS control using these values.

　スイッチング素子Ｓｂがオフしてからスイッチング素子ＳａがオンするまでのデッドタイムＴｄ１について説明する。最適なデッドタイムＴｄ１の値が使用されることで、デッドタイムＴｄ１の期間終端で、スイッチング素子Ｓａの両端電圧Ｖａ（ソース・ドレイン間電圧）をゼロにすることができる（図２の（ｅ）を参照）。デッドタイムＴｄ１の共振波形が標準から変化していても、標準的なデッドタイムの値と異なるデッドタイムＴｄ１が使用されることで、デッドタイムＴｄ１の期間終端でスイッチング素子Ｓａの両端電圧Ｖａをゼロにできる。これにより、スイッチングロスを非常に低くすることができる。The dead time Td1 from when the switching element Sb is turned off to when the switching element Sa is turned on will be described. By using the optimum value of the dead time Td1, the voltage Va (source-drain voltage) across the switching element Sa can be made zero at the end of the dead time Td1 period ((e) in FIG. 2). See). Even if the resonance waveform of the dead time Td1 is changed from the standard, the dead time Td1 different from the standard dead time value is used, so that the voltage Va across the switching element Sa is zero at the end of the dead time Td1 period. Can be. Thereby, a switching loss can be made very low.

　スイッチング素子Ｓａがオフしてからスイッチング素子ＳｂがオンするまでのデッドタイムＴｄ１、および、スイッチング素子Ｓｃ、Ｓｄに関するデッドタイムＴｄ２についても同様である。The same applies to the dead time Td1 from when the switching element Sa is turned off to when the switching element Sb is turned on, and the dead time Td2 related to the switching elements Sc and Sd.

　＜最適なデッドタイムＴｄ１、Ｔｄ２の説明＞
　続いて、データテーブル５０に格納される最適なデッドタイムＴｄ１、Ｔｄ２について詳細に説明する。<Description of optimum dead times Td1 and Td2>
Next, the optimum dead times Td1 and Td2 stored in the data table 50 will be described in detail.

　図４は、出力に応じて変化する共振波形の第１例および第２例を示す波形図を示す。図４の（ａ）は標準的な波形図、図４の（ｂ）は、標準から変化した波形図である。図５は、出力に応じて変化する共振波形の第３例および第４例を示す波形図を示す。図５の（ａ）は、標準的な波形図、図５の（ｂ）は、標準から変化した波形図である。なお、図４と図５の波形は、デッドタイムＴｄ１、Ｔｄ２の期間終端でスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄのオン・オフを切り換えずに、共振を継続させた場合の波形を示している。FIG. 4 is a waveform diagram showing a first example and a second example of a resonance waveform that changes according to the output. 4A is a standard waveform diagram, and FIG. 4B is a waveform diagram changed from the standard. FIG. 5 is a waveform diagram showing a third example and a fourth example of resonance waveforms that change according to the output. 5A is a standard waveform diagram, and FIG. 5B is a waveform diagram changed from the standard. 4 and 5 show waveforms when resonance is continued without switching on / off the switching elements Sa, Sb, Sc, and Sd at the end of the dead times Td1 and Td2. .

　最適なデッドタイムＴｄ１、Ｔｄ２は、回路の細部を考慮したシミュレーションから得られる共振波形、または、動作中の回路を実測して得られる共振波形に基づいて、予め決定される。回路のパラメータとしては、出力電圧および出力電流が選択される。想定される複数のパラメータに従って、シミュレーション又は実測を行うことで、想定される複数の動作状態に応じた最適なデッドタイムＴｄ１、Ｔｄ２を得ることができる。The optimum dead times Td1 and Td2 are determined in advance based on a resonance waveform obtained from a simulation considering details of a circuit or a resonance waveform obtained by actually measuring a circuit in operation. As the circuit parameters, an output voltage and an output current are selected. By performing simulation or actual measurement according to a plurality of assumed parameters, it is possible to obtain optimum dead times Td1 and Td2 corresponding to a plurality of assumed operating states.

　続いて、スイッチング素子Ｓｂがオフしてからスイッチング素子ＳａがオンされるときのデッドタイムＴｄ１について説明する。なお、スイッチング素子Ｓａがオフしてからスイッチング素子ＳｂがオンされるときのデッドタイムＴｄ１、並びに、スイッチング素子Ｓｃ、Ｓｄに関するデッドタイムＴｄ２については、以下と同様なので、詳細な説明を省略する。Subsequently, the dead time Td1 when the switching element Sa is turned on after the switching element Sb is turned off will be described. Since the dead time Td1 when the switching element Sb is turned on after the switching element Sa is turned off and the dead time Td2 related to the switching elements Sc and Sd are the same as the following, detailed description thereof is omitted.

　＜第１例＞
　図４の（ａ）は、ＤＣ／ＤＣコンバータ３０の出力が、出力電圧４００Ｖ、出力電流９Ａのときに、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に発生する共振波形を示している。<First example>
FIG. 4A shows a resonance waveform generated between the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the output of the DC /DC converter 30 is an output voltage of 400V and an output current of 9A. Show.

　このパラメータのときには、標準的な共振波形が得られると仮定して説明する。すなわち、共振用コイルＬｒのインダクタンス値と、スイッチング素子Ｓａの寄生容量Ｃｒの容量値とから得られるＬＣ共振周期の１／４において、次にオンされるスイッチング素子Ｓａの両端電圧Ｖａ（ソース・ドレイン間電圧Ｖｄｓ）がゼロになっている。This description assumes that a standard resonance waveform is obtained for this parameter. That is, the voltage Va (source / drain) of the switching element Sa that is turned on next is ¼ of the LC resonance period obtained from the inductance value of the resonance coil Lr and the capacitance value of the parasitic capacitance Cr of the switching element Sa. Voltage Vds) is zero.

　従って、このパラメータに対応する最適なデッドタイムＴｄ１は、標準的なＬＣ共振周期の１／４となり、この値が、データテーブル５０に登録される。Therefore, the optimum dead time Td1 corresponding to this parameter is 1/4 of the standard LC resonance period, and this value is registered in the data table 50.

　＜第２例＞
　図４の（ｂ）は、ＤＣ／ＤＣコンバータ３０の出力が、出力電圧４００Ｖ、出力電流１８Ａのときに、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に発生する共振波形を示している。なお、図４の（ａ）と図４の（ｂ）のＰＦＣ出力電圧は同じものとする。<Second example>
FIG. 4B shows a resonance waveform generated between the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the output of the DC /DC converter 30 is an output voltage of 400V and an output current of 18A. Show. Note that the PFC output voltages in FIGS. 4A and 4B are the same.

　このパラメータのときには、標準と異なる共振波形が得られると仮定して説明する。すなわち、共振用コイルＬｒのインダクタンス値と、スイッチング素子Ｓａの寄生容量Ｃｒの容量値とから得られるＬＣ共振周期の１／４では、次にオンされるスイッチング素子Ｓａの両端電圧Ｖａ（ソース・ドレイン間電圧Ｖｄｓ）はゼロより低い値となり、両端電圧Ｖａがゼロとなるタイミングは、ＬＣ共振周期の１／４より早くなる。This description assumes that a resonance waveform different from the standard is obtained. That is, the voltage Va (source / drain) of the switching element Sa that is turned on next is ¼ of the LC resonance period obtained from the inductance value of the resonance coil Lr and the capacitance value of the parasitic capacitance Cr of the switching element Sa. The voltage Vds) is lower than zero, and the timing when the both-end voltage Va becomes zero is earlier than ¼ of the LC resonance period.

　従って、このパラメータに対応する最適なデッドタイムＴｄ１は、標準的なＬＣ共振周期の１／４よりも短い値（図４の（ｂ）のＴｄ１）となり、この値が、データテーブル５０に登録される。Therefore, the optimum dead time Td1 corresponding to this parameter is a value shorter than 1/4 of the standard LC resonance period (Td1 in FIG. 4B), and this value is registered in the data table 50. The

　＜第３例＞
　図５の（ａ）は、ＤＣ／ＤＣコンバータ３０の出力が、出力電圧４００Ｖ、出力電流９Ａ（出力電力３．６ｋＷ）のときに、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に発生する共振波形を示している。<Third example>
FIG. 5A shows the output of the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the output of the DC /DC converter 30 is an output voltage of 400 V and an output current of 9 A (output power 3.6 kW). The resonance waveform generated between them is shown.

　このパラメータのときには、標準的な共振波形が得られると仮定して説明する。すなわち、共振用コイルＬｒのインダクタンス値と、スイッチング素子Ｓａの寄生容量Ｃｒの容量値とから得られるＬＣ共振周期の１／４で、次にオンされるスイッチング素子Ｓａの両端電圧Ｖａ（ソース・ドレイン間電圧Ｖｄｓ）はゼロになっている。This description assumes that a standard resonance waveform is obtained for this parameter. That is, the voltage Va (source / drain) of the switching element Sa that is turned on next is ¼ of the LC resonance period obtained from the inductance value of the resonance coil Lr and the capacitance value of the parasitic capacitance Cr of the switching element Sa. The voltage Vds) is zero.

　＜第４例＞
　図５の（ｂ）は、ＤＣ／ＤＣコンバータ３０の出力が、出力電圧２００Ｖ、出力電流１８Ａ（出力電力３．６ｋＷ）のときに、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に発生する共振波形を示している。図５の（ｂ）では、図５の（ａ）と出力電力が同一となるパラメータが設定されている。なお、図５の（ａ）と図５の（ｂ）のＰＦＣ出力電圧は同じものとする。<Fourth example>
FIG. 5B shows the output of the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the output of the DC /DC converter 30 is an output voltage of 200 V and an output current of 18 A (output power of 3.6 kW). The resonance waveform generated between them is shown. In FIG. 5B, parameters are set such that the output power is the same as in FIG. Note that the PFC output voltages in FIG. 5A and FIG. 5B are the same.

　従って、このパラメータに対応する最適なデッドタイムＴｄ１は、標準的なＬＣ共振周期の１／４よりも短い値（図５の（ｂ）のＴｄ１）となり、この値が、データテーブル５０に登録される。Therefore, the optimum dead time Td1 corresponding to this parameter is a value shorter than 1/4 of the standard LC resonance period (Td1 in FIG. 5B), and this value is registered in the data table 50. The

　なお、上記の第１例から第４例は、標準的な共振波形と、標準と異なる共振波形の一例とを示した。しかし、標準と異なる共振波形は、出力電圧および出力電流のパラメータによって種々に変形する。よって、パラメータの値を様々に変化させてシミュレーションまたは回路の実測を行い、パラメータの各値に対応する最適なデッドタイムＴｄ１、Ｔｄ２を予め求め、これらをデータテーブル５０に登録する。これにより、最適なデッドタイムＴｄ１、Ｔｄ２により、最適なＺＶＳ制御が達成され、スイッチングロスを非常に少なくすることができる。In the first to fourth examples, a standard resonance waveform and an example of a resonance waveform different from the standard are shown. However, the resonance waveform different from the standard is variously deformed depending on the parameters of the output voltage and the output current. Therefore, the parameter values are changed in various ways, the simulation or the actual measurement of the circuit is performed, the optimum dead times Td1 and Td2 corresponding to the respective parameter values are obtained in advance, and these are registered in the data table 50. Thereby, the optimum ZVS control is achieved by the optimum dead times Td1 and Td2, and the switching loss can be greatly reduced.

　＜実施の形態２＞
　実施の形態２では、制御部４０は、出力電圧および出力電流に加えて、ＰＦＣ出力電圧も参照して、最適なデッドタイムＴｄ１、Ｔｄ２を決定する。<Embodiment 2>
In the second embodiment, thecontrol unit 40 determines the optimum dead times Td1 and Td2 by referring to the PFC output voltage in addition to the output voltage and the output current.

　実施の形態２のデータテーブル５０は、ＰＦＣ出力電圧、ならびに負荷６０へ供給される出力電圧および出力電流と、最適なデッドタイムＴｄ１、Ｔｄ２と、が対応づけられたデータテーブルを有する。The data table 50 according to the second embodiment includes a data table in which the PFC output voltage, the output voltage and output current supplied to the load 60, and the optimum dead times Td1 and Td2 are associated with each other.

　実施の形態２の制御部４０は、ＰＦＣ回路１３のスイッチング素子Ｓ１１、Ｓ１２の制御端子に、ＰＦＣスイッチング信号を出力して、スイッチング素子Ｓ１１、Ｓ１２をオン・オフする。これにより、制御部４０は、目標のＰＦＣ出力電圧（例えば４００Ｖ）が得られるよう、且つ、交流電源Ｖｓに流出する高調波が抑制されるように、ＰＦＣ回路１３を制御する。Thecontrol unit 40 according to the second embodiment outputs a PFC switching signal to the control terminals of the switching elements S11 and S12 of thePFC circuit 13 to turn on and off the switching elements S11 and S12. Thereby, thecontrol part 40 controls thePFC circuit 13 so that the target PFC output voltage (for example, 400V) is obtained, and the harmonics which flow out into AC power supply Vs are suppressed.

　制御部４０は、ＰＦＣ出力電圧とＤＣ／ＤＣコンバータ３０の出力電圧検出信号と出力電流検出信号とに基づき、データテーブル５０を用いて、デッドタイムＴｄ１、Ｔｄ２を決定する。また、制御部４０は、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの制御端子に、ＤＣ／ＤＣスイッチング信号を出力し、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄのオン・オフを制御する。これにより、負荷６０に応じた出力電圧および出力電流が得られるように、ＤＣ／ＤＣコンバータ３０が動作する。Thecontrol unit 40 determines the dead times Td1 and Td2 using the data table 50 based on the PFC output voltage, the output voltage detection signal of the DC /DC converter 30, and the output current detection signal. Further, thecontrol unit 40 outputs a DC / DC switching signal to the control terminals of the switching elements Sa, Sb, Sc, and Sd, and controls on / off of the switching elements Sa, Sb, Sc, and Sd. Thereby, the DC /DC converter 30 operates so that an output voltage and an output current corresponding to the load 60 are obtained.

　図６は、入出力に応じて変化する共振波形の第５例および第６例を示す波形図を示す。図６の（ａ）は標準的な波形図、図６の（ｂ）は、標準から変化した波形図である。図７は、入出力に応じて変化する共振波形の第７例および第８例を示す波形図を示す。図７の（ａ）は、標準的な波形図、図７の（ｂ）は、標準から変化した波形図である。なお、図６と図７の波形は、デッドタイムＴｄ１、Ｔｄ２の期間終端でスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄのオン・オフを切り換えずに、共振を継続させた場合の波形を示している。FIG. 6 is a waveform diagram showing fifth and sixth examples of resonance waveforms that change in accordance with input / output. 6A is a standard waveform diagram, and FIG. 6B is a waveform diagram changed from the standard. FIG. 7 is a waveform diagram showing a seventh example and an eighth example of resonance waveforms that change according to input / output. 7A is a standard waveform diagram, and FIG. 7B is a waveform diagram changed from the standard. 6 and 7 show waveforms when resonance is continued without switching on / off of the switching elements Sa, Sb, Sc, Sd at the end of the dead times Td1, Td2. .

　最適なデッドタイムＴｄ１、Ｔｄ２は、回路の細部を考慮したシミュレーションから得られる共振波形、または、動作中の回路を実測して得られる共振波形に基づいて、予め決定される。回路のパラメータとしては、ＰＦＣ出力電圧、ＤＣ／ＤＣコンバータ３０の出力電圧および出力電流が選択される。想定される複数のパラメータに従って、シミュレーション又は実測を行うことで、想定される複数の動作状態に応じた最適なデッドタイムＴｄ１、Ｔｄ２を得ることができる。The optimum dead times Td1 and Td2 are determined in advance based on a resonance waveform obtained from a simulation considering details of a circuit or a resonance waveform obtained by actually measuring a circuit in operation. As the circuit parameters, the PFC output voltage, the output voltage of the DC /DC converter 30 and the output current are selected. By performing simulation or actual measurement according to a plurality of assumed parameters, it is possible to obtain optimum dead times Td1 and Td2 corresponding to a plurality of assumed operating states.

　＜第５例＞
　図６の（ａ）は、ＰＦＣ出力電圧が４００Ｖ、ＤＣ／ＤＣコンバータ３０の出力電圧３００Ｖ、出力電流９Ａのときに、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に発生する共振波形を示している。<Fifth example>
6A is generated between the two output nodes n1 and n2 of the full bridgetype switching circuit 31 when the PFC output voltage is 400V, the output voltage of the DC /DC converter 30 is 300V, and the output current is 9A. A resonance waveform is shown.

　＜第６例＞
　図６の（ｂ）は、ＰＦＣ出力電圧が３５０Ｖ、ＤＣ／ＤＣコンバータ３０の出力電圧３００Ｖ、出力電流９Ａのときに、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に発生する共振波形を示している。<Sixth example>
6B is generated between the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the PFC output voltage is 350V, the output voltage of the DC /DC converter 30 is 300V, and the output current is 9A. A resonance waveform is shown.

　従って、このパラメータに対応する最適なデッドタイムＴｄ１は、標準的なＬＣ共振周期の１／４よりも短い値（図６の（ｂ）のＴｄ１）となり、この値が、データテーブル５０に登録される。Therefore, the optimum dead time Td1 corresponding to this parameter is a value shorter than 1/4 of the standard LC resonance period (Td1 in FIG. 6B), and this value is registered in the data table 50. The

　＜第７例＞
　図７の（ａ）は、ＰＦＣ出力電圧が４００Ｖ、ＤＣ／ＤＣコンバータ３０の出力電圧３００Ｖ、出力電流９Ａのときに、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に発生する共振波形を示している。<Seventh example>
7A is generated between the two output nodes n1 and n2 of the full bridgetype switching circuit 31 when the PFC output voltage is 400V, the output voltage of the DC /DC converter 30 is 300V, and the output current is 9A. A resonance waveform is shown.

　＜第８例＞
　図７の（ｂ）は、ＰＦＣ出力電圧が４００Ｖ、ＤＣ／ＤＣコンバータ３０の出力電圧３５０Ｖ、出力電流９Ａのときに、フルブリッジ型スイッチング回路３１の２つの出力ノードｎ１、ｎ２の間に発生する共振波形を示している。<Eighth example>
7B is generated between the two output nodes n1 and n2 of the full bridgetype switching circuit 31 when the PFC output voltage is 400V, the output voltage 350V of the DC /DC converter 30 and the output current 9A. A resonance waveform is shown.

　従って、このパラメータに対応する最適なデッドタイムＴｄ１は、標準的なＬＣ共振周期の１／４よりも短い値（図７の（ｂ）のＴｄ１）となり、この値が、データテーブル５０に登録される。Therefore, the optimum dead time Td1 corresponding to this parameter is a value shorter than 1/4 of the standard LC resonance period (Td1 in FIG. 7B), and this value is registered in the data table 50. The

　実施の形態２では、ＤＣ／ＤＣコンバータ３０の出力電圧および出力電流に加えて、ＰＦＣ出力電圧も参照して、最適なデッドタイムＴｄ１、Ｔｄ２を決定する。そのため、より正確にＤＣ／ＤＣコンバータ３０にかかる負荷が想定でき、よりスイッチングロスを大幅に抑制できるデッドタイムＴｄ１、Ｔｄ２を使用することできる。In the second embodiment, the optimum dead times Td1 and Td2 are determined by referring to the PFC output voltage in addition to the output voltage and output current of the DC /DC converter 30. Therefore, the load applied to the DC /DC converter 30 can be assumed more accurately, and the dead times Td1 and Td2 that can significantly suppress the switching loss can be used.

　＜実施の形態３＞
　実施の形態３では、さらに、制御部４０は、ＰＦＣ出力電圧を、ＰＦＣ回路１３の入力とＤＣ／ＤＣコンバータ３０の出力に基づいて決定する。そして、制御部４０は、ＰＦＣ出力電圧、ＤＣ／ＤＣコンバータ３０の出力電圧、およびＤＣ／ＤＣコンバータ３０の出力電流に基づき、最適なデッドタイムＴｄ１、Ｔｄ２を決定する。なお、ＰＦＣ出力電圧を制御する制御部と、デッドタイムを制御する制御部とを別個に設けてもよい。<Embodiment 3>
In the third embodiment, thecontrol unit 40 further determines the PFC output voltage based on the input of thePFC circuit 13 and the output of the DC /DC converter 30. Then, thecontrol unit 40 determines optimum dead times Td1 and Td2 based on the PFC output voltage, the output voltage of the DC /DC converter 30, and the output current of the DC /DC converter 30. A control unit that controls the PFC output voltage and a control unit that controls the dead time may be provided separately.

　実施の形態３のデータテーブル５０は、ＰＦＣ回路１３の入力電圧および入力電流、ならびに負荷６０へ供給される出力電圧および出力電流と、目標のＰＦＣ出力電圧と、が対応づけられた第１のデータテーブルを有する。The data table 50 according to the third embodiment includes first data in which the input voltage and input current of thePFC circuit 13, the output voltage and output current supplied to the load 60, and the target PFC output voltage are associated with each other. Has a table.

　なお、本実施の形態では、ＰＦＣ回路の入力電圧、入力電流、ＤＣ／ＤＣコンバータの出力電圧および出力電流と、目標のＰＦＣ出力電圧と、が対応づけられた場合を例示するが、例えば、ＰＦＣ回路の入力電圧およびＤＣ／ＤＣコンバータの出力電圧と、目標のＰＦＣ出力電圧と、が対応づけられたデータテーブルであってもよい。また、ＰＦＣ回路の入力電圧、入力電流、ＤＣ／ＤＣコンバータの出力電圧および出力電流のすべてを検出するのではなく、ＰＦＣ回路の入力電圧、入力電流、ＤＣ／ＤＣコンバータの出力電圧および出力電流のうち３つを検出し、残りの１つは該３つの検出結果から推定しても良い。In the present embodiment, the case where the input voltage and input current of the PFC circuit, the output voltage and output current of the DC / DC converter, and the target PFC output voltage are associated with each other is exemplified. A data table in which the input voltage of the circuit and the output voltage of the DC / DC converter are associated with the target PFC output voltage may be used. Also, not all of the input voltage, input current, output voltage and output current of the PFC circuit are detected, but the input voltage, input current, output voltage and output current of the PFC circuit are not detected. Three of them may be detected, and the remaining one may be estimated from the three detection results.

　データテーブル５０は、さらに、ＰＦＣ出力電圧、ならびに負荷６０へ供給される出力電圧および出力電流と、最適なデッドタイムＴｄ１、Ｔｄ２と、が対応づけられた第２のデータテーブルを有する。The data table 50 further includes a second data table in which the PFC output voltage, the output voltage and output current supplied to the load 60, and the optimum dead times Td1 and Td2 are associated with each other.

　実施の形態３の制御部４０は、ＰＦＣ回路１３のスイッチング素子Ｓ１１、Ｓ１２の制御端子に、ＰＦＣスイッチング信号を出力して、スイッチング素子Ｓ１１、Ｓ１２をオン・オフする。これにより、制御部４０は、目標のＰＦＣ出力電圧が得られるよう、且つ、交流電源Ｖｓに流出する高調波が抑制されるように、ＰＦＣ回路１３を制御する。Thecontrol unit 40 of the third embodiment outputs a PFC switching signal to the control terminals of the switching elements S11 and S12 of thePFC circuit 13 to turn on and off the switching elements S11 and S12. Thereby, thecontrol unit 40 controls thePFC circuit 13 so that a target PFC output voltage can be obtained and harmonics flowing out to the AC power supply Vs are suppressed.

　制御部４０は、ＰＦＣ回路１３の入力電流検出信号、入力電圧検出信号、ＤＣ／ＤＣコンバータ３０の出力電流検出信号、出力電圧検出信号に基づき、目標のＰＦＣ出力電圧を決定する。このとき、制御部４０は、データテーブル５０を用いて、目標のＰＦＣ出力電圧を得てもよい。Thecontrol unit 40 determines a target PFC output voltage based on the input current detection signal, the input voltage detection signal of thePFC circuit 13, the output current detection signal of the DC /DC converter 30, and the output voltage detection signal. At this time, thecontrol unit 40 may obtain a target PFC output voltage using the data table 50.

　制御部４０は、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの制御端子に、ＤＣ／ＤＣスイッチング信号を出力し、スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄのオン・オフを制御する。これにより、負荷６０に応じた出力電圧および出力電流が得られるように、ＤＣ／ＤＣコンバータ３０が動作する。Thecontrol unit 40 outputs a DC / DC switching signal to the control terminals of the switching elements Sa, Sb, Sc, Sd, and controls on / off of the switching elements Sa, Sb, Sc, Sd. Thereby, the DC /DC converter 30 operates so that an output voltage and an output current corresponding to the load 60 are obtained.

　制御部４０は、ＰＦＣ出力電圧とＤＣ／ＤＣコンバータ３０の出力電圧検出信号と出力電流検出信号とに基づき、データテーブル５０を用いて、デッドタイムＴｄ１、Ｔｄ２を決定する。この場合、データテーブル５０には、ＰＦＣ出力電圧とＤＣ／ＤＣコンバータ３０の出力電圧と出力電流とに最適なデッドタイムＴｄ１、Ｔｄ２の値を格納しておけばよい。Thecontrol unit 40 determines the dead times Td1 and Td2 using the data table 50 based on the PFC output voltage, the output voltage detection signal of the DC /DC converter 30, and the output current detection signal. In this case, the data table 50 may store the values of the dead times Td1 and Td2 that are optimal for the PFC output voltage, the output voltage and output current of the DC /DC converter 30.

　続いて、目標のＰＦＣ出力電圧の決定方法について詳細に説明する。Subsequently, a method for determining the target PFC output voltage will be described in detail.

　ＰＦＣ回路１３およびＤＣ／ＤＣコンバータ３０を有するスイッチング電源装置において、スイッチング電源装置全体の電力変換効率を良くするため、ＰＦＣ出力電圧をＰＦＣ回路１３の入力とＤＣ／ＤＣコンバータ３０の出力に基づいて決定する。具体的には、制御部４０は、ＰＦＣ回路１３の入力電流検出信号、入力電圧検出信号、ＤＣ／ＤＣコンバータ３０の出力電流検出信号、出力電圧検出信号と、データテーブル５０が有する第１のデータテーブルに基づいて、最適な「目標のＰＦＣ出力電圧」を決定する。In the switching power supply device having thePFC circuit 13 and the DC /DC converter 30, the PFC output voltage is determined based on the input of thePFC circuit 13 and the output of the DC /DC converter 30 in order to improve the power conversion efficiency of the entire switching power supply device. To do. Specifically, thecontrol unit 40 includes an input current detection signal, an input voltage detection signal of thePFC circuit 13, an output current detection signal of the DC /DC converter 30, an output voltage detection signal, and first data included in the data table 50. Based on the table, an optimal “target PFC output voltage” is determined.

　なお、第１のデータテーブルは、基本的には、ＰＦＣ回路１３の入力およびＤＣ／ＤＣコンバータ３０の出力がともに大きくなるほど、目標のＰＦＣ出力電圧が大きくなるようなテーブルである。Note that the first data table is basically a table in which the target PFC output voltage increases as both the input of thePFC circuit 13 and the output of the DC /DC converter 30 increase.

　そして、制御部４０は、決定した目標のＰＦＣ出力電圧が得られるよう、ＰＦＣ回路１３を制御する一方、ＰＦＣ出力電圧とＤＣ／ＤＣコンバータ３０の出力電圧検出信号と出力電流検出信号とに基づき、データテーブル５０を用いて、デッドタイムＴｄ１、Ｔｄ２を決定する。デッドタイムＴｄ１、Ｔｄ２の決定方法については、実施の形態２と同様であるため、省略する。Then, thecontrol unit 40 controls thePFC circuit 13 so as to obtain the determined target PFC output voltage, while based on the PFC output voltage, the output voltage detection signal of the DC /DC converter 30, and the output current detection signal, Using the data table 50, dead times Td1 and Td2 are determined. The method for determining the dead times Td1 and Td2 is the same as that in the second embodiment, and is therefore omitted.

　実施の形態３では、ＰＦＣ回路１３の入力およびＤＣ／ＤＣコンバータ３０の出力に基づいてＰＦＣ出力電圧を動的に変更する。これにより、スイッチング電源装置全体の電力変換効率を良くすることができる。In the third embodiment, the PFC output voltage is dynamically changed based on the input of thePFC circuit 13 and the output of the DC /DC converter 30. Thereby, the power conversion efficiency of the whole switching power supply device can be improved.

　さらに、実施の形態３では、ＰＦＣ出力電圧とＤＣ／ＤＣコンバータ３０の出力電圧検出信号と出力電流検出信号とに基づき、デッドタイムＴｄ１、Ｔｄ２を決定するため、ＰＦＣ出力電圧の変更に伴い、デッドタイムＴｄ１、Ｔｄ２も動的に変更することが可能となる。これにより、スイッチング電源装置全体の電力変換効率の向上とスイッチングロスの抑制を実現でき、高い電力変換効率を実現できる。Further, in the third embodiment, since the dead times Td1 and Td2 are determined based on the PFC output voltage, the output voltage detection signal of the DC /DC converter 30, and the output current detection signal, the dead time is changed along with the change of the PFC output voltage. Times Td1 and Td2 can also be changed dynamically. Thereby, improvement of the power conversion efficiency of the whole switching power supply device and suppression of switching loss can be realized, and high power conversion efficiency can be realized.

　以上のように、実施の形態のスイッチング電源装置によれば、位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータにおいて、ＺＶＳ制御により得られる共振波形が標準的な波形と異なる場合でも、標準的な値と異ならせたデッドタイムＴｄ１、Ｔｄ２を使用することで、スイッチングロスを大幅に抑制し、高い電力変換効率を実現できる。さらに、実施の形態のスイッチング電源装置によれば、先行技術文献１のように、可飽和チョークコイルを用いていないので、大型化を抑制した上で、高い電力変換効率を実現できる。As described above, according to the switching power supply device of the embodiment, even when the resonance waveform obtained by the ZVS control is different from the standard waveform in the phase shift full-bridge DC / DC converter, the standard value is obtained. By using the dead times Td1 and Td2 that are different from the above, switching loss can be significantly suppressed and high power conversion efficiency can be realized. Furthermore, according to the switching power supply device of the embodiment, since the saturable choke coil is not used as in theprior art document 1, it is possible to realize high power conversion efficiency while suppressing an increase in size.

　以上、本発明の各実施の形態について説明した。The embodiments of the present invention have been described above.

　なお、上記実施の形態では、スイッチング電源装置として、ＤＣ／ＤＣコンバータ３０の前段にＡＣ／ＤＣコンバータ１０を有する構成を示したが、ＡＣ／ＤＣコンバータ１０を有さないスイッチング電源装置としてもよい。この場合、実施の形態の説明において、ＰＦＣ出力電圧を、ＤＣ／ＤＣコンバータ３０の入力直流電圧と置き換えれば、実施の形態と同様の作用が得られる。In the above-described embodiment, the configuration including the AC /DC converter 10 in the previous stage of the DC /DC converter 30 is shown as the switching power supply device. However, the switching power supply device may not include the AC /DC converter 10. In this case, if the PFC output voltage is replaced with the input DC voltage of the DC /DC converter 30 in the description of the embodiment, the same operation as in the embodiment can be obtained.

　また、上記実施の形態では、データテーブルを用いて最適なデッドタイムを決定する構成を示しているが、計算式を用いてデッドタイムを決定してもよい。In the above embodiment, the configuration for determining the optimum dead time using the data table is shown, but the dead time may be determined using a calculation formula.

　その他、実施の形態で具体的に説明した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。Other details specifically described in the embodiments can be appropriately changed without departing from the spirit of the invention.

　本発明は、位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータを有するスイッチング電源装置に利用できる。The present invention can be used for a switching power supply device having a phase shift full bridge type DC / DC converter.

　１０　ＡＣ／ＤＣコンバータ
　１１　整流回路
　１３　ＰＦＣ回路
　１４　入力電圧検出部
　１５　入力電流検出部
　２２　ＰＦＣ出力電圧検出部
　３０　ＤＣ／ＤＣコンバータ
　３１　フルブリッジ型スイッチング回路
　３２　整流回路
　３４　出力電流検出部
　３５　出力電圧検出部
　４０　制御部
　５０　データテーブル
　６０　負荷
　Ｌ１１，Ｌ１２，Ｌ３１　チョークコイル
　Ｓ１１，Ｓ１２，Ｓａ，Ｓｂ，Ｓｃ，Ｓｄ　スイッチング素子
　Ｃ１０，Ｃ２１　平滑コンデンサ
　Ｌｒ　共振用コイル
　Ｔｒ　トランス
　Ｃ３１　バイパスコンデンサDESCRIPTION OFSYMBOLS 10 AC /DC converter 11Rectifier circuit 13PFC circuit 14 Input voltage detection part 15 Inputcurrent detection part 22 PFC outputvoltage detection part 30 DC /DC converter 31 Full bridgetype switching circuit 32 Rectification circuit 34 Output current detection part 35 Outputvoltage detection Unit 40Control unit 50 Data table 60 Load L11, L12, L31 Choke coil S11, S12, Sa, Sb, Sc, Sd Switching element C10, C21 Smoothing capacitor Lr Resonance coil Tr Transformer C31 Bypass capacitor

Claims

　交流電源から入力される入力電力を電力変換し負荷へ供給するスイッチング電源装置であって、
　力率改善回路と、
　前記力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータと、
　前記負荷へ供給される出力電流を検出する出力電流検出回路と、
　前記負荷へ供給される出力電圧を検出する出力電圧検出回路と、
　前記力率改善回路から前記ＤＣ／ＤＣコンバータへ入力される力率改善回路出力電圧を検出する力率改善回路出力電圧検出回路を備え、
　前記力率改善回路出力電圧、前記出力電流および前記出力電圧に基づき、前記フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、
　を備え、
　前記制御部は、変更された前記デッドタイムを適用して、前記フルブリッジ型スイッチング回路のスイッチング制御を行う、
　スイッチング電源装置。A switching power supply device that converts input power input from an AC power source and supplies it to a load,
A power factor correction circuit;
A DC / DC converter of a phase shift full bridge system provided at a stage subsequent to the power factor correction circuit and having a full bridge type switching circuit;
An output current detection circuit for detecting an output current supplied to the load;
An output voltage detection circuit for detecting an output voltage supplied to the load;
A power factor correction circuit output voltage detection circuit for detecting a power factor correction circuit output voltage input from the power factor correction circuit to the DC / DC converter;
Based on the power factor correction circuit output voltage, the output current, and the output voltage, a controller that dynamically changes the dead time of the full-bridge switching circuit;
With
The control unit performs switching control of the full-bridge type switching circuit by applying the changed dead time.
Switching power supply.
　前記力率改善回路は、前記制御部によりスイッチング制御されるスイッチング素子を有するアクティブ型の力率改善回路であり、
　前記交流電源から入力される入力電流を検出する入力電流検出回路と、
　前記交流電源から入力される入力電圧を検出する入力電圧検出回路と、
　をさらに備え、
　前記制御部は、前記力率改善回路出力電圧が、前記入力電流、前記入力電圧、前記出力電流、および前記出力電圧に基づき決定された目標電圧になるように前記力率改善回路の前記スイッチング素子を制御し、且つ、前記力率改善回路出力電圧、前記出力電流および前記出力電圧に基づいて、前記デッドタイムを動的に変更する、
　請求項１記載のスイッチング電源装置。The power factor correction circuit is an active power factor correction circuit having a switching element that is switching-controlled by the controller.
An input current detection circuit for detecting an input current input from the AC power supply;
An input voltage detection circuit for detecting an input voltage input from the AC power supply;
Further comprising
The control unit includes the switching element of the power factor correction circuit so that the output voltage of the power factor correction circuit becomes a target voltage determined based on the input current, the input voltage, the output current, and the output voltage. And dynamically changing the dead time based on the output voltage of the power factor correction circuit, the output current, and the output voltage.
The switching power supply device according to claim 1.
　前記力率改善回路出力電圧、前記出力電流および前記出力電圧と、前記デッドタイムと、が対応づけられたデータテーブルを有し、
　前記データテーブルに登録されたデータには、前記デッドタイムを、前記フルブリッジ型スイッチング回路に発生する共振の１／４周期としたときよりも、電力変換効率が向上する前記デッドタイムの値が含まれ、
　前記制御部は、前記データテーブルに基づいて、前記デッドタイムを動的に変化させる、
　請求項１又は請求項２に記載のスイッチング電源装置。The power factor correction circuit output voltage, the output current and the output voltage, and a data table in which the dead time is associated,
The data registered in the data table includes the value of the dead time that improves the power conversion efficiency compared to when the dead time is set to ¼ period of resonance generated in the full-bridge switching circuit. And
The control unit dynamically changes the dead time based on the data table.
The switching power supply device according to claim 1 or 2.
　交流電源から入力される入力電力を電力変換し負荷へ供給するスイッチング電源装置であって、
　力率改善回路と、
　前記力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータと、
　前記負荷へ供給される出力電流を検出する出力電流検出回路と、
　前記負荷へ供給される出力電圧を検出する出力電圧検出回路と、
　前記出力電流および前記出力電圧に基づき、前記フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、
　を備え、
　前記制御部は、変更された前記デッドタイムを適用して、前記フルブリッジ型スイッチング回路のスイッチング制御を行う、
　スイッチング電源装置。A switching power supply device that converts input power input from an AC power source and supplies it to a load,
A power factor correction circuit;
A DC / DC converter of a phase shift full bridge system provided at a stage subsequent to the power factor correction circuit and having a full bridge type switching circuit;
An output current detection circuit for detecting an output current supplied to the load;
An output voltage detection circuit for detecting an output voltage supplied to the load;
A controller that dynamically changes a dead time of the full-bridge switching circuit based on the output current and the output voltage;
With
The control unit performs switching control of the full-bridge type switching circuit by applying the changed dead time.
Switching power supply.
　前記出力電流および前記出力電圧と、前記デッドタイムと、が対応づけられたデータテーブルを有し、
　前記データテーブルに登録されたデータには、前記デッドタイムを、前記フルブリッジ型スイッチング回路に発生する共振の１／４周期としたときよりも、電力変換効率が向上する前記デッドタイムの値が含まれ、
　前記制御部は、前記データテーブルに基づいて、前記デッドタイムを動的に変更する、
　請求項４記載のスイッチング電源装置。A data table in which the output current and the output voltage are associated with the dead time;
The data registered in the data table includes the value of the dead time that improves the power conversion efficiency compared to when the dead time is set to ¼ period of resonance generated in the full-bridge switching circuit. And
The control unit dynamically changes the dead time based on the data table.
The switching power supply device according to claim 4.
　入力電力を電力変換し負荷へ供給するスイッチング電源装置であって、
　フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のＤＣ／ＤＣコンバータと、
　前記負荷へ供給される出力電流を検出する出力電流検出回路と、
　前記負荷へ供給される出力電圧を検出する出力電圧検出回路と、
　前記出力電流および前記出力電圧に基づき、前記フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、
　を備え、
　前記制御部は、変更された前記デッドタイムを適用して、前記フルブリッジ型スイッチング回路のスイッチング制御を行う、
　スイッチング電源装置。A switching power supply that converts input power into power and supplies it to a load,
A phase-shifting full-bridge DC / DC converter having a full-bridge type switching circuit;
An output current detection circuit for detecting an output current supplied to the load;
An output voltage detection circuit for detecting an output voltage supplied to the load;
A controller that dynamically changes a dead time of the full-bridge switching circuit based on the output current and the output voltage;
With
The control unit performs switching control of the full-bridge type switching circuit by applying the changed dead time.
Switching power supply.