WO2015016592A1 - Led driving integrated circuit and driving method therefor - Google Patents

Abstract

Disclosed are an LED driving integrated circuit and a driving method therefor. The LED driving integrated circuit of the present invention relates to a multi-channel AC direct-type LED driving circuit, comprising: an LED array comprising first to k-th (an integer not less than 2) LED groups connected in series; a control unit comprising a plurality of (not less than 2) switches connected to the LED array and a switch control circuit for selectively opening and closing the switches; and a valley-fill circuit, which receives the rectified voltage of an alternating current (AC) voltage, for supplying first and second variant rectified voltages to the LED array. The valley fill circuit supplies the first variant rectified voltage to an input of the first LED group of the LED array, and supplies the second variant rectified voltage to any one of the inputs of the remaining LED groups except the first LED group.

Description

LED 구동 집적회로 및 그 구동 방법LED driving integrated circuit and driving method thereof

본 발명은 조명 구동 회로 및 방법에 관한 것으로서, 특히 LED 조명을 구동하기 위한 LED 구동 집적회로, 및 그 구동 방법에 관한 것이다.BACKGROUND OF THEINVENTION 1. Field of the Invention The present invention relates to lighting drive circuits and methods, and more particularly to an LED drive integrated circuit for driving LED lighting, and a driving method thereof.

최근 에너지 절약의 하나의 방안으로서 기존의 비효율적인 광원 대신 효율이 좋은 LED 방식의 광원이 도입되는 추세이다.Recently, as one of the energy saving methods, an efficient LED type light source is introduced instead of an existing inefficient light source.

LED 조명을 구동하는 방식에는 크게 교류(AC) 전원을 DC 전원으로 변환한 후 DC 전원을 이용하여 LED를 구동하는 AC-DC 변환형 구동 방식과 교류(AC) 전원을 DC 전원으로 변환하지 않고 AC 전원으로 LED를 직접 구동하는 AC 다이렉트형 구동 방식이 있다.In the method of driving LED lighting, AC-DC conversion type driving method which largely converts AC power to DC power and then uses LED power to drive LED and AC power to AC without converting AC power to DC power There is an AC direct drive method that directly drives the LEDs as a power source.

한편, LED 조명의 품질 요소 중의 하나로 플리커 인덱스(flicker index)가 있다. LED 조명의 플리커(깜박거림) 정도를 나타내는 수치로서, LED 조명의 품질을 향상시키기 위해서는 플리커를 줄일 필요가 있다.On the other hand, one of the quality factors of LED lighting is the flicker index. As a numerical value representing the flickering degree of LED lighting, it is necessary to reduce the flicker in order to improve the quality of the LED lighting.

또한, 기존의 백열등 조명에서는, 백열등의 밝기를 조절하기 위하여 밝기 조절 장치(예컨대, 로터리식 스위치를 이용하여 밝기를 조절하는 장치)가 사용되고 있다. 따라서, LED 조명에서도 밝기를 조절하기 위한 장치가 필요하다.In addition, in the conventional incandescent lighting, a brightness adjusting device (for example, a device for adjusting brightness using a rotary switch) is used to adjust the brightness of an incandescent lamp. Therefore, there is a need for a device for adjusting the brightness even in LED lighting.

따라서 본 발명이 이루고자 하는 기술적인 과제는 LED 조명의 플리커(깜박거림)을 줄일 수 있는 AC 다이렉트형 LED 구동 회로를 제공하는 것이다.Therefore, the technical problem to be achieved by the present invention is to provide an AC direct type LED driving circuit that can reduce flicker (flashing) of the LED light.

본 발명이 이루고자 하는 다른 기술적인 과제는 밝기 조절 장치에 의한 교류전원의 페이즈컷 비율을 검출하여, LED 조명의 밝기를 조절할 수 있는 AC 다이렉트형 LED 구동 회로를 제공하는 것이다.Another technical problem to be achieved by the present invention is to provide an AC direct type LED driving circuit that can detect the phase cut ratio of AC power by the brightness control device and adjust the brightness of LED lighting.

본 발명의 실시예에 따른 LED 구동 회로는 AC 다이렉트형 LED 구동 회로로서, 직렬로 연결된 제1 내지 제k(2이상의 정수) LED 그룹을 포함하는 LED 어레이; 상기 LED 어레이에 연결되는 복수(2이상)의 스위치들과 상기 스위치들을 선택적으로 개폐하기 위한 스위치 제어회로를 포함하는 제어 유닛; 및 교류(AC) 전압의 정류 전압을 수신하여 상기 LED 어레이로 제1 및 제2 변형 정류 전압들을 공급하는 밸리 필 회로를 포함한다.An LED driving circuit according to an embodiment of the present invention is an AC direct type LED driving circuit, comprising: an LED array including first to kth (integer two or more) LED groups connected in series; A control unit including a plurality (two or more) of switches connected to the LED array and a switch control circuit for selectively opening and closing the switches; And a valley fill circuit that receives a rectified voltage of an alternating current (AC) voltage and supplies first and second modified rectified voltages to the LED array.

상기 밸리 필 회로는 상기 LED 어레이의 제1 LED 그룹의 입력으로 상기 제1 변형 정류 전압을 공급하고, 상기 제1 LED 그룹을 제외한 나머지 LED 그룹의 어느 하나의 입력으로 상기 제2 변형 정류 전압을 공급하고, 상기 제1 내지 제 k LED 그룹 각각은 적어도 하나의 LED를 포함하며, 하나의 LED 그룹 내의 LED가 둘 이상일 때 둘 이상의 LED는 직렬, 병렬 또는 직렬과 병렬이 혼합된 형태로 연결된다.The valley fill circuit supplies the first modified rectified voltage to an input of a first LED group of the LED array, and supplies the second modified rectified voltage to an input of any other LED group except the first LED group. Each of the first to k-th LED groups includes at least one LED, and when two or more LEDs are included in one LED group, the two or more LEDs are connected in series, parallel, or a mixture of series and parallel.

상기 밸리 필 회로는 제1 노드와 제2 노드 사이에 연결된 제1 커패시터; 상기 제2 노드와 제3 노드 사이에 연결된 제1 다이오드; 상기 제3 노드와 접지 사이에 연결된 제2 커패시터; 상기 접지와 상기 제2 노드 사이에 연결된 제2 다이오드; 및 상기 제3 노드와 제4 노드 사이에 연결된 제3 다이오드를 포함할 수 있다.The valley fill circuit may include a first capacitor connected between a first node and a second node; A first diode connected between the second node and a third node; A second capacitor connected between the third node and ground; A second diode connected between the ground and the second node; And a third diode connected between the third node and the fourth node.

상기 제1 노드는 상기 제1 LED 그룹의 입력과 연결되고, 상기 제4 노드는 상기 제1 내지 제k(2이상의 정수) LED 그룹들 중 제j LED 그룹의 입력과 연결되며, 상기 j는 2 이상 k 이하의 정수이다.The first node is connected to an input of the first LED group, the fourth node is connected to an input of a jth LED group of the first to kth (integer greater than or equal to) LED groups, and j is 2 It is an integer greater than or equal to k.

상기 제1 변형 정류 전압은 상기 제1 노드의 전압이고, 상기 제2 변형 정류 전압은 상기 제4 노드의 전압일 수 있다.The first modified rectified voltage may be a voltage of the first node, and the second modified rectified voltage may be a voltage of the fourth node.

상기 LED 어레이는 상기 제j LED 그룹의 입력과 제 (j-1) LED 그룹의 출력 사이에 연결되는 다이오드를 더 포함할 수 있다.The LED array may further include a diode connected between the input of the j th LED group and the output of the (j-1) LED group.

상기 밸리 필 회로는 상기 제1 커패시터와 상기 제2 커패시터 사이에 연결되는 저항을 더 포함할 수 있다.The valley fill circuit may further include a resistor connected between the first capacitor and the second capacitor.

상기 복수의 스위치들은 제1 내지 제m(2이상의 정수) 스위치를 포함하며, 상기 스위치 제어회로는 상기 제1 내지 제m 스위치들 각각을 선택적으로 개폐할 수 있다.The plurality of switches may include first to m th switches, wherein the switch control circuit may selectively open and close each of the first to m th switches.

상기 제어 유닛은 상기 제1 내지 제m 스위치들 각각에 흐르는 전류를 조절함으로써 상기 LED 어레이의 밝기를 조절하는 아날로그 디밍부를 더 포함할 수 있다.The control unit may further include an analog dimming unit for adjusting the brightness of the LED array by adjusting the current flowing through each of the first to m th switches.

상기 m은 상기 k와 동일하거나 작다.M is equal to or less than k.

상기 스위치 제어 회로는 밸리 구간에서 상기 제1 노드로부터 상기 제1 내지 제 (j-1) LED 그룹을 통해 전류가 흐르는 동시에, 상기 제4 노드로부터 상기 제 j LED 그룹 내지 제 k LED 그룹을 통해 전류가 흐르도록 제어신호를 생성할 수 있다.In the switch control circuit, current flows through the first to (j-1) LED groups from the first node in a valley section, and current flows through the j th to k th LED groups from the fourth node. The control signal can be generated to flow.

본 발명의 다른 실시예에 따른 LED 구동 회로는 AC 다이렉트형 LED 조명 구동 회로로서, 직렬로 연결된 제1 내지 제n(2이상의 정수) LED부를 포함하며, 페이즈 컷된 교류(AC) 전압을 이용하여 구동되는 LED 어레이; 및 상기 LED 어레이에 연결되는 제어 유닛을 포함한다.The LED driving circuit according to another embodiment of the present invention is an AC direct type LED lighting driving circuit, including first to nth (integer of 2 or more) LEDs connected in series, and driven using a phase cut AC voltage. An LED array; And a control unit coupled to the LED array.

상기 제어 유닛은 상기 LED 어레이에 연결되는 제1 내지 제m(2이상의 정수) 스위치들을 포함하는 다채널 스위치 회로; 상기 제1 내지 제m 스위치들 각각을 선택적으로 개폐하기 위한 다채널 스위치 제어회로; 상기 페이즈 컷된 정류 전압을 수신하여, 페이즈 컷된 비율을 나타내는 듀티 정보를 검출하여 듀티 검출 신호(PDS)를 생성하는 페이즈 검출부; 상기 듀티 검출 신호에 응답하여 디밍 기준 전압을 생성하는 페이즈-디밍 제어부; 및 상기 디밍 기준 전압에 따라 상기 제1 내지 제m 스위치들 각각에 흐르는 전류를 조절함으로써 상기 LED 어레이의 밝기를 조절하는 아날로그 디밍부를 포함한다.The control unit includes a multichannel switch circuit including first to mth (integer two or more) switches connected to the LED array; A multi-channel switch control circuit for selectively opening and closing each of the first to m th switches; A phase detector configured to receive the phase cut rectified voltage and detect duty information indicating a phase cut ratio to generate a duty detection signal PDS; A phase-dimming controller configured to generate a dimming reference voltage in response to the duty detection signal; And an analog dimming unit for adjusting the brightness of the LED array by adjusting a current flowing through each of the first to m th switches according to the dimming reference voltage.

상기 제어 유닛은 상기 페이즈 컷된 교류(AC) 전압을 발생하는 페이즈 컷 디머의 동작에 필요한 홀딩 전류(holding current)를 흐르게 하는 브리더 회로를 더 포함할 수 있다.The control unit may further include a breather circuit for flowing a holding current required for the operation of the phase cut dimmer to generate the phase cut alternating current (AC) voltage.

상기 페이즈 검출부는 비교 대상 전압과 비교 기준 전압을 비교하여 상기 듀티 검출 신호를 발생하는 비교기를 포함하며, 상기 비교 대상 전압(Vc)은 상기 페이즈 컷된 정류 전압에 기초한 전압일 수 있다.The phase detector includes a comparator configured to compare the comparison target voltage and the comparison reference voltage to generate the duty detection signal, and the comparison target voltage Vc may be a voltage based on the phase-cut rectified voltage.

상기 페이즈 검출부는 비교 대상 전압을 수신하여 상기 듀티 검출 신호를 발생하는 슈미트 트리거를 포함하며, 상기 비교 대상 전압은 상기 페이즈 컷된 정류 전압에 기초한 전압일 수 있다.The phase detector may include a Schmitt trigger that receives the comparison target voltage and generates the duty detection signal, and the comparison target voltage may be a voltage based on the phase cut rectified voltage.

상기 페이즈 검출부는 상기 페이즈 컷된 정류 전압이 입력되는 노드와 접지 사이에 직렬로 연결되는 저항과 제너 다이오드를 포함할 수 있다.The phase detector may include a resistor and a zener diode connected in series between a node to which the phase-cut rectified voltage is input and ground.

상기 페이즈 디밍 제어부는 상기 듀티 검출 신호에 응답하여 제1 기준 전압과 제2 기준전압을 멀티플렉싱하여 출력하는 멀티플렉서; 및 상기 멀티플렉서의 출력을 로우패스 필터링하여 상기 디밍 기준 전압으로 출력하는 로우패스 필터를 포함할 수 있다.The phase dimming controller may include a multiplexer configured to multiplex a first reference voltage and a second reference voltage in response to the duty detection signal; And a low pass filter configured to low pass filter the output of the multiplexer to output the dimming reference voltage.

상기 페이즈 디밍 제어부는 상기 듀티 검출 신호에 응답하여 제1 기준 전압과 제2 기준전압을 멀티플렉싱하여 출력하는 멀티플렉서; 상기 멀티플렉서의 출력에 연결되고, 샘플링 클락 신호에 응답하여 개폐되는 샘플링 스위치; 및 상기 샘플링 스위치의 출력을 로우패스 필터링하여 상기 디밍 기준 전압으로 출력하는 로우패스 필터를 포함할 수 있다.The phase dimming controller may include a multiplexer configured to multiplex a first reference voltage and a second reference voltage in response to the duty detection signal; A sampling switch connected to an output of the multiplexer, the sampling switch being opened and closed in response to a sampling clock signal; And a low pass filter configured to low pass filter the output of the sampling switch and output the dimming reference voltage.

상기 페이즈 디밍 제어부는 상기 듀티 검출 신호에 따라 가변되는 N-비트 디지털 코드를 생성하고, 생성된 디지털 코드를 아날로그 전압으로 변환하여 상기 디밍 기준 전압을 생성할 수 있다.The phase dimming controller may generate an N-bit digital code that is variable according to the duty detection signal, and generate the dimming reference voltage by converting the generated digital code into an analog voltage.

상기 LED 구동 회로는 상기 페이즈 컷된 교류(AC) 전압의 정류 전압을 발생하는 정류기; 상기 정류기에 연결되는 다이오드; 및 상기 다이오드와 상기 LED 어레이 사이에 연결되어, 상기 LED 어레이로 변형 정류 전압을 공급하는 밸리 필 회로를 더 포함할 수 있다.The LED driving circuit includes a rectifier for generating a rectified voltage of the phase cut AC voltage; A diode coupled to the rectifier; And a valley fill circuit connected between the diode and the LED array to supply a modified rectified voltage to the LED array.

상기 변형 정류 전압은 제1 및 제2 변형 정류 전압을 포함하고, 상기 밸리 필 회로는 상기 LED 어레이의 제1 LED 그룹의 입력으로 상기 제1 변형 정류 전압을 공급하고, 상기 제1 LED 그룹을 제외한 나머지 LED 그룹의 어느 하나의 입력으로 상기 제2 변형 정류 전압을 공급할 수 있다.The modified rectified voltage includes first and second modified rectified voltages, and the valley fill circuit supplies the first modified rectified voltage to an input of a first LED group of the LED array and excludes the first LED group. The second modified rectified voltage may be supplied to any one input of the remaining LED groups.

상기 밸리 필 회로는 제1 노드와 제2 노드 사이에 연결된 제1 커패시터; 상기 제2 노드와 제3 노드 사이에 연결된 제1 다이오드; 상기 제3 노드와 접지 사이에 연결된 제2 커패시터; 상기 접지와 상기 제2 노드 사이에 연결된 제2 다이오드; 및 상기 제3 노드와 제4 노드 사이에 연결된 제3 다이오드를 포함하며, 상기 제1 노드는 상기 제1 LED 그룹의 입력과 연결되고, 상기 제4 노드는 상기 제1 내지 제k(2이상의 정수) LED 그룹들 중 제j LED 그룹의 입력과 연결되며, 상기 j는 2 이상 k 이하의 정수이고, 상기 LED 어레이는 상기 제j LED 그룹의 입력과 제 (j-1) LED 그룹의 출력 사이에 연결되는 다이오드를 더 포함할 수 있다.The valley fill circuit may include a first capacitor connected between a first node and a second node; A first diode connected between the second node and a third node; A second capacitor connected between the third node and ground; A second diode connected between the ground and the second node; And a third diode connected between the third node and a fourth node, wherein the first node is connected to an input of the first LED group, and the fourth node is the first to kth integer greater than or equal to two. ) J is connected to the input of the j LED group of the LED group, j is an integer of 2 or more k and less than, the LED array is between the input of the j LED group and the output of the (j-1) LED group. It may further include a diode connected.

본 발명의 실시예에 따른 LED 구동 회로는 AC 다이렉트형 LED 구동 회로로서, 직렬로 연결된 제1 내지 제k(2이상의 정수) LED 그룹을 포함하는 LED 어레이; 상기 LED 어레이에 연결되는 복수(2이상)의 스위치들과 상기 스위치들을 선택적으로 개폐하기 위한 스위치 제어회로를 포함하는 제어 유닛; 및 교류(AC) 전압의 정류 전압을 수신하여 상기 LED 어레이로 전류를 공급하기 위한 스위처블 필 회로를 포함한다.An LED driving circuit according to an embodiment of the present invention is an AC direct type LED driving circuit, comprising: an LED array including first to kth (integer two or more) LED groups connected in series; A control unit including a plurality (two or more) of switches connected to the LED array and a switch control circuit for selectively opening and closing the switches; And a switchable fill circuit for receiving a rectified voltage of an alternating current (AC) voltage and supplying current to the LED array.

상기 스위처블 필 회로는 제1 구간에서는 상기 LED 어레이의 상기 제1 LED 그룹의 입력으로 제1 입력 전류를 제공하고, 제2 구간에서는 상기 LED 어레이의 상기 제1 LED 그룹의 입력으로 제2 입력 전류를 제공하며, 상기 제1 LED 그룹을 제외한 나머지 LED 그룹의 어느 하나의 입력으로 제3 입력 전류를 제공한다.The switchable fill circuit provides a first input current to an input of the first LED group of the LED array in a first section, and a second input current to an input of the first LED group of the LED array in a second section. Provides a third input current to any one input of the remaining LED group except the first LED group.

상기 LED 구동 회로는 상기 제1 구간과 상기 제2 구간에서 상기 스위처블 필 회로가 다르게 동작하도록 제어하는 스위처블 필 제어회로를 더 포함할 수 있다.The LED driving circuit may further include a switchable fill control circuit for controlling the switchable fill circuit to operate differently in the first section and the second section.

상기 스위처블 필 회로는. 제1 노드와 제2 노드 사이에 연결된 저항; 상기 제2 노드와 접지 사이에 연결된 커패시터; 상기 제2 노드와 제3 노드 사이에 연결되고, 또한 상기 스위처블 필 제어회로에 연결되는 트랜지스터; 상기 저항에 병렬로 연결되는 제1 다이오드; 및 상기 제3 노드와 제4 노드 사이에 연결되는 제2 다이오드를 포함하며, 상기 제1 노드는 상기 제1 LED 그룹의 입력과 연결되고, 상기 제4 노드는 상기 제1 내지 제k(2이상의 정수) LED 그룹들 중 제j LED 그룹의 입력과 연결될 수 있다.The switchable fill circuit is. A resistor coupled between the first node and the second node; A capacitor coupled between the second node and ground; A transistor connected between the second node and a third node and further connected to the switchable fill control circuit; A first diode connected in parallel with the resistor; And a second diode connected between the third node and a fourth node, wherein the first node is connected with an input of the first LED group, and the fourth node is connected to the first through kths. Integer) may be connected to an input of the j th LED group among the LED groups.

상기 스위처블 필 제어회로는 상기 제1 구간에서는 상기 트랜지스터를 오프(off)시키고, 상기 제2 구간에서는 상기 트랜지스터를 온(on)시킬 수 있다.The switchable fill control circuit may turn off the transistor in the first section and turn on the transistor in the second section.

본 발명의 실시 예에 따르면, LED 조명의 플리커(깜박거림)을 줄일 수 있다.According to an embodiment of the present invention, it is possible to reduce flicker (flashing) of the LED light.

또한, 본 발명의 실시 예에 따르면, 밝기 조절 장치에 의한 교류전원의 페이즈컷 비율을 검출하여, LED 조명의 밝기를 조절할 수 있다. 특히, 기존의 백열등 등에서 사용되는 밝기 조절 장치(예컨대, 로터리식 스위치)에 의한 교류전원의 페이즈컷 비율을 검출하여, LED 조명의 밝기를 제어함으로써, 기존 밝기 조절 장치와 호환 가능하다.In addition, according to an embodiment of the present invention, by detecting the phase cut ratio of the AC power by the brightness control device, it is possible to adjust the brightness of the LED light. In particular, by detecting the phase cut ratio of the AC power by the brightness control device (for example, rotary switch) used in the conventional incandescent lamp, and control the brightness of the LED light, it is compatible with the existing brightness control device.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 일 실시예에 따른 LED 구동 회로의 개략적인 블록도이다.1 is a schematic block diagram of an LED driving circuit according to an embodiment of the present invention.

도 2는 도 1에 도시된 필터/정류기, 밸리 필 회로 및 LED 어레이의 일 실시예를 나타내는 회로도이다.FIG. 2 is a circuit diagram illustrating one embodiment of the filter / rectifier, valley fill circuit, and LED array shown in FIG. 1.

도 3은 정류 전압과 밸리 필 회로의 출력인 제1 변형 정류 전압의 일 실시예를 나타내는 개략적인 전압 파형도이다.3 is a schematic voltage waveform diagram illustrating one embodiment of a rectified voltage and a first modified rectified voltage that is an output of a valley fill circuit.

도 4는 밸리 필 회로가 없는 경우의 LED 휘도를 나타낸다.4 shows LED brightness in the absence of a valley fill circuit.

도 5는 밸리 필 회로가 있는 경우의 LED 휘도를 나타낸다.5 shows the LED brightness when there is a valley fill circuit.

도 6은 AC 전원의 전압과 전류 파형을 나타낸다.6 shows the voltage and current waveforms of the AC power supply.

도 7 내지 도 10은 본 발명의 실시예에 따른 밸리 필 회로, LED 어레이 및 다채널 스위치 회로의 다양한 변형예를 나타내는 회로도이다.7 to 10 are circuit diagrams illustrating various modifications of the valley fill circuit, the LED array, and the multichannel switch circuit according to the exemplary embodiment of the present invention.

도 11 및 도 12는 각각 본 발명의 다른 실시예에 따른 LED 조명 구동 회로의 개략적인 블록도이다.11 and 12 are schematic block diagrams of LED lighting driving circuits according to another embodiment of the present invention, respectively.

도 13 및 도 14는 각각 도 11 및 도 12에 도시된 LED 조명 구동 회로의 변형예를 나타내는 블록도이다.13 and 14 are block diagrams showing modifications of the LED lighting driving circuit shown in FIGS. 11 and 12, respectively.

도 15는 정류 전압의 다양한 실시예를 나타내는 전압 파형도들이다.15 are voltage waveform diagrams illustrating various embodiments of rectified voltages.

도 16은 LED 전류의 다양한 실시예를 나타내는 전류 파형도들이다.16 are current waveform diagrams illustrating various embodiments of LED current.

도 17은 본 발명의 일 실시예에 따른 페이즈 검출부를 나타내는 회로도이다.17 is a circuit diagram illustrating a phase detector according to an exemplary embodiment of the present invention.

도 18은 본 발명의 다른 실시예에 따른 페이즈 검출부를 나타내는 회로도이다.18 is a circuit diagram illustrating a phase detector according to another exemplary embodiment of the present invention.

도 19는 본 발명의 또 다른 실시예에 따른 페이즈 검출부를 나타내는 회로도이다.19 is a circuit diagram illustrating a phase detector according to another embodiment of the present invention.

도 20은 본 발명의 일 실시예에 따른 페이즈-디밍 제어부를 나타내는 회로도이다.20 is a circuit diagram illustrating a phase-dimming control unit according to an embodiment of the present invention.

도 21은 본 발명의 다른 실시예에 따른 페이즈-디밍 제어부를 나타내는 회로도이다.21 is a circuit diagram illustrating a phase-dimming control unit according to another embodiment of the present invention.

도 22는 듀티 검출 신호 및 샘플링 클락 신호의 파형의 일 실시예를 나타낸다.22 illustrates one embodiment of waveforms of the duty detection signal and the sampling clock signal.

도 23은 본 발명의 또 다른 실시예에 따른 페이즈-디밍 제어부를 나타내는 회로도이다.23 is a circuit diagram illustrating a phase-dimming control unit according to another embodiment of the present invention.

도 24는 본 발명의 또 다른 실시예에 따른 LED 조명 구동 회로의 개략적인 블록도이다.24 is a schematic block diagram of an LED lighting driving circuit according to another embodiment of the present invention.

도 25는 도 24에 도시된 LED 조명 구동 회로의 변형예를 나타내는 블록도이다.FIG. 25 is a block diagram illustrating a modification of the LED lighting driving circuit shown in FIG. 24.

도 26 및 도 27은 각각 디밍 프로파일의 일 예를 도시하는 그래프이다.26 and 27 are graphs each showing an example of a dimming profile.

도 28은 본 발명의 또 다른 실시예에 따른 LED 조명 구동 회로의 개략적인 블록도이다.28 is a schematic block diagram of an LED lighting driving circuit according to another embodiment of the present invention.

도 29는 도 28에 도시된 필터/정류기,스위쳐블 필 회로, 다채널 스위치 및 LED 어레이의 일 실시예를 나타내는 회로도이다.FIG. 29 is a circuit diagram illustrating an embodiment of the filter / rectifier, switchable fill circuit, multichannel switch, and LED array shown in FIG. 28.

도 30은 도 29에 도시된 LED 조명 구동 회로의 구간 1에서의 동작을 설명하기 위한 회로도이다.FIG. 30 is a circuit diagram for describing an operation insection 1 of the LED lighting driving circuit illustrated in FIG. 29.

도 31은 도 29에 도시된 LED 조명 구동 회로의 구간 1에서의 동작을 설명하기 위한 개략적인 파형도이다.FIG. 31 is a schematic waveform diagram illustrating an operation insection 1 of the LED lighting driving circuit illustrated in FIG. 29.

도 32는 도 29에 도시된 LED 조명 구동 회로의 구간 2에서의 동작을 설명하기 위한 회로도이다.FIG. 32 is a circuit diagram for describing an operation in a section 2 of the LED lighting driving circuit illustrated in FIG. 29.

도 33은 도 29에 도시된 LED 조명 구동 회로의 구간 2에서의 동작을 설명하기 위한 개략적인 파형도이다.FIG. 33 is a schematic waveform diagram illustrating an operation in section 2 of the LED lighting driving circuit illustrated in FIG. 29.

도 34는 기존의 AC 다이렉트형 LED 구동 회로에서의 LED 입력 전압 및 전류를 개략적으로 나타내는 파형도이다.34 is a waveform diagram schematically illustrating an LED input voltage and a current in a conventional AC direct LED driving circuit.

도 35는 도 30 및 도 32에 도시된 본 발명의 실시예에 따른 LED 조명 구동 회로에서의 LED 입력 전압 및 전류를 개략적으로 나타내는 파형도이다.35 is a waveform diagram schematically illustrating an LED input voltage and a current in the LED lighting driving circuit according to the embodiment of the present invention shown in FIGS. 30 and 32.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.Specific structural to functional descriptions of the embodiments according to the inventive concept disclosed herein are merely illustrated for the purpose of describing the embodiments according to the inventive concept. It may be embodied in various forms and should not be construed as limited to the embodiments set forth herein.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Embodiments according to the inventive concept may be variously modified and have various forms, so specific embodiments are illustrated in the drawings and described in detail herein. However, this is not intended to limit the embodiments in accordance with the concept of the present invention to a particular disclosed form, it should be understood to include all changes, equivalents, and substitutes included in the spirit and scope of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 LED 구동 회로의 개략적인 블록도이다. 도 2는 도 1에 도시된 필터/정류기, 밸리 필 회로 및 LED 어레이의 일 실시예를 나타내는 회로도이다. 도 1 및 도 2를 참조하면, LED 구동회로(10)는 필터/정류기(110), 밸리 필 회로(valley fill circuit, 120), 및 제어 유닛(130)을 포함한다.1 is a schematic block diagram of an LED driving circuit according to an embodiment of the present invention. FIG. 2 is a circuit diagram illustrating one embodiment of the filter / rectifier, valley fill circuit, and LED array shown in FIG. 1. 1 and 2, theLED drive circuit 10 includes a filter /rectifier 110, avalley fill circuit 120, and acontrol unit 130.

필터/정류기(110)는 교류(AC) 전원(101)로부터 교류(AC) 전압(Vac)을 수신하여 잡음 필터링 및 정류하여 정류 전압(Vr)을 출력한다. 교류(AC) 전압(Vac)은 상용 교류 전압(예컨대, 110V, 220V 등)일 수 있으나 이에 한정되는 것은 아니다.The filter /rectifier 110 receives an alternating current (AC) voltage Vac from an alternating current (AC)power source 101, filters noise, rectifies the noise, and outputs a rectified voltage Vr. The AC voltage Vac may be a commercial AC voltage (eg, 110V, 220V, etc.), but is not limited thereto.

도 3의 (a)는 정류 전압(Vr)의 일 실시예를 나타내는 개략적인 전압 파형도이다. 밸리 필 회로(120)는 정류 전압(Vr)을 수신하여 LED 어레이(190)로 제1 및 제2 변형 정류 전압들(Vvf1, Vvf2)을 출력한다.3A is a schematic voltage waveform diagram illustrating an embodiment of the rectified voltage Vr. Thevalley fill circuit 120 receives the rectified voltage Vr and outputs first and second modified rectified voltages Vvf1 and Vvf2 to theLED array 190.

도 3의 (b)는 밸리 필 회로(120)의 출력인 제1 변형 정류 전압(Vvf1)과 제2 변형 정류 전압(Vvf2)의 일 실시예를 나타내는 개략적인 전압 파형도이다. 도 3 (b)를 참조하면, 제1 변형 정류 전압(Vvf1)은 도 2의 제1 노드(N1)의 전압을 나타내며 정류 전압(Vr)과 달리, 일정한 하한 전압 이하로 감소하지 않는다. 또한 제2 변형 정류 전압(Vvf2)는 도 2의 제4 노드(N4)의 전압을 나타내며 제1 변형 정류 전압(Vvf1)과 마찬가지로 일정한 하한 전압 이하로 감소하지 않는다. 일 실시예에서, 밸리 필 회로(120)는 적어도 하나의 커패시터를 이용하여 정류 전압(Vr)의 파형 중 특정 전압 이하로 떨어진 밸리(valley) 구간의 전압을 하한 전압 이상이 되도록 변형할 수 있다.FIG. 3B is a schematic voltage waveform diagram illustrating an embodiment of the first modified rectified voltage Vvf1 and the second modified rectified voltage Vvf2, which are outputs of thevalley fill circuit 120. Referring to FIG. 3B, the first modified rectified voltage Vvf1 represents the voltage of the first node N1 of FIG. 2 and unlike the rectified voltage Vr, does not decrease below a certain lower limit voltage. In addition, the second modified rectified voltage Vvf2 represents the voltage of the fourth node N4 of FIG. 2 and does not decrease below a certain lower limit voltage like the first modified rectified voltage Vvf1. According to an exemplary embodiment, thevalley fill circuit 120 may modify the voltage of the valley section, which falls below a specific voltage, among the waveforms of the rectified voltage Vr using the at least one capacitor to be above the lower limit voltage.

도 3 (a)와 같은 정류 전압(Vr)이 LED 어레이(190)로 직접 인가된다고 가정하면, 정류 전압(Vr)이 하한 전압 이하로 떨어지는 구간 1에서는, LED 어레이(190)로 전류가 흐르지 않는다. 이에 따라, LED 어레이(190)가 구동되지 않아 발광하지 않는다. 따라서, 도 4에 도시된 바와 같이, 구간 1에서는 LED 어레이(190)가 전부 오프(off)되어 LED 휘도가 0이 된다. 이에 따라, 플리커 현상이 심하다.Assuming that the rectified voltage Vr as shown in FIG. 3A is directly applied to theLED array 190, in theperiod 1 in which the rectified voltage Vr falls below the lower limit voltage, no current flows to theLED array 190. . Accordingly, theLED array 190 is not driven and does not emit light. Therefore, as shown in FIG. 4, in theinterval 1, theLED array 190 is turned off to all LED brightness. As a result, the flicker phenomenon is severe.

이에 반해, 도 3 (b)와 같이 밸리 필 회로(120)에 의해 변형된 정류 전압(Vvf1, Vvf2)이 LED 어레이(190)로 인가되면, 구간 1("밸리 구간"이라 함)에서도, 밸리 필 회로(120)의 적어도 하나의 커패시터에 있는 전하가 LED 어레이(190)로 방전됨으로써, LED 어레이(190)의 일부에 전류가 흐르고 발광한다. 이에 따라, LED 어레이(190)가 전부 오프되는 구간은 발생하지 않는다. 따라서, 도 5에 도시된 바와 같이, 구간 1에서도 LED 어레이(190)가 일부 온(on)되어 LED 휘도가 일정 값이 이상이 유지되므로, 플리커 현상이 줄어든다.In contrast, when the rectified voltages Vvf1 and Vvf2 modified by thevalley fill circuit 120 are applied to theLED array 190 as shown in FIG. The charge in at least one capacitor of thefill circuit 120 is discharged to theLED array 190, whereby a current flows and emits light in a portion of theLED array 190. As a result, a section in which theLED array 190 is completely turned off does not occur. Therefore, as shown in FIG. 5, since theLED array 190 is partially turned on even ininterval 1, the LED brightness is maintained at a predetermined value or more, thereby reducing flicker.

본 발명의 일 실시예에 따른 LED 어레이(190a)는 직렬로 연결된 제1 내지 제k(2이상의 정수) LED 그룹(191-1~191-k, k는 2이상의 정수)을 포함할 수 있다. 각 LED 그룹(191-1~191-k)은 적어도 하나의 LED를 포함할 수 있고, 복수의 LED들을 포함할 수도 있다. 복수의 LED들을 포함하는 경우, 하나의 LED 그룹 내에서 복수의 LED 들은 직렬, 병렬 또는 직렬과 병렬이 혼합된 형태로 연결될 수 있다.TheLED array 190a according to an exemplary embodiment of the present invention may include first to kth (integer of 2 or more) LED groups 191-1 to 191-k (k is an integer of 2 or more) connected in series. Each LED group 191-1 to 191-k may include at least one LED, and may include a plurality of LEDs. In the case of including a plurality of LEDs, the plurality of LEDs in one LED group may be connected in series, parallel, or a mixture of series and parallel.

제어 유닛(130)은 LED 어레이(190)에 연결되는 m(2이상의 정수)개의 스위치들을 포함하는 다채널 스위치 회로(140) 및 상기 스위치들을 선택적으로 개폐하기 위한 다채널 스위치 제어회로(150)를 포함한다.Thecontrol unit 130 includes amulti-channel switch circuit 140 including m (integer 2 or more) switches connected to theLED array 190 and a multi-channelswitch control circuit 150 for selectively opening and closing the switches. Include.

도 2의 실시예에서는 다채널 스위치 회로(140a)는 제1 내지 제k(2이상의 정수) LED 그룹(191-1~191-k) 각각에 일대일로 대응하여 구비되는 m개의 스위치들(141-1~141-m)을 포함할 수 있다. 즉 m과 k가 동일할 수 있다. 제1 내지 제m 스위치(141-1~141-m) 각각은 대응하는 LED 그룹(191-1~191-k)의 출력 노드(N2i, N3i, ..., Nki)에 연결되고, 다채널 스위치 제어회로(150)에 의하여 선택적으로 개폐됨으로써, LED 그룹들을 선택적으로 구동할 수 있도록 한다.In the embodiment of FIG. 2, themulti-channel switch circuit 140a includes m switches 141-1 provided in a one-to-one correspondence with each of the first to kth (integers of two or more) LED groups 191-1 to 191-k. 1 to 141-m). That is, m and k may be the same. Each of the first to m th switches 141-1 to 141-m is connected to an output node N2i, N3i,..., Nki of the corresponding LED group 191-1 to 191-k, and is multi-channel. By selectively opening and closing by theswitch control circuit 150, it is possible to selectively drive the LED groups.

도 2의 실시예에서는, LED 그룹의 수(k)와 스위치들의 수(m)가 동일하나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 이에 대한 다양한 실시예는 후술된다.In the embodiment of FIG. 2, the number k of LED groups and the number m of switches are the same, but embodiments of the present invention are not limited thereto. Various embodiments thereof will be described later.

도 2의 실시예에서, 필터/정류기(110a)는 브리지 다이오드로 구현될 수 있다.In the embodiment of FIG. 2, filter /rectifier 110a may be implemented as a bridge diode.

도 2의 실시예에서, 밸리 필 회로(120a)는 제1 및 제2 커패시터(121, 122), 및 제1 내지 제3 다이오드(123~125)를 포함한다.In the embodiment of FIG. 2, thevalley fill circuit 120a includes first andsecond capacitors 121 and 122, and first tothird diodes 123 to 125.

제1 커패시터(121)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결되고, 제1 다이오드(123)는 제2 노드(N2)와 제3 노드(N3) 사이에 연결되며 제2 커패시터(122)는 제3 노드(N3)와 접지 사이에 연결될 수 있다. 또한, 제2 다이오드(124)는 접지와 제2 노드(N2) 사이에 연결되고, 제3 다이오드(125)는 제3 노드(N3)와 제4 노드(N4) 사이에 연결될 수 있다.Thefirst capacitor 121 is connected between the first node N1 and the second node N2, and thefirst diode 123 is connected between the second node N2 and the third node N3, and The twocapacitors 122 may be connected between the third node N3 and ground. In addition, thesecond diode 124 may be connected between the ground and the second node N2, and thethird diode 125 may be connected between the third node N3 and the fourth node N4.

제1 노드(N1)는 LED 어레이(190a)의 제1 LED 그룹(191-1)의 입력과 연결되고, 제4 노드(N4)는 제1 내지 제k LED 그룹 중 제1 LED 그룹(191-1)을 제외한 나머지 LED 그룹(191-2~191-k)의 어느 하나의 입력과 연결될 수 있다.The first node N1 is connected to the input of the first LED group 191-1 of theLED array 190a, and the fourth node N4 is the first LED group 191-among the first to kth LED groups. Except 1) may be connected to any one input of the remaining LED group (191-2 ~ 191-k).

예를 들어, 제4 노드(N4)는 상기 제1 내지 제k(2이상의 정수) LED 그룹들(191-1~191-k) 중 제j LED 그룹(191-j)의 입력과 연결된다. 이 때, j는 2 이상 k 이하의 정수이다. 그리고, 제j LED 그룹과 제(j-1) LED 그룹 사이에 역류 방지용 다이오드(192)가 있고, 제4 노드(N4)는 역류 방지용 다이오드(192)와 제j LED 그룹(191-j) 사이에 연결될 수 있다.For example, the fourth node N4 is connected to an input of the j th LED group 191-j among the first to k th (integer of 2 or more) LED groups 191-1 to 191-k. At this time, j is an integer of 2 or more and k or less. In addition, there is abackflow prevention diode 192 between the jth LED group and the (j-1) th LED group, and the fourth node N4 is disposed between thebackflow prevention diode 192 and the jth LED group 191-j. Can be connected to.

역류 방지 다이오드(192)는 하나의 LED 그룹(예컨대, 제 (j-1) LED 그룹)의 출력과 다음 LED 그룹(예컨대, 제j LED 그룹(191-j))의 입력 사이에 연결될 수 있다. 도 5의 실시예에서는, 역류 방지 다이오드(192)는 제2 LED 그룹(191-2)의 출력과 제3 LED 그룹(191-3)의 입력 사이에 연결되나, 이에 한정되지 않는다.Thebackflow prevention diode 192 may be connected between the output of one LED group (eg, (j-1) LED group) and the input of the next LED group (eg, j-th LED group 191-j). In the embodiment of FIG. 5, thebackflow prevention diode 192 is connected between the output of the second LED group 191-2 and the input of the third LED group 191-3, but is not limited thereto.

제1 노드(N1)는 LED 어레이(190a)의 제1 LED 그룹(191-1)의 입력과 연결되고, 제4 노드(N4)는 제3 LED 그룹(191-3)의 입력, 즉 역류 방지 다이오드(192)의 출력과 연결된다.The first node N1 is connected to an input of the first LED group 191-1 of theLED array 190a, and the fourth node N4 is an input of the third LED group 191-3, that is, preventing backflow. Is connected to the output of thediode 192.

이에 따라, 제1 노드(N1)를 통해 제1 LED 그룹(191-1)의 입력으로 1차 전류 경로가 형성될 수 있고, 제4 노드(N4)를 통해 제3 LED 그룹(191-3)의 입력으로 2차 전류 경로가 형성될 수 있다.Accordingly, a primary current path may be formed through an input of the first LED group 191-1 through the first node N1, and a third LED group 191-3 through the fourth node N4. A secondary current path can be formed with the input of.

설명의 편의상, 제1 노드(N1)와 제4 노드(N4) 사이에 연결된 LED들을 1차 전류 경로에 연결된 LED그룹(GR1)으로, 제4 노드(N4) 이후에 연결된 LED들을 2차 전류 경로에 연결된 LED그룹(GR2)으로 분류한다.For convenience of description, the LEDs connected between the first node N1 and the fourth node N4 are connected to the LED group GR1 connected to the primary current path, and the LEDs connected after the fourth node N4 are connected to the secondary current path. Classify LED group connected to GR2.

제4 노드(N4)가 제j LED 그룹(191-j)의 입력과 연결된다고 가정하면, 제 1 LED 그룹(191-1)부터 제 (j-1) LED 그룹까지 연결된 LED들을 GR1로, 제 j LED 그룹(191-j)부터 제 k LED 그룹(191-k)까지 연결된 LED들을 GR2로 분류할 수 있다.제어 유닛(130)은 또한 아날로그 디밍부(160), 레퍼런스 생성 회로(170) 및 전원 회로(180)를 더 포함할 수 있다.Assuming that the fourth node N4 is connected to the input of the j th LED group 191-j, the LEDs connected from the first LED group 191-1 to the (j-1) LED group are referred to as GR1. The LEDs connected from the j LED group 191-j to the k th LED group 191-k may be classified as GR2. Thecontrol unit 130 may also include ananalog dimming unit 160, areference generation circuit 170, and the like. Thepower supply circuit 180 may further include.

아날로그 디밍부(160)는 LED 어레이(190)에 연결된 다채널 스위치 회로(140)를 통해서 각 스위치에 흐르는 전류를 조절함으로써, LED 밝기를 조절한다.Theanalog dimming unit 160 adjusts the LED brightness by controlling the current flowing through each switch through themulti-channel switch circuit 140 connected to theLED array 190.

아날로그 디밍부(160)는 채널별 구동전류를 사전 결정하여 구동할 수도 있고 외부 저항 및 외부 아날로그 신호에 따라서 채널별 구동전류를 조절할 수도 있다.Theanalog dimming unit 160 may drive the channel-specific driving current in advance or adjust the channel-specific driving current according to an external resistor and an external analog signal.

레퍼런스 생성회로(170)는 아날로그 디밍부(160)의 동작에 필요한 기준 전압 또는 기준 전류를 생성한다. 레퍼런스 생성회로(170)는 밴드갭(bandgap) 회로로 구현될 수 있으나, 이에 한정되는 것은 아니다.Thereference generation circuit 170 generates a reference voltage or reference current required for the operation of theanalog dimming unit 160. Thereference generation circuit 170 may be implemented as a bandgap circuit, but is not limited thereto.

전원 회로(180)는 제어 유닛(130) 내부 동작에 필요한 전압 또는 전류를 생성한다. 예컨대, 전원 회로(180)는 밸리 필 회로(120)의 출력 전압 중 하나인 제1 변형 정류 전압(Vvf1)을 수신하여 DC 전압을 생성할 수 있다.Thepower supply circuit 180 generates a voltage or current required for internal operation of thecontrol unit 130. For example, thepower supply circuit 180 may generate a DC voltage by receiving the first modified rectified voltage Vvf1, which is one of the output voltages of thevalley fill circuit 120.

상술한 본 발명의 일 실시예에 따른 LED 구동 회로(10)는 AC 전압을 DC 전압으로 변환하여 LED를 구동하는 방식이 아니라, AC 전압을 LED 구동에 직접 사용하는 AC 전압 직접 구동형 LED 구동회로이다.TheLED driving circuit 10 according to the embodiment of the present invention described above is not a method of driving an LED by converting an AC voltage into a DC voltage, but an AC voltage direct driving type LED driving circuit that directly uses an AC voltage to drive the LED. to be.

본 발명의 일 실시예에 따르면, 도 2의 실시 예와 같이 제4 노드(N4)가 제j LED 그룹(191-j)에 연결된다면 제1 LED 그룹(191-1)에서 제j-1 LED 그룹(191-j-1) 까지 GR1이라 하고, 제j LED 그룹(191-j)에서 제k LED 그룹(191-k)까지 GR2로 나눌 수 있다. 도 3의 구간 2에와 같이 AC power(101) 입력 전압(Vac)의 절대값이 밸리 필 회로(120a)의 커패시터에 충전된 전압(Vvf1)보다 큰 경우, 교류전원(101)에서 GR1의 LED 그룹과 GR2의 LED 그룹을 통해 스위치로 전류가 흐른다. 스위치 제어 회로(150)는 LED 그룹(GR1 및 GR2) 및 스위치에 레귤레이트(regulated)된 전류가 흐르도록 조절한다. 이 때는 LED 전류 경로가 1개이기 때문에 전류가 흐르는 스위치 개수가 1개가 되도록 제어 신호를 생성해야 한다.According to an embodiment of the present invention, as shown in the embodiment of FIG. 2, when the fourth node N4 is connected to the j th LED group 191-j, the j-1 LED in the first LED group 191-1 is performed. The group 191-j-1 may be referred to as GR1, and the j th LED group 191-j may be divided into GR2 from the k th LED group 191-k. When the absolute value of theAC power 101 input voltage Vac is greater than the voltage Vvf1 charged in the capacitor of thevalley fill circuit 120a as shown in section 2 of FIG. 3, the LED of GR1 in theAC power source 101 is used. Current flows to the switch through the group and the LED group on GR2. Theswitch control circuit 150 regulates the flow of regulated current to the LED groups GR1 and GR2 and the switch. In this case, since there is one LED current path, a control signal must be generated so that the number of switches through which current flows is one.

제2 변형 정류 전압(Vvf2)이 역류 방지용 다이오드(192)의 애노드 전압보다 높은 경우, 제4 노드(N4)에서 GR2 LED 그룹으로 흐르는 전류 경로가 추가로 발생한다. 즉, 도 3 (b)의 구간1에서는 GR1 LED 그룹은 제1 노드(N1)의 전압(Vvf1) 때문에 전류가 흐르고, GR2 LED 그룹은 제4 노드(N4)의 전압(Vvf2) 때문에 전류가 흐른다. 따라서, 도 3 (b)의 구간 1에서는 GR1 LED 그룹이 연결된 스위치 중에서 1개와 GR2 LED 그룹에 연결된 스위치 중에서 1개가 동시에 레귤레이트된 전류가 흐르도록 신호를 생성시키는 제어 신호가 필요하다. 이런 방법을 사용하면 종래 기술보다 전류가 흐르는 LED 개수가 2배가 되고 휘도도 2배 증가한다. 또한 플리커를 감소시킬 수 있다.When the second modified rectified voltage Vvf2 is higher than the anode voltage of thebackflow prevention diode 192, a current path flowing from the fourth node N4 to the GR2 LED group is further generated. That is, insection 1 of FIG. 3B, a current flows in the GR1 LED group due to the voltage Vvf1 of the first node N1, and a current flows in the GR2 LED group due to the voltage Vvf2 of the fourth node N4. . Therefore, insection 1 of FIG. 3 (b), a control signal is required to generate a signal such that one of the switches connected to the GR1 LED group and one of the switches connected to the GR2 LED group flow simultaneously with the regulated current. This method doubles the number of LEDs through which current flows and doubles the brightness over the prior art. It can also reduce flicker.

상술한 바와 같이, 본 발명의 실시예에 따르면, 밸리 필 회로(120)의 첫 번째 출력인 제1 변형 정류 전압(Vvf1)은 LED 어레이(190)의 제1 LED 그룹(191-1)의 입력에 연결하고, 밸리 필 회로(120)의 다른 출력인 제2 변형 정류 전압(Vvf2)는 LED 어레이(190)의 나머지 LED 그룹 중 어느 하나의 입력에 연결하여 LED 어레이(190)를 구동한다. 이에 따라, 밸리 필 회로(120)의 제2 커패시터(122)의 전원이 별도로 LED 구동 전류 경로를 형성하게 되어 동일 LED 개수에서 더 많은 휘도를 내거나, 다채널에 연결된 LED 어레이가 순차 구동되면서 발생하게 되는, 시간에 따른 휘도 편차가 줄어들게 되어 플리커 특성이 개선되는 효과를 가진다.As described above, according to an embodiment of the present invention, the first modified rectified voltage Vvf1, which is the first output of thevalley fill circuit 120, is input to the first LED group 191-1 of theLED array 190. The second modified rectified voltage Vvf2, which is another output of thevalley fill circuit 120, is connected to an input of any one of the remaining LED groups of theLED array 190 to drive theLED array 190. Accordingly, the power supply of thesecond capacitor 122 of thevalley fill circuit 120 forms a separate LED driving current path to generate more luminance at the same number of LEDs, or to sequentially generate an LED array connected to multiple channels. In this case, the luminance variation with time is reduced, thereby improving the flicker characteristics.

도 2에서 2차 전류 경로에 연결된 LED그룹(GR2)에서 LED의 직렬 연결 개수가 1차 전류 경로에 연결된 LED그룹(GR1)에서 LED의 직렬 연결 개수보다 같을 수 있다. 그러나, 1차 전류 경로에 연결된 LED그룹(GR1)과 2차 전류 경로에 연결된 LED그룹(GR2)은 다양하게 변형될 수 있다.In FIG. 2, the number of series connections of LEDs in the LED group GR2 connected to the secondary current path may be equal to the number of series connections of LEDs in the LED group GR1 connected to the primary current path. However, the LED group GR1 connected to the primary current path and the LED group GR2 connected to the secondary current path may be variously modified.

2차 전류 경로에 연결된 LED그룹(GR2)에서 LED의 직렬 연결 개수가 1차 전류 경로에 연결된 LED그룹(GR1)에서 LED의 직렬 연결 개수보다 동등하거나 많은 경우, 2차 전류 경로 때문에 발광되는 LED 개수가 증가한다. 이에 따라, 도 6에 도시된 바와 같이 구간1에서 LED 입력 전압이 감소하고, AC 입력 전류가 흐르는 시간이 증가한다. 따라서, THD(total harmonic distortion)가 개선된다.The number of LEDs emitted by the secondary current path when the number of series connections of LEDs in the LED group GR2 connected to the secondary current path is equal to or greater than the number of series connections of LEDs in the LED group GR1 connected to the primary current path. Increases. Accordingly, as shown in FIG. 6, the LED input voltage decreases ininterval 1 and the time that the AC input current flows increases. Thus, total harmonic distortion (THD) is improved.

도 6은 AC 전원(101)의 전압(Vac)과 전류 파형을 나타내고 있다. 도 6의 구간 1은 AC 전원(101)에서 LED 어레이(190)로 흐르는 전류이고, 구간 2는 AC 전원(101)에서 LED 어레이(190)로 흐르는 전류 및 밸리 필 회로(120)의 커패시터에 충전되는 전류를 나타낸다. 그리고, 구간 3은 AC 전원(101)에서 LED 어레이(190)로 흐르는 전류이다. 구간 4와 같이 AC 전원(101)에서 전류가 흐르지 않는 구간은 AC 전원(101)의 전압(Vac)이 제1 변형 정류전압(Vvf1)보다 낮기 때문이며, 이 때 전류는 밸리 필 회로(120a)의 커패시터(121, 122)에서 LED 어레이(190)로 전류가 흐른다. AC 전원(101) 전류 파형이 AC 전원(101)의 전압 파형과 일치하지 않기 때문에 THD가 증가하는 원인이다. THD를 감소시키는 방법으로 AC 전원(101)의 전류의 최대치를 줄이는 것과 AC 전원(101) 전류가 흐르지 않는 시간(구간 4)를 줄이는 것이다. 도 2의 실시예의 밸리 필 회로(120a)에서 제1 및 제2 커패시터(121, 122) 사이에 저항을 추가하는 경우 AC 전원(101) 전류의 최대치를 줄일 수 있다. 그리고, GR2 그룹에 있는 LED 직렬 연결 개수가 GR1 그룹에 있는 LED 직렬 개수 보다 많으면 도 3 (b)의 제1 변형 정류 전압(Vf1)이 감소하기 때문에 AC 전원(101)에서 LED 어레이(190)로 흐르는 전류 구간이 증가하고, AC 전류가 흐르지 않는 구간이 감소하여 THD가 감소한다.6 shows a voltage Vac and a current waveform of theAC power source 101.Section 1 of FIG. 6 is a current flowing from theAC power supply 101 to theLED array 190, and section 2 is a current flowing from theAC power supply 101 to theLED array 190 and charged to a capacitor of thevalley fill circuit 120. Indicates the current being In addition, section 3 is a current flowing from theAC power supply 101 to theLED array 190. The section in which no current flows in theAC power supply 101 as in section 4 is because the voltage Vac of theAC power supply 101 is lower than the first modified rectified voltage Vvf1, and the current is generated in thevalley fill circuit 120a. Current flows from thecapacitors 121 and 122 to theLED array 190. The THD increases because the current waveform of theAC power supply 101 does not match the voltage waveform of theAC power supply 101. The method of reducing THD is to reduce the maximum value of the current of theAC power supply 101 and to reduce the time (section 4) in which theAC power supply 101 does not flow. In thevalley fill circuit 120a of the embodiment of FIG. 2, when the resistor is added between the first andsecond capacitors 121 and 122, the maximum value of the current of theAC power supply 101 may be reduced. In addition, when the number of LED series connections in the GR2 group is greater than the number of LED series in the GR1 group, the first modified rectified voltage Vf1 of FIG. 3B decreases, so that theAC array 101 is connected to theLED array 190. The section of flowing current increases and the section in which no AC current flows decreases and THD decreases.

도 7 내지 도 10은 본 발명의 실시예에 따른 밸리 필 회로, LED 어레이 및 다채널 스위치 회로의 다양한 변형예를 나타내는 회로도이다7 to 10 are circuit diagrams illustrating various modifications of the valley fill circuit, the LED array, and the multichannel switch circuit according to the embodiment of the present invention.

도 7의 실시예는 도 2의 실시예와 유사한 구성을 가진다. 다만, 도 7의 실시예는 k가 4이고, m이 4인 경우에 해당한다.The embodiment of FIG. 7 has a structure similar to the embodiment of FIG. 2. However, the embodiment of FIG. 7 corresponds to a case where k is 4 and m is 4.

역류 방지 다이오드(192)는 제2 LED 그룹(191-2)의 출력과 제3 LED 그룹(191-3)의 입력 사이에 연결되고, 제4 노드(N4)는 제3 LED 그룹(191-3)의 입력, 즉 역류 방지 다이오드(192)의 출력과 연결된다.Thebackflow prevention diode 192 is connected between the output of the second LED group 191-2 and the input of the third LED group 191-3, and the fourth node N4 is connected to the third LED group 191-3. ) Is connected to the input, that is, the output of thenon-return diode 192.

또한, 도 7에 도시된 밸리 필 회로(120b)는 도 2에 도시된 밸리 필 회로(120a)에 비하여 제1 다이오드(123)와 제3 노드(N3) 사이에 접속되는 저항(126)을 더 포함한다. 상술한 바와 같이, 밸리 필 회로(120b)의 제1 및 제2 커패시터(121, 122) 사이에 저항(예컨대, 126)을 추가하는 경우 AC 전원(101) 전류의 최대치를 줄일 수 있다.In addition, thevalley fill circuit 120b shown in FIG. 7 further includes aresistor 126 connected between thefirst diode 123 and the third node N3 as compared to thevalley fill circuit 120a shown in FIG. 2. Include. As described above, when a resistor (eg, 126) is added between the first andsecond capacitors 121 and 122 of thevalley fill circuit 120b, the maximum value of the current of theAC power supply 101 may be reduced.

도 8의 실시예는 k가 4이고, m이 4인 경우에 해당한다.8 corresponds to the case where k is 4 and m is 4.

역류 방지 다이오드(192)는 제2 LED 그룹(191-2)의 출력과 제3 LED 그룹(191-3)의 입력 사이에 연결되고, 제4 노드(N4)는 제3 LED 그룹(191-3)의 입력과 연결된다.Thebackflow prevention diode 192 is connected between the output of the second LED group 191-2 and the input of the third LED group 191-3, and the fourth node N4 is connected to the third LED group 191-3. ) Is connected to the input.

도 8에 도시된 밸리 필 회로(120a)는 도 2에 도시된 밸리 필 회로(120a)와 동일하며, LED 어레이(190c) 및 다채널 스위치 회로(140c)는 도 7에 도시된 LED 어레이(190b) 및 다채널 스위치 회로(140b)와 동일하다.Thevalley fill circuit 120a shown in FIG. 8 is the same as thevalley fill circuit 120a shown in FIG. 2, and theLED array 190c and themultichannel switch circuit 140c are theLED array 190b shown in FIG. 7. And themulti-channel switch circuit 140b.

도 9의 실시예 역시 k가 4이고, m이 4인 경우에 해당한다.9 also corresponds to the case where k is 4 and m is 4.

도 9의 실시예는 도 8의 실시예와 유사한 구성을 가진다. 다만, 도 9의 실시예에서, 역류 방지 다이오드(192)는 제3 LED 그룹(191-3)의 출력과 제4 LED 그룹(191-4)의 입력 사이에 연결되고, 제4 노드(N4)는 제4 LED 그룹(191-4)의 입력과 연결된다.The embodiment of FIG. 9 has a configuration similar to the embodiment of FIG. 8. However, in the embodiment of FIG. 9, thebackflow prevention diode 192 is connected between the output of the third LED group 191-3 and the input of the fourth LED group 191-4, and the fourth node N4. Is connected to an input of the fourth LED group 191-4.

도 10의 실시예는 k가 4이고, m이 2인 경우에 해당한다. GR1 LED 그룹(191-1 ~ 191-3)에 연결된 스위치(141-3)는 1개로 구성되고, GR2 LED 그룹(191-4)에 연결된 스위치(141-4) 역시 1개로 구성된다.The example of FIG. 10 corresponds to the case where k is 4 and m is 2. One switch 141-3 connected to the GR1 LED groups 191-1 to 191-3 is configured, and one switch 141-4 connected to the GR2 LED group 191-4 is also configured as one.

도 11 및 도 12는 각각 본 발명의 다른 실시예에 따른 LED 조명 구동 회로의 개략적인 블록도이다. 먼저, 도 11을 참조하면, LED 조명 구동회로(20A)는 필터/정류기(110), 및 제어 유닛(230a)을 포함한다. 도 12를 참조하면, LED 조명 구동회로(20A')는 도 11의 LED 조명 구동회로(20A)에 비하여, 밸리 필 회로(220)를 더 포함한다는 점에 차이가 있다. LED 조명 구동회로(20A')는 또한, 필터/정류기(110)와 밸리 필 회로(220) 사이에 다이오드(207)를 더 포함할 수 있다.11 and 12 are schematic block diagrams of LED lighting driving circuits according to another embodiment of the present invention, respectively. First, referring to FIG. 11, the LEDlighting driving circuit 20A includes a filter /rectifier 110 and acontrol unit 230a. Referring to FIG. 12, the LEDlighting driving circuit 20A ′ further includes avalley fill circuit 220 as compared to the LEDlighting driving circuit 20A of FIG. 11. The LEDlighting drive circuit 20A 'may further include adiode 207 between the filter /rectifier 110 and thevalley fill circuit 220.

AC 전원(105)과 필터/정류기(110) 사이에 페이즈컷 디머(105)가 삽입될 수 있다. 페이즈컷 디머(105)는 LED 조명의 밝기(휘도, brightness)를 조절하기 위한 장치로서, 교류(AC) 전압(Vac)의 각 싸이클에서 일부분(한 싸이클을 100%할 때, 예컨대, 10%에 해당하는 구간)을 제거(이를 페이즈 컷이라 함)하는 기능을 한다.A phase cut dimmer 105 may be inserted between theAC power source 105 and the filter /rectifier 110.Phasecut dimmer 105 is a device for adjusting the brightness (brightness) of the LED light, and at each part of each cycle of the alternating current (AC) voltage (Vac) (when 100% of one cycle, for example, 10%) The corresponding section) is removed (this is called a phase cut).

필터/정류기(110)는 페이즈컷 디머(105)에 의해 페이즈 컷된 교류(AC) 전압(Vpc)을 수신하여 잡음 필터링 및 정류하여 정류 전압(Vpr)을 출력한다. 도 15는 정류 전압(Vpr)의 다양한 실시예를 나타내는 전압 파형도들이다. 이를 참조하면, 도 15의 (a), (b), (c), 및 (d)는 각각 90%, 75%, 50% 및 25% 페이즈 컷된 정류 전압(Vpr) 및 밸리 필 회로(220)의 출력 전압(Vvf)을 도시하고, (e)는 페이즈 컷 되지 않은 경우의 정류전압(Vpr) 및 밸리 필 회로(220)의 출력전압(Vvf)을 도시한다.The filter /rectifier 110 receives an AC voltage Vpc that is phase cut by thephasecut dimmer 105, noise filters, rectifies, and outputs a rectified voltage Vpr. 15 are voltage waveform diagrams illustrating various embodiments of the rectified voltage Vpr. Referring to this, FIGS. 15A, 15B, 15C, and 15D show 90%, 75%, 50%, and 25% phase cut rectified voltage (Vpr) andvalley fill circuit 220, respectively. (E) shows the rectified voltage (Vpr) and the output voltage (Vvf) of thevalley fill circuit 220 when the phase is not cut.

도 16은 LED 전류의 다양한 실시예를 나타내는 전류 파형도들이다. 이를 참조하면, 도 16의 (a), (b), (c), 및 (d)는 각각 90%, 75%, 50% 및 25% 페이즈 컷된 경우의 LED 전류를 도시하고, (e)는 페이즈 컷 되지 않은 경우의 LED 전류를 도시한다.16 are current waveform diagrams illustrating various embodiments of LED current. Referring to this, (a), (b), (c), and (d) of FIG. 16 show LED currents at 90%, 75%, 50%, and 25% phase cut, respectively, and (e) Shows the LED current when not phase cut.

밸리 필 회로(220)는 정류 전압(Vr)을 수신하여 LED 어레이(190)로 변형 정류 전압(Vvf)을 출력한다. LED 어레이(190)의 서로 다른 노드로 서로 다른 변형 정류 전압들을 제공하는 도 1의 밸리 필 회로(120)와 달리, 밸리 필 회로(220)는 LED 어레이(190)의 입력으로만 변형 정류 전압(Vvf)을 제공하며, LED 어레이(190) 내의 다른 노드에 연결되지 않는다는 점에서 차이가 있다.Thevalley fill circuit 220 receives the rectified voltage Vr and outputs the modified rectified voltage Vvf to theLED array 190. Unlike thevalley fill circuit 120 of FIG. 1, which provides different strained rectified voltages to different nodes of theLED array 190, thevalley fill circuit 220 may only modify the strain rectified voltage to the input of theLED array 190. Vvf) and is not connected to other nodes in theLED array 190.

밸리 필 회로(220)는 종래의 밸리 필 회로로 구현될 수 있다. 예컨대, 밸피 필 회로(220)는 단순히 커패시터만으로 구현될 수 있고, 또는 액티브 스위치 소자와 커패시터를 포함하는 액티브 밸리 필 회로로 구현될 수도 있다.Thevalley fill circuit 220 may be implemented with a conventional valley fill circuit. For example, theballpy fill circuit 220 may be implemented by simply a capacitor, or may be implemented by an active valley fill circuit including an active switch element and a capacitor.

제어 유닛(230a)은 도 1의 제어 유닛(130)과 유사하게 다채널 스위치 회로(240), 다채널 스위치 제어회로(250), 아날로그 디밍부(260), 레퍼런스 생성 회로(270), 및 전원 회로(280)를 포함할 수 있다. 다채널 스위치 회로(240), 다채널 스위치 제어회로(250), 아날로그 디밍부(260), 레퍼런스 생성 회로(270), 및 전원 회로(280)의 구성 및 기능은 도 1의 다채널 스위치 회로(140), 다채널 스위치 제어회로(150), 아날로그 디밍부(160), 레퍼런스 생성 회로(170), 및 전원 회로(180)의 구성 및 기능과 유사하므로, 이에 대한 설명은 생략한다.Similar to thecontrol unit 130 of FIG. 1, thecontrol unit 230a includes amultichannel switch circuit 240, a multichannelswitch control circuit 250, ananalog dimming unit 260, areference generation circuit 270, and a power supply.Circuit 280 may be included. The configuration and functions of themultichannel switch circuit 240, the multichannelswitch control circuit 250, theanalog dimming unit 260, thereference generation circuit 270, and thepower supply circuit 280 may be described with reference to the multichannel switch circuit of FIG. 1. 140, the multichannelswitch control circuit 150, theanalog dimming unit 160, thereference generation circuit 170, and thepower supply circuit 180 are similar in structure and function, and thus description thereof will be omitted.

제어 유닛(230)은 또한 페이즈 검출부(275) 및 페이즈 디밍 제어부(285)를 더 포함할 수 있다.The control unit 230 may further include aphase detector 275 and aphase dimming controller 285.

페이즈 검출부(275)는 페이즈 컷된 정류 전압(Vpr)을 수신하여 페이즈 컷된 비율, 즉 듀티 정보를 검출하여 듀티 검출 신호(PDS)를 생성한다. 페이즈-디밍 제어부(285)는 듀티 검출 신호(PDS)에 따라 채널별 구동 전류를 제어한다. 이에 따라, 페이즈 컷 디머(105)의 페이즈에 따라서 휘도(LED 밝기)가 조절되도록 한다.Thephase detector 275 receives the phase cut rectified voltage Vpr and detects the phase cut ratio, that is, duty information, to generate a duty detection signal PDS. The phase-dimmingcontrol unit 285 controls the driving current for each channel according to the duty detection signal PDS. Accordingly, luminance (LED brightness) is adjusted according to the phase of the phase cut dimmer 105.

일 실시예에 따르면, 페이즈-디밍 제어부(285)가 듀티 검출 신호(PDS)에 따라 채널별 구동 전류를 제어할 때, 디밍 프로파일을 조절하는 알고리즘에 따라 채널별 구동 전류를 제어할 수 있다. 디밍 프로파일은 페이즈컷 된 정도와 LED 밝기간의 관계를 나타낸다.According to an embodiment, when the phase-dimmingcontroller 285 controls the driving current for each channel according to the duty detection signal PDS, the driving current for each channel may be controlled according to an algorithm for adjusting the dimming profile. The dimming profile shows the relationship between the degree of cut and the LED brightness.

도 26 및 도 27은 각각 디밍 프로파일의 일 예를 도시하는 그래프이다. 도 26은 NEMA(National Electrical Manufacturers Association)의 디밍 프로파일(dimming profile) 규약을 나타내는 도면이고, 도 27은 LRC(Lighting Research Center)의 디밍 프로파일(dimming profile) 도면이다.26 and 27 are graphs each showing an example of a dimming profile. FIG. 26 is a diagram illustrating a dimming profile protocol of the National Electrical Manufacturers Association (NEMA), and FIG. 27 is a diagram of a dimming profile of the Lighting Research Center (LRC).

본 발명의 실시예에 따르면, 디밍 프로파일은 미리 설정될 수도 있고, 일고리즘에 의해 특정 기울기 또는 값을 가지도록 조절될 수 있다. 또한 디밍 프로파일은 NEMA 디밍 프로파일 규약을 또는 LRC 디밍 프로파일 규약을 만족하도록 조절될 수 있다. 페이즈-디밍 제어부(285)는 미리 설정된 디밍 프로파일 또는 알고리즘에 따라 조절되는 디밍 프로파일에 따라, 상기 디밍 기준 전압을 조절함으로써, LED 어레이의 밝기가 조절되도록 할 수 있다.According to an embodiment of the present invention, the dimming profile may be preset or may be adjusted to have a specific slope or value by the algorithm. The dimming profile may also be adjusted to meet the NEMA dimming profile protocol or the LRC dimming profile protocol. The phase-dimmingcontroller 285 may adjust brightness of the LED array by adjusting the dimming reference voltage according to a dimming profile adjusted according to a preset dimming profile or algorithm.

도 13 및 도 14는 각각 도 11 및 도 12에 도시된 LED 조명 구동 회로의 변형예를 나타내는 블록도이다. 도 13를 참조하면, LED 조명 구동회로(20B)는 도 11에 도시된 LED 조명 구동회로(20A)와 유사하게, 필터/정류기(110), 및 제어 유닛(230b)을 포함하고, 도 14를 참조하면, LED 조명 구동회로(20B')는 도 12에 도시된 LED 조명 구동회로(20A')와 유사하게, 필터/정류기(110), 다이오드(207), 밸리 필 회로(220), 및 제어 유닛(230b)을 포함한다.13 and 14 are block diagrams showing modifications of the LED lighting driving circuit shown in FIGS. 11 and 12, respectively. Referring to FIG. 13, the LEDlighting driving circuit 20B includes a filter /rectifier 110, and acontrol unit 230b, similar to the LEDlighting driving circuit 20A shown in FIG. 11. For reference, the LEDlighting driving circuit 20B 'is similar to the LEDlighting driving circuit 20A' shown in FIG. 12, such as the filter /rectifier 110, thediode 207, thevalley fill circuit 220, and the control.Unit 230b.

다만, 도 13 및 도 14의 제어 유닛(230b)은 도 11 및 도 12의 제어 유닛(230a)에 비하여 브리더 회로(265)를 더 포함할 수 있다. 브리더 회로(265)는 페이즈 컷 디머(105)의 일종인 트라이액 디머가 정상 동작하기 위한 홀딩 전류(holding current)를 보장해 주기 위해서 동작한다. 도시되지는 않았지만, 브리더 회로(265)는 저항과 커패시터로 구성되는 패시브 타입(passive type) 브리더 회로로 구현될 수도 있고 액티브 소자를 이용하는 액티브 브리더 회로로 구현될 수도 있다.However, thecontrol unit 230b of FIGS. 13 and 14 may further include abreather circuit 265 as compared to thecontrol unit 230a of FIGS. 11 and 12. Thebreather circuit 265 operates to ensure a holding current for the triac dimmer, which is a type of the phase cut dimmer 105, to operate normally. Although not shown, thebreather circuit 265 may be implemented as a passive type breather circuit composed of a resistor and a capacitor, or may be implemented as an active breather circuit using an active element.

본 발명의 실시예에 따르면, 페이즈 컷 디머(105)에 의하여 페이즈 컷 된 AC전원(Vpc)이 입력되더라도 밸리 필 회로(220)에서 기본적인 전압을 공급하고 페이즈 컷 된 페이즈에 따라서 LED 구동전류를 제어하여 플리커가 줄어든 페이즈 컷 디밍 동작을 수행한다.According to the exemplary embodiment of the present invention, even when phase cut AC power Vpc is input by the phase cut dimmer 105, thevalley fill circuit 220 supplies a basic voltage and controls the LED driving current according to the phase cut phase. To perform a phase cut dimming operation with reduced flicker.

도 17은 본 발명의 일 실시예에 따른 페이즈 검출부(275A)를 나타내는 회로도이다. 이를 참조하면, 페이즈 검출부(275A)는 비교기(275-1)를 포함한다.17 is a circuit diagram illustrating aphase detector 275A according to an embodiment of the present invention. Referring to this, thephase detector 275A includes a comparator 275-1.

비교기(275-1)는 비교 대상 전압(Vc)과 비교 기준 전압(REF)을 비교하여 듀티 검출 신호(PDS)를 검출한다. 비교 대상 전압(Vc)은 페이즈 컷된 정류 전압(Vpr)과 연관된 전압으로서, 예컨대, 페이즈 컷된 정류 전압(Vpr)을 디바이딩한 전압일 수 있다. 도 17의 실시예에서는, R1 저항 및 R2 저항을 이용하여 페이즈 컷된 정류 전압(Vpr)을 디바이딩하여 비교 대상 전압(Vc)으로 사용한다.The comparator 275-1 detects the duty detection signal PDS by comparing the comparison target voltage Vc with the comparison reference voltage REF. The comparison target voltage Vc is a voltage associated with the phase cut rectified voltage Vpr, for example, a voltage obtained by dividing the phase cut rectified voltage Vpr. In the embodiment of FIG. 17, the rectified voltage Vpr, which is phase cut using the R1 and R2 resistors, is divided and used as the comparison target voltage Vc.

비교 대상 전압(Vc)이 비교 기준 전압(REF) 이상인 동안에는 듀티 검출 신호(PDS)는 제1 로직 레벨(예컨대, '1')이고, 비교 대상 전압(Vc)이 비교 기준 전압(REF) 미만인 동안에는 듀티 검출 신호(PDS)는 제2 로직 레벨(예컨대, '0')일 수 있다. 따라서, 듀티 검출 신호(PDS)는 페이즈 컷된 정류 전압(Vpr)의 싸이클과 실질적으로 동일한 주기를 가지는 펄스 신호이고, 그 펄스의 듀티비는 페이즈 컷된 비율에 따라 결정된다. 비교 대상 전압(Vc) 및 비교 기준 전압(REF)은 각각 아날로그 전압일 수 있다.While the comparison target voltage Vc is greater than or equal to the reference voltage REF, the duty detection signal PDS is at a first logic level (eg, '1'), while the comparison target voltage Vc is less than the comparison reference voltage REF. The duty detection signal PDS may be a second logic level (eg, '0'). Accordingly, the duty detection signal PDS is a pulse signal having a period substantially the same as the cycle of the phase cut rectified voltage Vpr, and the duty ratio of the pulse is determined according to the phase cut ratio. The comparison target voltage Vc and the comparison reference voltage REF may be analog voltages, respectively.

도 18은 본 발명의 다른 실시예에 따른 페이즈 검출부(275B)를 나타내는 회로도이다. 이를 참조하면, 페이즈 검출부(275B)는 슈미트 트리거(275-2)를 포함한다.18 is a circuit diagram illustrating aphase detector 275B according to another embodiment of the present invention. Referring to this, thephase detector 275B includes a Schmitt trigger 275-2.

슈미트 트리거(275-2)는 히스테리시스 특성을 갖는 비교기로서, 별도의 레퍼런스 신호없이 슈미트 트리거(275-2)의 트리거 전압을 사전 결정해두고, 비교 대상 전압(Vc)을 수신하여 펄스 신호인 듀티 검출 신호(PDS)를 발생한다.The Schmitt trigger 275-2 is a comparator having hysteresis characteristics. The Schmitt trigger 275-2 predetermines the trigger voltage of the Schmitt trigger 275-2 without a separate reference signal, and receives the comparison target voltage Vc to detect a duty as a pulse signal. Generate signal PDS.

도 18의 실시예에서도, R1 저항 및 R2 저항을 이용하여 페이즈 컷된 정류 전압(Vpr)을 디바이딩하여 비교 대상 전압(Vc)으로 사용한다.In the embodiment of FIG. 18, the phase-cut rectified voltage Vpr is divided using the R1 and R2 resistors and used as the comparison target voltage Vc.

도시되지 않았지만, 슈미트 트리거(275-2) 대신 하나 이상의 인버터가 사용될 수도 있다. 비교대상 전압 이상으로 인버터의 로직 문턱전압(logic threshold voltage)를 설정해둔 인버터로 사용 될 수 있다.Although not shown, one or more inverters may be used instead of the Schmitt trigger 275-2. It can be used as an inverter that sets the logic threshold voltage of the inverter above the comparison target voltage.

도 19는 본 발명의 또 다른 실시예에 따른 페이즈 검출부(275C)를 나타내는 회로도이다. 이를 참조하면, 페이즈 검출부(275C)는 제너 다이오드(275-3)를 포함한다. 구체적으로는 페이즈 검출부(275C)는 노드(N0)와 접지 사이에 직렬로 연결되는 저항(R1)과 제너 다이오드(275-3) 를 포함한다. 예컨대, 제너 다이오드(275-3)가 5V 제너 다이오드로 구현되면, 페이즈 컷된 정류 전압(Vpr)이 5V 이상인 구간에서는 약 5V가 듀티 검출 신호(PDS)로서 출력되고, 페이즈 컷된 정류 전압(Vpr)이 5V 미만인 구간에서는 약 0V가 출력되고, 이 전압을 듀티 검출 신호로(PDS)로서 사용하든지 또는 이 전압을 슈미트 트리거나 한 개 이상의 인버터로 출력해서 사용할 수 있다. 도시되지는 않았지만, 제너 다이오드(275-3)에 연결되는 슈미트 트리거나 인버터, 버퍼 또는 레벨 쉬프터가 더 구비될 수 있다.19 is a circuit diagram illustrating aphase detector 275C according to still another embodiment of the present invention. Referring to this, thephase detector 275C includes a zener diode 275-3. Specifically, thephase detector 275C includes a resistor R1 and a zener diode 275-3 connected in series between the node NO and ground. For example, when the zener diode 275-3 is implemented with a 5V zener diode, about 5V is output as the duty detection signal PDS in a period where the phase cut rectified voltage Vpr is 5V or more, and the phase cut rectified voltage Vpr is In the section below 5V, about 0V is output, and this voltage can be used as a duty detection signal (PDS), or it can be used by Schmitt-triggering or one or more inverters. Although not shown, a Schmitt trigger or an inverter, a buffer, or a level shifter connected to the zener diode 275-3 may be further provided.

도 20은 본 발명의 일 실시예에 따른 페이즈-디밍 제어부(285A)를 나타내는 회로도이다. 이를 참조하면, 페이즈-디밍 제어부(285A)는 멀티플렉서(313) 및 로우패스 필터(314)를 포함한다. 멀티플렉서(313)는 듀티 검출 신호(PDS)에 응답하여 제1 기준 전압(Ref1)과 제2 기준전압(Ref2)를 멀티플렉싱하여 출력한다.20 is a circuit diagram illustrating a phase-dimmingcontrol unit 285A according to an embodiment of the present invention. Referring to this, the phase-dimmingcontrol unit 285A includes amultiplexer 313 and alow pass filter 314. Themultiplexer 313 multiplexes the first reference voltage Ref1 and the second reference voltage Ref2 in response to the duty detection signal PDS.

제1 기준 전압(Ref1)과 제2 기준전압(Ref2)은 각각 아날로그 전압일 수 있으며, 제1 기준 전압(Ref1)이 제2 기준전압(Ref2) 보다 높을 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 제1 기준 전압(Ref1)은 5V이고, 제2 기준전압(Ref2)은 0V일 수 있다.The first reference voltage Ref1 and the second reference voltage Ref2 may be analog voltages, respectively, but the first reference voltage Ref1 may be higher than the second reference voltage Ref2, but is not limited thereto. For example, the first reference voltage Ref1 may be 5V and the second reference voltage Ref2 may be 0V.

로우패스 필터(314)는 저항(315)과 커패시터(316)를 포함하며, 멀티플렉서(313)의 출력에 기초하여 제3 기준 전압(Ref3)을 발생한다. 제3 기준 전압(Ref3)은 제1 기준 전압(Ref1)과 제2 기준전압(Ref2)의 사이의 어느 한 값으로서, 듀티 검출 신호(PDS)에 따라 달라진다.Thelow pass filter 314 includes aresistor 315 and acapacitor 316 and generates a third reference voltage Ref3 based on the output of themultiplexer 313. The third reference voltage Ref3 is any value between the first reference voltage Ref1 and the second reference voltage Ref2 and depends on the duty detection signal PDS.

멀티플렉서(313)의 전단에 제1 기준 전압(Ref1)과 제2 기준전압(Ref2)을 각각 버퍼링하는 버퍼(311, 312)를 더 포함할 수 있다. 버퍼(311, 312)는 소스 팔로워(source follower)로 구현될 수 있다.The front end of themultiplexer 313 may further includebuffers 311 and 312 for buffering the first reference voltage Ref1 and the second reference voltage Ref2, respectively. Thebuffers 311 and 312 may be implemented as source followers.

도 21은 본 발명의 다른 실시예에 따른 페이즈-디밍 제어부(285B)를 나타내는 회로도이다. 이를 참조하면, 페이즈-디밍 제어부(285B)는 페이즈-디밍 제어부(285A)에 비하여 샘플링 스위치(317)를 더 포함한다.21 is a circuit diagram illustrating a phase-dimmingcontroller 285B according to another embodiment of the present invention. Referring to this, the phase-dimmingcontrol unit 285B further includes asampling switch 317 as compared to the phase-dimmingcontrol unit 285A.

샘플링 스위치(317)는 멀티플렉서(313)와 로우패스 필터(314) 사이에 연결되고, 샘플링 클락 신호(SCLK)에 응답하여 개폐된다.Thesampling switch 317 is connected between themultiplexer 313 and thelow pass filter 314 and is opened and closed in response to the sampling clock signal SCLK.

듀티 검출 신호(PDS) 및 샘플링 클락 신호(SCLK)의 파형의 일 실시예가 도 22에 도시된다. 도 22을 참조하면, 샘플링 클락 신호(SCLK)의 주기는 듀티 검출 신호(PDS)의 주기에 비하여 수 배에서 수십 배일 수 있고, 샘플링 클락 신호(SCLK)의 제1 로직 레벨('1') 구간이 제2 로직 레벨('0')에 비하여 짧을 수 있다.One embodiment of a waveform of the duty detection signal PDS and the sampling clock signal SCLK is shown in FIG. 22. Referring to FIG. 22, the period of the sampling clock signal SCLK may be several times to several tens of times the period of the duty detection signal PDS, and a period of the first logic level '1' of the sampling clock signal SCLK may be performed. This may be shorter than the second logic level '0'.

도 21의 실시예에서는, 빠른 샘플링 클락 신호(SCLK)를 이용하여 제1 및 제2 기준 전압(Ref1, Ref2)을 샘플링해서 커패시터(316)로 전달한다. 따라서, 도 20의 실시예에 비하여 저항(315) 및 커패시터(316)의 사이즈를 줄일 수 있다.In the embodiment of FIG. 21, the first and second reference voltages Ref1 and Ref2 are sampled and transferred to thecapacitor 316 using the fast sampling clock signal SCLK. Accordingly, the size of theresistor 315 and thecapacitor 316 can be reduced compared to the embodiment of FIG. 20.

도 23은 본 발명의 또 다른 실시예에 따른 페이즈-디밍 제어부(285C)를 나타내는 회로도이다. 이를 참조하면, 페이즈-디밍 제어부(285C)는 카운터(320), 디지털-아날로그 변환기(330), 펄스 생성기(340), 및 위상 동기 루프(PLL, 350)를 포함한다.FIG. 23 is a circuit diagram illustrating a phase-dimming control unit 285C according to another embodiment of the present invention. Referring to this, the phase-dimming control unit 285C includes acounter 320, a digital-analog converter 330, a pulse generator 340, and a phase locked loop (PLL) 350.

페이즈 검출부(275)로부터 출력되는 듀티 검출 신호(PDS)가 카운터(320)의 입력(IN)으로 인가된다. 펄스 생성기(340)는 듀티 검출 신호(PDS)를 수신하여 원샷 펄스 신호(OSP)를 생성한다. 예컨대, 펄스 생성기(340)는 듀티 검출 신호(PDS)의 라이징 에지(rising edge) 또는 폴링 에지(falling edge)를 검출하여 펄스 신호(OSP)를 생성함으로써, 듀티 검출 신호(PDS)의 주기마다 하나의 펄스가 발생하는 원샷 펄스 신호(OSP)를 출력한다. 원샷 펄스 신호의 주기(OSP)는 페이즈 컷된 정류 전압(Vpr)의 듀티가 100%일 때(도 15의 (e))의 주기가 된다.The duty detection signal PDS output from thephase detector 275 is applied to the input IN of thecounter 320. The pulse generator 340 receives the duty detection signal PDS to generate a one shot pulse signal OSP. For example, the pulse generator 340 detects a rising edge or a falling edge of the duty detection signal PDS to generate a pulse signal OSP, thereby generating one pulse per cycle of the duty detection signal PDS. Outputs a one-shot pulse signal (OSP) in which the pulses are generated. The period OSP of the one-shot pulse signal becomes a period when the duty of the phase cut rectified voltage Vpr is 100% (Fig. 15 (e)).

원샷 펄스 신호(OSP)는 PLL(350)로 입력되고, 또한, 카운터(320)의 리셋 신호로도 입력된다.The one-shot pulse signal OSP is input to thePLL 350 and also to the reset signal of thecounter 320.

PLL(350)은 위상 주파수 검출기(351), 전하 펌프(352), 전압 제어 발진기(353) 및 분주기(354)를 포함한다.PLL 350 includes aphase frequency detector 351, acharge pump 352, a voltage controlledoscillator 353 and adivider 354.

위상 주파수 검출기(351)는 원샷 펄스 신호(OSP)와 피드백 신호(FBS)의 주파수 및 위상 차이를 검출하여, 검출 결과를 전하 펌프(352)로 출력한다. 전하 펌프(352)는 위상 주파수 검출기(351)의 출력 신호에 응답하여 전하를 펌핑하여, 위상 주파수 검출기(351)의 출력 신호에 따라 변하는 전압 신호를 발생한다. 전압 제어 발진기(350)는 전하 펌프(352)의 출력 전압에 따라 발진 신호(PCLK)를 생성한다.Thephase frequency detector 351 detects the frequency and phase difference between the one-shot pulse signal OSP and the feedback signal FBS, and outputs the detection result to thecharge pump 352. Thecharge pump 352 pumps charge in response to the output signal of thephase frequency detector 351 to generate a voltage signal that changes according to the output signal of thephase frequency detector 351. The voltage controlledoscillator 350 generates the oscillation signal PCLK according to the output voltage of thecharge pump 352.

분주기(354)는 발진 신호(PCLK)를 N(2이상의 정수)-비트 분주하여 피드백 신호(FBS)를 생성한다. 예컨대, 분주기(354)는 발진 신호(PCLK)의 주파수를 1/2^N으로 분주할 수 있다.Thedivider 354 divides the oscillation signal PCLK by N (an integer of 2 or more) -bit to generate a feedback signal FBS. For example, thedivider 354 may divide the frequency of the oscillation signal PCLK by 1/2^N.

PLL(340)의 동작에 의하여, 피드백 신호(FBS)와 원샷 펄스 신호(OSP)의 위상 및 주파수는 점점 동기되어 간다. 즉, 피드백 신호(FBS)와 원샷 펄스 신호(OSP)의 라이징 에지가 위상 주파수 검출기(351)에서 동기된다.By the operation of the PLL 340, the phase and the frequency of the feedback signal FBS and the one-shot pulse signal OSP are gradually synchronized. That is, the rising edges of the feedback signal FBS and the one-shot pulse signal OSP are synchronized by thephase frequency detector 351.

피드백 신호(FBS)와 원샷 펄스 신호(OSP)가 동기되면, 듀티 검출 신호(PDS)의 한 주기 동안 발진 신호(PCLK)는 2^N번 토글링할 수 있다.When the feedback signal FBS and the one-shot pulse signal OSP are synchronized, the oscillation signal PCLK may be toggled 2^N times during one period of the duty detection signal PDS.

카운터(320)는 N-비트 카운터일 수 있다.Thecounter 320 may be an N-bit counter.

따라서, N-비트 카운터(320)에 맞도록 생성된 발진 신호(PCLK)가 카운터(320)의 클락(clk)으로 인가된다.Therefore, the oscillation signal PCLK generated to fit the N-bit counter 320 is applied to the clock clk of thecounter 320.

카운터(320)는 듀티 검출 신호(PDS)의 제1 로직 레벨 구간(예컨대, 하이레벨 구간) 동안 발진 신호(PCLK)의 라이징 에지 또는 폴링 에지를 카운팅하여 카운트 결과를 N-비트 디지털 코드(DC)로서 출력한다.Thecounter 320 counts the rising edge or falling edge of the oscillation signal PCLK during the first logic level period (eg, the high level period) of the duty detection signal PDS, and counts the count result to the N-bit digital code DC. Output as.

카운터(320)에서 생성된 N-비트 디지털 코드(DC)는 N-비트 DAC(330)에 인가된다. N-비트 DAC(330)는 디지털 코드(DC)에 따라 제1 기준 전압(Ref1)과 제2 기준 전압(Ref2) 사이의 전압을 2^N 으로 나눈 전압들 중의 하나를 선택하여 제3 기준 전압(Ref3)으로 출력한다.The N-bit digital code DC generated at thecounter 320 is applied to the N-bit DAC 330. The N-bit DAC 330 selects one of the voltages obtained by dividing the voltage between the first reference voltage Ref1 and the second reference voltage Ref2 by 2^N according to the digital code DC to determine the third reference voltage ( Output to Ref3).

이에 따라, 페이즈 검출부(275)에서 발생된 듀티 검출 신호(PDS)에 의해 제1 기준 전압(Ref1)과 제2 기준 전압(Ref2) 사이의 전압들 중에 검출된 듀티비에 해당하는 값인 제3 기준 전압(Ref3)이 출력된다.Accordingly, a third reference which is a value corresponding to a duty ratio detected among voltages between the first reference voltage Ref1 and the second reference voltage Ref2 by the duty detection signal PDS generated by thephase detector 275. The voltage Ref3 is output.

상술한 제3 기준 전압(Ref3)은 디밍 기준 전압(DRef)으로서 아날로그 디밍부(260)로 입력된다. 아날로그 디밍부(260)는 디밍 기준 전압(DRef)에 따라, LED 어레이(190)에 연결된 다채널 스위치 회로(240)를 통해서 각 스위치에 흐르는 전류를 조절함으로써, LED 밝기를 조절한다.The third reference voltage Ref3 described above is input to theanalog dimming unit 260 as the dimming reference voltage DRef. Theanalog dimming unit 260 adjusts the LED brightness by controlling a current flowing through each switch through themultichannel switch circuit 240 connected to theLED array 190 according to the dimming reference voltage DRef.

레퍼런스 생성회로(270)는 아날로그 디밍부(260)의 동작에 필요한 기준 전압 또는 기준 전류를 생성한다. 레퍼런스 생성회로(270)는 밴드갭(bandgap) 회로로 구현될 수 있으나, 이에 한정되는 것은 아니다.Thereference generation circuit 270 generates a reference voltage or reference current required for the operation of theanalog dimming unit 260. Thereference generation circuit 270 may be implemented as a bandgap circuit, but is not limited thereto.

전원 회로(280)는 제어 유닛(230) 내부 동작에 필요한 전압 또는 전류를 생성한다.Thepower supply circuit 280 generates a voltage or current necessary for the internal operation of the control unit 230.

도 24는 본 발명의 또 다른 실시예에 따른 LED 조명 구동 회로의 개략적인 블록도이다. 도 24를 참조하면, LED 조명 구동회로(30A)는 필터/정류기(110), 다이오드(207), 밸리 필 회로(120), 및 제어 유닛(230a)을 포함한다.24 is a schematic block diagram of an LED lighting driving circuit according to another embodiment of the present invention. Referring to FIG. 24, the LEDlighting driving circuit 30A includes a filter /rectifier 110, adiode 207, avalley fill circuit 120, and acontrol unit 230a.

도 24의 LED 조명 구동회로(30A)는 도 11의 LED 조명 구동회로(20A)의 구성 및 동작과 유사하다. 다만, 도 24의 LED 조명 구동회로(30A)는 도 11의 밸리 필 회로(220) 대신에 도 1에 도시된 밸리 필 회로(120)를 구비한다는 점에서 차이가 있다.The LEDlighting driving circuit 30A of FIG. 24 is similar to the configuration and operation of the LEDlighting driving circuit 20A of FIG. However, the LEDlighting driving circuit 30A of FIG. 24 has a difference in that thevalley fill circuit 120 shown in FIG. 1 is provided instead of thevalley fill circuit 220 of FIG. 11.

도 25는 도 24에 도시된 LED 조명 구동 회로의 변형예를 나타내는 블록도이다. 도 25를 참조하면, LED 조명 구동회로(30B)는 도 24에 도시된 LED 조명 구동회로(30A)와 유사하게, 필터/정류기(110), 다이오드(207), 밸리 필 회로(220), 및 제어 유닛(230b)을 포함한다.FIG. 25 is a block diagram illustrating a modification of the LED lighting driving circuit shown in FIG. 24. Referring to FIG. 25, the LEDlighting driving circuit 30B is similar to the LEDlighting driving circuit 30A shown in FIG. 24, including the filter /rectifier 110, thediode 207, thevalley fill circuit 220, andControl unit 230b.

다만, 도 25의 제어 유닛(230b)은 도 24의 제어 유닛(230a)에 비하여 브리더 회로(265)를 더 포함할 수 있다. 브리더 회로(265)는 페이즈 컷 디머(105)의 일종인 트라이액 디머가 정상 동작하기 위한 홀딩 전류(holding current)를 보장해 주기 위해서 동작한다. 도시되지는 않았지만, 브리더 회로(265)는 저항과 커패시터로 구성되는 패시브 타입(passive type) 브리더 회로로 구현될 수도 있고 액티브 소자를 이용하는 액티브 브리더 회로로 구현될 수도 있다.However, thecontrol unit 230b of FIG. 25 may further include abreather circuit 265 as compared to thecontrol unit 230a of FIG. 24. Thebreather circuit 265 operates to ensure a holding current for the triac dimmer, which is a type of the phase cut dimmer 105, to operate normally. Although not shown, thebreather circuit 265 may be implemented as a passive type breather circuit composed of a resistor and a capacitor, or may be implemented as an active breather circuit using an active element.

도 28은 본 발명의 또 다른 실시예에 따른 LED 조명 구동 회로의 개략적인 블록도이다. 도 29는 도 28에 도시된 필터/정류기(110), 스위쳐블 필 회로(switchable fill, 420), 다채널 스위치(140) 및 LED 어레이(190)의 일 실시예를 나타내는 회로도이다. 도 28 및 도 29를 참조하면, LED 구동회로(40)는 필터/정류기(110), 스위처블 필 회로(420), 및 제어 유닛(430)을 포함한다.28 is a schematic block diagram of an LED lighting driving circuit according to another embodiment of the present invention. FIG. 29 is a circuit diagram illustrating an embodiment of the filter /rectifier 110, theswitchable fill circuit 420, themultichannel switch 140, and theLED array 190 shown in FIG. 28. 28 and 29, theLED driving circuit 40 includes a filter /rectifier 110, aswitchable fill circuit 420, and acontrol unit 430.

필터/정류기(110)는 교류(AC) 전원(101)로부터 교류(AC) 전압(Vac)을 수신하여 잡음 필터링 및 정류하여 정류 전압(Vr)을 출력한다. 교류(AC) 전압(Vac)은 상용 교류 전압(예컨대, 110V, 220V 등)일 수 있으나 이에 한정되는 것은 아니다.The filter /rectifier 110 receives an alternating current (AC) voltage Vac from an alternating current (AC)power source 101, filters noise, rectifies the noise, and outputs a rectified voltage Vr. The AC voltage Vac may be a commercial AC voltage (eg, 110V, 220V, etc.), but is not limited thereto.

스위처블 필 회로(420)는 정류 전압(Vr)을 수신하여 LED 어레이(190)로 전류를 제공한다.Theswitchable fill circuit 420 receives the rectified voltage Vr to provide a current to theLED array 190.

제어 유닛(430)은 LED 어레이(190)에 연결되는 m(2이상의 정수)개의 스위치들을 포함하는 다채널 스위치 회로(140) 및 상기 스위치들을 선택적으로 개폐하기 위한 다채널 스위치 제어회로(150)를 포함한다.Thecontrol unit 430 includes amulti-channel switch circuit 140 including m (integer of 2 or more) switches connected to theLED array 190 and a multi-channelswitch control circuit 150 for selectively opening and closing the switches. Include.

제어 유닛(430)은 스위처블 필 회로(420)를 제어하기 위한 스위처블 필 제어회로(440)를 더 포함할 수 있다.Thecontrol unit 430 may further include a switchablefill control circuit 440 for controlling theswitchable fill circuit 420.

도시되지는 않았지만, 제어 유닛(430)은 또한, 도 1, 도 11, 도 12, 도 13, 도 14, 도 24 또는 도 25에 도시된 아날로그 디밍부(160, 260), 레퍼런스 생성회로(170, 270), 전원 회로(180, 280), 브리더 회로(265), 페이즈 검출부(275), 페이즈 디밍 제어부(285) 중 적어도 하나를 더 포함할 수도 있다.Although not shown, thecontrol unit 430 may also include theanalog dimming units 160 and 260 and thereference generation circuit 170 shown in FIGS. 1, 11, 12, 13, 14, 24, or 25. 270,power supply circuits 180 and 280,breather circuit 265,phase detector 275, andphase dimming controller 285 may be further included.

도 29의 실시예에서 필터/정류기(110a), LED 어레이(190a), 다채널 스위치 회로(140a) 및 다채널 스위치 제어회로(150)는 도 2에 도시된 필터/정류기(110a), LED 어레이(190a), 다채널 스위치 회로(140a) 및 다채널 스위치 제어회로(150)와 동일하므로, 설명의 중복을 피하기 위하여 이들에 대한 자세한 설명은 생략한다.In the embodiment of FIG. 29, the filter /rectifier 110a, theLED array 190a, themultichannel switch circuit 140a, and the multichannelswitch control circuit 150 are the filter /rectifier 110a, LED array shown in FIG. Since 190a, themultichannel switch circuit 140a, and the multichannelswitch control circuit 150 are the same, detailed description thereof will be omitted in order to avoid duplication of description.

그러나, 필터/정류기(110a), LED 어레이(190a), 다채널 스위치 회로(140a) 및 다채널 스위치 제어회로(150)는 도 7 내지 도 10, 도 11, 도 12, 도 13, 도 14, 도 25 및 도 22에 중 어느 하나에 도시된 LED 어레이(190b, 190c, 190e 또는 190g), 다채널 스위치 회로(140b, 140c, 140e, 140g 또는 240) 및 다채널 스위치 제어회로(250)일 수도 있다.However, the filter /rectifier 110a, theLED array 190a, themultichannel switch circuit 140a and the multichannelswitch control circuit 150 are shown in FIGS. 7 to 10, 11, 12, 13, 14, 14, TheLED arrays 190b, 190c, 190e or 190g, themultichannel switch circuits 140b, 140c, 140e, 140g or 240 and the multichannelswitch control circuit 250 shown in any one of FIGS. 25 and 22 may also be used. have.

도 29의 실시예에서, 스위처블 필 회로(420)는 저항(421), 커패시터(422), 트랜지스터(423), 제1 및 제2 다이오드(D1, D2-)를 포함한다. 본 실시예에서 트랜지스터(423)는 PMOS 트랜지스터로 구현되나, 이에 한정되는 것은 아니다.In the embodiment of FIG. 29, theswitchable fill circuit 420 includes aresistor 421, acapacitor 422, atransistor 423, and first and second diodes D1 and D2-. In the present embodiment, thetransistor 423 is implemented as a PMOS transistor, but is not limited thereto.

저항(421)은 제1 노드(N1)와 제2 노드(N2) 사이에 연결되고, 커패시터(422)는 제2 노드(N3)와 접지 사이에 연결되며, 트랜지스터(423)는 제2 노드(N2)와 제3 노드(N3) 사이에 연결될 수 있다. 트랜지스터(423)의 게이트는 스위처블 필 제어회로(440)에 연결될 수 있다. 또한, 제1 다이오드(D1)는 제2 노드(N2)와 제1 노드(N1) 사이에, 저항(421)에 병렬로 연결되고, 제2 다이오드(D2)는 제3 노드(N3)와 제4 노드(N4) 사이에 연결될 수 있다.Theresistor 421 is connected between the first node N1 and the second node N2, thecapacitor 422 is connected between the second node N3 and ground, and thetransistor 423 is connected to the second node (N2). It may be connected between N2) and the third node N3. The gate of thetransistor 423 may be connected to the switchablefill control circuit 440. In addition, the first diode D1 is connected in parallel to theresistor 421 between the second node N2 and the first node N1, and the second diode D2 is connected to the third node N3 and the third node N3. It may be connected between the four nodes (N4).

제1 노드(N1)는 LED 어레이(190a)의 제1 LED 그룹(191-1)의 입력과 연결되고, 제4 노드(N4)는 제1 내지 제k LED 그룹 중 제1 LED 그룹(191-1)을 제외한 나머지 LED 그룹(191-2~191-k)의 어느 하나의 입력과 연결될 수 있다.The first node N1 is connected to the input of the first LED group 191-1 of theLED array 190a, and the fourth node N4 is the first LED group 191-among the first to kth LED groups. Except 1) may be connected to any one input of the remaining LED group (191-2 ~ 191-k).

제어 유닛(430)은 하나 이상의 IC(integrated Circuit) 칩으로 구현될 수 있으며, 트랜지스터(423)은 IC 칩 내에 내장될 수도 있고, 외장형으로 구비될 수도 있다.Thecontrol unit 430 may be implemented as one or more integrated circuit (IC) chips, and thetransistor 423 may be embedded in an IC chip or may be provided externally.

도 30은 도 29에 도시된 LED 조명 구동 회로의 구간 1에서의 동작을 설명하기 위한 회로도이고, 도 31은 도 29에 도시된 LED 조명 구동 회로의 구간 1에서의 동작을 설명하기 위한 개략적인 파형도이다.30 is a circuit diagram for describing an operation insection 1 of the LED lighting driving circuit illustrated in FIG. 29, and FIG. 31 is a schematic waveform for describing an operation insection 1 of the LED lighting driving circuit illustrated in FIG. 29. It is also.

구간 1은 제1 노드 전압(Vin)이 제2 노드 전압(Vsw)보다 큰 구간이다. 즉, 구간 1에서는 도 31에 도시된 바와 같이, 제1 노드의 전압(Vin)이 제2 노드의 전압(Vsw) 보다 크다.Section 1 is a section in which the first node voltage Vin is greater than the second node voltage Vsw. That is, ininterval 1, as illustrated in FIG. 31, the voltage Vin of the first node is greater than the voltage Vsw of the second node.

구간 1에서 스위처블 필 제어회로(440)는 스위처블 필 회로(440)의 트랜지스터(423)를 오프(off)시킨다.In theperiod 1, the switchablefill control circuit 440 turns off thetransistor 423 of theswitchable fill circuit 440.

예컨대, 스위처블 필 제어회로(440)는 제1 노드 전압(Vin)과 제2 노드 전압(Vsw)을 비교하여, 제1 노드 전압(Vin)이 제2 노드 전압(Vsw)보다 큰 경우, 트랜지스터(423)를 오프시킨다.For example, the switchablefill control circuit 440 compares the first node voltage Vin and the second node voltage Vsw, and when the first node voltage Vin is greater than the second node voltage Vsw, Turn off (423).

이에 따라, 구간 1에서는 도 30에 도시된 바와 같이 두 개의 전류 경로(I_LED1, I_C)가 형성된다. 하나는 AC 전원, 즉 필터/정류기(110a)의 출력으로부터 LED 어레이(19)로 흐르는 제1 경로이고, 다른 하나는 필터/정류기(110a)의 출력으로부터 저항(421)을 통해 커패시터(422)로 흐르는 경로, 즉 커패시터(422)를 충전하기 위한 충전 경로이다. 이에 따라, 구간 1에서는, 스위처블 필 회로(420)는 LED 어레이(19)로 제1 입력 전류(I_LED1)를 제공하고, 커패시터(422)로 충전 전류(I_C)를 흐르게 하여 커패시터(422)를 충전시킨다.Accordingly, insection 1, two current paths I_LED1 and I_C are formed as shown in FIG. 30. One is the AC path, i.e., the first path flowing from the output of the filter /rectifier 110a to the LED array 19, and the other is from the output of the filter /rectifier 110a to thecapacitor 422 through theresistor 421. A flowing path, that is, a charging path for charging thecapacitor 422. Accordingly, in theinterval 1, theswitchable fill circuit 420 provides the first input current I_LED1 to the LED array 19, causes the charging current I_C to flow through thecapacitor 422, and thus thecapacitor 422. ).

구간 1에서 제2 다이오드(D2)는 제4 노드(N4)로부터 커패시터(422) 방향으로 전류가 흐르지 않도록 방지한다.In theperiod 1, the second diode D2 prevents current from flowing from the fourth node N4 toward thecapacitor 422.

도 32는 도 29에 도시된 LED 조명 구동 회로의 구간 2에서의 동작을 설명하기 위한 회로도이고, 도 33은 도 29에 도시된 LED 조명 구동 회로의 구간 2에서의 동작을 설명하기 위한 개략적인 파형도이다.32 is a circuit diagram for describing an operation in section 2 of the LED lighting driving circuit illustrated in FIG. 29, and FIG. 33 is a schematic waveform for describing an operation in section 2 of the LED lighting driving circuit illustrated in FIG. 29. It is also.

구간 2는 제1 노드 전압(Vin)이 제2 노드 전압(Vsw)보다 작거나 같은 구간이다. 즉, 구간 2에서는, 도 33에 도시된 바와 같이, 제1 노드의 전압(Vin)이 제2 노드의 전압(Vsw)과 같거나 작다.The interval 2 is a period in which the first node voltage Vin is less than or equal to the second node voltage Vsw. That is, in the interval 2, as illustrated in FIG. 33, the voltage Vin of the first node is equal to or smaller than the voltage Vsw of the second node.

구간 2에서 스위처블 필 제어회로(440)는 스위처블 필 회로(440)의 트랜지스터(423)를 온(on)시킨다.In interval 2, the switchablefill control circuit 440 turns on thetransistor 423 of theswitchable fill circuit 440.

예컨대, 스위처블 필 제어회로(440)는 제1 노드 전압(Vin)과 제2 노드 전압(Vsw)을 비교하여, 제1 노드 전압(Vin)이 제2 노드 전압(Vsw)보다 작거나 같은 경우, 트랜지스터(423)를 온시킨다.For example, the switchablefill control circuit 440 compares the first node voltage Vin and the second node voltage Vsw so that the first node voltage Vin is less than or equal to the second node voltage Vsw. Thetransistor 423 is turned on.

이에 따라, 구간 2에서는 도 32에 도시된 바와 같이 두 개의 전류 경로(I_LED2-1, I_LED2-2)가 형성된다. 하나는 제2 노드(N2)로부터 제1 다이오드(D1)를 통해 LED 어레이(19)로 흐르는 제1 경로이고, 다른 하나는 제2 노드(N2)로부터 제2 다이오드(D2)를 거쳐 제4 노드(N4)를 통해 GR2 LED 그룹으로 흐르는 제2 경로이다.Accordingly, in section 2, two current paths I_LED2-1 and I_LED2-2 are formed as shown in FIG. 32. One is a first path flowing from the second node N2 to the LED array 19 through the first diode D1, and the other is the fourth node from the second node N2 via the second diode D2. The second path flows through the N4 to the GR2 LED group.

이에 따라, 구간 2에서는, 스위처블 필 회로(420)는 LED 어레이(19)의 하나의 입력, 즉 제1 LED 그룹(191-1)의 입력으로 제2 입력 전류(I_LED2-1)를 제공하고, 제1 LED 그룹(191-1)을 제외한 나머지 LED 그룹의 어느 하나(예컨대, 191-3)의 입력으로 제3 입력 전류 (I_LED2-2)를 제공한다.Accordingly, in interval 2, theswitchable fill circuit 420 provides the second input current I_LED2-1 to one input of the LED array 19, that is, to the input of the first LED group 191-1. The third input current I_LED2-2 is provided to an input of one of the remaining LED groups except for the first LED group 191-1 (eg, 191-3).

구간 2에서 역류 방지용 다이오드(192)는 제2 노드(N2)로부터 제2 다이오드(D2) 및 제4 노드(N4)를 통해 GR2 LED 그룹으로 입력되는 제3 입력 전류 (I_LED2-2)가 GR1 LED 그룹으로 흘러 들어가지 않도록 방지한다.In the period 2, thenon-return diode 192 receives the third input current I_{LED2-2 that} is input from the second node N2 to the GR2 LED group through the second diode D2 and the fourth node N4. Prevents flow into the LED group.

도 34는 기존의 AC 다이렉트형 LED 구동 회로에서의 LED 입력 전압 및 전류를 개략적으로 나타내는 파형도이다. 이를 참조하면, 기존의 AC 다이렉트형 LED 구동 회로에서 LED 어레이의 입력단에 인가되는 LED 입력 전압은 도 34의 (a)에 도시된 바와 같이, 반원형의 주기적인 신호일 수 있고, LED 어레이로 입력되는 LED 입력 전류는 도 34의 (b)에 도시된 바와 같이, LED 입력 전압의 상승에 따라 계단형으로 증가하고, LED 입력 전압의 상승에 따라 계단형으로 감소하는 신호일 수 있다. 한편, 도 34의 (b)에 도시된 바와 같이, LED 입력 전류가 흐르지 않는 구간이 존재한다.34 is a waveform diagram schematically illustrating an LED input voltage and a current in a conventional AC direct LED driving circuit. Referring to this, in the existing AC direct type LED driving circuit, the LED input voltage applied to the input terminal of the LED array may be a semicircular periodic signal, as shown in FIG. 34 (a), and the LED input to the LED array. As illustrated in (b) of FIG. 34, the input current may be a signal that increases stepwise as the LED input voltage increases and decreases stepwise as the LED input voltage increases. Meanwhile, as shown in FIG. 34B, there is a section in which the LED input current does not flow.

도 35는 도 30 및 도 32에 도시된 본 발명의 실시예에 따른 LED 조명 구동 회로에서의 LED 입력 전압 및 전류를 개략적으로 나타내는 파형도이다. 도 34의 (a)는 제1 노드 전압(Vin) 및 제2 노드 전압(Vsw)를 나타내고, (b)는 제1 경로를 통한 입력 전류(I_LED1, 및 I_LED2-1)를 나타내며, (c)는 제2 경로를 통한 입력 전류(I_LED2-2)를 나타낸다.35 is a waveform diagram schematically illustrating an LED input voltage and a current in the LED lighting driving circuit according to the embodiment of the present invention shown in FIGS. 30 and 32. (A) of FIG. 34 shows the first node voltage Vin and the second node voltage Vsw, (b) shows the input currents I_LED1 and I_LED2-1 through the first path, ( c) represents the input current I_LED2-2 through the second path.

도 34와 도 35를 비교하면, 기존의 AC 다이렉트형 LED 구동 회로에 의하면, LED 어레이로 입력 전류가 공급되지 않는 구간이 존재하는 반면, 본 발명의 실시예에 따른 LED 조명 구동 회로에 의하면, 두 개의 서로 다른 경로를 통하여 LED 어레이로 입력 전류가 공급될 수 있으며, LED 어레이로 입력 전류가 공급되지 않는 구간이 존재하지 않는다. 이에 따라, LED 조명의 플리커(깜박거림) 현상이 줄어들 수 있다.Compared to FIG. 34 and FIG. 35, according to the existing AC direct type LED driving circuit, there is a section in which the input current is not supplied to the LED array, whereas according to the LED lighting driving circuit according to the embodiment of the present invention, The input current may be supplied to the LED array through two different paths, and there is no section in which the input current is not supplied to the LED array. Accordingly, the flicker phenomenon of the LED light can be reduced.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명은 LED 구동 회로 및 구동 방법에 관한 것으로서, 특히, LED 조명과 관련된 산업에 이용 가능하다.TECHNICAL FIELD The present invention relates to a LED driving circuit and a driving method, and particularly, can be used in the industry related to LED lighting.

Claims (35)

1. AC 다이렉트형 LED 구동 회로에 있어서,In the AC direct type LED driving circuit,

   직렬로 연결된 제1 내지 제k(2이상의 정수) LED 그룹을 포함하는 LED 어레이;An LED array comprising first to kth (integer greater than or equal to) LED groups connected in series;

   상기 LED 어레이에 연결되는 복수(2이상)의 스위치들과 상기 스위치들을 선택적으로 개폐하기 위한 스위치 제어회로를 포함하는 제어 유닛; 및A control unit including a plurality (two or more) of switches connected to the LED array and a switch control circuit for selectively opening and closing the switches; And

   교류(AC) 전압의 정류 전압을 수신하여 상기 LED 어레이로 제1 및 제2 변형 정류 전압들을 공급하는 밸리 필 회로를 포함하며,A valley fill circuit that receives a rectified voltage of an alternating current (AC) voltage and supplies first and second modified rectified voltages to the LED array,

   상기 밸리 필 회로는The valley fill circuit is

   상기 LED 어레이의 제1 LED 그룹의 입력으로 상기 제1 변형 정류 전압을 공급하고, 상기 제1 LED 그룹을 제외한 나머지 LED 그룹의 어느 하나의 입력으로 상기 제2 변형 정류 전압을 공급하고,Supplying the first modified rectified voltage to an input of a first LED group of the LED array, and supplying the second modified rectified voltage to any input of the remaining LED groups except for the first LED group,

   상기 제1 내지 제 k LED 그룹 각각은 적어도 하나의 LED를 포함하며, 하나의 LED 그룹 내의 LED가 둘 이상일 때 둘 이상의 LED는 직렬, 병렬 또는 직렬과 병렬이 혼합된 형태로 연결되는 LED 구동 회로.Each of the first to k-th LED groups includes at least one LED, and when two or more LEDs in one LED group are connected to each other, two or more LEDs are connected in series, in parallel, or a mixture of series and parallel.
2. 제1항에 있어서, 상기 밸리 필 회로는The method of claim 1 wherein the valley fill circuit is

   제1 노드와 제2 노드 사이에 연결된 제1 커패시터;A first capacitor coupled between the first node and the second node;

   상기 제2 노드와 제3 노드 사이에 연결된 제1 다이오드;A first diode connected between the second node and a third node;

   상기 제3 노드와 접지 사이에 연결된 제2 커패시터;A second capacitor connected between the third node and ground;

   상기 접지와 상기 제2 노드 사이에 연결된 제2 다이오드; 및A second diode connected between the ground and the second node; And

   상기 제3 노드와 제4 노드 사이에 연결된 제3 다이오드를 포함하며,A third diode connected between the third node and a fourth node,

   상기 제1 노드는 상기 제1 LED 그룹의 입력과 연결되고,The first node is connected with an input of the first LED group,

   상기 제4 노드는 상기 제1 내지 제k(2이상의 정수) LED 그룹들 중 제j LED 그룹의 입력과 연결되며,The fourth node is connected to an input of a jth LED group of the first to kth (integer of 2 or more) LEDs,

   상기 j는 2 이상 k 이하의 정수인 LED 조명 구동 회로.Wherein j is an integer of 2 or more and k or less.
3. 제2항에 있어서,The method of claim 2,

   상기 제1 변형 정류 전압은 상기 제1 노드의 전압이고,The first modified rectified voltage is a voltage of the first node,

   상기 제2 변형 정류 전압은 상기 제4 노드의 전압인 LED 구동 회로.The second modified rectified voltage is the voltage of the fourth node.
4. 제2항에 있어서, 상기 LED 어레이는The method of claim 2, wherein the LED array

   상기 제j LED 그룹의 입력과 제 (j-1) LED 그룹의 출력 사이에 연결되는 다이오드를 더 포함하는 LED 구동 회로.And a diode coupled between the input of the j th LED group and the output of the (j-1) LED group.
5. 제3항에 있어서, 상기 제 j LED 그룹부터 상기 제 k LED 그룹까지 LED의 직렬 연결 개수는The number of series connection of LEDs from the j th LED group to the k th LED group is

   상기 제 1 LED 그룹부터 상기 제 (j-1) LED 그룹까지 LED의 직렬 연결 개수 보다 같거나 많은 LED 구동 회로.LED driving circuit that is equal to or greater than the number of series connection of LEDs from the first LED group to the (j-1) LED group.
6. 제3항에 있어서, 상기 제 j LED 그룹부터 상기 제 k LED 그룹까지 LED의 직렬 연결 개수는The number of series connection of LEDs from the j th LED group to the k th LED group is

   상기 제 1 LED 그룹부터 상기 제 (j-1) LED 그룹까지 LED의 직렬 연결 개수보다 같거나 적은 LED 구동 회로.LED driving circuit less than or equal to the number of series connection of the LED from the first LED group to the (j-1) LED group.
7. 제2항에 있어서, 상기 밸리 필 회로는The method of claim 2, wherein the valley fill circuit is

   상기 제1 커패시터와 상기 제2 커패시터 사이에 연결되는 저항을 더 포함하는 LED 구동 회로.The LED driving circuit further comprises a resistor connected between the first capacitor and the second capacitor.
8. 제2항에 있어서, 상기 복수의 스위치들은 제1 내지 제m(2이상의 정수) 스위치를 포함하며,The method of claim 2, wherein the plurality of switches comprises a first to m (the integer of 2 or more) switch,

   상기 스위치 제어회로는 상기 제1 내지 제m 스위치들 각각을 선택적으로 개폐하는 LED 구동 회로.The switch control circuit for selectively opening and closing each of the first to m-th switch.
9. 제8항에 있어서, 상기 제어 유닛은The method of claim 8, wherein the control unit

   상기 제1 내지 제m 스위치들 각각에 흐르는 전류를 조절함으로써 상기 LED 어레이의 밝기를 조절하는 아날로그 디밍부를 더 포함하는 LED 구동 회로.The LED driving circuit further comprises an analog dimming unit for adjusting the brightness of the LED array by adjusting the current flowing through each of the first to m-th switch.
10. 제8항에 있어서, 상기 m은The method of claim 8, wherein m is

    상기 k와 동일하거나 작은 LED 구동 회로.LED driving circuit equal to or less than k.
11. 제8항에 있어서, 상기 스위치 제어 회로는The method of claim 8, wherein the switch control circuit is

    밸리 구간에서 상기 제1 노드로부터 상기 제1 내지 제 (j-1) LED 그룹을 통해 전류가 흐르는 동시에, 상기 제4 노드로부터 상기 제 j LED 그룹 내지 제 k LED 그룹을 통해 전류가 흐르도록 제어신호를 생성하는 LED 구동 회로.A control signal such that a current flows through the first to (j-1) LED groups from the first node in a valley section and a current flows through the j th to k th LED groups from the fourth node. LED driving circuit to generate.
12. AC 다이렉트형 LED 조명 구동 회로에 있어서,In the AC direct type LED lighting driving circuit,

    직렬로 연결된 제1 내지 제n(2이상의 정수) LED부를 포함하며, 페이즈 컷된 교류(AC) 전압을 이용하여 구동되는 LED 어레이; 및An LED array including first to nth (integer greater than or equal to) LED units connected in series and driven using a phase cut AC voltage; And

    상기 LED 어레이에 연결되는 제어 유닛을 포함하며,A control unit coupled to the LED array,

    상기 제어 유닛은The control unit

    상기 LED 어레이에 연결되는 제1 내지 제m(2이상의 정수) 스위치들을 포함하는 다채널 스위치 회로;A multichannel switch circuit comprising first to mth (integer greater than or equal to) switches coupled to the LED array;

    상기 제1 내지 제m 스위치들 각각을 선택적으로 개폐하기 위한 다채널 스위치 제어회로;A multi-channel switch control circuit for selectively opening and closing each of the first to m th switches;

    상기 페이즈 컷된 정류 전압을 수신하여, 페이즈 컷된 비율을 나타내는 듀티 정보를 검출하여 듀티 검출 신호(PDS)를 생성하는 페이즈 검출부;A phase detector configured to receive the phase cut rectified voltage and detect duty information indicating a phase cut ratio to generate a duty detection signal PDS;

    상기 듀티 검출 신호에 응답하여 디밍 기준 전압을 생성하는 페이즈-디밍 제어부; 및A phase-dimming controller configured to generate a dimming reference voltage in response to the duty detection signal; And

    상기 디밍 기준 전압에 따라 상기 제1 내지 제m 스위치들 각각에 흐르는 전류를 조절함으로써 상기 LED 어레이의 밝기를 조절하는 아날로그 디밍부를 포함하는 LED 구동 회로.And an analog dimming unit configured to adjust brightness of the LED array by adjusting a current flowing through each of the first to m th switches according to the dimming reference voltage.
13. 제12항에 있어서, 상기 제어 유닛은The method of claim 12, wherein the control unit

    상기 페이즈 컷된 교류(AC) 전압을 발생하는 페이즈 컷 디머의 동작에 필요한 홀딩 전류(holding current)를 흐르게 하는 브리더 회로를 더 포함하는 LED 구동 회로.And a breather circuit for holding a holding current required for the operation of the phase cut dimmer to generate the phase cut alternating current (AC) voltage.
14. 제12항에 있어서, 상기 페이즈 검출부는The method of claim 12, wherein the phase detection unit

    비교 대상 전압과 비교 기준 전압을 비교하여 상기 듀티 검출 신호를 발생하는 비교기를 포함하며,Comparing the comparison target voltage and the comparison reference voltage to generate the duty detection signal,

    상기 비교 대상 전압(Vc)은 상기 페이즈 컷된 정류 전압에 기초한 전압인 LED 구동 회로.The comparison target voltage (Vc) is a voltage based on the phase-cut rectified voltage.
15. 제12항에 있어서, 상기 페이즈 검출부는The method of claim 12, wherein the phase detection unit

    비교 대상 전압을 수신하여 상기 듀티 검출 신호를 발생하는 슈미트 트리거를 포함하며,A Schmitt trigger for receiving a voltage to be compared and generating the duty detection signal;

    상기 비교 대상 전압은 상기 페이즈 컷된 정류 전압에 기초한 전압인 LED 구동 회로.And the voltage to be compared is a voltage based on the phase-cut rectified voltage.
16. 제12항에 있어서, 상기 페이즈 검출부는The method of claim 12, wherein the phase detection unit

    상기 페이즈 컷된 정류 전압이 입력되는 노드와 접지 사이에 직렬로 연결되는 저항과 제너 다이오드를 포함하는 LED 구동 회로.And a Zener diode and a resistor connected in series between the node to which the phase-cut rectified voltage is input and ground.
17. 제12항에 있어서, 상기 페이즈 디밍 제어부는The method of claim 12, wherein the phase dimming control unit

    상기 듀티 검출 신호에 응답하여 제1 기준 전압과 제2 기준전압을 멀티플렉싱하여 출력하는 멀티플렉서; 및A multiplexer for multiplexing a first reference voltage and a second reference voltage in response to the duty detection signal; And

    상기 멀티플렉서의 출력을 로우패스 필터링하여 상기 디밍 기준 전압으로 출력하는 로우패스 필터를 포함하는 LED 구동 회로.And a low pass filter configured to low pass filter the output of the multiplexer to the dimming reference voltage.
18. 제12항에 있어서, 상기 페이즈 디밍 제어부는The method of claim 12, wherein the phase dimming control unit

    상기 듀티 검출 신호에 응답하여 제1 기준 전압과 제2 기준전압을 멀티플렉싱하여 출력하는 멀티플렉서;A multiplexer for multiplexing a first reference voltage and a second reference voltage in response to the duty detection signal;

    상기 멀티플렉서의 출력에 연결되고, 샘플링 클락 신호에 응답하여 개폐되는 샘플링 스위치; 및A sampling switch connected to an output of the multiplexer, the sampling switch being opened and closed in response to a sampling clock signal; And

    상기 샘플링 스위치의 출력을 로우패스 필터링하여 상기 디밍 기준 전압으로 출력하는 로우패스 필터를 포함하는 LED 구동 회로.And a low pass filter configured to low pass filter the output of the sampling switch to the dimming reference voltage.
19. 제18항에 있어서, 상기 샘플링 클락 신호의 주기는19. The method of claim 18, wherein the period of the sampling clock signal is

    상기 듀티 검출 신호의 주기 보다 짧고,Shorter than a period of the duty detection signal,

    상기 샘플링 클락 신호의 제1 로직 레벨 구간이 제2 로직 레벨 보다 짧은 LED 구동 회로.And a first logic level section of the sampling clock signal is shorter than a second logic level.
20. 제12항에 있어서, 상기 페이즈 디밍 제어부는The method of claim 12, wherein the phase dimming control unit

    상기 듀티 검출 신호에 따라 가변되는 N-비트 디지털 코드를 생성하고, 생성된 디지털 코드를 아날로그 전압으로 변환하여 상기 디밍 기준 전압을 생성하는 LED 구동 회로.And an N-bit digital code that is variable according to the duty detection signal, and converts the generated digital code into an analog voltage to generate the dimming reference voltage.
21. 제20항에 있어서, 상기 페이즈 디밍 제어부는The method of claim 20, wherein the phase dimming control unit

    상기 듀티 검출 신호의 제1 로직 레벨 구간 동안 발진 신호의 펄스 수를 카운팅하여 상기 N-비트 디지털 코드를 출력하는 카운터; 및A counter for counting the number of pulses of the oscillation signal during the first logic level period of the duty detection signal to output the N-bit digital code; And

    상기 N-비트 디지털 코드에 따라 제1 기준 전압과 제2 기준 전압 사이의 전압을 2^N 으로 나눈 전압들 중의 하나를 상기 디밍 기준 전압으로 선택하는 디지털-아날로그 변환기를 포함하며,A digital-to-analog converter for selecting one of the voltages between a first reference voltage and a second reference voltage divided by 2^N according to the N-bit digital code as the dimming reference voltage,

    상기 발진 신호의 주기는 상기 듀티 검출 신호의 주기의 1/2^N인 LED 구동 회로.And the period of the oscillation signal is 1/2^N of the period of the duty detection signal.
22. 제21항에 있어서, 상기 페이즈 디밍 제어부는The method of claim 21, wherein the phase dimming control unit

    상기 듀티 검출 신호의 주기마다 하나의 펄스가 발생하는 원샷 펄스 신호를 출력하는 펄스 발생기를 더 포함하며,A pulse generator for outputting a one-shot pulse signal in which one pulse is generated for each period of the duty detection signal;

    상기 원샷 펄스 신호는 상기 카운터의 리셋 신호로 사용되는 LED 구동 회로.The one shot pulse signal is used as a reset signal of the counter.
23. 제12항에 있어서, 상기 LED 구동 회로는The LED driving circuit of claim 12, wherein the LED driving circuit is

    상기 페이즈 컷된 교류(AC) 전압의 정류 전압을 발생하는 정류기;A rectifier for generating a rectified voltage of the phase cut AC voltage;

    상기 정류기에 연결되는 다이오드; 및A diode coupled to the rectifier; And

    상기 다이오드와 상기 LED 어레이 사이에 연결되어, 상기 LED 어레이로 변형 정류 전압을 공급하는 밸리 필 회로를 더 포함하는 LED 구동 회로.And a valley fill circuit coupled between the diode and the LED array to supply a modified rectified voltage to the LED array.
24. 제23항에 있어서, 상기 밸리 필 회로는The method of claim 23 wherein the valley fill circuit is

    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;A first capacitor coupled between the first node and the second node;

    상기 제2 노드와 제3 노드 사이에 연결된 제1 다이오드;A first diode connected between the second node and a third node;

    상기 제3 노드와 접지 사이에 연결된 제2 커패시터;A second capacitor connected between the third node and ground;

    상기 접지와 상기 제2 노드 사이에 연결된 제2 다이오드; 및A second diode connected between the ground and the second node; And

    상기 제3 노드와 상기 제1 노드 사이에 연결된 제3 다이오드를 포함하며,A third diode connected between the third node and the first node,

    상기 제1 노드는 상기 제1 LED 그룹의 입력과 연결되는 LED 구동 회로.And the first node is connected with an input of the first LED group.
25. 제23항에 있어서, 상기 밸리 필 회로는The method of claim 23 wherein the valley fill circuit is

    상기 제1 LED 그룹의 입력에 연결되는 적어도 하나의 커패시터를 포함하거나,At least one capacitor connected to the input of the first LED group, or

    상기 제1 LED 그룹의 입력과 접지 사이에 직렬로 연결되는 스위치와 커패시터를 포함하는 LED 구동 회로.And a switch and a capacitor connected in series between an input of the first group of LEDs and a ground.
26. 제23항에 있어서,The method of claim 23, wherein

    상기 변형 정류 전압은 제1 및 제2 변형 정류 전압을 포함하고,The modified rectified voltage includes first and second modified rectified voltages,

    상기 밸리 필 회로는The valley fill circuit is

    상기 LED 어레이의 제1 LED 그룹의 입력으로 상기 제1 변형 정류 전압을 공급하고, 상기 제1 LED 그룹을 제외한 나머지 LED 그룹의 어느 하나의 입력으로 상기 제2 변형 정류 전압을 공급하는 LED 구동 회로.And supplying the first modified rectified voltage to an input of the first LED group of the LED array and supplying the second modified rectified voltage to any one input of the remaining LED groups except for the first LED group.
27. 제26항에 있어서, 상기 밸리 필 회로는27. The circuit of claim 26, wherein the valley fill circuit is

    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;A first capacitor coupled between the first node and the second node;

    상기 제2 노드와 제3 노드 사이에 연결된 제1 다이오드;A first diode connected between the second node and a third node;

    상기 제3 노드와 접지 사이에 연결된 제2 커패시터;A second capacitor connected between the third node and ground;

    상기 접지와 상기 제2 노드 사이에 연결된 제2 다이오드; 및A second diode connected between the ground and the second node; And

    상기 제3 노드와 제4 노드 사이에 연결된 제3 다이오드를 포함하며,A third diode connected between the third node and a fourth node,

    상기 제1 노드는 상기 제1 LED 그룹의 입력과 연결되고,The first node is connected with an input of the first LED group,

    상기 제4 노드는 상기 제1 내지 제k(2이상의 정수) LED 그룹들 중 제j LED 그룹의 입력과 연결되며,The fourth node is connected to an input of a jth LED group of the first to kth (integer of 2 or more) LEDs,

    상기 j는 2 이상 k 이하의 정수이고,J is an integer of 2 or more and k or less,

    상기 LED 어레이는 상기 제j LED 그룹의 입력과 제 (j-1) LED 그룹의 출력 사이에 연결되는 다이오드를 더 포함하는 LED 조명 구동 회로.The LED array further comprises a diode connected between the input of the j th LED group and the output of the (j-1) LED group.
28. 제12항에 있어서, 상기 페이즈-디밍 제어부는The method of claim 12, wherein the phase-dimming control unit

    미리 정해진 또는 알고리즘에 따라 조절되는 디밍 프로파일에 따라, 상기 디밍 기준 전압을 조절함으로써, 상기 LED 어레이의 밝기를 조절하는 LED 구동 회로.The LED drive circuit for adjusting the brightness of the LED array by adjusting the dimming reference voltage according to a dimming profile that is predetermined or algorithmically adjusted.
29. AC 다이렉트형 LED 구동 회로에 있어서,In the AC direct type LED driving circuit,

    직렬로 연결된 제1 내지 제k(2이상의 정수) LED 그룹을 포함하는 LED 어레이;An LED array comprising first to kth (integer greater than or equal to) LED groups connected in series;

    상기 LED 어레이에 연결되는 복수(2이상)의 스위치들과 상기 스위치들을 선택적으로 개폐하기 위한 스위치 제어회로를 포함하는 제어 유닛; 및A control unit including a plurality (two or more) of switches connected to the LED array and a switch control circuit for selectively opening and closing the switches; And

    교류(AC) 전압의 정류 전압을 수신하여 상기 LED 어레이로 전류를 공급하기 위한 스위처블 필 회로를 포함하며,A switchable fill circuit for receiving a rectified voltage of an alternating current (AC) voltage and supplying current to the LED array;

    상기 스위처블 필 회로는The switchable fill circuit is

    제1 구간에서는 상기 LED 어레이의 상기 제1 LED 그룹의 입력으로 제1 입력 전류를 제공하고,In a first section, a first input current is provided to an input of the first LED group of the LED array.

    제2 구간에서는 상기 LED 어레이의 상기 제1 LED 그룹의 입력으로 제2 입력 전류를 제공하며, 상기 제1 LED 그룹을 제외한 나머지 LED 그룹의 어느 하나의 입력으로 제3 입력 전류를 제공하는 LED 구동 회로.The LED driving circuit provides a second input current to an input of the first LED group of the LED array and provides a third input current to any one input of the remaining LED groups except the first LED group in a second section. .
30. 제29항에 있어서, 상기 LED 구동 회로는30. The LED driving circuit of claim 29, wherein the LED driving circuit is

    상기 제1 구간과 상기 제2 구간에서 상기 스위처블 필 회로가 다르게 동작하도록 제어하는 스위처블 필 제어회로를 더 포함하는 LED 구동 회로.And a switchable fill control circuit for controlling the switchable fill circuit to operate differently in the first section and the second section.
31. 제30항에 있어서, 상기 스위처블 필 회로는31. The switchable fill circuit of claim 30, wherein the switchable fill circuit is

    제1 노드와 제2 노드 사이에 연결된 저항;A resistor coupled between the first node and the second node;

    상기 제2 노드와 접지 사이에 연결된 커패시터;A capacitor coupled between the second node and ground;

    상기 제2 노드와 제3 노드 사이에 연결되고, 또한 상기 스위처블 필 제어회로에 연결되는 트랜지스터;A transistor connected between the second node and a third node and further connected to the switchable fill control circuit;

    상기 저항에 병렬로 연결되는 제1 다이오드; 및A first diode connected in parallel with the resistor; And

    상기 제3 노드와 제4 노드 사이에 연결되는 제2 다이오드를 포함하며,A second diode connected between the third node and a fourth node,

    상기 제1 노드는 상기 제1 LED 그룹의 입력과 연결되고,The first node is connected with an input of the first LED group,

    상기 제4 노드는 상기 제1 내지 제k(2이상의 정수) LED 그룹들 중 제j LED 그룹의 입력과 연결되며,The fourth node is connected to an input of a jth LED group of the first to kth (integer of 2 or more) LEDs,

    상기 j는 2 이상 k 이하의 정수인 LED 조명 구동 회로.Wherein j is an integer of 2 or more and k or less.
32. 제31항에 있어서, 상기 스위처블 필 제어회로는The switchable fill control circuit of claim 31, wherein

    상기 제1 구간에서는 상기 트랜지스터를 오프(off)시키고,The transistor is turned off in the first section,

    상기 제2 구간에서는 상기 트랜지스터를 온(on)시키는 LED 조명 구동 회로.LED lighting driving circuit to turn on the transistor in the second section.
33. 제31항에 있어서, 상기 스위처블 필 제어회로는The switchable fill control circuit of claim 31, wherein

    상기 제1 노드의 전압과 상기 제2 노드의 전압을 비교하여, 상기 제1 노드의 전압이 상기 제2 노드의 전압 보다 큰 경우, 상기 트랜지스터를 오프(off)시키고,Comparing the voltage of the first node with the voltage of the second node, when the voltage of the first node is greater than the voltage of the second node, turning off the transistor,

    상기 제1 노드의 전압이 상기 제2 노드의 전압 보다 작거나 같은 경우 상기 트랜지스터를 온(on)시키는 LED 조명 구동 회로.LED lighting driving circuit that turns on the transistor when the voltage of the first node is less than or equal to the voltage of the second node.
34. 제31항에 있어서, 상기 LED 어레이는32. The LED array of claim 31 wherein the LED array is

    상기 제j LED 그룹의 입력과 제 (j-1) LED 그룹의 출력 사이에 연결되는 제3 다이오드를 더 포함하는 LED 구동 회로.And a third diode coupled between the input of the j th LED group and the output of the (j-1) LED group.
35. 제31항에 있어서, 상기 스위처블 필 회로는The switchable fill circuit of claim 31, wherein the switchable fill circuit comprises:

    상기 제1 구간에서 상기 커패시터로 충전 전류를 흐르게 하여 상기 커패시터를 충전하는 LED 구동 회로.LED driving circuit to charge the capacitor by flowing a charging current to the capacitor in the first section.

Images