WO2013187046A1 - Thin film transistor - Google Patents

Abstract

A thin film transistor (20) includes: a gate electrode (22g) formed above a substrate (21); an oxide semiconductor layer (24) formed above the substrate (21); a gate insulating film (23) formed between the gate electrode (22g) and the oxide semiconductor layer (24); a plurality of electrodes (a source electrode (25s), a drain electrode (25d)) connected to the oxide semiconductor layer (24); and a protective film (26) covering the electrodes. Each of the electrodes includes either a laminated film in which a Mo film, a Cu film, and a CuMn alloy film are laminated in this order bottom up, or a laminated film in which a CuMn alloy film, a Cu film, and a CuMn alloy film are laminated in this order bottom up.

Description

Translated fromJapanese

[規則37.2に基づきISAが決定した発明の名称]　薄膜トランジスタ[Name of invention determined by ISA based on Rule 37.2] Thin film transistor

　ここに開示された技術は、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等に用いられる薄膜トランジスタ及びこれを用いた有機ＥＬ表示装置、並びに薄膜トランジスタの製造方法に関する。The technology disclosed herein relates to a thin film transistor used in a liquid crystal display device, an organic EL (Electro-Luminescence) display device, and the like, an organic EL display device using the thin film transistor, and a method of manufacturing the thin film transistor.

　液晶表示装置や有機ＥＬ表示装置等のアクティブマトリクス方式の表示装置には、スイッチング素子又は駆動素子として薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜半導体装置が用いられる。2. Description of the Related Art In an active matrix display device such as a liquid crystal display device or an organic EL display device, a thin film semiconductor device called a thin film transistor (TFT) is used as a switching element or a driving element.

　薄膜トランジスタの構成には、ゲート電極がチャネル層の下方（基板側）に形成された構造であるボトムゲート型の薄膜トランジスタ、あるいは、ゲート電極がチャネル層の上方に形成された構造であるトップゲート型の薄膜トランジスタがある。薄膜トランジスタのチャネル層には、例えばシリコン半導体又は酸化物半導体が用いられる。The configuration of the thin film transistor includes a bottom gate type thin film transistor having a structure in which a gate electrode is formed below the channel layer (substrate side), or a top gate type having a structure in which the gate electrode is formed above the channel layer. There is a thin film transistor. For example, a silicon semiconductor or an oxide semiconductor is used for the channel layer of the thin film transistor.

　また、ボトムゲート型の薄膜トランジスタは、チャネル層がエッチングされるチャネルエッチング構造のものと、ソース電極及びドレイン電極を形成する際のチャネル層へのダメージを抑制するためにチャネルエッチングストッパーを形成するチャネルエッチングストッパー構造のものとの２つに大別される。The bottom gate type thin film transistor includes a channel etching structure in which the channel layer is etched and a channel etching in which a channel etching stopper is formed to suppress damage to the channel layer when forming the source electrode and the drain electrode. There are roughly two types, one with a stopper structure.

　例えば、特許文献１には、チャネル層が酸化物半導体であるチャネルエッチングストッパー構造の薄膜トランジスタが開示されている。チャネルエッチングストッパーとしては、例えば、チャネルエッチングストッパー形成時に酸化物半導体が還元性ガスにより特性変動を起こすことを防止するために、ＳｉＯ₂薄膜が用いられる。For example,Patent Document 1 discloses a thin film transistor having a channel etching stopper structure in which a channel layer is an oxide semiconductor. As the channel etching stopper, for example, a SiO₂ thin film is used in order to prevent the oxide semiconductor from changing its characteristics due to the reducing gas when the channel etching stopper is formed.

特開２０１０－１６１２２７号公報JP 2010-161227 A

　ここに開示された技術は、所望のトランジスタ特性を得ることを目的とするものである。The technique disclosed herein is intended to obtain desired transistor characteristics.

　上記課題を解決する薄膜トランジスタの一態様は、基板の上方に形成されたゲート電極と、前記基板の上方に形成された酸化物半導体層と、ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁膜と、酸化物半導体層に接続された複数の電極と、複数の電極を覆う保護膜とを有し、複数の電極のそれぞれは、Ｍｏ膜とＣｕ膜とＣｕＭｎ合金膜とが下から上にこの順序で積層された積層膜、又は、ＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜とが下から上にこの順序で積層された積層膜を含む。One embodiment of a thin film transistor that solves the above problem is formed between a gate electrode formed above a substrate, an oxide semiconductor layer formed above the substrate, and the gate electrode and the oxide semiconductor layer. A gate insulating film, a plurality of electrodes connected to the oxide semiconductor layer, and a protective film covering the plurality of electrodes. Each of the plurality of electrodes includes a Mo film, a Cu film, and a CuMn alloy film. Or a laminated film in which a CuMn alloy film, a Cu film, and a CuMn alloy film are laminated in this order from the bottom to the top.

　所望のトランジスタ特性を有する薄膜トランジスタを提供することが可能となる。It is possible to provide a thin film transistor having desired transistor characteristics.

図１は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。FIG. 1 is a partially cutaway perspective view of an organic EL display device according to an embodiment.図２は、実施の形態に係る有機ＥＬ表示装置のピクセルバンクの例を示す斜視図である。FIG. 2 is a perspective view illustrating an example of a pixel bank of the organic EL display device according to the embodiment.図３は、実施の形態に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。FIG. 3 is an electric circuit diagram showing a configuration of a pixel circuit in the organic EL display device according to the embodiment.図４は、実施の形態に係る薄膜トランジスタの概略断面図である。FIG. 4 is a schematic cross-sectional view of the thin film transistor according to the embodiment.図５Ａは、実施の形態に係る薄膜トランジスタの製造方法におけるゲート電極形成工程の断面図である。FIG. 5A is a cross-sectional view of the gate electrode formation step in the method for manufacturing the thin film transistor according to the embodiment.図５Ｂは、実施の形態に係る薄膜トランジスタの製造方法におけるゲート絶縁膜形成工程の断面図である。FIG. 5B is a cross-sectional view of the gate insulating film forming step in the method for manufacturing the thin film transistor according to the embodiment.図５Ｃは、実施の形態に係る薄膜トランジスタの製造方法における酸化物半導体層成膜工程の断面図である。FIG. 5C is a cross-sectional view of the oxide semiconductor layer formation step in the method for manufacturing the thin film transistor according to the embodiment.図５Ｄは、実施の形態に係る薄膜トランジスタの製造方法における酸化物半導体層加工用レジストパターン形成工程の断面図である。FIG. 5D is a cross-sectional view of the oxide semiconductor layer processing resist pattern forming step in the method of manufacturing a thin film transistor according to the embodiment.図５Ｅは、実施の形態に係る薄膜トランジスタの製造方法における酸化物半導体層加工工程の断面図である。FIG. 5E is a cross-sectional view of the oxide semiconductor layer processing step in the method for manufacturing the thin film transistor according to the embodiment.図５Ｆは、実施の形態に係る薄膜トランジスタの製造方法における酸化物半導体層加工用レジストパターン除去工程の断面図である。FIG. 5F is a cross-sectional view of the oxide semiconductor layer processing resist pattern removal step in the method of manufacturing a thin film transistor according to the embodiment.図５Ｇは、実施の形態に係る薄膜トランジスタの製造方法におけるソース電極及びドレイン電極の積層膜成膜工程の断面図である。FIG. 5G is a cross-sectional view of a stacked film forming step of a source electrode and a drain electrode in the thin film transistor manufacturing method according to the embodiment.図５Ｈは、実施の形態に係る薄膜トランジスタの製造方法におけるソース電極及びドレイン電極加工用レジストパターン形成工程の断面図である。FIG. 5H is a cross-sectional view of a resist electrode forming process for processing a source electrode and a drain electrode in the thin film transistor manufacturing method according to the embodiment.図５Ｉは、実施の形態に係る薄膜トランジスタの製造方法におけるソース電極及びドレイン電極加工工程の断面図である。FIG. 5I is a cross-sectional view of the source electrode and drain electrode processing step in the method of manufacturing a thin film transistor according to the embodiment.図５Ｊは、実施の形態に係る薄膜トランジスタの製造方法におけるソース電極及びドレイン電極加工用レジストパターン除去工程の断面図である。FIG. 5J is a cross-sectional view of a resist pattern removal process for processing a source electrode and a drain electrode in the method for manufacturing a thin film transistor according to the embodiment.図５Ｋは、実施の形態に係る薄膜トランジスタの製造方法における保護膜形成工程の断面図である。FIG. 5K is a cross-sectional view of a protective film forming step in the method of manufacturing a thin film transistor according to the embodiment.図６は、実施の形態に係る薄膜トランジスタのソース電極及びドレイン電極における膜構造の比較表である。FIG. 6 is a comparison table of film structures of the source electrode and the drain electrode of the thin film transistor according to the embodiment.図７は、実施の形態に係る薄膜トランジスタのソース電極周辺の拡大断面図である。FIG. 7 is an enlarged cross-sectional view around the source electrode of the thin film transistor according to the embodiment.図８は、実施の形態に係る薄膜トランジスタのソース電極及びドレイン電極における加熱温度と抵抗率との関係を示す図である。FIG. 8 is a diagram illustrating a relationship between the heating temperature and the resistivity of the source electrode and the drain electrode of the thin film transistor according to the embodiment.図９は、実施の形態に係る薄膜トランジスタのソース電極及びドレイン電極における第１の層（上層）の膜厚と抵抗率との関係を示す図である。FIG. 9 is a diagram illustrating a relationship between the film thickness of the first layer (upper layer) and the resistivity in the source electrode and the drain electrode of the thin film transistor according to the embodiment.図１０は、他の実施の形態に係る薄膜トランジスタの断面図である。FIG. 10 is a cross-sectional view of a thin film transistor according to another embodiment.

　以下、薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた有機ＥＬ表示装置の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程（ステップ）、工程の順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。Hereinafter, embodiments of a thin film transistor, a method for manufacturing the thin film transistor, and an organic EL display device using the thin film transistor will be described with reference to the drawings. Note that each of the embodiments described below shows a preferred specific example of the present invention. Accordingly, the numerical values, shapes, materials, components, arrangement positions and connection forms of components, steps (steps), order of steps, and the like shown in the following embodiments are merely examples and are intended to limit the present invention. is not. Therefore, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims showing the highest concept of the present invention are described as optional constituent elements.

　なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。Each figure is a schematic diagram and is not necessarily shown strictly. Moreover, in each figure, the same code | symbol is attached | subjected to the substantially same structure, The overlapping description is abbreviate | omitted or simplified.

　（有機ＥＬ表示装置）
　まず、実施の形態に係る有機ＥＬ表示装置１の構成について、図１及び図２を用いて説明する。図１は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。図２は、実施の形態に係る有機ＥＬ表示装置のピクセルバンクの例を示す斜視図である。(Organic EL display device)
First, the configuration of the organicEL display device 1 according to the embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a partially cutaway perspective view of an organic EL display device according to an embodiment. FIG. 2 is a perspective view illustrating an example of a pixel bank of the organic EL display device according to the embodiment.

　図１に示すように、有機ＥＬ表示装置１は、下層より、複数個の薄膜トランジスタが配置された薄膜トランジスタアレイ装置（ＴＦＴアレイ基板）２と、下部電極である陽極５１、有機材料からなる発光層であるＥＬ層５２及び透明な上部電極である陰極５３からなる有機ＥＬ素子（発光部）５との積層構造により構成される。As shown in FIG. 1, an organicEL display device 1 includes a thin film transistor array device (TFT array substrate) 2 in which a plurality of thin film transistors are arranged, ananode 51 as a lower electrode, and a light emitting layer made of an organic material, from the lower layer. It is constituted by a laminated structure of an organic EL element (light emitting part) 5 comprising acertain EL layer 52 and acathode 53 which is a transparent upper electrode.

　薄膜トランジスタアレイ装置２には複数の画素３がマトリクス状に配置されており、各画素３には画素回路４が設けられている。The thin filmtransistor array device 2 has a plurality ofpixels 3 arranged in a matrix, and eachpixel 3 is provided with apixel circuit 4.

　有機ＥＬ素子５は、複数の画素３のそれぞれに対応して形成されており、各画素３に設けられた画素回路４によって各有機ＥＬ素子５の発光の制御が行われる。有機ＥＬ素子５は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化膜）の上に形成される。Theorganic EL element 5 is formed corresponding to each of the plurality ofpixels 3, and the light emission of eachorganic EL element 5 is controlled by thepixel circuit 4 provided in eachpixel 3. Theorganic EL element 5 is formed on an interlayer insulating film (planarization film) formed so as to cover a plurality of thin film transistors.

　また、有機ＥＬ素子５は、一対の電極である陽極５１と陰極５３との間にＥＬ層５２が配置された構成となっており、例えば、陽極５１とＥＬ層５２との間にはさらに正孔輸送層が積層形成され、ＥＬ層５２と陰極５３との間にはさらに電子輸送層が積層形成されている。なお、陽極５１と陰極５３との間には、その他の有機機能層が設けられていてもよい。Theorganic EL element 5 has a configuration in which anEL layer 52 is disposed between a pair of electrodes, that is, ananode 51 and acathode 53. For example, a positive electrode is further provided between theanode 51 and theEL layer 52. A hole transport layer is laminated, and an electron transport layer is further laminated between theEL layer 52 and thecathode 53. Note that another organic functional layer may be provided between theanode 51 and thecathode 53.

　各画素３は、それぞれの画素回路４によって駆動制御される。また、薄膜トランジスタアレイ装置２には、画素３の行方向に沿って配置される複数のゲート配線（走査線）６と、ゲート配線６と交差するように画素３の列方向に沿って配置される複数のソース配線（信号配線）７と、ソース配線７と平行に配置される複数の電源配線（図１では省略）とが形成されている。各画素３は、例えば直交するゲート配線６とソース配線７とによって区画されている。Eachpixel 3 is driven and controlled by therespective pixel circuit 4. Further, in the thin filmtransistor array device 2, a plurality of gate wirings (scanning lines) 6 arranged along the row direction of thepixels 3 and a column direction of thepixels 3 so as to intersect thegate wiring 6 are arranged. A plurality of source lines (signal lines) 7 and a plurality of power supply lines (not shown in FIG. 1) arranged in parallel with thesource lines 7 are formed. Eachpixel 3 is partitioned by, for example, anorthogonal gate line 6 and asource line 7.

　ゲート配線６は、各画素回路４に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線７は、各画素回路４に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路４に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。Thegate wiring 6 is connected to each gate electrode of a thin film transistor that operates as a switching element included in eachpixel circuit 4. Thesource wiring 7 is connected to the source electrode of the thin film transistor operating as a switching element included in eachpixel circuit 4 for each column. The power supply wiring is connected to the drain electrode of the thin film transistor operating as a driving element included in eachpixel circuit 4 for each column.

　図２に示すように、有機ＥＬ表示装置１の各画素３は、３色（赤色、緑色、青色）のサブ画素３Ｒ、３Ｇ、３Ｂによって構成されており、これらのサブ画素３Ｒ、３Ｇ、３Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている。各サブ画素３Ｒ、３Ｇ、３Ｂは、バンク３ａによって互いに分離されている。バンク３ａは、ゲート配線６に平行に延びる突条と、ソース配線７に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分（すなわち、バンク３ａの開口部）の各々とサブ画素３Ｒ、３Ｇ、３Ｂの各々とが一対一で対応している。なお、本実施の形態において、バンク３ａはピクセルバンクとしたが、ラインバンクとしても構わない。As shown in FIG. 2, eachpixel 3 of the organicEL display device 1 is composed of sub-pixels 3R, 3G, and 3B of three colors (red, green, and blue), and these sub-pixels 3R, 3G, and 3B. Are formed in a matrix on the display surface. The sub-pixels 3R, 3G, and 3B are separated from each other by thebank 3a. Thebanks 3a are formed in a lattice shape so that the ridges extending in parallel to thegate wiring 6 and the ridges extending in parallel to thesource wiring 7 intersect each other. Each of the portions surrounded by the protrusions (that is, the opening of thebank 3a) and each of the sub-pixels 3R, 3G, and 3B have a one-to-one correspondence. In the present embodiment, thebank 3a is a pixel bank, but may be a line bank.

　陽極５１は、薄膜トランジスタアレイ装置２上の層間絶縁膜（平坦化膜）上でかつバンク３ａの開口部内に、サブ画素３Ｒ、３Ｇ、３Ｂ毎に形成されている。同様に、ＥＬ層５２は、陽極５１上でかつバンク３ａの開口部内に、サブ画素３Ｒ、３Ｇ、３Ｂ毎に形成されている。透明な陰極５３は、複数のバンク３ａ上で、かつ全てのＥＬ層５２（全てのサブ画素３Ｒ、３Ｇ、３Ｂ）を覆うように、連続的に形成されている。Theanode 51 is formed for each of the sub-pixels 3R, 3G, and 3B on the interlayer insulating film (planarizing film) on the thin filmtransistor array device 2 and in the opening of thebank 3a. Similarly, theEL layer 52 is formed for each of the sub-pixels 3R, 3G, and 3B on theanode 51 and in the opening of thebank 3a. Thetransparent cathode 53 is continuously formed on the plurality ofbanks 3a so as to cover all the EL layers 52 (all the sub-pixels 3R, 3G, and 3B).

　さらに、画素回路４は、各サブ画素３Ｒ、３Ｇ、３Ｂ毎に設けられており、各サブ画素３Ｒ、３Ｇ、３Ｂと、対応する画素回路４とは、コンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素３Ｒ、３Ｇ、３Ｂは、ＥＬ層５２の発光色が異なることを除いて同一の構成である。Furthermore, thepixel circuit 4 is provided for each of the sub-pixels 3R, 3G, and 3B, and each of the sub-pixels 3R, 3G, and 3B and thecorresponding pixel circuit 4 are electrically connected by a contact hole and a relay electrode. Has been. The sub-pixels 3R, 3G, and 3B have the same configuration except that the emission color of theEL layer 52 is different.

　ここで、画素３における画素回路４の回路構成について、図３を用いて説明する。図３は、実施の形態に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。Here, the circuit configuration of thepixel circuit 4 in thepixel 3 will be described with reference to FIG. FIG. 3 is an electric circuit diagram showing a configuration of a pixel circuit in the organic EL display device according to the embodiment.

　図３に示すように、画素回路４は、スイッチング素子として動作する薄膜トランジスタ１０と、駆動素子として動作する薄膜トランジスタ２０と、対応する画素３に表示するためのデータを記憶するキャパシタ９とで構成される。本実施の形態において、薄膜トランジスタ１０は、画素３を選択するためのスイッチングトランジスタであり、薄膜トランジスタ２０は、有機ＥＬ素子５を駆動する駆動トランジスタである。As shown in FIG. 3, thepixel circuit 4 includes athin film transistor 10 that operates as a switching element, athin film transistor 20 that operates as a drive element, and acapacitor 9 that stores data to be displayed on thecorresponding pixel 3. . In the present embodiment, thethin film transistor 10 is a switching transistor for selecting thepixel 3, and thethin film transistor 20 is a drive transistor that drives theorganic EL element 5.

　薄膜トランジスタ１０は、ゲート配線６に接続されるゲート電極１２ｇと、ソース配線７に接続されるソース電極１５ｓと、キャパシタ９及び薄膜トランジスタ２０のゲート電極２２ｇに接続されるドレイン電極１５ｄと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１０は、接続されたゲート配線６及びソース配線７に電圧が印加されると、当該ソース配線７に印加された電圧値を表示データとしてキャパシタ９に保存する。Thethin film transistor 10 includes agate electrode 12g connected to thegate wiring 6, asource electrode 15s connected to thesource wiring 7, adrain electrode 15d connected to thegate electrode 22g of thecapacitor 9 and thethin film transistor 20, and a semiconductor film (FIG. Not shown). When a voltage is applied to theconnected gate line 6 andsource line 7, thethin film transistor 10 stores the voltage value applied to thesource line 7 in thecapacitor 9 as display data.

　薄膜トランジスタ２０は、薄膜トランジスタ１０のドレイン電極１５ｄに接続されるゲート電極２２ｇと、電源配線８及びキャパシタ９に接続されるドレイン電極２５ｄと、陽極５１に接続されるソース電極２５ｓと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ２０は、キャパシタ９が保持している電圧値に対応する電流を電源配線８からソース電極２５ｓを通じて陽極５１に供給する。これにより、陽極５１から陰極５３へと駆動電流が流れてＥＬ層５２が発光する。Thethin film transistor 20 includes agate electrode 22g connected to thedrain electrode 15d of thethin film transistor 10, adrain electrode 25d connected to thepower supply wiring 8 and thecapacitor 9, asource electrode 25s connected to theanode 51, and a semiconductor film (not shown). Z). Thethin film transistor 20 supplies a current corresponding to the voltage value held by thecapacitor 9 from thepower supply wiring 8 to theanode 51 through thesource electrode 25s. As a result, a drive current flows from theanode 51 to thecathode 53, and theEL layer 52 emits light.

　なお、上記構成の有機ＥＬ表示装置１では、ゲート配線６とソース配線７との交点に位置する画素３毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素３（各サブ画素３Ｒ、３Ｇ、３Ｂ）の薄膜トランジスタ１０及び２０によって、対応する有機ＥＬ素子５が選択的に発光することで、所望の画像を表示することができる。Note that the organicEL display device 1 having the above configuration employs an active matrix system in which display control is performed for eachpixel 3 located at the intersection of thegate wiring 6 and thesource wiring 7. Thereby, the correspondingorganic EL element 5 selectively emits light by thethin film transistors 10 and 20 of each pixel 3 (each sub-pixel 3R, 3G, and 3B), so that a desired image can be displayed.

　（薄膜トランジスタ）
　次に、実施の形態に係る薄膜トランジスタについて、図４を用いて説明する。図４は、実施の形態に係る薄膜トランジスタの概略断面図である。なお、以下の実施の形態では、上記有機ＥＬ表示装置１における薄膜トランジスタ２０について説明するが、薄膜トランジスタ１０も同様の構成とすることができる。つまり、以下に説明する薄膜トランジスタは、スイッチングトランジスタ及び駆動トランジスタのいずれにも適用することができる。ただし、キャリア移動度の高い酸化物半導体層をチャネル層としているので、駆動トランジスタに適用する方がよい。(Thin film transistor)
Next, a thin film transistor according to an embodiment will be described with reference to FIGS. FIG. 4 is a schematic cross-sectional view of the thin film transistor according to the embodiment. In the following embodiment, thethin film transistor 20 in the organicEL display device 1 will be described, but thethin film transistor 10 can have the same configuration. That is, the thin film transistor described below can be applied to both a switching transistor and a driving transistor. However, since the oxide semiconductor layer with high carrier mobility is used as the channel layer, it is preferable to use the oxide semiconductor layer for a driving transistor.

　図４に示すように、薄膜トランジスタ２０は、基板２１と、基板２１の上方に形成されたゲート電極２２ｇと、基板２１の上方に形成されたチャネル層である酸化物半導体層２４と、ゲート電極２２ｇと酸化物半導体層２４との間に形成されたゲート絶縁膜２３と、酸化物半導体層２４に接続された複数の電極であるソース電極２５ｓ及びドレイン電極２５ｄと、ソース電極２５ｓ及びドレイン電極２５ｄを覆う保護膜２６とを有する。As shown in FIG. 4, thethin film transistor 20 includes asubstrate 21, agate electrode 22g formed above thesubstrate 21, anoxide semiconductor layer 24 that is a channel layer formed above thesubstrate 21, and agate electrode 22g. Agate insulating film 23 formed between theoxide semiconductor layer 24, asource electrode 25s and adrain electrode 25d which are a plurality of electrodes connected to theoxide semiconductor layer 24, and asource electrode 25s and adrain electrode 25d. And aprotective film 26 for covering.

　本実施の形態に係る薄膜トランジスタ２０は、チャネルエッチング型でボトムゲート型の薄膜トランジスタであって、基板２１上に形成されたゲート電極２２ｇを覆うようにゲート絶縁膜２３が形成されており、当該ゲート絶縁膜２３上には酸化物半導体層２４が島状に形成されている。Thethin film transistor 20 according to the present embodiment is a channel etching type bottom gate type thin film transistor, and agate insulating film 23 is formed so as to cover thegate electrode 22g formed on thesubstrate 21. Anoxide semiconductor layer 24 is formed in an island shape over thefilm 23.

　一対のソース電極２５ｓ及びドレイン電極２５ｄは、酸化物半導体層２４上において基板水平方向に所定の間隔をあけて対向配置されている。本実施の形態における一対のソース電極２５ｓ及びドレイン電極２５ｄの各々は、酸化物半導体層２４の両端部の各々を覆うように、酸化物半導体層２４の端部の表面からゲート絶縁膜２３の表面にわたって形成されている。つまり、ソース電極２５ｓ及びドレイン電極２５ｄは、酸化物半導体層２４に接するだけではなく、ゲート絶縁膜２３にも接している。The pair of thesource electrode 25s and thedrain electrode 25d are disposed on theoxide semiconductor layer 24 so as to face each other with a predetermined interval in the substrate horizontal direction. In each of the pair ofsource electrode 25s anddrain electrode 25d in this embodiment, the surface of thegate insulating film 23 extends from the surface of the end portion of theoxide semiconductor layer 24 so as to cover both ends of theoxide semiconductor layer 24. Is formed over. That is, thesource electrode 25 s and thedrain electrode 25 d are not only in contact with theoxide semiconductor layer 24 but are also in contact with thegate insulating film 23.

　なお、本実施の形態において、ソース電極２５ｓ及びドレイン電極２５ｄは酸化物半導体層２４と接するように酸化物半導体層２４と直接的に接続されているが、酸化物半導体層２４とソース電極２５ｓ及びドレイン電極２５ｄとの間に別の層を設けて、ソース電極２５ｓ及びドレイン電極２５ｄと酸化物半導体層２４とが間接的に接続されていてもよい。少なくとも、キャリアが移動できるように酸化物半導体層２４とソース電極２５ｓ（ドレイン電極２５ｄ）とが電気的に接続されていればよい。Note that in this embodiment, thesource electrode 25s and thedrain electrode 25d are directly connected to theoxide semiconductor layer 24 so as to be in contact with theoxide semiconductor layer 24; however, theoxide semiconductor layer 24, thesource electrode 25s, and Another layer may be provided between thedrain electrode 25d and thesource electrode 25s, thedrain electrode 25d, and theoxide semiconductor layer 24 may be indirectly connected. At least theoxide semiconductor layer 24 and thesource electrode 25s (drain electrode 25d) may be electrically connected so that carriers can move.

　保護膜２６は、ソース電極２５ｓ、ドレイン電極２５ｄ及び酸化物半導体層２４上において、これらを覆うように形成されている。本実施の形態における薄膜トランジスタ２０はチャネルエッチング型であるので、保護膜２６は、ソース電極２５ｓ及びドレイン電極２５ｄだけではなく、ソース電極２５ｓ及びドレイン電極２５ｄ間において酸化物半導体層２４にも接している。Theprotective film 26 is formed on thesource electrode 25s, thedrain electrode 25d, and theoxide semiconductor layer 24 so as to cover them. Since thethin film transistor 20 in this embodiment is a channel etching type, theprotective film 26 is in contact with not only thesource electrode 25s and thedrain electrode 25d but also theoxide semiconductor layer 24 between thesource electrode 25s and thedrain electrode 25d. .

　保護膜２６は、薄膜トランジスタ２０の上部層に形成される有機ＥＬ素子（発光層）の電極との絶縁を図るなどを目的として形成されている。なお、図示していないが、保護膜２６にはコンタクトホールが形成され、このコンタクトホールを通して、ソース電極２５ｓ又はドレイン電極２５ｄと上部層の有機ＥＬ素子の電極（例えば陽極）と電気的に接続される。Theprotective film 26 is formed for the purpose of insulation from the electrode of the organic EL element (light emitting layer) formed on the upper layer of thethin film transistor 20. Although not shown, a contact hole is formed in theprotective film 26, and thesource electrode 25s or thedrain electrode 25d is electrically connected to the electrode (for example, an anode) of the upper organic EL element through the contact hole. The

　ここで、基板２１としては、例えば、ガラス基板が用いられる。また、薄膜トランジスタ２０をフレキシブルディスプレイに用いる場合には樹脂基板を用いてもよい。なお、基板２１の表面にアンダーコート層を形成してもよい。Here, for example, a glass substrate is used as thesubstrate 21. Further, when thethin film transistor 20 is used for a flexible display, a resin substrate may be used. An undercoat layer may be formed on the surface of thesubstrate 21.

　ゲート電極２２ｇとしては、例えばＴｉ、Ｍｏ、Ｗ、Ａｌ、Ａｕなどの金属やＩＴＯ（酸化インジウムスズ）などの導電酸化物が用いられる。また、金属に関しては、例えばＭｏＷのような合金もゲート電極２２ｇとして用いることができる。また、膜の密着性を高めるために、酸化物との密着性が良い金属として例えばＴｉ、ＡｌやＡｕなどを挟んだ金属の積層体をゲート電極２２ｇとして用いることもできる。As thegate electrode 22g, for example, a metal such as Ti, Mo, W, Al, or Au, or a conductive oxide such as ITO (indium tin oxide) is used. As for the metal, for example, an alloy such as MoW can be used as thegate electrode 22g. In addition, in order to improve the adhesion of the film, a metal laminate in which, for example, Ti, Al, Au or the like is sandwiched as a metal having good adhesion to the oxide can be used as thegate electrode 22g.

　ゲート絶縁膜２３としては、例えば酸化シリコン膜や酸化ハフニウム膜などの酸化物薄膜、窒化シリコン膜などの窒化膜もしくはシリコン酸窒化膜の単層膜、又は、これらの積層膜などが用いられる。As thegate insulating film 23, for example, an oxide thin film such as a silicon oxide film or a hafnium oxide film, a nitride film such as a silicon nitride film or a single layer film of a silicon oxynitride film, or a laminated film thereof is used.

　酸化物半導体層２４としては、Ｉｎ－Ｇａ－Ｚｎ－Ｏを含むＩｎＧａＺｎＯ_Ｘ（ＩＧＺＯ）などの透明アモルファス酸化物半導体により構成するのが望ましい。透明アモルファス酸化物半導体をチャネル層とする薄膜トランジスタは、キャリア移動度が高く、大画面及び高精細の表示装置に適している。また、透明アモルファス酸化物半導体は、低温成膜が可能であるため、プラスチックやフィルムなどのフレキシブル基板上に容易に形成することができる。Theoxide semiconductor layer 24 is preferably formed using a transparent amorphous oxide semiconductor such as InGaZnO_x (IGZO) containing In—Ga—Zn—O. A thin film transistor using a transparent amorphous oxide semiconductor as a channel layer has high carrier mobility and is suitable for a large-screen and high-definition display device. Further, since the transparent amorphous oxide semiconductor can be formed at a low temperature, it can be easily formed on a flexible substrate such as a plastic or a film.

　Ｉｎ－Ｇａ－Ｚｎ－Ｏを含むＩｎＧａＺｎＯ_Ｘのアモルファス酸化物半導体膜は、例えば、ＩｎＧａＯ₃（ＺｎＯ）₄組成を有する多結晶焼結体をターゲットとして、スパッタ法やレーザー蒸着法などの気相成膜法により成膜することができる。An amorphous oxide semiconductor film of InGaZnO_X containing In—Ga—Zn—O is formed by vapor phase deposition such as sputtering or laser deposition using, for example, a polycrystalline sintered body having an InGaO₃ (ZnO)₄ composition. The film can be formed by a film method.

　酸化物半導体層２４の膜厚は、１０ｎｍ～１５０ｎｍが好ましい。膜厚が１０ｎｍより薄い場合は、ピンホールが発生しやすくなり、また、膜厚が１５０ｎｍより厚い場合は、オフ動作時のリーク電流やサブスレッシュホルドスウィング値（Ｓ値）が増大し、トランジスタ特性が劣化する。The film thickness of theoxide semiconductor layer 24 is preferably 10 nm to 150 nm. When the film thickness is less than 10 nm, pinholes are likely to occur, and when the film thickness is more than 150 nm, the leakage current and subthreshold swing value (S value) during off operation increase, and transistor characteristics Deteriorates.

　また、酸化物半導体層２４は、ソース電極２５ｓ及びドレイン電極２５ｄ間のチャネル領域におけるＣｕの原子濃度が、１×１０^-19／ｃｍ³以下であることが好ましい。Ｃｕの原子濃度（汚染量）が多いと、リーク電流が増大し、トランジスタ特性の変動をきたすとともに薄膜トランジスタ２０の消費電力が増大してしまう。In theoxide semiconductor layer 24, the atomic concentration of Cu in the channel region between thesource electrode 25s and thedrain electrode 25d is preferably 1 × 10⁻¹⁹ / cm³ or less. If the atomic concentration (contamination amount) of Cu is large, the leakage current increases, resulting in a change in transistor characteristics and an increase in power consumption of thethin film transistor 20.

　なお、Ｃｕの原子濃度（汚染量）は、二次イオン質量分析法（ＳＩＭＳ）、すなわちイオン（一次イオン）を試料表面に照射することにより、飛び出してきた粒子のうちイオン（二次イオン）を質量分析することで、試料中に含まれる成分の定性・定量を行う方法を用いて測定して評価することができる。In addition, the atomic concentration (contamination amount) of Cu is determined by using secondary ion mass spectrometry (SIMS), that is, by irradiating ions (primary ions) to the sample surface, ions (secondary ions) among the particles that have jumped out. By mass spectrometry, it can be measured and evaluated using a method for qualitative and quantitative determination of components contained in a sample.

　ソース電極２５ｓ及びドレイン電極２５ｄの各々は、Ｃｕを含む材料により構成されている。具体的には、ソース電極２５ｓ及びドレイン電極２５ｄの各々は、第１の層２５１、第２の層２５２及び第３の層２５３の３層を含む積層膜である。なお、ソース電極２５ｓ及びドレイン電極２５ｄは、３層構造に限らず、その他の層が含まれていても構わない。Each of thesource electrode 25s and thedrain electrode 25d is made of a material containing Cu. Specifically, each of thesource electrode 25s and thedrain electrode 25d is a stacked film including three layers of afirst layer 251, asecond layer 252, and athird layer 253. Note that thesource electrode 25s and thedrain electrode 25d are not limited to a three-layer structure, and may include other layers.

　下層である第１の層２５１は、下地層との密着層であって、酸化物半導体層２４及びゲート絶縁膜２３の上に形成される。また、第１の層２５１は、第２の層２５２のＣｕ原子が拡散して酸化物半導体層２４内に入り込むことを抑制するＣｕ拡散抑制層としても機能する。Thefirst layer 251 which is a lower layer is an adhesion layer with the base layer, and is formed on theoxide semiconductor layer 24 and thegate insulating film 23. Thefirst layer 251 also functions as a Cu diffusion suppression layer that suppresses diffusion of Cu atoms of thesecond layer 252 into theoxide semiconductor layer 24.

　中間層である第２の層２５２は、Ｃｕを主成分とする主配線層であって、第１の層２５１及び第３の層２５３に接して第１の層２５１と第３の層２５３との間に形成される。Ｃｕを主配線材料として用いることにより、低抵抗化を図ることができる。Thesecond layer 252 which is an intermediate layer is a main wiring layer containing Cu as a main component, and is in contact with thefirst layer 251 and thethird layer 253, and thefirst layer 251 and thethird layer 253 Formed between. By using Cu as the main wiring material, the resistance can be reduced.

　上層である第３の層２５３は、主配線層を保護するキャップ層であって、第２の層２５２の上に形成される。The upperthird layer 253 is a cap layer that protects the main wiring layer, and is formed on thesecond layer 252.

　ソース電極２５ｓ及びドレイン電極２５ｄとしては、Ｍｏ（モリブデン）膜とＣｕ（銅）膜とＣｕＭｎ（銅マンガン）合金膜とが下から上にこの順序で積層された積層膜（ＣｕＭｎ合金膜／Ｃｕ膜／Ｍｏ膜）を含む構成とすることができる。具体的には、第１の層２５１がＭｏ膜で、第２の層２５２がＣｕ膜で、第３の層２５３がＣｕＭｎ合金膜であり、これらの層を基板２１の上方に向かって積層することによって形成することができる。なお、ＣｕＭｎ合金膜は、銅とマンガンとの合金膜であることを意味している。このことは、以下、同様である。As thesource electrode 25s and thedrain electrode 25d, a laminated film (CuMn alloy film / Cu film) in which a Mo (molybdenum) film, a Cu (copper) film, and a CuMn (copper manganese) alloy film are laminated in this order from the bottom to the top. / Mo film). Specifically, thefirst layer 251 is a Mo film, thesecond layer 252 is a Cu film, and thethird layer 253 is a CuMn alloy film, and these layers are stacked above thesubstrate 21. Can be formed. Note that the CuMn alloy film means an alloy film of copper and manganese. The same applies to the following.

　また、ソース電極２５ｓ及びドレイン電極２５ｄとして、ＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜とが下から上にこの順序で積層された積層膜（ＣｕＭｎ合金膜／Ｃｕ膜／ＣｕＭｎ合金膜）を含む構成とすることができる。具体的には、第１の層２５１がＣｕＭｎ合金膜で、第２の層２５２がＣｕ膜で、第３の層２５３がＣｕＭｎ合金膜であり、これらの層を基板２１の上方に向かって積層することによって形成することができる。Thesource electrode 25s and thedrain electrode 25d include a laminated film (CuMn alloy film / Cu film / CuMn alloy film) in which a CuMn alloy film, a Cu film, and a CuMn alloy film are laminated in this order from the bottom to the top. It can be. Specifically, thefirst layer 251 is a CuMn alloy film, thesecond layer 252 is a Cu film, thethird layer 253 is a CuMn alloy film, and these layers are stacked toward the upper side of thesubstrate 21. Can be formed.

　このように、第１の層（下層）２５１としてＭｏ膜又はＣｕＭｎ合金膜を形成することによって、第２の層２５２のＣｕ原子が酸化物半導体層２４に拡散することを抑制できる。さらに、第１の層（下層）２５１としてＭｏ膜又はＣｕＭｎ合金膜を形成することによって、下地層（酸化物半導体層２４、ゲート絶縁膜２３）との密着性を向上させることもできる。Thus, by forming a Mo film or a CuMn alloy film as the first layer (lower layer) 251, it is possible to suppress the diffusion of Cu atoms in thesecond layer 252 to theoxide semiconductor layer 24. Furthermore, by forming a Mo film or a CuMn alloy film as the first layer (lower layer) 251, adhesion with the base layer (theoxide semiconductor layer 24 and the gate insulating film 23) can be improved.

　また、第３の層（上層）２５２としてＣｕＭｎ合金膜を形成することによって、第２の層２５２のＣｕ原子が酸化して第２の層２５２が変質することを抑制できる。これにより、Ｃｕ酸化によるソース電極２５ｓ及びドレイン電極２５ｄの高抵抗化を抑制できる。Further, by forming a CuMn alloy film as the third layer (upper layer) 252, it is possible to suppress the Cu atoms of thesecond layer 252 from being oxidized and thesecond layer 252 from being altered. Thereby, the high resistance of thesource electrode 25s and thedrain electrode 25d due to Cu oxidation can be suppressed.

　保護膜２６としては、例えば、４５０ｎｍ以下の波長の光を減衰させることが可能なシルセスシオキセン、アクリル、シロキサンを含む樹脂塗布型の感光性絶縁材料が用いられる。また、保護膜２６として、この感光性絶縁材料と無機絶縁材料との積層膜であってもよい。無機絶縁材料としては、例えば、酸化シリコン、酸化アルミニウム、酸化チタンなどが用いられる。また、無機絶縁材料の成膜には、ＣＶＤ法、スパッタリング法、ＡＬＤ法などが用いられる。As theprotective film 26, for example, a resin-coated photosensitive insulating material containing silsesioxene, acrylic, or siloxane that can attenuate light having a wavelength of 450 nm or less is used. Further, theprotective film 26 may be a laminated film of the photosensitive insulating material and the inorganic insulating material. For example, silicon oxide, aluminum oxide, titanium oxide, or the like is used as the inorganic insulating material. In addition, a CVD method, a sputtering method, an ALD method, or the like is used for forming the inorganic insulating material.

　（薄膜トランジスタの製造方法）
　次に、実施の形態に係る薄膜トランジスタ２０の製造方法について、図５Ａ～図５Ｋを用いて説明する。図５Ａ～図５Ｋは、実施の形態に係る薄膜トランジスタの製造方法における各工程の断面図である。(Thin Film Transistor Manufacturing Method)
Next, a method for manufacturing thethin film transistor 20 according to the embodiment will be described with reference to FIGS. 5A to 5K. 5A to 5K are cross-sectional views of each step in the method of manufacturing the thin film transistor according to the embodiment.

　まず、図５Ａに示すように、基板２１を準備して、当該基板２１の上方にゲート電極２２ｇを所望の形状に加工する。例えば、基板２１上にゲート金属膜をスパッタによって成膜し、フォトリソグラフィ法及びウエットエッチング法を用いてゲート金属膜をパターニングすることにより、所定形状のゲート電極２２ｇを形成する。First, as shown in FIG. 5A, asubstrate 21 is prepared, and agate electrode 22g is processed into a desired shape above thesubstrate 21. For example, a gate metal film is formed on thesubstrate 21 by sputtering, and the gate metal film 22 is patterned by using a photolithography method and a wet etching method, thereby forming agate electrode 22g having a predetermined shape.

　次に、図５Ｂに示すように、基板２１の上方にゲート絶縁膜を形成する。例えば、ゲート電極２２ｇを覆うようにして酸化シリコンからなるゲート絶縁膜２３をプラズマＣＶＤなどによって成膜する。Next, as shown in FIG. 5B, a gate insulating film is formed above thesubstrate 21. For example, thegate insulating film 23 made of silicon oxide is formed by plasma CVD or the like so as to cover thegate electrode 22g.

　次に、図５Ｃ～図５Ｆに示すようにして、基板２１の上方に所定形状の酸化物半導体層２４を形成する。Next, as shown in FIGS. 5C to 5F, anoxide semiconductor layer 24 having a predetermined shape is formed above thesubstrate 21.

　この場合、まず、図５Ｃに示すように、ゲート絶縁膜２３上に酸化物半導体層２４を成膜する。例えば、ＩｎＧａＺｎＯ_Ｘの透明アモルファス酸化物半導体からなる酸化物半導体層２４を上述の成膜方法によって成膜する。In this case, first, as illustrated in FIG. 5C, theoxide semiconductor layer 24 is formed over thegate insulating film 23. For example, theoxide semiconductor layer 24 made of a transparent amorphous oxide semiconductor of InGaZnO_X is formed by the above-described film formation method.

　次いで、図５Ｄに示すように、酸化物半導体層２４を所定形状に加工するために、酸化物半導体層２４上にレジストパターンＲ１を形成する。Next, as shown in FIG. 5D, a resist pattern R1 is formed on theoxide semiconductor layer 24 in order to process theoxide semiconductor layer 24 into a predetermined shape.

　続いて、レジストパターンＲ１を用いて、図５Ｅに示すように、酸化物半導体層２４のパターニングを行って、酸化物半導体層２４を所定形状に加工する。酸化物半導体層２４の加工には、例えばウエットエッチング法が用いられる。ウエットエッチング法には、燐酸、硝酸及び酢酸などを含む酸混合液、又は、シュウ酸、塩酸などが用いられる。Subsequently, as shown in FIG. 5E, theoxide semiconductor layer 24 is patterned using the resist pattern R1 to process theoxide semiconductor layer 24 into a predetermined shape. For example, a wet etching method is used for processing theoxide semiconductor layer 24. In the wet etching method, an acid mixed solution containing phosphoric acid, nitric acid, acetic acid, or the like, or oxalic acid, hydrochloric acid, or the like is used.

　次いで、図５Ｆに示すように、レジストパターンＲ１を除去する。レジストパターンＲ１の除去にはレジスト剥離液を用いたウエットエッチング処理や、Ｏ₂プラズマを用いたドライエッチング処理などが用いられる。これにより、所定形状の酸化物半導体層２４を形成することができる。本実施の形態では、酸化物半導体層２４を島状に形成している。Next, as shown in FIG. 5F, the resist pattern R1 is removed. For removing the resist pattern R1, wet etching using a resist stripping solution, dry etching using O₂ plasma, or the like is used. Thereby, theoxide semiconductor layer 24 having a predetermined shape can be formed. In this embodiment, theoxide semiconductor layer 24 is formed in an island shape.

　次に、図５Ｇ～図５Ｊに示すようにして、積層膜２５を形成及び加工して、一対のソース電極２５ｓ及びドレイン電極２５ｄを形成する。Next, as shown in FIGS. 5G to 5J, thelaminated film 25 is formed and processed to form a pair ofsource electrode 25s anddrain electrode 25d.

　この場合、まず、図５Ｇに示すように、ソース電極２５ｓ及びドレイン電極２５ｄとなる積層膜（電極膜）２５として、第１の層２５１、第２の層２５２及び第３の層２５３を順次成膜する。例えば、第１の層２５１としてＭｏ膜又はＣｕＭｎ合金膜を成膜し、第２の層２５２としてＣｕ膜を成膜し、第３の層２５３としてＣｕＭｎ合金膜を成膜する。これらの膜は、例えばスパッタ法によって順次成膜することができる。In this case, first, as shown in FIG. 5G, afirst layer 251, asecond layer 252, and athird layer 253 are sequentially formed as a laminated film (electrode film) 25 to be thesource electrode 25s and thedrain electrode 25d. Film. For example, a Mo film or a CuMn alloy film is formed as thefirst layer 251, a Cu film is formed as thesecond layer 252, and a CuMn alloy film is formed as thethird layer 253. These films can be sequentially formed by sputtering, for example.

　第１の層２５１（下層）は、上述のとおり、酸化物半導体層２４へのＣｕの拡散を抑制する役割と、酸化物半導体層２４との密着性を向上させる役割とを果たす。第３の層（上層）２５３は、主配線層となる第２の層（Ｃｕ膜）２５２の酸化による変質を抑制する役割を果たす。As described above, the first layer 251 (lower layer) plays the role of suppressing the diffusion of Cu into theoxide semiconductor layer 24 and the role of improving the adhesion with theoxide semiconductor layer 24. The third layer (upper layer) 253 plays a role of suppressing deterioration due to oxidation of the second layer (Cu film) 252 serving as the main wiring layer.

　次いで、図５Ｈに示すように、積層膜２５を加工して所定形状のソース電極２５ｓ及びドレイン電極２５ｄとするために、積層膜２５の上にレジストパターンＲ２を形成する。Next, as shown in FIG. 5H, a resist pattern R2 is formed on thelaminated film 25 in order to process thelaminated film 25 into asource electrode 25s and adrain electrode 25d having a predetermined shape.

　続いて、図５Ｉに示すように、レジストパターンＲ２を用いて積層膜２５のパターニングを行って、積層膜２５を所定形状のソース電極２５ｓ及びドレイン電極２５ｄに加工する。積層膜２５の加工には、例えばウエットエッチング法が用いられる。Subsequently, as shown in FIG. 5I, thelaminated film 25 is patterned using the resist pattern R2 to process thelaminated film 25 into asource electrode 25s and adrain electrode 25d having a predetermined shape. For example, a wet etching method is used for processing thelaminated film 25.

　次いで、図５Ｊに示すように、レジストパターンＲ２を除去する。なお、レジストパターンＲ２の除去は、レジストパターンＲ１の除去と同様の方法を用いることができる。これにより、所定形状の一対のソース電極２５ｓ及びドレイン電極２５ｄを形成することができる。Next, as shown in FIG. 5J, the resist pattern R2 is removed. The removal of the resist pattern R2 can use the same method as the removal of the resist pattern R1. Thus, a pair ofsource electrode 25s anddrain electrode 25d having a predetermined shape can be formed.

　なお、ソース電極２５ｓ及びドレイン電極２５ｄを形成した後、酸化物半導体層２４を１５０～４５０℃で０．５～１２００分間の熱処理を行うとよい。この熱処理を行うことにより、酸化物半導体層２４とソース電極２５ｓ又はドレイン電極２５ｄとのコンタクト抵抗値を低減することができ、しかも酸化物半導体層２４の特性を安定化させることができる。Note that after thesource electrode 25s and thedrain electrode 25d are formed, theoxide semiconductor layer 24 is preferably heat-treated at 150 to 450 ° C. for 0.5 to 1200 minutes. By performing this heat treatment, the contact resistance value between theoxide semiconductor layer 24 and thesource electrode 25s or thedrain electrode 25d can be reduced, and the characteristics of theoxide semiconductor layer 24 can be stabilized.

　次に、図５Ｋに示すように、ソース電極２５ｓ及びドレイン電極２５ｄを覆うように保護膜２６を形成する。これにより、薄膜トランジスタ２０が完成する。Next, as shown in FIG. 5K, aprotective film 26 is formed so as to cover thesource electrode 25s and thedrain electrode 25d. Thereby, thethin film transistor 20 is completed.

　なお、上述したように、保護膜２６には、上部層の電極とソース電極２５ｓ又はドレイン電極２５ｄとの電気的コンタクト、あるいは、上部層の電極とゲート電極２２ｇとの電気的コンタクトを形成するためにコンタクトホールが形成される。コンタクトホールの形成は、保護膜２６として感光性材料を用いることにより、フォトリソグラフィ法により形成することができる。As described above, in theprotective film 26, an electrical contact between the upper layer electrode and thesource electrode 25s or thedrain electrode 25d or an electrical contact between the upper layer electrode and thegate electrode 22g is formed. A contact hole is formed in The contact hole can be formed by photolithography using a photosensitive material as theprotective film 26.

　（作用効果等）
　以下、本実施の形態に係る薄膜トランジスタ２０の作用効果について、本開示の技術に至った経緯も含めて説明する。(Effects etc.)
Hereinafter, the operation and effect of thethin film transistor 20 according to the present embodiment will be described including the background to the technology of the present disclosure.

　近年、表示装置の大画面化及び高精細化が求められており、表示装置に設けられる薄膜トランジスタの半導体層（チャネル層）として、キャリア移動度の高い酸化物半導体を用いることが検討されている。In recent years, there has been a demand for a larger screen and higher definition of a display device, and it has been studied to use an oxide semiconductor with high carrier mobility as a semiconductor layer (channel layer) of a thin film transistor provided in the display device.

　また、表示装置の大画面化及び高精細化によって配線が長く且つ細くなる傾向にある。このため、配線抵抗が高くなり、表示画像の品質が劣化するという課題がある。特に、薄膜トランジスタにおけるソース電極及びドレイン電極は、その一部が延設されて配線としても機能させることもあるので、ソース電極及びドレイン電極の材料及び構造は、薄膜トランジスタとしての性能だけではなく、配線としての性能も要求される。Also, the wiring tends to become long and thin due to the large screen and high definition of the display device. For this reason, there exists a subject that wiring resistance becomes high and the quality of a display image deteriorates. In particular, a part of the source electrode and the drain electrode in the thin film transistor may be extended to function as a wiring. Therefore, the material and the structure of the source electrode and the drain electrode are not only the performance as a thin film transistor but also the wiring. Performance is also required.

　そこで、例えば、低抵抗の配線を実現するために、ソース電極及びドレイン電極の電極材料としてＣｕを用いることが考えられる。Therefore, for example, in order to realize a low resistance wiring, it is conceivable to use Cu as the electrode material of the source electrode and the drain electrode.

　この場合、配線やソース電極及びドレイン電極の上に形成する保護膜として酸化膜を用いると、酸化膜の成膜過程では酸素が用いられるので、配線やソース電極及びドレイン電極のＣｕが酸化して高抵抗化するという課題がある。また、ソース電極及びドレイン電極には、ＴＦＴ製造プロセスにおける耐熱性も要求される。In this case, if an oxide film is used as a protective film formed on the wiring, the source electrode, and the drain electrode, oxygen is used in the process of forming the oxide film, so that Cu in the wiring, the source electrode, and the drain electrode is oxidized. There is a problem of increasing resistance. Further, the source electrode and the drain electrode are also required to have heat resistance in the TFT manufacturing process.

　これらの課題に対して、主配線層であるＣｕ膜を保護するために、Ｃｕ膜の上にキャップ層を形成することが考えられる。For these problems, it is conceivable to form a cap layer on the Cu film in order to protect the Cu film as the main wiring layer.

　一方、ソース電極及びドレイン電極は、下地層との密着性が重要となる。下地層との密着性が悪くなると、ソース電極及びドレイン電極の膜剥がれ等が生じ、トランジスタ特性が大きく劣化する。特に、チャネル層が酸化物半導体である場合、ソース電極又はドレイン電極と酸化物半導体層との密着性が悪くなると、コンタクト抵抗が大きくなる等してトランジスタ特性が劣化する。On the other hand, the adhesion between the source electrode and the drain electrode with the base layer is important. When the adhesion with the base layer is deteriorated, the source electrode and the drain electrode are peeled off, and the transistor characteristics are greatly deteriorated. In particular, in the case where the channel layer is an oxide semiconductor, when the adhesion between the source or drain electrode and the oxide semiconductor layer is deteriorated, the transistor characteristics are deteriorated due to an increase in contact resistance.

　さらに、チャネル層として酸化物半導体層を用いた場合、チャネル領域におけるＣｕの原子濃度が多くなると、リーク電流が多くなり、所望のトランジスタ特性を得られないという課題もある。Furthermore, when an oxide semiconductor layer is used as the channel layer, there is a problem that when the atomic concentration of Cu in the channel region increases, the leakage current increases and desired transistor characteristics cannot be obtained.

　これらの課題に対して、下地層との密着性向上及びＣｕの拡散抑制のために、Ｃｕ膜の下に介在層を形成することが考えられる。In order to solve these problems, it is conceivable to form an intervening layer under the Cu film in order to improve the adhesion with the underlayer and to suppress the diffusion of Cu.

　本願発明者らは、上記の様々な観点の課題に着目し、チャネル層として酸化物半導体層を用いるととともにソース電極及びドレイン電極の主配線材料として低抵抗のＣｕを用いた場合に、ソース電極及びドレイン電極として適した電極構造及び金属材料について鋭意検討した。The inventors of the present application pay attention to the problems of the various aspects described above, and when the oxide semiconductor layer is used as the channel layer and the low resistance Cu is used as the main wiring material of the source electrode and the drain electrode, the source electrode In addition, an electrode structure and a metal material suitable as a drain electrode were studied.

　その結果、本願発明者らは、ソース電極及びドレイン電極として、Ｍｏ膜とＣｕ膜とＣｕＭｎ合金膜との積層膜、又は、ＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜との積層膜を用いることで、所望のトランジスタ特性が得られることを見出した。As a result, the inventors of the present application use a laminated film of a Mo film, a Cu film, and a CuMn alloy film or a laminated film of a CuMn alloy film, a Cu film, and a CuMn alloy film as a source electrode and a drain electrode. The inventors have found that desired transistor characteristics can be obtained.

　図６は、その検討結果を示すものであり、ソース電極及びドレイン電極における膜構造の比較表である。図６では、主配線層をＣｕ膜とするソース電極及びドレイン電極について、５つの例を示している。図６において、下層は第１の層２５１であり、主配線層は第２の層２５２であり、上層は第３の層２５３である。FIG. 6 shows the result of the study, and is a comparative table of the film structures of the source electrode and the drain electrode. FIG. 6 shows five examples of the source electrode and drain electrode whose main wiring layer is a Cu film. In FIG. 6, the lower layer is thefirst layer 251, the main wiring layer is thesecond layer 252, and the upper layer is thethird layer 253.

　なお、図６において、密着性とは、ソース電極又はドレイン電極と下地層（酸化物半導体層、ゲート絶縁膜）とが正常に密着しているかどうかを評価したものである。また、耐熱性とは、ソース電極及びドレイン電極がＴＦＴ製造工程中の熱処理工程又は酸化処理工程の温度（例えば上限３００℃）に耐えられるかどうか（特に酸化雰囲気中での耐熱性）を評価したものである。また、加工形状性は、加工後のソース電極及びドレイン電極の形状が正常であるかどうか、あるいは、ソース電極及びドレイン電極をパターン形成する際に所定の加工ができるかどうかを評価したものである。また、○の評価は、いずれも問題がなかったことを意味し、×の評価は何らかの問題があったことを意味する。Note that in FIG. 6, adhesion refers to evaluation of whether the source or drain electrode and the base layer (oxide semiconductor layer, gate insulating film) are in close contact with each other. Moreover, heat resistance evaluated whether the source electrode and the drain electrode can withstand the temperature (for example, the upper limit of 300 ° C.) of the heat treatment process or the oxidation process in the TFT manufacturing process (particularly heat resistance in an oxidizing atmosphere). Is. The processing shape property is an evaluation of whether the shape of the source electrode and the drain electrode after processing is normal, or whether a predetermined processing can be performed when patterning the source electrode and the drain electrode. . Moreover, evaluation of (circle) means that there was no problem in all, and evaluation of * means that there was some problem.

　比較例１は、Ｃｕ膜（主配線層）とＣｕＭｎ合金膜（上層）との２層構造であり、Ｃｕ膜の酸化を抑制するためにＣｕ膜の上にＣｕＭｎ合金膜からなるキャップ層を形成した構成となっている。この場合、耐熱性及び加工形状性には問題はなかったが、Ｃｕは酸化物半導体層と密着しにくく、密着性に問題があった。Comparative Example 1 has a two-layer structure of a Cu film (main wiring layer) and a CuMn alloy film (upper layer), and a cap layer made of a CuMn alloy film is formed on the Cu film in order to suppress oxidation of the Cu film. It has become the composition. In this case, there was no problem in heat resistance and processing shape, but Cu was difficult to adhere to the oxide semiconductor layer, and there was a problem in adhesion.

　比較例２は、Ｍｏ膜（下層）とＣｕ膜（主配線層）との２層構造であり、酸化物半導体層との密着性を向上させるためにＣｕ膜の下にＭｏ膜を形成した構成となっている。この場合、密着性及び加工形状性には問題はなかったが、耐熱性に問題があった。Comparative Example 2 has a two-layer structure of a Mo film (lower layer) and a Cu film (main wiring layer), in which a Mo film is formed under the Cu film in order to improve adhesion with the oxide semiconductor layer. It has become. In this case, there was no problem with the adhesion and processing shape, but there was a problem with heat resistance.

　比較例３は、Ｍｏ膜（下層）とＣｕ膜（主配線層）とＭｏ膜（上層）との３層構造であり、比較例１の構成において、密着性を向上させるために下層としてＭｏ膜を形成した構成となっている。この場合、比較例１と比べて、密着性の問題は解消したが、加工形状性に問題が生じることが分かった。これは、Ｍｏ膜による電池反応によって加工形状に異常をきたしていると考えられる。Comparative Example 3 has a three-layer structure of a Mo film (lower layer), a Cu film (main wiring layer), and a Mo film (upper layer). In the configuration of Comparative Example 1, a Mo film is used as a lower layer in order to improve adhesion. It is the structure which formed. In this case, as compared with Comparative Example 1, it was found that the problem of adhesion was solved, but a problem occurred in the processing shape. This is thought to be due to an abnormality in the processed shape due to the battery reaction by the Mo film.

　実施例１は、Ｍｏ膜（下層）とＣｕ膜（主配線層）とＣｕＭｎ合金膜（上層）との３層構造であり、比較例３において、上層をＭｏ膜からＣｕＭｎ合金膜に代えた構成となっている。この構成により、上層のＣｕＭｎ合金膜によってＣｕ膜の酸化を抑制できるとともに、密着性、耐熱性及び加工形状性のいずれにも問題は生じなかった。つまり、実施例１では、比較例３のような電池反応が発生せず、加工形状に異常が生じなかった。Example 1 has a three-layer structure of a Mo film (lower layer), a Cu film (main wiring layer), and a CuMn alloy film (upper layer). In Comparative Example 3, the upper layer is changed from a Mo film to a CuMn alloy film. It has become. With this configuration, the upper CuMn alloy film can suppress the oxidation of the Cu film, and there is no problem in any of adhesion, heat resistance, and processing shape. That is, in Example 1, the battery reaction as in Comparative Example 3 did not occur, and no abnormality occurred in the processed shape.

　実施例２は、ＣｕＭｎ合金膜（下層）とＣｕ膜（主配線層）とＣｕＭｎ合金膜（上層）との３層構造であり、比較例３において、上層及び下層のＭｏ膜をＣｕＭｎ合金膜に代えた構成となっている。この構成により、上層のＣｕＭｎ合金膜によってＣｕ膜の酸化を抑制できるとともに、密着性、耐熱性及び加工形状性のいずれにも問題は生じなかった。なお、実施例２でも、電池反応は発生せず、加工形状に異常は生じなかった。Example 2 has a three-layer structure of a CuMn alloy film (lower layer), a Cu film (main wiring layer), and a CuMn alloy film (upper layer). In Comparative Example 3, the upper and lower Mo films were changed to a CuMn alloy film. It has a different configuration. With this configuration, the upper CuMn alloy film can suppress the oxidation of the Cu film, and there is no problem in any of adhesion, heat resistance, and processing shape. In Example 2, no battery reaction occurred, and no abnormality occurred in the processed shape.

　図６に示す結果から、図４に示す薄膜トランジスタ２０のソース電極２５ｓ及びドレイン電極２５ｄに実施例１又は実施例２の電極構造及び材料を適用することで、低抵抗配線を実現しつつ、密着性、耐熱性及び加工形状性に優れたソース電極２５ｓ及びドレイン電極２５ｄを実現できることが分かった。From the results shown in FIG. 6, the electrode structure and material of Example 1 or Example 2 are applied to thesource electrode 25s and thedrain electrode 25d of thethin film transistor 20 shown in FIG. It was found that thesource electrode 25s and thedrain electrode 25d excellent in heat resistance and processing shape can be realized.

　そこで、本実施の形態における薄膜トランジスタ２０では、酸化物半導体層２４に接続されたソース電極２５ｓ及びドレイン電極２５ｄが、Ｍｏ膜とＣｕ膜とＣｕＭｎ合金膜との積層膜、及び、ＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜との積層膜のいずれかの積層膜を含むように構成している。Therefore, in thethin film transistor 20 in this embodiment, thesource electrode 25s and thedrain electrode 25d connected to theoxide semiconductor layer 24 include a stacked film of a Mo film, a Cu film, and a CuMn alloy film, and a CuMn alloy film and a Cu film. One of the laminated films of the film and the CuMn alloy film is included.

　これにより、第１に、Ｃｕ膜の下にＭｏ膜又はＣｕＭｎ合金膜を形成することによって、Ｃｕ膜のＣｕ原子が拡散して酸化物半導体層２４に入り込むことを抑制できるとともに、下地層（酸化物半導体層２４、ゲート絶縁膜２３）との密着性を向上させることができる。これにより、トランジスタ特性が劣化することを抑制できる。Thereby, first, by forming a Mo film or a CuMn alloy film under the Cu film, Cu atoms in the Cu film can be prevented from diffusing and entering theoxide semiconductor layer 24, and an underlayer (oxidation layer) The adhesion between thephysical semiconductor layer 24 and the gate insulating film 23) can be improved. Thereby, it can suppress that transistor characteristics deteriorate.

　第２に、Ｃｕ膜の上にＣｕＭｎ合金膜を形成することによって、上方からの酸素をＣｕＭｎ合金膜でブロックすることができ、Ｃｕ膜の酸化を抑制することができる。これにより、ソース電極２５ｓ及びドレイン電極２５ｄの酸化による高抵抗化を抑制でき、低抵抗配線を実現できる。また、Ｃｕ膜の上にＣｕＭｎ合金膜を形成することによって、耐熱性を確保することもできる。Second, by forming a CuMn alloy film on the Cu film, oxygen from above can be blocked by the CuMn alloy film, and oxidation of the Cu film can be suppressed. Thereby, the increase in resistance due to oxidation of thesource electrode 25s and thedrain electrode 25d can be suppressed, and a low resistance wiring can be realized. Moreover, heat resistance can also be ensured by forming a CuMn alloy film on the Cu film.

　第３に、少なくとも上記２種類の積層膜のいずれかを用いることで、ソース電極２５ｓ及びドレイン電極２５ｄの所望の加工形状性を得ることができる。Thirdly, by using at least one of the above two types of laminated films, the desired processing shape of thesource electrode 25s and thedrain electrode 25d can be obtained.

　以上、本実施の形態における薄膜トランジスタ２０によれば、酸化物半導体をチャネル層とする薄膜トランジスタでありながら、低抵抗配線であり、かつ、密着性、耐熱性及び加工形状性に優れたソース電極２５ｓ及びドレイン電極２５ｄを実現しつつ、所望のトランジスタ特性を得ることができる。As described above, according to thethin film transistor 20 in the present embodiment, thesource electrode 25s that is a thin film transistor using an oxide semiconductor as a channel layer, is a low-resistance wiring, and has excellent adhesion, heat resistance, and processed shape. Desired transistor characteristics can be obtained while realizing thedrain electrode 25d.

　また、図５Ａ～図５Ｋの製造方法によって実際に作製した薄膜トランジスタ２０のソース電極２５ｓ及びドレイン電極２５ｄを分析してみたところ、図７に示す膜構成になっていることが判明した。図７は、図５Ｋの破線で囲まれる領域Ａの拡大図であり、ソース電極２５ｓ周辺の拡大断面図である。また、ドレイン電極２５ｄにおいても、界面層２５４が形成されている。Further, when thesource electrode 25s and thedrain electrode 25d of thethin film transistor 20 actually manufactured by the manufacturing method shown in FIGS. 5A to 5K were analyzed, it was found that the film configuration shown in FIG. 7 was obtained. FIG. 7 is an enlarged view of a region A surrounded by a broken line in FIG. 5K, and is an enlarged cross-sectional view around thesource electrode 25s. Aninterface layer 254 is also formed in thedrain electrode 25d.

　図７に示すように、酸化シリコン膜からなる保護膜２６とＣｕＭｎ合金膜からなる第３の層（上層）２５３との界面には、膜厚が５ｎｍ～１０ｎｍ程度のＭｎＳｉＯからなる界面層２５４が形成されていることが分かった。つまり、ソース電極２５ｓが、Ｍｏ膜とＣｕ膜とＣｕＭｎ合金膜とＭｎＳｉＯ膜とが下から上にこの順序で積層された積層膜になっていることが分かった。As shown in FIG. 7, aninterface layer 254 made of MnSiO having a thickness of about 5 nm to 10 nm is formed at the interface between theprotective film 26 made of a silicon oxide film and the third layer (upper layer) 253 made of a CuMn alloy film. It was found that it was formed. That is, it was found that thesource electrode 25s is a laminated film in which the Mo film, the Cu film, the CuMn alloy film, and the MnSiO film are laminated in this order from the bottom to the top.

　この界面層２５４は、ＣｕＭｎ合金膜である第３の層２５３のＭｎ成分と、酸化シリコン膜である保護膜２６のＳｉ成分及びＯ成分とが結合して生成された層であると考えられる。この界面層（ＭｎＳｉＯ膜）２５４が形成されることによって、さらに、ソース電極２５ｓ及びドレイン電極２５ｄの性能が向上していると考えられる。Thisinterface layer 254 is considered to be a layer formed by combining the Mn component of thethird layer 253, which is a CuMn alloy film, and the Si component and O component of theprotective film 26, which is a silicon oxide film. It is considered that the performance of thesource electrode 25s and thedrain electrode 25d is further improved by forming the interface layer (MnSiO film) 254.

　次に、ＣｕＭｎ合金膜からなる第３の層（上層）２５３のＭｎ濃度に関して行った実験結果を、図８を用いて説明する。この実験では、Ｍｎ濃度の異なるＣｕＭｎ合金膜の単層膜を複数作製し、各ＣｕＭｎ合金膜を加熱していったときの抵抗率の変化を調べた。Next, the results of an experiment conducted on the Mn concentration of the third layer (upper layer) 253 made of a CuMn alloy film will be described with reference to FIG. In this experiment, a plurality of single layer films of CuMn alloy films having different Mn concentrations were prepared, and the change in resistivity when each CuMn alloy film was heated was examined.

　具体的には、図８に示すように、Ｍｎ濃度が０％（Ｃｕ）、Ｍｎ濃度が４％（ＣｕＭｎ４％）、Ｍｎ濃度が８％（ＣｕＭｎ８％）、Ｃｕ濃度が１０％（ＣｕＭｎ１０％）の４つのＣｕＭｎ単層膜について、加熱温度を１００℃、２００℃、２５０℃、３００℃、３５０℃とした場合における各抵抗率の値を測定した。Specifically, as shown in FIG. 8, the Mn concentration is 0% (Cu), the Mn concentration is 4% (CuMn4%), the Mn concentration is 8% (CuMn8%), and the Cu concentration is 10% (CuMn10%). Each of the four CuMn single layer films was measured for resistivity values when the heating temperature was 100 ° C, 200 ° C, 250 ° C, 300 ° C, 350 ° C.

　ここで、配線形成以降のプロセス温度の上限により３００℃の耐熱性が要求される。例えば保護膜２６として酸化シリコン膜をプラズマＣＶＤで成膜する場合、保護膜２６の成膜温度は最大で３００℃である。このことから、ＣｕＭｎ合金膜は、３００℃以下において安定した抵抗率になっていることが好ましい。Here, heat resistance of 300 ° C. is required due to the upper limit of the process temperature after wiring formation. For example, when a silicon oxide film is formed as theprotective film 26 by plasma CVD, the film forming temperature of theprotective film 26 is 300 ° C. at the maximum. From this, it is preferable that the CuMn alloy film has a stable resistivity at 300 ° C. or lower.

　図８に示すように、ＣｕＭｎ合金膜のＭｎ濃度が０％及び４％の場合は、加熱温度が２５０℃を越えると抵抗率が急激に上昇していることが分かる。これは、酸化によって抵抗率が上昇していると考えられる。As shown in FIG. 8, it can be seen that when the Mn concentration of the CuMn alloy film is 0% and 4%, the resistivity rapidly increases when the heating temperature exceeds 250 ° C. This is considered that the resistivity is increased by oxidation.

　一方、ＣｕＭｎ合金膜のＭｎ濃度が少なくとも８％及び１０％の場合は、加熱温度が３００℃以下では抵抗率の変動はみられない。つまり、ＣｕＭｎ合金膜のＭｎ濃度を少なくとも８％以上とすることによって、ＴＦＴプロセスの上限温度に耐えうる耐熱性を確保することができる。On the other hand, when the Mn concentration of the CuMn alloy film is at least 8% and 10%, no change in resistivity is observed when the heating temperature is 300 ° C. or lower. That is, by setting the Mn concentration of the CuMn alloy film to at least 8% or more, heat resistance that can withstand the upper limit temperature of the TFT process can be ensured.

　以上により、ＣｕＭｎ合金膜のＭｎ濃度は、８％以上にすることが好ましい。なお、大型ターゲットの作製上限の観点からは、実用上、ＣｕＭｎ合金膜のＭｎ濃度は、１５％以下にすることが好ましい。Thus, the Mn concentration of the CuMn alloy film is preferably 8% or more. From the viewpoint of the upper limit for producing a large target, the Mn concentration of the CuMn alloy film is preferably 15% or less for practical use.

　次に、第３の層（上層）２５３の膜厚に関して行った実験結果を、図９を用いて説明する。この実験では、ソース電極２５ｓ（ドレイン電極２５ｄ）がＭｏ膜（下層）とＣｕ膜とＣｕＭｎ合金膜（上層）の構造である場合において、キャップ層である第３の層２５３（ＣｕＭｎ合金膜）の膜厚を変化させたときの、加熱処理の有無によるソース電極２５ｓ（ドレイン電極２５ｄ）のシート抵抗の変化を調べた。Next, the results of an experiment conducted on the thickness of the third layer (upper layer) 253 will be described with reference to FIG. In this experiment, when thesource electrode 25s (drain electrode 25d) has a structure of a Mo film (lower layer), a Cu film, and a CuMn alloy film (upper layer), the third layer 253 (CuMn alloy film) as a cap layer is formed. The change in sheet resistance of thesource electrode 25s (drain electrode 25d) due to the presence or absence of heat treatment when the film thickness was changed was examined.

　具体的には、図９に示すように、第３の層２５３であるＣｕＭｎ合金膜のＭｎ濃度が８％である場合において、３００℃の加熱処理を行った場合と加熱処理を行わなかった場合とで、ＣｕＭｎ合金膜の膜厚を３０ｎｍ、４０ｎｍ、５０ｎｍ、６０ｎｍ、８０ｎｍ、１００ｎｍとした場合における各抵抗率の値を測定した。Specifically, as shown in FIG. 9, when the Mn concentration of the CuMn alloy film that is thethird layer 253 is 8%, when the heat treatment is performed at 300 ° C. and when the heat treatment is not performed Then, the resistivity values were measured when the thickness of the CuMn alloy film was 30 nm, 40 nm, 50 nm, 60 nm, 80 nm, and 100 nm.

　図９に示すように、キャップ層である第３の層２５３（ＣｕＭｎ合金膜）の厚みが薄いと、配線形成以降のプロセスの上限温度（３００℃）で加熱した場合に、抵抗率が大きくなることが分かる。ここで、表示装置における配線抵抗としては、０．０７Ω／□以下であることが要求されていることから、図９に示すように、耐熱性確保のためには、第３の層２５３であるＣｕＭｎ合金膜の膜厚は、５０ｎｍ以上にすることが好ましい。As shown in FIG. 9, when the thickness of the third layer 253 (CuMn alloy film) as a cap layer is thin, the resistivity increases when heated at the upper limit temperature (300 ° C.) of the process after the wiring formation. I understand that. Here, since the wiring resistance in the display device is required to be 0.07Ω / □ or less, as shown in FIG. 9, thethird layer 253 is used to ensure heat resistance. The film thickness of the CuMn alloy film is preferably 50 nm or more.

　なお、ウエットエッチングの加工精度の観点からは、第３の層２５３（ＣｕＭｎ合金膜）の膜厚は、１００ｎｍ以下とすることが好ましい。Note that, from the viewpoint of wet etching processing accuracy, the thickness of the third layer 253 (CuMn alloy film) is preferably 100 nm or less.

　また、下層の第１の層２５１の膜厚については、ＣｕＭｎ合金膜の場合は、２０ｎｍ以上６０ｎｍ以下にするとよく、Ｍｏ膜の場合は、１０ｎｍ以上４０ｎｍ以下にするとよい。この範囲内の膜厚とすることで、所望のトランジスタ特性を得ることができる。Also, the film thickness of the lowerfirst layer 251 is preferably 20 nm to 60 nm in the case of a CuMn alloy film, and 10 nm to 40 nm in the case of a Mo film. By setting the film thickness within this range, desired transistor characteristics can be obtained.

　また、上述のとおり、配線抵抗としては０．０７Ω／□以下であることが要求されていることから、Ｃｕ膜である第２の層２５２の膜厚は、３００ｎｍ以上にするとよい。As described above, since the wiring resistance is required to be 0.07Ω / □ or less, the thickness of thesecond layer 252 that is a Cu film is preferably set to 300 nm or more.

　（変形例等）
　以上、薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ＥＬ表示装置について、施の形態に基づいて説明したが、本発明は、上記実施の形態に限定されるものではない。(Modifications, etc.)
As described above, the thin film transistor, the method for manufacturing the thin film transistor, and the organic EL display device have been described based on the embodiments. However, the present invention is not limited to the above embodiments.

　例えば、上記実施の形態に係る薄膜トランジスタ２０は、ボトムゲート型のＴＦＴとしたが、図１０に示すように、トップゲート型のＴＦＴとしても構わない。For example, although thethin film transistor 20 according to the above embodiment is a bottom gate type TFT, it may be a top gate type TFT as shown in FIG.

　図１０に示される変形例に係る薄膜トランジスタ２０Ａは、基板２１と、基板２１上に形成されたアンダーコート層２７と、アンダーコート層２７上に形成された酸化物半導体層２４と、酸化物半導体層２４を覆うように形成されたゲート絶縁膜２３と、酸化物半導体層２４の上方であってゲート絶縁膜２３上に形成されたゲート電極２２ｇと、ゲート電極２２ｇを覆うようにゲート絶縁膜２３上に形成された層間絶縁膜２８と、層間絶縁膜２８上に形成されるとともに酸化物半導体層２４に接続されたソース電極２５ｓ及びドレイン電極２５ｄと、ソース電極２５ｓ及びドレイン電極２５ｄを覆うように形成された保護膜２６とを有する。Athin film transistor 20A according to the modification shown in FIG. 10 includes asubstrate 21, anundercoat layer 27 formed on thesubstrate 21, anoxide semiconductor layer 24 formed on theundercoat layer 27, and an oxide semiconductor layer. 24, thegate insulating film 23 formed so as to cover thegate electrode 24, thegate electrode 22g formed on thegate insulating film 23 above theoxide semiconductor layer 24, and thegate insulating film 23 so as to cover thegate electrode 22g. Formed on theinterlayer insulating film 28, thesource electrode 25s and thedrain electrode 25d connected to theoxide semiconductor layer 24, and thesource electrode 25s and thedrain electrode 25d. Theprotective film 26 is provided.

　ソース電極２５ｓ及びドレイン電極２５ｄは、上記実施の形態と同様に、第１の層２５１（Ｍｏ膜又はＣｕＭｎ合金膜）と第２の層２５２（Ｃｕ膜）と第３の層２５３（ＣｕＭｎ合金膜）とが下から上にこの順序で積層された積層膜を含む構成となっている。第３の層２５３は、層間絶縁膜２８及びゲート絶縁膜２３に形成されたコンタクトホールに埋め込まれて、酸化物半導体層２４と接続されている。Similarly to the above embodiment, thesource electrode 25s and thedrain electrode 25d are formed of the first layer 251 (Mo film or CuMn alloy film), the second layer 252 (Cu film), and the third layer 253 (CuMn alloy film). ) And a laminated film laminated in this order from the bottom to the top. Thethird layer 253 is embedded in a contact hole formed in theinterlayer insulating film 28 and thegate insulating film 23 and connected to theoxide semiconductor layer 24.

　以上、本変形例に係る薄膜トランジスタ２０Ａにおいても、上記実施の形態に係る薄膜トランジスタ２０と同様の効果が得られる。As described above, also in thethin film transistor 20A according to this modification, the same effects as those of thethin film transistor 20 according to the above embodiment can be obtained.

　また、上記実施の形態に係る薄膜トランジスタ２０は、チャネルエッチング型のＴＦＴとしたが、チャネルエッチングストッパー型（チャネル保護型）のＴＦＴとしても構わない。この場合、酸化物半導体層２４の上に、チャネルエッチングストッパー（チャネル保護膜）としてＳｉＯ₂薄膜などが形成される。Thethin film transistor 20 according to the above embodiment is a channel etching type TFT, but may be a channel etching stopper type (channel protection type) TFT. In this case, a SiO₂ thin film or the like is formed on theoxide semiconductor layer 24 as a channel etching stopper (channel protective film).

　また、上記の実施の形態及び変形例では、ソース電極２５ｓとドレイン電極２５ｄとは同じ積層膜であるとしたが、異なる積層膜であっても構わない。例えば、ソース電極２５ｓがＭｏ膜とＣｕ膜とＣｕＭｎ合金膜との積層膜であり、ドレイン電極２５ｄがＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜との積層膜であってもよいし、逆に、ソース電極２５ｓがＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜との積層膜であり、ドレイン電極２５ｄがＭｏ膜とＣｕ膜とＣｕＭｎ合金膜との積層膜であってもよい。In the above-described embodiment and modification, thesource electrode 25s and thedrain electrode 25d are the same laminated film, but they may be different laminated films. For example, thesource electrode 25s may be a laminated film of a Mo film, a Cu film, and a CuMn alloy film, and thedrain electrode 25d may be a laminated film of a CuMn alloy film, a Cu film, and a CuMn alloy film. Thesource electrode 25s may be a stacked film of a CuMn alloy film, a Cu film, and a CuMn alloy film, and thedrain electrode 25d may be a stacked film of a Mo film, a Cu film, and a CuMn alloy film.

　また、上記実施の形態では、薄膜トランジスタを用いた表示装置として、有機ＥＬ素子を用いた有機ＥＬ表示装置について説明したが、上記実施の形態における薄膜トランジスタ２０は、液晶表示素子等、アクティブマトリクス基板（薄膜トランジスタアレイ装置）が用いられる他の表示素子を備えた表示装置にも適用することもできる。In the above embodiment, an organic EL display device using an organic EL element is described as a display device using a thin film transistor. However, thethin film transistor 20 in the above embodiment is an active matrix substrate (thin film transistor) such as a liquid crystal display element. The present invention can also be applied to a display device including other display elements in which an array device is used.

　また、以上説明した有機ＥＬ表示装置等の表示装置（表示パネル）については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示パネルを有するあらゆる電子機器に適用することができる。特に、大画面及び高精細の表示装置に適している。In addition, the display device (display panel) such as the organic EL display device described above can be used as a flat panel display and applied to all electronic devices having a display panel, such as a television set, a personal computer, and a mobile phone. can do. In particular, it is suitable for a large-screen and high-definition display device.

　その他、各実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。In addition, the form obtained by making various modifications conceived by those skilled in the art with respect to each embodiment and modification, and the components and functions in each embodiment and modification are arbitrarily set within the scope of the present invention. Forms realized by combining them are also included in the present invention.

　ここに開示された技術は、酸化物半導体を用いた薄膜トランジスタ及びその製造方法、並びに、薄膜トランジスタを用いた有機ＥＬ表示装置等の表示装置等において広く利用することができる。The technique disclosed herein can be widely used in a thin film transistor using an oxide semiconductor, a manufacturing method thereof, a display device such as an organic EL display device using the thin film transistor, and the like.

　１　　有機ＥＬ表示装置
　２　　薄膜トランジスタアレイ装置
　３　　画素
　３Ｒ，３Ｇ，３Ｂ　　サブ画素
　３ａ　　バンク
　４　　画素回路
　５　　有機ＥＬ素子
　６　　ゲート配線
　７　　ソース配線
　８　　電源配線
　９　　キャパシタ
　１０，２０，２０Ａ　　薄膜トランジスタ
　１２ｇ，２２ｇ　　ゲート電極
　１５ｓ，２５ｓ　　ソース電極
　１５ｄ，２５ｄ　　ドレイン電極
　２１　　基板
　２３　　ゲート絶縁膜
　２４　　酸化物半導体層
　２５　　積層膜
　２６　　保護膜
　２７　　アンダーコート層
　２８　　層間絶縁膜
　５１　　陽極
　５２　　ＥＬ層
　５３　　陰極
　２５１　　第１の層
　２５２　　第２の層
　２５３　　第３の層
　２５４　　界面層DESCRIPTION OFSYMBOLS 1 OrganicEL display device 2 Thin-filmtransistor array device 3Pixel 3R, 3G,3B Subpixel 3a Bank 4Pixel circuit 5Organic EL element 6Gate wiring 7Source wiring 8Power supply wiring 9Capacitor 10, 20, 20AThin film transistor 12g,22g Gate electrode 15s ,25s Source electrode 15d, 25d Drain electrode 21Substrate 23Gate insulating film 24Oxide semiconductor layer 25 Laminatedfilm 26Protective film 27Undercoat layer 28Interlayer insulating film 51Anode 52EL layer 53Cathode 251First layer 252Second layer Layer 253Third layer 254 Interface layer

Claims (12)

Translated fromJapanese

　基板の上方に形成されたゲート電極と、
　前記基板の上方に形成された酸化物半導体層と、
　前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁膜と、
　前記酸化物半導体層に接続された複数の電極と、
　前記複数の電極を覆う保護膜とを有し、
　前記複数の電極のそれぞれは、Ｍｏ膜とＣｕ膜とＣｕＭｎ合金膜とが下から上にこの順序で積層された積層膜、又は、ＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜とが下から上にこの順序で積層された積層膜を含む、
　薄膜トランジスタ。A gate electrode formed above the substrate;
An oxide semiconductor layer formed above the substrate;
A gate insulating film formed between the gate electrode and the oxide semiconductor layer;
A plurality of electrodes connected to the oxide semiconductor layer;
A protective film covering the plurality of electrodes,
Each of the plurality of electrodes includes a laminated film in which a Mo film, a Cu film, and a CuMn alloy film are laminated in this order from the bottom, or a CuMn alloy film, a Cu film, and a CuMn alloy film from the bottom to the top. Including a laminated film laminated in this order,
Thin film transistor.　前記積層膜の上層としての前記ＣｕＭｎ合金膜は、Ｍｎ濃度が８％以上である、
　請求項１に記載の薄膜トランジスタ。The CuMn alloy film as the upper layer of the laminated film has a Mn concentration of 8% or more.
The thin film transistor according to claim 1.　前記積層膜の上層としての前記ＣｕＭｎ合金膜の膜厚は、５０ｎｍ以上である、
　請求項１又は２に記載の薄膜トランジスタ。The film thickness of the CuMn alloy film as the upper layer of the laminated film is 50 nm or more.
The thin film transistor according to claim 1 or 2.　前記保護膜は、酸化シリコン膜であり、
　前記複数の電極は、Ｍｏ膜とＣｕ膜とＣｕＭｎ合金膜とＭｎＳｉＯ膜とが下から上にこの順序で積層された積層膜である、
　請求項１～３のいずれか１項に記載の薄膜トランジスタ。The protective film is a silicon oxide film,
The plurality of electrodes is a laminated film in which a Mo film, a Cu film, a CuMn alloy film, and a MnSiO film are laminated in this order from the bottom to the top.
The thin film transistor according to any one of claims 1 to 3.　前記保護膜は、酸化シリコン膜であって、３００℃以下で形成されている、
　請求項１～３のいずれか１項に記載の薄膜トランジスタ。The protective film is a silicon oxide film and is formed at 300 ° C. or lower.
The thin film transistor according to any one of claims 1 to 3.　前記複数の電極のそれぞれのシート抵抗は、０．０７Ω／□である、
　請求項１～５のいずれか１項に記載の薄膜トランジスタ。The sheet resistance of each of the plurality of electrodes is 0.07Ω / □.
The thin film transistor according to any one of claims 1 to 5.　前記複数の電極のそれぞれが、Ｍｏ膜とＣｕ膜とＣｕＭｎ合金膜との積層膜である場合、前記積層膜の下層としての前記Ｍｏ膜の膜厚は、１０ｎｍ以上、４０ｎｍ以下である、
　請求項１～６のいずれか１項に記載の薄膜トランジスタ。When each of the plurality of electrodes is a laminated film of a Mo film, a Cu film, and a CuMn alloy film, the film thickness of the Mo film as the lower layer of the laminated film is 10 nm or more and 40 nm or less.
The thin film transistor according to any one of claims 1 to 6.　前記複数の電極のそれぞれが、ＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜との積層膜である場合、前記積層膜の下層としての前記ＣｕＭｎ合金膜の膜厚は、２０ｎｍ以上、６０ｎｍ以下である、
　請求項１～６のいずれか１項に記載の薄膜トランジスタ。When each of the plurality of electrodes is a laminated film of a CuMn alloy film, a Cu film, and a CuMn alloy film, the film thickness of the CuMn alloy film as a lower layer of the laminated film is 20 nm or more and 60 nm or less.
The thin film transistor according to any one of claims 1 to 6.　前記酸化物半導体層のチャネル領域におけるＣｕの濃度は、１×１０^-19／ｃｍ³以下である、
　請求項１～８のいずれか１項に記載の薄膜トランジスタ。The concentration of Cu in the channel region of the oxide semiconductor layer is 1 × 10⁻¹⁹ / cm³ or less.
The thin film transistor according to any one of claims 1 to 8.　前記ゲート絶縁膜は、前記ゲート電極を覆うように形成されており、
　前記酸化物半導体層は、前記ゲート絶縁膜の上に形成されている、
　請求項１～９のいずれか１項に記載の薄膜トランジスタ。The gate insulating film is formed to cover the gate electrode;
The oxide semiconductor layer is formed on the gate insulating film,
The thin film transistor according to any one of claims 1 to 9.　請求項１～１０のいずれか１項に記載の薄膜トランジスタと、
　前記薄膜トランジスタの上に形成された層間絶縁膜と、
　前記層間絶縁膜の上に形成された有機ＥＬ素子とを備える、
　有機ＥＬ表示装置。The thin film transistor according to any one of claims 1 to 10,
An interlayer insulating film formed on the thin film transistor;
An organic EL element formed on the interlayer insulating film,
Organic EL display device.　基板の上方にゲート電極を形成する工程と、
　前記基板の上方にゲート絶縁膜を形成する工程と、
　前記基板の上方に酸化物半導体層を形成する工程と、
　前記酸化物半導体層に接続される複数の電極を形成する工程と、
　前記複数の電極を覆う保護膜を形成する工程とを含み、
　前記複数の電極を形成する工程は、Ｍｏ膜とＣｕ膜とＣｕＭｎ合金膜とを下から上にこの順序で積層する工程、又は、ＣｕＭｎ合金膜とＣｕ膜とＣｕＭｎ合金膜とを下から上にこの順序で積層する工程を含む、
　薄膜トランジスタの製造方法。
 Forming a gate electrode above the substrate;
Forming a gate insulating film above the substrate;
Forming an oxide semiconductor layer above the substrate;
Forming a plurality of electrodes connected to the oxide semiconductor layer;
Forming a protective film covering the plurality of electrodes,
The step of forming the plurality of electrodes is a step of laminating a Mo film, a Cu film and a CuMn alloy film in this order from the bottom, or a CuMn alloy film, a Cu film and a CuMn alloy film from the bottom to the top. Including the step of laminating in this order,
A method for manufacturing a thin film transistor.

Images