WO2012120813A1 - Bit pattern reverse-replacement device, computer device, bit pattern replacement device, writer device, bit pattern conversion method, and program - Google Patents
Bit pattern reverse-replacement device, computer device, bit pattern replacement device, writer device, bit pattern conversion method, and programDownload PDFInfo
- Publication number
- WO2012120813A1 WO2012120813A1PCT/JP2012/001279JP2012001279WWO2012120813A1WO 2012120813 A1WO2012120813 A1WO 2012120813A1JP 2012001279 WJP2012001279 WJP 2012001279WWO 2012120813 A1WO2012120813 A1WO 2012120813A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- bit
- bit pattern
- data
- strings
- program
- Prior art date
Links
Images
Classifications
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Definitions
- a memory cell of a flash memoryhas a source electrode, a drain electrode, and a control gate electrode like a MOS transistor, and further has a floating gate provided in an insulator located under the control gate electrode.
- the most basic memory cellstores a 1-bit value (0 or 1) depending on the presence or absence of electrons accumulated in the floating gate, that is, whether or not the floating gate is charged.
- whether the bit value is 0 or 1is determined by using the magnitude of the current flowing between the source terminal and the drain terminal of the memory cell as an index. .
- Patent Document 4discloses determining the correspondence between instructions and microprograms (microcodes) so as to reduce the power consumption of computer devices (microcontrollers, microprocessors, etc.). More specifically, in the technique disclosed in Patent Document 4, instructions that are frequently used in an application program are extracted. Then, the bit assignment of the microcode is made so that the toggle rate between the bits of the microcode associated with the frequently used instruction (the probability that the signal of each bit makes a transition from 0 to 1 or 1 to 0) becomes small. Is determined. Thus, the technique disclosed in Patent Document 4 reduces power consumption when the instruction decoder included in the computer apparatus performs instruction decoding.
- the restored original program P 1is stored in the instruction processing unit 13 even when bit pattern replacement is performed when the program is stored in the nonvolatile memory 10. Is supplied. Therefore, this embodiment does not require design change and function addition of the instruction processing unit 13. For this reason, the present embodiment can reduce the power required to read the program from the nonvolatile memory 10 without increasing the power consumption of the instruction processing unit 13.
- the instruction included in the original program P1 targeted by the present embodimenthas another arbitrary length. May be a fixed length instruction or a variable length instruction.
- simple divisionssuch as the upper 4 bits and the lower 4 bits of an 8-bit instruction are used.
- the instructionhas a role like an operator (opcode) and a non-operator (operand). You may sort by.
- the appearance frequencymay be measured separately according to these sections, and separate replacement tables and reverse replacement tables may be used.
- Non-transitory computer readable mediainclude various types of tangible storage media (tangible storage medium). Examples of non-transitory computer-readable media include magnetic recording media (eg flexible disks, magnetic tapes, hard disk drives), magneto-optical recording media (eg magneto-optical discs), CD-ROMs (Read Only Memory), CD-Rs, CD-R / W, semiconductor memory (for example, mask ROM, PROM (Programmable ROM), EPROM (Erasable ROM), flash ROM, RAM (random access memory)) are included.
- the programmay also be supplied to the computer by various types of temporary computer-readable media. Examples of transitory computer readable media include electrical signals, optical signals, and electromagnetic waves.
- the temporary computer-readable mediumcan supply the program to the computer via a wired communication path such as an electric wire and an optical fiber, or a wireless communication path.
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
本発明は、不揮発性メモリへのデータ書き込み、及び不揮発性メモリからのデータ読み出し、並びに、不揮発性メモリと結合されるコンピュータ装置に関する。The present invention relates to data writing to a nonvolatile memory, data reading from the nonvolatile memory, and a computer device coupled to the nonvolatile memory.
マイクロコントローラの低消費電力化が望まれている。例えば、マイクロコントローラの消費電力を極めて小さくできれば、極小電池や環境からの回収電力によってマイクロコントローラを駆動することが可能になるため、医療分野を含む広い分野において新たな用途への適用が期待される。∙ Lower power consumption of microcontrollers is desired. For example, if the power consumption of the microcontroller can be made extremely small, it becomes possible to drive the microcontroller with the power recovered from the micro battery or the environment, and therefore, it is expected to be applied to new applications in a wide field including the medical field. .
一般的なマイクロコントローラは、プログラムを実行する命令処理ユニット（i.e. ＣＰＵ（Central Processing Unit）、キャッシュメモリ、及びメインメモリ等）とともに、命令処理ユニットに供給されるプログラムを格納する不揮発メモリ（i.e. プログラムメモリ）を含む。なお、マイクロコントローラ自体はプログラムメモリを持たない場合もある。プログラムメモリを持たないマイクロコントローラは、外部のプログラムメモリに接続して使用される。マイクロコントローラの動作に要する消費電力を低減するには、命令処理ユニットの消費電力を低減するだけでなく、不揮発メモリの動作に要する消費電力、例えば、不揮発メモリからのプログラムの読み出しに必要な消費電力を低減することも重要である。A general microcontroller includes an instruction processing unit (ie CPU (Central Processing Unit), cache memory, main memory, etc.) for executing a program and a non-volatile memory (ie program memory) for storing a program supplied to the instruction processing unit. )including. Note that the microcontroller itself may not have a program memory. A microcontroller that does not have a program memory is used by connecting to an external program memory. In order to reduce the power consumption required for the operation of the microcontroller, not only the power consumption of the instruction processing unit is reduced, but also the power consumption required for the operation of the nonvolatile memory, for example, the power consumption required for reading a program from the nonvolatile memory. It is also important to reduce.
マイクロコントローラに搭載される不揮発メモリとしては、ＰＲＯＭ（Programmable Read Only Memory）、フラッシュメモリ、ＭＲＡＭ（Magnetic Random Access Memory又はMagnetoresistive Random Access Memory）等が使用される。これらの不揮発性メモリのうち、例えば、フラッシュメモリ及びＭＲＡＭは、記録されているデータの値によってデータ読み出しに要する消費電力が異なるという特徴がある。PROM (Programmable Read Only Memory), flash memory, MRAM (Magnetic Random Access Memory or Magnetoresistive Random Access Memory), etc. are used as nonvolatile memory mounted on the microcontroller. Among these nonvolatile memories, for example, a flash memory and an MRAM have a feature that power consumption required for data reading differs depending on a value of recorded data.
一例として、フラッシュメモリについて説明する。フラッシュメモリのメモリセルは、MOS構造のトランジスタと同様にソース電極、ドレイン電極、及び制御ゲート電極を有し、さらに制御ゲート電極の下に位置する絶縁体中に設けられた浮遊ゲートを有する。最も基本的なメモリセルは、浮遊ゲートに蓄積された電子の有無、すなわち浮遊ゲートが帯電しているか否かによって１ビット値（０又は１）の記憶を行う。フラッシュメモリのメモリセルに記録されたデータを読み出すとき、ビット値が０であるか１であるかは、当該メモリセルのソース端子とドレイン端子の間に流れる電流の大きさを指標として判定される。As an example, a flash memory will be described. A memory cell of a flash memory has a source electrode, a drain electrode, and a control gate electrode like a MOS transistor, and further has a floating gate provided in an insulator located under the control gate electrode. The most basic memory cell stores a 1-bit value (0 or 1) depending on the presence or absence of electrons accumulated in the floating gate, that is, whether or not the floating gate is charged. When reading the data recorded in the memory cell of the flash memory, whether the bit value is 0 or 1 is determined by using the magnitude of the current flowing between the source terminal and the drain terminal of the memory cell as an index. .
フラッシュメモリの構成の一例では、メモリセルのソース端子とドレイン端子の間に電源電圧が印加される。そして、フラッシュメモリに与えられるアドレス信号によって指定されたメモリセルの制御ゲート端子にはゼロバイアスが印加される。このとき、メモリセルは、浮遊ゲートが帯電しているときはエンハンスメント型のMOSトランジスタとして動作する。つまり、メモリセルのソース端子とドレイン端子の間に電流は実質的に流れない。一方、浮遊ゲートが帯電していないとき、メモリセルは閾値電圧が負であるデプレッション型のMOSトランジスタとして動作するため、メモリセルのソース端子とドレイン端子の間に電流が流れる。したがって、浮遊ゲートが帯電した状態に対応付けられた値（例えば１）がメモリセルに記録されているときは、浮遊ゲートが帯電していない状態に対応付けられた値（例えば０）が記録されている場合に比べて、メモリセルからのデータ読み出し時の消費電流（消費電力）が大きくなる。In an example of the configuration of the flash memory, a power supply voltage is applied between the source terminal and the drain terminal of the memory cell. A zero bias is applied to the control gate terminal of the memory cell specified by the address signal given to the flash memory. At this time, the memory cell operates as an enhancement type MOS transistor when the floating gate is charged. That is, current does not substantially flow between the source terminal and the drain terminal of the memory cell. On the other hand, when the floating gate is not charged, the memory cell operates as a depletion type MOS transistor having a negative threshold voltage, so that a current flows between the source terminal and the drain terminal of the memory cell. Therefore, when a value (for example, 1) associated with the state where the floating gate is charged is recorded in the memory cell, a value (for example, 0) associated with the state where the floating gate is not charged is recorded. As compared with the case where the data is read, the current consumption (power consumption) at the time of reading data from the memory cell is increased.
ところで、マイクロコンピュータ及びマイクロプロセッサ等のコンピュータ装置に関しては、プログラムを格納するために必要な不揮発性メモリの記憶領域を低減するために、プログラム圧縮を行うことが知られている（例えば特許文献１～３）。プログラム圧縮の方法は大きく分けて２つ提案されている。一つは短ビット数で表現した命令セットを追加することによって、プログラムサイズを低減する方法であり、特許文献１に開示された方法がこれに該当する。他の一つはハフマン符号などの符号理論に基づくコンパクト符号を用いてプログラムを圧縮する方法であり、特許文献２及び３に開示された手法がこれに該当する。By the way, with respect to computer devices such as microcomputers and microprocessors, it is known to perform program compression in order to reduce a storage area of a nonvolatile memory necessary for storing a program (for example,Patent Documents 1 to 4). 3). Two methods of program compression are roughly classified. One is a method of reducing the program size by adding an instruction set expressed by a short bit number, and the method disclosed inPatent Document 1 corresponds to this. The other one is a method of compressing a program using a compact code based on a code theory such as a Huffman code, and the methods disclosed inPatent Documents
また、特許文献４は、コンピュータ装置（マイクロコントローラ、マイクロプロセッサ等）の消費電力を低減するように、命令とマイクロプログラム（マイクロコード）との対応関係を決定することを開示している。具体的に述べると、特許文献４に開示された手法では、アプリケーションプログラムにおける使用頻度の高い命令を抽出する。そして、使用頻度の高い命令に対応づけられるマイクロコードのビット間におけるトグル率（各ビットの信号が０から１、又は１から０の遷移を行う確率）が小さくなるように、マイクロコードのビットアサインが決定される。これにより、特許文献４に開示された手法は、コンピュータ装置が有する命令デコーダが命令デコードを行う際の消費電力を低減する。Patent Document 4 discloses determining the correspondence between instructions and microprograms (microcodes) so as to reduce the power consumption of computer devices (microcontrollers, microprocessors, etc.). More specifically, in the technique disclosed inPatent Document 4, instructions that are frequently used in an application program are extracted. Then, the bit assignment of the microcode is made so that the toggle rate between the bits of the microcode associated with the frequently used instruction (the probability that the signal of each bit makes a transition from 0 to 1 or 1 to 0) becomes small. Is determined. Thus, the technique disclosed inPatent Document 4 reduces power consumption when the instruction decoder included in the computer apparatus performs instruction decoding.
上述したように、フラッシュメモリ及びＭＲＡＭなどの不揮発性メモリは、記録しているデータビット値によってデータ読み出し時の消費電力が異なる。したがって、不揮発性メモリの記録データによっては、特に、不揮発性メモリからの読み出し時に要する消費電力の高いデータビット値が記録データに多く含まれる場合には、データ読み出しに要する消費電力が大きくなるという問題がある。例えば、マイクロコントローラのプログラムメモリについて考えると、プログラムメモリに記録されたプログラム（又は圧縮プログラム）が読み出し時の消費電力の高いデータビット値を多く含む場合、プログラムメモリからのプログラム（又は圧縮プログラム）の読み出しに要する消費電力が大きくなるという問題がある。As described above, non-volatile memories such as flash memory and MRAM have different power consumption when reading data depending on the recorded data bit value. Therefore, depending on the recording data of the nonvolatile memory, the power consumption required for data reading increases, especially when the recording data contains many data bit values that require high power consumption when reading from the nonvolatile memory. There is. For example, when considering a program memory of a microcontroller, if a program (or a compressed program) recorded in the program memory includes many data bit values with high power consumption at the time of reading, the program (or the compressed program) from the program memory There is a problem that power consumption required for reading increases.
特許文献１～３に開示されているようなプログラム圧縮の手法は、プログラムメモリに記録すべきデータ量を削減できる。このため、プログラム圧縮の手法は、元のプログラムをそのままプログラムメモリに記録する場合に比べて、プログラム（具体的には圧縮プログラム）の読み出しに必要な消費電力を低減できることが期待される。しかしながら、圧縮プログラムが不揮発性メモリ（プログラムメモリ）からの読み出し時の消費電力の高いデータビット値を多く含む場合には、圧縮プログラムの読み出しに要する消費電力が大きくなってしまう。このため、特許文献１～３に開示されているようなプログラム圧縮の手法とは別に、不揮発性メモリへの圧縮プログラムの記録方法を工夫することで、不揮発性メモリからの圧縮プログラムの読み出しに要する消費電力を低減できることが望ましい。The program compression methods disclosed inPatent Documents 1 to 3 can reduce the amount of data to be recorded in the program memory. For this reason, it is expected that the method of compressing the program can reduce the power consumption required for reading the program (specifically, the compressed program) as compared with the case where the original program is recorded in the program memory as it is. However, when the compressed program includes many data bit values with high power consumption when reading from the nonvolatile memory (program memory), the power consumption required for reading the compressed program becomes large. For this reason, apart from the program compression methods disclosed inPatent Documents 1 to 3, it is necessary to read out the compressed program from the nonvolatile memory by devising the recording method of the compressed program in the nonvolatile memory. It is desirable to be able to reduce power consumption.
また、特許文献４に開示されている手法を用いることで、出現頻度の高い命令を示すマイクロコード中のビットのトグル率が低減される。しかしながら、例えば、出現頻度の高い命令を示すマイクロコードが不揮発性メモリ（プログラムメモリ）からの読み出し時の消費電力の高いデータビット値を多く含む場合には、プログラムの読み出しに要する消費電力が大きくなってしまう。このため、特許文献４に開示されている手法とは別に、不揮発性メモリへのプログラムの記録方法を工夫することで、不揮発性メモリからのプログラムの読み出しに要する消費電力を低減できることが望ましい。Also, by using the technique disclosed inPatent Document 4, the toggle rate of bits in microcode indicating instructions with a high appearance frequency is reduced. However, for example, when the microcode indicating the frequently occurring instruction includes many data bit values with high power consumption when reading from the nonvolatile memory (program memory), the power consumption required for reading the program becomes large. End up. For this reason, it is desirable to reduce the power consumption required for reading the program from the non-volatile memory by devising a method for recording the program in the non-volatile memory, apart from the method disclosed inPatent Document 4.
なお、上述した不揮発性メモリの消費電力に関する問題が発生する状況は、不揮発性メモリをマイクロコントローラ用のプログラムメモリとして利用する場合に限られない。つまり、上述した問題は、記録しているデータビット値によってデータ読み出し時の消費電力が異なる不揮発性メモリを利用する他のシステムにおいても発生し得る問題である。It should be noted that the situation where the above-described problem relating to the power consumption of the nonvolatile memory occurs is not limited to the case where the nonvolatile memory is used as a program memory for a microcontroller. That is, the above-described problem may occur in other systems that use a nonvolatile memory in which power consumption during data reading differs depending on the recorded data bit value.
本発明の第１の態様に係るビットパターン逆置換装置は、不揮発性メモリから読み出された第２のデータに対してビットパターンの逆置換処理を行うことによって第１のデータを生成する逆置換部を含む。ここで、前記第１のデータは複数の第１のビット列を含み、前記第２のデータは複数の第２のビット列を含む。前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長である。さらに、前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されている。そして、前記逆置換部により行われる前記逆置換処理は、前記対応関係に基づいて、前記複数の第２のビット列を前記複数の第１のビット列に変換する処理を含む。The bit pattern reverse replacement apparatus according to the first aspect of the present invention performs reverse replacement for generating first data by performing bit pattern reverse replacement processing on second data read from a nonvolatile memory. Part. Here, the first data includes a plurality of first bit strings, and the second data includes a plurality of second bit strings. Each of the plurality of first bit strings corresponds to any one of the plurality of second bit strings and has the same bit length as any of the corresponding second bit strings. Further, the correspondence relationship between the first bit string and the second bit string is such that the first bit string having a bit pattern having a relatively high appearance frequency in the plurality of first bit strings is non-volatile. It is determined to preferentially allocate the second bit string having a bit pattern that requires relatively little power when reading from the memory. The reverse replacement process performed by the reverse replacement unit includes a process of converting the plurality of second bit strings into the plurality of first bit strings based on the correspondence relationship.
つまり、上述した本発明の第１の態様は、命令処理部などによって使用される第１のデータを、第２のデータとして不揮発性メモリに記録しておくことができる。第２のデータでは、第１のデータ中での出現頻度が相対的に高いビットパターンが、不揮発性メモリからの読み出しに要する消費電力が相対的に小さいビットパターンに置換されている。したがって、不揮発性メモリに記録される第２のデータは、第１のデータに比べて、不揮発性メモリからの読み出しに要する消費電力が小さいビット値を多く含む。このため、上述した本発明の第１の態様は、不揮発性メモリ（具体的には、記録しているデータビット値によってデータ読み出し時の消費電力が異なる不揮発性メモリ）からのデータ読み出しに要する消費電力を低減することができる。That is, in the first aspect of the present invention described above, the first data used by the instruction processing unit or the like can be recorded in the nonvolatile memory as the second data. In the second data, a bit pattern that has a relatively high frequency of appearance in the first data is replaced with a bit pattern that requires relatively little power consumption for reading from the nonvolatile memory. Therefore, the second data recorded in the nonvolatile memory includes many bit values that require less power consumption for reading from the nonvolatile memory than the first data. For this reason, the above-described first aspect of the present invention requires consumption required for reading data from a nonvolatile memory (specifically, a nonvolatile memory having different power consumption when reading data depending on a recorded data bit value). Electric power can be reduced.
本発明の第２の態様に係るコンピュータ装置は、上述した第１の態様に係るビットパターン逆置換装置と、命令処理部を含む。本態様における前記第１のデータは、前記命令処理部よって実行されるプログラムの少なくとも一部、又は前記プログラムの少なくとも一部が圧縮された圧縮データである。そして、前記命令処理部は、前記逆置換によって生成された少なくとも１つの第１のビット列によって表わされる命令、又は前記少なくとも１つの第１のビット列に対する伸張処理を行って得られる命令を解読して実行するよう構成されている。A computer apparatus according to a second aspect of the present invention includes the bit pattern reverse replacement apparatus according to the first aspect described above and an instruction processing unit. The first data in this aspect is at least part of a program executed by the instruction processing unit, or compressed data obtained by compressing at least part of the program. The instruction processing unit decodes and executes the instruction represented by the at least one first bit string generated by the reverse replacement or the instruction obtained by performing the decompression process on the at least one first bit string. It is configured to
つまり、本発明の第２の態様は、上述した本発明の第１の態様をプログラムメモリからのプログラム（又は圧縮プログラム）の読み出しに適用したものである。本発明の第２の態様によれば、プログラムメモリからの読み出しに要する消費電力が小さいビット値を多く含むようにビットパターン変換が行われた状態で、プログラム（又は圧縮プログラム）をプログラムメモリに記録できる。したがって、本発明の第２の態様は、プログラムメモリからのプログラム（又は圧縮プログラム）の読み出しに要する消費電力を低減することができる。なお、コンピュータ装置の動作中はプログラム（又は圧縮プログラム）の書き換えは行われない。また、命令の使用頻度の偏りに起因して、プログラムにはビットパターンの出現頻度に偏り（一様からのずれ）が生じやすいことが想定される。したがって、プログラムメモリからのプログラム（又は圧縮プログラム）読み出しは、本発明の第１の態様を適用することによる効果が大きいアプリケーションの１つである。That is, in the second aspect of the present invention, the first aspect of the present invention described above is applied to reading of a program (or a compressed program) from a program memory. According to the second aspect of the present invention, a program (or a compressed program) is recorded in the program memory in a state where bit pattern conversion has been performed so as to include many bit values that require a small amount of power to read from the program memory. it can. Therefore, the second aspect of the present invention can reduce the power consumption required for reading a program (or a compressed program) from the program memory. Note that the program (or the compressed program) is not rewritten during the operation of the computer apparatus. In addition, it is assumed that due to the uneven usage frequency of instructions, the program tends to be biased (deviation from uniform) in the appearance frequency of bit patterns. Therefore, reading a program (or compressed program) from the program memory is one of the applications that have a large effect by applying the first aspect of the present invention.
本発明の第３の態様に係るビットパターン置換装置は、上述した第１の態様に係るビットパターン逆置換装置と反対の処理を行う。すなわち、当該ビットパターン置換装置は、不揮発性メモリに記録される前の第１のデータに対してビットパターンの置換処理を行うことによって第２のデータを生成する置換部を含む。ここで、前記第１のデータは複数の第１のビット列を含み、前記第２のデータは複数の第２のビット列を含む。前記第１及び第２のビット列のビット長、これらの対応関係は、上述した第１の態様と同様である。そして、前記置換部により行われる前記置換処理は、前記対応関係に基づいて、前記複数の第１のビット列を前記複数の第２のビット列に変換する処理を含む。The bit pattern replacement device according to the third aspect of the present invention performs processing opposite to that of the bit pattern reverse replacement device according to the first aspect described above. That is, the bit pattern replacement device includes a replacement unit that generates second data by performing a bit pattern replacement process on the first data before being recorded in the nonvolatile memory. Here, the first data includes a plurality of first bit strings, and the second data includes a plurality of second bit strings. The bit lengths of the first and second bit strings and their correspondence are the same as in the first aspect described above. The replacement process performed by the replacement unit includes a process of converting the plurality of first bit strings into the plurality of second bit strings based on the correspondence relationship.
つまり、本発明の第３の態様は、命令処理部（i.e. ＣＰＵ、プロセッサコア）等によって使用される第１のデータを、第２のデータとして不揮発性メモリに記録しておくことができる。第２のデータは、第１のデータに比べて、不揮発性メモリからの読み出しに要する消費電力が小さいビット値を多く含む。このため、上述した本発明の第３の態様は、不揮発性メモリ（具体的には、記録しているデータビット値によってデータ読み出し時の消費電力が異なる不揮発性メモリ）からのデータ読み出しに要する消費電力の低減に寄与することができる。That is, in the third aspect of the present invention, the first data used by the instruction processing unit (i.e. CPU, processor core) or the like can be recorded in the nonvolatile memory as the second data. The second data includes many bit values that consume less power for reading from the non-volatile memory than the first data. For this reason, the third aspect of the present invention described above requires consumption for reading data from a non-volatile memory (specifically, a non-volatile memory in which power consumption during data reading differs depending on the recorded data bit value). It can contribute to reduction of electric power.
本発明の第４の態様に係るライタ装置は、上述した第３の態様に係るビットパターン置換装置と、書き込み処理部を含む。前記書き込み処理部は、前記ビットパターン置換装置によって生成された前記第２のデータを前記不揮発性メモリに書き込むことができるよう構成されている。A writer device according to a fourth aspect of the present invention includes the bit pattern replacement device according to the third aspect described above and a write processing unit. The write processing unit is configured to write the second data generated by the bit pattern replacement device into the nonvolatile memory.
本発明の第５の態様に係るプログラムは、上述した第３の態様に係るビットパターン置換装置による置換処理をコンピュータに行わせるためのプログラムである。A program according to the fifth aspect of the present invention is a program for causing a computer to perform replacement processing by the bit pattern replacement device according to the third aspect described above.
上述した本発明の各態様は、記録しているデータビット値によってデータ読み出し時の消費電力が異なる不揮発性メモリからのデータ読み出しに要する消費電力の低減に寄与することができる。Each aspect of the present invention described above can contribute to a reduction in power consumption required for reading data from a nonvolatile memory in which power consumption during data reading differs depending on the recorded data bit value.
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings. In each drawing, the same or corresponding elements are denoted by the same reference numerals, and redundant description is omitted as necessary for clarification of the description.
＜発明の実施の形態１＞
本実施の形態では、コンピュータに実行される命令シーケンスを含むプログラムを不揮発性メモリに記録する場合について説明する。図１は、本実施の形態に係るコンピュータ１及びライタ５の構成例を示している。コンピュータ１は、例えば、マイクロコントローラ、マイクロプロセッサ、ＤＳＰ（Digital Signal Processor）等である。図１に示されたコンピュータ１は、不揮発性メモリ１０、逆置換部１１、逆置換テーブル１２、及び命令処理部１３を含む。<Embodiment 1 of the Invention>
In this embodiment, a case where a program including an instruction sequence executed by a computer is recorded in a nonvolatile memory will be described. FIG. 1 shows a configuration example of acomputer 1 and awriter 5 according to the present embodiment. Thecomputer 1 is, for example, a microcontroller, a microprocessor, a DSP (Digital Signal Processor) or the like. Thecomputer 1 shown in FIG. 1 includes anon-volatile memory 10, aninverse replacement unit 11, an inverse replacement table 12, and aninstruction processing unit 13.
本実施の形態では、コンピュータに実行される命令シーケンスを含むプログラムを不揮発性メモリに記録する場合について説明する。図１は、本実施の形態に係るコンピュータ１及びライタ５の構成例を示している。コンピュータ１は、例えば、マイクロコントローラ、マイクロプロセッサ、ＤＳＰ（Digital Signal Processor）等である。図１に示されたコンピュータ１は、不揮発性メモリ１０、逆置換部１１、逆置換テーブル１２、及び命令処理部１３を含む。<
In this embodiment, a case where a program including an instruction sequence executed by a computer is recorded in a nonvolatile memory will be described. FIG. 1 shows a configuration example of a
不揮発性メモリ１０は、例えばフラッシュメモリ又はＭＲＡＭであり、記録しているデータビット値によってデータ読み出し時の消費電力が異なる特徴を持つ。不揮発性メモリ１０は、ビットパターン置換されたプログラムＰ２を記録している。プログラムＰ２は、ライタ５によって元プログラムＰ１に対してビットパターン置換処理を行うことによって生成され、不揮発性メモリ１０に格納される。ここで、ライタ５によるビットパターン置換処理は、元プログラムＰ１中での出現頻度が相対的に高いビットパターンを持つ第１のビット列を、同一ビット長であって、かつ不揮発性メモリ１０からの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列に置換するように行われている。このようにビットパターンが置換されたプログラムＰ２を不揮発性メモリ１０に記録することで、元プログラムＰ１をそのまま記録する場合に比べて、不揮発性メモリ１０からの読み出しに必要な消費電力を低減できる。Thenonvolatile memory 10 is, for example, a flash memory or an MRAM, and has a feature that power consumption at the time of data reading differs depending on a recorded data bit value. Thenonvolatile memory 10 records the program P2 with the bit pattern replaced. The program P2 is generated by performing a bit pattern replacement process on the original program P1 by thewriter 5, and stored in thenonvolatile memory 10. Here, the bit pattern replacement process by thewriter 5 reads the first bit string having a bit pattern having a relatively high appearance frequency in the original program P1 from thenonvolatile memory 10 with the same bit length. At times, the necessary power is replaced with a second bit string having a relatively small bit pattern. By recording the program P2 with the bit pattern replaced in thenonvolatile memory 10 in this way, it is possible to reduce the power consumption required for reading from thenonvolatile memory 10 as compared with the case where the original program P1 is recorded as it is.
逆置換部１１は、逆置換テーブル１２を参照することで、不揮発性メモリ１０から読み出されたプログラムＰ２に対してビットパターン逆置換処理を行う。これにより、逆置換部１１は、元プログラムＰ１を復元する。つまり、ビットパターン逆置換処理は、上述したライタ５によるビットパターン置換処理の逆の処理である。逆置換テーブル１２は、不揮発性メモリ１０への書き込み前に行われるビットパターン置換処理における元プログラムＰ１と置換後のプログラムの間のビット列（ビットパターン）の対応関係を規定する。逆置換テーブル１２は、不揮発性メモリに保持されてもよいし、揮発性メモリに保持されてもよい。例えば、逆置換テーブル１２は、逆置換前のビット列をアドレスとして入力すると逆置換後のビット列を出力できるように、ＳＲＡＭ（Static Random Access Memory）を用いたルックアップテーブルとして構成されてもよい。逆置換テーブル１２を揮発性メモリに保持する場合、コンピュータ１の動作時に、不揮発性メモリ１０又は他の不揮発性メモリ（不図示）から揮発性メモリに逆置換テーブル１２をロードすればよい。逆置換部１１によるビットパターン逆置換処理の具体例、及び逆置換テーブル１２の具体例については後述する。Thereverse replacement unit 11 refers to the reverse replacement table 12 to perform a bit pattern reverse replacement process on the program P2 read from thenonvolatile memory 10. As a result, thereverse replacement unit 11 restores the original program P1. That is, the bit pattern reverse replacement process is the reverse of the bit pattern replacement process performed by thewriter 5 described above. The reverse replacement table 12 defines a correspondence relationship between bit sequences (bit patterns) between the original program P1 and the replaced program in the bit pattern replacement processing performed before writing to thenonvolatile memory 10. The reverse replacement table 12 may be held in a non-volatile memory or in a volatile memory. For example, the reverse substitution table 12 may be configured as a lookup table using SRAM (Static Random Access Memory) so that a bit string after reverse substitution can be output when a bit string before reverse substitution is input as an address. When the reverse replacement table 12 is held in the volatile memory, the reverse replacement table 12 may be loaded into the volatile memory from thenonvolatile memory 10 or another nonvolatile memory (not shown) during the operation of thecomputer 1. A specific example of the bit pattern reverse replacement processing by thereverse replacement unit 11 and a specific example of the reverse replacement table 12 will be described later.
命令処理部１３は、逆置換部１１によって復元されたプログラムＰ１に含まれる命令群を取得し、これらの命令を解読して実行する。具体的には、命令処理部１３は、ＣＰＵ、キャッシュメモリ、メインメモリ等を含む。ＣＰＵは、命令をフェッチ及び解読（デコード）し、デコードされた命令に応じた処理（演算、ロード／ストア）を行う。Theinstruction processing unit 13 acquires a group of instructions included in the program P1 restored by thereverse replacement unit 11, and decodes and executes these instructions. Specifically, theinstruction processing unit 13 includes a CPU, a cache memory, a main memory, and the like. The CPU fetches and decodes (decodes) the instruction, and performs processing (operation, load / store) according to the decoded instruction.
なお、図１の例では、不揮発性メモリ１０がコンピュータ１の内部に含まれているが、不揮発性メモリ１０は、コンピュータ１の外部に配置されてもよい。例えば、コンピュータ１がマイクロコントローラである場合、不揮発性メモリ１０は、命令処理部１３とは別のＩＣ（Integrated Circuit）チップに配置されてもよい。In the example of FIG. 1, thenonvolatile memory 10 is included in thecomputer 1, but thenonvolatile memory 10 may be disposed outside thecomputer 1. For example, when thecomputer 1 is a microcontroller, thenon-volatile memory 10 may be arranged on an IC (Integrated Circuit) chip different from theinstruction processing unit 13.
次に、図１に示されたライタ５の構成について説明する。ライタ５は、元プログラムＰ１に含まれる出現頻度の高いビットパターンを不揮発性メモリ１０からの読み出しに要する消費電力が小さいビットパターンに対応付けるとともに、ビットパターン置換処理を行ってプログラムＰ２を生成する。ライタ５は、計測部５０、テーブル生成部５１、置換テーブル５２、置換部５３、書き込み処理部５４を含む。Next, the configuration of thewriter 5 shown in FIG. 1 will be described. Thewriter 5 associates a bit pattern with a high appearance frequency included in the original program P1 with a bit pattern with low power consumption required for reading from thenonvolatile memory 10, and generates a program P2 by performing bit pattern replacement processing. Thewriter 5 includes ameasurement unit 50, atable generation unit 51, a replacement table 52, areplacement unit 53, and awrite processing unit 54.
計測部５０は、元プログラムＰ１におけるビットパターン毎の出現頻度を計測する。一例として４ビット単位でビットパターン置換が行われる場合を考える。この場合、計測部５０は、元プログラムＰ１を各々が４ビット長の複数のビット列（第１のビット列）に分割し、各ビット列のビットパターンを判別し、ビットパターン毎の出現頻度を計測すればよい。具体的には、４ビット長のビット列が取り得るビットパターンは全部で１６通りであるから、計測部５０は、各ビット列が１６通りのいずれであるかを判別し、１６通りのパターン毎の出現数を数えればよい。The measuringunit 50 measures the appearance frequency for each bit pattern in the original program P1. As an example, consider a case where bit pattern replacement is performed in units of 4 bits. In this case, themeasurement unit 50 divides the original program P1 into a plurality of bit strings (first bit strings) each having a length of 4 bits, determines the bit pattern of each bit string, and measures the appearance frequency for each bit pattern. Good. Specifically, since there are 16 bit patterns that can be taken by a 4-bit long bit string, themeasurement unit 50 determines which of the 16 bit patterns is present, and appears for each of the 16 patterns. Just count the numbers.
テーブル生成部５１は、計測部５０によるビットパターン出現頻度の計測結果に基づいて、置換前の元プログラムＰ１に含まれるビットパターン（第１のビット列）と置換後のプログラムＰ２に含まれるビットパターン（第２のビット列）との対応関係を決定する。例えば、４ビット単位でビットパターン置換が行われる場合、テーブル生成部５１は、置換前の１６通りのビットパターンと置換後の１６通りのビットパターンの対応関係を決定すればよい。Based on the measurement result of the bit pattern appearance frequency by themeasurement unit 50, thetable generation unit 51 uses the bit pattern (first bit string) included in the original program P1 before replacement and the bit pattern (first bit string) included in the replacement program P2 ( The correspondence relationship with the second bit string) is determined. For example, when bit pattern replacement is performed in units of 4 bits, thetable generation unit 51 may determine the correspondence between 16 bit patterns before replacement and 16 bit patterns after replacement.
より、具体的に述べると、テーブル生成部５１は、元プログラムＰ１中での出現頻度が相対的に高いビットパターンに対して、不揮発性メモリ１０からの読み出し時に必要な電力が相対的に小さいビットパターンを優先的に割り当てるように、置換前後のビットパターンの対応関係を決定する。言い換えると、元プログラムＰ１中での出現頻度が相対的に高いビットパターンを持つ第１のビット列は、データビット値１及び０のうち不揮発性メモリ１０からの読み出しに要する電力が低い一方のビット値を相対的に多く含むビットパターンを持つ第２のビット列に対応付けられる。More specifically, thetable generation unit 51 is a bit whose power required for reading from thenonvolatile memory 10 is relatively small with respect to a bit pattern having a relatively high appearance frequency in the original program P1. Correspondence between bit patterns before and after replacement is determined so that patterns are preferentially assigned. In other words, the first bit string having a bit pattern with a relatively high appearance frequency in the original program P1 is one of the bit values of the data bitvalues 1 and 0 that require low power for reading from thenonvolatile memory 10 Are associated with the second bit string having a bit pattern including a relatively large amount of.
置換前後でのビットパターンの対応関係の決定には、様々なバリエーションが考えられる。第１の例として、元プログラムＰ１中で最も出現頻度が高いビットパターンは、不揮発性メモリ１０からの読み出しに要する電力が最も低いビットパターンに対応付けてもよい。不揮発性メモリ１０からの読み出しに要する電力が最も低いビットパターンは、データビット値１及び０のうち不揮発性メモリ１０からの読み出しに要する電力が低い一方のビット値を最も多く含むビットパターンである。例えば、値１より値０のほうが不揮発性メモリ１０からの読み出しに要する電力が小さい場合、元プログラムＰ１中で最も出現頻度が高いビットパターンを、値０のみを含むビットパターン（i.e. ００００）に対応付ければよい。There are various possible variations in determining the correspondence between bit patterns before and after replacement. As a first example, the bit pattern having the highest appearance frequency in the original program P1 may be associated with the bit pattern having the lowest power required for reading from thenonvolatile memory 10. The bit pattern having the lowest power required for reading from thenonvolatile memory 10 is a bit pattern including the most bit value of one of the data bitvalues 1 and 0 having the lowest power required for reading from thenonvolatile memory 10. For example, when the value 0 is smaller than thevalue 1 and the power required for reading from thenonvolatile memory 10 is smaller, the bit pattern having the highest appearance frequency in the original program P1 corresponds to the bit pattern including only the value 0 (ie 0000). You can attach it.
第２の例として、元プログラムＰ１中での出現頻度の高いビットパターンから順に、不揮発性メモリ１０からの読み出しに要する電力が相対的に低いビットパターンと対応付けてもよい。言い換えると、元プログラムＰ１中での出現頻度の高いビットパターンから順に、データビット値１及び０のうち不揮発性メモリ１０からの読み出しに要する電力が低い一方のビット値を相対的に多く含むビットパターンと対応付けてもよい。この場合、テーブル生成部５１は、元プログラムＰ１中での出現頻度が高い順にビットパターンを整列したリストと、不揮発性メモリ１０からの読み出しに要する電力が低い順にビットパターンを整列したリストとを照合し、２つのリストにおける同一順位のビットパターンどうしを対応付ければよい。As a second example, in order from the bit pattern with the highest appearance frequency in the original program P1, it may be associated with the bit pattern with relatively low power required for reading from thenonvolatile memory 10. In other words, in order from the bit pattern having a high frequency of appearance in the original program P1, a bit pattern that includes a relatively large amount of one of the data bitvalues 1 and 0 that has a low power required for reading from thenonvolatile memory 10 May be associated. In this case, thetable generation unit 51 collates the list in which the bit patterns are arranged in descending order of appearance frequency in the original program P1 with the list in which the bit patterns are arranged in order from the low power required for reading from thenonvolatile memory 10. Then, the bit patterns having the same rank in the two lists may be associated with each other.
不揮発性メモリ１０からの読み出しに要する電力が低い順にビットパターンを整列したリストは、例えば、外部からライタ５に供給すればよい。また、テーブル生成部５１は、各ビットパターンに関して不揮発性メモリ１０からの読み出し電力の実測値又は推定値を取得し、これに基づいて各ビットパターンの順位を決定してもよい。また、テーブル生成部５１は、不揮発性メモリ１０からの読み出し電力の推定値を各ビットパターンについて計算してもよい。この場合、値１及び０それぞれの１ビット読み出しに要する電力値を基準値としてテーブル生成部５１に与えればよい。For example, a list in which bit patterns are arranged in ascending order of power required for reading from thenonvolatile memory 10 may be supplied to thewriter 5 from the outside. In addition, thetable generation unit 51 may acquire an actual measurement value or an estimated value of read power from thenonvolatile memory 10 with respect to each bit pattern, and determine the order of each bit pattern based on this value. Thetable generation unit 51 may calculate an estimated value of the read power from thenonvolatile memory 10 for each bit pattern. In this case, the power value required for 1-bit reading of each of thevalues 1 and 0 may be given to thetable generation unit 51 as a reference value.
第３の例として、ビットパターンの置換は、全てのビットパターンに対してではなく、一部のビットパターンに対してのみ行ってもよい。置換対象とされないビットパターンに関しては、ビットパターン置換前後で同一のビットパターンを対応付ければよい。例えば、出現頻度が基準レベル以上であったビットパターンと、これらを置換するために必要なその他のビットパターンを置換対象としてもよい。また、例えば、出現頻度の順位が基準値以上であったビットパターンと、これらを置換するために必要なその他のビットパターンを置換対象としてもよい。As a third example, bit pattern replacement may be performed only for a part of bit patterns, not for all bit patterns. For bit patterns that are not to be replaced, the same bit pattern may be associated before and after bit pattern replacement. For example, a bit pattern whose appearance frequency is equal to or higher than a reference level and other bit patterns necessary for replacing them may be replaced. Further, for example, a bit pattern whose appearance frequency rank is equal to or higher than a reference value and other bit patterns necessary for replacing them may be set as replacement targets.
さらに、置換前後でのビットパターンの対応関係は、上述したいくつかの例に限定されない。つまり、ビットパターン置換後のプログラムＰ２は、元プログラムＰ１と比べて、データビット値１及び０のうち不揮発性メモリ１０からの読み出しに要する電力が低い一方のビット値を多く含む状態となっていればよい。したがって、置換前後の対応関係の決定は、置換後のプログラムＰ２がこのような状態となるように決定されていればよい。Furthermore, the correspondence between bit patterns before and after replacement is not limited to the above-described examples. In other words, the program P2 after the bit pattern replacement may be in a state in which one of the bit values of the data bitvalues 1 and 0, which requires less power for reading from thenonvolatile memory 10, is lower than the original program P1. That's fine. Therefore, the correspondence relationship before and after replacement may be determined so that the program P2 after replacement is in such a state.
さらに、テーブル生成部５１は、置換前後でのビットパターンの対応関係を示す置換テーブル５２及び逆置換テーブル１２を生成する。置換テーブル５２は、後述する置換部５３によって使用される。逆置換テーブル１２は、ビットパターン逆置換処理のためにコンピュータ１に供給される。逆置換テーブル１２については既に説明したのでここでは説明を省略する。Furthermore, thetable generation unit 51 generates a replacement table 52 and an inverse replacement table 12 that indicate the correspondence between bit patterns before and after replacement. The replacement table 52 is used by areplacement unit 53 described later. The reverse replacement table 12 is supplied to thecomputer 1 for bit pattern reverse replacement processing. Since the reverse replacement table 12 has already been described, the description thereof is omitted here.
置換テーブル５２は、不揮発性メモリ１０への書き込み前に行われるビットパターン置換処理における元プログラムＰ１と置換後のプログラムＰ２の間のビット列（ビットパターン）の対応関係を規定する。置換テーブル５２は、不揮発性メモリに保持されてもよいし、揮発性メモリに保持されてもよい。例えば、置換テーブル５２は、置換前のビット列をアドレスとして入力すると置換後のビット列を出力できるように、ＳＲＡＭを用いたルックアップテーブルとして構成されてもよい。The replacement table 52 defines the correspondence of bit strings (bit patterns) between the original program P1 and the replaced program P2 in the bit pattern replacement process performed before writing to thenonvolatile memory 10. The replacement table 52 may be held in a non-volatile memory or may be held in a volatile memory. For example, the replacement table 52 may be configured as a look-up table using an SRAM so that when a bit string before replacement is input as an address, the bit string after replacement can be output.
置換部５３は、元プログラムＰ１を分割単位と同じビット長で分割し、置換テーブル５２で定められた対応関係に従って元プログラムＰ１に含まれる各ビット列（第１のビット列）のビットパターンを置換する。そして、置換部５３は、ビットパターン置換によって得られたビット列（第２のビット列）を順番に連結することで、置換後のプログラムＰ２を生成する。Thereplacement unit 53 divides the original program P1 by the same bit length as the division unit, and replaces the bit pattern of each bit string (first bit string) included in the original program P1 according to the correspondence relationship defined in the replacement table 52. Then, thereplacement unit 53 generates the replaced program P2 by sequentially connecting the bit strings (second bit strings) obtained by the bit pattern replacement.
書き込み処理部５４は、置換部５３によって生成されたプログラＰ２を不揮発性メモリ１０に書き込む。Thewrite processing unit 54 writes the program P2 generated by thereplacement unit 53 into thenonvolatile memory 10.
図１に示したライタ５は、コンピュータ１用の専用デバイスであってもよい。また、ライタ５は、基板に実装されたコンピュータ１に書き込みを行うデバイス（書き込み処理部５４に相当）と、プログラムＰ２を生成して当該デバイスに供給するＰＣ（Personal Computer）及びアプリケーションプログラム（計測部５０、テーブル生成部５１、置換部５３に相当）の組合せであってもよい。Thewriter 5 shown in FIG. 1 may be a dedicated device for thecomputer 1. Thewriter 5 includes a device (corresponding to the write processing unit 54) for writing to thecomputer 1 mounted on the board, a PC (Personal Computer) and an application program (measurement unit) that generates the program P2 and supplies the program P2. 50, equivalent to thetable generation unit 51 and the replacement unit 53).
図２及び３は、ライタ５及びコンピュータ１の動作フローを示すフローチャートである。まず、図２を用いてライタ５の動作フローを説明する。ステップＳ１１では、計測部５０は、元プログラムＰ１におけるビットパターン毎の出現頻度を計測する。ステップＳ１２では、テーブル生成部５１は、ビットパターン毎の出現頻度に基づいて、元プログラムＰ１のビットパターン（元ビットパターン）と置換後のプログラムＰ２のビットパターン（書き込みビットパターン）との対応関係を示す置換テーブル５２及び逆置換テーブル１２を生成する。ステップＳ１３では、置換部５３は、置換テーブル５２に従って、元プログラムＰ１に対するビットパターン置換処理を行う。ステップＳ１４では、書き込み処理部５４は、ビットパターンを置換されたプログラムＰ２を不揮発性メモリ１０に書き込む。2 and 3 are flowcharts showing the operation flow of thewriter 5 and thecomputer 1. First, the operation flow of thewriter 5 will be described with reference to FIG. In step S11, the measuringunit 50 measures the appearance frequency for each bit pattern in the original program P1. In step S12, thetable generation unit 51 determines the correspondence between the bit pattern (original bit pattern) of the original program P1 and the bit pattern (write bit pattern) of the replaced program P2 based on the appearance frequency for each bit pattern. A replacement table 52 and a reverse replacement table 12 are generated. In step S13, thereplacement unit 53 performs a bit pattern replacement process for the original program P1 according to the replacement table 52. In step S <b> 14, thewrite processing unit 54 writes the program P <b> 2 whose bit pattern has been replaced into thenonvolatile memory 10.
次に、図３を用いてコンピュータ１の動作フローを説明する。ステップＳ２１では、命令処理部１３は、ビットパターンを置換されたプログラムＰ２を不揮発性メモリ１０から読み出す。例えば、命令処理部１３は、読み出すべき命令に対応するメモリアドレスを不揮発性メモリ１０へ送ればよい。不揮発性メモリ１０は、与えられたメモリアドレスに応答して、当該アドレスに配置されている命令（ビットパターンが置換された命令）を逆置換部１１に出力する。ステップＳ２２では、逆置換部１１は、逆置換テーブル１２に従って、プログラムＰ２に対するビットパターン置換処理を行う。具体的には、不揮発性メモリ１０から読み出された命令（ビットパターンが置換された命令）をライタ５での元プログラムＰ１の分割単位と同じビット長で分割し、逆置換テーブル１２で定められた対応関係に従って各ビット列（第２のビット列）のビットパターンを逆置換する。これにより、逆置換部１１は、元プログラムＰ１に含まれる命令を復元する。ステップＳ２３では、命令処理部１３は、復元された元プログラムＰ１（つまり復元された命令）を解読して実行する。Next, the operation flow of thecomputer 1 will be described with reference to FIG. In step S <b> 21, theinstruction processing unit 13 reads the program P <b> 2 whose bit pattern has been replaced from thenonvolatile memory 10. For example, theinstruction processing unit 13 may send the memory address corresponding to the instruction to be read to thenonvolatile memory 10. In response to the given memory address, thenonvolatile memory 10 outputs the instruction (instruction with the bit pattern replaced) located at the address to thereverse replacement unit 11. In step S <b> 22, thereverse replacement unit 11 performs a bit pattern replacement process for the program P <b> 2 according to the reverse replacement table 12. Specifically, an instruction read from the non-volatile memory 10 (an instruction in which the bit pattern is replaced) is divided by the same bit length as the division unit of the original program P1 in thewriter 5, and is determined by the reverse replacement table 12. The bit pattern of each bit string (second bit string) is reversely replaced according to the corresponding relationship. Thereby, thereverse replacement unit 11 restores the instruction included in the original program P1. In step S23, theinstruction processing unit 13 decodes and executes the restored original program P1 (that is, the restored instruction).
以上に述べたことから理解されるように、本実施の形態は、命令処理部１３によって使用される元プログラムＰ１を、ビットパターンが置換されたプログラムＰ２として不揮発性メモリ１０に記録しておくことができる。プログラムＰ２では、元プログラムＰ１中での出現頻度が相対的に高いビットパターンが、不揮発性メモリ１０からの読み出しに要する消費電力が相対的に小さいビットパターンに置換されている。したがって、不揮発性メモリ１０に記録されるプログラムＰ２は、元プログラムＰ１に比べて、不揮発性メモリ１０からの読み出しに要する消費電力が小さいビット値を多く含む。このため、本実施の形態は、不揮発性メモリ１０からのプログラム読み出しに要する消費電力を低減することができる。As can be understood from the above description, in this embodiment, the original program P1 used by theinstruction processing unit 13 is recorded in thenonvolatile memory 10 as the program P2 in which the bit pattern is replaced. Can do. In the program P2, a bit pattern that has a relatively high frequency of appearance in the original program P1 is replaced with a bit pattern that requires relatively little power consumption for reading from thenonvolatile memory 10. Therefore, the program P2 recorded in thenon-volatile memory 10 includes many bit values that require lower power consumption for reading from thenon-volatile memory 10 than the original program P1. For this reason, the present embodiment can reduce the power consumption required for reading the program from thenonvolatile memory 10.
また、コンピュータ１に逆置換部１１を配置することによって、不揮発性メモリ１０へのプログラムの格納時にビットパターン置換が行われた場合であっても、命令処理部１３には復元された元プログラムＰ１が供給される。したがって、本実施の形態は、命令処理部１３の設計変更および機能追加を必須としない。このため、本実施の形態は、命令処理部１３の消費電力を増加させることなく、不揮発性メモリ１０からのプログラム読み出しに要する電力を低減することができる。In addition, by arranging thereverse replacement unit 11 in thecomputer 1, the restoredoriginal program P 1 is stored in theinstruction processing unit 13 even when bit pattern replacement is performed when the program is stored in thenonvolatile memory 10. Is supplied. Therefore, this embodiment does not require design change and function addition of theinstruction processing unit 13. For this reason, the present embodiment can reduce the power required to read the program from thenonvolatile memory 10 without increasing the power consumption of theinstruction processing unit 13.
さらに、本実施の形態では、元プログラムＰ１と置換されたプログラムＰ２の間のビットパターン置換を、置換前後のビット列が同一ビット長となるように行っている。つまり、ビット長の圧縮及び伸張を行っていない。このため、プログラムＰ２に含まれる命令（ビットパターンが置換された命令）の不揮発性メモリ１０上でのアドレスを元プログラムＰ１の対応する命令のアドレスと同一とすることができる。したがって、本実施の形態は、命令処理部１３から不揮発性メモリ１０へのメモリアドレス転送経路にアドレス変換機構を追加する必要がないという利点がある。Furthermore, in this embodiment, the bit pattern replacement between the original program P1 and the replaced program P2 is performed so that the bit strings before and after replacement have the same bit length. In other words, bit length compression and decompression are not performed. For this reason, the address on thenonvolatile memory 10 of the instruction (instruction in which the bit pattern is replaced) included in the program P2 can be made the same as the address of the corresponding instruction in the original program P1. Therefore, this embodiment has an advantage that it is not necessary to add an address conversion mechanism to the memory address transfer path from theinstruction processing unit 13 to thenonvolatile memory 10.
以上に述べた効果を集約することによって、本実施の形態は、簡潔で電力消費の小さい逆置換部１１を用いることで、命令処理部１３の消費電力を増加させることなく、不揮発性メモリ１０からのプログラム読み出しに要する電力を低減することができるため、コンピュータ１の消費電力を低減することができる。By consolidating the effects described above, the present embodiment uses thereverse replacement unit 11 that is simple and consumes less power, so that the power consumption of theinstruction processing unit 13 can be increased without increasing the power consumption of theinstruction processing unit 13. Since the power required for reading the program can be reduced, the power consumption of thecomputer 1 can be reduced.
続いて以下では、置換テーブル５２及び逆置換テーブル１２の生成、ビットパターンの置換処理及び逆置換処理の具体例について説明する。図４は、本実施の形態に係るコンピュータ１のより具体的な構成例を示すブロック図である。図４の例では、元プログラムＰ１に含まれる命令は固定長の８ビット命令であると仮定している。また、ビットパターンの置換及び逆置換は、４ビット長のビット列を単位として行われる。さらに、不揮発性メモリ１０は、記録されたビット値が１である場合の方が０である場合に比べて読み出し時の消費電力が大きいと仮定する。Subsequently, specific examples of the generation of the replacement table 52 and the reverse replacement table 12, the bit pattern replacement process, and the reverse replacement process will be described below. FIG. 4 is a block diagram illustrating a more specific configuration example of thecomputer 1 according to the present embodiment. In the example of FIG. 4, it is assumed that the instruction included in the original program P1 is a fixed-length 8-bit instruction. Also, bit pattern replacement and reverse replacement are performed in units of a 4-bit long bit string. Further, it is assumed that thenon-volatile memory 10 consumes more power when reading when the recorded bit value is 1 than when it is 0.
図４の例では、逆置換テーブル１２は、ＳＲＡＭを用いたルックアップテーブル（ＬＵＴ）１２１に配置される。４ビット単位でビット置換を行う場合、ビットパターンは全部で１６通りである。このため、ＬＵＴ１２１は、１６個の４ビットデータを記憶できる容量を有していればよい。In the example of FIG. 4, the reverse replacement table 12 is arranged in a lookup table (LUT) 121 using SRAM. When bit substitution is performed in units of 4 bits, there are 16 bit patterns in total. Therefore, theLUT 121 only needs to have a capacity capable of storing 16 pieces of 4-bit data.
さらに、図４の例では、逆置換部１１は、２つのマルチプレクサ１１１及び１１２を含む。各マルチプレクサは、ＬＵＴ１２１に接続された１６個のデータ入力端子（４ビット幅）と、不揮発性メモリ１０の出力端子に接続された１個のデータ選択端子（４ビット幅）と、命令処理部１３に接続された１個のデータ出力端子（４ビット幅）を有する。マルチプレクサ１１１のデータ選択端子は、不揮発性メモリ１０の８ビット出力のうち上位４ビットを選択信号として受信する。マルチプレクサ１１１は、データ選択端子に与えられた選択信号に対応する１つのビット列を、ＬＵＴ１２１からの１６通りのビット列の中から選択する。選択されたビット列は、マルチプレクサ１１１のデータ出力端子から出力され、命令処理部１３に供給される。マルチプレクサ１１２は、不揮発性メモリ１０の８ビット出力のうち下位４ビットを選択信号として受信し、マルチプレクサ１１１と同様に動作する。Furthermore, in the example of FIG. 4, thereverse replacement unit 11 includes twomultiplexers LUT 121, one data selection terminal (4 bit width) connected to the output terminal of thenonvolatile memory 10, and theinstruction processing unit 13. One data output terminal (4 bits wide) connected to the. The data selection terminal of themultiplexer 111 receives the upper 4 bits of the 8-bit output of thenonvolatile memory 10 as a selection signal. Themultiplexer 111 selects one bit string corresponding to the selection signal given to the data selection terminal from among the 16 bit strings from theLUT 121. The selected bit string is output from the data output terminal of themultiplexer 111 and supplied to theinstruction processing unit 13. Themultiplexer 112 receives the lower 4 bits of the 8-bit output of thenonvolatile memory 10 as a selection signal, and operates in the same manner as themultiplexer 111.
次に、図５を用いて、ビットパターンの出現頻度の計測と、置換テーブル５２及び逆置換テーブル１２の生成の具体例について説明する。図５に示された計測結果の一例は、８ビット固定長命令を含む元プログラムＰ１を４ビット単位で分割し、４ビット列が取り得る１６通りのパターンの出現頻度を計測して得られる。図５の例では、元プログラムＰ１において出現頻度の多いビットパターンから順に、不揮発性メモリ１０からの読み出し電力が小さいビットパターンと対応付けられている。例えば、出現数が最も多い元のビットパターン"１１１１"は、読み出し電力が最も小さい書き込みビットパターン"００００"に対応付けられている。また、出現数が２番目に多い元のビットパターン"１１０１"は、値１を１つだけ含む書き込みビットパターン"０００１"に対応付けられている。そして、出現数が最も少ない元のビットパターン"００００"は、読み出し電力が最も大きい書き込みビットパターン"１１１１"に対応付けられている。Next, a specific example of the measurement of the occurrence frequency of the bit pattern and the generation of the replacement table 52 and the reverse replacement table 12 will be described with reference to FIG. An example of the measurement result shown in FIG. 5 is obtained by dividing the original program P1 including an 8-bit fixed-length instruction in units of 4 bits and measuring the appearance frequencies of 16 patterns that can be taken by a 4-bit string. In the example of FIG. 5, bit patterns with a low read power from thenon-volatile memory 10 are sequentially associated with bit patterns having a high appearance frequency in the original program P1. For example, the original bit pattern “1111” having the highest number of appearances is associated with the write bit pattern “0000” having the lowest read power. The original bit pattern “1101” having the second highest number of appearances is associated with the write bit pattern “0001” including only onevalue 1. The original bit pattern “0000” having the smallest number of appearances is associated with the write bit pattern “1111” having the largest read power.
図５に示す測定結果に基づいて、テーブル生成部５１は、置換テーブル５２及び逆置換テーブル１２を生成する。図５に示された置換テーブル５２は、置換すべき元のビット列をアドレスとして与えられることによって、置換後のビット列を出力するルックアップテーブル（ＬＵＴ）として動作する。同様に、図５に示された逆置換テーブル１２は、逆置換すべき置換されたビット列をアドレスとして与えられることによって、逆置換後の元のビット列を出力するＬＵＴとして動作する。Based on the measurement result shown in FIG. 5, thetable generation unit 51 generates the replacement table 52 and the reverse replacement table 12. The replacement table 52 shown in FIG. 5 operates as a look-up table (LUT) that outputs a bit string after replacement when an original bit string to be replaced is given as an address. Similarly, the reverse permutation table 12 shown in FIG. 5 operates as an LUT that outputs the original bit string after reverse permutation, given the permuted bit string to be permuted as an address.
図６は、ライタ５が有する置換部５３によるビットパターン置換処理の具体例を示している。例えば、元プログラムＰ１のアドレス００００Ｈ番地に記録されている元の８ビット命令の上位４ビットは"１１１１"である。この４ビット値 "１１１１"を１６進数のアドレス（ＦＨ）として図６に示された置換テーブル５２に与えると、ＦＨ番地に記録されている４ビット値"００００"が置換後のビット列として得られる。したがって、元プログラムＰ１の４ビット値"１１１１"は、"００００"に置換される。同様にして、元プログラムＰ１のアドレス００００Ｈ番地に記録されている元の８ビット命令の下位４ビット"０００１"は、置換テーブル５２の１Ｈ番地に記憶されている"０１１１"に置換される。これらのビット操作によって、元の８ビット命令"１１１１＿０００１"は、"００００＿０１１１"に置換される。FIG. 6 shows a specific example of bit pattern replacement processing by thereplacement unit 53 of thewriter 5. For example, the upper 4 bits of the original 8-bit instruction recorded ataddress 0000H of the original program P1 is “1111”. When this 4-bit value “1111” is given to the replacement table 52 shown in FIG. 6 as a hexadecimal address (FH), the 4-bit value “0000” recorded at the address FH is obtained as a bit string after replacement. . Therefore, the 4-bit value “1111” of the original program P1 is replaced with “0000”. Similarly, the lower 4 bits “0001” of the original 8-bit instruction recorded ataddress 0000H of the original program P1 are replaced with “0111” stored ataddress 1H of the replacement table 52. By these bit operations, the original 8-bit instruction “1111 — 0001” is replaced with “0000 — 0111”.
図７は、コンピュータ１が有する逆置換部１１によるビットパターン逆置換処理の具体例を示している。逆置換部１１は、不揮発性メモリ１０から読み出された置換された８ビット命令を受信し、この命令の上位４ビットをマルチプレクサ１１１によって逆置換し、下位４ビットをマルチプレクサ１１２によって逆置換する。これにより、逆置換部１１は、元の８ビット命令を復元して命令処理部１３に供給する。例えば、図６の置換されたプログラムＰ２のアドレス００００Ｈ番地に記録されている置換された８ビット命令の上位４ビットは"００００"である。この４ビット値 "００００"を１６進数のアドレス（０Ｈ）として図７に示された逆置換テーブル１２（ＬＵＴ１２１）に与えると、０Ｈ番地に記録されている４ビット値"１１１１"が元のビット列として得られる。したがって、置換されたプログラムＰ２の４ビット値"００００"は、"１１１１"に逆置換される。同様にして、置換されたプログラムＰ２のアドレス００００Ｈ番地に記録されている置換された８ビット命令の下位４ビット"０１１１"は、逆置換テーブル１２（ＬＵＴ１２１）の７Ｈ番地に記憶されている"０００１"に逆置換される。これらのビット操作によって、置換された８ビット命令"００００＿０１１１"は、元の８ビット命令"１１１１＿０００１"に復元される。FIG. 7 shows a specific example of bit pattern reverse replacement processing by thereverse replacement unit 11 of thecomputer 1. Thereverse replacement unit 11 receives the replaced 8-bit instruction read from thenonvolatile memory 10, reversely replaces the upper 4 bits of this instruction with themultiplexer 111, and reversely replaces the lower 4 bits with themultiplexer 112. As a result, thereverse replacement unit 11 restores the original 8-bit instruction and supplies it to theinstruction processing unit 13. For example, the upper 4 bits of the replaced 8-bit instruction recorded ataddress 0000H of the replaced program P2 in FIG. 6 is “0000”. When this 4-bit value “0000” is given to the reverse substitution table 12 (LUT 121) shown in FIG. 7 as a hexadecimal address (0H), the 4-bit value “1111” recorded at address 0H is the original bit string. As obtained. Therefore, the 4-bit value “0000” of the replaced program P2 is reversely replaced with “1111”. Similarly, the lower 4 bits “0111” of the replaced 8-bit instruction recorded at theaddress 0000H of the replaced program P2 are stored in the reverse replacement table 12 (LUT 121) at theaddress 7H in “0001”. "Reversely replaced with By these bit operations, the replaced 8-bit instruction “0000 — 0111” is restored to the original 8-bit instruction “1111 — 0001”.
次に、図８Ａ及び８Ｂを参照して、本実施の形態によって得られる省電力効果について説明する。図４に示した逆置換部１１（つまりマルチプレクサ１１１及び１１２）及び小容量なＳＲＡＭで構成されたＬＵＴ１２１によるビットパターン逆置換動作に要する電力を１と仮定する。さらに、小容量なＳＲＡＭよりも一般的に読み出し電力の大きい不揮発性メモリ１０からの１ビット値０の読み出し電力を５と仮定し、不揮発性メモリ１０からの１ビット値１の読み出し電力を１５と仮定する。これらの仮定を適用すると、ある元プログラムＰ１を不揮発性メモリ１０に記録した場合に想定される読み出し電力は図８Ａに示すように計算される。そして、置換されたプログラムＰ２を不揮発性メモリ１０に記録した場合に想定される読み出し電力は図８Ｂに示すように計算される。つまり、本実施の形態を採用せずに、元プログラムＰ１を不揮発性メモリ１０から読み出して実行する場合は、５４，８８０の電力を消費する。これに対して、本実施の形態を採用する場合、逆置換部１１及びＬＵＴ１２１の動作電力として命令の総数に相当する１，０８４の電力を消費するが、不揮発性メモリ１０からの読み出し電力が３１，８４０に低減される。このため、本実施の形態を採用し、置換されたプログラムＰ２を不揮発性メモリ１０から読み出して実行する場合は、３２，９２４の消費電力で済む。Next, the power saving effect obtained by the present embodiment will be described with reference to FIGS. 8A and 8B. It is assumed that the power required for the bit pattern reverse replacement operation by theLUT 121 configured by the reverse replacement unit 11 (that is, themultiplexers 111 and 112) and the small capacity SRAM shown in FIG. Further, it is assumed that the read power of 1-bit value 0 from thenon-volatile memory 10 generally having a larger read power than a small-capacity SRAM is 5, and the read power of 1-bit value 1 from thenon-volatile memory 10 is 15. Assume. When these assumptions are applied, the read power assumed when a certain original program P1 is recorded in thenonvolatile memory 10 is calculated as shown in FIG. 8A. Then, the read power assumed when the replaced program P2 is recorded in thenonvolatile memory 10 is calculated as shown in FIG. 8B. That is, when the original program P1 is read from thenonvolatile memory 10 and executed without adopting the present embodiment, the power of 54,880 is consumed. On the other hand, when this embodiment is adopted, the power of 1084 corresponding to the total number of instructions is consumed as the operating power of thereverse replacement unit 11 and theLUT 121, but the power of reading from thenonvolatile memory 10 is 31. , 840. For this reason, when this embodiment is adopted and the replaced program P2 is read from thenonvolatile memory 10 and executed, the power consumption of 32,924 is sufficient.
なお、図４～８を用いて説明した具体例では、８ビット固定長命令の場合について説明したが、本実施の形態が対象とする元プログラムＰ１に含まれる命令は、他の任意の長さの固定長命令であってもよいし、可変長命令であってもよい。また、本実施の形態の説明では、８ビット命令の上位４ビットと下位４ビットのように単純な区分を用いたが、命令を演算子（オペコード）と非演算子（オペランド）のような役割によって区分してもよい。さらに、これらの区分に応じて別々に出現頻度を計測し、別々の置換テーブル及び逆置換テーブルを用いてもよい。また、命令の一部（例えばオペコード）についてのみビットパターンの置換・逆置換処理の対象とし、他の一部は置換・逆置換処理の対象外としてもよい。これらの変形については、後述する本発明の実施の形態２及び３において説明する。In the specific examples described with reference to FIGS. 4 to 8, the case of an 8-bit fixed-length instruction has been described. However, the instruction included in the original program P1 targeted by the present embodiment has another arbitrary length. May be a fixed length instruction or a variable length instruction. In the description of the present embodiment, simple divisions such as the upper 4 bits and the lower 4 bits of an 8-bit instruction are used. However, the instruction has a role like an operator (opcode) and a non-operator (operand). You may sort by. Furthermore, the appearance frequency may be measured separately according to these sections, and separate replacement tables and reverse replacement tables may be used. Further, only a part of the instruction (for example, the operation code) may be subjected to the bit pattern replacement / reverse replacement process, and the other part may be excluded from the replacement / reverse replacement process. These modifications will be described in the second and third embodiments of the present invention described later.
また、本実施の形態によって得られる消費電力の低減効果は、元プログラムＰ１に含まれるビット値の偏り具合に依存する。例えば、元プログラムＰ１に含まれるビット値１とビット０の割合が同じであれば、本実施の形態で述べたビットパターン置換による消費電力の低減効果を得ることは困難である。従って、元プログラムＰ１中でのビットパターンの出現頻度の偏り具合に基づいて、ビットパターンの逆置換処理を行うことによるコンピュータ１の省電力効果が得られないと判定される場合には、不揮発性メモリ１０に置換されたプログラムＰ２ではなく元プログラムＰ１を記録し、逆置換部１１及び逆置換テーブル１２の動作を停止してもよい。具体的には、コンピュータ１に外部から制御可能な制御端子を設け、この制御端子を介して逆置換部１１及び逆置換テーブル１２の動作を停止できるようにしてもよい。例えば、逆置換部１１及び逆置換テーブル１２（ＬＵＴ１２１として用いるＳＲＡＭ）への電源供給を遮断する遮断回路と、逆置換部１１を迂回する信号経路とセレクタを設け、遮断回路及びセレクタの動作をコンピュータ１の外部から制御できるようにコンピュータ１を構成すればよい。In addition, the power consumption reduction effect obtained by this embodiment depends on the degree of bias of the bit values included in the original program P1. For example, if the ratio between thebit value 1 and the bit 0 included in the original program P1 is the same, it is difficult to obtain the power consumption reduction effect by the bit pattern replacement described in the present embodiment. Therefore, if it is determined that the power saving effect of thecomputer 1 cannot be obtained by performing the reverse replacement processing of the bit pattern based on the deviation of the appearance frequency of the bit pattern in the original program P1, the nonvolatile memory The original program P1 may be recorded instead of the replaced program P2 in thememory 10, and the operations of thereverse replacement unit 11 and the reverse replacement table 12 may be stopped. Specifically, thecomputer 1 may be provided with a control terminal that can be controlled from the outside, and the operations of thereverse replacement unit 11 and the reverse replacement table 12 may be stopped via this control terminal. For example, a blocking circuit that cuts off power supply to thereverse replacement unit 11 and the reverse replacement table 12 (SRAM used as the LUT 121), a signal path that bypasses thereverse replacement unit 11, and a selector are provided, and the operation of the blocking circuit and the selector is controlled by a computer. What is necessary is just to comprise thecomputer 1 so that control from the exterior of 1 is possible.
また、既に述べた通り、本実施の形態に係るライタ５が有する計測部５０、テーブル生成部５１、及び置換部５３の機能は、ＰＣ等のコンピュータシステムに１又は複数のプログラムを実行させることによって実現してもよい。具体的には、元プログラムＰ１におけるビットパターン出現頻度の計測するための第１の命令群と、置換前後のビットパターンの対応関係を生成するための第２の命令群と、ビットパターン置換処理を行うための第３の命令群とをプロセッサがアクセス可能なメモリに記憶しておけばよい。これら第１～第３の命令群は、１のプログラムとして提供されてもよいし、複数のプログラムに分割されて提供されてもよい。コンピュータシステムは、第１～第３の命令群を実行することによって、計測部５０、テーブル生成部５１、及び置換部５３として動作する。As described above, the functions of themeasurement unit 50, thetable generation unit 51, and thereplacement unit 53 included in thewriter 5 according to the present embodiment are performed by causing a computer system such as a PC to execute one or a plurality of programs. It may be realized. Specifically, the first instruction group for measuring the bit pattern appearance frequency in the original program P1, the second instruction group for generating the correspondence relationship between the bit patterns before and after the replacement, and the bit pattern replacement process The third instruction group to be executed may be stored in a memory accessible by the processor. These first to third instruction groups may be provided as one program, or may be provided by being divided into a plurality of programs. The computer system operates as themeasurement unit 50, thetable generation unit 51, and thereplacement unit 53 by executing the first to third instruction groups.
これらのプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Read Only Memory）、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。These programs can be stored using various types of non-transitory computer readable media and supplied to a computer. Non-transitory computer readable media include various types of tangible storage media (tangible storage medium). Examples of non-transitory computer-readable media include magnetic recording media (eg flexible disks, magnetic tapes, hard disk drives), magneto-optical recording media (eg magneto-optical discs), CD-ROMs (Read Only Memory), CD-Rs, CD-R / W, semiconductor memory (for example, mask ROM, PROM (Programmable ROM), EPROM (Erasable ROM), flash ROM, RAM (random access memory)) are included. The program may also be supplied to the computer by various types of temporary computer-readable media. Examples of transitory computer readable media include electrical signals, optical signals, and electromagnetic waves. The temporary computer-readable medium can supply the program to the computer via a wired communication path such as an electric wire and an optical fiber, or a wireless communication path.
＜発明の実施の形態２＞
上述した発明の実施の形態１では、元プログラムＰ１の全体を対象としてビットパターン毎の出現頻度を計測し、プログラムＰ１の全体に対して１つのビットパターン対応関係（１組の置換テーブル及び逆置換テーブル）を生成する例を示した。本実施の形態では、元プログラムＰ１を複数の領域に区分し、ビットパターン毎の出現頻度を各領域について別々に計測し、各領域に対して個別にビットパターン対応関係を生成する例について説明する。<Embodiment 2 of the Invention>
In the first embodiment of the present invention described above, the appearance frequency for each bit pattern is measured for the entire original program P1, and one bit pattern correspondence relationship (one set of replacement table and reverse replacement is used for the entire program P1. Table) was generated. In the present embodiment, an example will be described in which the original program P1 is divided into a plurality of regions, the appearance frequency for each bit pattern is measured separately for each region, and the bit pattern correspondence relationship is individually generated for each region. .
上述した発明の実施の形態１では、元プログラムＰ１の全体を対象としてビットパターン毎の出現頻度を計測し、プログラムＰ１の全体に対して１つのビットパターン対応関係（１組の置換テーブル及び逆置換テーブル）を生成する例を示した。本実施の形態では、元プログラムＰ１を複数の領域に区分し、ビットパターン毎の出現頻度を各領域について別々に計測し、各領域に対して個別にビットパターン対応関係を生成する例について説明する。<
In the first embodiment of the present invention described above, the appearance frequency for each bit pattern is measured for the entire original program P1, and one bit pattern correspondence relationship (one set of replacement table and reverse replacement is used for the entire program P1. Table) was generated. In the present embodiment, an example will be described in which the original program P1 is divided into a plurality of regions, the appearance frequency for each bit pattern is measured separately for each region, and the bit pattern correspondence relationship is individually generated for each region. .
本実施の形態に係るコンピュータ２及びライタ６の構成例を図９に示す。ライタ６が有する計測部６０は、元プログラムＰ１を２つの領域に分割し、２つの領域について別々にビットパターンの出現頻度を計測する。例えば、元プログラムＰ１が（ｍ＋ｎ）ビット命令を含む場合、上位のｍビットを第１の領域とし、下位のｎビットを第２の領域としてもよい。この場合、計測部６０は、第１の領域（上位ｍビット）におけるビットパターンの出現頻度と、第２の領域（下位ｎビット）におけるビットパターン出現頻度を別々に計測する。また、命令中のオペコードを第１の領域とし、オペランドを第２の領域としてもよい。FIG. 9 shows a configuration example of thecomputer 2 and thewriter 6 according to the present embodiment. The measuringunit 60 included in thewriter 6 divides the original program P1 into two regions and measures the appearance frequency of bit patterns separately for the two regions. For example, when the original program P1 includes an (m + n) bit instruction, the upper m bits may be the first area and the lower n bits may be the second area. In this case, themeasurement unit 60 separately measures the appearance frequency of the bit pattern in the first area (upper m bits) and the appearance frequency of the bit pattern in the second area (lower n bits). Also, the opcode in the instruction may be the first area and the operand may be the second area.
テーブル生成部６１は、２つの領域に関するビットパターンの出現頻度の計測結果に基づいて、２つのビットパターン対応関係（２組の置換テーブル及び逆置換テーブル）を生成する。テーブル生成部６１による対応関係の決定手法は、上述した実施の形態１のテーブル生成部５１と同様とすればよい。Thetable generation unit 61 generates two bit pattern correspondences (two sets of replacement tables and reverse replacement tables) based on the measurement result of the appearance frequency of bit patterns related to the two areas. The correspondence determination method by thetable generation unit 61 may be the same as thetable generation unit 51 of the first embodiment described above.
置換部６３は、テーブル生成部６１によって生成された２つの置換テーブル６２１及び６２２を適用して、ビットパターン置換されたプログラムＰ２を生成する。Thereplacement unit 63 applies the two replacement tables 621 and 622 generated by thetable generation unit 61 to generate the program P2 with the bit pattern replaced.
図９に示されたコンピュータ２は、ＳＲＡＭを用いた２つのＬＵＴ１２１及び１２２を有する。ＬＵＴ１２１及び１２２は、テーブル生成部６１によって生成された２つの逆置換テーブルを保持する。図９の例では、ＬＵＴ１２１は、８ビット命令の上位４ビットに対する逆置換テーブルを保持する。また、ＬＵＴ１２２は、８ビット固定長命令の下位４ビットに対する逆置換テーブルを保持する。Thecomputer 2 shown in FIG. 9 has twoLUTs LUTs table generation unit 61. In the example of FIG. 9, theLUT 121 holds a reverse replacement table for the upper 4 bits of an 8-bit instruction. TheLUT 122 holds an inverse replacement table for the lower 4 bits of the 8-bit fixed length instruction.
逆置換部１１に配置されたマルチプレクサ１１１は、ＬＵＴ１２１と結合され、不揮発性メモリ１０から読み出された置換されたプログラムＰ２に含まれる８ビット命令の上位４ビットに対する逆置換を行う。また、マルチプレクサ１１２は、ＬＵＴ１２２と結合され、置換されたプログラムＰ２に含まれる８ビット命令の下位４ビットに対する逆置換を行う。これにより、元プログラムＰ１の８ビット命令が復元される。Themultiplexer 111 arranged in thereverse replacement unit 11 is coupled to theLUT 121 and performs reverse replacement on the upper 4 bits of the 8-bit instruction included in the replaced program P2 read from thenonvolatile memory 10. Themultiplexer 112 is coupled to theLUT 122 and performs reverse replacement on the lower 4 bits of the 8-bit instruction included in the replaced program P2. As a result, the 8-bit instruction of the original program P1 is restored.
元プログラムＰ１に含まれる複数の領域（例えば８ビット命令の上位４ビットと下位４ビット）の間でビットパターンの出現頻度の偏り方に大きな違いが存在する場合が考えられる。本実施の形態は、このような場合に特に有効である。すなわち、本実施の形態は、元プログラムに含まれる各領域に対して適切なビットパターン置換を行うことができるため、不揮発性メモリ１０からのプログラムＰ２の読み出しに要する電力をより一層低減できる。There may be a case where there is a great difference in the bias of appearance frequency of bit patterns between a plurality of areas (for example, upper 4 bits and lower 4 bits of an 8-bit instruction) included in the original program P1. The present embodiment is particularly effective in such a case. That is, according to the present embodiment, appropriate bit pattern replacement can be performed for each area included in the original program, so that the power required for reading the program P2 from thenonvolatile memory 10 can be further reduced.
＜発明の実施の形態３＞
本実施の形態では、元プログラムＰ１を複数の領域に区分し、このうち一部の領域に対してビットパターン置換処理を行い、他の領域に対してビットパターン置換処理を行わない例を説明する。<Third Embodiment of the Invention>
In the present embodiment, an example will be described in which the original program P1 is divided into a plurality of areas, a bit pattern replacement process is performed for some of these areas, and a bit pattern replacement process is not performed for other areas. .
本実施の形態では、元プログラムＰ１を複数の領域に区分し、このうち一部の領域に対してビットパターン置換処理を行い、他の領域に対してビットパターン置換処理を行わない例を説明する。<Third Embodiment of the Invention>
In the present embodiment, an example will be described in which the original program P1 is divided into a plurality of areas, a bit pattern replacement process is performed for some of these areas, and a bit pattern replacement process is not performed for other areas. .
本実施の形態に係るコンピュータ３及びライタ７の構成例を図１０に示す。図１０の例では、元プログラムＰ１及び置換されたプログラムＰ２に含まれる８ビット命令の上位４ビットがビットパターン置換・逆置換の対象とされる。これに対して、８ビット命令の下位４ビットに対しては、ビットパターン置換・逆置換が行われない。FIG. 10 shows a configuration example of thecomputer 3 and thewriter 7 according to the present embodiment. In the example of FIG. 10, the upper 4 bits of the 8-bit instruction included in the original program P1 and the replaced program P2 are subjected to bit pattern replacement / reverse replacement. On the other hand, bit pattern replacement / reverse replacement is not performed for the lower 4 bits of the 8-bit instruction.
計測部７０は、発明の実施の形態２で述べた計測部６０と同様に、元プログラムＰ１を２つの領域に分割し、２つの領域について別々にビットパターンの出現頻度を計測する。ここでは、元プログラムＰ１に含まれる８ビット命令の上位４ビットを第１の領域とし、下位４ビットを第２の領域とする場合を考える。Themeasurement unit 70 divides the original program P1 into two regions, and measures the appearance frequency of bit patterns separately for the two regions, as in themeasurement unit 60 described in the second embodiment of the invention. Here, a case is considered where the upper 4 bits of the 8-bit instruction included in the original program P1 are set as the first area and the lower 4 bits are set as the second area.
ここで、ビットパターンの出現頻度の計測を行った結果、第１の領域（上位４ビット）におけるビットパターンの出現頻度は図５の具体例に示したようなビットパターンによる顕著な偏りがあるが、第２の領域（下位４ビット）におけるビットパターンの出現頻度は各ビットパターンの出現数がほぼ同数であったと仮定する。この場合、第２の領域（下位４ビット）についてはビットパターンの置換・逆置換を行うことによる不揮発性メモリ１０の読み出し電力の低減効果を得ることができない。このため、テーブル生成部７１は、第１の領域（上位４ビット）に対してのみ置換テーブル及び逆置換テーブルを生成する。置換部７３は、置換テーブル７２を適用して第１の領域（上位４ビット）に対してのみビットパターン置換を行うとともに、第２の領域（下位４ビット）に対しては元プログラムＰ１のビット列をそのまま用いて、置換されたプログラムＰ２を生成する。Here, as a result of measuring the appearance frequency of the bit pattern, the appearance frequency of the bit pattern in the first region (upper 4 bits) is significantly biased by the bit pattern as shown in the specific example of FIG. Assume that the appearance frequency of the bit patterns in the second area (lower 4 bits) is almost the same as the appearance number of each bit pattern. In this case, for the second region (lower 4 bits), it is not possible to obtain an effect of reducing the read power of thenonvolatile memory 10 by performing bit pattern substitution / reverse substitution. For this reason, thetable generation unit 71 generates a replacement table and a reverse replacement table only for the first area (upper 4 bits). Thereplacement unit 73 applies the replacement table 72 to perform bit pattern replacement only for the first area (upper 4 bits), and for the second area (lower 4 bits), the bit string of the original program P1 Is used as it is to generate the replaced program P2.
図１０に示されたコンピュータ３は、ＳＲＡＭを用いた１つのＬＵＴ１２１を有する。ＵＴ１２１は、テーブル生成部６１によって生成された第１の領域（上位４ビット）に対する逆置換テーブルを保持する。逆置換部３１に配置されたマルチプレクサ１１１は、ＬＵＴ１２１と結合され、不揮発性メモリ１０から読み出された置換されたプログラムＰ２に含まれる８ビット命令の上位４ビットに対する逆置換を行う。一方、プログラムＰ２に含まれる８ビット命令の下位４ビットは、逆置換部３１においてビットパターン逆置換処理を施されることなくそのまま命令処理部１３に供給される。これにより、元プログラムＰ１の８ビット命令が復元される。Thecomputer 3 shown in FIG. 10 has oneLUT 121 using SRAM. TheUT 121 holds a reverse replacement table for the first area (upper 4 bits) generated by thetable generation unit 61. Themultiplexer 111 disposed in thereverse replacement unit 31 is coupled to theLUT 121 and performs reverse replacement on the upper 4 bits of the 8-bit instruction included in the replaced program P2 read from thenonvolatile memory 10. On the other hand, the lower 4 bits of the 8-bit instruction included in the program P2 are directly supplied to theinstruction processing unit 13 without being subjected to the bit pattern reverse replacement processing in thereverse replacement unit 31. As a result, the 8-bit instruction of the original program P1 is restored.
上述したように、元プログラムＰ１に含まれる複数の領域（例えば８ビット命令の上位４ビットと下位４ビット）の間でビットパターンの出現頻度の偏り方に大きな違いが存在する場合が考えられる。本実施の形態は、一部の領域に関してビットパターンの出現頻度の偏りが小さいためにビットパターン置換・逆置換による消費電力の低減効果が得られない場合に、この一部の領域をビットパターン置換・逆置換を除外できる。これにより、逆置換部３１の消費電力を抑制でき、コンピュータ３の消費電力をより一層低減することができる。As described above, there may be a case where there is a great difference in the bias of appearance frequency of bit patterns between a plurality of areas (for example, upper 4 bits and lower 4 bits of an 8-bit instruction) included in the original program P1. In this embodiment, since the bias in the appearance frequency of the bit pattern is small with respect to a part of the area, the effect of reducing the power consumption by the bit pattern replacement / reverse replacement cannot be obtained. -Reverse substitution can be excluded. Thereby, the power consumption of thereverse substitution part 31 can be suppressed and the power consumption of thecomputer 3 can be reduced further.
なお、図１０に示したコンピュータ３は、図４に示したコンピュータ１からマルチプレクサ１１２を取り除いた構成、又は図９に示したコンピュータ２からマルチプレクサ１１２及びＬＵＴ１２２を取り除いた構成となっている。しかしながら、コンピュータ３は、プログラムＰ２の一部の領域に対するビットパターン逆置換を選択的に停止できる構成を有してもよい。具体的には、コンピュータ３に外部から制御可能な制御端子を設け、この制御端子を介して逆置換部３１に含まれる少なくとも一部のマルチプレクサ、及び少なくとも一部の逆置換テーブルの動作を停止できるようにしてもよい。例えば、少なくとも一部のマルチプレクサ及びＬＵＴ（ＳＲＡＭ）への電源供給を遮断する遮断回路と、少なくとも一部のマルチプレクサを迂回する信号経路とセレクタを設け、遮断回路及びセレクタの動作をコンピュータ３の外部から制御できるようにすればよい。Thecomputer 3 shown in FIG. 10 has a configuration in which themultiplexer 112 is removed from thecomputer 1 shown in FIG. 4, or a configuration in which themultiplexer 112 and theLUT 122 are removed from thecomputer 2 shown in FIG. However, thecomputer 3 may have a configuration that can selectively stop bit pattern reverse replacement for a partial region of the program P2. Specifically, thecomputer 3 is provided with a control terminal that can be controlled from the outside, and the operation of at least some of the multiplexers and at least some of the reverse substitution tables included in thereverse substitution unit 31 can be stopped via this control terminal. You may do it. For example, a cutoff circuit that cuts off power supply to at least some of the multiplexers and the LUT (SRAM), a signal path that bypasses at least some of the multiplexers, and a selector are provided. What is necessary is just to be able to control.
＜その他の実施の形態＞
上述した発明の実施の形態１～３では、元プログラムＰ１が圧縮されていないプログラムであるとして説明した。このような元プログラムＰ１は、プログラマにより直接生成されるか、プログラマが生成したソースプログラムをコンパイラで変換することによって生成される。元プログラムＰ１は、ＣＤ－ＲＯＭ又はＵＳＢメモリ等の外部記憶媒体を介してライタ５（６又は７）に入力されてもよいし、通信ネットワークを介してライタ５（６又は７）に入力されてもよい。また、ライタ５（６又は７）としてＰＣを用いる場合、このＰＣ上でコンパイラを実行することによって、ソースプログラムから元プログラムＰ１を生成してもよい。<Other embodiments>
In the first to third embodiments of the present invention described above, the original program P1 has been described as an uncompressed program. Such an original program P1 is generated directly by a programmer or by converting a source program generated by the programmer with a compiler. The original program P1 may be input to the writer 5 (6 or 7) via an external storage medium such as a CD-ROM or USB memory, or may be input to the writer 5 (6 or 7) via a communication network. Also good. When a PC is used as the writer 5 (6 or 7), the original program P1 may be generated from the source program by executing a compiler on the PC.
上述した発明の実施の形態１～３では、元プログラムＰ１が圧縮されていないプログラムであるとして説明した。このような元プログラムＰ１は、プログラマにより直接生成されるか、プログラマが生成したソースプログラムをコンパイラで変換することによって生成される。元プログラムＰ１は、ＣＤ－ＲＯＭ又はＵＳＢメモリ等の外部記憶媒体を介してライタ５（６又は７）に入力されてもよいし、通信ネットワークを介してライタ５（６又は７）に入力されてもよい。また、ライタ５（６又は７）としてＰＣを用いる場合、このＰＣ上でコンパイラを実行することによって、ソースプログラムから元プログラムＰ１を生成してもよい。<Other embodiments>
In the first to third embodiments of the present invention described above, the original program P1 has been described as an uncompressed program. Such an original program P1 is generated directly by a programmer or by converting a source program generated by the programmer with a compiler. The original program P1 may be input to the writer 5 (6 or 7) via an external storage medium such as a CD-ROM or USB memory, or may be input to the writer 5 (6 or 7) via a communication network. Also good. When a PC is used as the writer 5 (6 or 7), the original program P1 may be generated from the source program by executing a compiler on the PC.
しかしながら、元プログラムＰ１は、圧縮されたプログラムであってもよい。この場合、ライタ５（６又は７）は、圧縮されたプログラムＰ１に対するビットパターン置換を行ってプログラムＰ２を生成すればよい。また、コンピュータ１（２又は３）には、圧縮プログラムから元プログラムを復元するための伸張回路を設ければよい。伸張回路は、逆置換部１１（３１）によって逆置換を施された後の１又は複数のビット列（第１のビット列）を単位として伸張処理を実行し、元の命令を復元する。復元された命令は、命令処理部１３に供給される。圧縮プログラムに対してビットパターン置換を行って得られるプログラムＰ２を不揮発性メモリ１０に格納することによって、圧縮プログラム自体を不揮発性メモリ１０に格納する場合に比べて、不揮発性メモリ１０からのプログラム読み出しに要する消費電力の低減が期待できる。つまり、上述した本発明の実施の形態１～３は、特許文献１～３に記載されているようなプログラム圧縮の手法と組み合わせることができる。However, the original program P1 may be a compressed program. In this case, the writer 5 (6 or 7) may generate the program P2 by performing bit pattern replacement on the compressed program P1. The computer 1 (2 or 3) may be provided with a decompression circuit for restoring the original program from the compressed program. The decompression circuit performs decompression processing in units of one or a plurality of bit strings (first bit strings) after being subjected to reverse substitution by the reverse substitution unit 11 (31), and restores the original instruction. The restored instruction is supplied to theinstruction processing unit 13. By storing the program P2 obtained by performing bit pattern replacement on the compressed program in thenonvolatile memory 10, the program is read from thenonvolatile memory 10 as compared with the case where the compressed program itself is stored in thenonvolatile memory 10. Reduction of power consumption required for this can be expected. That is,Embodiments 1 to 3 of the present invention described above can be combined with a program compression method as described inPatent Documents 1 to 3.
発明の実施の形態２及び３では、元プログラムＰ１を２つの領域に分ける場合について説明した。しかしながら、元プログラムＰ１を３つ以上の領域に分割し、置換テーブル及び逆置換テーブルの組合せを３組以上生成してもよい。Embodiments 2 and 3 of the invention have described the case where the original program P1 is divided into two areas. However, the original program P1 may be divided into three or more areas, and three or more combinations of replacement tables and reverse replacement tables may be generated.
発明の実施の形態１～３では、不揮発性メモリ１０にプログラムを格納する場合、言い換えると不揮発性メモリ１０をマイクロコントローラ等のコンピュータと結合されるプログラムメモリとして使用する場合について説明した。コンピュータ装置の動作中はプログラム（又は圧縮プログラム）の書き換えは行われない。また、命令の使用頻度の偏りに起因して、プログラムにはビットパターンの出現頻度に偏り（一様からのずれ）が生じやすいことが想定される。したがって、不揮発性メモリ１０をプログラムメモリとして利用する場合は、ビットパターンの置換・逆置換処理を行うことによって消費電力を大きく低減することが期待できる。しかしながら、発明の実施の形態１～３で述べたビットパターンの置換・逆置換処理は、不揮発性メモリ１０を他の用途で利用するシステムに適用してもよい。In the first to third embodiments of the present invention, the case where a program is stored in thenonvolatile memory 10, in other words, the case where thenonvolatile memory 10 is used as a program memory coupled to a computer such as a microcontroller has been described. During the operation of the computer device, the program (or the compressed program) is not rewritten. In addition, it is assumed that due to the uneven usage frequency of instructions, the program tends to be biased (deviation from uniform) in the appearance frequency of bit patterns. Therefore, when thenonvolatile memory 10 is used as a program memory, it can be expected that the power consumption is greatly reduced by performing bit pattern replacement / reverse replacement processing. However, the bit pattern replacement / inverse replacement processing described in the first to third embodiments of the invention may be applied to a system that uses thenonvolatile memory 10 for other purposes.
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。Furthermore, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention already described.
この出願は、２０１１年３月８日に出願された日本出願特願２０１１－０５０１１３を基礎とする優先権を主張し、その開示の全てをここに取り込む。This application claims priority based on Japanese Patent Application No. 2011-050113 filed on March 8, 2011, the entire disclosure of which is incorporated herein.
１、２、３ コンピュータ
５、６、７ ライタ
１０ 不揮発性メモリ
１１、３１ 逆置換部
１２ 逆置換テーブル
１３ 命令処理部
５０、６０、７０ 計測部
５１、６１、７１ テーブル生成部
５２、６２、７２ 置換テーブル
５３、６３、７３ 置換部
５４ 書き込み処理部
１２１、１２２ マルチプレクサ
１３１、１３２ ルックアップテーブル（ＳＲＡＭ）
Ｐ１ 元プログラム
Ｐ２ 置換されたプログラム1, 2, 3Computer Writer 10Non-volatile memory Reverse replacement unit 12 Reverse replacement table 13Instruction processing unit Measurement unit Table generation unit Replacement unit 54Write processing unit
P1 Original program P2 Replaced program
５、６、７ ライタ
１０ 不揮発性メモリ
１１、３１ 逆置換部
１２ 逆置換テーブル
１３ 命令処理部
５０、６０、７０ 計測部
５１、６１、７１ テーブル生成部
５２、６２、７２ 置換テーブル
５３、６３、７３ 置換部
５４ 書き込み処理部
１２１、１２２ マルチプレクサ
１３１、１３２ ルックアップテーブル（ＳＲＡＭ）
Ｐ１ 元プログラム
Ｐ２ 置換されたプログラム1, 2, 3
P1 Original program P2 Replaced program
Claims (20)
- 不揮発性メモリから読み出された第２のデータに対してビットパターンの逆置換処理を行うことによって第１のデータを生成する逆置換部を備え、
前記第１のデータは、複数の第１のビット列を含み、
前記第２のデータは、複数の第２のビット列を含み、
前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長であり、
前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されており、
前記逆置換処理は、前記対応関係に基づいて、前記複数の第２のビット列を前記複数の第１のビット列に変換する処理を含む、
ビットパターン逆置換装置。A reverse replacement unit that generates first data by performing a reverse replacement process of a bit pattern on the second data read from the nonvolatile memory;
The first data includes a plurality of first bit strings,
The second data includes a plurality of second bit strings,
Each of the plurality of first bit strings corresponds to any of the plurality of second bit strings and has the same bit length as any of the corresponding second bit strings,
The correspondence relationship between the first bit string and the second bit string is determined from the nonvolatile memory with respect to the first bit string having a bit pattern having a relatively high appearance frequency in the plurality of first bit strings. Is determined to preferentially allocate the second bit string having a bit pattern with relatively small power required for reading,
The reverse replacement process includes a process of converting the plurality of second bit strings into the plurality of first bit strings based on the correspondence relationship.
Bit pattern reverse replacement device. - 前記第２のデータは、前記第１のデータと比べて、データビット値１及び０のうち前記不揮発性メモリからの読み出しに要する電力が低い一方のビット値を多く含む、請求項１に記載のビットパターン逆置換装置。2. The second data according to claim 1, wherein the second data includes more bit values of one of data bit values 1 and 0 that require lower power for reading from the nonvolatile memory than the first data. Bit pattern reverse replacement device.
- 前記対応関係では、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列は、データビット値１及び０のうち前記不揮発性メモリからの読み出しに要する電力が低い一方のビット値を相対的に多く含むビットパターンを持つ第２のビット列に対応付けられている、請求項１又は２に記載のビットパターン逆置換装置。In the correspondence relationship, the first bit string having a bit pattern having a relatively high appearance frequency in the plurality of first bit strings is the power required for reading from the nonvolatile memory among the data bit values 1 and 0. The bit pattern reverse replacement device according to claim 1, wherein the bit pattern reverse replacement device is associated with a second bit string having a bit pattern including a relatively large bit value of one of which is low.
- 前記対応関係では、前記複数の第１のビット列中での出現頻度が最も高いビットパターンを持つ第１のビット列は、前記一方のビット値を最も多く含むビットパターンを持つ第２のビット列に対応付けられている、請求項３に記載のビットパターン逆置換装置。In the correspondence relationship, the first bit string having the bit pattern having the highest appearance frequency in the plurality of first bit strings is associated with the second bit string having the bit pattern including the most one bit value. The bit pattern reverse replacement apparatus according to claim 3, wherein
- 前記対応関係では、前記複数の第１のビット列中での出現頻度の高いビットパターンを持つ第１のビット列から順に、前記一方のビット値を相対的に多く含む第２のビット列と対応付けられている、請求項３又は４に記載のビットパターン逆置換装置。In the correspondence relationship, in order from the first bit string having a bit pattern having a high appearance frequency in the plurality of first bit strings, the first bit string is associated with the second bit string including a relatively large amount of the one bit value. The bit pattern reverse permutation device according to claim 3 or 4.
- 前記対応関係を規定した変換テーブルをさらに備える、請求項１～５のいずれか１項に記載のビットパターン逆置換装置。The bit pattern reverse replacement apparatus according to any one of claims 1 to 5, further comprising a conversion table that defines the correspondence relationship.
- 前記第１のデータは、複数の第３のビット列をさらに含み、
前記第２のデータは、複数の第４のビット列をさらに含み、
前記複数の第３のビット列の各々は、前記複数の第４のビット列のいずれかに対応するとともに、対応する前記いずれかの第４のビット列と同じビット長である、
請求項１～６のいずれか１項に記載のビットパターン逆置換装置。The first data further includes a plurality of third bit strings,
The second data further includes a plurality of fourth bit strings,
Each of the plurality of third bit strings corresponds to any of the plurality of fourth bit strings and has the same bit length as any of the corresponding fourth bit strings.
The bit pattern reverse replacement apparatus according to any one of claims 1 to 6. - 前記第３のビット列と前記第４のビット列の対応関係は、前記第３のビット列中での出現頻度が相対的に高いビットパターンを持つ第３のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第４のビット列を優先的に割り当てるように決定されており、
前記逆置換処理は、前記対応関係に基づいて、前記複数の第４のビット列を前記複数の第３のビット列に変換する処理をさらに含む、
請求項７に記載のビットパターン逆置換装置。The correspondence relationship between the third bit string and the fourth bit string is that the third bit string having a bit pattern with a relatively high appearance frequency in the third bit string is read from the nonvolatile memory. It has been decided to preferentially allocate the fourth bit string having a bit pattern that sometimes requires relatively small power,
The reverse replacement process further includes a process of converting the plurality of fourth bit strings into the plurality of third bit strings based on the correspondence relationship.
The bit pattern reverse replacement apparatus according to claim 7. - 前記複数の第４のビット列から前記複数の第３のビット列への変換は行われず、前記複数の第３のビット列は前記複数の第４のビット列と同一である、請求項７に記載のビットパターン逆置換装置。The bit pattern according to claim 7, wherein conversion from the plurality of fourth bit strings to the plurality of third bit strings is not performed, and the plurality of third bit strings are the same as the plurality of fourth bit strings. Reverse replacement device.
- 前記第１のデータは、プログラム又はこれを圧縮した圧縮データであり、
前記複数の第１のビット列の各々は、前記プログラムに含まれるｎビット命令（ｎは正の整数）の一部に対応し、
前記複数の第３のビット列の各々は、前記ｎビット命令の他の一部に対応する、
請求項７～９のいずれか１項に記載のビットパターン逆置換装置。The first data is a program or compressed data obtained by compressing the program,
Each of the plurality of first bit strings corresponds to a part of an n-bit instruction (n is a positive integer) included in the program,
Each of the plurality of third bit strings corresponds to another part of the n-bit instruction.
The bit pattern reverse replacement device according to any one of claims 7 to 9. - 前記第１のデータは、プログラム又はこれを圧縮した圧縮データであり、
前記複数の第１のビット列の各々は、前記プログラムに含まれる命令のオペコードの少なくとも一部に対応し、
前記複数の第３のビット列の各々は、前記命令のオペランドの少なくとも一部に対応する、
請求項７～９のいずれか１項に記載のビットパターン逆置換装置。The first data is a program or compressed data obtained by compressing the program,
Each of the plurality of first bit strings corresponds to at least part of an operation code of an instruction included in the program,
Each of the plurality of third bit strings corresponds to at least a part of an operand of the instruction;
The bit pattern reverse replacement device according to any one of claims 7 to 9. - 請求項１～１１のいずれか１項に記載のビットパターン逆置換装置と、
命令実行部と、
を備え、
前記第１のデータは、前記命令実行部よって実行されるプログラムの少なくとも一部、又は前記プログラムの少なくとも一部が圧縮された圧縮データであり、
前記命令実行部は、前記逆置換によって生成された少なくとも１つの第１のビット列によって表わされる命令、又は前記少なくとも１つの第１のビット列に対する伸張処理を行って得られる命令を解読して実行するよう構成されている、
コンピュータ装置。A bit pattern reverse replacement device according to any one of claims 1 to 11,
An instruction execution unit;
With
The first data is at least part of a program executed by the instruction execution unit, or compressed data in which at least part of the program is compressed,
The instruction execution unit decodes and executes an instruction represented by at least one first bit string generated by the reverse replacement or an instruction obtained by performing a decompression process on the at least one first bit string. It is configured,
Computer device. - 前記逆置換部は、前記逆置換を行うか否かを前記コンピュータ装置の外部から設定できるよう構成されている、請求項１２に記載のコンピュータ装置。The computer apparatus according to claim 12, wherein the reverse replacement unit is configured to be able to set whether to perform the reverse replacement from the outside of the computer apparatus.
- 不揮発性メモリに記録される前の第１のデータに対してビットパターンの置換処理を行うことによって第２のデータを生成する置換部を備え、
前記第１のデータは、複数の第１のビット列を含み、
前記第２のデータは、複数の第２のビット列を含み、
前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長であり、
前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されており、
前記置換処理は、前記対応関係に基づいて、前記複数の第１のビット列を前記複数の第２のビット列に変換する処理を含む、
ビットパターン置換装置。A replacement unit that generates second data by performing a bit pattern replacement process on the first data before being recorded in the nonvolatile memory;
The first data includes a plurality of first bit strings,
The second data includes a plurality of second bit strings,
Each of the plurality of first bit strings corresponds to any of the plurality of second bit strings and has the same bit length as any of the corresponding second bit strings,
The correspondence relationship between the first bit string and the second bit string is determined from the nonvolatile memory with respect to the first bit string having a bit pattern having a relatively high appearance frequency in the plurality of first bit strings. Is determined to preferentially allocate the second bit string having a bit pattern with relatively small power required for reading,
The replacement process includes a process of converting the plurality of first bit strings into the plurality of second bit strings based on the correspondence relationship.
Bit pattern replacement device. - 前記複数の第１のビット列におけるビットパターン毎の出現頻度を計測する計測部と、
前記計測の結果に基づいて、前記対応関係を生成する対応関係生成部と、
をさらに備える請求項１４に記載のビットパターン置換装置。A measuring unit that measures the appearance frequency of each bit pattern in the plurality of first bit strings;
A correspondence generation unit that generates the correspondence based on the measurement result;
The bit pattern replacement device according to claim 14, further comprising: - 前記第２のデータは、前記第１のデータと比べて、データビット値１及び０のうち前記不揮発性メモリからの読み出しに要する電力が低い一方のビット値を多く含む、請求項１４又は１５に記載のビットパターン置換装置。The said 2nd data contain many bit values of one side with low electric power required for reading from the said non-volatile memory among the data bit values 1 and 0 compared with the said 1st data. The bit pattern replacement device described.
- 前記対応関係では、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列は、データビット値１及び０のうち前記不揮発性メモリからの読み出しに要する電力が低い一方のビット値を相対的に多く含むビットパターンを持つ第２のビット列に対応付けられている、請求項１４～１６のいずれか１項に記載のビットパターン置換装置。In the correspondence relationship, the first bit string having a bit pattern having a relatively high appearance frequency in the plurality of first bit strings is the power required for reading from the nonvolatile memory among the data bit values 1 and 0. The bit pattern replacement device according to any one of claims 14 to 16, wherein the bit pattern replacement device is associated with a second bit string having a bit pattern including a relatively low bit value of one of the two.
- 請求項１４～１７のいずれか１項に記載のビットパターン置換装置と、
前記ビットパターン置換装置によって生成された前記第２のデータを前記不揮発性メモリに書き込む書き込み処理部と、
を備えるライタ装置。A bit pattern replacement device according to any one of claims 14 to 17,
A write processor that writes the second data generated by the bit pattern replacement device to the nonvolatile memory;
A writer device comprising: - 不揮発性メモリから読み出された第２のデータに対してビットパターンの逆置換処理を行うことによって第１のデータを生成することを備え、
前記第１のデータは、複数の第１のビット列を含み、
前記第２のデータは、複数の第２のビット列を含み、
前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長であり、
前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されており、
前記逆置換処理は、前記対応関係に基づいて、前記複数の第２のビット列を前記複数の第１のビット列に変換する処理を含む、
ビットパターン変換方法。Generating first data by performing bit pattern reverse replacement processing on the second data read from the nonvolatile memory,
The first data includes a plurality of first bit strings,
The second data includes a plurality of second bit strings,
Each of the plurality of first bit strings corresponds to any of the plurality of second bit strings and has the same bit length as any of the corresponding second bit strings,
The correspondence relationship between the first bit string and the second bit string is determined from the nonvolatile memory with respect to the first bit string having a bit pattern having a relatively high appearance frequency in the plurality of first bit strings. Is determined to preferentially allocate the second bit string having a bit pattern with relatively small power required for reading,
The reverse replacement process includes a process of converting the plurality of second bit strings into the plurality of first bit strings based on the correspondence relationship.
Bit pattern conversion method. - ビットパターン変換方法をコンピュータに実行させるためのプログラムであって、
前記方法は、
不揮発性メモリに記録される前の第１のデータに対してビットパターンの置換処理を行うことによって第２のデータを生成することを備え、
前記第１のデータは、複数の第１のビット列を含み、
前記第２のデータは、複数の第２のビット列を含み、
前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長であり、
前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されており、
前記置換処理は、前記対応関係に基づいて、前記複数の第１のビット列を前記複数の第２のビット列に変換する処理を含む、
プログラム。A program for causing a computer to execute a bit pattern conversion method,
The method
Generating second data by performing bit pattern replacement processing on the first data before being recorded in the nonvolatile memory,
The first data includes a plurality of first bit strings,
The second data includes a plurality of second bit strings,
Each of the plurality of first bit strings corresponds to any of the plurality of second bit strings and has the same bit length as any of the corresponding second bit strings,
The correspondence relationship between the first bit string and the second bit string is determined from the nonvolatile memory with respect to the first bit string having a bit pattern having a relatively high appearance frequency in the plurality of first bit strings. Is determined to preferentially allocate the second bit string having a bit pattern with relatively small power required for reading,
The replacement process includes a process of converting the plurality of first bit strings into the plurality of second bit strings based on the correspondence relationship.
program.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011050113 | 2011-03-08 | ||
| JP2011-050113 | 2011-03-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2012120813A1true WO2012120813A1 (en) | 2012-09-13 |
Family
ID=46797789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2012/001279WO2012120813A1 (en) | 2011-03-08 | 2012-02-24 | Bit pattern reverse-replacement device, computer device, bit pattern replacement device, writer device, bit pattern conversion method, and program |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2012120813A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016153005A1 (en)* | 2015-03-25 | 2016-09-29 | アイシン・エィ・ダブリュ株式会社 | Memory controller |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10302490A (en)* | 1997-04-25 | 1998-11-13 | Mitsubishi Electric Corp | Read-only semiconductor memory device |
| WO2001080249A1 (en)* | 2000-04-19 | 2001-10-25 | Fujitsu Limited | Data write/read control method and memory device |
- 2012
- 2012-02-24WOPCT/JP2012/001279patent/WO2012120813A1/enactiveApplication Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10302490A (en)* | 1997-04-25 | 1998-11-13 | Mitsubishi Electric Corp | Read-only semiconductor memory device |
| WO2001080249A1 (en)* | 2000-04-19 | 2001-10-25 | Fujitsu Limited | Data write/read control method and memory device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016153005A1 (en)* | 2015-03-25 | 2016-09-29 | アイシン・エィ・ダブリュ株式会社 | Memory controller |
| JP2016184233A (en)* | 2015-03-25 | 2016-10-20 | アイシン・エィ・ダブリュ株式会社 | Memory controller |
| CN107408066A (en)* | 2015-03-25 | 2017-11-28 | 爱信艾达株式会社 | Memory controller |
| CN107408066B (en)* | 2015-03-25 | 2020-10-23 | 爱信艾达株式会社 | Memory controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12346835B2 (en) | Data inspection for compression/decompression configuration and data type determination | |
| KR102471606B1 (en) | Floating-point instruction format with built-in rounding rules | |
| US8347023B2 (en) | Compression based wear leveling for non-volatile memory | |
| US9191027B2 (en) | Data compression devices, operating methods thereof, and data processing apparatuses including the same | |
| US10044370B1 (en) | Lossless binary compression in a memory constrained environment | |
| US20090323419A1 (en) | Read-time wear-leveling method in storage system using flash memory device | |
| JP2010528380A (en) | Flash memory read / write processing method | |
| US20120102295A1 (en) | Data compression and encoding in a memory system | |
| US20110238903A1 (en) | Method and device of managing a reduced wear memory | |
| CN108897492B (en) | Data writing method and device | |
| US10013187B2 (en) | Mapping table accessing method, memory control circuit unit and memory storage device | |
| US10445232B2 (en) | Determining control states for address mapping in non-volatile memories | |
| Seyedzadeh et al. | Enabling fine-grain restricted coset coding through word-level compression for pcm | |
| JP2018523239A (en) | Power efficient fetch adaptation | |
| WO2012120813A1 (en) | Bit pattern reverse-replacement device, computer device, bit pattern replacement device, writer device, bit pattern conversion method, and program | |
| US8069335B2 (en) | Processing system and method for executing instructions | |
| CN111221676A (en) | Apparatus and method for NAND device hybrid parity management | |
| Sharon et al. | Data shaping for improving endurance and reliability in sub-20nm NAND | |
| CN111290848A (en) | A memory optimization method, terminal and computer-readable storage medium | |
| JP2016052046A (en) | Compression device, decompression device, and storage device | |
| CN100442670C (en) | Variable length decoding device, variable length decoding method, and reproduction system | |
| US10162747B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
| JP2004258863A (en) | Computer system, programmable logic circuit, writing method of circuit data and data creation program | |
| JP2012133637A (en) | Instruction execution circuit | |
| Palanivelu et al. | Energy efficient IPC based dual compression for endurance enhancement of NVRAM as main memory in embedded devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | Ref document number:12755040 Country of ref document:EP Kind code of ref document:A1 | |
| NENP | Non-entry into the national phase | Ref country code:DE | |
| 122 | Ep: pct application non-entry in european phase | Ref document number:12755040 Country of ref document:EP Kind code of ref document:A1 | |
| NENP | Non-entry into the national phase | Ref country code:JP |