A1N 1x10' 7 110 -23 9.9x10—⁶ -23.3 23.3 そして、作製した各材料のフォーカスリングを用いて、下記の処理条件 Αでゥェハ 8のブランケット一シリコン酸化膜をエッチングした。そして、ウェハ 8の^{A1N 1x10 '7 110 -23 9.9x10- 6} -23.3 23.3 Then, using the focus ring of the material produced, and etching the blanket one silicon oxide film © E c 8 in the process under the following conditions Alpha. And the wafer 8

' '

各部位のエッチングレートを測定し、この測定結果 COOを図 3に示した。The etching rate of each part was measured, and the measurement result COO is shown in Fig. 3.

〔処理条件 A〕 O C[Treatment condition A] O C

ウェハ径： 20 Omm Wafer diameter: 20 Omm

被エッチング膜：ブランケット—シリコン酸化膜 Film to be etched: blanket-silicon oxide film

上部電極：電源周波数 = 6 OMH z、電源電力 = 1500W Upper electrode: power supply frequency = 6 OMHz, power supply power = 1500 W

下部電極：電源周波数 = 2MHz, 電源電力 = 1600W Lower electrode: power frequency = 2MHz, power power = 1600W

電極間ギヤップ： 25mm Gap between electrodes: 25mm

処理圧力： 20 m T 0 r r Processing pressure: 20 m T 0 r r

処理ガス（流量）： C₄F₈ ( 8 sccm) Ar (300 sccm) 0₂ ( 8 sccm) 図 3に示す結果によれば、従来公知の S iによるフォーカスリングでは、ゥェハ 8の外周側でエッチングレートが低下している。これに対して S i以外の材料によるフォーカスリングでは、ウェハ 8外周側のエッチングレートがいずれも S iと比較して高くなつている。これは、それらの材料のインピーダンス Zが S i と比較していずれも 2 3桁高く、高周波電流が流れ難くなつているからであると考えられる。Processing gas (flow rate): C₄ F₈ (8 sccm) Ar (300 sccm) 0₂ (8 sccm) According to the results shown in FIG. The etching rate decreases on the side. On the other hand, in the case of a focus ring made of a material other than Si, the etching rate on the outer peripheral side of the wafer 8 is higher than that of Si. This is thought to be because the impedance Z of these materials is 23 orders of magnitude higher than S i, making it difficult for high-frequency current to flow.

ところで、 S iC— 1と SiC— 2によるフォーカスリングの場合を観てみると、後者は前者よりも抵抗 Rsが 3桁高くなつているが、エッチングレ一トは殆ど変化していない。これは、抵抗: Rsよりも容量性を規定するリアクタンス Xs が高周波電流の流れを左右し、抵抗 R sだけではィンピ一ダンス Zがあまり変化しないためであると考えられる。By the way, let's look at the focus ring using SiC-1 and SiC-2. In the latter, the resistance Rs is three orders of magnitude higher than in the former, but the etching rate remains almost unchanged. This is thought to be because the reactance Xs, which determines the capacitance rather than the resistance Rs, affects the flow of the high-frequency current, and the impedance Z does not change much with the resistance Rs alone.

次に、 Z r0₂によるフォーカスリングの場合は、 SiC— 2によるものと比較してインピーダンス Zが少し低いが、ウェハ 8外周側のエッチングレートは逆に高くなつている。また、 A 1Nによるフォーカスリングの場合は、インピーダンス Zが最も高いが、ウェハ 8外周側のェヅチングレートは逆に低下する傾向にある。これらは、インピーダンス Z以外にリアクタンス Xsが別の作用によりェッチングレートに寄与しているためであると考えられる。Then, in the case of the focus ring by Z r0_2, SiC-2 is a ratio slightly lower impedance Z to compare by, the wafer 8 outer peripheral side of the etching rate is high summer reversed. In the case of a focus ring using A1N, the impedance Z is the highest, but the etching rate on the outer peripheral side of the wafer 8 tends to decrease. These are considered to be due to the fact that the reactance Xs contributes to the etching rate by another action other than the impedance Z.

ここでリアクタンス Xsの影響について考察する。フォーカスリング 17およびウェハ 8とプラズマとの間に形成されるシース領域では、図 4に示す等価回路が考えられる。図 4において、 V_slはウェハ上のシース電圧、 Vはウェハの電圧、Now consider the effect of reactance Xs. In the focus ring 17 and the sheath region formed between the wafer 8 and the plasma, the equivalent circuit shown in FIG. 4 can be considered. In FIG. 4, V_sl is the sheath voltage on the wafer, V is the voltage on the wafer,

V_s2はフォーカスリング上のシース電圧、 V はフォーカスリングの電圧である c ウェハの電圧 V= 0としたのは、ウェハの抵抗 Rpが他の材料と比較して極めて小さいため、下部電極 12に殆ど短絡していると考えられるからである。図 4からも明らかなように、下部電極 12におけるウェハ 8の部分とフォーカスリング 17の部分における電圧には⑤式が成り立つ。

ここで、 V = Q/C (Qは下部電極 12に飛び込む電子による電荷で一定）の関係から、フオーカスリング 17の静電容量 Cが大きいほど V_frが小さくなり、逆に静電容量 Cが大きいほど V_s2が大きくなつて V_slに近くなる。ウェハの外周側のシース電圧 V_edseは V_slと V_s2の中間の値になるため、フォーカスリング 1 7の静電容量が大きいほど V_edseが高くなり、ひいてはエッチングレートが高くなる。従って、フォーカスリング 17の容量性が高くなるほどウェハ外周側のェヅチングレートが高くなることが、このことからも判る。従って、フォーカスリング 17は、そのインピーダンス Zのみならず、リアクタンス Xsも、ウェハ外周側のエッチングレートの高さに影響していることが判る。V_s2 is the sheath voltage on the focus ring and V is the voltage on the focus_{ring.c The} wafer voltage V = 0 is because the wafer resistance Rp is extremely small compared to other materials. This is because it is considered that there is almost a short circuit. As is clear from FIG. 4, the following equation holds for the voltage at the portion of the lower electrode 12 at the wafer 8 and the voltage at the portion of the focus ring 17.

Here, from the relationship of V = Q / C (Q is constant by the charge due to electrons jumping into the lower electrode 12), the larger the capacitance C of the focus ring 17, the smaller the V_fr , and conversely, the capacitance C the higher the V_s2 is close to the large Do not go-between V_sl large. Since the sheath voltage V_edse on the outer peripheral side of the wafer is an intermediate value between V_sl and V_s2 , the larger the capacitance of the focus ring₁₇ , the higher the V_{edse and the} higher the etching rate. Therefore, it can be seen from this that the higher the capacitance of the focus ring 17, the higher the etching rate on the outer peripheral side of the wafer. Therefore, the focus ring 17 has not only its impedance Z but also its reactance Xs outside the wafer. It can be seen that the influence is exerted on the etching rate on the peripheral side.

更に、上記の表に示した各種材料からなるフォーカスリングのインピーダンス Z (Ω) および比誘電率 εζ·と、エッチングレート均一性（土％) との関係を求め、この結果を図 5に〇印で示した。図 5のマイナスの数値は、ウェハ外周側のエッチングレートが中心側よりも高いことを示している。また、プラスの数値はウェハ外周側のェヅチングレートが中心側よりも低いことを示している。図 5に示す結果によれば、ィンピーダンス Ζおよび Ζまたは比誘電率 £_rが大きくなるほど、均一性を示す数値がマイナス側に大きくなる。つまり、ウェハ外周側のェッチングレートが中心側よりも高くなる傾向を示している。逆に、インピーダンス Zおよび Zまたは比誘電率 £_rが小さくなるほど、均一性を示す数値がプラス側に大きくなる。つまり、ウェハ外周側のエッチングレートが中心側よりも低くなる傾向を示している。Furthermore, the relationship between the impedance Z (Ω) and relative permittivity εζ · of the focus ring made of the various materials shown in the above table and the uniformity of the etching rate (% soil) was determined, and the results are shown in FIG. Indicated by the mark. A negative value in FIG. 5 indicates that the etching rate on the outer peripheral side of the wafer is higher than that on the central side. Further, a positive value indicates that the etching rate on the outer peripheral side of the wafer is lower than that on the central side. According to the results shown in FIG. 5, as the Inpidansu Ζ and Ζ or dielectric constant £_r increases, numerical value indicating the uniformity increases to the minus side. That is, the etching rate on the outer peripheral side of the wafer tends to be higher than that on the central side. Conversely, as the impedances Z and Z or the relative permittivity £_r decrease, the numerical value indicating uniformity increases in the positive direction. That is, the etching rate on the outer peripheral side of the wafer tends to be lower than that on the central side.

そして、上記の処理条件および材料の中では Z r 0₂によるフォーカスリングの場合の均一性が最も良く、 —2. 0%と— 3. 0%の間であった。また、 A1 Nによるものの均一性は Z r 0₂に次いで良く、一 3. 0%と一 4. 0%の間であった。ところが、 S i Cによるフォーカスリングの場合の均一性はほぼ + 5. 0%で前二者と比較して劣っていた。なお、従来公知の S iによるフォーカスリングの場合の均一性は 8. 0 %を超えていることが判る。Then, the uniformity of the case of the focus ring by Z r 0₂ is in the above-described process conditions and materials best, - 20 percent - was between 3. 0%.. Further, uniformity although by A1 N may next to Z r 0_2, was between one 3.0% and one 4.0%. However, the uniformity of the focus ring using SiC was almost + 5.0%, which was inferior to the former two. In addition, it can be seen that the uniformity in the case of the focus ring using the conventionally known Si exceeds 8.0%.

今後の更なる微細化を勘案すれば；エッチングレートの均一性は、 ±4. 0% 以下が好ましく、 ±3. 0%以下がより好ましい。例えば図 5に示す場合では、フォーカスリングの材料として、インピーダンス Zが 1~25 Ωの範囲で比誘電率_{£ r}が 21〜30の破線で囲む範囲、あるいはインピーダンス Zが 12〜25 Ωで比誘電率 £_rが 5〜30の破線で囲む範囲にある材料を用いることで、 ±4. 0%以下の均一性が得られることになる。また、インピーダンス Zが 1〜21 Ω の範囲で比誘電率 £_rが 23〜29の実線で囲む範囲、あるいはインピーダンス Zが 13〜21 Ωで比誘電率 £_rが 5〜29の実線で囲む範囲にある材料を用いることで、 ±3. 0%以下の均一性が得られる。Considering further miniaturization in the future; the uniformity of the etching rate is preferably ± 4.0% or less, more preferably ± 3.0% or less. In the case shown in FIG. 5, for example, as a material of the focus ring, range impedance Z is the dielectric constant in the range of 1 ~ 25 Ω_{£ r} is enclosed in dashed 21-30 or impedance Z relative dielectric at 12 to 25 Omega, By using a material having a ratio of_r within a range of 5 to 30 surrounded by a broken line, a uniformity of ± 4.0% or less can be obtained. Moreover, the range of range impedance Z is the dielectric constant in the range of 1 to 21 Omega £_r is enclosed in a solid line of 23 to 29 or the impedance Z is the dielectric constant at 13 to 21 Omega, £_r is enclosed in a solid line of 5 to 29 By using the material described in (1), uniformity of ± 3.0% or less can be obtained.

そのような物性のフォーカスリング材料としては、例えば、酸化ジルコニウム、窒化アルミニウムが好ましく用いられる。また、酸化ジルコニウム製リングと窒化アルミニウム製リングの接合体、あるいは酸化ジルコニウムと炭化硅素を混合した複合材料、窒化アルミニウムと炭化硅素を混合した複合材料等も用いられる_c 複合材料には単一材料からなるリングを少なくとも二種類接合した上記接合体は勿論のこと、複数の材料からなる複合材料を二種類接合した接合体も含まれる。また、所望のインピーダンス Zを実現するよう、フォーカスリングの軸線方向の投影面積 Sおよび/または長さ（厚さ） dを調節するために、その寸法 ·形状を変更することもできる。As a focus ring material having such physical properties, for example, zirconium oxide and aluminum nitride are preferably used. In addition, a zirconium oxide ring and nitrogen Conjugates of aluminum ring, or a composite material obtained by mixing zirconium oxide with a silicon carbide, at least two bonding a ring made of a single material in_c composites composite materials obtained by mixing aluminum nitride with silicon carbide may also be used Not only the above-described joined body but also a joined body obtained by joining two types of composite materials composed of a plurality of materials is included. In addition, in order to adjust the projected area S and / or the length (thickness) d of the focus ring in the axial direction so as to realize the desired impedance Z, the size and shape thereof can be changed.

そして、以上のような観点を踏まえて、本発明によるプラズマ処理方法は、上述した構成のプラズマ処理装置 1 0を用いて以下のような手順で行われる。 Based on the above viewpoints, the plasma processing method according to the present invention is performed by the following procedure using the plasma processing apparatus 10 having the above-described configuration.

(a) まず、一定の材料、寸法および形状のフォーカスリング 1 7を用いて一定処理条件（例えば上述した処理条件 A) の下でウェハ 8のエッチング処理を行う c (a) First, the wafer 8 is etched under a certain processing condition (for example, the processing condition A described above) using a focus ring 17 having a certain material, size and shape. c

(b) 次に、このェヅチング処理の結果として得られたウェハ 8上のエッチングレ一ト分布に基づいて、(b) Next, based on the etching rate distribution on the wafer 8 obtained as a result of this etching process,

(b-1) ウェハ 8の外周側のェヅチングレートが、中心側のエッチングレートよりも低かった場合には、その程度に応じて、フォーカスリング 1 7のインピーダンス Zおよび/または比誘電率 ε_rを増大させ、(b-1) When the etching rate on the outer peripheral side of the wafer 8 is lower than the etching rate on the central side, the impedance Z of the focus ring 17 and / or the relative permittivity ε_r Increase,

(b-2) ウェハ 8の外周側のエッチングレートが、中心側のエッチングレートよりも高かった場合には、その程度に応じて、フォーカスリング 1 7のインピーダンス Zおよび/または比誘電率 £_rを低下させる(b-2) When the etching rate on the outer peripheral side of the wafer 8 is higher than the etching rate on the central side, the impedance Z and / or the relative dielectric constant of the focus ring 17 are adjusted according to the degree. lower_r

ように、材料、寸法および形状のうち少なくとも 1つを変更した新たなフォー力スリング 1 7を用意する。Prepare a new force sling 17 with at least one of material, dimensions and shape changed.

(c) 次に、用意された新たなフォーカスリング 1 7を用いて、上記（a) 工程の処理条件の下でエツチング処理を行う。 (c) Next, using the prepared new focus ring 17, an etching process is performed under the processing conditions of the step (a).

なお、上記（c) 工程でのエッチング処理の結果によっては、さらに（b) 工程および（c) 工程を繰り返してもよい。一方、（c) 工程の結果が満足いくものであった場合は、変更後のフォーカスリング 1 7を用いて（c) 工程のみを必要なだけ繰り返して行けばよい。 It should be noted that, depending on the result of the etching treatment in the step (c), the steps (b) and (c) may be further repeated. On the other hand, if the result of the step (c) is satisfactory, the step (c) may be repeated as necessary using the focus ring 17 after the change.

このような本実施形態のプラズマ処理方法によれば、フォーカスリング 1 7の影響によるウェハ 8の外周側と中心側との電界強度の差を低減させ、ウェハ 8に対するエッチング処理を均一に行うようにすることができる。According to the plasma processing method of the present embodiment as described above, the difference in the electric field strength between the outer peripheral side and the central side of the wafer 8 due to the influence of the focus ring 17 is reduced. The etching process can be performed uniformly.

なお、本発明に用いられるフォーカスリングを形成する材料は、上記実施形態に何等制限されるものではなく、必要に応じて各種の材料を混合なヽしは接合した複合材料であっても良い。また、本実施形態ではエッチング処理を例に挙げて説明したが、その他のブラズマ処理についても本発明を適用することができる。第 2の実施形態 The material for forming the focus ring used in the present invention is not limited to the above embodiment, and may be a composite material in which various materials are mixed or bonded as necessary. . In the present embodiment, the etching process is described as an example, but the present invention can be applied to other plasma processes. Second embodiment

次に、本発明の第 2の実施形態について、図 1および図 6〜図 1 0を参照して説明する。なお、本実施形態のプラズマ処理装置は、基本的には図 1に示す上記第 1の実施形態の装置と同様の構成を有しているので、同一の構成部分には同一符号を付し、重複する説明を省略する。 Next, a second embodiment of the present invention will be described with reference to FIG. 1 and FIGS. Since the plasma processing apparatus of the present embodiment has basically the same configuration as the apparatus of the first embodiment shown in FIG. 1, the same components are denoted by the same reference numerals. A duplicate description will be omitted.

本実施形態の上部電極 1 3は、図 6に示すように、例えば板状のシリコン製電極材 1 3 Aと、この電極材 1 3 Aを着脱可能に支持する中空のアルミニウム製支持体 1 3 Bとを有している。電極材 1 3 Aの外周側には全周に渡って薄肉部 1 3 Cが形成されている。電極材 1 3 Aは、薄肉部 1 3 Cにおいて複数のボルト 1 3 Dで支持体 1 3 Bに締結されている。それらのボルト 1 3 Dは、薄肉部 1 3 Cの周方向で等間隔に配置されている。 As shown in FIG. 6, the upper electrode 13 of the present embodiment includes, for example, a plate-shaped silicon electrode material 13 A and a hollow aluminum support body that detachably supports the electrode material 13 A. 1 3B. A thin portion 13C is formed over the entire outer periphery of the electrode material 13A. The electrode material 13A is fastened to the support 13B with a plurality of bolts 13D at the thin portion 13C. The bolts 13D are arranged at equal intervals in the circumferential direction of the thin portion 13C.

この上部電極 1 3にはシールドリング 2 1が取り付けられている。このシールドリング 2 1は、例えば石英、アルミナ等の無機酸化物（本実施形態では石英を使用）によって形成されている。このシールドリング 2 1は、上部電極 1 3の外周面および電極材 1 3 Aの薄肉部 1 3 Cを被覆し、上部電極 1 3の下面側では電極材 1 3 Aと面一になつている。 The shield ring 21 is attached to the upper electrode 13. The shield ring 21 is made of, for example, an inorganic oxide such as quartz or alumina (quartz is used in the present embodiment). The shield ring 21 covers the outer peripheral surface of the upper electrode 13 and the thin portion 13 C of the electrode material 13 A, and is flush with the electrode material 13 A on the lower surface side of the upper electrode 13. ing.

シールドリング 2 1は、電極材 1 3 Aの薄肉部 1 3 Cを被覆する部分が、フランジ部 2 1 Aとして形成されている。このフランジ部 2 1 Aの下面は、シールドリング 2 1がプラズマと直接接触しないように、プラズマ耐性膜 2 1 Bで被覆されている。ここでプラズマ耐性膜とは、プラズマ耐性があって、イオン攻撃を受けても酸素や汚染物質を発生しない膜のことを云う。 In the shield ring 21, a portion covering the thin portion 13C of the electrode material 13A is formed as a flange portion 21A. The lower surface of the flange portion 21A is covered with a plasma resistant film 21B so that the shield ring 21 does not come into direct contact with plasma. Here, a plasma-resistant film is a film that is plasma-resistant and does not generate oxygen or pollutants even when subjected to ion attack.

このプラズマ耐性膜 2 1 Bは、例えば酸化イツトリウム（Y₂0₃) 等の希土類元素の酸化物や、ポリイミ'ド系樹脂等の耐熱性樹脂によって形成されている。酸化ィットリウム膜は、酸化ィツトリウムを大気プラズマ溶射することによって適宜の膜厚を形成することができる。その膜厚は、特に制限されないが、例えば 1 0 0〜5 0 0〃m厚が好ましい。ポリイミド系樹脂の膜としては、例えばポリイミド系樹脂製の粘着テープが好ましく用いられる。酸化イツトリウムは、石英と同様、結晶構造に酸素原子を含有している。しかし、イットリウム原子と酸素原子の結合エネルギーが高く安定しているため、酸化ィットリウムがイオン攻撃を受けても Y— 0間の結合が閧裂し難く、酸素原子の解離を格段に抑制することができる。ポリイミド系樹脂も熱的に安定で、イオン攻撃による酸素原子の解離を抑制することができる。The plasma-resistant film 2 1 B, for example an oxide of a rare earth element such as oxide yttrium (Y₂ 0₃₎ and is formed of a heat-resistant resin such as polyimide 'de-based resin. acid The yttrium oxide film can be formed to an appropriate thickness by spraying yttrium oxide with atmospheric plasma. The film thickness is not particularly limited, but is preferably, for example, 100 to 500 m thick. As the polyimide resin film, for example, an adhesive tape made of a polyimide resin is preferably used. Yttrium oxide, like quartz, contains oxygen atoms in the crystal structure. However, since the bond energy between the yttrium atom and the oxygen atom is high and stable, the bond between Y-0 is hard to be broken even if the yttrium oxide is subjected to ion attack, and the dissociation of the oxygen atom is significantly suppressed. Can be done. Polyimide resins are also thermally stable and can suppress the dissociation of oxygen atoms due to ion attack.

従って、上部電極 1 3のシールドリング 2 1がイオン攻撃を受けても、シールドリング 2 1からの酸素の発生を格段に抑制することができる。このため、ゥェハ 8の外周側において、従来のように酸素プラズマによってレジスト膜のエッチングレートが上昇する虞がなく、ウェハ 8上のレジスト膜のエッチングレートを均一化することができる。逆に言えば、ウェハ 8外周側のレジスト膜のエツチングレートが上昇する場合は、ウェハ 8外周側におけるプラズマが酸素リヅチであることが判る。例えば、フルォロカ一ボンガス（Cx F y) を用いてシリコン酸化膜をエツチングする際に、シールドリング 2 1がブラズマ耐性膜 2 1 Bによって被覆されていると、ウェハ 8の外周側におけるプラズマが酸素リツチになることがなく、レジスト膜のエッチングレートを均一化することができる。 Therefore, even if the shield ring 21 of the upper electrode 13 is subjected to ion attack, generation of oxygen from the shield ring 21 can be significantly suppressed. Therefore, on the outer peripheral side of the wafer 8, there is no possibility that the etching rate of the resist film is increased by oxygen plasma as in the related art, and the etching rate of the resist film on the wafer 8 can be made uniform. Conversely, when the etching rate of the resist film on the outer peripheral side of the wafer 8 increases, it is understood that the plasma on the outer peripheral side of the wafer 8 is oxygen-rich. For example, when the silicon oxide film is etched using fluorocarbon gas (CxFy), if the shield ring 21 is covered with the plasma resistant film 21B, the plasma on the outer peripheral side of the wafer 8 is oxygen-rich. And the etching rate of the resist film can be made uniform.

更に云えば、ウェハ 8外周側におけるプラズマが酸素リッチであれば、この部分でのレジスト膜のエッチングレートが高くなると共に、次のような現象が生ずる。すなわち、ウェハ 8外周側では、エッチングで堀込まれたシリコン酸化膜の開口内における側壁保護膜である C F重合物、あるいは開口内のプラズマ中の C Fイオン等が酸素と反応して C O、 C 0₂を生成する。これにより、ウェハ 8外周側において、開口内のプラズマがフッ素リッチになって、シリコン酸ィ匕膜のェッチングレートが相対的に上昇し、開口側壁の広がりが進行する。このため、ゥェハ 8上のシリコン酸化膜は、エッチングレートの均一性が悪くなり、ェヅチングによる形状の劣化を生ずる。In addition, if the plasma on the outer peripheral side of the wafer 8 is oxygen-rich, the etching rate of the resist film in this area is increased and the following phenomenon occurs. That is, on the outer peripheral side of the wafer 8, the CF polymer, which is a sidewall protective film in the opening of the silicon oxide film dug by etching, or the CF ions in the plasma in the opening react with oxygen to cause CO, CO_2. Generate As a result, on the outer peripheral side of the wafer 8, the plasma in the opening becomes fluorine-rich, the etching rate of the silicon oxide film relatively increases, and the opening side wall spreads. For this reason, the silicon oxide film on the wafer 8 has a poor etching rate uniformity, and the etching deteriorates the shape.

ところが、本実施形態では、プラズマ耐性膜 2 1 Bの効果で、ウェハ 8外周側でプラズマが酸素リッチになることがないため、レジスト膜のみならず、シリコン酸化膜のエッチングレート自体も均一化することができる。その結果、エッチングにより、ウェハ 8の全面に渡って、シリコン酸化膜の開口内に垂直な側壁を形成することが可能となる。However, in the present embodiment, due to the effect of the plasma resistant film 21B, the outer peripheral side of the wafer 8 Since the plasma does not become oxygen-rich, the etching rate itself of the silicon oxide film as well as the resist film can be made uniform. As a result, it becomes possible to form vertical side walls in the openings of the silicon oxide film over the entire surface of the wafer 8 by the etching.

シリコン酸化膜をエッチングする場合には、例えば図 8の（a ) 〜（f ) に示す形態がある（なお、図 8で用いるアルファベット記号は化学式等とは異なる）_c 図 8 ( a ) に示すウェハ 8は、シリコン S上にシリコン酸化膜 S Oおよびレジスト膜 Rを有している。このウェハ 8のシリコン酸ィ匕膜 S Oをエッチングする場合には、レジスト膜 Rの所定のパターンに従ってエッチングされる。この際、本実施形態の場合にはシールドリング 2 1から酸素が発生し難いため、ウェハ 8の全面に渡って、レジスト膜 Rのエッチングレートを均一にでき、シリコン酸化膜 S 0も均一にェヅチングして垂直な側壁を形成することができる。特にシリコン酸化膜 Rが B P S Gの場合には、酸素の影響によりボーイングが起こりやすいが、本実施形態ではボーイングを防止することができる。In the case of etching a silicon oxide film, there are, for example, the forms shown in FIGS. 8A to 8F (note that the alphabetic symbols used in FIG. 8 are different from the chemical formulas, etc.)_{c As} shown in FIG. The wafer 8 shown has a silicon oxide film SO and a resist film R on silicon S. When the silicon oxide film SO of the wafer 8 is etched, the silicon oxide film SO is etched according to a predetermined pattern of the resist film R. At this time, in the case of the present embodiment, since oxygen is hardly generated from the shield ring 21, the etching rate of the resist film R can be made uniform over the entire surface of the wafer 8, and the silicon oxide film S 0 can be uniformly etched. Vertical sidewalls can be formed. In particular, when the silicon oxide film R is BPSG, bowing is likely to occur due to the influence of oxygen, but in the present embodiment, bowing can be prevented.

図 8 ( b ) に示すウェハ 8は、シリコン酸化膜 S O上にシリコン窒化膜 S Nおよびレジスト膜 Rを有し、図 8 ( c ) に示すウェハ 8はシリコン酸化膜 S O上にポリシリコン膜 P Sおよびレジスト膜 Rを有している。これらの場合も、図 8 ( a ) に示すウェハ 8と同様に、ウェハ 8の全面に渡って、レジスト膜 Rのエツチングレートを均一にでき、シリコン酸化膜 S 0に対しても均一なェヅチングを施すことができる。 The wafer 8 shown in FIG. 8 (b) has a silicon nitride film SN and a resist film R on a silicon oxide film SO, and the wafer 8 shown in FIG. 8 (c) has a polysilicon film PS on a silicon oxide film SO. And a resist film R. Also in these cases, the etching rate of the resist film R can be made uniform over the entire surface of the wafer 8 as in the case of the wafer 8 shown in FIG. Can be applied.

図 8 ( d ) に示すウェハ 8は、シリコン S上にアルミニウム、シリコンおよび銅の合金層 A Lおよびレジスト膜 Rを有している。この場合には、ウェハ 8外周側における合金膜 A Lの酸化を抑制することができる。 The wafer 8 shown in FIG. 8D has an aluminum, silicon, and copper alloy layer AL and a resist film R on a silicon S. In this case, oxidation of the alloy film AL on the outer peripheral side of the wafer 8 can be suppressed.

図 8 ( e ) に示すウェハ 8は、シリコン S上にシリコン酸化膜 S Oおよぴ夕ングステン膜 MWを有している。このウェハ 8のタングステン膜 MWをエツチバヅクをする際には、ウェハ 8外周側におけるタングステンの酸化を抑制することができる。 The wafer 8 shown in FIG. 8E has a silicon oxide film S O and an evening stainless film MW on the silicon S. When etching the tungsten film MW of the wafer 8, oxidation of tungsten on the outer peripheral side of the wafer 8 can be suppressed.

また、図 8 ( f ) に示すウェハ 8は、シリコン上にシリコン窒化膜 S Nで被覆されたポリシリコン膜 P S、シリコン酸化膜 S 0およびレジスト膜 Rを有している。このウェハ 8にセルファラインコンタクト（S A C ) エッチングを行う場合においても、酸素の影響を抑制し、ウェハ 8全面に渡って、レジスト膜 Rのエツチングレートを均一にでき、均一な S A Cエツチングを施すことができる。Further, the wafer 8 shown in FIG. 8 (f) has a polysilicon film PS, a silicon oxide film S 0, and a resist film R coated on silicon with a silicon nitride film SN. You. Even when performing self-line contact (SAC) etching on this wafer 8, the effect of oxygen is suppressed, and the etching rate of the resist film R can be made uniform over the entire surface of the wafer 8, so that uniform SAC etching can be performed. Can be.

以上説明したように本実施形態によれば、石英製のシールドリング 2 1のブラズマとの接触部をプラズマ耐性膜 2 1 Bで被覆してるため、エッチング等のブラズマ処理を行う際に、シールドリング 2 1へのイオン攻撃による酸素生成を防止できる。従って、ウェハ 8外周側におけるプラズマが酸素リッチになる虞がなく、ウェハ 8外周側におけるレジスト膜のエッチングレート上昇を防止できる。これにより、ウェハ 8上のレジスト膜のエッチングレートを均一化し、ひいてはゥェハ 8上のシリコン酸化膜のェッチングのレートおよび形状を均一化することができる。 As described above, according to the present embodiment, the contact portion of the quartz shield ring 21 with the plasma is covered with the plasma resistant film 21B, so that when performing a plasma treatment such as etching, Oxygen generation due to ion attack on the shield ring 21 can be prevented. Therefore, there is no possibility that the plasma on the outer peripheral side of the wafer 8 becomes oxygen-rich, and an increase in the etching rate of the resist film on the outer peripheral side of the wafer 8 can be prevented. Thus, the etching rate of the resist film on the wafer 8 can be made uniform, and the etching rate and shape of the silicon oxide film on the wafer 8 can be made uniform.

次に、図 7は、図 6に示した上部電極 1 3の変形例を示す図である。図 7に示す上部電極 1 1 3は、シリコン製電極材 1 1 3 A、その支持体 1 1 3 Bおよびシ —ルドリング 1 2 1を有し、電極材 1 1 3 Aおよびシールドリング 1 2 1の形状を異にする以外は図 6に示すものと同様である。その電極材 1 1 3 Aは、全体が同一厚さに形成されている。そして、シールドリング 1 2 1のフランジ部 1 2 1 Aによって、電極材 1 1 3 Aと支持体 1 1 3 Bを連結する複数のボルト 1 1 3 D を被覆している。このフランジ部 1 2 1 Aは、電極材 1 3 1 Aの下面との間に段差がある点で、図 6に示すものと相違している。そして、フランジ部 1 2 1 Aの下面および段差をなす内周面、即ちプラズマとの接触部分が、プラズマ耐性膜 1 2 1 Aによって被覆されている。この場合も、プラズマ処理時のシールドリング 1 2 1からの酸素生成を抑制することができ、同 ¾の作用効果を期することがでぎる。 Next, FIG. 7 is a view showing a modification of the upper electrode 13 shown in FIG. The upper electrode 1 13 shown in FIG. 7 has a silicon electrode material 1 13 A, its support 1 13 B and a shield ring 1 2 1, and an electrode material 1 13 A and a shield ring 1 2 It is the same as that shown in FIG. 6 except that the shape of 1 is different. The entire electrode material 113A is formed to have the same thickness. A plurality of bolts 113D connecting the electrode material 113A and the support 113B are covered by the flange portion 121A of the shield ring 121. This flange portion 121A is different from that shown in FIG. 6 in that there is a step between itself and the lower surface of the electrode material 131A. The lower surface of the flange portion 121A and the inner peripheral surface forming a step, that is, the portion in contact with the plasma, are covered with the plasma resistant film 121A. Also in this case, the generation of oxygen from the shield ring 1221 during the plasma processing can be suppressed, and the same effect can be expected.

次に、本実施形態の具体的な実施例について説明する。 Next, a specific example of the present embodiment will be described.

実施例 1 . Example 1

本実施例では、プラズマ耐性膜 2 1 Bとして酸化ィットリゥムの溶射膜を用いている。そして、下記の処理条件 Bにおいて、下部電極 1 2と上部電極 1 3の間隔を 2 1 mm、 2 5 mm、 3 5 mmに設定してエッチングを行い、それぞれの場合のレジスト膜のエッチングレートを測定した。その結果を図 9に示す。〔処理条件 B〕In this embodiment, a thermal sprayed film of yttrium oxide is used as the plasma resistant film 21B. Then, under the processing conditions B described below, etching was performed by setting the distance between the lower electrode 12 and the upper electrode 13 to 21 mm, 25 mm, and 35 mm, and etching the resist film in each case. The rate was measured. Figure 9 shows the results. [Treatment condition B]

ウェハ径： 2 0 0 mm Wafer diameter: 200 mm

レジスト膜： K r _ Fレジスト膜 Resist film: Kr_F resist film

被ェッチング膜：シリコン酸化膜 Etched film: silicon oxide film

処理内容：コンタクトホール形成 Processing content: Contact hole formation

上部電極：電源周波数二 6 0 M H z、電源電力 = 1 5 0 0 W Upper electrode: power frequency 2 60 MHz, power power = 150 W

下部電極：電源周波数 = 2 M H z、電源電力 = 1 6 0 0 W Lower electrode: power supply frequency = 2 MHz, power supply power = 160 W

処理圧力： 2 0 m T o r r Processing pressure: 20 mTorr

処理ガス（流量）： C₄ F₈ ( 8 seem) 、 A r ( 3 0 0 seem) 、 0₂ ( 8 seem) 図 9に示す結果によれば、図 1 6に示す（プラズマ耐性膜の無い）従来のブラズマ処理装置の結果と比較して、ウェハ 8外周側におけるエッチングレート上昇が抑えられ、ウェハ 8上のレジスト膜のェヅチングレートが均一化していることが判る。このことからも明らかなように、シールドリング 2 1にブラズマ耐性膜 2 1 Bを被覆することで、ウェハ 8外周側での酸素の発生を抑制し、酸素によるェヅチングへの悪影響を格段に抑制することができることが判る。Processing gas (flow rate): C₄ F₈ (8 seem), Ar (300 seem), 0₂ (8 seem) According to the results shown in FIG. 9, the results are shown in FIG. 16 (no plasma resistant film It can be seen that the increase in the etching rate on the outer peripheral side of the wafer 8 is suppressed and the etching rate of the resist film on the wafer 8 is uniform, as compared with the result of the conventional plasma processing apparatus. As is clear from this, by covering the shield ring 21 with the plasma resistant film 21 B, the generation of oxygen on the outer peripheral side of the wafer 8 is suppressed, and the adverse effect of oxygen on etching is remarkably suppressed. You can see that it can be done.

実施例 2 . Example 2.

本実施例では、プラズマ耐性膜 2 1 Bとしてポリイミドフィルム（具体的にはカプトン（商標）テープ）を用いて、実施例 1と同様の測定を行った。そして、図 1 0に示すように、本実施例においても実施例 1と同様の効果を確認できるような結果が得られた。 In this example, the same measurement as in Example 1 was performed using a polyimide film (specifically, Kapton (registered trademark) tape) as the plasma resistant film 21B. Then, as shown in FIG. 10, a result was obtained in which the same effect as in Example 1 could be confirmed in this example.

なお、本実施形態では、プラズマ耐性膜として酸化イットリウム溶射膜やポリイミドフィルムを用いる場合について説明したが、本発明はシールドリングを被覆し酸素の発生を抑制することができるプラズマ耐性膜であれば特に制限されるものではない。 In the present embodiment, the case where a sprayed yttrium oxide film or a polyimide film is used as the plasma resistant film has been described. However, the present invention is applicable to any plasma resistant film that can cover the shield ring and suppress the generation of oxygen. It is not particularly limited.

また、本実施形態では石英製のシールドリングを例に挙げて説明したが、本発明が対象とするシールドリングは、プラズマに曝された場合に酸素を放出する無機酸化物からなるものであれば特に制限されるものではない。また、本実施形態ではエッチング処理を例に挙げて説明したが、本発明は C V D等の他のプラズマ処理についても適用することができる。Also, in the present embodiment, a quartz shield ring has been described as an example, but the shield ring targeted by the present invention is made of an inorganic oxide that releases oxygen when exposed to plasma. If it is, there is no particular limitation. In the present embodiment, the etching process is described as an example. However, the present invention can be applied to other plasma processes such as CVD.

なお、下部電極に取り付けられる保護カバ一やフォーカスリングが石英等の無機酸化物から形成されている場合には、これらの部材にプラズマ耐性膜を被覆することでも、シールドリングの場合と同様の作用効果を期することができる。第 3の実施形態 If the protective cover and focus ring attached to the lower electrode are made of an inorganic oxide such as quartz, these members may be coated with a plasma resistant film, as in the case of the shield ring. The effect of the invention can be expected. Third embodiment

次に、本発明の第 3の実施形態について、図 1 1〜図 1 4を参照して説明する_c 以下、本実施形態において、同一の機能および構成を有する構成要素については同一符号を付し、重複する説明を省略する。Next, a third embodiment of the present invention will be described with reference to FIGS. 11 to 14. Hereinafter, in the present embodiment, components having the same functions and configurations will be_denoted by the same reference numerals. The duplicate description is omitted.

図 1 1は、本実施形態にかかるプラズマ処理装置を、後述する磁石 1 3 8による磁界の W極—E極方向で切断した断面図である。図 1 1に示すプラズマ処理装置 1 0 0は、処理室（プラズマ処理室） 1 0 2を形成する円筒形状の処理容器 1 0 4を備えている。この処理容器 1 0 4は、気密に閉塞自在に構成されると共に、アルマイト処理されたアルミニウムなどからなり、接地線 1 0 6を介して接地されている。 FIG. 11 is a cross-sectional view of the plasma processing apparatus according to the present embodiment, which is cut in the direction of the W pole to the E pole of the magnetic field by the magnets 13 described later. The plasma processing apparatus 100 shown in FIG. 11 includes a cylindrical processing vessel 104 forming a processing chamber (plasma processing chamber) 102. The processing container 104 is configured to be airtightly closable and made of anodized aluminum or the like, and is grounded via a grounding line 106.

また、処理室 1 0 2内には、ウェハ 8の載置台としても使用される導電性の下部電極 1 0 8が配置されている。この下部電極 1 0 8の載置面には、ウェハ 8を吸着保持するための静電チャック 1 1 0が設けられている。この静電チヤヅク 1 1 0は、例えば導電性の薄膜の両側をポリイミド系の樹脂で挟んだ構造を有している。その薄膜に、処理容器 1 0 4の外部に設置された直流電源（図示せず）から電圧が印加されると、そのクーロン力によりウェハ 8が吸着保持される。なお、かかる静電チャック 1 1 0によらずに、例えば機械的クランプによりウェハ 8の周縁部を押圧するようにして、ウェハ 8を保持する構成とすることもできる。また、下部電極 1 0 8上には、静電チャック 1 1 0を囲むようにしてフォー力スリング 1 1 2が設けられている。このフォーカスリング 1 1 2は、例えば石英などの絶縁材からなり、ウェハ 8外周側のェヅチングレートの均一性を向上させる機能を有する。 In the processing chamber 102, a conductive lower electrode 108 also used as a mounting table for the wafer 8 is arranged. An electrostatic chuck 110 for suction-holding the wafer 8 is provided on the mounting surface of the lower electrode 108. The electrostatic chuck 110 has, for example, a structure in which both sides of a conductive thin film are sandwiched between polyimide-based resins. When a voltage is applied to the thin film from a DC power supply (not shown) installed outside the processing vessel 104, the wafer 8 is suction-held by the Coulomb force. Instead of using the electrostatic chuck 110, a configuration may be adopted in which the peripheral portion of the wafer 8 is pressed by, for example, a mechanical clamp to hold the wafer 8. A force sling 112 is provided on the lower electrode 108 so as to surround the electrostatic chuck 110. The focus ring 112 is made of an insulating material such as quartz, for example, and has a function of improving the uniformity of the etching rate on the outer peripheral side of the wafer 8.

また、下部電極 1 0 8には、第 2整合器 1 1 4を介して第 2高周波電源 1 1 6 が接続されており、所定周波数（例えば 1 3 . 5 6 MH z ) の高周波電力（5 0 〜2 5 0 0 w) が下部電極 1 0 8に印加される。かかる構成により、処理ガスがプラズマ化されるとともに、プラズマ処理中に、ウェハ 8が載置された下部電極 1 0 8に対してバイアス電位が印加され、プラズマ中のエツチャントを効率よくウェハ 8の被処理面に入射させることができる。In addition, the lower electrode 108 is connected to the second high-frequency power supply 1 16 via the second matching box 114. Is connected, and a high-frequency power (50 to 250 w) having a predetermined frequency (for example, 13.56 MHz) is applied to the lower electrode 108. With this configuration, the processing gas is turned into plasma, and a bias potential is applied to the lower electrode 108 on which the wafer 8 is placed during the plasma processing, so that the etchant in the plasma is efficiently removed from the wafer 8. It can be incident on the processing surface.

次に、処理室 1 0 2内には、下部電極 1 0 8の載置面と対向する導電性の上部電極 1 2 0が、処理室 1 0 2の天井壁を構成するように配置されている。 Next, in the processing chamber 102, a conductive upper electrode 120 facing the mounting surface of the lower electrode 108 is arranged so as to constitute a ceiling wall of the processing chamber 102. I have.

本実施形態にかかる上部電極 1 2 0は、図 1 2にも示すように、略円板形の上部中央電極 1 2 2と、この中央電極 1 2 2の外周を囲む上部リング電極 1 2 4とで構成される。上部リング電極 1 2 4の周囲には、ウェハ 8外周側のェッチングレートの均一 1·生を向上させるための上部フォーカスリング 1 2 6が配されている c なお、上部中央電極 1 2 2、上部リング電極 1 2 4および上部フォーカスリング 1 2 6は、アルマイト処理されたアルミニウムからなる。また、上部中央電極 1 2 2と上部リング電極 1 2 4との間、および上部リング電極 1 2 4と上部フォーカスリング 1 2 6との間には、例えば石英からなる絶縁リング（インシユレ一夕） 1 4 0 a、 1 4 0 bが配されている。なお、上部中央電極 1 2 2および上部フォーカスリング 1 2 6は、接地線 1 2 8により接地される。 As shown in FIG. 12, the upper electrode 120 according to the present embodiment includes a substantially disk-shaped upper central electrode 122 and an upper ring electrode 122 surrounding the outer periphery of the central electrode 122. It consists of 4 and. An upper focus ring 1 2 6 is arranged around the upper ring electrode 1 2 4 to improve uniformity of the etching rate on the outer peripheral side of the wafer 8 c. The ring electrode 124 and the upper focus ring 126 are made of anodized aluminum. An insulating ring made of, for example, quartz is provided between the upper central electrode 122 and the upper ring electrode 124, and between the upper ring electrode 124 and the upper focus ring 126. 140 a and 140 b are arranged. In addition, the upper center electrode 122 and the upper focus ring 126 are grounded by a ground line 128.

本実施形態にかかる上部リング電極 1 2 4は、従来と異なり、高周波電源からの給電が、上記磁界の W側の給電ボイント 1 3 4でのみ行われるようになつている。すなわち、上部リング電極 1 2 4には、 W側の給電ボイント 1 3 4にのみ、第 1整合器 1 3 0を介して第 1高周波電源 1 3 2が接続され、所定周波数（例えば 1 0 0 MH z ) の高周波電力（5 0〜1 0 0 O w) が印加される。このように、第 1高周波電源 1 3 2からの高周波電力を、上部リング電極 1 2 4の W側給電ポイント 1 3 4にのみ給電する構成を採用することで、後述のように、上部電極 1 2 0の W側に、他の極側よりも強い電場を発生することができる。 The upper ring electrode 124 according to the present embodiment is different from the conventional one in that power is supplied from the high-frequency power supply only at the power supply point 134 on the W side of the magnetic field. That is, the upper ring electrode 124 is connected to the first high-frequency power source 132 via the first matching unit 130 only to the power supply point 134 on the W side, and has a predetermined frequency (for example, 110). A high-frequency power (50 to 100 Ow) of 0 MHz is applied. In this manner, by adopting a configuration in which the high-frequency power from the first high-frequency power supply 13 2 is supplied only to the W-side power supply point 1 34 of the upper ring electrode 124, the upper electrode A stronger electric field can be generated on the W side of 120 than on the other pole side.

また、上部中央電極 1 2 2には、複数のガス吐出孔 1 2 2 aが形成されており、処理室 1 0 2内には、例えば、 A r、 C₄ F₈ガスや C F₄ガスなど処理ガスが、ガス供給源（図示せず）から流量調整バルブ（図示せず）、開閉バルブ（図示せず）およびガス吐出孔 1 2 2 aを介して供給される。処理室 1 0 2内に供給されたそれらのガスは、処理室 1 0 2の底部に設けられた排気管 1 3 6を介して、例えば夕一ボ分子ポンプなどの真空ポンプ（図示せず）により排気され、処理室 1 0 2内は任意の減圧度にまで真空引きすることができる。Further, the upper center electrode 1 2 2, a plurality of gas discharge holes 1 2 2 a is formed, the processing chamber 1 0 2, for example, A r, C₄ F₈ gas or CF₄ gas, etc. Processing gas is supplied from a gas supply source (not shown) through a flow control valve (not shown), an on-off valve (not shown), and a gas discharge hole 122a. Supplied to the processing chamber 102 These gases are exhausted by, for example, a vacuum pump (not shown) such as an evening molecular pump through an exhaust pipe 1336 provided at the bottom of the processing chamber 10 2. The inside of 2 can be evacuated to an arbitrary degree of reduced pressure.

ここで、処理室 1 0 2の外周を囲んで、処理室 1 0 2内に磁場を形成するための磁場形成手段としての永久磁石（例えばダイポールリングマグネット） 1 3 8 が配置されている。この磁石 1 3 8により、ウェハ 8の被処理面に対して平行で且つ一定の方向性を有する磁場が形成される。 Here, a permanent magnet (for example, a dipole ring magnet) 138 as a magnetic field forming means for forming a magnetic field in the processing chamber 102 is provided so as to surround the outer periphery of the processing chamber 102. The magnet 1338 forms a magnetic field that is parallel to the surface to be processed of the wafer 8 and has a certain directionality.

この磁石 1 3 8が形成するウェハ 8上の磁場分布を、図 1 3に基づいて説明する。なお、図 1 3は、本実施形態にかかるプラズマ処理装置において、ウェハ 8 上に形成される磁場を実際に測定して得られた磁場分布を、ウェハ 8上の磁場のベクトルと等強度線とで示す図である。なお、図 1 3に示す磁場分布は、基本的には従来のプラズマ処理装置で形成される磁場分布と同一である。 The magnetic field distribution on the wafer 8 formed by the magnets 13 will be described with reference to FIG. FIG. 13 shows the magnetic field distribution obtained by actually measuring the magnetic field formed on the wafer 8 in the plasma processing apparatus according to the present embodiment. FIG. The magnetic field distribution shown in FIG. 13 is basically the same as the magnetic field distribution formed by the conventional plasma processing apparatus.

図 1 3示すように、ウェハ上には、 N側から S側に向かって磁場が形成されるが、 E極の磁場の等強度線の間隔は、 W側よりも狭いことが分かる。これは、 E 極側で形成される磁場強度が、 W側の磁場強度よりも強いことを示している。換言すれば、 W側の磁場強度は E側の磁場強度よりも弱いため、上部電極の W側の下面近傍では、 E側への電子の加速は低減される。即ち、プラズマ処理装置全体としての E X Bドリフト効果が低減される。 As shown in Fig. 13, a magnetic field is formed on the wafer from the N side to the S side, but it can be seen that the interval between the intensity lines of the magnetic field of the E pole is narrower than the W side. This indicates that the magnetic field strength formed on the E pole side is stronger than the magnetic field strength on the W side. In other words, since the magnetic field strength on the W side is weaker than the magnetic field strength on the E side, the acceleration of electrons toward the E side is reduced near the lower surface of the upper electrode on the W side. That is, the EXB drift effect of the entire plasma processing apparatus is reduced.

そこで、本実施形態においては、 W側に形成される相対的に低い磁場密度を補償するため、上部リング電極 1 2 2の W側給電ボイント 1 3 4にのみ高周波電源からの給電を行う構成を採用する。かかる構成により、 W側には、相対的に低い磁場密度を補償する強い電場が形成されるので、 E X Bドリフト効果を向上させることができる。 Therefore, in the present embodiment, in order to compensate for the relatively low magnetic field density formed on the W side, power is supplied from the high-frequency power supply only to the W-side power supply point 1 34 of the upper ring electrode 122. Is adopted. With this configuration, a strong electric field that compensates for a relatively low magnetic field density is formed on the W side, so that the EXB drift effect can be improved.

以下、上部リング電極の W側給電ポイントにのみ給電することで、 W側に相対的に強い電場が発生する原理を、図 1 4に基づいて説明する。 Hereinafter, the principle of generating a relatively strong electric field on the W side by supplying power only to the W-side power supply point of the upper ring electrode will be described with reference to FIG.

まず、図 1 4に示すように、本実施形態の上部リング電極 1 2 4は、高周波電力が印加されることから、寄生インダク夕ンス Lおよび寄生容量 Cを有する L C 回路と見なすことができる。このとき、寄生インダクタンス Lは、上部リング電極 1 2 4自体が有する自己インダク夕ンス Lである。また、寄生容量 Cは、上部リング電極 124と GND (即ち、上部中央電極 122および上部フォーカスリング 126) と間にあるインシユレ一夕 140 a、 140b (図 12参照）およびプラズマシース領域に相当する。First, as shown in FIG. 14, the upper ring electrode 124 of the present embodiment can be regarded as an LC circuit having a parasitic inductance L and a parasitic capacitance C because high-frequency power is applied. . At this time, the parasitic inductance L is the self-inductance L of the upper ring electrode 124 itself. The parasitic capacitance C These correspond to the insulators 140a and 140b (see FIG. 12) and the plasma sheath region between the ring electrode 124 and GND (that is, the upper center electrode 122 and the upper focus ring 126).

なお、シース領域とは、プラズマ中においてイオンの移動速度よりも大きい移動速度を有する電子が、イオンよりも先に部材あるいはウェハ等の表面近傍に付着することにより形成される、プラズマの中性が崩れた領域をいう。 Note that the sheath region is a region in the plasma formed when electrons having a moving speed higher than the moving speed of ions in the plasma are attached to the vicinity of the surface of a member or a wafer before the ions. It is the area where the nature is lost.

また、かかる LC回路（リング電極 124) は、高い周波数においては、インシユレ一夕の寄生容量 Cがフィル夕として働くので、 W側で電力が入力されて E 側で出力される L C口一パスフィル夕回路であると考えることができる。主として、かかるインシユレ一夕の寄生容量 Cにより、出力側において、電流の伝達劾率が減衰される。以下これについて説明する。 In addition, at such high frequency, the LC circuit (ring electrode 124) has a parasitic capacitance C that acts as a filter at a high frequency, so that the power is input on the W side and the LC port one-pass filter is output on the E side. Evening circuit can be considered. Mainly, due to such parasitic capacitance C, the current transmission rate is attenuated on the output side. This will be described below.

上記 LC回路（上部リング電極 124) において、各極側で発生する電場の強さ Eは以下のように表される（以下、添え字 w, n, s， eは、 W, N, S, E の各極に対応することを示す）。 In the above LC circuit (upper ring electrode 124), the electric field strength E generated on each pole side is expressed as follows (hereinafter, the subscripts w, n, s, and e are W, N, S, E corresponds to each pole).

W極側： Ew= I w* (Z 0— 1/Cw*w)W pole side: Ew = I w * (Z 0— 1 / Cw * w)

N極側： En=In* (Z0+L*w— ΐΖ〇η*ω) N pole side: En = In * (Z0 + L * w— ΐΖ〇η * ω)

S極側： E s = I s * (Z 0 + L*w— 1/C s *ω) S pole side: E s = I s * (Z 0 + L * w— 1 / C s * ω)

E極側： Ee = I e* (Z 0 + 2*L*w— ΐΖ〇 6*ω) E pole side: Ee = I e * (Z 0 + 2 * L * w— ΐΖ〇 6 * ω)

(但し、 Z0 ：電源から W側へのインピーダンス、 L：自己インダク夕ンス、 C：寄生容量、 I ：各極側に流れる電流）このとき、上部リング電極 124の W側給電ボイントに高周波電流が供給されると、ィンシュレー夕により形成される寄生容量のインピーダンスが低下する。これにより、寄生容量 Cから GNDに流れる電流が増大し、寄生容量 Cにおいて電力が消費される。かかる寄生容量 Cは抵抗成分 Rを有するので、下流側（S側、 N側、 E側）に流れる電流値および電力は低減する。 (However, Z0: impedance from power supply to W side, L: self-inductance, C: parasitic capacitance, I: current flowing to each pole side) At this time, a high-frequency current is applied to the W side feeding point of upper ring electrode 124. When supplied, the impedance of the parasitic capacitance formed by the insulator decreases. As a result, the current flowing from the parasitic capacitance C to GND increases, and power is consumed in the parasitic capacitance C. Since the parasitic capacitance C has the resistance component R, the current value and the power flowing downstream (S side, N side, E side) are reduced.

2 I e = I w— 2氺 I c (但し、 I c ：寄生容量に流れる電流）2 I e = I w— 2 氺 I c (However, I c: current flowing through the parasitic capacitance)

P e =Pw- 2*1 c²*R cP e = Pw- 2 * 1 c² * R c

(但し、 P：各極側の電力、 Rc：寄生容量の抵抗）さらに、このとき、誘導性リアクタンス（Lo>j) も増加するので、上流側 (W側）から下流側（E側）に流れる電流の伝達が妨げられる。したがって、 W 側の電流よりも E側（出力側）に流れる電流が減少する。この結果、 E側で流れる電流 I eは、 W側で供給される電流 Iwよりも小さくなる（即ち、 Iw>In =1 s>I Θ) 。したがって、各極で形成される電場は、相対的に W側では強く Ε側には弱く形成される（即ち、 Ew>En = Es>Ee) 。 (However, P: power on each pole side, Rc: resistance of parasitic capacitance) In addition, at this time, the inductive reactance (Lo> j) also increases, so that it changes from upstream (W side) to downstream (E side). Transmission of the flowing current is hindered. Therefore, the current flowing on the E side (output side) is smaller than the current on the W side. As a result, the current Ie flowing on the E side becomes smaller than the current Iw supplied on the W side (that is, Iw> In = 1s> IΘ). Therefore, the electric field formed at each pole is relatively strong on the W side and weak on the Ε side (ie, Ew> En = Es> Ee).

このように、特にインシユレ一夕の寄生容量 Cがフィル夕として働くので、上部リング電極の W側給電ボイントにのみ給電することにより、 W側には E側よりも相対的に強い電場を発生させることができる。 In this way, the parasitic capacitance C, especially during the insulation, acts as a fill capacitor.By supplying power only to the W-side power supply point of the upper ring electrode, a relatively stronger electric field is generated on the W side than on the E side. Can be done.

' 以上のように構成されたプラズマ処理装置により、例えばシリコンウェハ 8の酸化膜（Si0₂) に対してエッチング処理する場合を例にとって、その作用等について説明する。The configured plasma processing apparatus' as described above, for example, taking the case of etching processing on oxide film (Si0₂₎ of the silicon wafer 8, and its function will be described, and the like.

まず、ウェハ 8が静電チャック 110に載置された後、処理室 102内が真空引き手段（図示せず）により減圧されて行く。そして、所定の減圧度になった後、処理室 102に、処理ガス供給源（図示せず）から処理ガス（例えば C₄F₈ガス、 COガス、 Arガス、 0₂ガス）が供給され、例えば 4 OmT o r rの設定圧力に維持される。First, after the wafer 8 is placed on the electrostatic chuck 110, the pressure in the processing chamber 102 is reduced by the evacuation unit (not shown). Then, after reaching a predetermined pressure reduction degree, a processing gas (for example, C₄ F₈ gas, CO gas, Ar gas, O₂ gas) is supplied to the processing chamber 102 from a processing gas supply source (not shown), For example, it is maintained at a set pressure of 4 OmTorr.

次いで、第 2の高周波電源 116により下部電極 108に、例えば 13. 56 MHz、 1500wの高周波電力が印加される。また、第 1の高周波電源 132 から、上部リング電極 124の W側給電ボイント 134にのみ、例えば 100 M Hz、 30 Owの高周波電力が印加され、処理室 102内にプラズマが励起される。これら両電極 108、 120間の電界と、この電界を垂直に横切る磁界とで、プラズマ領域に互いに直交する電磁界が形成されている。このとき、上記説明したように、磁石 138により処理室 102内に形成される磁場は、 W側が E側よりも低い磁場密度で形成されている。なお、電極間距離は 2 7 mmに設定されている。Next, a high frequency power of, for example, 13.56 MHz and 1500 w is applied to the lower electrode 108 by the second high frequency power supply 116. Further, a high frequency power of, for example, 100 MHz and 30 Ow is applied from the first high frequency power supply 132 only to the W-side power supply point 134 of the upper ring electrode 124 to excite plasma in the processing chamber 102. An electric field between the electrodes 108 and 120 and a magnetic field perpendicular to the electric field form electromagnetic fields orthogonal to each other in the plasma region. At this time, as described above, the magnetic field formed in the processing chamber 102 by the magnet 138 is such that the W side is closer to the E side. It is formed with a lower magnetic field density. The distance between the electrodes is set at 27 mm.

また、第 2の高周波電源 1 1 6により、半導体ウェハ 8が載置された下部電極 1 0 8に電圧を印加すると、プラズマ中の電子がイオン粒子に優先してウェハ 8 に達して帯電して負に自己バイアスされる。これにより、プラズマ電圧と、ゥェハ 8の自己バイアス電圧との間に大きな電位差が生じ、プラズマ領域とウェハ 8 の表面との間にシース領域が形成される。本実施形態においては、上記説明のように、上部リング電極 1 2 4の W側給電ボイント 1 3 4にのみ電圧を印加することで、かかるシース領域が上部電極 1 2 0の寄生容量 Cとして作用し、相対的に N側、 S側および E側には弱い電場が形成され、 W側には強い電場が形成される。このように、 W側では、相対的に弱い磁場に対して相対的に強い電場が形成される。このような電磁界により、プラズマ中の電子およびイオン粒子は、 E x B ドリフト運動が効果的を誘起されることで、両電極間の楕円領域でサイクロィド運動を行って、均一かつ高密度のプラズマを形成する。 When a voltage is applied to the lower electrode 108 on which the semiconductor wafer 8 is mounted by the second high-frequency power supply 116, electrons in the plasma reach the wafer 8 in preference to the ion particles and are charged. Self-biased negative. As a result, a large potential difference occurs between the plasma voltage and the self-bias voltage of the wafer 8, and a sheath region is formed between the plasma region and the surface of the wafer 8. In the present embodiment, as described above, by applying a voltage only to the W-side feeding point 134 of the upper ring electrode 124, such a sheath region becomes a parasitic capacitance C of the upper electrode 120. Acting, relatively weak electric fields are formed on N side, S side and E side, and strong electric field is formed on W side. Thus, on the W side, a relatively strong electric field is formed for a relatively weak magnetic field. Due to such an electromagnetic field, the electron and ion particles in the plasma perform a cycloidal motion in the elliptical region between the two electrodes due to the effect of the E x B drift motion, thereby producing a uniform and high-density plasma. To form

そして、プラズマ中のイオンは、その電位差により高速度でシース領域を飛翔して、半導体ウェハ 8の表面に垂直に衝突する。これにより、半導体ウェハ 8の表面に形成されたレジストパターンに応じて反応性ィオンエツチングがおこなわれる。このとき、エッチングにより発生した生成ガスは、排出口 1 3 6を介して外部に排出される。 The ions in the plasma fly through the sheath region at a high speed due to the potential difference, and vertically collide with the surface of the semiconductor wafer 8. Thereby, reactive ion etching is performed according to the resist pattern formed on the surface of the semiconductor wafer 8. At this time, the generated gas generated by the etching is discharged to the outside through the discharge port 1336.

なお、上記実施形態においては、プラズマ処理装置をシリコンの半導体ウェハ表面のシリコン酸化膜をェツチングする装置として構成した場合で説明したが、被処理体としては L C D基板等の他のものを使用することもでき、他のエツチング処理を実施することもできる。 In the above embodiment, the description has been given of the case where the plasma processing apparatus is configured as an apparatus for etching a silicon oxide film on the surface of a silicon semiconductor wafer. However, another object such as an LCD substrate may be used as an object to be processed. Other etching processes can also be performed.

また、上記実施形態においては、プラズマ処理装置をェヅチング装置として構成した例を挙げて説明したが、アツシング装置、スパッタリング装置あるいは C V D装置など他のプラズマ処理装置として構成することもできる。 Further, in the above embodiment, an example in which the plasma processing apparatus is configured as an etching apparatus has been described. However, the plasma processing apparatus may be configured as another plasma processing apparatus such as an asshing apparatus, a sputtering apparatus, or a CVDD apparatus.

また、上記実施形態においては、上部リング電極を単一構造のリング電極として構成した場合を説明したが、複数のリング電極を同心に配置した多重構造のリング電極として構成することもできる。その場合、各リング電極に対してそれそれ好適な位置に給電することで、ドリフト効果をより効果的に高めることもできるFurther, in the above embodiment, the case where the upper ring electrode is configured as a single-structured ring electrode has been described, but it may be configured as a multiple-structured ring electrode in which a plurality of ring electrodes are concentrically arranged. In that case, for each ring electrode By feeding power to a suitable location, the drift effect can be increased more effectively

Claims

請求の範囲 The scope of the claims

1 . 処理容器内に互いに平行に配置された一対の電極を備え、いずれか一方の電極上に被処理体を保持すると共に当該電極に被処理体を囲むフォーカスリングが設けられるプラズマ処理装置において、少なくとも一方の電極に高周波電力を印加することで一対の電極間にプラズマを発生させ、このプラズマによって被処理体を処理するプラズマ処理方法であって、1. In a plasma processing apparatus provided with a pair of electrodes arranged in parallel with each other in a processing container, a target object is held on one of the electrodes, and a focus ring surrounding the target object is provided on the electrode. A plasma processing method of generating plasma between a pair of electrodes by applying high-frequency power to at least one electrode, and processing an object to be processed with the plasma,

(a) 一定の材料、寸法および形状の前記フォーカスリングを用いて一定処理条件の下でブラズマ処理を行う工程と、 (a) performing a plasma treatment under certain processing conditions using the focus ring of a certain material, size and shape;

(b - 1) 被処理体の外周側の処理レートが、中心側の処理レートよりも低かった場合には、その程度に応じて、前記フォーカスリングのインピーダンスおよび/ または比誘電率を増大させ、 ' (b-1) If the processing rate on the outer peripheral side of the object to be processed is lower than the processing rate on the central side, the impedance and / or relative permittivity of the focus ring are increased in accordance with the degree, '

(b-2) 被処理体の外周側の処理レートが、中心側の処理レートよりも高かった場合には、その程度に応じて、前記フォーカスリングのインピーダンスおよび z または比誘電率を低下させる(b-2) When the processing rate on the outer peripheral side of the object to be processed is higher than the processing rate on the central side, the impedance and z or the relative permittivity of the focus ring are reduced according to the degree.

を備えたブラズマ処理方法。A plasma processing method comprising:

2 . 前記フオーカスリングは矩形の断面形状を有し、2. The focus ring has a rectangular cross-sectional shape,

前記（b) 工程において、軸線方向の投影面積および/または長さを変更した新たなフォーカスリングを用意する、請求項 1に記載のプラズマ処理方法。 The plasma processing method according to claim 1, wherein in the step (b), a new focus ring having a changed projected area and / or length in an axial direction is prepared.

3 . 前記フォーカスリングの材料は、複数の材料を含む複合材料である、請求項 1に記載のブラズマ処理方法。3. The plasma processing method according to claim 1, wherein the material of the focus ring is a composite material including a plurality of materials.

4 . 前記フォーカスリングの材料は、酸化ジルコニウムを含む複合材料、窒化アルミニゥムを含む複合材料、および炭化珪素を含む複合材料の中から選択されるいずれか 1つの複合材料である、請求項 3に記載のプラズマ処理方法。4. The material according to claim 3, wherein the material of the focus ring is any one of a composite material including zirconium oxide, a composite material including aluminum nitride, and a composite material including silicon carbide. The plasma processing method as described above.

5 . プラズマ処理として酸化膜のエッチングを行う、請求項 1に記載のブラズマ処理方法。5. The plasma processing method according to claim 1, wherein the oxide film is etched as the plasma processing.

6 . 処理容器と、6. Processing container,

この処理容器内に配置された第 1の電極と、 A first electrode disposed in the processing vessel;

前記処理容器内に前記第 1の電極と平行に配置された、被処理体を保持する第 2の電極と、 A second electrode for holding an object to be processed, disposed in the processing container in parallel with the first electrode;

少なくとも前記第 1の電極に高周波電力を印加する高周波電源と、 A high-frequency power supply for applying high-frequency power to at least the first electrode;

前記第 1の電極における少なくとも前記第 2の電極との対向面の外周部分を被覆する、無機酸化物からなるシールドリングと A shield ring made of an inorganic oxide, which covers at least an outer peripheral portion of a surface of the first electrode facing the second electrode;

を備え、With

前記高周波電源による高周波電力の印加により、前記第 1および第 2の電極間にプラズマを発生させ、このプラズマによって被処理体を処理するように構成されると共に、 By applying high-frequency power from the high-frequency power source, a plasma is generated between the first and second electrodes, and the object to be processed is processed by the plasma.

前記シールドリングにおけるプラズマとの接触部分がプラズマ耐性膜で被覆されている、プラズマ処理装置。 A plasma processing apparatus, wherein a portion of the shield ring that contacts the plasma is covered with a plasma resistant film.

7 . レジスト膜で覆われた薄膜を有する被処理体に対して、前記レジスト膜の形状に応じた前記薄膜のェッチング処理を行うためのブラズマ処理装置であつて、7. A plasma processing apparatus for performing an etching process of the thin film according to a shape of the resist film on an object to be processed having a thin film covered with a resist film,

処理容器と、 A processing container,

少なくとも前記第 1の電極に高周波電力を印加する高周波電源と、前記第 1の電極における少なくとも前記第 2の電極との対向面の外周部分を被覆する、無機酸化物からなるシールドリングとA high-frequency power supply for applying high-frequency power to at least the first electrode; A shield ring made of an inorganic oxide, which covers at least an outer peripheral portion of a surface of the first electrode facing the second electrode;

を備え、With

前記高周波電源による高周波電力の印加により、前記第 1および第 2の電極間にブラズマを発生させ、このブラズマによつて被処理体にェヅチング処理を施すように構成されると共に、 By applying a high-frequency power from the high-frequency power source, a plasma is generated between the first and second electrodes, and an etching process is performed on an object to be processed by the plasma.

8 . 前記プラズマ耐性膜は、希土類元素の酸化物または耐熱性樹脂からなる、請求項 6または 7に記載のプラズマ処理装置。8. The plasma processing apparatus according to claim 6, wherein the plasma resistant film is made of an oxide of a rare earth element or a heat resistant resin.

9 . 前記希土類元素がィットリゥムである、請求項 8に記載のプラズマ処理9. The plasma treatment according to claim 8, wherein the rare earth element is yttrium.

1 0 . 前記耐熱性樹脂がポリイミド系樹脂である、請求項 8に記載のプラズマ処理装置。10. The plasma processing apparatus according to claim 8, wherein the heat-resistant resin is a polyimide resin.

1 1 . 処理容器と、1 1. Processing container,

この処理容器内に配置されると共に、電気的に接地された中央電極と、この中央電極の外周を囲む高周波電極とを含む第 1の電極と、 A first electrode disposed in the processing chamber and including a central electrode electrically grounded, and a high-frequency electrode surrounding an outer periphery of the central electrode;

前記処理容器内に前記第 1の電極と平行に配置され、被処理面を有した被処理体を保持する第 2の電極と、 A second electrode that is arranged in the processing container in parallel with the first electrode and holds a processing target having a processing target surface;

前記第 1および第 2の電極間に、被処理体の前記被処理面に対して平行で且つ一定の方向性を有した磁場を形成する磁場印加手段と、 Magnetic field applying means for forming a magnetic field between the first and second electrodes, the magnetic field being parallel to the surface to be processed and having a certain directionality;

少なくとも前記第 1の電極の高周波電極に高周波電力を印加する高周波電源とを備え、 A high-frequency power supply that applies high-frequency power to at least the high-frequency electrode of the first electrode,

前記高周波電源から前記高周波電極への給電は、前記高周波電極における前記磁場のウェスト側の給電ボイントのみで行われる、プラズマ処理装置。The plasma processing apparatus, wherein power supply from the high-frequency power supply to the high-frequency electrode is performed only at a power supply point on the waist side of the magnetic field in the high-frequency electrode.

1 2 . 前記第 1の電極における高周波電極の外周を囲む、電気的に接地されたフォーカスリングをさらに備えた、請求項 1 1に記載のプラズマ処理装置。12. The plasma processing apparatus according to claim 11, further comprising an electrically grounded focus ring surrounding an outer periphery of the high-frequency electrode in the first electrode.

1 3 . 前記第 1の電極における中央電極と高周波電極との間に介在される絶縁部材と、13. An insulating member interposed between the center electrode and the high-frequency electrode of the first electrode;

前記第 1の電極の高周波電極と前記フォーカスリングとの間に介在される絶縁部材と An insulating member interposed between the high-frequency electrode of the first electrode and the focus ring;

をさらに備えた、請求項 1 2に記載のプラズマ処理装置。The plasma processing apparatus according to claim 12, further comprising:

1 4 . 前記第 2の電極に、プラズマ生成およびバイアス用の高周波電力が印加されるように構成されている、請求項 1 1に記載のプラズマ処理装置。14. The plasma processing apparatus according to claim 11, wherein the high frequency power for plasma generation and bias is applied to the second electrode.