SU798906A1 - Device for recognition of images - Google Patents

Description

Translated fromRussian

(54) УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ОБРАЗОВ(54) DEVICE FOR RECOGNITION OF IMAGES

1one

tt

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам дл  распознавани  образов.The invention relates to automation and computing, in particular to devices for pattern recognition.

Известно устройство дл  распознавани  образов, содержащее последовательно соединенные телевизионный датчик, фильтр-нижних частот,-амплитудный дискриминатор, узел задержки на врем  длительности строки разложени  и логический элемент (сумматор по модулю 2), входов которого подключен к выходу амплитудного дискриминатора, а выходсоединен со входом формировател  управл ющих сигналов и входом элемента И, другой вход, с выходом такто вого генератора, ёыход злеменфа И соединен со счётным входом счетчика , вход установки нул  - с выходом формировател  управл ющих сигналов/ другой - со строб-входом дешифратора , входы которого соединены с выходами счетчика, а выходы через соответствующие .счетчики блока канальных счетчиков - со входами устройствэ обработки информации 1.A device for pattern recognition is known, comprising a serially connected television sensor, a low-pass filter, an amplitude discriminator, a delay node for a time of a decomposition string, and a logic element (modulo 2 adder) whose inputs are connected to the output of the amplitude discriminator and the output is connected to the input the control signal generator and the input element I, another input, with the output of the clock generator, the output terminal And is connected to the counting input of the counter, the input of the zero setting - with the output of the input the control signaling device / other - with the gate input of the decoder, the inputs of which are connected to the outputs of the counter, and the outputs through the corresponding counters of the block of channel counters - with the inputs of the information processing device 1.

Недостатком данного устройства  вл етс  низка  эффективность клас-, сификации объектов по форме, обусловленна  отсутствием средств измерени  ориентации.объектов в поле зрени  анализатора. Так как получаемые в данном устройстве разностные сигналы смежных строк одинаковой длительности накапливаютс  в одном из счетчиков блока канальнкк счетчиков независимо от ориентации и принадлежности левому или право0 му краю объекта отрезков контуров, от которых сформированы эти разностные сигналы, то при произвольной ориентации объектов возникают ошибки классификации.The disadvantage of this device is the low efficiency of classifying and sifing objects according to their shape, due to the lack of means for measuring orientation. Of objects in the field of view of the analyzer. Since the difference signals of adjacent rows of the same length that are received in this device are accumulated in one of the counters of the channel block of the counters, regardless of the orientation and if the left or right edge of the object contains segments of the contours from which these difference signals are formed, classification errors occur with an arbitrary orientation of the objects.

5five

Наиболее близким к предлагаемому  вл етс  устройство, содержащее блок пам ти, элемент НЕ и последовательно соединенные телевизионный датчик,фильтр нижних частот, ампли0 тудный дискриминатор, выход которого подключен к первому дешифратору и сумматору, первый элемент задержки , первый сумматор, подключенный к формирователю импульсов, первыйClosest to the present invention is a device comprising a memory unit, a NOT element and a serially connected television sensor, a low-pass filter, an amplitude discriminator whose output is connected to a first decoder and an adder, a first delay element, a first adder connected to a pulse shaper, the first

5 элемент И, другой вход которого подключен к генератору импульсов, первый счетчик, подключенный к формирователю импульсов, первый дешифратор , подключенный к формирователю 0 импульсов, вторые счетчики и блок5 element And, the other input of which is connected to a pulse generator, the first counter connected to the pulse shaper, the first decoder connected to the shaper 0 pulses, the second counters and the block

сопр жени / и второй и третий элеенты задержки f2j.mates / and second and third delay elements f2j.

Недостаток этого устройства - низка  надежность распознавани .The disadvantage of this device is low recognition reliability.

Цель изобретени  - повышение наежности распознавани .The purpose of the invention is to increase the reliability of recognition.

Поставленна  цель достигаетс  тем/ что оно содержит второй сумматор, входы которого соединены С амплитудным дискриминатором, подключенным ко второму дешифратору и элементу задержки, и со вторым элементом задержки , подключенным к первому дешифратору , а выход второго сумматора соединен с блоком пам ти и с элементом НЕ, и последовательно соединенные третий элемент задержки, подключенный к первому элементу задержки , третий сумматор, другой вход которого подключен к первому, элементу . задержки, второй элемент И, подклю-ченный к элементу НЕ, и второй дешифратор , входы которого подключеныThe goal is achieved by the fact that it contains a second adder, the inputs of which are connected to an amplitude discriminator connected to the second decoder and a delay element, and to a second delay element connected to the first decoder, and the output of the second adder is connected to the memory block and NOT and a third delay element connected in series, connected to the first delay element, a third adder, the other input of which is connected to the first one. delays, the second element And connected to the element NOT, and the second decoder, the inputs of which are connected

к блоку пам ти, к первому элементу задержки И и к амплитудному дискриминатору , а выходы - ко входам вторых счетчиков.to the memory unit, to the first delay element I and to the amplitude discriminator, and the outputs to the inputs of the second counters.

Блок пс1М ти содержит последовательно соединенные элементы пам ти, входы каждого из, которых подключены ко входу блока, а выходы - к выходам блока.The PS1M unit contains serially connected memory elements, the inputs of each of which are connected to the input of the block, and the outputs to the outputs of the block.

Элемент пам ти содержит суммагор, соединенный со входом ;блока, с элементом задержки, с выходом блока и с элементом И, подключенным ко входу блока и к элементу задержки.The memory element contains a summon connected to the input of the block, with the delay element, with the output of the block and with the AND element connected to the input of the block and to the delay element.

На фиг. 1 представлена блок-схема устройства; на фиг, 2 - конструк .тивное выполнение элемента пам ти.FIG. 1 is a block diagram of the device; Fig. 2 shows a constructional design of a memory element.

Устройство содержит телевизионный датчик 1, фильтр 2 нижних частот, амплитудный дискриминатор 3, первый элемент 4 задержки, первый, сумматор 5, выполненный в виде сумматора по модулю два, формирователь 6. имт пульсов, первый элемент и 7, генератор 8 импульсов. Первый счетчик 9, первый дешифратор 10, вторые счетчики 11, второй элемент 12 задержки; второй сумматор 13, выполненный в виде сумматора по модулю два, блок 14 -пам ти, вып.олненный в виде последовательно соединенных элементов 14 пам ти, каждый из которых содержит сумматор 15 по модулю два, элемент И 16 и элемент задержки 17, элемент НЕ 18, второй элементИ ;19, третий сумматор 20, выполненный в виде сумматора по модулю два, третий элемент 21 задержки, второй дешифратор 22 и блок 23 сопр жени .The device contains a television sensor 1, a low pass filter 2, an amplitude discriminator 3, a first delay element 4, a first, an adder 5, made in the form of a modulo two adder, a driver 6. imt pulses, a first element and 7, a generator of 8 pulses. The first counter 9, the first decoder 10, the second counters 11, the second element 12 of the delay; the second adder 13, made in the form of a modulo adder, block 14-tam, vypolnenny in the form of series-connected memory elements 14, each of which contains an adder 15 modulo two, element 16 and delay element 17, element 18, the second element; 19, the third adder 20, made in the form of an adder modulo two, the third delay element 21, the second decoder 22, and the conjugation unit 23.

Устройство работает- следующим образом , .The device works as follows,.

Видеосигнал,.соответствующий анализируемому изображению объекта, с выхода телевизионного датчика 1 поступает на вход фильтра 2 нижних частот,.осуществл ющего сглажцраниеThe video signal, corresponding to the analyzed image of the object, from the output of the television sensor 1 is fed to the input of a low-pass filter 2, smoothing

шумов и мелких образований. Далее видеосигнал поступает на вход амплитудного дискриминатора 3, где происходит разбиение изображени  на объекты и фон путем квантовани  его  ркости на два уровн . Квантованный на два уровн , с выхода амплитудного дискриминатора 3 видеосигнал непосредственно и через перв .ый элемент 4 задержки на врем  дли .тельности строки разложени  поступает на входы сумматора 5. При несовпадении во времени исходного и задерлсанного сигналов, на выходе сумматора 5 получают разностный-сигнал смежных строк, который подают на входформировател  б импульсов, и один из входов элемента И 7, на входе которого образуетс  импульсна  доследовательность, число импульсов в которой пропорционально длительности-разностного сигнала смежных строк. Число импульсов каждой такой последовательности измер ют счетчиком 9. По окончании разностного сигнала смежных строк в фомиров .ателе 6 импульсов вырабатываетс  сигнал считывани  счетчика, по которому содеришмое счетчика (определ ющее длительность разностного сигнала смежных строк) передают на вход дешифратора 10, выходной синал которого в соответствии с сигналами , поступающими в этот момент времени на два старших его разр да, записывает в счетчик 11, регистрирующий число .разностных сигналов смежный строк определенной длительности . В момент окончани  разностного сигнала смежных строк с выхода амплитудного дискриминатора 3 непосредственно и через второй элемент 12 задержки на .врем длит(эльности элемента разложен-и  поступают на последний и соответственно предпоследний старшие разр ды дешифратора 10 сигналы логического нул  или единицы .noise and small formations. The video signal is then fed to the input of the amplitude discriminator 3, where the image is divided into objects and the background by quantizing its luminance into two levels. Quantized into two levels, from the output of amplitude discriminator 3, the video signal directly and through the first element 4 of the delay for the duration of the decomposition string enters the inputs of the adder 5. If the source and delayed signals do not coincide in time, a difference signal is obtained at the output of the adder 5 adjacent lines, which are fed to the impulse input b, and one of the inputs of the element And 7, at the input of which a pulse continuity is formed, the number of pulses in which is proportional to the duration-difference signal adjacent strings. The number of pulses of each such sequence is measured by a counter 9. At the end of the differential signal of adjacent lines in the pulse generator 6, a counter reading signal is generated, through which the counter (determining the duration of the difference signal of adjacent lines) is transmitted to the input of the decoder 10, the output signal of which is according to the signals arriving at this moment in time at the two most significant bits of it, writes into counter 11, the recording number of difference signals adjacent rows of a certain duration . At the moment of termination of the difference signal of adjacent lines from the output of the amplitude discriminator 3 directly and through the second delay element 12, the time is long (the elements are decomposed and fed to the last and, respectively, the penultimate most significant bits of the decoder 10, logical or zero signals.

В момент окончани  записи сигнал в соответствующий счетчик вторых счетчиков- 11 формирователь б вырабатывает сигнал установки в нулевое состо ние счетчика 9.At the time of the end of the recording, the signal in the corresponding counter of the second counter-11 shaper b generates a signal of setting the zero state of the counter 9.

Если при сканировании объекта раностный сигнал сменных строк отсутствует (что соответствует совпаден хот  бы одного из фронтов видеоимпульсов смежных строк), то на выход второго сумматора формируютс .разностные сигналы соседних элементов. Так как последние следуют, друг за другом с интервалом времени, равным длительности строки раздложени , то их селекцию осуществл ют в блоке 14. пам ти. Кроме того, этот блок обеспечивает раздельный счет числа разностных сигналов соседних элементов в периодических последовательност х , сдвинутых друг относительно друга на произвольный интервал времени . Задержанный на врем  длительности строки разложени  разностный сигнал соседних элементов с выходатретьего сумматора 20-; на входы которого поступают сигналы .с выходов элементов 4 и 21 задержки, через элемент И 19 поступает на стробвход второго дешифратора 22. Код длины вертикального контура объекта дешифрируют .и, в соответствии с сиг налами, поступающими на двапоследн старших разр да второго дешифратора 22, подают на вход одного из счетчиков 11. Отсутствие разностного си нала соседних элементов на соответсхвующей строке разложени  разрывае цепь его обратной св зи, поскольку на управл ющем входе (один из вхо .. дов элемента И 16) каждого элемента 14 пам ти находитс  потенциал логического нул . Таким образом обеспечиваетс  измерение в этом вертика льном сечении дпины другого пр мого контура объекта, если тай:овой .присутствует . Однако, пр мой вертикаль ный контур объекта характеризуетс  не только значением кода своей длины , но и классом отрезка, аппроксимирующим его, что определ етс  комбинацией сигналов, поступающих на предпоследний и последний старшие разр ды второго дешифратора. 22. Информаци  со вторых счетчиков 1 через блок сопр жени  23 может быть передана дл  дальнейшей Обработки. Введение новых блоков и новых конструктивных св зей позволило су щественно повысить надежность распо знавани  устройства. Форглула изобретени  1. .Устройство дл  распознаваний образов, содержащее блок пам ти, элемент НЕ и последовательно соединенные телевизионный датчик, фильтр нижних частот, амплитудный дискриминатор , выход которого подключен к первому дешифратору и сумматору, первый элемент задержки, первый сум матор, - подключенный к формирователю импульсов, первый элемент И, другой вход которого подключен к генератору импульсов, первый счетчик, подключенный к формирователю импульсов, первый дешифратор, подключенный к формирователю импульсов, вторые йчетчики и блок сопр жени , и второй и третий элементы задержки, отличающеес  тем, что, с целью повышени  надежности распознавани , оно содержит второй сумматор , входы которого соединены с амплитудным дискриминатором, подключенным ко второму дешифратору и элементу задержки, и со вторым элементом задержки, подключенным к первому дешифратору, а вьСсод второго сумматора соединен с блоком пам ти и элементом НЕ, и последовательно соединенные третий элемент задержки, под ключенный к первому элементу задержки , третий сумматор, другой вход которого подключен к первому элементу задержки, второй элемент И, подключенный к элементу НЕ, и второй дешифратор , входы которого подключены к блоку пам ти, к первому элементу задержки и к. амплитудному дискриминатору , а выходы - ко входам вторых счетчиков. . . 2.Устройство по п. 1, о т ли ч ающе ее   тем, что блок пам ти содержит последовательно соединенные элементы пам ти, входы каждого из которых подключены- ко входу блока, а вьйсоды - к выходам блока. 3.Устройство по п. 2, отличающеес  тем, что элемент пам ти содержит сумматор, соединенный ео входом, блока, с .элементом задержки, с выходом блока и с элемен том И, подключенным ко входу блока и к элементу задержки. Источники информации, прин тые во внимание при экспертизе I. Лиденаон М.Н. и Др. Автоматизаци  распознавани  телевизионных изображений. JM., ; Энерги , 1975, с. 50-65. 2.-Патент CUJA. № 3846754, КЛ. 340140 ,3, опублик. 1974 (прототип)If the scanning signal of the interchangeable lines is absent when scanning an object (which corresponds to at least one of the fronts of the video impulses of adjacent lines), then differential signals of neighboring elements are formed at the output of the second adder. Since the latter follow each other at a time interval equal to the length of the expansion line, their selection is carried out in block 14. memory. In addition, this block provides a separate counting of the number of difference signals of neighboring elements in periodic sequences shifted relative to each other by an arbitrary time interval. The difference signal of the neighboring elements delayed by the time of the decomposition string is from the third adder 20-; the inputs of which receive signals. from the outputs of elements 4 and 21 of the delay, through element I 19 enters the gate input of the second decoder 22. The code for the length of the vertical contour of the object is decrypted. is fed to the input of one of the counters 11. The absence of a differential signal of neighboring elements on the corresponding decomposition line breaks its feedback circuit, because at the control input (one of the inputs of the AND element 16) of each memory element 14 with the potential of a logic zero. Thus, the measurement in this vertical section of the other straight contour of the object is provided if the Thai: is present. However, the straight vertical contour of an object is characterized not only by the code value of its length, but also by the segment class approximating it, which is determined by the combination of signals arriving at the penultimate and last most significant bits of the second decoder. 22. Information from second counters 1 can be transmitted via interface unit 23 for further Processing. The introduction of new blocks and new constructive links has significantly increased the reliability of the device recognition. Forglula of the invention 1. A device for pattern recognition comprising a memory block, an element NOT and a serially connected television sensor, a low-pass filter, an amplitude discriminator whose output is connected to the first decoder and adder, the first delay element, the first sum, is connected to pulse generator, the first element And, the other input of which is connected to the pulse generator, the first counter connected to the pulse shaper, the first decoder connected to the pulse shaper, the second and the second and third delay elements, characterized in that, in order to improve recognition reliability, it comprises a second adder, the inputs of which are connected to an amplitude discriminator connected to the second decoder and the delay element, and the second delay element, connected to the first decoder, and the second adder vsSod is connected to the memory unit and the NOT element, and the third delay element connected in series to the first delay element, the third adder, another input which is connected to the first delay element, the second And element connected to the NOT element, and the second decoder whose inputs are connected to the memory unit, to the first delay element and to the amplitude discriminator, and the outputs to the inputs of the second counters. . . 2. The device according to claim 1, wherein the memory block contains serially connected memory elements, the inputs of each of which are connected to the input of the block, and the outputs to the outputs of the block. 3. The device according to claim 2, characterized in that the memory element contains an adder connected by its input, a block, a delay element, a block output and an AND element connected to the block input and a delay element. Sources of information taken into account in the examination I. Lydenon M.N. and etc. Automation of TV image recognition. JM.,; Energy, 1975, with. 50-65. 2.-Patent CUJA. No. 3846754, CL 340140, 3, published. 1974 (prototype)

,,

Claims (3)

Translated fromRussian

Формула изобретенияClaimί. -Устройство для распознаваний образов, содержащее блок памяти, элемент НЕ и последовательно соединенные телевизионный датчик, фильтр нижних частот, амплитудный дискриминатор, выход которого подключен к первому дешифратору и сумматору, . первый элемент задержки, первый сум- : матор,- подключенный к формирователю импульсов, первый элемент И, другой вход которого подключен к генератору импульсов, первый счетчик, подключенный к формирователю импульсов, первый дешифратор, подключенный к формирователю импульсов, вторые счетчики и блок сопряжения, и второй и третий элементы задержки, отличающееся тем, что, с целью повышения надежности распознавания, оно содержит второй сумматор , входы которого соединены с амплитудным дискриминатором, подключенным ко второму дешифратору и элементу задержки, и со вторым элементом задержки, подключенным к первому дешифратору, а выход второго сумматора соединен с блоком памяти и элементом НЕ, и последовательно соединенные третий элемент задержки, подключенный к первому элементу задержки, третий сумматор, другой, вход которого подключен к первому элементу задержки, второй элемент И, подключенный к элементу НЕ, и второй дешифратор, входы которого подключены к блоку памяти, к первому элементу задержки и к. амплитудному дискриминатору, а выходы - ко входам вторых счетчиков. .ί. - A device for pattern recognition containing a memory unit, an element NOT and in series connected a television sensor, a low-pass filter, an amplitude discriminator, the output of which is connected to the first decoder and adder,. the first delay element, the first adder: connected to the pulse generator, the first element And, the other input of which is connected to the pulse generator, the first counter connected to the pulse generator, the first decoder connected to the pulse generator, the second counters and the pairing unit, and second and third delay elements, characterized in that, in order to increase recognition reliability, it contains a second adder, the inputs of which are connected to an amplitude discriminator connected to the second decoder and the delay element, and with the second delay element connected to the first decoder, and the output of the second adder is connected to the memory unit and the element NOT, and the third delay element connected to the first delay element is connected in series, the third adder, the other, the input of which is connected to the first element delays, the second AND element connected to the NOT element, and the second decoder, the inputs of which are connected to the memory unit, to the first delay element and to the amplitude discriminator, and the outputs to the inputs of the second counters. .2. Устройство поп. 1, о т ли ч ающе ес я тем, что блок памяти содержит последовательно соединенные элементы памяти, входы каждого из которых подключены- ко ’ входу блока, а выходы - к выходам блока.2. The device pop. 1, it is noteworthy that the memory block contains series-connected memory elements, the inputs of each of which are connected to the ’input of the block, and the outputs to the outputs of the block.3. Устройство по п. 2, отличающееся тем, что элемент памяти содержит сумматор, соединенный со входом, блока, с элементом 'задержки, с выходом блока и с элемен том и, подключенным ко входу блока и к элементу задержки.3. The device according to claim 2, characterized in that the memory element comprises an adder connected to the input of the block, to the delay element, to the output of the block and to the element and connected to the input of the block and to the delay element.