SU429526A1 - INTEREST TIME-PULSE CONVERTER - Google Patents

Description

Translated fromRussian

1one

Изобретение относитс  к автоматике и вычислительной технике.This invention relates to automation and computing.

Известен преобразователь по авт. св. № 327601.Known converter avh. St. No. 327601.

Однако известный преобразователь характеризуетс  сложностью перестройки приборов при изменении номинального значени  RCLпараметров .However, the known transducer is characterized by the complexity of instrument adjustment with a change in the nominal RCL parameters.

Целью изобретени   вл етс  упроп ение процесса измерени .The aim of the invention is to simplify the measurement process.

Дл  этого преобразователь снабжен схемой совпадени , вторым делителем частоты, дешифратором несоответстви , состо щим из двух триггеров, двух схем совпадени  и схем собирани  и дополнительным ключом, причём выход первого делител  частоты соединен с первым входом дешифратора несоответстви , выход второго блока схем совпадений через схему собирани  параллельно подключен к сигпальнодгу входу дополнительного ключа и через последовательно соединенную дополнительную схему совпадени  ко второму делителю частоты, выход которого подсоединен ко второму входу дешифратора несоответстви  через дополнительный ключ со входом цифрового счетчика импульсов .For this, the converter is equipped with a matching circuit, a second frequency divider, a mismatch decoder consisting of two triggers, two coincidence circuits and acquisition circuits, and an additional key, the output of the first frequency divider connected to the first input of the mismatch decoder, the output of the second coincidence circuit block through the collector circuit connected in parallel to the signal input of the additional key and through a series-connected additional matching circuit to the second frequency divider, the output of which is of the connections to the second input of decoder mismatch through an additional key input from the digital pulse counter.

Изобретение по снено чертежом.The invention is illustrated in the drawing.

На чертеже приведена блок-схема преобразовател .The drawing shows a block diagram of the Converter.

Процентный врем -импульсный преобразователь содержит блок занесени  номинального значени  1, блок управлени  2, генератор счетных импульсов 3, ключи 4, 5, счетчик б числа, соответствующего номинальному значению измер емого параметра, блоки схем совпадени  7, 8, схемы собирани  9, 10, делители частоты 11, 12, общий двоичный счетчик импульсов 13, счетчик 14 числа, соответствующего измер емому параметру, дополнительную схему совпадени  15, цифровой счетчик импульсов 16, дополнительный ключ 17, схему собирани  - ключ 18, вход щую в состав дешифратора несоответстви  19.The percentage time-pulse converter contains a nominal value recording unit 1, a control unit 2, a counting pulse generator 3, keys 4, 5, a counter b of the number corresponding to the nominal value of the parameter being measured, blocks of coincidence circuits 7, 8, collecting circuits 9, 10, frequency dividers 11, 12, common binary pulse counter 13, counter 14 of the number corresponding to the parameter being measured, additional matching circuit 15, digital pulse counter 16, additional key 17, collecting circuit - key 18, included in the decoder Replies 19.

В дещифратор несоответстви  19 вход т два триггера с раздельным запуском 20 и 21 и схемы совпадени  22, 23.The trigger for mismatch 19 includes two triggers with separate start 20 and 21 and a matching circuit 22, 23.

В исходном положении счетчики 6, 13, 14, делители частоты 11, 12, триггеры 20, 21In the initial position, counters 6, 13, 14, frequency dividers 11, 12, triggers 20, 21

наход тс  в нулевом состо нии; на управл ющий вход дополнительной схемы совпадени  15 подаетс  высокий потенциал с инверсного выхода триггера 21. Преобразователь работает в два цикла.are in the zero state; A high potential from the inverse output of the trigger 21 is supplied to the control input of the additional matching circuit 15. The converter operates in two cycles.

В первом цикле сигналом с блока уиравлени  2 блоком занесени  номинального значени  I в счетчик 6 заноситс  число TVn, соответствующее поминальному значению измер емого параметра. Одновременно блок управлени  2 выдает сигнал на ключ 5, в результате чего этот ключ открываетс  на интервал времени Гх, пропорциональный измер емому параметру. За интервал Гх через открытый ключ 5 проход т счетные импульсы с генератора счетных импульсов 3. Таким образом, в счетчике 14 записываетс  число , соответствующее измер емому параметру. Во втором цикле осуществл етс  преобразование значений NU и Vx в цифровой отсчет процентного отклонени  параметра от поминального значени , т. е. . Дл  этого блок управлени  2 на врем  второго цикла открывает ключ 4, через который импульсы высокой частоты с генератора счетных импульсов 3 поступают в общий счетчик импульсов 13. Выходные уровни триггеров разр дов счетчиков импульсов 6 и 14 управл ют потенциальными входами блоков схем совпадени  7 и 8. Выходные сигналы триггеров разр дов общего счетчика импульсов 13 поступают на импульсные входы этих же схем совпадени . При совпадении обоих сигналов на входах схем совпадени  по ;вл ютс  импульсы, которые поступают через схему собирани  9 на первый делитель частоты 11 с коэффициентом делени  Лдч, и импульсы со второго блока совпадени  8 через схему собирапи  10 и дополнительную схему совпадени  15 на второй делитель часототы 12 с таким же коэффициентом делени  Ny, как и делитель частоты 11. Состо ние схем совпадени  и, следовательно , суммарную частоту на выходе блоков схем совпадени  7 и 8 задают состо ни  триггеров счетчиков 6 и 14. При этом триггеры самых старших разр дов счетчиков 6 и 14 управл ют схемами совпадени , на которые подаютс  сигналы от триггера самого младliiero разр да общего двоичного счетчика импульсов 13. С выхода схемы собирани  9 следуют импульсы суммарной частоты f. -f,, где //сч - числова  емкость счетчиков 6, 13, 14;55 /о - частота генератора счетных импульсов 3. Принима  во внимание, что Л н 7и-/огде Гц - интервал времени, пропорциональ- 60 ный номинальному значенрно параметра, получим Суммарна  частота с выхода схемы собирани  10 равна f -N,. ° или, учитыва , что Nx Tx-fo, получим f - fn 2 7Г в случае, если действительное значение параметра больше его поминального значени , т. е. , то преобразователь работает следующим образом. При поступлении на делитель частоты 12 числа импульсов частоты /2, равного , импульс переполнени  этого делител  перебрасывает триггер 21 в единичное состо ние и па нервом входе схемы совпадени  23 по вл етс  высокий потенциал. На второй вход этой же схемы совпадени  подаетс  также высокий потенциал с инверсного выхода триггера 20. В результате этого через схему собирани  18 открываетс  дополнительный ключ 17 по управл ющему входу и через сигнальный вход этого ключа на цифровой счетчик импульсов 16 начинают проходить импульсы частоты /2. Одновременно с нулевого выхода триггера 21 снимаетс  высокий потенциал и импульсы частоты /2 прекращают поступать в делитель частоты 12. При поступлении на делитель частоты 11 числа импульсов суммарной частоты fi, равного Л/дч, импульс переполнени  этого делител  поступает на блок управлени  2, который закрывает ключ 4. Одновременно импульс переполнени  с делител  частоты 11 поступает на единичный вход триггера 20, в результате чего ключ 18 закрываетс . При этом врем  АГ, в течение которого ключ 4 открыт, определ етс  выражением &,T N,,.j-. За врем  АГ с выхода схемы собирани  10 пройдет число импульсов N-N: Очевидно за интервал времени между имнульсамп переполнени  делителей частоты 12 и 11 через открытый ключ 17 пройдет число импульсов, определ емое как ЛА„„, 7V - //„, TX-T Адч В случае, если Г., то первый импульс переполнени  поступит с делител  частоты 11. При этом в единичное состо ние перебраIn the first cycle, the signal from the control unit 2 by the block of input of the nominal value I into the counter 6 records the number TVn corresponding to the memorial value of the parameter being measured. At the same time, the control unit 2 outputs a signal to the key 5, as a result of which the key is opened for a time interval Gx proportional to the parameter being measured. For the interval Gx, the counting pulses from the counting pulse generator 3 are passed through the public key 5. Thus, the number corresponding to the measured parameter is written in the counter 14. In the second cycle, the values of NU and Vx are converted to a digital reading of the percentage deviation of the parameter from the reference value, i.e.. For this, the control unit 2 opens the key 4 at the time of the second cycle, through which high-frequency pulses from the generator of counting pulses 3 enter the common pulse counter 13. The output levels of the trigger bits of the pulse counters 6 and 14 control the potential inputs of the blocks of the matching circuits 7 and 8 The output signals of the triggers of the bits of the total pulse counter 13 are fed to the pulse inputs of these same matching circuits. When both signals coincide at the inputs of the coincidence circuit; there are pulses that go through the collecting circuit 9 to the first frequency divider 11 with a dividing factor Ldch, and the pulses from the second coincidence unit 8 through the collect 10 circuit and an additional matching circuit 15 to the second frequency divider 12 with the same division factor Ny as the frequency divider 11. The condition of the matching circuits and, therefore, the total frequency at the output of the blocks of the matching circuits 7 and 8 set the trigger states of the counters 6 and 14. The triggers are the oldest bits of the counters 6 and 14 is controlled by a coincidence circuit to which are fed the signals from the trigger of the discharge mladliiero general binary pulse counter 13. The pulses collecting 9 followed by sum frequency f from the output circuit. -f ,, where // mc is the number capacity of the counters 6, 13, 14; 55 / o is the frequency of the counting pulse generator 3. Take into account that Ln 7- / about Hz is the time interval proportional to 60 nominal value parameter, we get the total frequency from the output of the collector circuit 10 is equal to f -N ,. ° or, taking into account that Nx Tx-fo, we obtain f - fn 2 7Г in case the actual value of the parameter is greater than its reference value, i.e., the converter works as follows. When the number of frequency pulses / 2 equal to the frequency divider 12 is received, the overflow pulse of this divider throws trigger 21 into one state and a high potential appears at the input of the coincidence circuit 23. A high potential is also supplied to the second input of the same matching circuit from the inverse output of the flip-flop 20. As a result, an additional key 17 is opened through the collection circuit 18 via the control input and frequency pulses / 2 start to pass through the digital signal counter 16 to the digital pulse counter. Simultaneously, a high potential is removed from the zero output of flip-flop 21 and the frequency pulses / 2 stop flowing to frequency divider 12. When the number of frequency pulses arriving at frequency 11 is equal to l / dh, the overflow pulse arrives at control unit 2, which closes key 4. At the same time, an overflow pulse from frequency divider 11 is applied to a single input of trigger 20, with the result that key 18 is closed. At the same time, the AG time during which key 4 is open is determined by the expression & T T N ,,. J-. During the time of the AH from the output of the collection circuit 10, the number of pulses NN will pass: Obviously, over the time interval between overflow frequency dividers 12 and 11, the public key 17 will pass the number of pulses, defined as LA „„, 7V - // „, TX-T Adch In case G., the first overflow pulse will come from frequency divider 11. In this case, the enumeration state will be