SU1658192A1 - Movable object simulator for operators training - Google Patents

Abstract

Translated fromRussian

Изобретение относитс  к автоматике , в частности к имитаторам подвижных объектов, и может быть использовано дл  подготовки операторов в автоматизированных системах управлени . Цель изобретени  - повышение точности работы имитатора и расширение его функциональных возможностей. Поставленна  цель достигаетс  путем реализации динамики моделировани  подвижных объектов в реальном масштабе времени. Техническое решение обеспечиваетс  за счет введени  двух регистров 5, 6, дешифратора 7, делител  частоты, группы элементов И, двух элементов ИЛИ, счетчика, компаратора,, двух сумматоров, п ти элементов задержки и блока пам ти. 3 ил.The invention relates to automation, in particular to simulators of moving objects, and can be used to train operators in automated control systems. The purpose of the invention is to improve the accuracy of the simulator and expand its functionality. The goal is achieved by implementing the dynamics of the simulation of moving objects in real time. The technical solution is provided by introducing two registers 5, 6, a decoder 7, a frequency divider, a group of AND elements, two OR elements, a counter, a comparator, two adders, five delay elements and a memory block. 3 il.

Description

Translated fromRussian

Иод об о е словоIodine on the word o

V.V.

//

Координаты местоположени  моделируемогоCoordinates of the simulated location

Хоэфсрициент труднолроходи- мости местностиHaurifricent of difficult terrain

объекта на местности на &QHHOM участкеobject on the ground on the & QHHOM plot

Фиг.ЗFig.Z

Составитель А.КарловCompiled by A. Karlov

Редактор Н.РогуличEditor N.Rogulich

Техред Л.ОлинныкTehred L.Olinnyk

Заказ 2861 -Тираж 289ПодписноеOrder 2861-Circulation 289Subscription

ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5VNIIPI State Committee for Inventions and Discoveries at the State Committee on Science and Technology of the USSR 113035, Moscow, Zh-35, Raushsk nab. 4/5

брем , необходимое 3/г  преодолени  данного учасглха моде- лируемб/м объектомthe burden required by 3 / g to overcome this area is modeled by the object

Корректор Л.ПилипенкоProofreader L. Pilipenko

Claims (1)

Translated fromRussian

Формула изобрете ни яClaimИмитатор подвижных объектов для тренажера операторов, содержащий первый регистр, Информационные выходы которого соединены с соответствующими входами первого дешифратора, выходы которого подключены к одним Входам элементов И первой группы, выходы которых соединены с входами первого элемента ИЛИ и соответствующими входами считывания первого блока памяти, второй регистр, информационные входы которого подключены к соответствующим выходам первого блока памяти, первый элемент И, первый и второй вхо· ды которого соединены с единичным выходом триггера и выходом генератора импульсов соответственно, первый элемент задержки, второй элемент И, один вход которого является первым синхровходом устройства, а выход соединен со счетным входом первого счетчика и входом второго элемента задержки, выход которого подключен к входу первого элемента задержки и одному входу второго элемента ИЛИ, третий элемент задержки,вход которого соединен с выходом первого элемента ИЛИ, а выход подключен к синхровходу второго регистра, и группу элементов ИЛИ, отличающийся тем, что, с целью повышения точности и расширения дидактических возможностей имитатора за счет реализации динамики положения подвижных объектов в реальном масштабе времени, в него введен второй блок памяти, вход управления считыванием которого подключен к выходу первого элемента задержки, а выход является первым информационным выходом имитатора, третий и четвертый регистры, информационные входы которых соединены с соответствующими выходами первого блока памяти, а синхровходы подключены к выходу третьего элемента задержки, второй дешифратор, входы которо го соединены с соответствующими информационными выходами третьего регистра, делитель частоты, вход которого соединен с выходом первого элемента И, вторая группа элементов И, одни входы которых подключены к соответствующим выходам делителя частоты, а другие соединены с соответствующими выходами второго дешифратора, третий элемент ИЛИ, входы которого подключены к выходам соответствующих элементов И второй группы, второй счетчик, счетный вход которого соединен с выходом третьего элемента ИЛИ, компаратор, входы первой и второй групп которого подключены к соответствующим выходам второго счетчика и четвертого регистра соответственно, а выход соединен с нулевым входом триггера, единичный выход которого подключен к другому входу второго Элемента И, первый сумматор, первый и второй информационные входы которого соединены с выходами соответственно первого счетчика и второго регистра, а выходы подключены к соответствующим адресным входам второго блока памяти, четвертый элемент задержки, вход которого подключен к выходу компаратора, четвертый элемент ИЛИ, один вход которого является вторым синхровходом имитатора, а выход соединен с синхровходом первого регистра, пятый элемент задержки, вход которого подключен к выходу четвертого элемента задержки, а выход соединен с установочными входами первого, второго, третьего и четвертого регистров, первого и второго счетчиков и первого сумматора, шестой элемент задержки, вход которого подключен к выходу четвертого элемента ИЛИ, а выход соединен с другими входами элементов И первой группы, второй сумматор, первый и второй информационные входы которого соединены с выходами соответственно первого регистра и второго счетчика, синхровход сумматора подключен к выходу четвертого элемента задержки, а его информационные выходы являются вторым информационным выходом имитатора и подключены к одним информационным входам элементов ИЛИ группы, другие входы которых являются информационным входом имитатора, а выходы подключены к соответствующим информационным входам первого регистра, седьмой элемент задержки, вход которого соединен с выходом пятого элемента задержки, а выход подключен к другому входу четвертого элемента ИЛИ, восьмой элемент задержки, вход которого соединен с выходом третьего элемента задержки, а выход подключен к единичному входу триггера и другому входу второго эле 5 мента ИЛИ, выход которого соединен с синхровходом первого сумматора.A moving object simulator for an operator simulator, containing a first register, the information outputs of which are connected to the corresponding inputs of the first decoder, the outputs of which are connected to one inputs of the elements AND of the first group, the outputs of which are connected to the inputs of the first OR element and the corresponding read inputs of the first memory block, the second register whose information inputs are connected to the corresponding outputs of the first memory block, the first element And, the first and second inputs of which are connected to a single output ohm of the trigger and the output of the pulse generator, respectively, the first delay element, the second element And, one input of which is the first clock input of the device, and the output is connected to the counting input of the first counter and the input of the second delay element, the output of which is connected to the input of the first delay element and one input of the second OR element, a third delay element, the input of which is connected to the output of the first OR element, and the output is connected to the sync input of the second register, and a group of OR elements, characterized in that, in order to increase and expanding the didactic capabilities of the simulator by realizing the dynamics of the position of moving objects in real time, a second memory block is inserted into it, the read control input of which is connected to the output of the first delay element, and the output is the first information output of the simulator, the third and fourth registers, information the inputs of which are connected to the corresponding outputs of the first memory block, and the clock inputs are connected to the output of the third delay element, the second decoder, the inputs of which are connected are connected with the corresponding information outputs of the third register, the frequency divider, the input of which is connected to the output of the first AND element, the second group of AND elements, some of whose inputs are connected to the corresponding outputs of the frequency divider, and the others are connected to the corresponding outputs of the second decoder, the third OR, the inputs of which connected to the outputs of the corresponding elements AND of the second group, the second counter, the counting input of which is connected to the output of the third OR element, a comparator, the inputs of the first and second groups of which are are connected to the corresponding outputs of the second counter and the fourth register, respectively, and the output is connected to the zero input of the trigger, the single output of which is connected to another input of the second Element And, the first adder, the first and second information inputs of which are connected to the outputs of the first counter and second register, respectively, and the outputs are connected to the corresponding address inputs of the second memory unit, the fourth delay element, the input of which is connected to the output of the comparator, the fourth element OR, one input of which is the second sync input of the simulator, and the output is connected to the sync input of the first register, the fifth delay element, the input of which is connected to the output of the fourth delay element, and the output is connected to the installation inputs of the first, second, third and fourth registers, the first and second counters and the first adder, the sixth element delays, the input of which is connected to the output of the fourth OR element, and the output is connected to other inputs of the AND elements of the first group, the second adder, the first and second information inputs of which are connected to the outputs of Accordingly, of the first register and the second counter, the adder clock is connected to the output of the fourth delay element, and its information outputs are the second information output of the simulator and connected to one information inputs of the OR elements of the group, the other inputs of which are the information input of the simulator, and the outputs are connected to the corresponding information inputs the first register, the seventh delay element, the input of which is connected to the output of the fifth delay element, and the output is connected to another input of the fourth element nt OR, the eighth delay element, the input of which is connected to the output of the third delay element, and the output is connected to a single input of the trigger and another input of the second element 5 OR, the output of which is connected to the clock input of the first adder.1 г в1 g inю пyu p/3 зацкос яоерл/ 3 zatskos yoerlИнп-с поггттора₁ Инп. опросаInp-s poggttora₁ Inp. surveyI Чип сиюр. —-| Г*->I Chip Siyur. —- | G * ->Инп. пуст ιInc. empty ιi Тмй; I*—i Tm; I * -1 и . Ит. сигар.1 and. It. cigars.звяке-^—*4 ιlittle bell^{- -} * 4 ιР* ! 31 |R* ! 31 |j Unn-с котаратора задержанныйj Unn-s carat delayed—— 11 » |-- 11 "|1 '1 /1 '1 /1 Инп-с сиюр(j суннарсвпора зад1 Inp-siyur(j sunnarsvpora assГ ------r------------'^;1 ^irwr*—11 ι * h 1G ------ r ------------ '^;1 ^ irwr * —1 1 ι * h 11 ί1 ίι Ит. пускаι It. launchι ΎίΓι ΎίΓ_j Нмл.сигар. строко 1 ί 1 1 I I_j Nml cigars. lines about 1 ί 1 1 IIНШ IT H 111 1NS IT H 111 111 4 A11 4 AEd выходEd exit mput-H mput-h11ttt tt tНа haode м ИИOn haode m aiВодобое словоWater wordФиг.2 >------V------Ноэсрфициент труднопроходимости местностиFig. 2> ------ V ------ No-deficient terrainВремя, необходимое оля преодоления данного участка моаелируемб/м объектомThe time required to overcome this area is moealizable / m objectИоординаты местоположения моделируемого ________ ______________ объекта на местности на донном участке Фиг. 3The coordinates of the location of the simulated ________ ______________ object on the ground in the bottom section of FIG. 3