Movatterモバイル変換


[0]ホーム

URL:


SU1571594A1 - Device for information exchange in multiprocessoring computing system - Google Patents

Device for information exchange in multiprocessoring computing system
Download PDF

Info

Publication number
SU1571594A1
SU1571594A1SU884473108ASU4473108ASU1571594A1SU 1571594 A1SU1571594 A1SU 1571594A1SU 884473108 ASU884473108 ASU 884473108ASU 4473108 ASU4473108 ASU 4473108ASU 1571594 A1SU1571594 A1SU 1571594A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
information
control
block
Prior art date
Application number
SU884473108A
Other languages
Russian (ru)
Inventor
Владимир Алексеевич Мельников
Вячеслав Сергеевич Харченко
Павел Иванович Кныш
Юрий Александрович Кичигин
Original Assignee
Войсковая Часть 32103
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 32103filedCriticalВойсковая Часть 32103
Priority to SU884473108ApriorityCriticalpatent/SU1571594A1/en
Application grantedgrantedCritical
Publication of SU1571594A1publicationCriticalpatent/SU1571594A1/en

Links

Landscapes

Abstract

Translated fromRussian

Изобретение относитс  к вычислительной технике и может быть использовано при построении высокопроизводительных матричных, конвейерных, систолических, векторных и других процессоров, в которых в процессе обработки происходит движение данных в вычислительной среде. Цель изобретени  - повышение достоверности передаваемой транзитной информации при одновременном сопр жении числа внешних св зей устройства. Дл  достижени  указанной цели в устройство введены блок 7 пам ти сигнатур и сумматор 9 по модулю два. Модификаци  сигнатур при передаче данных между процессорными элементами с контролем результата при получении сообщени  процессором-приемником, а также использование дисциплины передач вверх - вправо позвол ет реализовать указанные преимущества. 10 ил.The invention relates to computing and can be used in the construction of high-performance matrix, pipeline, systolic, vector and other processors, in which in the process of data processing occurs in the computing environment. The purpose of the invention is to increase the reliability of the transmitted transit information while simultaneously conjugating the number of external communications of the device. To achieve this goal, a signature memory block 7 and an adder 9 modulo two are inserted into the device. Modifying signatures when transferring data between processor elements with control of the result when a message is received by the receiving processor, as well as using the up-to-right discipline allows these advantages to be realized. 10 il.

Description

Translated fromRussian

Изобретение относитс  к вычислительной технике и может быть использовано при построении высокопроизводительных матричных, конвейерных, систолических, векторных и других процессоров, в которых в процессе обработки происходит движение данных в вычислительной среде, вычислительных систем с динамической архитектурой .The invention relates to computing and can be used in the construction of high-performance matrix, pipeline, systolic, vector and other processors, in which in the process of data processing occurs in the computing environment, computing systems with a dynamic architecture.

Цель изобретени  - повышение достоверности передаваемой транзитной информации при одновременном сокращении числа внешних св зей устройства .The purpose of the invention is to increase the reliability of the transmitted transit information while reducing the number of external connections of the device.

Сущность предлагаемого изобретени  состоит в следующем. Во врем  выполнени  программы i-Й процессорный элемент (ПЭ) вычислительной системы может выдавать в один из двух каналов команду передачи управлени  (команду обмена). Формат данной команды представл етс  в видеThe essence of the invention is as follows. During the execution of the program, the i-th processor element (PE) of the computing system may issue a control transfer command (exchange command) to one of two channels. The format of this command is in the form

кпр # кCRC # to

& ч on йе& h on ye

Г Д..YY

К пр - номер (код) ПЭ приемникаK pr - number (code) PE receiver

информации; Кinformation; TO

onon

- номер (код) операции, которую должен выполнить ПЭ приемник информации; S - код сигнатуры; v # - знак конкатенации (сцеплени ) .- the number (code) of the operation that the information receiver should perform; S is the signature code; v # is the concatenation (concatenation) character.

Каждому ПЭ, вход щему в состав вычислительной системы, присваиваетс  номер (идентификатор), определ ющий его местоположение в матрице ПЭ. Обмен командами передачи управлени  может производитьс  между ПЭ системы либо по строке ПЭ (слева направо), либо в столбце ПЭ (снизу ввеох). ПЭ, расположенные в одном столбце (строке ) образуют кольцевую структуру. Поэтому команда обмена с (q, V)TO ПЭ (q,V6 1, п) поступает либо на (q+1, )-й ПЭ (движение по строке ПЭ), либо на (q,+1)-ri ПЭ (движение по столбцу ПЭ). Очевидно, при организации двойного конвейера перемещени  информации между ПЭ системы организаци  движени  вертикаль-горизонталь тождественна движению горизонталь- вертикаль. Пусть движение информации в матрице ПЭ будет организовано при принципу вертикаль-горизонталь При такой дисциплине организации взаимодействи  отдельных ПЗ характеры-Each PE that is part of a computer system is assigned a number (identifier), which determines its location in the PE matrix. The exchange of control transfer commands may be performed between the PE system either along the PE line (from left to right) or in the PE column (from the bottom). PE, located in the same column (row) form a ring structure. Therefore, the exchange team with (q, V) TO PE (q, V6 1, p) comes either to (q + 1,) th PE (moving along the PE line) or to (q, + 1) -ri PE ( movement on the column PE). Obviously, when organizing a double conveyor of information transfer between the PE systems, the organization of the movement of the vertical-horizontal is identical to the movement of the horizontal-vertical. Let the movement of information in the PE matrix be organized with the vertical-horizontal principle. With such a discipline, the organization of the interaction of individual PZ characters

00

5five

00

5five

00

5five

00

5five

00

5five

стикой маршрута продвижени  информации может служить некоторое число (сигнатура).The number of a signature (signature) can serve as a stitch of the route of the information.

При выдаче команды обмена дополн етс  из отдельного блока пам ти сигнатурой, идентифицирующей путь прохождени  информации между ПЭ. При поступлении сообщени  на соседний ПЭ системы определ етс , ему ли предназначена поступивша  информаци . Определение принадлежности информации происходит путем сравнени  кода ПЭ приемника информации с кодом (идентификатором) ПЭ. При несовпадении этих кодов поступивша  ишЬорма- ци  отправл етс  к следующему ПЭ и т.д. до совпадени  кодов либо Е столбце, либо в строке П З.When issuing an exchange command, it is supplemented from a separate memory block with a signature that identifies the information path between the PEs. When a message arrives at a neighboring PE system, it is determined whether the incoming information is intended for it. The determination of the ownership of information occurs by comparing the code PE of the receiver of information with the code (identifier) PE. If these codes do not match, the received inscription is sent to the next PE, etc. until the codes coincide either in the E column or in the RR row.

При совпадении одного из двух кодов мен етс  направление продвижени  информации.When one of the two codes coincides, the direction of advancement of information changes.

При мере транзитного прохождени  информации код сигнатуры модифицируетс  идентификаторами (процессорных элементов) и направлени ми выдачи информации. При достижении ПЭ приемника информации (сообщени ) полученна  сигнатура должна быть нулевой в противном случае пройденный маршрут не соответствует требуемому и, .следовательно, произошла ошибка в назначении поступившего на обслуживание сообщени  (ошибка адреса).As information passes through, the signature code is modified by identifiers (processing elements) and directions for issuing information. Upon reaching the receiver's PE information (message), the received signature should be zero, otherwise the route passed does not correspond to the required one and, consequently, an error occurred in the assignment of the incoming service (address error).

При совпадении адресной части сообщени  с кодом-идентифукатором ПЭ и нулевой сигнатурой информаци  о коде операции заноситс  в буферный запоминающий блок дл  дальнейшего обслуживани  в соответствии с правилом: первым пришел - первым обслужен (организаци  типа ).When the address part of the message coincides with the code-identifier of PE and zero-signature, the information about the operation code is entered into the buffer storage unit for further service in accordance with the rule: first come - first served (organization type).

На фиг.1 представлена функциональна  схема устройства дл  обмена информацией в мультипроцессорной вычислительной системе; на фиг.2 - функциональна  схема блока пам ти сообщений (ВПС); на фиг. 5 - функциональна  схема блока выбо эа направлени  передачи информации БВНПИ); на фиг.4 - функциональна  с сема демуль- типлексора выдачи; на фиг . 5 «- функциональна  схема распредели гел  импульсов (РИ); на фиг. 6 - времеьные диаграммы функционировани  устройства; на фиг.7 - пример организации однородной вычислительной системы из отдельных процессорных элементов; на фиг.8 - пример кодировани  направ51Figure 1 shows the functional diagram of the device for the exchange of information in a multiprocessor computing system; Fig. 2 is a functional diagram of a message storage unit (PRT); in fig. 5 - functional block diagram of the selection of the direction of information transfer (BNNI); Fig. 4 shows the functionality of the issuance demultiplexer; in fig. 5 "- functional diagram of the distribution of the gel pulses (RI); in fig. 6 — time diagrams of device operation; figure 7 is an example of the organization of a homogeneous computing system of individual processor elements; FIG. 8 shows an example of encoding a direction51.

лений (i.j)-ro гфоцессорного элемента; на фиг.9 - пример кодировани  матрицы Ю однородной вычислительной системы размерности 3x3 и направ лений передач сообщений (команд)обмена ) от ПЭ (3,1) к ПЭ (1,3); на фиг.10 а - пример кода сигнатуры, хранимого в специальном блоке пам ти и используемого при передаче команды обмена от ПЭ (3,1) к ПЭ (1,3); на фиг.106- пример модификации кода сигнатуры при правильной (S) и неправильной (йи) передаче команды обмена.leny (i.j) -ro of a processor element; Fig. 9 shows an example of coding a matrix Yu of a uniform computing system of dimension 3x3 and directions for transferring messages (commands) of the exchange from PE (3.1) to PE (1.3); Fig. 10a shows an example of a signature code stored in a special memory block and used when transmitting an exchange command from PE (3.1) to PE (1.3); FIG. 106 is an example of modifying a signature code with correct (S) and incorrect (yi) transmission of the exchange command.

Устройство дл  обмена информацией в мультипроцессорной вычислительной системе (фиг.1) содержит первый 1, второй 2 и третий 3 блоки пам ти сообщений типа первым пришел - первым обслужен, мультиплексор 4, блок пам ти 5 константы, блок выбора направлени  передачи информации (БВНПИ) 6, блок пам ти 7 сигнатур,буферный регистр 8 с первым - третьим пол ми: 8.1 - адресным полем, 8.2 - операционным полем и 8.3 - контрольным полем (полем сигнатуры), сумматор по модулю два 9, демультиплексор 10 выдачи , демультиплексор 11 синхронизации , распределитель 12 импульсов, счетчик 13, дешифратор 14, триггер 15 управлени , коммутатор 16, блок элементов И 17, первый элемент И 18, второй элемент И 19, третий элемент И 20, триггер 21 контрол , элемент ИЛИ 22A device for information exchange in a multiprocessor computing system (Fig. 1) contains the first 1, second 2 and third 3 message memory blocks of the first-come-first-served type, multiplexer 4, memory block 5 constants, information transfer direction selection block (BIT) 6, the memory block 7 of signatures, the buffer register 8 with the first - the third field: 8.1 - the address field, 8.2 - the operational field and 8.3 - the control field (signature field), modulo two 9, the demultiplexer 10 of the issue, the demultiplexer 11 synchronization , distributor 12 pulses, with clock 13, decoder 14, control trigger 15, switch 16, AND 17 block, AND 18 first element, AND 19 third element, third AND 20 element, control trigger 21, OR 22 element

На фиг.1 обозначены также первый- третий 23-25 входы устройства,первый третий 2b-28 информационные выходы устройства, первый 29 и второй 30 управл ющие выходы.1, the first to third 23-25 inputs of the device, the first third 2b-28 information outputs of the device, the first 29 and second 30 control outputs are also indicated.

Первый 1 (второй 2, третий 3) блок пам ти сообщений (фиг.2) содержит демультиплексор 31, блок регистров 32.1-32.3 (где К - глубина очереди), группу блоков элементов ИЛИ 33.1 - ЗЗ.К-1, первый блок элементов И 34.1 - 34.К, второй блок элементов И 35.1 - 35.К, блок элементов ИЛИ 36.1-36.К, первый элемент И 37, второй элемент И 38, элемент НЕ 39.The first 1 (second 2, third 3) message memory block (FIG. 2) contains a demultiplexer 31, a block of registers 32.1-32.3 (where K is the queue depth), a group of blocks of elements OR 33.1 — ZZ.K-1, the first block of elements And 34.1 - 34.K, the second block of the elements And 35.1 - 35.K, the block of the elements OR 36.1-36.K, the first element And 37, the second element And 38, the element NOT 39.

Блок выбора направлени  передачи информации 6 (фиг.З) содержит первую 40 и вторую 31 схемы сравнени , неполный дешифратор 42, элемент И 43.The block for selecting the direction of information transfer 6 (Fig. 3) contains the first 40 and second 31 comparison circuits, the incomplete decoder 42, element AND 43.

594594

Демультиплексор 10 выдачи (фиг.4) содержит первый 44 и второй 45 блоки элементов И.The demultiplexer 10 issuance (figure 4) contains the first 44 and second 45 blocks of elements I.

Распределитель 12 импульсов (РИ) (фиг.5) содержит генератор 46 тактовых импульсов, счетчик 47, дешифратор 48, триггер 49.The distributor 12 pulses (RI) (figure 5) contains the generator 46 clock pulses, the counter 47, the decoder 48, the trigger 49.

Устройство дл  обмена информациQ ей в мультипроцессорной вычислительной системе предназначено дл  анализа поступающих сообщений от ПЭ на принадлежность поступившего сообщени  данному ПЭ, определени  направ5 лени  дальнейшего продвижени  информации в системе процессорных элементов , хранени  кодов сигнатур, их выдаче при формировании сообщени  другим ПЭ системы, модификации кодаA device for exchanging information with it in a multiprocessor computing system is designed to analyze incoming messages from the PE to the incoming message to this PE, determine the direction of further promotion of information in the system of processor elements, store signature codes, issue them when generating messages to other PE systems, modify the code

0 сигнатуры при транзитной передаче команд обмена и контрол  правильности прохождени  команды обмена между ПЭ вычислительной системы.0 signatures for the transit of exchange commands and control the correctness of the passage of the exchange command between the PE computing system.

Назначение основных элементов уст5 ройства состоит в следующем.The purpose of the main elements of the device is as follows.

Группа блоков пам ти сообщений 1-3 предназначена дл  хранени  команд обмена, поступивших дл  выдачи от собственного ПЭ и от соседних ПЭThe group of message memory blocks 1-3 is designed to store exchange commands received for issuing from its own PE and from neighboring PEs.

Q системы (от левого ПЭ при продвижении информации в строке ПЭ и от нижнего ПЭ при продвижении информации в столбце ПЭ).Q system (from the left PE when promoting information in the PE line and from the lower PE when promoting information in the PE column).

Блок пам ти 5 константы предназначен дл  хранени  кода адреса ПЭ,The memory block 5 is a constant for storing the address code PE,

5 идентифицируюшего его местоположение в матрице ПЭ системы, осуществл ющей обмен командами обмена.5 identifies its location in the matrix of the PE system that exchanges exchange commands.

Блок пам ти 5 константы может быть выполнен, например, в виде последовательного соединени  генератора константы - фиксированного кода (тумблерного регистра и т.п.) и блока элементов И, к второму входу которого подключен вход блока пам ти.The memory block 5 of the constant can be executed, for example, in the form of a serial connection of a constant generator — a fixed code (toggle register, etc.) and an AND block, to the second input of which the input of the memory block is connected.

00

5five

00

5five

Блок выбора направлени  передачи информации 6 предназначен дл  выбора и модификации направлени  выдачи 1 поступившей информации в зависимостиThe block for selecting the direction of information transfer 6 is intended for selecting and modifying the direction of issuing 1 received information depending on

от соотношени  кодов ПЭ источника приемника информации.on the ratio of PE codes of the source of information receiver.

Блок пам ти 7 сигнатур предназначен дл  хранени  кодов, определ ющих правильное прохождение команды обмена -в матрице ПЭ вычислительной сис- темы от данного ПЭ.The memory block 7 of signatures is designed to store codes that determine the correct passage of the exchange command in the matrix PE of the computing system from this PE.

Буферный регистр 8 предназначен дл  хранени  кода сообщени  на врем  его анализа и обработки.Buffer register 8 is designed to store the message code for the time of its analysis and processing.

7171

Сумматор по модулю два 9 предназначен дл  модификации поступившего кода сигнатуры кодом адреса ПЭ и признаком направлени  дальнейшего продвижени  команды обмена.Modulo two 9 is intended for modifying the incoming signature code with the address code PE and a sign of the direction of further progress of the exchange command.

Демультиплексор 10 выдачи предназначен дл  коммутации команды обмена на один выходов 27 или 28 устройства К аналогичным ПЭ системы.The demultiplexer 10 of the issuance is designed to switch the exchange command to one output 27 or device 28 of the same PE system.

Распределитель 12 импульсов предназначен дл  синхронизации работы устройства.The distributor 12 pulses is designed to synchronize the operation of the device.

Распределитель 12 импульсов формирует последовательность импульсов V. - с , Принцип действи  рас The distributor 12 pulses forms a sequence of pulses V. - with, the principle of action

Г) л S Ь5 пределител  12 по сн етс  временнойD) l S b5 limiter 12 is a temporary

диаграммой на фиг.6. Посредством генератора 46, который включаетс  единичным сигналом на входе, счетчика 47 с коэффициентом пересчета 5 формируетс  последовательность импульсов6. Through a generator 46, which is turned on by a single signal at the input of counter 47 with a conversion factor of 5, a sequence of pulses is generated.

Р 1 u 1 u зP 1 u 1 u C

иand

г1 Триггер 49 устанавливаетс  в единичное состо ние импульсов .Ј и обнул - ,етс  задним фронтом импульса С, формиру  удлиненный импульс 1}э , который  вл етс  стробирующим сигналом опроса блоков 5 и 7,r1 Trigger 49 is set to a single pulse state .Ј and zeroed - by the falling edge of pulse C, forming an elongated pulse 1} e, which is a gate signal for polling blocks 5 and 7,

Счетчик 13 совместно с дешифратором 14 служат дл  последовательного циклического опроса .блоков пам ти сообщений 1-3.Counter 13, together with decoder 14, are used for sequential cyclic polling of message memory blocks 1-3.

Коммутатор 16 предназначен дл  коммутации либо начального кода сигнатуры (при передаче команды обмена от данного ПЭ), либо модифицированного кода сигнатуры (при передаче команды обмена транзитом).The switch 16 is designed to switch either the initial signature code (when transmitting an exchange command from a given PE) or the modified signature code (when transmitting a transit exchange command).

Первый элемент И 18, триггер 21 контрол  предназначены дл  формировани  управл ющего сигнала при ненулевом коде сигнатуры полученной при поступлении сообщени  данному ПЭ.The first element 18 and the trigger 21 of the control are intended to form a control signal with a non-zero code of the signature obtained upon receipt of a message from this PE.

Элемент И 20 и обусловленные им св зи предназначены дл  формировани сигнала на обращение к блоку пам ти 7 сигнатур при выдаче информации от данного ПЭ.Element I 20 and its associated communications are intended to form a signal for accessing the signature memory 7 with the issuance of information from this PE.

В исходном состо нии элементы пам ти устройства наход тс  в нулевом состо нии.In the initial state, the memory elements of the device are in the zero state.

тt

Обмен информацией в вычислительной системе, состо щей из однотипных ПЭ (фиг.7), осуществл етс  в двух направлени х. По каждому из направлений блок пам ти сообщений (БП принимает команды обмена (фиг.1).The exchange of information in a computer system consisting of similar types of ESs (Fig. 7) is carried out in two directions. For each of the directions, the message storage unit (BP receives exchange commands (FIG. 1).

8eight

00

5five

00

5five

00

5five

00

5five

00

5five

Третий БПС предназначен рл  хранени  команд обмена от собственного ПЭ.The third BPS is designed for the storage of exchange commands from its own PE.

Команда обмена в зависимости от источника информации поступает на один из входов 23-25 устройства. Одновременно с командой обмена на этот вход поступает тактовый импульс.The exchange command, depending on the source of information, arrives at one of the inputs 23-25 of the device. Simultaneously with the exchange team, a clock pulse arrives at this input.

Поступивша  команда обмена заноситс - в блок приема сообщени  (БПС), HanpiiMep 1 (фиг.2). Так как блок регистров 32.1-32.К (где К - глубина очереди) находитс  в нулевом состо нии , то на выходах элементов И 34.1 - 34.К наход тс  сигналы логической единицы. Эти сигналы поступают на адресный вход демультиплексора 31 и разрешают тем самым запись поступившего сообщени  в первьй регистр очереди 32,1 состо ние этого регистра будет отличным от нулевого и тем самым будет подготовлен дл  записи очередного сообщени  второй регистр 32.2. При записи информации в регистр 32.1 блока приема сообщени  1 на выходе элемента IIE 39 по вл етс  сигнал логической единицы (фиг.2), который с выхода БПС 1 через элемент ИЛИ 22 (фиг.1) устанавливает триггер 15 управлени  в единичное состо ние. Единичное состо ние триггера 15 управлени  идентифицирует разрешение формировани  на выходах распределител  импульсов (РИ) 12 импульсов дл  синхронизации работы устройства.The incoming exchange command is entered into the message receiving unit (BPS), HanpiiMep 1 (FIG. 2). Since the block of registers 32.1-32.K (where K is the queue depth) is in the zero state, then at the outputs of the AND 34.1 elements are 34. To the signals of the logical unit. These signals are sent to the address input of the demultiplexer 31 and thus permit the entry of the received message to the first register of queue 32.1. The status of this register will be different from zero, and thus the second register 32.2 will be prepared to record the next message. When writing information to the register 32.1 of the message receiving unit 1, a signal of a logical unit (Fig. 2) appears at the output of element IIE 39, which from the output of BPS 1 through the element OR 22 (Fig. 1) sets the trigger 15 of the control to one state. The unit state of the control trigger 15 identifies the resolution of the formation at the outputs of the pulse distributor (PI) 12 pulses for synchronizing the operation of the device.

Синхронизаци  работы устройства происходит по импульсам, формируемым на первом - п том выходах распределител  12 (фиг.5) и представл ют собой п ть импульсных последовательностей (фиг.6). Такт (цикл) работы состоит из п ти фаз. Кажда  фаза работы устройства начинаетс  тактовым импульсом соответствующей импульсной последовательности.The synchronization of the operation of the device occurs on the pulses generated on the first - fifth outputs of the distributor 12 (Fig. 5) and represent five pulse sequences (Fig. 6). A work cycle (cycle) consists of five phases. Each device operation phase begins with a clock pulse of the corresponding pulse sequence.

По первому тактовому импульсу происходит обращение к соответствующему блоку пам ти сообщений 1-3 путем увеличени  содержимого счетчика 13 на единицу.On the first clock pulse, the corresponding message memory block 1-3 is accessed by increasing the content of the counter 13 by one.

По второму тактовому импульсу производитс  запись сообщеки  в буферный регистр 8.On the second clock pulse, a message is written to the buffer register 8.

По третьему тактовму импульсу происходит обращение к Елокам пам ти сигнатур 5 и констант 7.On the third clock pulse, the memory memory of signatures 5 and constants 7 is accessed.

По четвертому тактовому импульсу производитс  выдача комгнды обменаOn the fourth clock pulse, the exchange command is issued.

99

либо к соседним ПЭ системы, либо данному ПЭ дл  ее дальнейшей обработки .either to neighboring PE systems, or to this PE for its further processing.

По п тому тактовому импульсу производитс  сдвиг информации в блоке пам ти сообщений, из которого была сосчитана информаци  дл  анализа и контрол .On the fifth clock pulse, information is shifted in the message memory block, from which information was analyzed for analysis and control.

Далее такт (цикл) работы устройства повтор етс  путем обращени  к очередному блоку пам ти сообщений 1-3.Next, the device operation cycle (cycle) is repeated by referring to the next message memory unit 1-3.

Каждому ПЭ в системе присваиваетс  свой идентификатор - адрес, определ ющий местоположение ПЭ (номер строки и номер столбца в матрице процессорных элементов системы). Передаваема  информаци  состоит из трех частей адресной, операционной и контрольной. Адресна  часть представл ет собой код адреса ПЭ, которому предназначена данна  операционна  часть (код операции). Кон- трольна  часть слова представл ет собой код (сигнатуру), однозначно определ ющий путь между двум  ПЭ - передатчиком и приемником информации . По мере продвижени  команды обмена в матрице ПЭ происходит модификаци  сигнатуры, во-первых, кодом (идентификатором) транзитного ИЗ, и, во-вторых,направлением выдачи информации. При выдаче информации от данного ПЭ она дополн етс  кодом сигнатуры.Each PE in the system is assigned its own identifier — an address that determines the location of the PE (row number and column number in the matrix of processor elements of the system). The transmitted information consists of three parts: address, operational and control. The address part is the address code of the PE to which this operation part is intended (operation code). The control part of the word is a code (signature) that uniquely determines the path between the two PE - transmitter and receiver of information. As the exchange command advances in the PE matrix, the signature is modified, firstly, by the transit code Id of the transit IZ, and, secondly, by the direction of information output. When issuing information from this PE, it is supplemented with a signature code.

Выбор направлени  передачи информации осуществл етс  следующим образом. Адресна  часть поступившег сообщени  сравниваетс  с адресом (идентификатором) данного ПЭ по номерам строки столбца и определ етс  одно из трех возможных направлений передачи (два - на соседние ПЭ и третье - на обработку данному ПЭ) по следующему правилу.The choice of the direction of information transfer is carried out as follows. The address part of the received message is compared with the address (identifier) of this PE by column row numbers and one of three possible directions of transmission (two to neighboring PE and the third to processing this PE) is determined according to the following rule.

Пусть А и В коды адресов ПЭ источника информации по горизонтали и вертикали (строки и столбца) размщени  ПЭ в системе а С и Д - коды адресов ПЭ приемника информации.Процедура выбора направлени  передачи информации, реализуемой блоком 6, определ етс  таблицей.Let A and B be the address codes of the PE information source horizontally and vertically (row and column) of the PE spacing in the system and C and D are the address codes of the PE information receiver. The procedure for selecting the direction of information transfer implemented by block 6 is defined by the table.

В блоке пам ти 5 (фиг.13) записан код адреса (идентификатор) (код строки и код столбца) данного ПЭ относительно других ПЭ в однородной структуре вычислительной системы.In the memory block 5 (Fig. 13), the address code (identifier) (row code and column code) of this PE relative to other PEs is written in the homogeneous structure of the computing system.

594Ю594Y

При занесении информации команды обмена в блок пам ти сообщений 1 тактовый импульс с выхода распределител  12 (фиг.1) увеличивает содержимое счетчика 13 на единицу. На выходе дешифратора 14 инициируетс  единичный сигнал дл  опроса блока пам ти сообщений 1. Код с выходаWhen the information of the exchange command is entered into the message storage unit, 1 clock pulse from the output of the distributor 12 (Fig. 1) increases the contents of the counter 13 by one. A single signal is initiated at the output of the decoder 14 to poll the message memory 1. The code from the output

0 счетчика 13, поступа  на управл ющий (адресный ) вход мультиплексора 4, разрешает тем самым запись информации по второму импульсу с блока пам ти 1 в буферный регистр 8.0 of the counter 13, which is fed to the control (address) input of the multiplexer 4, thereby enables the recording of information on the second pulse from memory 1 into the buffer register 8.

5 Считываема  информаци  из блока пам ти 1 сообщений (фиг.1) состоит из трех частей - адресной, операционной и контрольной, которые занос тс  соответственно в пол  8.1,5 Readable information from the memory block 1 of messages (Fig. 1) consists of three parts — address, operational, and control, which are respectively written in field 8.1,

0 8.2 и 8.3 буферного регистра 8.0 8.2 and 8.3 buffer register 8.

Отличие функционировани  ПЭ в режиме передачи команды обмена от собственного ПЭ заключаетс  в следующем . Команда обмена в передаваемомThe difference in the functioning of the PE in the transfer mode of an exchange command from its own PE is as follows. Exchange command in transmitted

5 сообщении должна быть дополнена контрольной информацией (сигнатурой) в зависимости от кода (номера) ПЭ приемника , информации. Все сигнатуры прохождени  команд обмена от данно0 го ПЭ записаны в блоке пам ти сигнатур 7. В поле 8.3 буферного регистра 8 находитс  нулева  контрольна  информаци .5 message must be supplemented with control information (signature), depending on the code (number) of the PE receiver, information. All signatures for exchanging instruction commands from this PE are recorded in signature storage unit 7. In field 8.3 of buffer register 8, there is zero control information.

Счетчик 13 будет находитьс  в со , сто нии, определ ющем обращение к блоку пам ти сообщений 1. На соответствующем выходе дешифратора 14 будет сигнал логической единицы. Этот сигнал поступает на управл ющий входThe counter 13 will be in co-position, which determines the access to the message memory block 1. At the corresponding output of the decoder 14 there will be a signal of a logical unit. This signal is sent to the control input.

д коммутатора 16 и разрешит прохождение чего него информации с выхода блока пам ти 7 сигнатур. Очередной импульс 3 с выхода распределител  12 поступает на управл ющий вход блока пас м ти 7 сигнатур и производитс  считывание из него информации по адресу, хранимому в поле 8.1 буферного регистра 8.The switch 16 and will allow the passage of information from the memory of the memory of 7 signatures. The next impulse 3 from the output of the distributor 12 is fed to the control input of the block of pass 7 of signatures and information is read from it at the address stored in field 8.1 of the buffer register 8.

Код сигнатуры с выхода блока пам ти 7 через коммутатор 16 поступает на информационный вход демультиплек- сора 10. Кроме кода, сигнатуры на информационный вход демультиплексора 10 поступает информаци  о кодах адреса ПЭ приемника информации и кода операции . Сформированна  команда обмена выдаетс  на один из двух выходов 27 или 28 к соседним ГО вычислительной системы (фиг.1,7).The signature code from the output of the memory block 7 through the switch 16 is fed to the information input of the demultiplexer 10. In addition to the code, the signatures to the information input of the demultiplexer 10 also receive information about the address codes PE of the information receiver and the operation code. The generated exchange command is issued to one of the two outputs 27 or 28 to the neighboring GOs of the computing system (Fig. 1.7).

00

11eleven

Выбор направлени  передачи команды обмена от д анного ПЭ осуществл - тс  блоком выбора направлени  передачи информации (БВНПИ) 6 (фиг.1,3). На основе сравнени  двух кодов адре- tcoB ПЭ на схемах сравнени  40 и 41 г(фиг.З) БВИГШ Ь на выходе неполного дешифратора 42 образуетс  в соответствии с таблицей формируетс  признакThe selection of the direction of the transfer of the exchange command from this PE is carried out by the block for selecting the direction of information transfer (BVNPI) 6 (FIG. 1.3). Based on the comparison of the two codes of the addressco PE in the comparison circuits 40 and 41 g (FIG. 3) of the BIGS L, the sign of the incomplete decoder 42 is formed in accordance with the table.

1, если требуетс  передать tf информацию вверх,1, if it is required to transmit tf information up,

О, если требуетс  передать информацию вправо.Oh, if you want to transfer information to the right.

Сформированный признак направлени  выдачи информации с выхода БВНПИ 6 (фиг.1) поступает на адресные (управл ющие ) входы демультиплексоров 10 и 11. Очередной импульс . с выхода распределител  12 через демуль- типлексор 11 поступает на соответствующий выход дл  синхронизации записи сообщени  в блок пам ти сообщени  1 (3) соседнего ПЭ. Далее ПЭ функционирует аналогично описанному.The formed indication of the direction of information output from the BNNPI 6 output (Fig. 1) goes to the address (control) inputs of the demultiplexers 10 and 11. The next impulse. from the output of the distributor 12 through the demultiplexer 11 is fed to the corresponding output to synchronize the recording of the message in the memory block of message 1 (3) of the neighboring PE. Further, PE functions as described.

При обработке команды обмена от соседних ПЭ, происходит обращение к соответствующему блоку пам ти сообщений 2 или 3, Через мультиплексор 4 команда обмена заноситс  в буферный регистр 3. При этом в поле 8.3 находитс  код сигнатуры.When processing an exchange command from neighboring PEs, the corresponding message memory block 2 or 3 is accessed. Through multiplexer 4, the exchange command is entered into the buffer register 3. In this case, the signature code is found in field 8.3.

При передаче информации транзистом код сигнатуры S при прохождении ПЭ будет промодифицирован, во-первых , кодом адреса идентификатором) ПЭ и, во-вторых, кодом направлени  выдачи информации. Модификаци  кода сигнатуры, поступающего с выхода пол  8.3 буферного регистра 8, происходит на блоке свертки по модулю два 9, поступающим признаком направлени  передачи направлени  у с выхода БВНПИ 6 и кодом адреса ПЭ с выхода блока пам ти 5. Полученна  сигнатура с выхода блока элементов суммы по модулю два 9 через коммутатор 16 поступает дл  дальнейшей ее передачи совместно с адресной и операционной част ми команды обмена к соседнему ПЭ. Далее устройство функционирует аналогично описанному. По мере продвижени  команды обмена в матрице ПЭ системы к ПЗ приемнику информации будет происходить модификаци  сигнатуры.When a transistor transmits information, the signature code S when passing through the PE will be modified, first, with the address code identifier PE and, second, with the direction code. Modification of the signature code, coming from the output of field 8.3 of buffer register 8, occurs on the convolution block modulo two 9, an incoming sign of the direction of transmission of the direction from the output of the BVNPI 6 and the address code PE from the output of the memory block 5. The resulting signature from the output of the sum elements block modulo two 9 through the switch 16 comes for its further transmission together with the address and operational parts of the exchange command to the neighboring PE. Further, the device operates as described. As the exchange command advances in the matrix of the PE system to the PZ information receiver, the signature will be modified.

При совпадении кодов адресов ПЭ приемника информации с адресной частью команды обмена на выходах ров20If the address codes of the receiver of information receiver coincides with the address part of the exchange command at the outputs of d.

2525

157159412157159412

но первой 40 и второй 41 схем сравнени  блока 6 (фиг.З) формируютс  сигналы логической единицы. На выхо- , де элемента И 43 будет также сигнал логической единицы. Этот сигнал сbut the first 40 and second 41 comparison circuits of block 6 (Fig. 3) form the signals of a logical unit. At the output of element 43, there will also be a signal of a logical unit. This signal from

выхода блока 6 выбора направлени  передачи информации (фиг.З) поступает на управл ющий вход-блока элементовthe output of block 6 for selecting the direction of information transfer (Fig. 3) is fed to the control input block of elements

10 И 17 и разрешает тем самыч при поступлении импульса с выхода распределител  12 прохождение оаерационной части (кода операции) с выхода пол  8.2 буферного регистра 8 на выход10 And 17 and allows those Samych when a pulse arrives from the output of the distributor 12, the passage of the operational part (operation code) from the output of the field 8.2 of the buffer register 8 to the output

5 26 дл  последующей записи, например в буферный запоминающий б ток дл  дальнейшей обработки данных ПЭ. 5 26 for subsequent recording, for example, into a buffer storage current for further processing of PE data.

Кроме того, управл ющий сигнал с выхода блока выбора направлени  передачи информации 6 постуиает на управл ющий вход синхронизации триггера 21 поворота. На входз элемента И 18 с нулевых выходов пол  8.3 буферного регистра 8 поступает код сигнатуры. Отсутствие ошибки в прохождении команды обмена в матрице ПЭ системы будет при S О0..00, в противном случае маршрут прохождени  сообщени  будет отличным от за30 планированного. При нулевой сигнатуре S 00...0 на выходе элемента И 18 будет сигнал логической единицы , идентифицирующий правильность прохождени  команды обмена, а следо35 вательно, и правильность принадлежности поступившего на обслуживание запроса. Этот сигнал поступает на инверсный S-вход триггера 21 контрол  и не измен ет его состо ни .In addition, the control signal from the output of the transmission direction selection block 6 is supplied to the control input of the trigger trigger 21. At the entrance of the element And 18 from zero outputs field 8.3 of the buffer register 8 receives the signature code. The absence of an error in the passage of the exchange command in the matrix of the PE system will be at S 00..00, otherwise the message passing route will be different from the planned one. With a zero signature S 00 ... 0, at the output of the element And 18 there will be a signal of a logical unit identifying the correctness of the exchange command, and therefore, the correctness of the belonging to the request received for servicing. This signal is fed to the inverse S input of the trigger 21 of the control and does not change its state.

40 При S Ј 00...0 сигнал логического нул  с выхода элемента И 18 (фиг,1) установит триггер 21 контрол  в единичное состо ние. На пр мом выходе триггера 21 контрол  будет сигнал40 When S Ј 00 ... 0, the logical zero signal from the output of the And 18 element (FIG. 1) will set the trigger 21 of the control to one state. At the direct output of the trigger 21 control there will be a signal

45 логической единицы, поступающий на выход 30 устройства.45 logical units arriving at the output 30 of the device.

После обслуживани  поступивших на обработку в блоки пам ти 1-3 сообщений (фиг„1,2) на выходе элемен50 тов НЕ 39 будет сигнал логического нул . Этот сигнал на выходе элемента ИЛИ 22 образует сигнал логического нул , который поступает на инверсный вход элемента И 19 и разрешает тем самым при выдаче последней команды обмена на соседний ПЭ или данному ПЭ импульсом с выхода распределител  12 обнуление триггера 15 управлени . На этом анализ и контроль,After servicing the messages received for processing in the memory blocks 1–3 (Figs. 1, 2), the output of the NOT 39 elements will be a logical zero signal. This signal at the output of the element OR 22 forms a logical zero signal, which arrives at the inverse input of the element AND 19 and thereby enables the resetting of the control trigger 15 by issuing the last exchange command to the neighboring PE or this PE by a pulse from the output of the distributor 12. On this analysis and control,

5555

1313

1one

поступивших команд обмена завершаетс .incoming exchange commands are terminated.

Пусть имеетс  матрица процессорных элементов (ПЭ) системы размерности М 3x3 (фиг.9). Пусть необходимо передать команду обмена от ПЭ с номером (3.1) к ПЭ с номером (1.3). В этом случае из блока пам ти сигнатур будет сосчитан контрольный код S 011001 (фиг.Юа). При правильном прохождении информации оставша с  сигнатура S S n 000000 (фиг.106). Допустим, что при поступлении информации в ПЭ с номером (2.2 ( фиг.9) адресна  часть будет изменена (001011) -S- (010011). В этом случа произойдет изменение прохождени  информации и сообщение будет передано на ПЭ с номером (2,3) вместо ПЭ с номером (1,3). Без реализации средст контрол  прохождени  сообщение будет прин то к исполнению и в системе произойдет искажение обрабатываемой информации.Suppose there is a matrix of processor elements (PE) of a system of dimension M 3x3 (Fig. 9). Let it be necessary to transfer the exchange command from PE with number (3.1) to PE with number (1.3). In this case, control code S 011001 will be read from the signature storage unit (Fig. Ia). With the correct passage of information remaining with the signature S S n 000000 (Fig.106). Assume that when information is received in PE with the number (2.2 (Fig. 9), the address part will be changed (001011) -S- (010011). In this case, the passage of information will change and the message will be transmitted to PE with the number (2.3 ) instead of PE with number (1.3). Without the implementation of the transmission control tool, the message will be accepted for execution and the system will distort the processed information.

В предлагаемом устройстве оставша с  сигнатура S ...O 001001 и будет сформирован признак неверного прохождени  информации. По данному признаку возможно обращение, например, к диагностической процедуре .In the proposed device, the remainder with the signature S ... O 001001 will form a sign of incorrect information passing. On this basis, it is possible to refer, for example, to a diagnostic procedure.

Claims (1)

Translated fromRussian
Р Формула изобретени Formula of InventionУстройство дл  обмена информацией в мультипроцессорной вычислительной системе,содержащее три блока пам ти сообщений, мультиплексор, буферный регистр, блок пам ти константы , счетчик, дешифратор, демульти- плексор выдачи, блок выбора направлени , передачи информации, блок элементов И, распределитель импульсов, коммутатор, демультиплексор синхронизации , триггер контрол , триггер управлени , три элемента И и элемент ИЛИ, причем информационные входы первого, второго и третьего блоков пам ти сообщений  вл етс  первым вторым и третьим информационными входами устройства соответственно, первые управл ющие входы первого, второго и третьего блоков пам ти сообщений  вл ютс  первым, вторым и третьим управл ющими входами уст- ройства соответственно, вторые управл ющие входы первого, второго и третьего блоков пам ти сообщений соединены с первым выходом распределиA device for exchanging information in a multiprocessor computing system, comprising three message memory blocks, a multiplexer, a buffer register, a constant memory block, a counter, a decoder, an output demultiplexer, a direction selector block, information transfer, an AND block, a pulse distributor, a switch , a synchronization demultiplexer, a control trigger, a control trigger, three AND elements and an OR element, the information inputs of the first, second, and third message memory blocks being the first second and third, and The information inputs of the device, respectively, the first control inputs of the first, second, and third message storage units are the first, second, and third control inputs of the device, respectively, and the second control inputs of the first, second, and third message memory units are connected to the first output. distributed10ten1515159414159414тел  импульсовj третьи управл ющие входы первого,второго и третьего блоков пам ти сообщений соединены с первым, вторым и третьим выходамиpulse bodies; the third control inputs of the first, second, and third message memories are connected to the first, second, and third outputs5 дешифратора соответственно, информационные выходы первого, второго и третьего блоков пам ти сообщений соединены с первым, вторым и третьим информационными входами мультиплексора соответственно, управл ющие выходы первого, второго и третьего блоков пам ти сообщений соединены с первым , вторым и третьим входами элемента ИЛИ соответственно, выход эле- . мента ИЛИ соединен с входом установки единицы триггера управлени  и инверсным входом первого элемента И, выход которого подключен к входу установ2Q ки пол  триггера управлени , выход которого соединен с входом распределител  импульсов, второй выход которого соединен с управл ющим входом буферного регистра, информационный5 decoder, respectively, information outputs of the first, second, and third message storage units are connected to the first, second, and third information multiplexer inputs, respectively, control outputs of the first, second, and third message storage units are connected to the first, second, and third inputs of the OR element, respectively , exit ele. OR is connected to the installation input of the control trigger unit and the inverse input of the first element AND whose output is connected to the setup input2Q of the control trigger field, the output of which is connected to the input of the pulse distributor, the second output of which is connected to the control input of the buffer register, information25 вход которого подключен к выходу25 input is connected to the outputмультиплексора, третий выход распределител  импульсов соединен с пр мым входом первого элемента И и информационным входом демультиштексора синхронизации , четвертый выход распределител  импульсов соединен со счетным входом счетчика,выход которого соединен с управл ющим входом мультиплексора и входом дешифратора,первый выход которого соединен с уп35 равл ющим входом коммутатора и с первым входом второго элемента И, второй вход которого соединен с п тым выходом распределител  импульсов и управл ющим входом блока пам тиthe multiplexer, the third output of the pulse distributor is connected to the forward input of the first element I and the information input of the synchronization demultiplexer, the fourth output of the pulse distributor is connected to the counting input of the counter, the output of which is connected to the control input of the multiplexer and the decoder input, the first output of which is connected to the equalizer 35 the input of the switch and the first input of the second element I, the second input of which is connected to the fifth output of the pulse distributor and the control input of the memory unit40 константы, выход которого подключен к первому входу блока выбора направлени  передачи информации, первый выход которого  вл етс  первым управл ющим выходом устройства и соединен40 constants, the output of which is connected to the first input of the block for selecting the direction of information transfer, the first output of which is the first control output of the device and is connected45 с первым входом блока элементов И, управл ющим входом триггера контрол  и первым управл ющим входом демуль- типлексора синхронизации, второй управл ющий вход которого соединен с45 with the first input of the AND block, the control input of the control trigger and the first control input of the synchronization demultiplexer, the second control input of which is connected to50 вторым выходом блока выбора направлени  передачи информации и управл ющим входом демультиплексора выдачи , первый и второй выходы которого  вл ютс  первым и вторым информацион55 ными выходами устройства соответственно , выход блока элементов И  вл етс  третьим информационным выходом устройства, первый, второй и третий выходы демультиплексора синхронизации50 second output unit for selecting the direction of information transfer and control input of the output demultiplexer, the first and second outputs of which are the first and second information outputs of the device, respectively, the output of the block of elements I, the third information output of the device, the first, second and third outputs of the synchronization demultiplexer30thirty1515 вл ютс  первым, вторым и третьим управл ющими выходами устройства со- ртветственно, первый и второй информационные входы демультиплексора выдачи соединены с первым и вторым выходами буферного регистра соответственно , третий информационный вход демулйтиплексора выдачи соеди-  ен с выходом коммутатора, первый и Второй выходы буферного регистра соединены с вторым входом блока выбора направлени  передачи информации и вторым входом блока элементов И соответственно, третий выход буферного регистра соединен с входами третьего элемента И, выход которого подключен к информационному входу триггера контрол , выход которого  вл етс  вторым управл ющим выходом устройства, отличающеес  тем, что, с целью повышени  достоверности передаваемой транзитной информации при одновременном сохранении числа внешних св зей, устройство содержит блок пам ти сигнатур и сумматор по модулю два, причем выход второго .элемента И соединен с управл ющим входом блока пам ти сигнатур , адресный вход которого соеди157159416are the first, second and third control outputs of the device, respectively, the first and second information inputs of the output demultiplexer are connected to the first and second outputs of the buffer register, respectively, the third information input of the output demultiplexer is connected to the output of the switch, the first and second outputs of the buffer register connected to the second input of the block for selecting the direction of information transfer and the second input of the AND block, respectively, the third output of the buffer register is connected to the inputs of the third element And, the output of which is connected to the information input of the control trigger, the output of which is the second control output of the device, characterized in that, in order to increase the reliability of the transmitted transit information while simultaneously maintaining the number of external connections, the device contains a signature memory block and an adder module two, with the output of the second And element connected to the control input of the signature memory, whose address input is connected toнен с первым выходом буферного регистра , выход блока пам ти сигнатур соединен с первым входом коммутатора г второй вход которого соединен с выходом сумматора по модулю два, первый вход которого соединен с выходом блока пам ти константы, первый выход блока выбора направлени  JQ передачи информации и третий выход буферного регистра соединены с вторым и третьим входами сумматора по модулю два соответственно.with the first output of the buffer register; the output of the signature storage unit is connected to the first input of the switch; the second input of which is connected to the output of the modulo two adder, the first input of which is connected to the output of the constant memory unit, the first output of the information transmission direction selector JQ and the third the output of the buffer register connected to the second and third inputs of the modulo two, respectively.151520202525Фиг 2Fig 24646iiЈJ«о"about1oneЈJтt42424J4JдdФигЗFigzФиг 4FIG 4+ Bтts з с кs s skfour§ч -Чh-h«e o ts. .-. -. см-.с.-. « f t vr « w“E o ts. .-. -. cm -.s.-. "F t vr" w -цч . -chVj IVj i((кto((oossвatXXъъ±L -C2± L -C2ЈJ--000(1000 (1fU)fU)001(2)001 (2)ТTФиг. 8FIG. eightss© 001001 ffl© 001001 fflS- 000 000® ®OQ0001®001010® 000001®001011 01100iS- 000 000®®OQ0001®001010® 000001®001011 01100iиandSn Q1100i ©000000® 010 001® 000 000 ® .Sn Q1100i © 000000® 010 001® 000 000 ®.(booiooi&oooooi&ooiowQooo 001® 001011 000 ooo(booiooi & oooooi & ooiowQooo 001® 001011 000 oooSH 011001 ©000000® 010 001® 000 001® ©010010® 000001 ©010011 001001 000 000SH 011001 © 000000® 010 001® 000 001® © 010010® 000001 © 010011 001001 000 000Фиг. 10FIG. ten© 001001 ffl© 001001 ffl001011 01001011 01
SU884473108A1988-08-111988-08-11Device for information exchange in multiprocessoring computing systemSU1571594A1 (en)

Priority Applications (1)

Application NumberPriority DateFiling DateTitle
SU884473108ASU1571594A1 (en)1988-08-111988-08-11Device for information exchange in multiprocessoring computing system

Applications Claiming Priority (1)

Application NumberPriority DateFiling DateTitle
SU884473108ASU1571594A1 (en)1988-08-111988-08-11Device for information exchange in multiprocessoring computing system

Publications (1)

Publication NumberPublication Date
SU1571594A1true SU1571594A1 (en)1990-06-15

Family

ID=21395137

Family Applications (1)

Application NumberTitlePriority DateFiling Date
SU884473108ASU1571594A1 (en)1988-08-111988-08-11Device for information exchange in multiprocessoring computing system

Country Status (1)

CountryLink
SU (1)SU1571594A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
RU2142158C1 (en)*1994-04-281999-11-27Томсон Консьюмер Электроникс, Инк.Distributed computer system and client computer for such system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1179J64, кл. G 06 F 15/16, 1984. Авторское свидетельство СССР N 1312597, кл. О 06 Г 15/16, 1987.*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
RU2142158C1 (en)*1994-04-281999-11-27Томсон Консьюмер Электроникс, Инк.Distributed computer system and client computer for such system

Similar Documents

PublicationPublication DateTitle
US4412286A (en)Tightly coupled multiple instruction multiple data computer system
US3735365A (en)Data exchange system
SU1571594A1 (en)Device for information exchange in multiprocessoring computing system
US3719930A (en)One-bit data transmission system
US4023145A (en)Time division multiplex signal processor
SU1239724A2 (en)Device for exchanging data
SU1287172A1 (en)Device for generating message route in uniform computer system
RU1797096C (en)Distributed system for programmed control over production processes
SU1001074A1 (en)Interface
SU1481787A1 (en)Data exchange unit
SU1481901A1 (en)Serializer-deserializer
SU763882A1 (en)Processor and communication channels interface
SU1501080A1 (en)Arrangement for shaping message route in uniform computer system
SU1539789A1 (en)Processor of solid-state external memory of high-capacity computing system
SU962905A1 (en)Device for interfacing electronic computers
SU943695A1 (en)Computer system multi-channel communication device
SU1566362A1 (en)Multichannel device for control information exchange in computing system
SU1444800A1 (en)Arrangement for interfacing processors through common storage in multiprocessor system
SU1312596A1 (en)Adaptive data processing system
SU1233158A1 (en)Interface for linking using equipment with communication channels
SU896613A2 (en)Interface
SU1536383A1 (en)Device for servicing inquires
SU1026138A1 (en)Device for interfacing magnetic tape store to digital computer
SU1144099A1 (en)Microprogram device for data input/output
SU1508228A1 (en)Device for shaping message route in homogeneous computing system

[8]ページ先頭

©2009-2025 Movatter.jp