эоeo
0000
; Изобретение относитс к автоматике; , в частности к устройству дл О1 ображени информации на экране диспле , и может быть использовано в системах интерактивной машинной графики .; The invention relates to automation; in particular, to an O1 device for displaying information on a display screen, and can be used in interactive graphics systems.
Цель изобретени - повышение быст родействи устройства.The purpose of the invention is to increase the speed of the device.
На чертеже представлена блок-схе- устройства.The drawing shows a block diagram of the device.
j Устройство включает блок 1 сопр жени , блок 2 пам ти, блок 3 форми- рфвани видеосигналов, блок 4 индикации , выполненный в виде видеоконтрольного устройства, первый 5 и вто- рЬй 6 счетчики, мультиплексор 7, третий счетчик 8, блок 9 управлени и дешифратор 10.j The device includes an interfacing unit 1, a memory unit 2, a video signal shaping unit 3, a display unit 4 made in the form of a video monitor, the first 5 and second 6 counters, a multiplexer 7, the third counter 8, the control unit 9 and decoder 10.
: Устройство может работать в режи- обмена с ЭВМ с произвольной адре- с{ацией, в растровом и векторном ({функциональном) режимах. Работа устройства в режиме обмена с произволь- ной адресацией и в растровом режиме аналогична известному.: The device can operate in computer mode with an arbitrary address {ratation, in raster and vector ({functional) modes. The operation of the device in the exchange mode with arbitrary addressing and in raster mode is similar to the known one.
В векторном режиме построение изображени в блоке пам ти (запись информации в ОЗУ) осуществл етс одноэлементными векторами в восьми воз- ожных направлени х. В этом режиме Э раз р дах 0-2 передаваемых байтов Написана информаци о направлении Модификации адреса записи (смещени а элемент), в разр дах 3-6 - инормаци о ркости элемента, S разр де 7 - информаци о векторном режие записи в блок пам ти (режиме обена ) .In vector mode, the construction of the image in the memory block (recording information in the RAM) is performed by single-element vectors in eight air directions. In this mode, the E bytes are 0-2 transmitted bytes. Information on the direction of the write address modification (offset and element) is written; in sections 3-6, the element brightness information is written; S bit 7 is the information about the vector cut in the memory block. ti (huan mode).
Информаци с выходного регистра анных блока 1 поступает в дешифратор 10. Но сигналу Модификаци адреса предшествующему моменту записи в блок пам ти, выходные сигналы дешифратора 10 управл ют инкрементацией-декремен- тацией счетчиков 5 и 6.The information from the output register of block 1 goes to the decoder 10. But to the signal The modification of the address to the previous moment of writing to the memory block, the output signals of the decoder 10 control the increment-decrement of counters 5 and 6.
Таким образом, введение дешифратора позвол ет существенно повысить быстродействие устройства.Thus, the introduction of a decoder can significantly increase the speed of the device.
00
5five
00
5five
00
5five
00
5five
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU853985625ASU1418688A1 (en) | 1985-11-29 | 1985-11-29 | Information display apparatus |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU853985625ASU1418688A1 (en) | 1985-11-29 | 1985-11-29 | Information display apparatus |
| Publication Number | Publication Date |
|---|---|
| SU1418688A1true SU1418688A1 (en) | 1988-08-23 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU853985625ASU1418688A1 (en) | 1985-11-29 | 1985-11-29 | Information display apparatus |
| Country | Link |
|---|---|
| SU (1) | SU1418688A1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2119187C1 (en)* | 1990-06-01 | 1998-09-20 | Томсон Конзьюмер Электроникс, Инк. | Display system |
| Title |
|---|
| Авторское свидетельство СССР № 1300540, кл. G 09 G 1/00, 1985. Разработка устройства отображени дл ультразвукового вычислительного томографа. Отчет.по НИР. Л., ЛЭТИ, 1984.* |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2119187C1 (en)* | 1990-06-01 | 1998-09-20 | Томсон Конзьюмер Электроникс, Инк. | Display system |
| Publication | Publication Date | Title |
|---|---|---|
| KR960009655A (en) | Bit mapping on-screen display device for television receivers | |
| KR100196686B1 (en) | Device for high speed copying between frame buffers in dual buffer output display system | |
| SU1418688A1 (en) | Information display apparatus | |
| KR100319000B1 (en) | Pipelined Read / Write Operation in High-Speed Framebuffer Systems | |
| JPS61198293A (en) | Display signal conversion circuit | |
| KR100282519B1 (en) | Data read speed improvement circuit of flash memory | |
| SU1401447A1 (en) | Arrangement for displaying information on television indicator screen | |
| SU1658204A1 (en) | Device for data display on tv screen | |
| JPS5545246A (en) | Information receiving unit | |
| SU1196945A1 (en) | Device for displaying information | |
| JP2891429B2 (en) | Liquid crystal display controller | |
| SU1566372A1 (en) | Screen memory device | |
| SU1709385A1 (en) | Video signal generator | |
| SU1406634A1 (en) | Device for displaying graphic information | |
| SU1575230A1 (en) | Device for forming images | |
| SU1569869A1 (en) | Device for presenting information on screen of cathode-ray tube (crt) | |
| JPS61243492A (en) | Bit map display unit | |
| KR900004666B1 (en) | Write address oscillating circuit for pip memory | |
| SU1273935A1 (en) | Information output device | |
| JP3036112B2 (en) | Multi-screen display device | |
| SU1354241A1 (en) | Device for displaying information on television set screen | |
| JPH03269662A (en) | High speed memory access system | |
| SU1469519A1 (en) | Device for representing color graphic data on electron-beam tube screen | |
| SU1509985A1 (en) | Device for displaying radar information on crt screen | |
| JPS6258297A (en) | Frame memory control circuit for display unit |