RU2390918C1 - Precision operational amplifier - Google Patents

Abstract

FIELD: radio engineering. ^ SUBSTANCE: invention may be used as device for amplification of analogue signals, in structure of analogue microchips of various functional purpose (for instance, solving amplifiers with low values of zero shift EMF and its drift under action of temperature and radiation). Operational amplifier (OA) comprises input differential cascade (DC) (1) with the first (2) and second (3) collector outputs, current mirror (4), input of which is connected to the first (2) collector output of input DC (1), output transistor T (5), base of which is connected to the second (3) collector output of inlet DC (1), emitter is connected to bus (6) of supply source via the first (7) auxiliary resistor, and collector is connected to load circuit (8). Circuit comprises additional T (9) and circuit of potential shift (10), besides emitter of additional T (9) is connected to output of current mirror (4), collector is connected to the second collector output (3) of input DC (1), base is connected to emitter of output T (5), and input of current mirror (4) is connected to the first (2) collector output of input DC (1) via circuit of potentials shifting (10). ^ EFFECT: reduced shift voltage. ^ 4 dwg

Description

Translated fromRussian

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, решающих усилителях с малыми значениями эдс смещения нуля и его дрейфа в условиях воздействия температуры или радиации).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals in the structure of analog microcircuits of various functional purposes (for example, decision amplifiers with small values of the emf of zero offset and its drift under conditions of temperature or radiation).

В современной радиоэлектронной аппаратуре находят применение операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ с простейшей архитектурой, содержащие небольшое число элементов. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу устройств.In modern electronic equipment, operational amplifiers (op amps) with significant different parameters are used. A special place is occupied by op amps with the simplest architecture, containing a small number of elements. On their basis, for example, various classes of selective circuits are performed, where the number of low-power amplifiers can be measured in tens of units. The present invention relates to this type of device.

Наиболее близкой по технической сущности к заявляемому ОУ является классическая схема фиг.1 (патент США №4.410.859, fig.1), которая стала основой построения большого числа аналоговых устройств различного назначения, в том числе микросхем (574УД3, 153УД2, 1407УД3, СА3078 и др. [1-13]).The closest in technical essence to the claimed op-amp is the classical circuit of figure 1 (US patent No. 4.410.859, fig.1), which became the basis for constructing a large number of analog devices for various purposes, including microcircuits (574UD3, 153UD2, 1407UD3, CA3078 et al. [1-13]).

Существенные недостатки известного ОУ фиг.1 состоят в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля U_см и высокую нестабильность U_см вследствие воздействия температуры или радиации.Significant disadvantages of the known op-amp of Fig. 1 are that it has an increased value of the systematic component of the bias voltage of zero U_cm and high instability U_cm due to temperature or radiation.

Основная цель предлагаемого изобретения состоит в уменьшении U_см.The main objective of the invention is to reduce U_see

Поставленная цель достигается тем, что в операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 коллекторными выходами, токовое зеркало 4, вход которого связан с первым 2 коллекторным выходом входного дифференциального каскада 1, выходной транзистор 5, база которого связана со вторым 3 коллекторным выходом входного дифференциального каскада 1, эмиттер связан с шиной 6 источника питания через первый 7 вспомогательный резистор, а коллектор соединен с цепью нагрузки 8, предусмотрены новые элементы и связи - в схему введены дополнительный транзистор 9 и цепь смещения потенциала 10, причем эмиттер дополнительного транзистора 9 связан с выходом токового зеркала 4, коллектор - подключен ко второму коллекторному выходу 3 входного дифференциального каскада 1, база - соединена с эмиттером выходного транзистора 5, а вход токового зеркала 4 связан с первым 2 коллекторным выходом входного дифференциального каскада 1 через цепь смещения потенциалов 10.This goal is achieved by the fact that in the operational amplifier of figure 1, containing the inputdifferential stage 1 with the first 2 and second 3 collector outputs, acurrent mirror 4, the input of which is connected to the first 2 collector output of the inputdifferential stage 1, theoutput transistor 5, the base of which connected to the second 3 collector output of the inputdifferential stage 1, the emitter is connected to thebus 6 of the power source through the first 7 auxiliary resistor, and the collector is connected to theload circuit 8, new elements and connections are provided - an additional transistor 9 and a potential bias circuit 10 are introduced into the circuit, and the emitter of the additional transistor 9 is connected to the output of thecurrent mirror 4, the collector is connected to thesecond collector output 3 of the inputdifferential stage 1, the base is connected to the emitter of theoutput transistor 5, and thecurrent input mirror 4 is connected to the first 2 collector output of the inputdifferential stage 1 through a potential bias circuit 10.

Схема усилителя-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.The amplifier circuit of the prototype is shown in the drawing of figure 1. The drawing of figure 2 presents a diagram of the inventive device in accordance with the claims.

На чертеже фиг.3 показана схема ОУ-прототипа в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».The drawing of figure 3 shows a diagram of an op-amp prototype in the environment of computer simulation PSpice on models of integrated transistors of FSUE NPP Pulsar.

На чертеже фиг.4 показана схема заявляемого устройства в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».The drawing of figure 4 shows a diagram of the inventive device in a computer simulation environment PSpice on models of integrated transistors FSUE NPP "Pulsar".

Прецизионный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 коллекторными выходами, токовое зеркало 4, вход которого связан с первым 2 коллекторным выходом входного дифференциального каскада 1, выходной транзистор 5, база которого связана со вторым 3 коллекторным выходом входного дифференциального каскада 1, эмиттер связан с шиной 6 источника питания через первый 7 вспомогательный резистор, а коллектор соединен с цепью нагрузки 8. В схему введены дополнительный транзистор 9 и цепь смещения потенциала 10, причем эмиттер дополнительного транзистора 9 связан с выходом токового зеркала 4, коллектор - подключен ко второму коллекторному выходу 3 входного дифференциального каскада 1, база -соединена с эмиттером выходного транзистора 5, а вход токового зеркала 4 связан с первым 2 коллекторным выходом входного дифференциального каскада 1 через цепь смещения потенциалов 10.The precision operational amplifier of figure 2 contains an inputdifferential stage 1 with a first 2 and second 3 collector outputs, acurrent mirror 4, the input of which is connected to the first 2 collector output of the inputdifferential stage 1, theoutput transistor 5, the base of which is connected to the second 3 collector output of the inputdifferential stage 1, the emitter is connected to thebus 6 of the power source through the first 7 auxiliary resistor, and the collector is connected to theload circuit 8. An additional transistor 9 and a potential bias circuit are introduced into the circuit 10, and the emitter of the additional transistor 9 is connected to the output of thecurrent mirror 4, the collector is connected to thesecond collector output 3 of the inputdifferential stage 1, the base is connected to the emitter of theoutput transistor 5, and the input of thecurrent mirror 4 is connected to the first 2 collector output of the inputdifferential stage 1 through the potential bias circuit 10.

В качестве токового зеркала рекомендуется использовать повторители тока Вильсона и другие подсхемы, имеющие малую погрешность передачи входного токового сигнала.As a current mirror, it is recommended to use Wilson current repeaters and other subcircuits having a small error in the transmission of the input current signal.

Рассмотрим основные токовые соотношения для схемы фиг.2.Consider the main current relationships for the circuit of figure 2.

Если принять, что ток общей эмиттерной цепи входного дифференциального каскада 1 равен 2I₀, то токи выходов 2 и 3If we assume that the current of the common emitter circuit of the inputdifferential stage 1 is 2I₀ , then the currents ofoutputs 2 and 3

где I_б.р - ток базы входного n-р-n транзистора ДУ1.where I_bp is the base current of the input n-pn transistor DN1.

Учитывая, что коэффициент передачи по току токового зеркала 4 (например, схемы Вильсона) равен единице (K_i=1), можно найти ток эмиттера (I_э9) и ток коллектора (I_к9) транзистора 9Given that the current transfer coefficient of the current mirror 4 (for example, Wilson circuit) is equal to unity (K_i = 1), we can find the emitter current (I_e9 ) and the collector current (I_k9 ) of the transistor 9

где I_б.9 - ток базы транзистора 9.where I_b.9 is the base current of the transistor 9.

Следовательно, сумма токов в узле «А»Therefore, the sum of the currents in the node "A"

илиor

где I_б.5 - ток базы транзистора 5.where I_b.5 is the base current of thetransistor 5.

Уравнение (6) можно представить в видеEquation (6) can be represented as

где β₅≈β₉=20-50 - коэффициент усиления по току базы транзисторов 5 и 9.where β₅ ≈β₉ = 20-50 is the current gain of the base oftransistors 5 and 9.

Вследствие воздействия радиации β₅ и β₉ изменяются в несколько раз, однако и в этом случае I_p≈0.Due to the effect of radiation, β₅ and β₉ change several times, however, even in this case I_p ≈0.

Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны преобразования входного напряжения u_вx ДУ фиг.2 в выходной ток узла «А»As a result, this reduces U_cm , since the differential current I_p in the node “A” creates U_cm , which depends on the steepness of the conversion of the input voltage u_{in the} remote control of FIG. 2 into the output current of the node “A”

где r_э1=r_э2 - сопротивления эмиттерных переходов входных транзисторов дифференциального каскада 1.where r_e1 = r_e2 are the resistance of the emitter junctions of the input transistors of thedifferential stage 1.

Поэтому для схем фиг.2Therefore, for the schemes of figure 2

где φ_т - температурный потенциал.where φ_t is the temperature potential.

В ДУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см получается на порядок больше (фиг.3, U_см=1,08 мВ), чем в заявляемой схеме (фиг.4, U_см=86 мкВ).In the remote control prototype I_p ≠ 0, therefore, the systematic component of U_{cm is} obtained an order of magnitude greater (Fig. 3, U_cm = 1.08 mV) than in the claimed circuit (Fig. 4, U_cm = 86 μV).

Таким образом, заявляемое устройство имеет существенное преимущество в сравнении с прототипом.Thus, the claimed device has a significant advantage in comparison with the prototype.

Источники информацииInformation sources

1. Патент США №4.410.859, fig.1.1. U.S. Patent No. 4,410.859, fig. 1.

2. Патент США №4.721.920.2. US patent No. 4.721.920.

3. Патент США №4.783.637.3. US patent No. 4.783.637.

4. А.св. СССР №678639.4. A. St. USSR No. 678639.

5. Патент США №4.560.948.5. US Patent No. 4,560,948.

6. А.св. №1193773.6. A. St. No. 1193773.

7. Патент США №4.463.319.7. US patent No. 4.463.319.

8. Патент W003/063344A1.8. Patent W003 / 063344A1.

9. Патент США №5.343.164.9. US patent No. 5.343.164.

10. Патент США №4.417.216.10. US patent No. 4.417.216.

11. Патент США №5.365.191, fig.7.11. US patent No. 5.365.191, fig. 7.

12. Патент США №4.163.90812. US Patent No. 4.163.908

13. Патент Японии №54-37561, fig.1.13. Japanese Patent No. 54-37561, fig. 1.

Claims (1)

Translated fromRussian

Прецизионный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) коллекторными выходами, токовое зеркало (4), вход которого связан с первым (2) коллекторным выходом входного дифференциального каскада (1), выходной транзистор (5), база которого связана со вторым (3) коллекторным выходом входного дифференциального каскада (1), эмиттер связан с шиной (6) источника питания через первый (7) вспомогательный резистор, а коллектор соединен с цепью нагрузки (8), отличающийся тем, что в схему введен дополнительный транзистор (9) и цепь смещения потенциала (10), причем эмиттер дополнительного транзистора (9) связан с выходом токового зеркала (4), коллектор подключен ко второму коллекторному выходу (3) входного дифференциального каскада (1), база соединена с эмиттером выходного транзистора (5), а вход токового зеркала (4) связан с первым (2) коллекторным выходом входного дифференциального каскада (1) через цепь смещения потенциалов (10).A precision operational amplifier containing an input differential stage (1) with first (2) and second (3) collector outputs, a current mirror (4), the input of which is connected to the first (2) collector output of the input differential stage (1), the output transistor ( 5), the base of which is connected to the second (3) collector output of the input differential stage (1), the emitter is connected to the bus (6) of the power source through the first (7) auxiliary resistor, and the collector is connected to the load circuit (8), characterized in that an additional tra a resistor (9) and a potential bias circuit (10), the emitter of the additional transistor (9) connected to the output of the current mirror (4), the collector connected to the second collector output (3) of the input differential stage (1), the base connected to the emitter of the output transistor (5), and the input of the current mirror (4) is connected to the first (2) collector output of the input differential stage (1) through the potential bias circuit (10).

Images