RU2013802C1 - Generator of pseudorandom sequences of binary numbers - Google Patents

Abstract

FIELD: computer engineering. SUBSTANCE: generator of pseudorandom sequences of binary numbers includes clock pulse generator, m independent m-digit shift registers with modulo 2 adder in feedback circuit, m two-input AND gates, m-input OR gate, 1-digit counter, m-digit ring switch, k-digit shift register with modulo 2 adder in feedback circuit, two-input flip-flop, first and second two-input control elements, p-digit counter, m-digit ring switch, m two-input AND gates. EFFECT: increased speed of generation of uncorrelated pseudorandom binary numbers due to recording into generator k of k<m₁n₁-digit binary random number initiating automatic production in generator of m₁n₁-digit pseudorandom binary numbers for initial filling of m independent binary numbers. 1 dwg

Description

Translated fromRussian

Изобретение относится к вычислительной и информационной технике и может быть использовано при решении задач статистического моделирования на ЭВМ, а также в различных кодирующих устройствах, использующих некоррелированные псевдослучайные последовательности двоичных чисел. The invention relates to computing and information technology and can be used in solving problems of statistical modeling on a computer, as well as in various coding devices using uncorrelated pseudorandom sequences of binary numbers.

Известен рекурентный вероятностный преобразователь потока псевдослучайных двоичных чисел [1] , содержащий поочередно подключаемые на случайные интервалы времени управляемые датчики потоков случайных импульсов ДПСИ. A recurrent probabilistic pseudorandom binary number stream converter [1] is known that contains controllable sensors of random impulse flows of DPSIs, connected alternately at random time intervals.

Недостатком таких устройств является наличие в них большого числа управляемых ДПСИ или генераторов импульсов. The disadvantage of such devices is the presence in them of a large number of controlled DPSI or pulse generators.

Наиболее близким к рассматриваемому является датчик последовательностей псевдослучайных чисел на основе регистра сдвига с сумматором по модулю два в обратной связи [2] . Closest to the considered one is a pseudorandom number sequence sensor based on a shift register with an adder modulo two in feedback [2].

Недостатком их является наличие корреляционной зависимости в генерируемых двоичных числах из-за конечности максимального периода М при повторяемости циклов. Their disadvantage is the presence of a correlation dependence in the generated binary numbers due to the finiteness of the maximum period M with cycle repeatability.

Изобретение лишено перечисленных недостатков. The invention is devoid of the above disadvantages.

На чертеже приведена блок-схема предлагаемого генератора псевдослучайных последовательностей двоичных чисел. The drawing shows a block diagram of the proposed generator of pseudo-random sequences of binary numbers.

Генератор работает следующим образом. С генератора тактовых импульсов 1 на входы разрядных ячеек К разрядного регистра 2 с сумматором по мод. 2 в цепи обратной связи заносится короткое К-разрядное двоичное число. По сигналу "Пуск" триггер 3 "Пуск" устанавливается в единичное состояние, включая разрешающий потенциал на вторых входах элементов И 4 и 5. На первый вход элемента И 4 поступают тактовые импульсы с генератора 1 тактовых импульсов, которые проходят на вход последовательного сдвига К-разрядного регистра 2 сдвига. С выхода К-разрядного регистра 2 сдвига последовательность псевдослучайных двоичных чисел поступает на первый вход элемента И 5, которая при наличии разрешающего потенциала на его втором входе поступает на вход Р разрядного счетчика "единиц", следующих с переменной скважностью, и одновременно на вторые входы m элементов И 8. При заполнении Р-разрядного 6 счетчика "единиц" на его выходе с интервалами случайной длительности t ± Δ t, определяемыми дисперсией количества "единиц", поступающих в счетчик, вырабатывается импульс сброса счетчика, поступающий на вход управления сдвигом m разрядного кольцевого 7 переключателя, при переключении ячеек которого на первых входах элементов И 8 на время случайного интервала t ± Δ t устанавливаются поочередно разрешающие потенциалы, по которым на выходы соответствующих элементов И 8 в соответствии с наличием разрешающего потенциала на его входе поочередно проходят серии импульсов псевдослучайной последовательности для первоначального заполнения m независимых регистров 9 сдвига с сумматором по мод. 2 в цепи обратной связи. С выходов mn_i разрядных регистров 9 сдвига псевдослучайные последовательности двоичных чисел поступают на первые входы соответствующих элементов И 10, на вторые входы которых поступают поочередно разрешающие потенциалы с возбужденных ячеек m разрядного 13 кольцевого переключателя. Длительность разрешающего потенциала на входе элементов И 10 случайна, так как определяется интервалом случайной длительности t₁ ± Δ t, с которым следуют импульсы сброса при переполнении l-разрядного счетчика 1 2"единиц", вырабатываемых соответствующим регистром 9 сдвига, подключаемым в данный момент к входу элемента ИЛИ 11. Псевдослучайная последовательность двоичных чисел с выхода элемента ИЛИ 11, являющегося выходным элементом генератора, поступает на выход генератора и одновременно на вход l-разрядного счетчика 12 единиц. При заполнении l-разрядного счетчика 12 единиц на его выходе с интервалом случайной длительности t ± Δ t, определяемым дисперсией количества "единиц", требующихся для заполнения счетчика, вырабатывается импульс переполнения счетчика, поступающий на вход управления сдвигом m-разрядного кольцевого 13 переключателя. При переключении m-разрядного 13 переключателя на вторых входах элементов И 10 поочередно устанавливается разрешающий потенциал случайной деятельности t₁± Δ t, разрешающий прохождение "единиц" и "нулей" вырабатываемой последовательности соответствующего регистра 9 на вход элемента ИЛИ 11 и на выход генератора. В результате на выходе m-входного элемента ИЛИ 11 образуется некоррелированная псевдослучайная последовательность двоичных чисел, составленная из серии псевдослучайных двоичных чисел, вырабатываемых m независимыми n_i разрядными регистрами 9 сдвига максимального периода при их периодическом первоначальном заполнении случайными двоичными числами, вырабатываемыми К-разрядным регистром 2 сдвига максимального периода.The generator operates as follows. From theclock generator 1 to the inputs of the bit cells K bit register 2 with the adder mode. 2, a short K-bit binary number is entered in the feedback circuit. By the “Start” signal, trigger “3” is set to a single state, including the resolving potential at the second inputs of the elements And 4 and 5. The first input of the And 4 element receives clock pulses from theclock generator 1, which pass to the input of the sequential shift K-bit register 2 shift. From the output of the K-bit shift register 2, the sequence of pseudorandom binary numbers goes to the first input of the And element 5, which, if there is a resolving potential at its second input, goes to the input P of the bit counter of "units" following with a variable duty cycle, and simultaneously to the second inputs m elements And 8. When filling the P-bit 6 counter of “units” at its output with intervals of random duration t ± Δ t determined by the dispersion of the number of “units” entering the counter, a counter reset pulse is generated, incident on the shift control input m of thebit ring 7 of the switch, when switching the cells of which at the first inputs of the And 8 elements for a random interval t ± Δ t, successive resolving potentials are established, according to which the outputs of the corresponding And 8 elements in accordance with the presence of the resolving potential on it a series of pulses of a pseudo-random sequence pass through the input in turn for the initial filling of m independent shift registers 9 with the adder in mode. 2 in the feedback loop. From the outputs mn_{i of the} shift registers 9 of the shift, pseudo-random sequences of binary numbers go to the first inputs of the corresponding elements And 10, the second inputs of which receive alternately resolving potentials from the excited cells m of thebit 13 of the ring switch. The duration of the resolving potential at the input of AND 10 elements is random, since it is determined by an interval of random duration t₁ ± Δ t, with which reset pulses follow when the l-bit counter 1 2 "units" is overflowed, generated by the corresponding shift register 9, which is currently connected to the input of theOR element 11. The pseudo-random sequence of binary numbers from the output of theOR element 11, which is the output element of the generator, goes to the output of the generator and simultaneously to the input of the l-bit counter 12 units. When the l-bit counter is filled with 12 units at its output with an interval of random duration t ± Δ t determined by the dispersion of the number of “units” required to fill the counter, a counter overflow pulse is generated, which is input to the shift control input of the m-bit ring 13 switch. When switching the m-bit 13 switch at the second inputs of the AND 10 elements, the resolving potential of random activity t₁ ± Δ t is successively set, allowing the passage of “units” and “zeros” of the generated sequence of the corresponding register 9 to the input of theOR element 11 and to the output of the generator. As a result, at the output of the m-input element OR 11, an uncorrelated pseudo-random sequence of binary numbers is formed, composed of a series of pseudo-random binary numbers generated by m independent n_i bit registers 9 of the shift of the maximum period when they are periodically initially filled with random binary numbers generated by the K-bit register 2 shift of the maximum period.

Техническая эффективность предлагаемого генератора определяется повышением скорости выработки некоррелированных псевдослучайных последовательностей двоичных чисел за счет использования для первоначальной записи n_i разрядных двоичных чисел в m регистров сдвига короткого К-разрядного ( K < min n_i) случайного числа и его автоматического преобразования в m, n_i-разрядные псевдослучайные двоичные числа для первоначальной записи в m-независимые регистры сдвига максимального периода.The technical efficiency of the proposed generator is determined by increasing the speed of generating uncorrelated pseudorandom sequences of binary numbers due to the use of a short K-bit (K <min n_i ) random number shift register and its automatic conversion to m, n_i for initial recording of n_i bit binary numbers in m -bit pseudo-random binary numbers for initial recording in m-independent shift registers of the maximum period.

Claims (1)

Translated fromRussian

ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ДВОИЧНЫХ ЧИСЕЛ, содержащий датчики псевдослучайных чисел, первую группу элементов И, элемент ИЛИ, первый переключатель и генератор импульсов, причем выходы датчиков псевдослучайных чисел соединены с первыми входами элементов И первой группы, вторые входы которых подключены к выходам первого переключателя, выходы элементов И первой группы соединены с входами элемента ИЛИ, отличающийся тем, что в него введены второй переключатель, два элемента И, дополнительный датчик псевдослучайных чисел, вторая группа элементов И и триггер, вход установки в "1" которого является входом "Пуск" генератора, а прямой выход подключен к первым входам первого и второго элементов И, выход первого элемента И соединен с входом запуска дополнительного датчика псевдослучайных чисел, выход которого подключен к второму входу второго элемента И, выход которого соединен с первыми входами элементов И второй группы и со счетным входом первого счетчика, выход переполнения которого соединен с входом второго переключателя, выходы которого подключены соответственно к вторым входам элементов И второй группы и к входу установки в "0" триггера, выход генератора импульсов соединен с вторым входом первого элемента И и тактовыми входами датчиков псевдослучайных чисел, входы запуска которых подключены к выходам одноименных элементов И второй группы, выходы датчиков псевдослучайных чисел соединены с вторыми входами элементов И первой группы, выход элемента ИЛИ является выходом генератора и соединен со счетным входом второго счетчика, выход переполнения которого подключен к входу первого переключателя. Pseudorandom Binary Number Sequence Generator, comprising pseudorandom number sensors, a first group of AND elements, an OR element, a first switch and a pulse generator, wherein the outputs of the pseudo random number sensors are connected to the first inputs of the elements of the first group, the second inputs of which are connected to the outputs of the elements of the first switch, And the first group is connected to the inputs of the OR element, characterized in that a second switch, two AND elements, an additional pseudo-random number sensor are introduced into it , the second group of elements And and the trigger, the input of which is set to “1” of the generator, and the direct output is connected to the first inputs of the first and second elements And, the output of the first element And is connected to the start input of an additional pseudo random number sensor, the output of which connected to the second input of the second AND element, the output of which is connected to the first inputs of the AND elements of the second group and to the counting input of the first counter, the overflow output of which is connected to the input of the second switch, the outputs of which are connected respectively Indirectly to the second inputs of the AND elements of the second group and to the installation input in the “0” trigger, the output of the pulse generator is connected to the second input of the first AND element and the clock inputs of the pseudo-random number sensors, the trigger inputs of which are connected to the outputs of the same elements And the second group, the outputs of the pseudo-random sensors numbers are connected to the second inputs of the AND elements of the first group, the output of the OR element is the output of the generator and connected to the counting input of the second counter, the overflow output of which is connected to the input of the first switch ator.

Images