제1도(A)~(C)는 종래 기술에 다른 반도체 레이져의 제조 공정도.1 (A)-(C) is a manufacturing process chart of a semiconductor laser different from the prior art.
제2도(A)~(C)는 본발명에 따른 반도체 레이저의 제조공정도.2 (A) to (C) are manufacturing process diagrams of a semiconductor laser according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11, 31 : 반도체기판12, 32 : 제1클레드층11, 31: semiconductor substrate 12, 32: first clad layer
13, 33 : 활성층14, 34 : 제2클레드층13, 33: active layer 14, 34: second clad layer
15 : 열손상 방지층16, 36 : 식각마스크15: thermal damage prevention layer 16, 36: etching mask
17, 37 : 제1전류 차단층18, 38 : 제2전류 차단층17, 37: first current blocking layer 18, 38: second current blocking layer
19, 39 : 평탄화층20, 40 : 금속접촉층19, 39: planarization layer 20, 40: metal contact layer
41 : 매립층42 : 절연 전류 차단층41: buried layer 42: insulation current blocking layer
43 : 상부전극44 : 하부전극43: upper electrode 44: lower electrode
본 발명은 반도체 레이저의 제조방법에 관한 것으로서, 특히 반도체 기판상에 순차적으로 형성되어 있는 제1클레드층, 활성층 및 제2클레드층을 4단계에칭 방법으로 메사 에칭하여 활성층을 언더컷이 지도록 식각한후, 질량 수송(mass transport) 형상을 이용하여 언더컷을 메우는 별도의 전류차단층을 형성하여 열손상된 계면에서의 누설 전류를 감소시키고, 신뢰성을 향상시킬 수 있는 반도체 레이저의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor laser, and in particular, the first layer, the active layer, and the second clad layer formed on the semiconductor substrate are mesa-etched by a four-step etching method to etch the active layer undercut. After that, the present invention relates to a method of manufacturing a semiconductor laser capable of reducing leakage current at a thermally damaged interface and improving reliability by forming a separate current blocking layer that fills an undercut using a mass transport shape.
최근 반도체산업의 전반의 비약적인 발전에 의해 정보 통신의 필요성이 증대되고 있으며, 효과적인 정보통신을 위하여 송신 수단으로서 단일 파장이며, 직진성이 뛰어난 레이저(LASER ; light amplificiation by stimulated emission of radition)가 주목받고 있다. 상기 레이저는 레이저 매질의 종류에 따라 기체, 액체, 고체, 반도체 및 화학레이저로 나누어지며, 그중 반도체 레이저는 다른 레이저에 비해 구동 전류가 작고, 소형이며, 전류의 변화에 따라 빛의 세기 및 주파수를 직접 변조 할 수 있고, 레이저의 효율이 통상 70% 이상으로 매우 높으며, 광범위한 파장 영역을 갖는 등의 이점이 있어 레이저 프린터, 바코드 리더 등과 같은 사무용기기나 광통신 기기등에서 널리 사용되고 있다. 이러한 반도체 레이저는 발광 다이오드의 일종으로서, III -V족이나 II-IV족 화합물 반도체로 형성되며, 반도체 기판에 형성된 PN 접합에서 발생되는 단일 파장의 빛을 반사율이 다른 물질의 사이에서 증폭시키는 원리로서, 유기금속 화학기상증착(metal organic chemical vapor deposition; 이하 MOCVD라 칭함)방법이나, 액상 에피시티(liquid phase epitaxy; 이하 LPE라 칭함)등의 방법에 의해 성장되어 간다.Recently, due to the rapid development of the semiconductor industry, the necessity of information communication is increasing, and as a transmission means for effective information communication, a single wavelength and laser having excellent straightness (LASER; light amplificiation by stimulated emission of radition) has attracted attention. . The laser is classified into gas, liquid, solid, semiconductor, and chemical laser according to the type of laser medium. Among them, the semiconductor laser has smaller driving current and smaller size than other lasers, and changes the intensity and frequency of light according to the change of current. It can be directly modulated, the efficiency of the laser is usually very high, such as 70% or more, and has the advantage of having a wide wavelength range. Therefore, it is widely used in office equipment such as laser printers and bar code readers or optical communication equipment. Such a semiconductor laser is a kind of light emitting diode, and is formed of a III-V or II-IV compound semiconductor, and a principle of amplifying light having a single wavelength generated from a PN junction formed on a semiconductor substrate among materials having different reflectances. It is grown by a method such as metal organic chemical vapor deposition (hereinafter referred to as MOCVD), liquid phase epitaxy (hereinafter referred to as LPE).
그러나 현재의 반도체 레이저는 통상 550~650℃정도의 고온에서 2~3일간의 에피 성장에 의해 형성되는데, 공기중에 장기간 노출되는 등 제작 수율이 낮고, 장시간 사용할 때 특성이 저하되는 등의 신뢰성 문제가 있다.However, current semiconductor lasers are usually formed by epi growth for 2 to 3 days at high temperatures of about 550 to 650 ° C. However, reliability problems such as low production yields such as long-term exposure to air and deterioration of characteristics when used for long periods of time are encountered. have.
제1도(A)~(C)는 종래 기술에 따른 반도체 레이저의 제조 공정도로서, 반도체 기판으로서 InP 기판을 사용한 예이다.FIG. 1 (A)-(C) is a manufacturing process chart of the semiconductor laser which concerns on a prior art, and is an example using an InP substrate as a semiconductor substrate.
먼저, N+형 InP 반도체 기판(11) 상에 연속적으로 N+형 InP로된 제1클레드층(12), 불순물이 도핑되지 않은(intrinsic; 이하 I라 칭함)InGaAsP로된 활성층(13), P형 InP로된 제2클레드층(14) 및 InGaAsP로된 열손상 방지층(15)을 순차적으로 LPE 또는 MOCVD 방법으로 형성한다.(제1도 (A) 참조).First, the first cladding layer 12 of N+ type InP continuously on the N+ type InP semiconductor substrate 11, and the active layer 13 of InGaAsP which is not doped with impurities (hereinafter referred to as I). The second cladding layer 14 made of P-type InP and the thermal damage preventing layer 15 made of InGaAsP are sequentially formed by LPE or MOCVD (see FIG. 1 (A)).
그 다음, 상기 구조의 반도체 기판(11)을 냉각시킨 후, 상기 열손상 방지층(15)을 제거하고, 통상의 화학기상증착(이하 CVD라 칭함) 방법으로 산화막(도시되지 않음)을 증착한다. 그후, 상기 산화막을 사진 식각하여 반도체 레이저의 구동 영역이 될 부분을 보호하는 식각 마스크(16)를 형성한다. 그 다음 상기 식각마스크(16)에 의해 노출되어 있는 제2클레드층(14) 및 활성층(13) 전부와 제1클레드층(12)의 소정 두께를 메사 에칭하여 역삼각 형상의 메사 구조를 형성한다(제1도 (B) 참조).Then, after cooling the semiconductor substrate 11 of the above structure, the thermal damage prevention layer 15 is removed, and an oxide film (not shown) is deposited by a conventional chemical vapor deposition (hereinafter referred to as CVD) method. Thereafter, the oxide film is photo-etched to form an etching mask 16 that protects a portion to be a driving region of the semiconductor laser. Then, the mesa-etched mesa structure of all of the second cladding layer 14 and the active layer 13 exposed by the etching mask 16 and the first cladding layer 12 is mesa-etched to form an inverted triangular mesa structure. It forms (refer FIG. 1 (B)).
그 다음, 상기 메사구조의 반도체 기판(11)을 LPE 또는 MOCVD 성장 공정에 의해 상기 제1클레드층(12)의 상부에 P형 InP로된 제1전류 차단층(17)을 상기 활성층(13)의 측벽을 덮는 높이까지 형성하고, 상기 제1전류 차단층(17) 상에 상기 제2클레드(14)의 표면높이로 N+형 InP로된 제2전류 차단층(18)을 형성한다. 그 다음 상기 식각 마스크(16)를 제거한 후, 상기 제2클레드(14)과 제2전류 차단층(18) 상에 P+형 InP로된 평탄화층(19)과, P+형 InGaAsP로된 금속접촉층(20)을 순차적으로 형성한다.(제1도 (C) 참조).Next, the first current blocking layer 17 of P-type InP is formed on the first clad layer 12 by the LPE or MOCVD growth process of the semiconductor substrate 11 having the mesa structure. And a second current blocking layer 18 of N+ type InP at the height of the surface of the second clad 14 on the first current blocking layer 17. . Then, after removing the etching mask 16, the planarization layer 19 of P+ type InP and the P+ type InGaAsP on the second clad 14 and the second current blocking layer 18. The metal contact layer 20 is formed sequentially (refer FIG. 1 (C)).
그후, 상기 금속 접촉층(20) 상에 절연 전류 차단층(도시되지 않음)과, 상·하 전극(도시되지 않음)을 형성한다.Thereafter, an insulating current blocking layer (not shown) and upper and lower electrodes (not shown) are formed on the metal contact layer 20.
상기와 같이 종래기술에 따른 반도체 레이저는 메사 에칭된 클레드층들과 활성층의 계면이 장기간 공기중에 노출되고, 후속 성장 공정시의 열 손상에 의해 점결함 및 선결함이 발생되며, 소자의 수명이 단축되며, 누설전류가 증가되어 반도체 레이저의 신뢰성을 떨어뜨리는 문제점이 있다.As described above, in the semiconductor laser according to the related art, the interface between the mesa etched clad layers and the active layer is exposed to air for a long time, and point defects and predecisions are generated by thermal damage during the subsequent growth process, and the life of the device is shortened. And, there is a problem that the leakage current is increased to reduce the reliability of the semiconductor laser.
본발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 클레드층들과 활성층의 메사 에칭을 4단계로 실시하여 활성층이 언더컷이 지도록 한 후, 언더컷 부분을 질량수송 방법으로 메꾸어 매립층을 형성하고, 후속 공정을 진행하여 활성층의 계면이 공기 중에 노출되지 않도록하고, 후속 성장 공정에 의한 열손상을 방지하여 점결함 및 선결함의 발생을 방지하고, 누설 전류를 감소시키며, 소자의 수명을 증가시킬 수 있는 반도체 레이저의 제조 방법을 제공함에 있다.The present invention is to solve the above problems, the object of the present invention is to carry out the mesa etching of the cladding layer and the active layer in four steps to make the active layer undercut, and to fill the undercut portion by mass transport method buried layer And the subsequent process to prevent the interface of the active layer from being exposed to air, to prevent thermal damage by the subsequent growth process to prevent the occurrence of point defects and predefects, to reduce the leakage current, and to improve the life of the device It is to provide a method for manufacturing a semiconductor laser that can be increased.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체 레이저 제조방법의 특징은, 제1도전형의 반도체 기판상에 제1도전형의 제1클레드층과 인트린직 활성층 및 제2도전형의 제2클레드층을 순차적으로 형성하는 공정과, 상기 제2클레드층상에 식각마스크를 형성하는 공정과, 상기 식각 마스크에 의해 노출되어 있는 제2클레드층과 활성층 및 제1클레드층을 순차적으로 제거하여 상기 활성층이 언더컷이 지도록 형성하고 상기 제1클레드층은 소정 두께가 남도록하는 공정과, 상기 활성층의 언더컷이 진 부분을 메꾸는 매립층을 질량수송 방법으로 형성하는 공정과, 상기 제1클레드층의 측벽과 매립층의 측벽에 접하는 제2도전형의 제1전류 차단층을 상기 식각되고 남은 제1클레드층 상에 형성하는 공정과, 상기 제2클레드층의 측벽과 저바는 제1도전형의 제2전류차단층을 상기 제1전류 차단층 상에 형성하는 공정을 구비함에 있다.Features of the semiconductor laser manufacturing method according to the present invention for achieving the above object, the first conductive type of the first cladding layer and the intrinsic active layer and the second conductive type of the first conductive type semiconductor substrate Forming a second cladding layer sequentially; forming an etching mask on the second cladding layer; and a second cladding layer, an active layer, and a first cladding layer exposed by the etching mask. Forming the active layer so that the undercut is formed and leaving the predetermined thickness of the first cladding layer; forming a buried layer filling the undercut portion of the active layer by a mass transport method; Forming a first current blocking layer of a second conductivity type on the sidewall of the cladding layer and the sidewall of the buried layer on the etched and remaining first cladding layer; 1st challenge The consists in a second current blocking layer comprises a step of forming on said first current blocking layer.
이하, 첨부 도면을 참조하여 본발명에 따른 반도체 레이저의 제조방법을 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor laser according to the present invention will be described in detail with reference to the accompanying drawings.
제2도(A)~(C)는 본발명에 따른 반도체 레이저의 제조 공정도로서, 제1도(A)의 상태에서 후속 공정을 진행한 예이다.2 (A) to (C) are manufacturing process diagrams of the semiconductor laser according to the present invention, and are examples of a subsequent process performed in the state of FIG.
제2도(A)를 참조하면, 제1도전형의 II-IV족 또는 III-V족 반도체기판, 예를들어 N+형 InP로된 반도체 기판(31)상에 N+형 InP로된 제1클레드층(32), I형 InGaAsP로된 활성층(3), P형 InP로된 제2클레드층(34) 및 P형 InGaAsP로된 열손상 방지층(도시되지 않음)을 순차적으로 LPE 또는 MOCVD 방법으로 형성한후, 냉각시킨다. 이때 상기 제1 및 제2클레드층(32), (34)은 광증폭을 위하여 상기 활성층(33) 보다 굴절율이 큰 물질로 형성되며, 상기 열손상 방지층은 열에 약한 InP로된 제2클레드층(34)이 고온, 예를들어 550~650℃에서 성장된 후, 냉각되는 동안 공기중에 노출되는 것을 방지한다.Referring to FIG. 2A, the first conductive type II-IV or III-V semiconductor substrate, for example, the N+ type InP is formed on a semiconductor substrate 31 of N+ type InP. The first cladding layer 32, the active layer 3 made of type I InGaAsP, the second cladding layer 34 made of P type InP, and the thermal damage prevention layer made of P type InGaAsP (not shown) are sequentially LPE or After forming by MOCVD method, it is cooled. In this case, the first and second cladding layers 32 and 34 are formed of a material having a refractive index greater than that of the active layer 33 for optical amplification, and the thermal damage preventing layer is a second clad made of InP, which is weak in heat. After layer 34 is grown at high temperatures, for example 550-650 ° C., it is prevented from being exposed to air while cooling.
그다음 상기 제2클레드층(34) 상에 전류가 인가되어 빛이 발생되는 영역을 정의하기 위한 식각 마스크(36)를 산화막을 패턴잉하여 형성한 후, 상기 식각 마스크(36)에 의해 노출되어 있는 제2클레드층(34) 및 활성층(33)의 전부와 제1클레드층(32)의 소정두께를 선택 메사 에칭 방법으로 식각하여 상기 활성층(33)이 언더컷이진 역삼각형 구조를 형성한다.Then, an etch mask 36 is formed by patterning an oxide film to define an area where light is generated by applying a current on the second clad layer 34, and then exposed by the etch mask 36. All of the second cladding layer 34 and the active layer 33 and the predetermined thickness of the first cladding layer 32 are etched by a selective mesa etching method to form an inverted triangular structure in which the active layer 33 is undercut. .
이때 상기 활성층(33)은 상기 제2 및 제1클레드층(4), (32) 보다 과식각되어 언더컷이 지며, 상기 선택 메사 에칭 공정은 상기 제2클레드층(24)과 활성층(23) 및 제1클레드층(22)을 선택비가 우수한 식각 용액, 예를 들어 InP에는 HCI+2H3PO4, InGaAsP에는 3H2SO4+H2O2+H2O 식각 용액을 사용하여 순차적으로 식각한 후, 상기 활성층(23)을 다시 3H2SO4+H2O2+H2O 식각 용액으로 식각하여 언더컷이 지도록하는 4단계 식각방법을 사용하거나, 단지 처음의 식각 공정에서 언더컷이 지도록 3단계로 식각하여도 동일한 형상을 얻을 수 있다.In this case, the active layer 33 is overetched and undercut than the second and first cladding layers 4 and 32, and the selective mesa etching process is performed through the second cladding layer 24 and the active layer 23. ) And the first cladding layer 22 using an etching solution having a high selectivity, for example, using HCI + 2H3 PO4 for InP and 3H2 SO4 + H2 O2 + H2 O etching solution for InGaAsP. After etching, the active layer 23 is again etched with 3H2 SO4 + H2 O2 + H2 O etching solution using a four-step etching method to undercut, or only undercut in the first etching process The same shape can be obtained by etching in three steps.
제2도(B)를 참조하면, 상기 구조의 반도체 기판(31)을 MOCVD나 LPE장치에서 성장공정을 진행하여 상기 제1클레드층(24)상에 P형 InP로된 제1전류 차단층(37)과 N형 InP로된 제2전류 차단층(38)을 순차적으로 형성한다. 이때 상기 제1전류 차단층(37)은 상기 매립층(41)의 높이까지 성장되며, 상기 제2전류 차단층(38)은 상기 제2클레드층(34)의 표면의 높이로 성장된다.Referring to FIG. 2B, the semiconductor substrate 31 having the above structure is grown in a MOCVD or LPE device to form a first current blocking layer of P-type InP on the first clad layer 24. (37) and the second current blocking layer 38 made of N type InP are sequentially formed. At this time, the first current blocking layer 37 is grown to the height of the buried layer 41, the second current blocking layer 38 is grown to the height of the surface of the second clad layer 34.
또한 상기 제1전류 차단층(37)이 성장되기 직전에 질량 수송 현상에 의해 상기 언더컷이 진 활성층(33)의 측벽에 InP를 주성분으로하는 매립층(41)이 성장되어 상기 언더컷을 메운다.Also, immediately before the first current blocking layer 37 is grown, a buried layer 41 including InP as a main component is grown on the sidewall of the undercut active layer 33 by mass transport phenomenon to fill the undercut.
일반적으로 성장 공정은 융융된 물질들이 충분히 균일하게 되도록 일정온도, 예를들어 InP의 경우 600-700℃ 정도의 고온에서 30~40분 정도를 유지하는데, 이때 질량 수송 현상에 의해 매립층(41)이 성장된다. 상기 매립층(41)의 성장은 식In general, the growth process maintains about 30 to 40 minutes at a constant temperature, such as 600-700 ° C. for InP, so that the molten materials are sufficiently uniform. In this case, the buried layer 41 is formed by mass transport. Is grown. The growth of the buried layer 41 is
△P/P=C/T×R△ P / P = C / T × R
(여기서 △P는 분압, P는 압력, T는 온도, R은 곡률 그리고 C는 상수)로 표시되는 관계식에서 활성층(33)의 언더컷이진 부분은 분압이 낮으므로 질량 수송 현상에 의해 매립층(41)이 성장되는 것이다.(DELTA P is the partial pressure, P is the pressure, T is the temperature, R is the curvature and C is a constant) The undercut portion of the active layer 33 has a low partial pressure, so the buried layer 41 due to mass transport phenomenon This is to be grown.
그후, 상기 식각 마스크(36)를 제거하고, 통상의 반도체 레이저 제조 공정에 따라 상기 제2클레드층(34)과 제2전류 차단층(38)상에 P+형 InP로된 평탄화층(39)과, P+형 InGaAsP로된 금속접촉층(40)을 순차적으로 형성한다.Thereafter, the etching mask 36 is removed, and the planarization layer 39 of P+ type InP is formed on the second cladding layer 34 and the second current blocking layer 38 according to a conventional semiconductor laser manufacturing process. ) And a metal contact layer 40 made of P+ type InGaAsP.
제2도(C)를 참고하면, 상기 금속 접촉층(40)상에 접촉창을 갖는 산화막으로된 절연 전류 차단층(42)을 형성하고, 상기 절연 전류 차단층(42)의 상부에 P형 상부전극(43)을 각각 형성한 후, 상기 반도체 기판(31)의 뒷면을 갈아내(랩핑(lapping)하여) 소정의 두께로 만들고 상기 랩핑된 반도체 기판(31)의 하부에 N형 하부전극(44)을 형성한다.Referring to FIG. 2C, an insulating current blocking layer 42 made of an oxide film having a contact window is formed on the metal contact layer 40, and a P-type is formed on the insulating current blocking layer 42. After the upper electrodes 43 are formed, respectively, the back surface of the semiconductor substrate 31 is ground (lapping) to a predetermined thickness, and an N-type lower electrode (below) of the wrapped semiconductor substrate 31 is formed. 44).
상기에서 식각 마스크(36)는 제2전류 차단층(38)을 성장시킨 후에 제거하여 2번의 성장 공정을 거치게 되지만, 상기 식각 마스크(38)를 매립층(41) 형성 전에 제거하면, 한번의 성장 공정으로 형성할 수도 있다.The etching mask 36 may be removed after the second current blocking layer 38 is grown and subjected to two growth processes. However, when the etching mask 38 is removed before the buried layer 41 is formed, one growth process is performed. It can also be formed.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 레이저의 제조방법은, 반도체 기판상에 형성되어 있는 제1클레드층, 활성층 및 제2클레드층을 소정 부분만 남도록 선택 에칭하는 식각 공정시 상기 활성층이 언더컷이 지도록 식각한 후, 소정 온도 이상에서 발생되는 질량 수송현상을 이용하여 상기 언더컷을 메우는 매립층을 형성하였으므로, 활성층의 계면이 성장 공정 사이에서 공기중에 장시간 노출되지 않으며, 계면의 열손상을 방지하여 점결함이나 선결함을 방지하고, 누설전류를 방지하여 반도체 레이저의 수율 및 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, in the method of manufacturing a semiconductor laser according to the present invention, the active layer is formed during the etching process of selectively etching the first cladding layer, the active layer, and the second cladding layer formed on the semiconductor substrate so that only a predetermined portion remains. After the etching was performed to form the undercut, a buried layer filling the undercut was formed by using a mass transport phenomenon generated at a predetermined temperature or more, so that the interface of the active layer is not exposed to the air for a long time between the growth processes and prevents thermal damage of the interface. There is an advantage in that it is possible to prevent point defects or predefectures and to prevent leakage current to improve yield and reliability of semiconductor lasers.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930020577AKR970004499B1 (en) | 1993-10-06 | 1993-10-06 | A method for manufacture of semiconductor laser |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930020577AKR970004499B1 (en) | 1993-10-06 | 1993-10-06 | A method for manufacture of semiconductor laser |
| Publication Number | Publication Date |
|---|---|
| KR950012832A KR950012832A (en) | 1995-05-17 |
| KR970004499B1true KR970004499B1 (en) | 1997-03-28 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930020577AExpired - Fee RelatedKR970004499B1 (en) | 1993-10-06 | 1993-10-06 | A method for manufacture of semiconductor laser |
| Country | Link |
|---|---|
| KR (1) | KR970004499B1 (en) |
| Publication number | Publication date |
|---|---|
| KR950012832A (en) | 1995-05-17 |
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (en) | Semiconductor laser and method of manufacturing the same | |
| US4270096A (en) | Semiconductor laser device | |
| KR100247166B1 (en) | Semiconductor light emitting device | |
| KR100251348B1 (en) | RWG laser diode and its manufacturing method | |
| US4644551A (en) | Buried-type semiconductor laser | |
| US7184640B2 (en) | Buried heterostructure device fabricated by single step MOCVD | |
| KR970004499B1 (en) | A method for manufacture of semiconductor laser | |
| US20220123525A1 (en) | Semiconductor laser diode device and manufacturing method thereof | |
| US4653057A (en) | Semiconductor device for processing electro-magnetic radiation | |
| JP2737477B2 (en) | Manufacturing method of semiconductor laser | |
| Oe et al. | GaInAsP/InP planar stripe lasers prepared by using sputtered SiO2 film as a Zn‐diffusion mask | |
| KR0144491B1 (en) | A method for manufacturing semiconductor laser diode | |
| JPH07111361A (en) | Embedded semiconductor laser device and manufacturing method thereof | |
| JPH05218585A (en) | Semiconductor light emitting device | |
| KR0144490B1 (en) | Manufacturing method of semiconductor laser diode | |
| KR950006987B1 (en) | Semiconductor laser diode manufacturing method | |
| JPH0634426B2 (en) | Method for manufacturing semiconductor laser device | |
| KR100289730B1 (en) | Manufacturing method of semiconductor laser device | |
| KR100282155B1 (en) | Semiconductor laser and manufacturing method | |
| KR100366043B1 (en) | Manufacturing method of laser diode | |
| KR100261249B1 (en) | Semiconductor laser device and its manufacturing method | |
| JPS6244440B2 (en) | ||
| RU2146842C1 (en) | Semiconductor light-emitting element manufacturing process | |
| KR19990003158A (en) | Manufacturing method of laser diode | |
| KR19980044612A (en) | High power semiconductor laser with new heat dissipation structure |
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application | St.27 status event code:A-0-1-A10-A12-nap-PA0109 | |
| PA0201 | Request for examination | St.27 status event code:A-1-2-D10-D11-exm-PA0201 | |
| R17-X000 | Change to representative recorded | St.27 status event code:A-3-3-R10-R17-oth-X000 | |
| PG1501 | Laying open of application | St.27 status event code:A-1-1-Q10-Q12-nap-PG1501 | |
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent | St.27 status event code:A-2-2-Q10-Q13-nap-PG1605 | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | St.27 status event code:A-1-2-D10-D22-exm-PE0701 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | St.27 status event code:A-2-4-F10-F11-exm-PR0701 | |
| PR1002 | Payment of registration fee | St.27 status event code:A-2-2-U10-U11-oth-PR1002 Fee payment year number:1 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:4 | |
| R17-X000 | Change to representative recorded | St.27 status event code:A-5-5-R10-R17-oth-X000 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:5 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:6 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:7 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:8 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R14-asn-PN2301 | |
| FPAY | Annual fee payment | Payment date:20050221 Year of fee payment:9 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:9 | |
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee | St.27 status event code:A-4-4-U10-U13-oth-PC1903 Not in force date:20060329 Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE | |
| PC1903 | Unpaid annual fee | St.27 status event code:N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date:20060329 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 |