KR960038592A - Scalable, Parallel, Dynamic Reconfigurable Calculation System and Method - Google Patents

Abstract

Translated fromKorean

S-머신의 세트, 각 S-머신에 대응하는 T-머신, 범용 접속 매트릭스(GPIM, General Purpose Interconnect Matrix), I/O T-머신의 세트, I/O장치의 세트 그리고, 마스터 타임-베이스 장치는 스캐러블, 파라렐, 동적으로 재구성가능하게 연산하는 시스템을 형성한다. 각 S-머신은 메모리, 첫번째 국부 타임-베이스 장치, 그리고 다이내믹 재구성가능 처리 장치(DRPU)를 구비하는 다이내믹 재구성가능 컴퓨터이다. 상기 DRPU는 명령어 페치장치(IFU),데이타 연산장치(DOU), 그리고 어드레스 연산장치(AOU)로 구성된 리프로그래가능 로직 장치를 사용하여 구현되고, 상기 각각은 프로그램 명령어 세트내에 끼워져 있는 재구성 인터럽트 또는 재구성명령어의 선택에 반응한 프로그램 이행동안 선택적으로 재구성된다. 각 재구성 인터럽트와 가 재구성명령어는 특별한 명령어 세트 기계(ISA)의 구현을 위하여 최적화된 DRUP 하드웨어 구조를 구체화하는 구성 데이타 세트를 참조한다. 상기 IPU는 재구성 동작, 명령어 페치와 디코드 동작, 메모리 억세스 동작을 가르키고, 명령어 이행을 촉진하기 위하여 DOU와 AOU로 제어신호를 낸다. 상기 DOU는 데이타 연산을 이행하고, AOU는 어드레스 연산을 이행한다.A set of I / O devices, a set of I / O devices, and a set of master time-base (s) The device forms a scalable, parallel, dynamically reconfigurable computing system. Each S-machine is a dynamic reconfigurable computer with a memory, a first local time-base device, and a dynamic reconfigurable processing unit (DRPU). The DRPU is implemented using a leafrogramable logic device comprised of an instruction fetch unit (IFU), a data processing unit (DOU), and an address arithmetic unit (AOU), each of which is a reconfiguration interrupt And is optionally reconfigured during program execution responsive to the selection of the reconfiguration instruction. Each reconfiguration interrupt and reconfiguration instruction refers to a configuration data set that materializes an optimized DRUP hardware architecture for the implementation of a particular instruction set machine (ISA). The IPU points to reconfiguration operations, instruction fetch and decode operations, memory access operations, and issues control signals to the DOU and AOU to facilitate instruction execution. The DOU performs a data operation, and the AOU performs an address operation.

각 T-머신 보통의 인터페이스/제어 장치, 하나 또는 그 이상의 접속 I/O 장치, 그리고 두번째 국부 타임-베이스 장치를 구비하는 데이타 전송장치이다. 장시 GPIM은 T-머신간의 병렬 통신을 촉진하는 스캐러블 접속네트위크이다. 상기 T-머신의 세트와 GPIM은 S-머신간의 병렬 통신을 촉진한다.Each T-machine common interface / control device, one or more connection I / O devices, and a second local time-base device. Jiangxi GPIM is a scalable access network that facilitates parallel communication between T-machines. The set of T-machines and the GPIM facilitate parallel communication between S-machines.

Description

Translated fromKorean

스캐러블, 패러렐, 동적 재구성가능 계산시스템 및 방법Scalable, Parallel, Dynamic Reconfigurable Calculation System and Method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제1도는 본 발명에 따른 스캐러블, 패러렐, 동적 재구성가능 계산시스템의 바람직한 일실시예의 블럭도이다, 제2도는 본 발명의 S-머신의 바람직한 일실시예의 블럭도이다, 제3A도는 재구성 명령어들을 포함하는 바람직한 프로그램 리스트이다, 제3B도는 프로그램 명령열의 컴파일링동안 수행된 선행기술의 컴파일링 동작흐름도이다, 제3C도와 제3D도는 동적으로 재구성가능한 계산을 위한 컴파일러에 의하여 수행된 바람직한 컴파일링 동작 흐름도이다, 제4도는 본 발명의 동적 재구성, 가능한 처리장치의 바람직한 실시예의 블럭도이다.FIG. 3A is a block diagram of a preferred embodiment of a scalable, parallel, dynamic reconfigurable computing system in accordance with the present invention. FIG. 2 is a block diagram of a preferred embodiment of the S- 3B is a prior art compiling operation flow chart performed during the compilation of the program instruction sequence. FIGS. 3C and 3D illustrate a preferred compilation operation performed by the compiler for dynamically reconfigurable calculations Fig. 4 is a block diagram of a preferred embodiment of the dynamic reconfigurable, possible processing apparatus of the present invention.

Claims (69)

Translated fromKorean

데이타처리를 위해 프로그램 명령어를 수행하기 위한 다이내믹 재구성가능 처리장치에 있어서, 상기 다이내믹 재구성가능 처리 장치는 입력, 출력, 그리고 프로그램 명령 열을 수행하는 동안 첫번째 명령어 세트로부터 명령어를 수행하는 첫번째 하드웨어 구조와 두번째 명령어 세트로부터의 명령어를 수행하는 두번째 하드웨어 구조사이에서 선택적으로 변경가능한 내부 하드웨어 구조를 구비하며, 상기 첫번째 하드웨어 구조로써 배치되었을 때, 상기 다이내믹 재구성 가능 처리 장치는 두번째 하드웨어 구조로 배치되기 위하여 다이내믹 재구성가능 처리장치의 내부 하드웨어 구조를 변경하는 재구성명령에 반응함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.A dynamic reconfigurable processing device for performing program instructions for data processing, the dynamic reconfigurable processing device comprising: a first hardware structure for performing instructions from a first set of instructions during execution of an input, an output, and a program instruction sequence; Wherein the dynamic reconfigurable processing unit has an internal hardware structure that is selectively changeable between a first hardware structure that performs instructions from the instruction set and a second hardware structure that performs instructions from the instruction set, wherein the dynamic reconfigurable processing unit, when deployed with the first hardware structure, Parallel, dynamic reconfigurable computing system responsive to a reconfiguration command that alters the internal hardware structure of the processing unit.제1항에 있어서, 상기 재구성 명령어는 상기 첫번째 명령어 세트내의 명령어중 하나임을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.2. The scalable, parallel, dynamic reconfigurable computing system of claim 1, wherein the reconfiguration instruction is one of instructions in the first instruction set.제1항에 있어서, 상기 재구성 명령어는 또다른 명령어의 일부분이고, 그 재구성 명령어의 수행은 다이내믹 재구성가능 처리 장치의 레지스터에 저장된 데이타에 의존함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.2. The method of claim 1, wherein the reconfiguration instruction is part of another instruction, and the execution of the reconfiguration instruction depends on data stored in a register of the dynamic reconfigurable processing unit. system.제1항에 있어서, 상기 다이내믹 재구성가능 처리 장치는 다이내믹 재구성가능 처리장치의 출력에 연결되는 입력, 상기 다이내믹 재구성가능 처리장치의 입력에 연결되는 출력, 그리고 프로그램 명령어열의 수행동안 첫번째 명령어 세트로부터의 명령어를 수행하는 첫번째 하드웨어 구조와, 두번째 명령어 세트로부터의 명령어를 수행하는 두번째 하드웨어 구조사이에서 선택적으로 변경되는 변경가능한 내부 하드웨어 구조를 가진 두번째 재구성가능 처리장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.2. The apparatus of claim 1, wherein the dynamic reconfigurable processing unit comprises an input coupled to an output of the dynamic reconfigurable processing unit, an output coupled to an input of the dynamic reconfigurable processing unit, and instructions from a first set of instructions during execution of the program instruction sequence And a second reconfigurable processing unit having a changeable internal hardware structure that is selectively changed between a first hardware structure for performing instructions from the first instruction set and a second hardware structure for executing instructions from the second instruction set, , Dynamic reconfigurable computing system.제4항에 있어서, 상기 다이내믹 재구성가능 처리장치는 두번째 재구성가능 처리장치의 재구성에 의존하여 동적으로 재구성될 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.5. The scalable, parallel, dynamic reconfigurable computing system of claim 4, wherein the dynamic reconfigurable processing device can be dynamically reconfigured depending on the reconfiguration of the second reconfigurable processing device.제1항에 있어서, 상기 첫번째 하드웨어 구조는 직렬 명려어 프로세서이고, 두번째 하드웨어 구조는 병렬 명령어 프로세서임을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.2. The scalable, parallel, dynamic reconfigurable computing system of claim 1, wherein the first hardware structure is a serial instruction processor and the second hardware structure is a parallel instruction processor.제1항에 있어서, 상기 다이내믹 재구성가능 처리장치의 변경가능한 내부 하드웨어 구조는 상기 다이내믹 재구성가능 처리장치내에 명령어 수행 동작을 시퀀싱하도록 메모리의 데이타부에 연결되는 데이타입력과, 첫번째 제어출력, 그리고 두번째 제어출력을 구비한 명령어 페치 장치를 구비함을 특징으로 하는 스캐러블, 페러렐, 동적 재구성가능 계산시스템.2. The dynamic reconfigurable processing apparatus of claim 1, wherein the reconfigurable internal hardware structure of the dynamic reconfigurable processing unit further comprises: a data input coupled to a data portion of the memory for sequencing an instruction execution operation in the dynamic reconfigurable processing unit; Output, and an instruction fetch device having an output.제7항에 있어서, 상기 명령어 페치 장치는 출력을 가지고, 명령어 세트 기계를 구현하기 위하여 배치될때 다이내믹 재구성가능 처리장치가 인터럽트 신호에 반응하는 방법을 열거한 인터럽트 반응 신호를 포함한 구조 기술 신호의 세트를 저장하는 구조 기술 메모리와, 입력과 출력을 가지고, 명령어 페치 상태, 명령어 디코드 상태, 명령어 수행 상태 그리고 예비-쓰기(WRITE-BACK)간의 명령어 수행 사이클과 전송을 제어하는 명령어 상태 시퀀서와, 상기 구조 기술 메모리와 연결되는 입력과, 상기 명령 상태 시퀀서와 연결되는 출력을 구비하여, 명령어 수행 사이클내에서 인터럽트 서비스 상태로의 전송이 허용되는 상태를 열거하는 전송제어신호를 발생하는 인터럽트 상태 머신을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.8. The apparatus of claim 7, wherein the instruction fetch device has an output and includes a set of structure description signals including an interrupt response signal enumerating how the dynamic reconfigurable processing unit responds to the interrupt signal when placed to implement the instruction set machine A command state sequencer having an input and an output and controlling an instruction execution cycle and transmission between an instruction fetch state, an instruction decode state, an instruction execution state, and a pre-write (WRITE-BACK) And an interrupt state machine having an input connected to the memory and an output coupled to the instruction state sequencer to generate a transfer control signal that lists a state in which transmission to the interrupt service state is permitted within an instruction execution cycle Features scalable, parallel, dynamic reconfigurable computing system.제1항에 있어서, 다이내믹 재구성가능 처리장치의 변경가능한 하드웨어 구조는 메모리의 데이타부와 연결되는 데이타포트와, 제어신호를 수신하도록 연결되는 제어입력을 구비하여, 데이타 연산을 수행하는 데이타 연산장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.2. The dynamic reconfigurable processing apparatus according to claim 1, wherein the reconfigurable hardware structure of the dynamic reconfigurable processing apparatus includes a data operation unit for performing data operation, having a data port connected to a data portion of the memory and a control input connected to receive a control signal Scalar, parallel, dynamic reconfigurable computing system.제9항에 있어서, 상기 데이타 연산장치는 메모리의 데이타부에 연결되는 데이타포트와, 제어신호를 수신하도록 연결되는 제어입력과, 귀환입력과, 출력을 구비하여, 상기 데이타포트, 귀환입력, 출력간에 선택적으로 데이타를 전송하는 스위치와, 상기 스위치의 출력에 연결되는 입력과, 출력과, 제어신호를 수신하도록 연결되는 제어입력을 구비하여, 데이타를 저장하는 저장/정렬 장치와, 상기 저장/정렬 장치의 출력에 연결되는 입력과, 상기 스위치의 귀환입력과 연결되는 출력과, 제어신호가 수신되도록 연결되는 제어입력을 구비하여, 데이타통신을 이행하기 위한 데이타 연산 회로를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.The data processing apparatus according to claim 9, wherein the data processing apparatus includes a data port connected to a data portion of a memory, a control input connected to receive a control signal, a feedback input, and an output, A storage / sorting device for storing data, the storage / sorting device having a switch for selectively transmitting data between the switches, an input connected to the output of the switch, an output, and a control input connected to receive the control signal, And a data operation circuit for performing data communication with an input connected to the output of the device, an output connected to the feedback input of the switch, and a control input connected to receive the control signal. Calibrate, Parallel, Dynamic Reconfigurable Calculation System.제10항에 있어서, 상기 저장/정렬 장치는 재구성가능하고, 대응하는 명령어 세트 기계를 위하여 제어신호에 반응하여 파이프라인된 레지스터와 랜덤-엑세스 메모리의 그룹으로부터 하나로 선택적으로 배치될 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.11. The system of claim 10, wherein the storage / sorting device is reconfigurable and may be selectively arranged in one of a group of registers and a random-access memory pipelined in response to a control signal for a corresponding instruction set machine Scalar, parallel, dynamic reconfigurable computing system.제10항에 있어서, 상기 데이타 연산장치는 재구성가능하고, 대응하는 명령어 세트 기계를 위하여 제어신호에 반응한 신호에 따라서 연산장치와, 파이프라인 함수 장치의 그룹으로부터 하나로 선택적으로 배치될 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.11. The apparatus of claim 10, wherein the data processing device is reconfigurable and can be selectively arranged in one of a group of pipelined function devices and a computing device in response to a signal responsive to a control signal for a corresponding instruction set machine Scalable, parallel, dynamic reconfigurable computing system.제1항에 있어서, 상기 재구성가능 처리장치의 변경가능한 하드웨어 구조는 제어신호를 수신하도록 연결되는 제어입력, 상기 메모리의 데이타부에 연결되는 어드레스입력, 메모리의 어드레스입력에 연결되는 출력을 구비하여, 어드레스연산을 이행하는 어드레스연산장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.2. The reconfigurable processor of claim 1, wherein the reconfigurable hardware structure of the reconfigurable processing unit has a control input coupled to receive a control signal, an address input coupled to a data portion of the memory, and an output coupled to an address input of the memory, And an address arithmetic unit for performing an address arithmetic operation.제13항에 있어서, 상기 어드레스 연산장치는 데이타포트, 제어입력, 귀환입력, 출력을 구비하고, 상기 데이타포트, 귀환입력, 상기 제어입력으로 수신되는 제어신호에 반응한 출력의 둘 사이로 선택적으로 어드레스를 출력하는 스위치와, 입력, 출력, 그리고 제어입력을 구비하여, 상기 입력은 상기 스위치의 출력에 연결되고, 그 제어입력은 제어신호를 수신하도록 연결되고, 데이타를 저장하기 위한 스토어/카운트 장치와, 입력, 출력, 그리고 제어입력을 구비하여, 상기 입력은 상기 스토어/카운트 장치의 출력에 연결되고, 그 출력은 상기 스위치의 귀환입력에 연결되고, 그 제어입력은 제어신호를 수신하도록 연결되고, 어드레스 연산을 이행하기 위한 어드레스 연산 회로를 구비함을 특징으로 하는 스캐러블, 패러렐, 동작 재구성가능 계산시스템.14. The apparatus of claim 13, wherein the address computing device comprises a data port, a control input, a feedback input, and an output, An input, an output, and a control input, the input being connected to an output of the switch, the control input being connected to receive a control signal, a store / count device for storing data, The input being connected to an output of the store / count device, the output being connected to a feedback input of the switch, the control input being connected to receive a control signal, And an address arithmetic circuit for performing an address arithmetic operation.제14항에 있어서, 상기 스토어/카운트 장치는 재구성가능하며, 랜덤 억세스 메모리(Random Access Memory)의 그룹에서 상기 스토어/카운트 장치의 제어입력으로 수신된 제어신호에 반응하는 레지스터중 하나로써 선택적으로 배치될 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.15. The store / count device of claim 14, wherein the store / count device is reconfigurable and selectively arranged as one of the registers responsive to a control signal received as a control input of the store / count device in a group of random access memory Scalar, parallel, dynamic reconfigurable computing system.제14항에 있어서, 상기 어드레스 연산장치는 레지스터의 그룹과 상기 어드레스 연산 회로의 제어입력으로 수신된 신호에 반응하는 레지스터와 연산장치중 하나로써 재구성가능을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.15. The apparatus of claim 14, wherein the address computation device is scalable, parallel, dynamic reconfigurable, or programmable, characterized by reconfigurable as one of a register and a computing device responsive to a signal received at a control input of the address computation circuit, Possible calculation system.다이나믹 재구성가능 계산시스템에 있어서, 상기 시스템은 입력, 출력, 그리고 프로그램 명령의 열의 이행기간동안 선택적으로 변경할 수 있는 변경가능한 내부 하드웨어 구조를 가지고, 데이타를 처리하기 위하여 프로그램 명령을 이행하는 첫번째 재구성가능 처리장치와, 상기 첫번째 재구성가능 처리장치의 출력에 연결되는 입력과, 상기 첫번째 재구성가능 처리장치의 입력에 연결되는 출력과, 첫번째 데이타포트와, 그리고 두번째 데이타포트를 구비하고, 상기 첫번째 재구성가능 처리장치로 그리고 로부터 데이타를 전송하기 위한 첫번째 통신장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.A system for dynamic reconfigurable computing, the system comprising: a first reconfigurable processor having a programmable internal hardware structure capable of selectively changing during a transition period of inputs, outputs, and columns of program instructions, An input coupled to an output of the first reconfigurable processing unit, an output coupled to an input of the first reconfigurable processing unit, a first data port, and a second data port, wherein the first reconfigurable processing unit And a first communication device for transmitting data to and from said first communication device.제17항에 있어서, 상기 시스템은 입력과, 출력과, 프로그램 명령들의 열의 이행기간동안 선택적으로 변경할 수 있는 변경가능한 하드웨어 구조를 구비하고, 데이타를 처리하기 위하여 프로그램 명령을 이행하는 두번째 재구성가능 처리장치와, 입력은 상기 두번째 재구성가능 처리장치의 출력에 연결되고, 출력은 상기 두번째 재구성가능 처리장치의 입력에 연결되고, 첫번째 데이타포트와, 두번째 데이타포트를 구비하고, 상기 두번째 재구성가능 처리장치로 그리고 로부터 데이타를 전송하는 두번째 통신장치와, 상기 첫번째 통신장치의 첫번째 데이타포트, 상기 첫번째 통신장치의 두번째 데이타포트, 상기 두번째 통신장치의 첫번째 데이타포트, 그리고 상기 두번째 통신장치의 두번째 데이타포트 각각이 연결되는 다수의 통신채널을 구비하여 데이타를 전송하는 접속수단을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.18. The system of claim 17, wherein the system further comprises a second reconfigurable processing unit having an input, an output, a programmable hardware structure that is selectively changeable during a transition period of a sequence of program instructions, And an input coupled to an output of the second reconfigurable processing unit, an output coupled to an input of the second reconfigurable processing unit, having a first data port and a second data port, A first data port of the first communication device, a second data port of the first communication device, a first data port of the second communication device, and a second data port of the second communication device are connected A plurality of communication channels are provided, And a connection means for transferring data to and from the memory.제18항에 있어서, 상기 첫번째 재구성가능 처리장치는 상기 두번째 재구성가능 처리장치의 재구성에 의존하여 동적으로 재구성할 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.19. The scalable, parallel, dynamic reconfigurable computing system of claim 18, wherein the first reconfigurable processing device is dynamically reconfigurable depending on the reconfiguration of the second reconfigurable processing device.제18항에 있어서, 상기 시스템은, 데이타처리를 위하여 프로그램 명령을 이행하고, 입력과 출력과, 프로그램 명령들의 열의 이행기간동안에 선택적으로 변경할 수 있는 변경가능한 하드웨어 구조를 구비하는 세번째 재구성가능 처리장치와, 그 입력은 상기 세번째 재구성가능 처리장치의 출력과 연결되고, 그 출력은 상기 세번째 재구성가능 처리장치의 입력과 연결되고, 첫번째 데이타포트와 두번째 데이타포트는 상기 접속수단의 다수의 통신채널중 하나에 각각 연결되어, 상기 세번째 재구성가능 처리장치로 그리고 로부터 데이타를 전송하는 세번째 통신장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.19. The system of claim 18, wherein the system further comprises: a third reconfigurable processing unit having a programmable hardware structure for implementing program instructions for data processing, input and output, and selectively changing during the transition period of a sequence of program instructions; The input of which is connected to the output of the third reconfigurable processing unit and whose output is connected to the input of the third reconfigurable processing unit and the first data port and the second data port are connected to one of the plurality of communication channels of the connection means And a third communication device coupled to the third reconfigurable processing device for transmitting data to and from the third reconfigurable processing device.제17항에 있어서, 상기 시스템은, 입력과 출력을 구비하여, 단일 명령 세트로부터 형성된 명령들의 프로그램을 이행하기 위하여 미리 설정된 구조를 가지는 재구성불가능 처리장치와, 상기 재구성불가능 처리장치의 출력에 연결되는 입력과, 상기 재구성불가능 처리장치의 입력에 연결되는 출력과, 첫번째 데이타포트와, 세번째 데이타포트를 구비하여, 상기 재구성불가능 처리장치로 그리고 로부터 데이타를 전송하는 두번째 통신장치와, 상기 첫번째 통신장치의 첫번째 데이타포트와, 상기 첫번째 통신장치의 두번째 데이타포트와, 상기 두번째 통신 장치의 첫번째 데이타포트와, 상기 두번째 통신장치의 두번째 데이타포트 각각이 연결되는 다수의 통신채널을 구비하고, 데이타를 전송하는 접속수단을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.18. The apparatus of claim 17, wherein the system comprises: a non-reconfigurable processor having an input and an output, the processor having a predetermined structure for implementing a program of instructions formed from a single instruction set; A second communication device having an input, an output coupled to an input of the non-reconfigurable processing device, a first data port, and a third data port for transmitting data to and from the non-reconfigurable processing device; A first data port, a second data port of the first communication device, a first data port of the second communication device, and a second data port of the second communication device, Characterized in that the device comprises means Reconfigurable computing systems.제17항에 있어서, 상기 시스템은, 입려과 출력을 구비하는 I/O장치와, 상기 I/O장치의 출력에 연결되는 입력과, 상기 I/O장치의 입력에 연결되는 출력과, 첫번째 데이타포트, 두번째 데이타포트를 구비하고, 상기 I/O장치로 로부터 데이타를 전송하는 I/O통신장치와, 상기 첫번째 통신장치의 첫번째 데이타포트와, 상기 첫번째 통신장치의 두번째 데이타포트와, 상기 I/O통신장치의 첫번째 데이타포트와, 상기 I/O통신장치의 두번째 데이타포트와 각각 연결되는 다수의 통신채널을 구비하여 데이타를 전송하는 접속수단을 구비함을 특징으로 하는 스캐러블, 패러렐, 동작 재구성가능 계산시스템.18. The system of claim 17, wherein the system further comprises: an I / O device having an input and an output; an input coupled to an output of the I / O device; an output coupled to an input of the I / A first data port of the first communication device, a second data port of the first communication device, and a second data port of the I / O device, the I / O communication device having a first port, a second port and a second data port, O communication device having a first data port and a second data port of the I / O communication device and having a plurality of communication channels for transmitting data. Reconfigurable computing system.제17항에 있어서, 상기 시스템에 더하여, 출력을 가지고, 상기 첫번째 재구성가능 처리장치로 마스터 타이밍 신호를 제공하는 마스터 타임 베이스 장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.18. A scalable, parallel, dynamic reconfigurable computing system as in claim 17, further comprising a master time base device having, in addition to said system, an output and providing a master timing signal to said first reconfigurable processing device .제23항에 있어서, 상기 첫번째 재구성가능 처리장치는 상기 마스터 타임-베이스 장치의 출력에 연결되는 입력과, 상기 재구성가능 처리장치의 타이밍 입력으로 연결되는 출력을 구비하여, 상기 마스터 타이밍 신호로부터 국부 타이밍 신호를 발생하는 국부 타임 베이스 장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.24. The method of claim 23, wherein the first reconfigurable processing device has an input coupled to an output of the master time-base device and an output coupled to a timing input of the reconfigurable processing device, And a local time base device for generating a signal. ≪ Desc / Clms Page number 19 >제17항에 있어서, 상기 첫번째 재구성가능 처리장치는 프로그래가능 로직 장치로 구축됨을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.18. The scalable, parallel, dynamic reconfigurable computing system of claim 17, wherein the first reconfigurable processing device is constructed as a programmable logic device.제25항에 있어서, 상기 프로그래가능 로직 장치는 다수의 구성가능 로직 블럭(configurable logic block), 다수의 프로그래가능 I/O블록, 다수의 프로그래가능 접속구조와 데이타 저장자원을 포함하는 필드 프로그래가능 게이트 어레이임을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.26. The programmable logic device of claim 25, wherein the programmable logic device comprises a plurality of configurable logic blocks, a plurality of programmable I / O blocks, a plurality of programmable access structures, Wherein the programmable gate array is a programmable gate array.제17항에 있어서, 상기 시스템은, 직렬 명령 프로세서를 위한 첫번째 명령어 세트 기계에 부합한은 첫번째 구성 데이타 세트와, 병렬 명령 프로세서를 위한 두번째 병령 세트 구조에 부합되는 두번째 구성 데이타 세트를 저장하고, 메모리로부터의 신호에 반응하여 직렬 명령 프로세서와 병렬 명령프로세서그룹중 하나로써 선택적으로 구성될 수 있고, 상기 첫번째 재구성하는 처리 장치와 연결되는 메모리를 구비함을 특징으로 하는 스캐러블, 패러렐, 동작 재구성가능 계산시스템.18. The system of claim 17, wherein the system stores a first configuration data set corresponding to a first instruction set machine for a serial command processor and a second configuration data set conforming to a second configuration command structure for a parallel command processor, And a memory coupled to the first reconfigurable processing unit, the second reconfigurable processor being selectively configurable as one of a serial command processor and a parallel command processor group in response to a signal from the first reconfigurable processor. Calculation system.제27항에 있어서, 상기 첫번째 재구성가능 처리장치는 첫번째 번호는 어드레스라인을 형성하고, 두번째 번호는 제어라인을 형성하고, 세번째 번호는 데이타라인을 형성하는 다수의 신호라인에 의하여 메모리에 연결되고, 상기 다수의 신호라인의 첫번째 번호, 두번째번호, 그리고 세번째 번호는 상기 첫번째 재구성가능 처리장치에 의하여 유용화된 구성 데이타에 따라서 재구성되고 세팅됨을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.28. The apparatus of claim 27, wherein the first reconfigurable processing unit is connected to the memory by a plurality of signal lines, the first number forming an address line, the second number forming a control line, and the third number forming a data line, Wherein the first number, the second number, and the third number of the plurality of signal lines are reconfigured and set according to the configuration data enabled by the first reconfigurable processing device.제17항에 있어서, 상기 첫번째 재구성가능 처리장치의 변경가능한 내부 하드웨어 구조는 데이타입력, 첫번째 제어출력, 그리고 두번째 제어출력을 구비하고, 첫번째 재구성가능 처리장치내에서 명령 이행 동작을 시퀀싱하고, 상기 메모리의 데이타부분에 연결되는 재구성가능한 명령어 패치장치를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.18. The system of claim 17, wherein the first internal reconfigurable processing unit has a data input, a first control output, and a second control output, wherein the first internal reconfigurable processing unit has sequential command execution operations within the first reconfigurable processing unit, A reconfigurable instruction fetch device coupled to the data portion of the scalable, parallel, dynamic reconfigurable computing system.제28항에 있어서, 상기 명령어 페치 장치는 출력을 구비하고, 명령어 세트 기계를 구현하기 위하여 배치될때 상기 첫번째 재구성가능 처리장치가 인터럽트신호에 반응하는 방식을 구체화한 인터럽트 반응 신호를 포함하는 구조 기술 신호들의 세트를 저장하는 구조 기술 메모리를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.29. The computer readable medium of claim 28, wherein the instruction fetch device comprises an output and includes a structure description signal comprising an interrupt response signal embodying a manner in which the first reconfigurable processing device is responsive to an interrupt signal when placed to implement an instruction set machine, And a structured description memory for storing a set of instructions to be executed by the processor.제30항에 있어서, 상기 명령어 페치 장치는, 입력과 출력을 구비하고, 명령어페치 상태, 명령 디코드 상태, 명령이행상태, 그리고 write-back state와 함께 명령 수행사이클을 제어하고, 상기 명령 수행 사이클은 명령어 세트 기계내의 명령의 이행에 기인하는 명령 상태 시퀀시와, 상기 구조 기술 메모리의 출력에 연결되는 입력과 상기 명령어 상태 시퀀서의 입력에 연결되는 출력을 구비하고, 인터럽트 서비스상태로의 전송이 허용되는 명령 수행 사이클내에서 상태를 구체화하는 전송제어신호를 발생하는 인터럽트 상태 머신을 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.31. The instruction fetch device of claim 30, wherein the instruction fetch device has an input and an output and controls an instruction execution cycle with an instruction fetch state, an instruction decode state, a command execution state, and a write-back state, An instruction state sequence that results from the execution of instructions in the instruction set machine; an input coupled to an output of the structure description memory; and an output coupled to an input of the instruction state sequencer, And an interrupt state machine for generating a transfer control signal that materializes a state within an instruction execution cycle. ≪ Desc / Clms Page number 19 >제31항에 있어서, 상기 명령어 페치 장치는, 상기 프로그래가능 페치 콘트롤 장치의 동작을 정의하는 신호를 수신하기 위한 명령어 상태 시퀀서의 출력에 연결되는 입려과, 상 인스트럭션 버퍼로 연결되는 출력을 구비하여, 가변 사이즈의 명령어 버퍼의 동작을 제어하는 프로그래가능 페치 콘트롤 장치와, 상기 프로그래가능 디코드 콘트롤 장치의 동작을 정의하는 신호를 수신하기 위하여 명령어 상태 시퀀서의 출력에 연결되는 입력과, 인스트럭션 버퍼로 부터 프로그램 명령들을 수신하도록 연결된 명령어 디코더에 연결되는 출력을 구비하여, 가변크기의 명령어 디코더의 동작을 제어하는 프로그래가능 디코드 콘트롤 장치를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 제구성가능 계산시스템.32. The apparatus of claim 31, wherein the instruction fetch device comprises: an input coupled to an output of a instruction state sequencer for receiving a signal defining an operation of the programmable fetch control device; and an output coupled to a phase instruction buffer A programmable fetch control device for controlling the operation of a variable size instruction buffer; an input coupled to an output of the instruction state sequencer for receiving a signal defining the operation of the programmable decode control device; A programmable decode control device having an output coupled to an instruction decoder coupled to receive program instructions from the programmable decoder, the programmable decode control device controlling the operation of a variable-size instruction decoder. Calculation system.제17항에 있어서, 상기 첫번째 재구성가능 처리 장치의 변경가능한 내부 하드웨어 구조는 메모리의 데이타부분에 연결되는 데이타포트와, 제어신호를 수신하도록 연결되는 제어입력을 구비하여, 데이타운용을 이행하는 재구성가능 데이타 연산장치를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능한 계산을 위한 시스템.18. The system of claim 17, wherein the first internal reconfigurable hardware structure of the reconfigurable processing unit has a data port connected to a data portion of the memory and a control input coupled to receive a control signal, And a data arithmetic unit operable to perform the scalar, parallel, and dynamic reconfigurable computation.제33항에 있어서, 상기 재구성가능 데이타 연산장치는 메모리의 데이타 부분에 연결되는 데이타포트와, 상기 인스트럭션 페치 장치의 첫번째 제어 출력에 연결되는 제어입력과, 귀환입력과, 그리고, 출력을 구비하여, 상기 데이타포트, 귀환입력, 출력사이에서 데이타를 선택적으로 전송하는 스위치와, 스위치의 출력에 연결되는 입력과, 출력, 그리고 상기 인스트럭션 페치 장치의 첫번째 제어 출력에 연결되는 제어입력을 구비하여, 데이타와 그 데이타연산결과를 저장하는 저장/정렬 장치와, 상기 저장/정렬 장치의 출력에 연결되는 입려과, 상기 스위치의 귀환입력에 연결되는 출력, 그리고 상기 인스트럭션 페치 장치의 첫번째 제어출력에 연결되는 제어입력을 구비하여, 데이타연산을 이행하는 데이타 연산 서킷을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.34. The apparatus of claim 33, wherein the reconfigurable data processing device comprises a data port coupled to a data portion of a memory, a control input coupled to a first control output of the instruction fetch device, a feedback input, A switch for selectively transmitting data between said data port, a feedback input and an output; an input connected to an output of said switch; and a control input connected to a first control output of said instruction fetch device, An input connected to the output of the storage / sorting device; an output coupled to a feedback input of the switch; and a control input coupled to a first control output of the instruction fetch device, And a data arithmetic circuit for performing data arithmetic operation, , Parallel, dynamic reconfigurable computing system.제34항에 있어서, 상기 저장/정렬 장치는 첫번째 인스트럭션 세트 아키텍쳐와 두번째 인스트럭션 세트 아카텍쳐에 각각 부합되는 구성 데이타 세트인 메모리로부터 제어신호를 반응하여 랜덤-엑세스 메모리 그룹과 파이프라인드 레지스터으로 부터 하나로써 재구성할 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.35. The apparatus of claim 34, wherein the storage / sorting device is responsive to a control signal from a memory, the configuration data set corresponding to a first instruction set architecture and a second instruction set architecture, Wherein the scalar, parallel, and dynamic reconfigurable computing system is capable of reconfiguring with a scalable, parallel, dynamic reconfigurable computing system.제35항에 있어서, 상기 데이타 연산장치는 메모리로부터의 구성 신호에 반응하여 파이프라인드 펑셔널 장치와 아키텍쳐 로직 장치의 그룹으로부터 하나로써 재구성할 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.36. The method of claim 35, wherein the data processing device is capable of reconfiguring as one from the group of pipelined functional devices and architecture logic devices in response to configuration signals from memory. Possible calculation system.제17항에 있어서, 상기 첫번째 재구성가능 처리장치의 변경가능한 내부 하드웨어 구조는 제어신소를 수신하도록 연결되는 제어입력, 메모리의 데이타부에 연결되는 어드레스입력, 그리고 메모리의 어드레스입력에 연결되는 출력을 구비하여, 어드레스의 운용을 이행하는 재구성가능 어드레스 동작 장치를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.18. The system of claim 17, wherein the first internal reconfigurable hardware structure of the reconfigurable processing apparatus has a control input coupled to receive a control signal, an address input coupled to a data portion of the memory, and an output coupled to an address input of the memory And a reconfigurable addressing device operable to perform the address operation.제37항에 있어서, 상기 재구성가능 어드레스 동작 장치는, 메모리의 데이타부에 연결되는 데이타포트, 상기 인스트럭션 페치 장치의 첫번째 제어출력에 연결되는 제어입력, 귀환입력, 그리고 출력을 구비하여 상기 데이타포트, 귀환입력, 출력사이에서 어드레스를 선택적으로 스위치와, 상기 스위치의 출력에 연결되는 입력과, 출력, 그리고 상기 인스트럭션 페치 장치의 두번째 제어출력에 연결되는 제어입력을 구비하여, 데이타를 저장하는 스토어/카운트 장치와, 상기 스토어/카운트 장치의 출력에 연결되는 입력, 상기 스위치의 귀환 입력에 연결되는 출력, 그리고 상기 인스트럭션 페치 장치의 두번째 제어출력에 연결되는 제어입력을 구비하여, 어드레스 연산을 이행하는 어드레스 운용회로를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.38. The apparatus of claim 37, wherein the reconfigurable addressing device comprises a data port coupled to a data portion of the memory, a control input coupled to a first control output of the instruction fetch device, a feedback input, A store / count register for storing data, said register having an address selectively between a feedback input and an output, an input connected to the output of said switch, an output, and a control input coupled to a second control output of said instruction fetch device, And a control input coupled to an output of the store / count device, an output coupled to a feedback input of the switch, and a control input coupled to a second control output of the instruction fetch device, Characterized in that it comprises a circuit, a scalar, a parallel, a dynamic reconstruction Available computing systems.제38항에 있어서, 상기 스토어/카운트 장치는 상기 스토어/카운트 장치의 제어입력으로 수신된 신호에 반응하여 Random Access Memory와 레지스터 그룹으로부터 하나로써 선택적으로 구성될 수 있고, 재구성할 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.39. The apparatus of claim 38, wherein the store / count device is selectively configurable as one of a random access memory and a register group in response to a signal received at the control input of the store / count device, Scalar, parallel, dynamic reconfigurable computing system.제38항에 있어서, 상기 어드레스 운용 회로는 상기 어드레스 운용 회로의 제어입력으로 수신된 신호에 반응하여 레지스터그룹으로터의 하나와 레지스터와 연산장치로써 재구성할 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.39. The apparatus of claim 38, wherein the address operating circuit is capable of reconfiguring as a register in a group of registers, a register, and a computing device in response to a signal received at a control input of the address operating circuit. , Dynamic reconfigurable computing system.제17항에 있어서, 상기 첫번째 재구성가능 처리장치는 메모리의 데이타부에 연결되는 데이타입력과 첫번째 제어출력, 그리고 두번째 제어출력을 구비하여, 상기 첫번째 재구성가능 처리장치와 명령 수행동작을 시퀀싱하는 재구성가능 명령어페치 장치와, 메모리의 데이타부에 연결되는 데이타포트와 상기 명령어페치 장치의 첫번째 제어 출력에 연결되는 제어입력을 구비하여, 데이타의 연산을 이행하는 재구성가능 데이타 연산장치와, 상기 명령어페치장치의 두번째 제어출력에 연결되는 제어입력, 메모리의 데이타부에 연결되는 어드레스입력, 그리고 메모리의 어드레스입력에 연결되는 출력을 구비하여, 어드레스 연산을 이행하는 재구성가능 어드레스 연산장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.18. The system of claim 17, wherein the first reconfigurable processing device has a data input coupled to a data portion of the memory, a first control output, and a second control output to provide a reconfigurable A reconfigurable data processing apparatus comprising: a command fetch unit; a data port connected to a data unit of the memory; and a control input connected to a first control output of the instruction fetch unit, And a reconfigurable address arithmetic unit for performing an address arithmetic operation including a control input connected to a second control output, an address input connected to a data portion of the memory, and an output connected to an address input of the memory, Calibrate, Parallel, Dynamic Reconfigurable Calculation System.제41항에 있어서, 상기 재구성가능 명령어페치장치, 재구성가능 데이타 연산장치와, 재구성가능 어드레스 연산장치는 상기 첫번째 재구성가능 처리장치에 의하여 명령의 이행기간동안 재구성할 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.42. The method of claim 41, wherein the reconfigurable instruction fetch device, the reconfigurable data operation device, and the reconfigurable address computation device are reconfigurable by the first reconfigurable processing device during the transition period of the instruction. , Parallel, dynamic reconfigurable computing system.첫번째 프로세서를 두번째 프로세서로 연결하는 시스템에 있어서, 상기 시스템은 상기 첫번째 프로세서에 연결되는 입력 및 출력과, 첫번째 데이타포트와, 그리고 두번째 데이타포트를 구비하여, 상기 첫번째 프로세서로/로부터 데이타를 전송하는 첫번째 통신 장치와, 상기 두번째 프로세서에 연결되는 입력 및 출력과, 첫번째 데이타포트, 그리고 두번째 데이타포트를 구비하여 상기 두번째 프로세서/로부터 데이타를 전송하는 두번째 통신장치와, 점대점 병렬 데이타 루틴을 제공하고, 상기 첫번째 통신장치의 첫번째 데이타포트와 두번째 통신장치의 첫번째 데이타포트에 연결되는 첫번째 통신채널과 상기 첫번째 통신장치의 두번째 데이타포트와 두번째 통신장치의 두번째 데이타포트에 연결되는 두번째 통신채널을 구비하는 접속 수단을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.A system for connecting a first processor to a second processor, the system having an input and an output coupled to the first processor, a first data port, and a second data port, A second communication device for communicating data from the second processor with a first data port and a second data port coupled to the second processor, and a point-to-point parallel data routine, A connection means having a first communication channel connected to a first data port of a first communication device and a first data port of a second communication device and a second communication channel connected to a second data port of the first communication device and a second data port of the second communication device, Equipped Bloom's caravan, parallel, dynamically reconfigurable computing system as claimed.제43항에 있어서, 상기 첫번째와 두번째 통신장치는 각각 필드 프로그래가능 게이트 어레이로 구축됨을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.44. The scalable, parallel, and dynamic reconfigurable computing system of claim 43, wherein the first and second communication devices are each configured as a field programmable gate array.제43항에 있어서, 상기 첫번째 통신장치는, 상기 데이타를 송신하고 수신하도록 상기 첫번째 프로세서에 연결되는 첫번째 데이타포트, 두번째 데이타포트와 명령들을 송신하거나 수신하도록 상기 첫번째 프로세서에 연결되는 제어포트를 구비하여, 상기 첫번째 프로세서로/로부터 데이타와 명령들을 수신하고 송신하는 인테페이스/제어 장치와, 상기 첫번째 통신채널의 다수 노드들에 연결되는 입력 및 출력, 상기 인터페이스/제어 장치의 두번째 데이타포트에 연결되는 포트, 그리고 단일의 접속어드레스를 구비하는 첫번째 접속 장치와, 상기 두번째 통신채널의 노드들에 연결되는 입력 및 출력, 상기 인터페이트/제어 장치의 두번째 데이타포트에 연결되는 포트, 그리고 단일 접속 어드레스를 구비하는 두번째 접속 장치를 구비함을 특징으로 하는 스캐러블, 패러렐, 동작 재구성가능 계산시스템.44. The system of claim 43, wherein the first communications device comprises a first data port connected to the first processor to transmit and receive the data, a second data port and a control port connected to the first processor to transmit or receive commands An interface / control device for receiving and transmitting data and instructions to / from the first processor, an input / output connected to a plurality of nodes of the first communication channel, a port connected to a second data port of the interface / And a first connection device having a single connection address, a second connection port having an input and an output connected to nodes of the second communication channel, a port connected to a second data port of the interface / control device, Characterized in that it comprises a connection device Calibrate, Parallel, Motion Reconfigurable Calculation System.제45항에 있어서, 상기 첫번째 접속 장치는 상기 첫번째 통신채널에 연결되는 입력과, 첫번째, 두번째 출력들을 구비하여, 메시지패킷의 일부분으로 형성되는 어드레스의 반응하여 상기 첫번째, 두번째 출력들중 하나로 데이타를 선택적으로 전송하는 어드레스 디코더와, 데이타를 저장하고, 상기 어드레스 디코더의 첫번째 출력에 연결되는 입력과, 상기 인터페이스/제어 장치에 연결되는 출력을 구비하는 첫번째 버퍼와, 데이타를 저장하고, 입력과 출력을 구비하며, 그 입력이 상기 어드레스 디코더의 두번째 출력에 연결되는 두번째 버퍼와, 데이타를 저장하고, 상기 인터페이스/제어 장치에 연결되는 입려과, 출력을 구비하는 세번째 버퍼와, 상기 두번째 버퍼의 출력에 연결되는 첫번째 입력, 상기 세번째 버퍼에 연결되는 두번째 입력, 상기 인터페이스/제어 로직에 연결되는 제어입력, 그리고 상기 첫번째 통신채널에 연결되는 출력을 구비하여, 제어입력으로 인가되는 제어신호에 반응하여 상기 첫번째 또는 두번째 입력으로부터 데이타를 선택적으로 통과시키는 멀티플렉서를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.46. The method of claim 45, wherein the first access device has an input coupled to the first communication channel and first and second outputs to respond to an address formed as part of a message packet to transmit data to one of the first and second outputs A first buffer for storing data and having an input coupled to the first output of the address decoder and an output coupled to the interface / control device; a first buffer for storing data; A second buffer having an input coupled to a second output of the address decoder, a third buffer storing data and having inputs and outputs coupled to the interface / control device, and a second buffer coupled to the output of the second buffer, A second input coupled to the third buffer, a second input coupled to the third buffer, And a multiplexer for selectively passing data from the first or second input in response to a control signal applied to the control input, the control input having a control input coupled to the first control channel and an output coupled to the first communication channel, Features scalable, parallel, dynamic reconfigurable computing system.제45항에 있어서, 상기 시스템이 상기 첫번째 프로세서는 그 첫번째 번호는 어드레스라인을 형성하고, 그 두번째 번호는 제어라인을 형성하고, 그 세번째 번호는 데이타라인을 형성하는 다수의 신호라인을 구비하는, 메모리를 통해 상기 인터페이스/제어 장치에 연결되고, 상기 첫번째 프로세서와 상기 인터페이스/제어 장치는 상기 다수의 신호라인의 첫번째, 두번째, 세번째 번호가 상기 첫번째 프로세서와 인터페이스/제어 장치에 의하여 유용해진 구성 데이타 세트에 따라서 정해질 수 있도록 재구성할 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.46. The system of claim 45, wherein the system comprises a plurality of signal lines, wherein the first processor forms an address line, the second number forms a control line, and the third number forms a data line. And wherein the first processor and the interface / control unit are connected to the interface / control unit through a memory, wherein the first, second, and third numbers of the plurality of signal lines are configured by the first processor and the interface / Wherein said reconfigurable scalar, parallel, and dynamic reconfigurable computing system further comprises:제45항에 있어서, 상기 첫번째 프로세서는 그 첫번째 번호는 어드레스라인을 형성하고, 그 두번째 번호는 제어라인을 형성하고, 그 세번째 번호는 데이타라인을 형성하는 다수의 신호라인을 구비하는 메모리를 통해 상기 인터페이스/제어 장치와 연결되고, 상기 첫번째 프로세서와 인터페이스/제어 장치는 상기 다수의 신호라인의 첫번째번호, 두번째 번호, 세번째 번호가 상기 첫번째 프로세서와 인터페이스/제어 장치에 의하여 유용화된 구성데이타세트에 따라서 세트될 수 있도록 재구성할 수 있음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.46. The method of claim 45, wherein the first processor forms a control line through a memory, the first number forming an address line, the second number forming a control line, and the third number being a plurality of signal lines forming a data line. Wherein the first processor and the interface / control device are connected to an interface / control device, wherein the first number, the second number, and the third number of the plurality of signal lines are set according to the configuration data set enabled by the first processor and the interface / Scalar, parallel, dynamic reconfigurable computing system.제45항에 있어서, 상기 첫번째 프로세서는 그 첫번째 번호는 어드레스라인을 형성하고, 그 두번째 번호는 제어라인을 형성하고, 그 세번째 번호는 데이타라인을 형성하는 다수의 신호라인을 구비하는 메모리를 통해 인터페이스/제어 장치에 연결되고, 상기 인터페이스/제어 장치는 상기 다수의 신호라인을 첫번째 번호, 두번째 번호, 세번째 번호가 각각 어드레스 제어, 데이타라인의 수에 매치되도록 세트될 수 있도록 재구성할 수 있고, 그것은 상기 첫번째 프로세서에 의하여 메모리에 억세스 제어하도록 사용됨을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.46. The method of claim 45, wherein the first processor forms a control line, the first number of which forms an address line, the second number of which forms a control line, / Control device, and the interface / control device can reconfigure the plurality of signal lines so that the first number, the second number, and the third number are each set to address control, the number of data lines, Wherein the first processor is used to control access to the memory by the first processor.제45항에 있어서, 상기 인터페이스/제어 장치는 상기 접속수단을 통한 전송을 위하여 메시지를 상기 첫번째 프로세서에 의해 사용될 수 있는 명령과 데이타로 변환하고, 상기 첫번째 프로세서로부터 명령과 데이타를 메시지로 묶음을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.46. The interface / control device of claim 45, wherein the interface / control device converts the message to instructions and data that can be used by the first processor for transmission via the connection means, and bundles the command and data from the first processor into a message Scalable, parallel, dynamic reconfigurable computing system.다수의 하이 레벨 문장들로부터 재구성가능 컴퓨터에 의하여 이행될 수 있는 명령들을 발생하는 방법에 있어서, 고급 문장들을 재구성가능 컴퓨터에 의해 이행될 수 있는 명령어로 변환하기 위하여 다수의 규칙세트를 제공하는 단계와, 고급 문장을 재구성가능 컴퓨터에 의해 이행될 수 있는 명령으로 변환하기 위하여 사용될 현재의 규칙세트로써 다수의 규칙세트중 하나를 선택하는 단계와, 하이 레벨 문장을 선택하는 단계와, 상기 선택된 고급 문장이 재구성 지시하는지의 여부를 결정하는 단계와, 만일 선택된 하이 레벨 문장이 재구성을 지시한다면 고급 문장을 재구성을 지시로 구체화된 규칙화된 규칙세트로 변환하기 위하여 현재의 규칙세트를 바꾸는 단계와, 선택된 고급 문장을 현재의 규칙세트를 사용하여 재구성가능 컴퓨터에 의해 이행될 수 있는 적어도 하나의 명령으로 전환하는 단계를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.Claims 1. A method of generating instructions that can be executed by a reconfigurable computer from a plurality of high level sentences, the method comprising: providing a set of rules for translating advanced sentences into instructions that can be executed by a reconfigurable computer; Selecting one of a plurality of sets of rules as a current set of rules to be used to convert an advanced sentence into an instruction that can be implemented by the reconfigurable computer; selecting a high level sentence; And if the selected high level sentence indicates a reorganization, changing the current rule set to convert the advanced sentence into a set of regularized rules embodied as a reorganization instruction, The sentence can be implemented by the reconfigurable computer using the current rule set To at least one instruction that is capable of performing a reconfigurable scalar operation.제51항에 있어서, 상기 재구성가능 컴퓨터에 의해 이행될 수 있는 명령으로 고급 문장을 전환하기 위하여 다수의 규칙세트 각각이 다른 명령어 세트 기계로 대응됨을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.52. The computer-readable medium of claim 51, wherein each of the plurality of rule sets is mapped to a different instruction set machine to convert the advanced sentence into instructions that can be implemented by the reconfigurable computer. Way.제51항에 있어서, 상기 방법이 상기 선택된 고급 문장이 재구성 지시라면, 상기 재구성 명령어를 중간 레벨 재구성 문장으로 전환하는 단계와, 상기 선택된 고급 문장이 재구성 명령어가 아니라면, 상기 선택된 문장을 중간 레벨 문장으로 전환하는 단계와, 레지스터할당을 이행하는 단계를 구비하고, 상기 현재 규칙세트를 바꾸는 단계가 중급문장을 선택하는 단계와, 선택된 중간 레벨 문장이 중급 재구성 문장인지를 판단하는 단계와, 상기 선택된 중급 문장이 중급 재구성 문장이라면 중급 재구성 문장에 의하여 구체화된 명령어 세트 기계에 의한 규칙세트를 선택하는 단계를 포함하고, 상기 선택된 고급 문장으로 전환하는 단계와, 상기 중급 재구성문장에 의하여 구체화된 명령어 세트 기계에 대응하는 상기 선택된 규칙세트를 사용하여 상기 선택된 중급 문장으로부터 어셈블리언어 문장을 발생하는 단계를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.52. The method of claim 51, wherein the method further comprises: if the selected advanced sentence is a reconfiguration instruction, converting the reconfiguration instruction to an intermediate level reconfiguration sentence; and if the selected advanced sentence is not a reconfiguration instruction, Wherein the step of changing the current rule set comprises the steps of: selecting an intermediate sentence; determining whether the selected intermediate level sentence is an intermediate rephrasing sentence; Selecting a rule set by an instruction set machine embodied by an intermediate reorganization sentence if the intermediate reorganization sentence is a middle rephrasing sentence; switching to the selected advanced sentence; and responding to the instruction set machine embodied by the intermediate rephrasing sentence Using the selected rule set, That's from the mid sentence is characterized by comprising the step of generating the assembly language statement Caravan block, parallel, dynamically reconfigurable computation methods.재구성가능 처리장치를 구비한 다이내믹 재구성가능 컴퓨터 시스템의 다이내믹 재구성가능 연산하는 방법에 있어서, 첫번째 명령어 세트 기계에 대응하는 첫번째 구성 데이타 세트에 따른 연산을 위하여 상기 재구성가능 처리장치를 구성하는데, 상기 재구성가능 처리장치의 구성은 상기 첫번째 명령 지합 구조를 구현하는 하드웨어 조직으로 귀착되는 단계와, 상기 재구성가능 처리장치의 명령 이행 사이클을 인터럽팅하는 단계와, 상기 재구성가능 처리장치의 하드웨어 조직이 두번째 명령 세트 조직을 구현하기 위하여 두번째 명령어 세트 기계에 대응하는 두번째 구성 데이타세트에 따라서 상기 재구성가능 처리장치를 재구성하는 단계를 포함함을 특징으로 하는 스캐러블, 패러렐, 동작 재구성가능 계산방법.A method of dynamic reconfigurable computing of a dynamic reconfigurable computer system having a reconfigurable processing device, the method comprising: configuring the reconfigurable processing device for computation according to a first configuration data set corresponding to a first instruction set machine, Wherein the configuration of the processing unit results in a hardware organization that implements the first instruction aggregation structure; interrupting a command execution cycle of the reconfigurable processing unit; And reconfiguring the reconfigurable processing unit according to a second configuration data set corresponding to the second instruction set machine to implement the reconfigurable processing unit.제54항에 있어서, 상기 방법이 다이내믹 재구성가능 처리장치내에서 하드웨어가 재구성되는지를 프로그램 명령열의 이행시기동안 결정하는 단계를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.55. The method of claim 54, comprising determining during a transition period of a program command sequence whether the method is hardware reconfigurable in a dynamic reconfigurable processing device.제55항에 있어서, 상기 방법이 상기 재구성하는 단계후에 새로운 명령어 이행 사이클을 초기화하는 단계를 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.56. The method of claim 55, wherein the method includes initializing a new instruction execution cycle after the reconfiguring step.제56항에 있어서, 상기 명령 이행 사이클은 프로그램 명령열내에 첫번째 프로그램 명령에 대응하고, 새로운 명령 이행 사이클은 프로그램 명령열내의 두번째 프로그램 명령에 대응함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.57. The computer-readable medium of claim 56, wherein the instruction execution cycle corresponds to a first program instruction in a program instruction sequence, and the new instruction execution cycle corresponds to a second program instruction in a program instruction sequence. Way.제54항에 있어서, 상기 방법이 상기 첫번째 명령어 세트 기계에 대응하는 천이 제어 신호의 첫번째 세트를 발생하고, 이 천이 제어신호의 첫번째 세트는 명령 이행 사이클내에서 인터랩트가능 상태들의 세트로 구체화하는 단계와, 상기 두번째 명령어 세트 기계에 대응하는 천이 제어 신호의 두번째 세트를 발생하고, 상기 천이 제어신호의 두번째 세트는 두번째 명령 이행 사이클내에서 인터럽트가능 상태들의 세트를 구체화하는 단계를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.55. The method of claim 54, wherein the method generates a first set of transition control signals corresponding to the first instruction set machine, the first set of transition control signals being embodied as a set of interceptable states within a command transition cycle And generating a second set of transition control signals corresponding to the second instruction set machine, the second set of transition control signals embodying a set of interruptible states within a second instruction transition cycle Scalable, Parallel, Dynamic Reconfigurable Calculation Method.다이내믹 재구성가능 컴퓨터, 첫번째 명령세트 구조에 대응하는 첫번째 구성 데이타 세트에 따라서 재구성가능 처리장치를 구성하고, 상기 재구성가능 처리장치의 구성은 상기 첫번째 명령어 세트 기계로 구현하는 하드웨어 구조에 귀착되는 수단과, 재구성가능 처리장치가 재구성되었는지의 여부를 프로그램 명령열의 이행 기간동안 결정하는 수단과, 재구성처리장치가 두번째 명령어 세트 기계를 구현하는 새로운 하드웨어 구조를 가지도록 두번째 구성 데이타에 따라서 재구성가능 처리장치를 재구성하는 수단을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.Means for configuring a reconfigurable processing unit in accordance with a first configuration data set corresponding to a first instruction set structure and a configuration of the reconfigurable processing unit resulting in a hardware structure implementing the first reconfigurable processing unit in the first instruction set machine; Means for determining during the transition period of the program command sequence whether or not the reconfigurable processing apparatus has been reconfigured; and means for reconfiguring the reconfigurable processing apparatus according to the second configuration data so that the reconfiguration processing apparatus has a new hardware structure implementing the second instruction set machine Means for generating a scalar, parallel, dynamic reconfigurable calculation system.제59항에 있어서, 상기 컴퓨터가 상기 재구성가능 처리장치가 재구성되는 사건에 있어서, 프로그램 명령열내의 첫번째 프로그램 명령에 대응하는 첫번째 명령 이행 사이클을 인터럽트하는 수단과, 재구성가능 처리장치가 재구성된 후에 프로그램 명령열의 두번째 프로그램 명령에 대응하는 두번째 명령 이행 사이클을 초기화하는 수단을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.60. The computer readable medium of claim 59, further comprising: means for, in the event that the reconfigurable processing unit is reconfigured, interrupting a first instruction transition cycle corresponding to a first program instruction in a program instruction sequence; And means for initializing a second instruction transition cycle corresponding to a second program instruction in the instruction sequence. ≪ Desc / Clms Page number 19 >제59항에 있어서, 상기 컴퓨터가, 명령 세트 구조에 대응하는 천이 제어신호의 세트를 발생하고, 상기 천이 제어신호의 세트는 명령 이행 사이클내에서 인터럽터블 상태들의 세트를 구체화하는 수단을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.60. The computer-readable medium of claim 59, wherein the computer generates a set of transition control signals corresponding to an instruction set structure, the set of transition control signals comprising means for specifying a set of interruptible states within a command transition cycle Features scalable, parallel, dynamic reconfigurable computing system.리프로그래가능 로직 장치내에 다이내믹 재구성가능 컴퓨터는, 재구성가능 컴퓨터의 구조를 특징화하는 출력을 구비하여, 구조 기술 신호를 저장하고, 상기 구조기술 신호는 다이내믹 재구성가능 컴퓨터가 인터럽트에 반응하는 방식을 구체화하는 인터럽트 반응 신호를 구비하는 구조 기술 메모리와, 입력을 구비하여, 상기 재구성 가능 컴퓨터에 의해 명령어의 이행을 제어하는 명령 상태 시퀀서와, 구조 기술 메모리의 출력에 연결되는 첫번째 입력 및 두번째 입력과, 상기 명령 상태 시퀀서의 입력에 연결되는 출력을 구비하여, 명령 이행 사이클동안 인터럽트 서비스 상태로의 천이를 허용할 때 구체화하는 천이 제어 신호를 발생하는 인터럽터 상태 머신을 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.A dynamic reconfigurable computer in a leaflet capable logic device has an output characterizing the structure of the reconfigurable computer to store a structure description signal and the structure description signal indicates how the dynamic reconfigurable computer responds to the interrupt An instruction state sequencer having an input and controlling an implementation of an instruction by the reconfigurable computer; a first input and a second input coupled to an output of the structure description memory; And an output coupled to an input of the instruction state sequencer to generate a transition control signal that specifies when transitioning to an interrupt service state during an instruction transition cycle. Parallel, dynamic reconfigurable computing system.제62항에 있어서, 리프로그래가능 로직 장치의 첫번째 부분은 첫번째 명령어 세트 기계가 첫번째 부분에 형성되도록 구성 데이타의 첫번째 세트에 따라서 구성되고, 리프로그래가능 로직 장치의 두번째 부분은 두번째 명령어 세트 기계와 두번째 부분에 형성되도록 구성 데이타의 두번째 세트에 따라서 구성되고, 상기 재구성가능 컴퓨터는 처리를 위한 상기 첫번째 부분 또는 두번째 부분을 사용하기 위하여 구축될 수 있고, 상기 인터럽트 상태 머신은 상기 선택된 명령어 세트 기계에 의해 이행될 수 있는 명령어들과 재구성가능 컴퓨터가 사용되기 위하여 놓여진 리프로그래가능 로직 장치의 부분의 명령어를 천이 제어신호안에 포함함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산시스템.63. The method of claim 62, wherein a first portion of the leafrootable logic device is configured according to a first set of configuration data such that a first instruction set machine is formed in a first portion, And the reconfigurable computer may be constructed to use the first or second portion for processing and the interrupt state machine may be configured to operate on the selected instruction set machine Wherein the instructions include instructions that are executable by the reconfigurable computer and instructions of the portion of the leafroot capable logic device that are put into use for the reconfigurable computer to be used.명령어 페치 상태, 명령어 디코드 상태, 명령어 이행 상태, 그리고 write-back 상태를 가진 명령 이행 사이클을 제공하는 다이내믹 재구성가능 컴퓨터로 데이타를 처리하는 방법에 있어서, 상기 방법은 인터럽터블 상태를 구체화하는 첫번째 명령어 세트 기계에 따른 연산을 위한 컴퓨터를 구성하는 단계와, 인터럽트신호를 수신하는 단계와, 상기 다이내믹 재구성가능 컴퓨터를 위하여 연산 상태를 결정하는 단계와, 상기 다이내믹 재구성가능 컴퓨터의 연산 상태가 인터럽터블인지를 결정하는 단계와, 상기 다이내믹 재구성가능 컴퓨터가 인터럽터블 상태로 판단되면 인터럽트신호를 제공하는 단계를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.CLAIMS 1. A method of processing data with a dynamic reconfigurable computer that provides an instruction fetch state, an instruction decode state, an instruction execution state, and a command transition cycle with a write-back state, the method comprising: Comprising: configuring a computer for operation in accordance with a machine; receiving an interrupt signal; determining an arithmetic state for the dynamic reconfigurable computer; determining whether the arithmetic state of the dynamic reconfigurable computer is interruptible; And providing an interrupt signal when said dynamic reconfigurable computer is determined to be in an interruptible state. ≪ Desc / Clms Page number 20 >제64항에 있어서, 상기 방법은, 만일 상기 다이내믹 재구성가능 컴퓨터가 인터럽터블 상태가 아니라면, 다이내믹 재구성가능 컴퓨터의 연산상태가 인터럽트될 수 있는 다음 인터럽터블 상태를 결정하는 단계와, 만일 다이내믹 재구성가능 컴퓨터가 인터럽터블 상태가 아니라면, 다이내믹 재구성가능 컴퓨터를 다음 인터럽터블 상태로 전환할 때를 결정하는 단계와, 만일 다이내믹 재구성가능 컴퓨터가 인터럽터블 상태가 아닌것으로 판단되면 다음 인터럽터블 상태에서 인터럽트 신호를 제공하는 단계를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.66. The method of claim 64, further comprising: if the dynamic reconfigurable computer is not in an interruptible state, determining a next interruptible state in which an operational state of the dynamic reconfigurable computer may be interrupted; If the dynamic reconfigurable computer is not in the interruptible state, determining when to switch the dynamic reconfigurable computer to the next interruptible state if the dynamic reconfigurable computer is not in the interruptible state; Scalar, parallel, dynamic reconfigurable calculation method.제64항에 있어서, 상기 인터럽터 신호를 제공하는 단계는 인터럽트를 위하여 원, 우선, 그리고 인터럽트 구동 어드레스를 결정하는 단계와, 인터럽트 신호가 재구성을 지시하는지를 판단하는 단계와, 인터럽트신호가 재구성을 지시한다면 인터럽트 제어 레지스터안에 새로운 명령어 세트 기계를 위한 구성데이타를 저장하는 단계를 구비함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.65. The method of claim 64, wherein providing the interrupt signal comprises: determining a source, a priority, and an interrupt driven address for an interrupt; determining if the interrupt signal indicates a reconfiguration; and if the interrupt signal indicates reconfiguration And storing configuration data for a new instruction set machine in an interrupt control register. ≪ Desc / Clms Page number 21 >제64항에 있어서, 상기 다이내믹 재구성가능 컴퓨터의 연산상태가 인터럽터블 상태인지를 판단하는 단계는 다이내믹 재구성가능 컴퓨터가 구성되기 위한 명령어 세트 기계에 대응하는 천이 제어 신호를 수신하고 상기 천이제어신호는 명령의 이행을 인터럽트할 수 있는 적어도 하나의 상태로 구체화하는 단계와, 천이 제어신호에 의하여 상기 다이내믹 재구성가능 컴퓨터의 연산상태로 구체화된 상태들을 비교하는 단계를 구비함을 특징으로 하는 스캐러블. 패러렐, 동적 재구성가능 계산방법.66. The computer readable medium of claim 64, wherein determining that the operational state of the dynamic reconfigurable computer is in an interruptible state includes receiving a transition control signal corresponding to the instruction set machine for configuring the dynamic reconfigurable computer, Characterized in that it comprises the steps of specifying at least one state in which the transition of the dynamic reconfigurable computer can be interrupted, and comparing states embodied in the computational state of the dynamic reconfigurable computer by the transition control signal. Parallel, Dynamic Reconfigurable Calculation Method.제64항에 있어서, 상기 다이내믹 재구성가능 컴퓨터는 다수의 다른 명령 집합 구조에 따라서 구성될 수 있고, 상기 각 명령세트는 명령이행의 적어도 한 인터럽트할 수 있는 연산 상태를 정의하는 천이 제어신호의 세트를 제공함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.66. The computer readable medium of claim 64, wherein the dynamic reconfigurable computer can be configured according to a number of different instruction set structures, each set of transition control signals including a set of transition control signals defining at least one interruptible arithmetic state of instruction execution Scalar, parallel, dynamic reconfigurable calculation method.제68항에 있어서, 상기 각 명령어 세트 기계는 명령어 세트 기계와 관계되는 천이 제어 신호의 세트의 수정에 의하여 재구성가능 인터럽트 메카니즘을 제공함을 특징으로 하는 스캐러블, 패러렐, 동적 재구성가능 계산방법.69. The method of claim 68, wherein each instruction set machine provides a reconfigurable interrupt mechanism by modifying a set of transition control signals associated with the instruction set machine.