KR930007788Y1 - Time measuring device between two signals - Google Patents

Abstract

Translated fromKorean

내용 없음.No content.

Description

Translated fromKorean

두 신호간의 시간측정장치Time measuring device between two signals

제 1 도는 본 고안의 시간측정회로에 대한 블록다이어그램.1 is a block diagram of a time measurement circuit of the present invention.

제 2 도는 제 1 도의 시간확장회로 상세도.2 is a detailed view of the time extension circuit of FIG.

제 3 도는 제 1 도의 게이트 발생기 상세도.3 is a detailed view of the gate generator of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

S₁, S₂: 시작 및 종료신호 CLK : 클럭S₁ , S₂ : Start and end signals CLK: Clock

T₁: 초기시간 확장회로 T₂: 종료시간 확장회로T₁ : initial time extension circuit T₂ : end time extension circuit

Co : 커패시터 C : 충전회로Co: Capacitor C: Charging Circuit

D : 방전회로D: discharge circuit

본 고안은 두 신호간의 시간측정장치에 관한 것으로, 특히, 기준 클럭 펄스에 의한 두 신호간의 시간측정을 두입력 신호단에 시간지연회로를 사용하여 시간측정을 정확하게 할수있도록 된 두 신호간의 시간 측정장치에 관한 것이다.The present invention relates to a time measuring device between two signals, and in particular, a time measuring device between two signals, which enables accurate time measurement using a time delay circuit at two input signal stages for time measurement between two signals by a reference clock pulse. It is about.

종래의 경우, 시간측정 즉, 극히 짧은 간격의 시간을 측정함에 있어서는 높은 주파수의 클럭신호로써 두시점 사이에서의 펄스수를 측정하여 시간을 측정하는 기술이 전반적이었으나, 이러한 방법은 측정하고자 하는 두 시점 사이의 간격보다 인가되는 펄스의 주기가 매우빠른 경우에는 문제가 없으나, 두 시점의 간격이 펄스 입력의 주기에 가까워지면 측정에러가 비례적으로 증가하게 되는 단점이 있었고, 이를 개선하기 위하여 첫번째시점과 첫번째 클럭펄스 사이의 시간 및 두번째 시점과 그 다음의 첫번째 클럭펄스 사이의 시간을 측정하는 기술이 소개되어 있으나, 이는 시간-판독변환기에 의한 방법이었고, 아나로그-디지탈 변환기와 실시간 A/D 변환기가 항상 필요로 하여야 되는 문제점이 발생하였다.In the conventional case, a time measurement, that is, a technique of measuring time by measuring the number of pulses between two time points as a clock signal of high frequency in measuring time of very short intervals, was generally used. There is no problem when the period of the applied pulse is much faster than the interval between them, but there is a disadvantage that the measurement error increases proportionally when the interval between two points approaches the period of the pulse input. A technique for measuring the time between the first clock pulse and the time between the second time point and the next first clock pulse is introduced, but this method is based on a time-to-read converter, and the analog-to-digital converter and the real-time A / D converter There is a problem that must always be needed.

이에 본 고안은 상술한 바와같은 종래의 제반 문제점을 해결키 위하여 안출된 것으로, 실시간 A/D변환기를 사용치않고 클럭신호만으로 측정이 가능하게 된 두신호간의 시간측정장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems. It is an object of the present invention to provide a time measuring device between two signals that can be measured using only a clock signal without using a real-time A / D converter. .

이하, 첨부된 도면을 본 고안의 목적을 달성하기 위한 기술적 구성을 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the technical configuration for achieving the object of the present invention in detail.

본 고안의 목적을 달성하기 위하여 주기적으로 클럭펄스를 발생시키는 클럭(CLK)과, 시작신호(Start Singnal)와 종료신호(Stop Signal)사이의 시간 간격에 비례한 초기확장 시간간격과 최종확장 시간간격의 길이를 정의하는 초기 분할신호의 최종분할 신호를 발생시키는 초기시간 확장회로와 최종시간 확장회로(T₁,T₂)를 연결한다.In order to achieve the object of the present invention, an initial expansion time interval and a final expansion time interval that are proportional to the time interval between the clock CLK and the start signal and the stop signal that periodically generate a clock pulse. An initial time extension circuit and a final time extension circuit (T₁ , T₂ ) which generate a final division signal of the initial division signal defining the length of P are connected.

또한, 시작신호(S₁)와 종료신호(S₂)에 의해 결정되는 간격동안에 발생되는 클럭 펄스수를 세면 그 숫자로 대략의 시간간격을 측정할 수 있도록 하는 계속적인 클럭펄스와, 초기분할계수와 최종분할계수와 대략적인 계수로 계산되는 시간을 나타내는 신호를 발생시키는 시간표시로 구성되어 시작신호(S₁)와 종료신호(S₂)에 의해 표현되는 첫번째와 두번째 시점사이의 시간을 측정하는 장치에 있어서, 상기의 시간확장회로는, 커패시터(Co)와 충전회로(C) 및 방전회로(D)로 이루어지고, 커패시터(Co)가 한계값전압까지 방전하는데 필요한 시간을 정의하는 초기분할 신호와 최종분할 신호 중의 하나를 각각 발생시키기 위한 커패시터 전압에 반응하는 간격신호(Interval Signal)에 의해 개선된 초기시간 확장회로(T₁)와 최종시간 확장회로(T₂)로 구성된 것으로, 미설명 부호 CP는 클램프회로, Gt는 게이트발생기, OP는 비교기, FF₁~FF₃는 플립플롭 A, B, C는 카운터를 지칭하는 것이다.In addition, if the number of clock pulses generated during the interval determined by the start signal (S₁ ) and the end signal (S₂ ) is counted, the continuous clock pulses and initial division coefficients which allow the approximate time interval to be measured by the number are determined. And a time display for generating a signal representing a time calculated by a final division coefficient and an approximate coefficient, which measures the time between the first and second time points represented by the start signal S₁ and the end signal S₂ . In the apparatus, the time extension circuit is composed of a capacitor (Co), a charging circuit (C), and a discharge circuit (D), and an initial divided signal defining a time required for the capacitor (Co) to discharge to a threshold voltage. And an initial time extension circuit (T₁ ) and a final time extension circuit (T₂ ) improved by an interval signal in response to a capacitor voltage for generating one of the final divided signals, respectively, Reference numeral CP denotes a clamp circuit, Gt denotes a gate generator, OP denotes a comparator, and FF₁ to FF₃ denote flip-flops A, B, and C counter.

이상과 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

도면 제 1 도는 시작/종료 신호선(S₁,S₂)의 시작과 종료신호사이의 시간차를 측정하는 회로구성으로써 첫번째와 두번째의 시간확장회로(T₁,T₂)는 각각 시작과 종료로 부터 신호를 받는다.1 is a circuit configuration for measuring the time difference between the start and end signals of the start and end signal lines S₁ and S₂ , and the first and second time extension circuits T₁ and T₂ are respectively from the start and end. Receive a signal.

각 시간확장회로(T₁,T₂)는 클럭(CLK)에서도 입력을 받아 각각 출력을 내게되고, 시간확장회로(T₁,T₂)의 출력은 각각 시작과 종료, 펄스입력후 두번째 또는 세번째 클럭펄스에서 하이(High)상태가 된다.Each of the time extension circuits T₁ and T₂ receives an input from the clock CLK and outputs them respectively, and the outputs of the time extension circuits T₁ and T₂ respectively start and end, and the second or third time after the pulse input. High on the clock pulse.

따라서 EX-OR 게이트는 시작과 종료시간 간격과 같은 펄스출력을 한다.Thus, the EX-OR gate produces the same pulse output as the start and end time intervals.

계속해서 AND 게이트는 클럭(CLK)과 EX-OR게이트를 통해 출력된 신호를 받아서 카운터(B)에 클럭펄스를 입력한다.Subsequently, the AND gate receives the signal output through the clock CLK and the EX-OR gate, and inputs a clock pulse to the counter B.

따라서 카운터(B)의 출력은 대략적측정이 되고, 카운터(B)만의 출력은 정확하지 못한값이되어 시간확장회로(T₁,T₂)를 거쳐 나온 신호 t₁',t₂'와 클럭에 의한 카운터(A,C)의 값을 보정치로 하여 카운터(B)의 값에 더하면 정확한 시간 계측값이 나오게 된다.Therefore, the output of the counter B becomes an approximate measurement, and the output of only the counter B becomes an inaccurate value, so that the signal t₁ ', t₂ ' and the clock outputted through the time extension circuits T₁ and T₂ are clocked. The value of the counters A and C is added to the value of the counter B by the correction value, and the correct time measurement value is obtained.

이때, 클럭(CLK)에 100[MHZ], 시간확장회로(T₁,T₂)에서 256배 확장을 하는 경우 도면 제 1 도에서의 측정은 다음과 같은 제1의 식이 성립되어 나노조(Nano Second: 십억분의 1초)로 단계로 계산된다.At this time, when 100 [MHZ] is extended to the clock CLK by 256 times in the time extension circuits T₁ and T₂ , the measurement shown in FIG. 1 is performed as shown in FIG. Second: one billionth of a second).

A+256B+C/25.6…제1의 식 도면 제 2 도는 시간확장회로 T₁에 대한 상세도로서 시작펄스와 클럭펄스의 두번째 또는 세번째 펄스사이에 빠른속도로 음이온 충전되는 커패스터(Co)가 있고, 이 커패시터(Co)는 천천히 방전한다.A + 256B + C / 25.6... FIG. 2 is a detailed view of the time extension circuit T_1. There is a capacitor (Co) which is negatively charged at high speed between the start pulse and the second or third pulse of the clock pulse. Discharges slowly.

충전과 방전은 각각의 충,방전회로(C,D)에 의해 이루어지고, 클램프회로(CP)는 커패시터(Co)가 가상 대지 전위에 클램프시킨다.Charge and discharge are made by the respective charge and discharge circuits C and D, and the clamp circuit CP clamps the capacitor Co to the virtual earth potential.

충전회로(C)는 시작펄스후 커패시터(Co)를 충전시키기 시작하고, 클램프 회로(CP)는 커패시터(Co)가 "+"극성 전압으로의 충전은 막지만 "-"극성의 전압은 막지않는다.The charging circuit C starts to charge the capacitor Co after the start pulse, and the clamp circuit CP prevents the capacitor Co from charging to the "+" polar voltage but does not block the "-" polar voltage. .

이때, 비교기 OP의 출력은 하이(High)가 된다.At this time, the output of the comparator OP is high.

충전회로(C)는 빠른속도로 클럭(CLK)의 두번째나 세번째 펄스 입력시까지 커패시터(Co)를 충전시키고, 충전이 정지된후 천천히 방전회로(D)에 의해 방전된다.The charging circuit C charges the capacitor Co at a high speed until the second or third pulse input of the clock CLK, and is slowly discharged by the discharge circuit D after the charging is stopped.

충전회로(C)의 전압이 방전회로(D)의 256배가 되면 커패시터(Co)의 충전시간이 256배 걸리게 되므로, 결국 비교기(OP)의 출력은 시작펄스 입력과 그 다음의 클럭펄스 입력시간간격을 256배로하여 도면 제 2 도와 같은 펄스 출력이 된다.When the voltage of the charging circuit C becomes 256 times that of the discharge circuit D, the charging time of the capacitor Co takes 256 times. Therefore, the output of the comparator OP becomes the start pulse input and the next clock pulse input time interval. Is multiplied by 256 times to obtain a pulse output as shown in FIG.

또한, 게이트 발생기(Gt)의 상세도가 도면 제 3 도이다.3 is a detailed view of the gate generator Gt.

ARM신호가 하이(High)이면, 플립플롭(FF₁)의 Q₁이 하이, 플립플롭(FF₃)의 Q₃가 로우(Low)가 되어, 게이트(G)의 출력은 로우가 된다.ARM signal is at a high (High) when the flip-flop Q₁ is high, Q₃ of the flip-flop (FF₃₎ is at a low (Low) of (FF_1), the output of the gate (G) is low.

ARM의 신호가 로우가 되면 시작(START)이나 클럭(CLK)입력이 유효하게 된다.When the ARM signal goes low, the START or clock input is valid.

우선시작펄스가 입력되면, 플립플롭(FF₁)의 D입력은 로우가 되고 Q₁과 Q₃가 모두 로우이므로 게이트의 출력이 하이(HIGH)가 된다.When the priority start pulse is input, the D input of the flip-flop FF₁ goes low and the output of the gate goes high because both Q₁ and Q₃ are low.

첫번째 클럭 입력으로 플립플롭(FF₂)의 Q₂는 로우, 플립플롭(FF₃)의 Q₃는 로우가 되어 게이트(G)의 출력은 계속 하이를 유지하며, 두번째 클럭펄스에서 Q₃가 하이가 되어 게이트(G)의 출력은 로우가 되므로, 도면 제 2 도의 충전회로(C)중 게이트발생기(Gt)의 출력과 같은 펄스 출력을 나타내게 된다.As the first clock input, Q₂ of the flip-flop (FF₂ ) goes low and Q₃ of the flip-flop (FF₃ ) goes low so that the output of the gate (G) remains high, and Q₃ goes high on the second clock pulse. Since the output of the gate G becomes low, the output of the gate G becomes the same as the output of the gate generator Gt in the charging circuit C of FIG.

또한, 클럭을 100[MHZ], 시간확장회로의 지연시간을 256배로 하지 않고 측정대상과 측정의 정확도에 따라 달리 변경하여 실시할수도 있게 된 것이다.In addition, the clock can be changed to 100 [MHZ] and 256 times as the delay time of the time extension circuit, depending on the measurement target and the accuracy of the measurement.

이상에서 본 바와 같이 본 고안은 기준클럭펄스에 의한 두신호간의 시간측정방법에 있어서, 두입력신호단에 시간지연회로를 사용하여 두신호간의 시간측정을 정확히 할수 있게된 것이다.As described above, in the present invention, in the method for measuring the time between two signals by the reference clock pulse, the time delay circuit between the two input signal terminals can be used to accurately measure the time between the two signals.

Claims (2)

Translated fromKorean

주기적으로 클럭펄스를 발생시키는 클럭(CLK)과, 시작신호(Start Signal)와 종료신호(Stop Signal) 사이의 시간간격에 비례한 초기확장 시간간격과 최종확장 시간간격의 길이를 정의하는 초기분할신호와 최종분할신호를 발생시키는 초기시간 확장회로(T₁)와 최종시간 확장회로(T₂)를 구비하고 시작신호(S₁)와 종료신호(S|₂)에 의해 결정되는 간격동안에 발생하는 클럭 펄스수를 세면 그 숫자로 대략의 시간간격을 측정할 수 있도록하는 계속적인 클럭펄스를 발생하고, 초기분할계수와 최종분할계수와 대략적인 계수로 계산되는 시간을 나타내는 신호를 발생시키는 기간표시로 구성되어, 시작신호(S₁)와 종료신호(S₂)에 의해 표현되는 첫번째와 두번째 시점 사이의 시간을 측정하는 장치에 있어서, 커패시터(Co)와 충전회로(C)가 연결되고, 그 중간 연결선에서 한선을 인출하여 방전회로(D)를 연결하면서, 커패시터(Co)가 한계값 전압까지 방전하는데 필요한 시간을 정의하는 초기분할신호와 최종분할 신호 중의 하나를 각각 발생시키기 위한 커패시터 전압에 반응하는 간격신호(Interval Signal)에 의해 개선된 초기시간 확장회로(T₁)와 최종시간 확장회로(T₂)로 구성됨을 특징으로 하는 두 신호간의 시간측정장치.A clock CLK that periodically generates a clock pulse, and an initial divided signal defining a length of an initial extension time interval and a final extension time interval proportional to the time interval between the start signal and the stop signal. And a clock having an initial time extension circuit (T₁ ) and a final time extension circuit (T₂ ) for generating a final divided signal and generated during an interval determined by the start signal (S₁ ) and the end signal (S |₂ ). Counting the number of pulses generates a continuous clock pulse that allows the approximate time interval to be measured by the number, and consists of a period display that generates a signal representing the time calculated by the initial division coefficient, the final division coefficient and the approximate coefficient. In the apparatus for measuring the time between the first and second time points represented by the start signal (S₁ ) and the end signal (S₂ ), the capacitor (Co) and the charging circuit (C) is connected, the intermediate connection line in An interval signal in response to the capacitor voltage for generating one of the initial division signal and the final division signal defining the time required for the capacitor Co to discharge to the threshold voltage while drawing the one line and connecting the discharge circuit D. Time measuring device between the two signals, characterized in that consisting of the initial time extension circuit (T₁ ) and the final time extension circuit (T₂ ) improved by (Interval Signal).제 1 항에 있어서, 커패시터(Co)가 처음의 기준전압으로부터 충전되기 시작할때, 시작하여 커패시터(Co)가 다시 기준전압까지 방전될때 끝나는 초기분할신호와 최종분할신호에 의해서 각각 정해지는 간격(Interval)을 내는 회로를 포함하여 구성됨을 특징으로 하는 두 신호간의 시간측정장치.The method of claim 1, wherein the interval defined by the initial divided signal and the final divided signal, which starts when the capacitor Co starts to be charged from the initial reference voltage and ends when the capacitor Co is discharged again to the reference voltage, Time measuring device between the two signals characterized in that it comprises a circuit that emits.