본 발명은, 산화물 반도체 박막, 박막 반도체 장치 및 그 제조 방법, 그리고 스퍼터링 타깃 및 그 제조 방법에 관한 것이다.The present invention relates to an oxide semiconductor thin film, a thin film semiconductor device and a method for manufacturing the same, and a sputtering target and a method for manufacturing the same.
In-Ga-Zn-O 계 산화물 반도체막 (IGZO) 을 활성층에 사용한 박막 트랜지스터 (TFT : Thin-Film Transistor) 는, 종래의 아모르퍼스 실리콘막을 활성층에 사용한 TFT 와 비교하여 고이동도를 얻을 수 있으므로, 최근, 각종의 디스플레이에 폭넓게 적용되고 있다 (예를 들어, 특허문헌 1 ∼ 3 참조).A thin-film transistor (TFT) using an In-Ga-Zn-O oxide semiconductor film (IGZO) as an active layer can achieve high mobility compared to a TFT using a conventional amorphous silicon film as an active layer, and thus has been widely applied to various displays in recent years (see, for example, Patent Documents 1 to 3).
예를 들면, 특허문헌 1 에는, 유기 EL 소자를 구동시키는 TFT 의 활성층이 IGZO 로 구성된 유기 EL 표시 장치가 개시되어 있다. 특허문헌 2 에는, 채널층 (활성층) 이 a-IGZO 로 구성되고, 이동도가 5 ㎠/Vs 이상인 박막 트랜지스터가 개시되어 있다. 특허문헌 3 에는, 활성층이 IGZO 로 구성되고, 온/오프 전류비가 5 자릿수 이상인 박막 트랜지스터가 개시되어 있다.For example, Patent Document 1 discloses an organic EL display device in which an active layer of a TFT for driving an organic EL element is composed of IGZO. Patent Document 2 discloses a thin film transistor in which a channel layer (active layer) is composed of a-IGZO and has a mobility of 5 cm2/Vs or more. Patent Document 3 discloses a thin film transistor in which an active layer is composed of IGZO and has an on/off current ratio of 5 digits or more.
최근, 각종 디스플레이에 있어서의 고해상도화, 저소비 전력화, 고프레임 레이트화에 관한 요구로부터, 더 높은 이동도를 나타내는 산화물 반도체에 대한 요구가 높아지고 있다. 그러나, 활성층에 IGZO 를 사용하는 박막 트랜지스터에 있어서는, 이동도로 10 ㎠/Vs 를 초과하는 것이 어려웠다.Recently, due to the demands for higher resolution, lower power consumption, and higher frame rates in various displays, the demand for oxide semiconductors exhibiting higher mobility has been increasing. However, in thin film transistors using IGZO in the active layer, it has been difficult to exceed 10 ㎠/Vs in mobility.
또한, 전류 구동 디바이스의 보급으로 인해, 고이동도의 산화물 반도체가 요구되고 있지만, 고이동도화에 의해, 막의 결정화에 따른 특성의 편차나 가공성의 문제, 고이동도 고캐리어 밀도에 따른 TFT 기능 부전 등의 문제가 있다.In addition, due to the spread of current-driven devices, high-mobility oxide semiconductors are in demand, but due to high mobility, there are problems such as deviation in characteristics due to crystallization of the film, problems with processability, and TFT function failure due to high mobility and high carrier density.
예를 들어, 특허문헌 4 에는, 전자 캐리어 농도가 1018/㎤ 이상인 산화물을 TFT 의 채널층에 사용한 경우, 온·오프비를 충분히 취할 수 없어, 노멀리 오프형의 TFT 에는 적격하지 않다는 것을 알 수 있었고, 미세 결정을 포함하며, 또한 전자 캐리어 농도가 1018/㎤ 미만인, 비정질 산화물이 제안되어 있다.For example, in Patent Document 4, it was found that when an oxide having an electron carrier concentration of 1018 /cm3 or more is used in the channel layer of a TFT, a sufficient on/off ratio cannot be obtained, and thus it is not suitable for a normally-off type TFT, and an amorphous oxide including microcrystals and having an electron carrier concentration of less than 1018 /cm3 is proposed.
이상과 같은 사정을 감안하여, 본 발명의 목적은, 고이동도의 활성층의 박막 트랜지스터를 실현할 수 있는 산화물 반도체 박막 및 그것을 사용한 박막 반도체 장치 및 그 제조 방법을 제공하는 것에 있다. 또한, 상기 서술한 산화물 반도체 박막을 형성할 수 있는 스퍼터링 타깃 및 그 제조 방법을 제공하는 것을 목적으로 한다.In view of the above circumstances, the purpose of the present invention is to provide an oxide semiconductor thin film capable of realizing a thin film transistor having a high mobility active layer, a thin film semiconductor device using the same, and a manufacturing method thereof. In addition, the purpose is to provide a sputtering target capable of forming the above-described oxide semiconductor thin film, and a manufacturing method thereof.
상기 목적을 달성하기 위해서 여러 연구를 거듭한 결과, 인듐, 갈륨, 게르마늄, 및 아연으로 이루어지는 In-Ga-Ge-Zn-O 의 산화물을 주성분으로 하는 산화물 반도체이고, 또한 전자 캐리어 밀도 1×1018 ∼ 1×1020/㎤ 미만인 것은, 단막 (單膜) 의 Hall 이동도가 25 ㎠/V·s 이상인 고이동도 막이 얻어지고, 그 결정성을 억제함으로써 가공성이 우수하고, 안정적으로 TFT 구동 가능한 것을 알아내어, 본 발명을 완성시켰다.As a result of repeated studies to achieve the above purpose, it was found that an oxide semiconductor mainly composed of an oxide of In-Ga-Ge-Zn-O composed of indium, gallium, germanium, and zinc, and further having an electron carrier density of less than 1×1018 to 1×1020 /cm 3, can obtain a high mobility film having a single-film Hall mobility of 25 cm 2 /V s or more, and by suppressing its crystallinity, it has excellent processability and can stably drive a TFT, thereby completing the present invention.
이러한 본 발명은, 이하와 같다.The present invention is as follows.
본 발명의 제 1 양태는, 인듐, 갈륨, 게르마늄, 및 아연으로 이루어지는 In-Ga-Ge-Zn-O 의 산화물을 주성분으로 하는 아모르퍼스 산화물 반도체로 구성되고, 70 ≤ In ≤ 90 at％, 0 ＜ Ga ≤ 10 at％, 0 ＜ Ge ≤ 10 at％, 5 ≤ Zn ≤ 30 at％ 인 산화물 반도체 박막에 있다.A first aspect of the present invention is an oxide semiconductor thin film composed of an amorphous oxide semiconductor mainly composed of an oxide of In-Ga-Ge-Zn-O composed of indium, gallium, germanium, and zinc, wherein 70 ≤ In ≤ 90 at%, 0 < Ga ≤ 10 at%, 0 < Ge ≤ 10 at%, and 5 ≤ Zn ≤ 30 at%.
본 발명의 제 2 양태는, 홀 이동도가 25 ㎠/V·s 이상인 제 1 양태의 산화물 반도체 박막에 있다.A second aspect of the present invention is an oxide semiconductor thin film of the first aspect having a hole mobility of 25 ㎠/V·s or more.
본 발명의 제 3 양태는, 캐리어 밀도가 1.0×1018/㎤ 이상 1.0×1020/㎤ 미만인 제 1 양태의 산화물 반도체 박막에 있다.A third aspect of the present invention is an oxide semiconductor thin film of the first aspect having a carrier density of 1.0×1018 /cm3 or more and less than 1.0×1020 /cm3.
본 발명의 제 4 양태는, 옥살산계 에천트 또는 황산·질산계 에천트로 에칭했을 때의 에칭 레이트가 1 nm/sec 이상인 제 1 양태의 산화물 반도체 박막에 있다.A fourth aspect of the present invention is an oxide semiconductor thin film of the first aspect, which has an etching rate of 1 nm/sec or more when etched with an oxalic acid-based etchant or a sulfuric acid/nitric acid-based etchant.
본 발명의 제 5 양태는, 3 ≤ Ga＋Ge ≤ 9.5 at％ 인 제 1 양태의 산화물 반도체 박막에 있다.A fifth aspect of the present invention is an oxide semiconductor thin film of the first aspect, wherein 3 ≤ Ga＋Ge ≤ 9.5 at%.
본 발명의 제 6 양태는, Si, Ti, Ni, Y, Ca, Al, Mg, Nb, Ta, Zr, Ba, Hf, W, 및 Mo 에서 선택되는 적어도 1 개의 첨가 원소를 추가로 함유하고, Ga, Ge 및 상기 첨가 원소의 총 함유량이 10 at％ 이하인 제 1 양태의 산화물 반도체 박막에 있다.A sixth aspect of the present invention is an oxide semiconductor thin film of the first aspect, further containing at least one additive element selected from Si, Ti, Ni, Y, Ca, Al, Mg, Nb, Ta, Zr, Ba, Hf, W, and Mo, wherein the total content of Ga, Ge and the additive elements is 10 at% or less.
본 발명의 제 7 양태는, 고이동도의 아모르퍼스 산화물 반도체 박막으로 이루어지는 활성층과, 상기 활성층의 적어도 일방의 면에 게이트 절연막을 개재하여 형성된 게이트 전극과, 상기 활성층에 접속되는 소스 전극 및 드레인 전극을 구비하는 박막 반도체 장치로서, 상기 활성층이 제 1 양태 ∼ 제 6 양태 중 어느 하나의 산화물 반도체 박막으로 이루어지는 박막 반도체 장치에 있다.The seventh aspect of the present invention is a thin film semiconductor device comprising an active layer formed of a high-mobility amorphous oxide semiconductor thin film, a gate electrode formed with a gate insulating film interposed between at least one surface of the active layer, and a source electrode and a drain electrode connected to the active layer, wherein the active layer is formed of the oxide semiconductor thin film according to any one of the first to sixth aspects.
본 발명의 제 8 양태는, 상기 게이트 절연막 및 상기 게이트 전극은, 상기 활성층의 상면에 형성되고, 상기 소스 전극 및 상기 드레인 전극은, 상기 활성층의 상면측에 형성되어 있고, 상기 활성층의 상면 및 하면의 적어도 일방에, 상기 활성층보다 캐리어 밀도가 작은 반도체 박막을 구비하는 경우가 있는, 제 7 양태에 기재된 박막 반도체 장치에 있다.The eighth aspect of the present invention is a thin film semiconductor device as described in the seventh aspect, wherein the gate insulating film and the gate electrode are formed on the upper surface of the active layer, the source electrode and the drain electrode are formed on the upper surface side of the active layer, and a semiconductor thin film having a lower carrier density than the active layer is provided on at least one of the upper surface and the lower surface of the active layer.
본 발명의 제 9 양태는, 상기 게이트 절연막 및 상기 게이트 전극은, 상기 활성층의 하면에 형성되고, 상기 소스 전극 및 상기 드레인 전극은, 상기 활성층의 상면측에 형성되어 있고, 상기 활성층의 상면 및 하면의 적어도 일방에, 상기 활성층보다 캐리어 밀도가 작은 반도체 박막을 구비하는 경우가 있는, 제 7 양태에 기재된 박막 반도체 장치에 있다.A ninth aspect of the present invention is a thin film semiconductor device as described in the seventh aspect, wherein the gate insulating film and the gate electrode are formed on a lower surface of the active layer, the source electrode and the drain electrode are formed on an upper surface side of the active layer, and a semiconductor thin film having a lower carrier density than that of the active layer is provided on at least one of the upper and lower surfaces of the active layer.
본 발명의 제 10 양태는, 상기 활성층의 상면에는, 에칭 스톱층이 형성되고, 상기 소스 전극 및 상기 드레인 전극은, 상기 활성층의 상면측의 상기 에칭 스톱층 상에 형성되어 있는 제 9 양태에 기재된 박막 반도체 장치에 있다.A tenth aspect of the present invention is a thin film semiconductor device as described in the ninth aspect, wherein an etching stop layer is formed on an upper surface of the active layer, and the source electrode and the drain electrode are formed on the etching stop layer on the upper surface side of the active layer.
본 발명의 제 11 양태는, 상기 게이트 절연막 및 상기 게이트 전극은, 상기 활성층의 상면 및 하면의 양측에 형성되고, 상기 소스 전극 및 상기 드레인 전극은, 상기 활성층의 상면측에 형성되어 있고, 상기 활성층의 상면 및 하면의 적어도 일방에, 상기 활성층보다 캐리어 밀도가 작은 반도체 박막을 구비하는 경우가 있는, 제 7 양태에 기재된 박막 반도체 장치에 있다.An eleventh aspect of the present invention is a thin film semiconductor device as described in the seventh aspect, wherein the gate insulating film and the gate electrode are formed on both upper and lower surfaces of the active layer, the source electrode and the drain electrode are formed on the upper surface side of the active layer, and a semiconductor thin film having a lower carrier density than the active layer is provided on at least one of the upper and lower surfaces of the active layer.
본 발명의 제 12 양태는, 제 7 양태에 기재된 박막 반도체 장치의 제조 방법으로서, 상기 활성층을 스퍼터링법으로 형성하는 공정과, 상기 활성층을 에칭에 의해 패터닝하는 공정과, 상기 활성층을 어닐링하는 공정을 구비하는 박막 반도체 장치의 제조 방법에 있다.The twelfth aspect of the present invention is a method for manufacturing a thin film semiconductor device as described in the seventh aspect, comprising a step of forming the active layer by a sputtering method, a step of patterning the active layer by etching, and a step of annealing the active layer.
본 발명의 제 13 양태는, 제 8 ∼ 11 중 어느 한 양태의 박막 반도체 장치의 제조 방법으로서, 상기 활성층을 스퍼터링법으로 형성하는 공정과, 상기 활성층을 에칭에 의해 패터닝하는 공정과, 상기 활성층을 어닐링하는 공정을 구비하는 박막 반도체 장치의 제조 방법에 있다.A thirteenth aspect of the present invention is a method for manufacturing a thin film semiconductor device according to any one of aspects 8 to 11, comprising: a step of forming the active layer by a sputtering method; a step of patterning the active layer by etching; and a step of annealing the active layer.
본 발명의 제 14 양태는, 제 1 ∼ 6 중 어느 한 양태에 기재된 산화물 반도체 박막을 성막하는 스퍼터링 타깃으로서, 인듐, 갈륨, 게르마늄, 및 아연으로 이루어지는 In-Ga-Ge-Zn-O 의 산화물을 주성분으로 하는 산화물 소결체로 구성되는 스퍼터링 타깃에 있다.A fourteenth aspect of the present invention is a sputtering target for forming an oxide semiconductor thin film as described in any one of aspects 1 to 6, the sputtering target comprising an oxide sintered body having as a main component an oxide of In-Ga-Ge-Zn-O composed of indium, gallium, germanium, and zinc.
본 발명의 제 15 양태는, 밀도가 98 ％ 이상인, 제 14 양태의 스퍼터링 타깃에 있다.A fifteenth aspect of the present invention is a sputtering target of the fourteenth aspect, having a density of 98% or more.
본 발명의 제 16 양태는, 70 ≤ In ≤ 90 at％, 0 ＜ Ga ≤ 10 at％, 0 ＜ Ge ≤ 10 at％, 5 ≤ Zn ≤ 30 at％ 이고, L*a*b* 표색계로 표시되는 SCI 의 L* 값이 두께 방향에서 ±3 이내의 분포인 제 14 양태의 스퍼터링 타깃에 있다.A sixteenth aspect of the present invention is a sputtering target of the fourteenth aspect, wherein 70 ≤ In ≤ 90 at%, 0 < Ga ≤ 10 at%, 0 < Ge ≤ 10 at%, 5 ≤ Zn ≤ 30 at%, and an L* value of SCI expressed by an L*a*b* colorimetric system is distributed within ±3 in the thickness direction.
이러한 본 발명은, 인듐, 갈륨, 게르마늄, 및 아연으로 이루어지고, 소정의 조성의 In-Ga-Ge-Zn-O 의 산화물을 주성분으로 하는 산화물 반도체로 함으로써, 전자 캐리어 밀도 1×1018/㎤ 이상, 1×1020/㎤ 미만이며, 단막의 Hall 이동도가 25 ㎠/V·s 이상인 고이동도 막이며 결정성이 억제되어, 가공성이 우수한 안정적으로 TFT 구동 가능한 산화물 반도체막을 실현할 수 있다.The present invention uses an oxide semiconductor composed of indium, gallium, germanium, and zinc and having an In-Ga-Ge-Zn-O oxide of a predetermined composition as a main component, thereby realizing a high-mobility film having an electron carrier density of 1×1018 /cm 3 or more and less than 1×1020 /cm 3 and a Hall mobility of a single film of 25 ㎠ /V s or more, and having suppressed crystallinity and excellent processability, capable of stably driving a TFT.
도 1 은, 본 발명의 박막 반도체 장치의 구조의 일례를 나타내는 단면도이다.
도 2 는, 본 발명의 박막 반도체 장치의 구조의 일례를 나타내는 단면도이다.
도 3 은, 본 발명의 박막 반도체 장치의 구조의 일례를 나타내는 단면도이다.
도 4 는, 본 발명의 박막 반도체 장치의 구조의 일례를 나타내는 단면도이다.
도 5 는, 본 발명의 박막 반도체 장치의 구조의 일례를 나타내는 단면도이다.
도 6 은, 표 1 의 샘플 1 ∼ 4 의 결정성의 측정 결과를 나타낸다.
도 7 은, 결정성이 일부 발현된 샘플 23 및 샘플 24 의 측정예를 나타낸다.
도 8 은, 박막 반도체 장치 1 의 (a) 는 이동도 및 Vth, (b) 는 PBTS, (c) 는 NBTS 를 나타낸다.
도 9 는, 박막 반도체 장치 2 의 (a) 는 이동도 및 Vth, (b) 는 PBTS, (c) 는 NBTS 를 나타낸다.
도 10 은, 박막 반도체 장치 3 의 (a) 는 이동도 및 Vth, (b) 는 PBTS, (c) 는 NBTS 를 나타낸다.
도 11 은, 박막 반도체 장치 4 의 (a) 는 이동도 및 Vth, (b) 는 PBTS, (c) 는 NBTS 를 나타낸다.
도 12 는, 박막 반도체 장치 5, 6 의 이동도 및 Vth 를 나타낸다.Fig. 1 is a cross-sectional view showing an example of the structure of a thin film semiconductor device of the present invention.
Fig. 2 is a cross-sectional view showing an example of the structure of a thin film semiconductor device of the present invention.
Fig. 3 is a cross-sectional view showing an example of the structure of a thin film semiconductor device of the present invention.
Fig. 4 is a cross-sectional view showing an example of the structure of a thin film semiconductor device of the present invention.
Fig. 5 is a cross-sectional view showing an example of the structure of a thin film semiconductor device of the present invention.
Figure 6 shows the measurement results of the crystallinity of samples 1 to 4 in Table 1.
Figure 7 shows measurement examples of samples 23 and 24 in which some crystallinity was expressed.
Figure 8 shows (a) the mobility and Vth of a thin film semiconductor device 1, (b) the PBTS, and (c) the NBTS.
Figure 9 shows (a) the mobility and Vth, (b) the PBTS, and (c) the NBTS of the thin film semiconductor device 2.
Figure 10 shows (a) the mobility and Vth of thin film semiconductor device 3, (b) the PBTS, and (c) the NBTS.
Figure 11 shows (a) the mobility and Vth of the thin film semiconductor device 4, (b) the PBTS, and (c) the NBTS.
Figure 12 shows the mobility and Vth of thin film semiconductor devices 5 and 6.
이하, 도면을 참조하면서 본 발명의 실시형태를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[산화물 반도체 박막][Oxide semiconductor thin film]
본 발명의 산화물 반도체 박막은, 인듐, 갈륨, 게르마늄, 및 아연으로 이루어지는 In-Ga-Ge-Zn-O 의 산화물을 주성분으로 하는 아모르퍼스 산화물 반도체로 구성되고, 70 ≤ In ≤ 90 at％, 0 ＜ Ga ≤ 10 at％, 0 ＜ Ge ≤ 10 at％, 5 ≤ Zn ≤ 30 at％ 이다.The oxide semiconductor thin film of the present invention is composed of an amorphous oxide semiconductor whose main component is an oxide of In-Ga-Ge-Zn-O composed of indium, gallium, germanium, and zinc, and has 70 ≤ In ≤ 90 at%, 0 ＜ Ga ≤ 10 at%, 0 ＜ Ge ≤ 10 at%, and 5 ≤ Zn ≤ 30 at%.
In 은 이동도를 상승시키는 주된 원소로서, Zn 의 이동도를 상승시키는 원소이다. Ga, Ge 는, 이동도를 저하시키는 원소이지만, 다른 원소와 비교해서 이동도를 낮추기 어려운 것이다. 즉, 본 발명에서는, 고이동도의 산화물 반도체 재료로서 대표적인 IGZO (In-Ga-Zn-O) 계의 조성에 Ge 를 첨가하여, 소정의 조성으로 함으로써, 전자 캐리어 밀도 1×1018/㎤ 이상, 1×1020/㎤ 미만) 이고, 단막의 Hall 이동도가 25 ㎠/V·s 이상인 고이동도 막이며 또한 결정성이 억제된 아모르퍼스막이 되고, 가공성이 우수하고 또한 안정적으로 TFT 구동 가능한 것으로 한 것이다.In is the main element that increases mobility, and is an element that increases the mobility of Zn. Ga and Ge are elements that decrease mobility, but it is difficult to lower mobility compared to other elements. That is, in the present invention, by adding Ge to the composition of the IGZO (In-Ga-Zn-O) system, which is a representative high-mobility oxide semiconductor material, to obtain a predetermined composition, the high-mobility film has an electron carrier density of 1×1018 /cm 3 or more and less than 1×1020 /cm 3 and a Hall mobility of a single film of 25 ㎠ /V s or more, and further becomes an amorphous film with suppressed crystallinity, has excellent processability, and can stably drive a TFT.
상기 서술한 바와 같이, Ga 및 Ge 의 함유량은, 0 ＜ Ga ≤ 10 at％, 0 ＜ Ge ≤ 10 at％ 이지만, 바람직하게는 3 ≤ Ga＋Ge ≤ 9.5 at％, 보다 바람직하게는 3.5 ≤ Ga＋Ge ≤ 7.0 at％, 더욱 바람직하게는 3.5 ≤ Ga＋Ge ≤ 6.0 at％ 가 된다. Ga 및 Ge 의 함유량을 상기 서술한 바와 같이 함으로써, 소정의 이동도 및 캐리어 밀도를 달성할 수 있다. 즉, 3 ≤ Ga＋Ge ≤ 9.5 at％ 의 범위에서는, 홀 이동도 25 ㎠/V·s 이상, 캐리어 밀도 1×1018 ∼ 5×1019/㎤ 가 되고, 3.5 ≤ Ga＋Ge ≤ 7.0 at％ 의 범위에서는, 홀 이동도 30 ㎠/V·s 이상, 캐리어 밀도 5×1018 ∼ 5×1019/㎤ 가 되고, 3.5 ≤ Ga＋Ge ≤ 6.0 at％ 의 범위에서는, 홀 이동도 33 ㎠/V·s 이상, 캐리어 밀도 7×1018 ∼ 5×1019/㎤ 가 된다. 또, Ga 및 Ge 의 함유량을 그 이상 많게 하면, 이동도가 작은 막이 된다.As described above, the contents of Ga and Ge are 0 < Ga ≤ 10 at%, 0 < Ge ≤ 10 at%, but preferably 3 ≤ Ga＋Ge ≤ 9.5 at%, more preferably 3.5 ≤ Ga＋Ge ≤ 7.0 at%, and even more preferably 3.5 ≤ Ga＋Ge ≤ 6.0 at%. By setting the contents of Ga and Ge as described above, it is possible to achieve a predetermined mobility and carrier density. That is, in the range of 3 ≤ Ga＋Ge ≤ 9.5 at％, the Hall mobility is 25 ㎠/V s or more, and the carrier density is 1×1018 ∼ 5×1019 /cm 3 , in the range of 3.5 ≤ Ga＋Ge ≤ 7.0 at％, the Hall mobility is 30 ㎠/V s or more, and the carrier density is 5×1018 ∼ 5×1019 /cm 3 , and in the range of 3.5 ≤ Ga＋Ge ≤ 6.0 at％, the Hall mobility is 33 ㎠/V s or more, and the carrier density is 7×1018 ∼ 5×1019 /cm 3 . In addition, if the content of Ga and Ge is increased further, a film having low mobility is obtained.
이와 같은 본 발명의 산화물 반도체 박막은, 300 ℃ 정도의 대기 어닐링 후의 홀 이동도가 25 ㎠/V·s 이상이고, 바람직하게는 30 ㎠/V·s 이상, 특히 바람직하게는 33 ㎠/V·s 이상이다.The oxide semiconductor thin film of the present invention has a hole mobility of 25 cm2/V·s or more, preferably 30 cm2/V·s or more, and particularly preferably 33 cm2/V·s or more after air annealing at about 300°C.
또한, 대기 어닐링 후의 캐리어 밀도는, 1.0×1018/㎤ 이상 1.0×1020/㎤ 미만, 바람직하게는 5.0×1018/㎤ 이상 5.0×1019/㎤ 미만이다.In addition, the carrier density after atmospheric annealing is 1.0×1018 /cm3 or more and less than 1.0×1020 /cm3, preferably 5.0×1018 /cm3 or more and less than 5.0×1019 /cm3.
본 발명의 산화물 반도체 박막은, 밴드 갭 Eg 가 2.4 eV 이상 2.8 eV 이하이다.The oxide semiconductor thin film of the present invention has a band gap Eg of 2.4 eV or more and 2.8 eV or less.
본 발명의 산화물 반도체 박막은, 예를 들어, 옥살산계의 에천트인 ITO06N·07N 등 (칸토 화학사 제조) 이나, 황산·질산계의 혼산계 에천트 등 중 어느 것, 또는 그 밖의 에천트로 1 nm/sec 이상의 에칭 레이트로 에칭 가능하다.The oxide semiconductor thin film of the present invention can be etched at an etching rate of 1 nm/sec or more, for example, with any of an oxalic acid-based etchant such as ITO06N/07N (manufactured by Kanto Chemical Co., Ltd.), a sulfuric acid/nitric acid mixed acid etchant, or any other etchant.
본 발명의 산화물 반도체 박막은, 이상 설명한 In-Ga-Ge-Zn-O 의 산화물의 특성을 저해하지 않는 한, 다른 원소를 함유해도 된다. 이와 같은 첨가 원소로서는, Si, Ti, Ni, Y, Ca, Al, Mg, Nb, Ta, Zr, Ba, Hf, W, 및 Mo 에서 선택되는 적어도 1 개의 원소를 들 수 있으며, 상기 서술한 특성을 저해하지 않는 범위에서 함유할 수 있다. 이들의 첨가 원소는, Ga, Ge 와 비교해서 이동도를 저하시키는 정도가 크지만, 다른 원소와 비교하여 이동도를 낮추기 어려운 특성을 갖는 것이다. 즉, 이들 첨가 원소는, 10 at％ 이하로 첨가해도, 예를 들어, 이동도를 크게 저하시키는 일이 없는 특성을 갖는다. 이와 같은 첨가 원소는 합계로 10 at％ 이하의 함유량으로 함유시킬 수 있고, 바람직하게는 Ga, Ge 및 첨가 원소의 총 함유량을 10 at％ 이하로 하는 것이 좋다.The oxide semiconductor thin film of the present invention may contain other elements as long as it does not impair the oxide properties of In-Ga-Ge-Zn-O described above. Examples of such additional elements include at least one element selected from Si, Ti, Ni, Y, Ca, Al, Mg, Nb, Ta, Zr, Ba, Hf, W, and Mo, and can be contained within a range that does not impair the above-described properties. These additional elements have a greater degree of lowering mobility than Ga and Ge, but have a property of being difficult to lower mobility compared to other elements. That is, these additional elements have a property of not significantly lowering mobility, for example, even when added at 10 at% or less. Such additional elements can be contained in a total content of 10 at% or less, and it is preferable that the total content of Ga, Ge and the additional elements be 10 at% or less.
또, Sb 나 Sn 도 Ga 나 Ge 와 마찬가지로 이동도를 낮추기 어려운 성질을 갖지만, 가공성, 결정성, TFT 특성의 안정성에 대해 양호한 특성을 얻을 수 없다는 이유로, 본 발명에서는 함유하지 않는 것이 바람직한 것으로 하였다.In addition, Sb and Sn, like Ga and Ge, have properties that make it difficult to lower mobility, but they are not contained in the present invention because they cannot obtain good properties in terms of processability, crystallinity, and stability of TFT characteristics.
본 발명의 산화물 반도체 박막의 성막 방법은, 특별히 한정되지 않는다. 예를 들어, 성막하는 조성과 동일한 조성의 스퍼터링 타깃을 사용한 스퍼터링에 의해 성막해도 되고, 원자층 퇴적 (ALD) 법이나 진공 증착법 등에 의해 성막해도 되며, 아모르퍼스 산화물 반도체 박막을 성막할 수 있으면 성막 방법은 특별히 한정되지 않는다.The method for forming the oxide semiconductor thin film of the present invention is not particularly limited. For example, the thin film may be formed by sputtering using a sputtering target having the same composition as the composition to be formed, or the thin film may be formed by an atomic layer deposition (ALD) method or a vacuum deposition method, and the method for forming the thin film is not particularly limited as long as an amorphous oxide semiconductor thin film can be formed.
또한, 본 발명의 산화물 반도체 박막은, TFT 등의 박막 반도체 트랜지스터인 박막 반도체 장치 (디바이스) 의 활성층으로서 사용할 수 있다.In addition, the oxide semiconductor thin film of the present invention can be used as an active layer of a thin film semiconductor device (device) such as a thin film semiconductor transistor such as a TFT.
본 발명의 산화물 반도체 박막을 구비하는 박막 반도체 장치는, 고이동도의 아모르퍼스 산화물 반도체 박막으로 이루어지는 활성층과, 상기 활성층의 적어도 일방의 면에 게이트 절연막을 개재하여 형성된 게이트 전극과, 상기 활성층에 접속되는 소스 전극 및 드레인 전극을 구비하는 박막 반도체 장치로서, 상기 활성층이 상기 서술한 본 발명의 산화물 반도체 박막으로 이루어지는 것이다.A thin film semiconductor device comprising the oxide semiconductor thin film of the present invention is a thin film semiconductor device comprising an active layer formed of a high-mobility amorphous oxide semiconductor thin film, a gate electrode formed by interposing a gate insulating film on at least one surface of the active layer, and a source electrode and a drain electrode connected to the active layer, wherein the active layer is formed of the oxide semiconductor thin film of the present invention described above.
즉, 산화물 반도체 박막은, 예를 들어, 이른바 톱 게이트형의 전계 효과형 트랜지스터 등의 박막 트랜지스터에 있어서의 고이동도의 활성층에 이용되고, 활성층의 상부 및 하부의 적어도 일방에 활성층보다 캐리어 밀도가 작은 반도체 박막을 구비하는 타입의 반도체 장치로 해도 된다. 또한, 에칭 스톱층 (ESL) 구조, 백 채널 에칭 (BCE) 구조, 듀얼 게이트 (DualGate) 구조 (DoubleGate 구조) 의 전계 효과형 트랜지스터의 활성층으로서도 적용 가능하다.That is, the oxide semiconductor thin film can be used as a high-mobility active layer in a thin film transistor, such as a so-called top-gate type field-effect transistor, and can be used as a semiconductor device of the type having a semiconductor thin film having a lower carrier density than the active layer on at least one of the upper and lower sides of the active layer. In addition, it can also be applied as an active layer of a field-effect transistor having an etching stop layer (ESL) structure, a back-channel etching (BCE) structure, and a dual-gate (DoubleGate) structure.
구체적인 박막 반도체 장치는, 상기 게이트 절연막 및 상기 게이트 전극은, 상기 활성층의 상면에 형성되고, 상기 소스 전극 및 상기 드레인 전극은, 상기 활성층의 상면측에 형성되어 있는 구조를 들 수 있다.A specific thin film semiconductor device may have a structure in which the gate insulating film and the gate electrode are formed on the upper surface of the active layer, and the source electrode and the drain electrode are formed on the upper surface side of the active layer.
이러한 박막 반도체 장치의 일례의 구조를 도 1 에 나타낸다.An example structure of such a thin film semiconductor device is shown in Fig. 1.
도 1 에 본 발명에 관련된 박막 트랜지스터의 일례의 개략 구성을 나타낸다.Fig. 1 shows a schematic configuration of an example of a thin film transistor related to the present invention.
본 실시형태의 박막 트랜지스터 (100) 는, 기판 (10) 상에, 활성층 (11) 과 게이트 절연막 (12) 과 게이트 전극 (13) 과 층간 절연막 (14) 을 구비하고, 활성층 (11) 으로부터 층간 절연막 (14) 를 통해서 인출된 소스 전극 (15S) 및 드레인 전극 (15D) 을 갖는다.A thin film transistor (100) of the present embodiment has an active layer (11), a gate insulating film (12), a gate electrode (13), and an interlayer insulating film (14) on a substrate (10), and has a source electrode (15S) and a drain electrode (15D) extended from the active layer (11) through the interlayer insulating film (14).
기판 (10) 은, 전형적으로는 투명한 유리 기판, 또는 버퍼층을 성막한 투명한 유리 기판이다. 게이트 전극 (13) 은, 전형적으로는 몰리브덴 (Mo), 티탄 (Ti), 알루미늄 (Al), 구리 (Cu) 등의 금속 단층막 또는 금속 다층막으로 구성되고, 예를 들어 스퍼터링법에 의해 형성된다. 본 실시형태에서는, 게이트 전극 (13) 은, 몰리브덴으로 구성된다. 게이트 전극 (13) 의 두께는 특별히 한정되지 않으며, 예를 들어 100 nm ∼ 500 nm 이다. 게이트 전극 (13) 은, 예를 들어, 스퍼터링법, ALD 법, 진공 증착법 등으로 성막된다.The substrate (10) is typically a transparent glass substrate, or a transparent glass substrate on which a buffer layer is formed. The gate electrode (13) is typically composed of a metal monolayer film or a metal multilayer film such as molybdenum (Mo), titanium (Ti), aluminum (Al), or copper (Cu), and is formed by, for example, a sputtering method. In the present embodiment, the gate electrode (13) is composed of molybdenum. The thickness of the gate electrode (13) is not particularly limited, and is, for example, 100 nm to 500 nm. The gate electrode (13) is formed by, for example, a sputtering method, an ALD method, a vacuum deposition method, or the like.
활성층 (11) 은, 박막 트랜지스터 (100) 의 채널층으로서 기능한다. 활성층 (11) 의 막두께는, 예를 들어 10 nm ∼ 100 nm 이다. 활성층 (11) 은, 상기 서술한 본 발명의 산화물 반도체 박막으로 구성된다. 활성층 (11) 은, 예를 들어, 스퍼터링법, ALD 법, 진공 증착법 등으로 성막된다.The active layer (11) functions as a channel layer of the thin film transistor (100). The film thickness of the active layer (11) is, for example, 10 nm to 100 nm. The active layer (11) is composed of the oxide semiconductor thin film of the present invention described above. The active layer (11) is formed into a film by, for example, a sputtering method, an ALD method, a vacuum deposition method, or the like.
게이트 절연막 (12) 은, 게이트 전극 (13) 과 활성층 (11) 의 사이에 형성된다. 게이트 절연막 (12) 은, 예를 들어, 실리콘 산화막 (SiOx), 실리콘 질화막 (SiNx) 또는 이것들의 적층막으로 구성된다. 성막 방법은 특별히 한정되지 않으며, CVD 법이어도 되고, 스퍼터링법, 증착법 등이어도 된다. 게이트 절연막 (12) 의 막두께는 특별히 한정되지 않으며, 예를 들어 50 nm ∼ 400 nm 이다.The gate insulating film (12) is formed between the gate electrode (13) and the active layer (11). The gate insulating film (12) is composed of, for example, a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a laminated film thereof. The film formation method is not particularly limited, and may be a CVD method, a sputtering method, a deposition method, or the like. The film thickness of the gate insulating film (12) is not particularly limited, and is, for example, 50 nm to 400 nm.
층간 절연막 (14) 은, 게이트 절연막 (12) 과 게이트 전극 (13) 을 덮도록 형성된다. 층간 절연막 (14) 은, 예를 들어, 실리콘 산화막 (SiOx), 실리콘 질화막 (SiNx) 또는 이것들의 적층막으로 구성된다. 성막 방법은 특별히 한정되지 않으며, CVD 법이어도 되고, 스퍼터링법, 증착법 등이어도 된다. 층간 절연막 (14) 의 막두께는 특별히 한정되지 않으며, 예를 들어 100 nm ∼ 800 nm 이다.An interlayer insulating film (14) is formed so as to cover the gate insulating film (12) and the gate electrode (13). The interlayer insulating film (14) is composed of, for example, a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a laminated film thereof. The film formation method is not particularly limited, and may be a CVD method, a sputtering method, a vapor deposition method, or the like. The film thickness of the interlayer insulating film (14) is not particularly limited, and is, for example, 100 nm to 800 nm.
소스 전극 (15S) 및 드레인 전극 (15D) 은, 층간 절연막 (14) 상에 서로 이간되어 형성된다. 소스 전극 (15S) 및 드레인 전극 (15D) 은, 예를 들어, 알루미늄, 몰리브덴, 구리, 티탄 등의 금속 단층막 또는 이들 금속의 다층막으로 구성할 수 있다. 후술하는 바와 같이, 소스 전극 (15S) 및 드레인 전극 (15D) 은, 금속막을 패터닝함으로써 동시에 형성할 수 있다. 당해 금속막의 두께는, 예를 들어 100 nm ∼ 1000 nm 이다. 소스 전극 (15S) 및 드레인 전극 (15D) 은, 예를 들어 스퍼터링법, 진공 증착법 등으로 성막된다.The source electrode (15S) and the drain electrode (15D) are formed spaced apart from each other on the interlayer insulating film (14). The source electrode (15S) and the drain electrode (15D) can be composed of, for example, a single layer film of a metal such as aluminum, molybdenum, copper, or titanium, or a multilayer film of these metals. As described below, the source electrode (15S) and the drain electrode (15D) can be formed simultaneously by patterning the metal film. The thickness of the metal film is, for example, 100 nm to 1000 nm. The source electrode (15S) and the drain electrode (15D) are formed by, for example, a sputtering method, a vacuum deposition method, or the like.
박막 트랜지스터 (100) 의 활성층 (11) 의 상면 및 하면의 적어도 일방에, 활성층 (11) 보다 캐리어 밀도가 작은 반도체 박막을 구비하도록 해도 된다.A semiconductor thin film having a lower carrier density than the active layer (11) may be provided on at least one of the upper and lower surfaces of the active layer (11) of the thin film transistor (100).
이와 같은 박막 트랜지스터의 일례를 도 2 에 나타낸다.An example of such a thin film transistor is shown in Fig. 2.
도 2 의 박막 트랜지스터 (100A) 는, 활성층 (11) 의 하면 및 상면의 양방에 캐리어 밀도가 작은 반도체 박막 (11A 및 11B) 을 갖는 것이다.The thin film transistor (100A) of Fig. 2 has semiconductor thin films (11A and 11B) with low carrier density on both the lower and upper surfaces of the active layer (11).
반도체 박막 (11A 및 11B) 으로서는, 예를 들어, In-Ga-Zn 계의 재료이며, 캐리어 밀도가 1.0×1015/㎤ ∼ 1.0×1018/㎤ 의 박막을 들 수 있지만, In-Ga-Zn 계에 한정되는 것은 아니다. 또한, 반도체 박막 (11A 및 11B) 은, 활성층 (11) 과 마찬가지로, 예를 들어 스퍼터링법, ALD 법, 진공 증착법 등으로 성막된다.As the semiconductor thin film (11A and 11B), for example, a thin film made of an In-Ga-Zn material and having a carrier density of 1.0×1015 /cm 3 to 1.0×1018 /cm 3 can be exemplified, but is not limited to the In-Ga-Zn system. In addition, the semiconductor thin film (11A and 11B), like the active layer (11), is formed by, for example, a sputtering method, an ALD method, a vacuum deposition method, or the like.
본 발명의 박막 트랜지스터로서는 이와 같은 구조에 한정되지 않으며, 도 3 ∼ 도 5 에 나타내는 바와 같은 구조의 박막 트랜지스터로 해도 된다.The thin film transistor of the present invention is not limited to this structure, and may have a thin film transistor having a structure as shown in FIGS. 3 to 5.
도 3 의 박막 트랜지스터 (100B) 는, 활성층 (11) 의 하면에 게이트 전극 (13) 이 형성된 구조이고, 기판 (10) 상에 게이트 전극 (13), 게이트 절연막 (12) 및 활성층 (11) 과 적층된 구조를 가지며, 소스 전극 (15S) 및 드레인 전극 (15D) 은, 게이트 절연막 (12) 및 활성층 (11) 상으로부터 인출되어 있다.The thin film transistor (100B) of Fig. 3 has a structure in which a gate electrode (13) is formed on the lower surface of an active layer (11), and has a structure in which a gate electrode (13), a gate insulating film (12), and an active layer (11) are laminated on a substrate (10), and the source electrode (15S) and the drain electrode (15D) are drawn out from the gate insulating film (12) and the active layer (11).
도 4 의 박막 트랜지스터 (100C) 는, 도 3 의 박막 트랜지스터 (100B) 의 게이트 절연막 (12) 및 활성층 (11) 상에 에칭 스톱층 (16) 을 형성한 구조를 갖는다.The thin film transistor (100C) of Fig. 4 has a structure in which an etching stop layer (16) is formed on the gate insulating film (12) and active layer (11) of the thin film transistor (100B) of Fig. 3.
에칭 스톱층 (16) 은, 예를 들어, 실리콘 산화막 (SiOx) 으로 형성되고, 성막 방법은 특별히 한정되지 않으며, CVD 법이어도 되고, 스퍼터링법, 증착법 등이어도 된다. 에칭 스톱층 (16) 의 막두께는 특별히 한정되지 않으며, 예를 들어 50 nm ∼ 300 nm 이다.The etching stop layer (16) is formed of, for example, a silicon oxide film (SiOx), and the film formation method is not particularly limited, and may be a CVD method, a sputtering method, an evaporation method, or the like. The film thickness of the etching stop layer (16) is not particularly limited, and is, for example, 50 nm to 300 nm.
도 5 의 박막 트랜지스터 (100D) 는, 듀얼 게이트 타입 TFT 이고, 활성층 (11) 의 하면측에 게이트 절연층 (12A) 을 개재하여 보텀 게이트 전극 (13A) 을 가지며, 상면측에 게이트 절연층 (12B) 을 개재하여 톱 게이트 전극 (13B) 을 구비하는 것으로, 소스 전극 (15S) 및 드레인 전극 (15D) 은, 활성층 (11) 으로부터 인출되어 있다.The thin film transistor (100D) of Fig. 5 is a dual gate type TFT, and has a bottom gate electrode (13A) with a gate insulating layer (12A) interposed on the lower surface side of the active layer (11), and a top gate electrode (13B) with a gate insulating layer (12B) interposed on the upper surface side. The source electrode (15S) and the drain electrode (15D) are drawn out from the active layer (11).
도 3 ∼ 도 5 의 구조에 있어서도, 활성층 (11) 의 상면 및 하면의 적어도 일방에, 활성층 (11) 보다 캐리어 밀도가 작은 반도체 박막을 구비하도록 해도 된다.In the structures of FIGS. 3 to 5, a semiconductor thin film having a lower carrier density than the active layer (11) may be provided on at least one of the upper and lower surfaces of the active layer (11).
또, 이상 설명한 구체예는 횡형 트랜지스터를 예시하였으나, 이것들에 한정되지 않으며, 종형 트랜지스터여도 되는 것은 말할 필요도 없다.In addition, the specific examples described above exemplify horizontal transistors, but they are not limited to these, and it goes without saying that vertical transistors may also be used.
[스퍼터링 타깃][Sputtering target]
다음으로, 본 발명의 스퍼터링 타깃에 대해서 설명한다.Next, the sputtering target of the present invention will be described.
스퍼터링 타깃은, 플레이너형의 타깃이어도 되고, 원통형의 로터리 타깃이어도 된다. 스퍼터링 타깃은, In, Ga, Ge 및 Zn 을 포함하는 산화물 소결체로 이루어지고, 조성비는, 상기 서술한 산화물 반도체 박막과 동일하며, 바람직한 조성비도 동일하므로, 중복되는 설명은 생략한다.The sputtering target may be a planar target or a cylindrical rotary target. The sputtering target is made of an oxide sintered body containing In, Ga, Ge, and Zn, and the composition ratio is the same as that of the oxide semiconductor thin film described above, and the preferable composition ratio is also the same, so redundant explanation is omitted.
본 발명의 스퍼터링 타깃의 산화물 소결체의 조성 범위는, 인듐, 갈륨, 게르마늄, 및 아연을 포함하는 산화물을 포함하는 산화물 소결체로 구성되고, In, Ga, Ge 및 Zn 의 함유량은, 상기 서술한 바와 같다.The composition range of the oxide sintered body of the sputtering target of the present invention is composed of an oxide sintered body including oxides containing indium, gallium, germanium, and zinc, and the contents of In, Ga, Ge, and Zn are as described above.
본 발명의 스퍼터링 타깃을 구성하는 산화물 소결체는, Si, Ti, Ni, Y, Ca, Al, Mg, Nb, Ta, Zr, Ba, Hf, W, 및 Mo 에서 선택되는 적어도 1 개의 첨가 원소를 추가로 함유할 수 있다.The oxide sintered body constituting the sputtering target of the present invention may additionally contain at least one additive element selected from Si, Ti, Ni, Y, Ca, Al, Mg, Nb, Ta, Zr, Ba, Hf, W, and Mo.
또한, 본 발명의 산화물 소결체는, L*a*b* 표색계로 표시되는 SCI 의 L* 값이 두께 방향에서 ±3 이내의 분포인 상태가 되도록 제조할 필요가 있다.In addition, the oxide sintered body of the present invention needs to be manufactured so that the L* value of SCI expressed by the L*a*b* colorimetric system is distributed within ±3 in the thickness direction.
이와 같은 색미의 분포는 소결이 평균적으로 실시되었는지의 여부를 표시하고 있고, 본 발명의 원소 조성의 산화물은, 소결의 불균일이 발생하기 쉬운 것으로, 분위기 가스의 조성이나 유량 등에 따라 소결의 평균화를 도모할 필요가 있다. 색미 분포의 평균성은, 면내 방향에서도 두께 방향에서도 필요하지만, 특히 두께 방향의 분포에 편차가 발생하기 쉬우므로, 두께 방향의 SCI 의 L* 값을 규정하고 있으나, 면내 방향의 SCI 의 L* 값도 ±3 이내의 분포가 된다. 다만, 이것은 소결하는 장치의 상황에 따라 달라지므로, 적절하게 조정할 필요가 있지만, 최종적으로 L*a*b* 표색계로 표시되는 SCI 의 L* 값으로 평가하는 것이 포인트가 된다.This color distribution indicates whether sintering is performed averagely, and since the oxide of the elemental composition of the present invention is prone to uneven sintering, it is necessary to seek average sintering depending on the composition or flow rate of the atmospheric gas. The averageness of the color distribution is required both in the in-plane direction and in the thickness direction, but since deviation is particularly likely to occur in the distribution in the thickness direction, the L* value of SCI in the thickness direction is stipulated, but the L* value of SCI in the in-plane direction is also distributed within ±3. However, since this varies depending on the situation of the sintering device, it is necessary to adjust it appropriately, but the point is to ultimately evaluate it as the L* value of SCI expressed by the L*a*b* colorimetric system.
본 발명의 산화물 소결체는, 스퍼터링한 산화물 반도체 박막의 홀 이동도가 25 ㎠/V·s 이상이고, 바람직하게는 30 ㎠/V·s 이상, 특히 바람직하게는 33 ㎠/V·s 이상이고, 또한, 캐리어 밀도가, 1.0×1018/㎤ 이상 1.0×1020/㎤ 미만, 바람직하게는 5.0×1018/㎤ 이상 5.0×1019/㎤ 미만이 된다.The oxide sintered body of the present invention has a hole mobility of a sputtered oxide semiconductor thin film of 25 cm2/V·s or more, preferably 30 cm2/V·s or more, particularly preferably 33 cm2/V·s or more, and further has a carrier density of 1.0×1018 /cm3 or more and less than 1.0×1020 /cm3, preferably 5.0×1018 /cm3 or more and less than 5.0×1019 /cm3.
또한, 스퍼터링한 산화물 반도체 박막은, 밴드 갭 Eg 가 2.4 eV 이상 2.8 eV 이하이다.Additionally, the sputtered oxide semiconductor thin film has a band gap Eg of 2.4 eV or more and 2.8 eV or less.
이와 같이 본 발명의 스퍼터링 타깃을 사용하여 형성한 산화물 반도체 박막은, 25 ㎠/V·s 이상의 고이동도를 가지며, 캐리어 밀도가, 1.0×1018/㎤ 이상 1.0×1020/㎤ 미만을 실현할 수 있다.In this way, an oxide semiconductor thin film formed using the sputtering target of the present invention can have a high mobility of 25 ㎠/V·s or more and a carrier density of 1.0×1018 /㎤ or more and less than 1.0×1020 /㎤.
(스퍼터링 타깃의 제조 방법)(Method for manufacturing sputtering targets)
본 발명의 스퍼터링 타깃의 제조 방법은, 상기 조성의 산화물 소결체가 되는 방법이면, 특별히 제한되지 않지만, 예를 들어 이하의 두 가지 제조 방법을 예시할 수 있다.The method for manufacturing the sputtering target of the present invention is not particularly limited as long as it is a method for forming an oxide sintered body having the above composition, but the following two manufacturing methods can be exemplified.
제 1 방법은, 산화인듐 분말, 산화아연 분말, 산화갈륨 분말 및 산화게르마늄 분말을 혼합하여 성형체를 형성하고, 1100 ℃ 이상 1650 ℃ 이하에서 상기 성형체를 소성시켜, 산화물 소결체를 갖는 스퍼터링 타깃을 제조하는 방법이다.The first method is a method of manufacturing a sputtering target having an oxide sintered body by forming a molded body by mixing indium oxide powder, zinc oxide powder, gallium oxide powder, and germanium oxide powder, and sintering the molded body at a temperature of 1100°C or higher and 1650°C or lower.
원료 분말의 중량비는, 목적이 되는 상기 서술한 산화물 소결체의 원소비가 되도록 결정한다.The weight ratio of the raw material powder is determined so as to have the element ratio of the above-described oxide sintered body as the target.
또한, 제 2 방법은, 인듐, 아연, 갈륨 및 게르마늄을, 적어도 일부의 산화물, 수산화물 또는 탄산염으로서 혼합하여 900 ℃ ∼ 1400 ℃ 에서 예비 소성시킨 전구체 분말을 성형하여 성형체로 하고, 1100 ℃ 이상 1650 ℃ 이하에서 상기 성형체를 소성시켜 산화물 소결체를 갖는 스퍼터링 타깃을 제조하는 방법이다. 여기서, 인듐, 아연, 갈륨 및 게르마늄의 적어도 일부로 한 것은, 일부는 원소 그대로 예비 연소하고, 나머지의 원소를 산화물 등으로서 배합해도 된다는 의미이다.In addition, the second method is a method of manufacturing a sputtering target having an oxide-sintered body by forming a precursor powder which is mixed with at least a portion of indium, zinc, gallium and germanium as oxides, hydroxides or carbonates and pre-sintered at 900°C to 1400°C to form a pre-sintered body, and then sintering the pre-sintered body at 1100°C or more and 1650°C or less. Here, at least a portion of indium, zinc, gallium and germanium means that a portion may be pre-sintered as the elements themselves, and the remaining elements may be mixed as oxides or the like.
또, 원료 분말의 중량비는, 목적이 되는 상기 서술한 산화물 소결체의 원소비가 되도록 결정한다.In addition, the weight ratio of the raw material powder is determined so as to become the element ratio of the oxide sintered body described above.
이하, 또한, 제 2 방법을 예시하며 상세하게 제조 방법을 설명한다.Below, the second method is also exemplified and the manufacturing method is described in detail.
본 실시형태에서는, 건조와 조립을 한 번에 실시하는 것이 가능한 스프레이 드라이 방식으로 원료 분말이 조립된다. 바인더 첨가에 의해 분쇄성이 나쁜 분쇄 작업이 불필요해지는 것, 유동성이 좋은 구형의 분말을 사용할 수 있는 것 등에 의해, 스퍼터링 타깃의 조성 분포가 균일해지기 쉬워진다.In this embodiment, the raw material powder is assembled by a spray drying method that enables drying and assembly at the same time. By adding a binder, the pulverization work with poor pulverization becomes unnecessary, and by being able to use spherical powder with good fluidity, it becomes easy to make the composition distribution of the sputtering target uniform.
원료 분말은, 인듐, 아연, 갈륨 및 게르마늄의 산화물, 수산화물 또는 탄산염을 적어도 포함한다. 이것에 추가하여, 상기 서술한 첨가 원소의 산화물에서 선택되는 1 종류 이상의 분말을 혼합해도 된다. 또한, 원료 분말의 혼합에는, 분산제 등이 첨가되어도 된다.The raw material powder contains at least an oxide, hydroxide or carbonate of indium, zinc, gallium and germanium. In addition, one or more types of powders selected from the oxides of the above-described additive elements may be mixed. In addition, a dispersant or the like may be added to the mixing of the raw material powder.
원료 분말의 분쇄·혼합 방법으로는, 볼 밀을 사용하면 되지만, 볼 밀 이외에도, 예를 들어, 비드 밀, 로드 밀 등의 다른 매체 교반 밀이 사용 가능하다. 교반 매체가 되는 볼이나 비드의 표면에 수지 코팅 등이 실시되어도 된다. 이에 따라, 분체 중으로의 불순물의 혼입이 효과적으로 억제된다.As a method for grinding and mixing raw material powder, a ball mill can be used, but in addition to a ball mill, other media stirring mills such as a bead mill and a rod mill can also be used. A resin coating, etc. may be applied to the surface of balls or beads that serve as stirring media. Accordingly, the mixing of impurities into the powder is effectively suppressed.
혼합된 입자 분말은, 900 ℃ 이상 1400 ℃ 이하의 온도에서 예비 소성된다. 소성 온도가 900 ℃ 미만인 경우, 예비 소성이 불충분하여 복합 산화물이 완전히 형성되지 않고, 1400 ℃ 를 초과하면, 예비 소성으로 소결이 진행되어 1 차 입자의 입형 (粒形) 이 커지므로, 그 후의 본 소성에서 소결 밀도가 높아지지 않게 된다.The mixed particle powder is pre-fired at a temperature of 900°C or higher and 1400°C or lower. If the sintering temperature is lower than 900°C, the pre-fired is insufficient and the composite oxide is not completely formed. If it exceeds 1400°C, sintering progresses during the pre-fired and the grain size of the primary particles increases, so that the sintered density does not increase in the subsequent main sintering.
예비 소성된 분말은, 다시 볼 밀 등에서 분산제, 바인더 등과 함께 습식 분쇄되고, 스프레이 드라이에 의해 조립된다.The pre-calcined powder is then wet-milled again in a ball mill or the like together with a dispersant, binder, etc., and is then granulated by spray drying.
조립 분말의 평균 입자경은, 500 ㎛ 이하가 된다. 조립 분말의 평균 입자경이 500 ㎛ 를 초과하면, 성형체의 크랙이나 균열의 발생이 현저해짐과 함께, 소성체의 표면에 입상 (粒狀) 의 점이 발한다. 이와 같은 소성체를 스퍼터링 타깃에 사용하면, 이상 방전 혹은 파티클 발생의 원인이 될 우려가 있다.The average particle size of the granulated powder is 500 ㎛ or less. If the average particle size of the granulated powder exceeds 500 ㎛, cracks or fissures in the molded body become noticeable, and granular points appear on the surface of the sintered body. If such a sintered body is used as a sputtering target, there is a risk that it may cause abnormal discharge or particle generation.
조립 분말의 보다 바람직한 평균 입자경은, 20 ㎛ 이상 100 ㎛ 이하이다. 이에 따라, CIP (Cold Isostatic Press) 성형 전후에서의 체적의 변화 (압축률) 가 작고, 성형체에 대한 크랙 발생이 억제되어, 장척의 성형체가 안정적으로 제작된다. 또, 평균 입자경이 20 ㎛ 미만인 경우, 분말이 흩날리기 쉬워져, 취급이 어려워진다.A more preferable average particle size of the granulated powder is 20 ㎛ or more and 100 ㎛ or less. Accordingly, the change in volume (compressibility) before and after CIP (Cold Isostatic Press) molding is small, the occurrence of cracks in the molded body is suppressed, and a long molded body is stably manufactured. In addition, when the average particle size is less than 20 ㎛, the powder tends to scatter, making handling difficult.
여기서, 「평균 입자경」이란, 체가름식 입도 분포 측정기로 측정한 입도 분포의 적산％ 가 50 ％ 인 값을 의미한다. 또한, 평균 입자경의 값으로는, 주식회사 세이신 기업사 제조 「Robot Sifter RPS-105M」에 의한 측정값이 사용된다.Here, the "average particle size" means the value at which the cumulative % of the particle size distribution measured by a sieve-type particle size distribution measuring instrument is 50%. In addition, the value of the average particle size is the measurement value by "Robot Sifter RPS-105M" manufactured by Seishin Enterprise Co., Ltd.
조립 분말은, 100 MPa/㎠ 이상의 압력으로 성형된다. 이에 따라 상대 밀도가 98 ％ 이상인 소결체를 얻을 수 있다. 성형 압력이 100 MPa 미만인 경우, 성형체가 파손되기 쉬워, 핸들링이 어렵고, 소결체의 상대 밀도가 저하된다.The granulated powder is molded at a pressure of 100 MPa/cm2 or more. Accordingly, a sintered body having a relative density of 98% or more can be obtained. If the molding pressure is less than 100 MPa, the molded body is likely to be broken, making handling difficult and reducing the relative density of the sintered body.
성형 방법으로는, CIP 법이 채용된다. CIP 의 형태는, 전형적인 수직 로드 타입의 종형 방식이어도 되고, 바람직하게는 수평 로드 타입의 횡형 방식이 바람직하다. 이것은, 장척의 판상의 성형체를 종형의 CIP 로 제작하면, 몰드 내의 분말의 편차로 인해 두께에 편차가 발생하거나, 핸들링 중에 자체 무게로 균열되거나 하기 때문이다.As a molding method, the CIP method is adopted. The form of CIP may be a typical vertical rod type vertical type, or preferably a horizontal rod type horizontal type. This is because if a long plate-shaped molded body is manufactured by vertical CIP, the thickness may vary due to variation in the powder within the mold, or the mold may crack under its own weight during handling.
또한, 성형체는, 1100 ℃ ∼ 1650 ℃ 에서 소성시켜 소결체가 된다.Additionally, the molded body becomes a sintered body by firing at 1100 ℃ to 1650 ℃.
소성 온도가 1100 ℃ 미만인 경우에는, 도전성 및 상대 밀도가 낮아져, 타깃 용도에 적합하지 않게 된다. 한편, 소성 온도가 1650 ℃ 를 초과하면, 일부 성분의 증발이 일어나, 소성체의 조성 편차가 발생하거나, 결정립의 조대화로 인해 소성체의 강도가 저하되거나 한다.When the sintering temperature is lower than 1100℃, the conductivity and relative density are low, making it unsuitable for the target application. On the other hand, when the sintering temperature exceeds 1650℃, some components evaporate, causing compositional deviations in the sintered body, or the strength of the sintered body is reduced due to coarsening of the crystal grains.
성형체는, 대기 또는 산화성 분위기에서 소성된다. 이에 따라 목적으로 하는 산화물 소결체가 안정적으로 제조된다.The molded body is sintered in air or an oxidizing atmosphere. As a result, the intended oxide sintered body is stably manufactured.
조립 분말의 제작에는, 1 차 입자의 평균 입자경이 각각 0.3 ㎛ 이상 1.5 ㎛ 이하인 분말이 사용된다. 이에 따라 혼합·분쇄 시간의 단축이 가능해져, 조립분 내의 원료 분말의 분산성이 향상된다.In the production of granulated powder, powder having an average particle size of primary particles of 0.3 ㎛ or more and 1.5 ㎛ or less is used. Accordingly, the mixing and grinding time can be shortened, and the dispersibility of raw material powder within the granulated powder is improved.
조립 분말의 안식각은, 32°이하인 것이 바람직하다. 이에 따라 조립 분말의 유동성이 높아져, 성형성 및 소결성이 향상된다.The angle of repose of the granulated powder is preferably 32° or less. Accordingly, the fluidity of the granulated powder increases, thereby improving the formability and sinterability.
(가공 공정)(processing process)
이상과 같이 하여 제작된 소성체는, 원하는 형상, 크기, 두께의 판 형상으로 기계 가공됨으로써, In-Ga-Ge-Zn-O 계 소결체로 이루어지는 스퍼터링 타깃이 제작된다. 스퍼터링 타깃은, 백킹 플레이트에 납땜 접체화된다.The sintered body manufactured as described above is machined into a plate shape of a desired shape, size, and thickness, thereby manufacturing a sputtering target made of an In-Ga-Ge-Zn-O sintered body. The sputtering target is soldered to a backing plate.
본 실시형태에 따르면, 길이 방향의 길이가 1000 mm 를 초과하는 장척의 스퍼터링 타깃을 제작할 수 있다. 이에 따라 분할 구조가 아닌 대형의 스퍼터링 타깃을 제작할 수 있기 때문에, 분할부의 간극 (이음매) 에 침입한 본딩재 (납땜재) 가 스퍼터됨으로써 발생할 수 있는 막 특성의 열화를 방지하고, 안정된 성막이 가능해진다. 또한, 상기 간극에 퇴적된 스퍼터 입자의 재부착 (리디포지션) 을 원인으로 하는 파티클이 발생하기 어려워진다.According to the present embodiment, it is possible to manufacture a long sputtering target whose length in the longitudinal direction exceeds 1000 mm. Accordingly, since a large sputtering target without a split structure can be manufactured, deterioration of film properties that may occur due to sputtering of a bonding material (soldering material) that has penetrated into the gap (joint) of a split portion is prevented, and stable film formation is possible. In addition, it becomes difficult to generate particles caused by re-attachment (reposition) of sputtered particles deposited in the gap.
[스퍼터링 타깃의 평가][Evaluation of sputtering targets]
(L*a*b* 표색계로 표시되는 SCI 의 L* 값)(L* value of SCI expressed in L*a*b* colorimetric system)
L* 값은 코니카 미놀타 제조의 분교측식계 CM-700d 를 사용하여, SCI 값 (정반사광을 포함하는 측정 방식) 으로 측정을 실시하였다. 측정은 Target 표면과 단면의 중심부에서 실시하였다.The L* value was measured using a CM-700d spectrophotometer manufactured by Konica Minolta, using the SCI value (a measurement method including specular reflection). The measurement was performed at the center of the target surface and cross-section.
L 값은, 밀도와 산화물의 산소 결손의 영향을 받으며, 밀도가 높을수록 산소 결손량이 많을수록 L 값은 낮아진다. 치밀화된 소결체에 있어서는, 산소 결손량의 차이를 L 값의 차이로부터 확인할 수 있다.The L value is affected by the density and oxygen vacancies of the oxide, and the higher the density and the greater the amount of oxygen vacancies, the lower the L value. In a densified sintered body, the difference in the amount of oxygen vacancies can be confirmed from the difference in the L value.
고이동도 산화물 반도체막의 스퍼터링에 있어서는, 고이동도 막을 얻을 수 있기 위한 성막 프로세스 조건의 마진이 좁고 적정 조건 외에서는 결정화로 인한 이동도 저하가 일어나기 쉽다. 그래서 타깃의 면 내의 산소 결손의 분포가 있으면 성막된 이동도 특성의 분포에 영향을 미친다. 또한, 두께 방향의 산소 결손량의 분포가 있으면, 양산 시에 일정한 성막 프로세스 조건을 유지하여 생산을 할 수 없다는 문제점이 있어, 양산용의 타깃 품질로서 L* 값이 균일할 필요가 있다.In sputtering of high-mobility oxide semiconductor films, the margin of the film formation process conditions for obtaining a high-mobility film is narrow, and mobility reduction due to crystallization is likely to occur outside of the appropriate conditions. Therefore, if there is a distribution of oxygen vacancies within the target plane, it affects the distribution of the mobility characteristics of the film formed. In addition, if there is a distribution of the amount of oxygen vacancies in the thickness direction, there is a problem that production cannot be performed while maintaining constant film formation process conditions during mass production, so it is necessary that the L* value be uniform as the target quality for mass production.
(상대 밀도)(relative density)
소결체의 밀도는 수은 아르키메데스법, 혹은 치수와 중량으로부터 직접 계산에 의해 구하였다.The density of the sintered body was obtained by the mercury Archimedes method or by direct calculation from the dimensions and weight.
(결정 구조)(crystal structure)
예비 소성한 분말 또는 소결한 산화물 소결체에 있어서의 복합 산화물의 생성 확인은 XRD : X 선 회절로 확인하였다.The formation of composite oxides in the pre-fired powder or sintered oxide sintered body was confirmed by XRD: X-ray diffraction.
X 선 회절에서 사용되는 장치, 측정 조건의 일례는, 이하와 같다.Examples of the equipment and measurement conditions used in X-ray diffraction are as follows.
X 선 회절 장치 : 주식회사 리가쿠 제조의 RINTX-ray diffraction apparatus: RINT manufactured by Rigaku Co., Ltd.
주사 방법 : 2θ/θ 법Injection method: 2θ/θ method
타깃 : CuTarget: Cu
관 전압 : 40 kVTube voltage: 40 kV
관 전류 : 20 mATube current: 20 mA
스캔 스피드 : 2.000°/분Scan speed: 2,000°/min
샘플링 폭 : 0.050°Sampling width: 0.050°
발산 슬릿 : 1°Diverging slit: 1°
산란 슬릿 : 1°Scatter slit: 1°
수광 슬릿 : 0.3 mmLight receiving slit: 0.3 mm
(조성 편차의 유무)(Presence or absence of compositional deviation)
산화물 소결체의 조성 편차의 유무에 대해서는 SEM-EDX : 에너지 분산형 X 선 분광법으로 확인하였다.The presence or absence of compositional deviations in the oxide sintered body was confirmed by SEM-EDX: energy dispersive X-ray spectroscopy.
조성 분석에서 사용되는 장치, 측정 조건의 일례는, 이하와 같다.Examples of devices and measurement conditions used in composition analysis are as follows.
SEM-EDX : TM3030 주식회사 히타치 하이테크놀로지스SEM-EDX : TM3030 Hitachi High-Technologies Corporation
가속 전압 : 15 kVAcceleration voltage: 15 kV
검출 소자 타입 : 실리콘 드리프트 검출기Detector Type: Silicon Drift Detector
소자 면적 : 30 mm2Component area: 30mm2
에너지 분해능 : 154 eV (Cu-Kα)Energy resolution: 154 eV (Cu-Kα)
검출 가능 원소 : B5 ∼ Am95Detectable elements: B5 - Am95
정성 (定性) 분석 : 오토/매뉴얼Qualitative analysis: Auto/Manual
정량 분석 : 스탠더드리스법Quantitative Analysis: Standard Lease Method
실시예Example
(샘플 1―31)(Sample 1-31)
마그네트론 스퍼터링 장치에 아르곤 가스나 산소 가스를 도입하고, 1 개의 스퍼터링 타깃 또는 복수의 스퍼터링 타깃을 사용하여, 하기 표 1 에 나타내는 조성의 산화물 반도체 박막을 제조하고, 홀 이동도, 캐리어 농도, 소정의 에천트에 대한 에칭 레이트, 결정성, 막 조성을 측정하였다. 이들 측정은 유리 기판에, 20 nm ∼ 50 nm 의 막두께로 성막한 산화물 반도체막을 사용하였다. 또한, 막 조성의 측정에 대해서는 실리콘 웨이퍼에 성막한 것을 사용하였다.Argon gas or oxygen gas was introduced into a magnetron sputtering device, and an oxide semiconductor thin film having a composition shown in Table 1 was manufactured using one sputtering target or a plurality of sputtering targets, and the hole mobility, carrier concentration, etching rate for a given etchant, crystallinity, and film composition were measured. For these measurements, an oxide semiconductor film formed on a glass substrate with a film thickness of 20 nm to 50 nm was used. In addition, for the measurement of the film composition, a film formed on a silicon wafer was used.
또한, 타깃 조성과 막 조성은 형광 X 선 분석 장치 (ZSX Primus ; 리가쿠 제조) 에서 확인을 실시하였다. 타깃 조성과 막 조성의 절댓값이나 조성 차이는 성막 조건이나 성막 장치 구성, 측정기의 측정 오차 등에서 약간의 차이를 발생시키는 경우가 있다.In addition, the target composition and film composition were confirmed using a fluorescence X-ray analyzer (ZSX Primus; manufactured by Rigaku). The absolute values or composition differences between the target composition and film composition may cause slight differences due to film formation conditions, film formation device configuration, measurement errors of the measuring instrument, etc.
또한, X 선 회절 장치 (SmartLab ; 리가쿠 제조, 2θ/θ 법) 에서 아모르퍼스인지 여부를 확인하였다. 성막 후 어닐링하지 않은 시료와 300 ℃ 에서 대기 어닐링한 시료와 400 ℃ 에서 대기 어닐링한 시료의 3 종류에 대해서 측정을 실시하여, 유의 (有意) 한 피크가 없는 브로드한 패턴 (할로 패턴만) 이 확인된 경우에는 아모르퍼스로 하고, 급준한 유의한 피크가 확인된 것은 결정성이 일부 발현된 것으로 하였다.In addition, whether it was amorphous or not was confirmed using an X-ray diffraction device (SmartLab; manufactured by Rigaku, 2θ/θ method). Measurements were performed on three types of samples, which were not annealed after film formation, samples annealed in the air at 300°C, and samples annealed in the air at 400°C. If a broad pattern (only a halo pattern) without significant peaks was confirmed, it was determined to be amorphous, and if steep significant peaks were confirmed, it was determined that some crystallinity was expressed.
결과를 표 1 에 나타낸다. X 선 회절 장치에서 아모르퍼스인지 확인한 결과는 결정성으로 하고, 아모르퍼스를 ○, 결정성이 일부 발현된 것을 △ 로 하였다.The results are shown in Table 1. The results of confirming whether it is amorphous or not in an X-ray diffraction device were considered crystalline, and amorphous was marked as ○, and partially crystalline was marked as △.
표 1 의 샘플 1 ∼ 4 의 측정 결과를 도 6 에 나타낸다. 또한, 결정성이 일부 발현된 샘플 23 및 샘플 24 의 측정예를 도 7 에 나타낸다.The measurement results of samples 1 to 4 in Table 1 are shown in Fig. 6. In addition, measurement examples of samples 23 and 24 in which crystallinity is partially expressed are shown in Fig. 7.
또한, 에칭 레이트는, 성막 후 어닐링하지 않은 시료를 사용하며, 에천트로서 ITO06 을 사용하였다. 에칭 레이트가 1.5 nm/s 이상인 경우를 ◎, 1 nm/s 이상인 경우를 ○, 1 nm/s 보다 작은 경우를 △ 로 하였다.In addition, the etching rate was used for samples that were not annealed after film formation, and ITO06 was used as the etchant. When the etching rate was 1.5 nm/s or more, it was marked as ◎, when it was 1 nm/s or more, it was marked as ○, and when it was less than 1 nm/s, it was marked as △.
홀 효과 측정용 샘플을 홀 효과 측정기 (HL5500PC ; ACCENT 제조, ResiTest8400AC ; 토요 테크니카사 제조) 에 세팅하고, 실온에 있어서 홀 효과를 평가하고, 캐리어 밀도 및 이동도를 측정하였다.Samples for Hall effect measurement were set in a Hall effect measuring instrument (HL5500PC; manufactured by ACCENT, ResiTest8400AC; manufactured by Toyo Technica), and the Hall effect was evaluated at room temperature, and carrier density and mobility were measured.
구체적으로는, 시료의 4 모퉁이에 전극을 형성하고, Hall 효과 측정기를 사용하여 van der Pauw 법을 사용하여 측정을 실시하였다.Specifically, electrodes were formed at the four corners of the sample, and measurements were performed using the van der Pauw method using a Hall effect meter.
이상의 결과는 표 1 에 나타낸다.The above results are shown in Table 1.
[박막 반도체 장치 1―4][Thin Film Semiconductor Devices 1-4]
표 1 의 샘플 1―4 의 조성으로 성막한 산화물 반도체 박막을 사용하여, 도 1 에 나타내는 박막 트랜지스터를 제조하였다.A thin film transistor as shown in Fig. 1 was manufactured using an oxide semiconductor thin film formed with the composition of Sample 1-4 in Table 1.
기재 (10) 상에 버퍼층으로서 두께 200 nm 의 실리콘 산화막 (SiOx) 을 성막하고, 이어서, 활성층 (11) 으로서 두께 25 nm 의 산화물 반도체 박막을 형성하였다. 형성 후, ITO06 에서 에칭에 의해 패터닝하고, 300 ℃ 대기 어닐링을 실시하였다.A silicon oxide film (SiOx) having a thickness of 200 nm was deposited as a buffer layer on the substrate (10), and then a 25 nm thick oxide semiconductor film was formed as an active layer (11). After formation, patterning was performed by etching with ITO06, and air annealing was performed at 300° C.
게이트 절연막 (12) 은, 두께 100 nm 의 실리콘 산화막 (SiOx) 을 형성하고, 형성 후, 300 ℃ 대기 어닐링을 실시하여, 게이트 전극 (13) 으로서 두께 200 nm 의 몰리브덴막을 형성하였다.The gate insulating film (12) was formed by forming a silicon oxide film (SiOx) with a thickness of 100 nm, and after formation, annealing was performed at 300° C. to form a molybdenum film with a thickness of 200 nm as the gate electrode (13).
게이트 전극 (13) 과 게이트 절연막 (12) 을 에칭에 의해 패터닝하고, 패터닝 후에, 산화물 반도체층에 도전성을 부여시키기 위한 플라즈마 처리를 실시하였다.The gate electrode (13) and the gate insulating film (12) were patterned by etching, and after patterning, plasma treatment was performed to impart conductivity to the oxide semiconductor layer.
층간 절연막 (14) 으로서 두께 500 nm 의 실리콘 산화막 (SiOx) 을 형성하고, 형성 후, 250 ℃ 대기 어닐링을 실시하고, 에칭에 의해 패터닝을 하였다. 그 후, 소스 전극 (15S), 드레인 전극 (15D) 으로서 두께 300 nm 의 몰리브덴막을 형성하고, 에칭으로 패터닝하였다.A silicon oxide film (SiOx) having a thickness of 500 nm was formed as an interlayer insulating film (14), and after formation, air annealing was performed at 250° C., and patterning was performed by etching. Thereafter, a molybdenum film having a thickness of 300 nm was formed as a source electrode (15S) and a drain electrode (15D), and patterning was performed by etching.
상기 공정에서 트랜지스터를 제작하고, 트랜지스터 특성 (이동도, Vth, PBTS, NBTS) 을 평가하였다. 결과를 표 2 및 도 8 ∼ 도 11 에 나타내며, 각 도면의 (a) 는 초기 특성, (b) 는 PBTS, (c) 는 NBTS 를 나타낸다.Transistors were fabricated in the above process, and transistor characteristics (mobility, Vth, PBTS, NBTS) were evaluated. The results are shown in Table 2 and FIGS. 8 to 11, where (a) of each drawing represents the initial characteristics, (b) represents the PBTS, and (c) represents the NBTS.
Vd 는 5 V 이고, Vg 를 －15 ∼ ＋20 V 의 범위에서 가변시켜, 이동도와 Vth의 측정을 실시하였다.Vd was 5 V, and Vg was varied in the range of -15 to +20 V to measure mobility and Vth.
Vth 는 임계값 전압으로, 트랜지스터 특성에서 구한 값이다.Vth is the threshold voltage, a value obtained from transistor characteristics.
PBTS (ΔVth) 는, 60 ℃ 의 온도 하에서 ＋30 V 의 게이트 전압을 60 분간 인가한 후의 Vth 와 인가 전의 Vth 의 변화량으로 하였다.PBTS (ΔVth) was defined as the change in Vth before application of a gate voltage of +30 V at a temperature of 60°C and after application of the voltage for 60 minutes.
NBTS (ΔVth) 는, 60 ℃ 의 온도 하에서 －30 V 의 게이트 전압을 60 분간 인가한 후의 Vth 와 인가 전의 Vth 의 변화량으로 하였다.NBTS (ΔVth) was defined as the change in Vth before application of a gate voltage of -30 V at a temperature of 60°C and after application of the voltage for 60 minutes.
(박막 반도체 장치 5, 6)(Thin film semiconductor devices 5, 6)
표 1 의 샘플 23, 24 의 조성의 산화물 반도체 박막을 활성층으로 하는 박막 반도체 장치 5, 6 의 트랜지스터 특성 (이동도, Vth) 을 평가하였다. 결과를 도 12 에 나타낸다.The transistor characteristics (mobility, Vth) of thin film semiconductor devices 5 and 6 using oxide semiconductor thin films having the compositions of Samples 23 and 24 of Table 1 as active layers were evaluated. The results are shown in Fig. 12.
박막 반도체 장치 5 의 평가 결과, 이동도는 15.8 ㎠/V·s, Vth 는 ＋0.3 V 였다. 박막 반도체 장치 6 의 평가 결과, 이동도는 23.9 ㎠/V·s, Vth 는＋1.8 V 였다.As a result of the evaluation of thin film semiconductor device 5, the mobility was 15.8 ㎠/V·s and Vth was +0.3 V. As a result of the evaluation of thin film semiconductor device 6, the mobility was 23.9 ㎠/V·s and Vth was +1.8 V.
이상의 결과, 박막 반도체 장치 1 ∼ 4 의 트랜지스터 특성에 있어서, 이동도가 25 ㎠/V·s 이상인 높은 이동도를 얻을 수 있음이 확인되었다. 또한, 스위칭 동작의 신뢰성의 지표가 되는 PBTS 특성 및 NBTS 특성 중 어느 것에 대해서도 ΔVth ≤ 1 V 로 양호한 값인 것이 확인되었다.As a result of the above, it was confirmed that high mobility of 25 ㎠/V·s or more could be obtained in the transistor characteristics of the thin film semiconductor devices 1 to 4. In addition, it was confirmed that ΔVth ≤ 1 V was a good value for either the PBTS characteristics or the NBTS characteristics, which are indicators of the reliability of the switching operation.
한편, 일부의 결정성이 확인된 조성에서는 이동도가 25 ㎠/Vs 이하가 되어 버렸다.Meanwhile, in some compositions where the crystallinity was confirmed, the mobility became less than 25 cm2/Vs.
(스퍼터링 타깃 실시예 1―5, 비교예 1―3)(Sputtering target example 1-5, comparative example 1-3)
하기 표 3 에 나타내는 조성이 되도록, 산화인듐, 산화갈륨, 산화게르마늄, 산화아연을 칭량하고, 볼 밀을 사용하여 혼합하였다. 혼합된 분말을 건조시킨 후 분급하고, 산소 분위기, 대기 분위기 하에서 소결함으로써, 소결체를 얻었다.Indium oxide, gallium oxide, germanium oxide, and zinc oxide were weighed and mixed using a ball mill so as to obtain the composition shown in Table 3 below. The mixed powder was dried, classified, and sintered under an oxygen atmosphere and an air atmosphere to obtain a sintered body.
소결체에 대해서, 상대 밀도와 L*a*b* 표색계로 표시되는 SCI 를 측정한 결과를 표 3 에 나타낸다. 또한, 혼합된 입자 분말과 산화물 소결체의 소결 전후에서의 조성 편차의 유무에 대해서 EDX 로 확인한 결과를 함께 나타낸다.For the sintered body, the results of measuring the relative density and SCI expressed by the L*a*b* colorimetric system are shown in Table 3. In addition, the results of confirming by EDX the presence or absence of compositional deviations before and after sintering of the mixed particle powder and oxide sintered body are also shown.
실시예 1 ∼ 5 에 있어서 산화인듐, 산화갈륨, 산화게르마늄, 산화아연을 원료로 하고, 대기 중에서 소결함으로써, 90 ％ 이상의 상대 밀도를 갖는 소결체가 얻어졌다. 이 소결체는, 특히, 1350 ℃ 이상 1600 ℃ 이하에서 소결하면, 98 ％ 이상의 상대 밀도를 가지며, SCI 의 L 값의 표면과 단면의 차이는 ±3 이내였다.In Examples 1 to 5, indium oxide, gallium oxide, germanium oxide, and zinc oxide were used as raw materials, and by sintering in the air, a sintered body having a relative density of 90% or more was obtained. In particular, when this sintered body was sintered at 1350°C or more and 1600°C or less, it had a relative density of 98% or more, and the difference between the surface and cross-section of the L value of SCI was within ±3.
비교예 1 에 있어서 1650 ℃ 이상에서 소성시켰을 때, 산화아연의 승화로 인해 소결 전후에 7 ％ 정도의 중량 감소가 있어, 조성 편차가 발생하였다.In Comparative Example 1, when sintering was performed at 1650°C or higher, there was a weight loss of approximately 7% before and after sintering due to sublimation of zinc oxide, resulting in a compositional deviation.
비교예 2, 3 에 있어서 산소 분위기에서 1350 ℃ 에서 소결한 경우, 밀도 98 ％ 이상이었으나, 표면과 단면 중심부의 L 값의 차이는 ＞3 이었다.In Comparative Examples 2 and 3, when sintered at 1350°C in an oxygen atmosphere, the density was 98% or more, but the difference between the L values at the surface and the center of the cross-section was >3.
L 값은, 밀도와 산화물의 산소 결손의 영향을 받으며, 밀도가 높을수록 산소 결손량이 많을수록 L 값은 낮아진다. 비교예 3 은 치밀화된 소결체이므로, 두께 방향으로 산소 결손량의 차이가 있는 것이 L 값으로부터 확인할 수 있다.The L value is affected by the density and the oxygen vacancies of the oxide, and the higher the density and the greater the amount of oxygen vacancies, the lower the L value. Since Comparative Example 3 is a densified sintered body, it can be confirmed from the L value that there is a difference in the amount of oxygen vacancies in the thickness direction.
또, 사용하는 장치나 조성에 따라 소성 온도와 분위기와 색도의 관계는 변화되므로, 반드시 실시예의 조건에서 Target 을 제작하지 않아도 균일한 색도의 Target 이 얻어지면 된다.In addition, since the relationship between the firing temperature, atmosphere, and color changes depending on the device or composition used, it is sufficient to obtain a target with uniform color even if the target is not manufactured under the conditions of the example.
10 : 기판
11 : 활성층
11A : 반도체 박막
11B : 반도체 박막
12 : 게이트 절연막
12A : 게이트 절연층
12B : 게이트 절연층
13 : 게이트 전극
13A : 보텀 게이트 전극
13B : 톱 게이트 전극
14 : 층간 절연막
15D : 드레인 전극
15S : 소스 전극
16 : 에칭 스톱층
100, 100A ∼ 100D : 박막 트랜지스터10 : Substrate
11: Active layer
11A: Semiconductor thin film
11B: Semiconductor thin film
12: Gate insulating film
12A: Gate insulation layer
12B: Gate Insulator Layer
13: Gate electrode
13A: Bottom gate electrode
13B: Top gate electrode
14: Interlayer insulation film
15D: Drain electrode
15S: Source Electrode
16: Etching stop layer
100, 100A ∼ 100D: Thin film transistor
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023212575AJP7493666B1 (en) | 2023-12-15 | 2023-12-15 | Oxide semiconductor thin film, thin film semiconductor device and method for manufacturing same, and sputtering target and method for manufacturing same |
| JPJP-P-2023-212575 | 2023-12-15 |
| Publication Number | Publication Date |
|---|---|
| KR20250093228Atrue KR20250093228A (en) | 2025-06-24 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020240186230APendingKR20250093228A (en) | 2023-12-15 | 2024-12-13 | Oxide semiconductor thin film, thin film semiconductor device and method for producing same, and sputtering target and method for producing same |
| Country | Link |
|---|---|
| JP (1) | JP7493666B1 (en) |
| KR (1) | KR20250093228A (en) |
| CN (1) | CN120158709A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009031750A (en) | 2007-06-28 | 2009-02-12 | Fujifilm Corp | Organic EL display device and manufacturing method thereof |
| WO2010092810A1 (en) | 2009-02-13 | 2010-08-19 | 株式会社アルバック | Method for manufacturing transistor, transistor, and sputtering target |
| JP2011216574A (en) | 2010-03-31 | 2011-10-27 | Japan Science & Technology Agency | Thin film transistor and method for manufacturing the same |
| JP5138163B2 (en) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | Field effect transistor |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10190028A (en)* | 1996-12-26 | 1998-07-21 | Idemitsu Kosan Co Ltd | High refractive index transparent conductive film and solar cell |
| JP2000026958A (en)* | 1998-07-10 | 2000-01-25 | Toray Ind Inc | Sputtering target and production of optical recording medium |
| JP5237558B2 (en)* | 2007-01-05 | 2013-07-17 | 出光興産株式会社 | Sputtering target and oxide semiconductor film |
| CN101897031B (en)* | 2007-12-13 | 2013-04-17 | 出光兴产株式会社 | Field-effect transistor using oxide semiconductor and manufacturing method thereof |
| WO2009148154A1 (en)* | 2008-06-06 | 2009-12-10 | 出光興産株式会社 | Sputtering target for oxide thin film and process for producing the sputtering target |
| US9057126B2 (en)* | 2011-11-29 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing sputtering target and method for manufacturing semiconductor device |
| US9076871B2 (en)* | 2011-11-30 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI720097B (en)* | 2016-07-11 | 2021-03-01 | 日商半導體能源硏究所股份有限公司 | Sputtering target and method for manufacturing the same |
| TWI771281B (en)* | 2016-07-11 | 2022-07-21 | 日商半導體能源硏究所股份有限公司 | Metal oxide and semiconductor device including the metal oxide |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5138163B2 (en) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | Field effect transistor |
| JP2009031750A (en) | 2007-06-28 | 2009-02-12 | Fujifilm Corp | Organic EL display device and manufacturing method thereof |
| WO2010092810A1 (en) | 2009-02-13 | 2010-08-19 | 株式会社アルバック | Method for manufacturing transistor, transistor, and sputtering target |
| JP2011216574A (en) | 2010-03-31 | 2011-10-27 | Japan Science & Technology Agency | Thin film transistor and method for manufacturing the same |
| Publication number | Publication date |
|---|---|
| CN120158709A (en) | 2025-06-17 |
| JP7493666B1 (en) | 2024-05-31 |
| JP2025096078A (en) | 2025-06-26 |
| Publication | Publication Date | Title |
|---|---|---|
| US8647537B2 (en) | Oxide sintered body and sputtering target | |
| TWI480255B (en) | Oxide sintered body and sputtering target | |
| WO2012118150A1 (en) | Oxide sintered compact and sputtering target | |
| US20140102892A1 (en) | In2o3-zno sputtering target | |
| WO2012118156A1 (en) | Sintered oxide and sputtering target | |
| US9023746B2 (en) | Oxide sintered body and sputtering target | |
| WO2012108506A1 (en) | Oxide sintered body, and sputtering target | |
| US20140084289A1 (en) | Thin-film transistor | |
| WO2012096267A1 (en) | Oxide sintered compact and sputtering target | |
| WO2012096343A1 (en) | Oxide sintered body and sputtering target | |
| US20250188590A1 (en) | Sputtering target, method for producing sputtering target, oxide semiconductor thin film, thin film semiconductor device and method for producing same | |
| JP7493666B1 (en) | Oxide semiconductor thin film, thin film semiconductor device and method for manufacturing same, and sputtering target and method for manufacturing same | |
| JP7493688B1 (en) | Sputtering target for forming oxide semiconductor thin film, method for manufacturing sputtering target for forming oxide semiconductor thin film, oxide semiconductor thin film, thin film semiconductor device and method for manufacturing same | |
| JP7425933B1 (en) | Sputtering target for forming an oxide semiconductor thin film, method for manufacturing a sputtering target for forming an oxide semiconductor thin film, oxide semiconductor thin film, thin film semiconductor device, and method for manufacturing the same | |
| WO2014112363A1 (en) | Sputtering target, oxide semiconductor thin film, and production methods for both | |
| WO2012108504A1 (en) | Oxide sintered body, and sputtering target | |
| WO2024057671A1 (en) | Sputtering target for oxide semiconductor thin film formation, method for producing sputtering target for oxide semiconductor thin film formation, oxide semiconductor thin film, and thin film semiconductor device and method for producing same | |
| WO2023199722A1 (en) | Oxide semiconductor film, thin-film transistor, sputtering target, and oxide sintered body | |
| JP2023157846A (en) | Oxide semiconductor films, thin film transistors, sputtering targets, and oxide sintered bodies | |
| CN118901142A (en) | Oxide semiconductor film, thin film transistor, sputtering target, and oxide sintered body |
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | Patent event code:PA01091R01D Comment text:Patent Application Patent event date:20241213 | |
| PA0201 | Request for examination | Patent event code:PA02011R01I Patent event date:20241213 Comment text:Patent Application | |
| PG1501 | Laying open of application |