KR20240127729A

Movatterモバイル変換

Info

Publication number: KR20240127729A
Application number: KR1020230020814A
Authority: KR
Inventors: 유민재; 김영민; 이정수
Original assignee: 삼성전자주식회사
Priority date: 2023-02-16
Filing date: 2023-02-16
Publication date: 2024-08-23
Also published as: WO2024172464A1

Abstract

본 개시는 전자 장치에 있어서, 제1 기판, 적어도 하나의 명령어(instruction)를 저장하고, 제1 기판 상에 배치된 메모리, 메모리에 저장된 적어도 하나의 명령어를 실행하고, 제1 기판 상에 배치된 적어도 하나의 프로세서 및 도전 라인이 배치된 제2 기판을 포함하고, 적어도 하나의 프로세서와 도전 라인은 전기적으로 연결되고, 적어도 하나의 프로세서는 제1 기판에서 발생되는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 도전 라인으로부터 유도되도록 도전 라인으로 보상 신호를 제공할 수 있다.

Description

전자 장치 및 전자 장치의 동작 방법{ELECTRONIC DEVICE AND OPERATING METHOD FOR THE SAME}

다양한 실시예들은 전자 장치 및 그 동작 방법에 관한 것으로, 보다 구체적으로 EMI 노이즈의 저감을 위한 전자 장치 및 그 동작 방법에 관한 것이다.

최근 들어 기술이 발전함에 따라 전자 장치가 제공하는 기능이 다양해지고 복잡해지고 있다. 영상을 제공하는 전자 장치의 경우, 사용자의 시인성을 높이기 위하여 제공하는 영상의 해상도가 높아지고 있다. 또한, 전자 장치가 영상을 제공하는 구동 주파수도 높아지고 있다.

전자 장치가 다양한 기능을 제공하기 위한 동작을 함에 따라, 전자 장치를 제어하는 프로세서 등의 구동 주파수도 높아지고 있다. 이에 따라서 전자 장치에 포함된 구동 회로에서 발생되는 EMI(ElectroMagnetic Inferference) 노이즈의 발생 및 그 크기가 증가되어, 전자 장치의 동작에 영향을 줄 수 있다. 따라서 전자 장치의 동작 시에 발생되는 EMI 노이즈를 저감하기 위한 다양한 기술들이 개발되고 있다.

본 개시의 일 실시예에 따른 전자 장치는 제1 기판을 포함할 수 있다. 전자 장치는 적어도 하나의 명령어(instruction)를 저장하고, 제1 기판 상에 배치된 메모리를 포함할 수 있다. 전자 장치는 메모리에 저장된 적어도 하나의 명령어를 실행하고, 제1 기판 상에 배치된 적어도 하나의 프로세서를 포함할 수 있다. 전자 장치는 도전 라인이 배치된 제2 기판을 포함할 수 있다. 적어도 하나의 프로세서와 도전 라인은 전기적으로 연결될 수 있다. 적어도 하나의 프로세서는 제1 기판에서 발생되는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 도전 라인으로부터 유도되도록, 도전 라인으로 보상 신호를 제공할 수 있다.

본 개시의 다른 실시예는, 전자 장치의 동작 방법을 제공한다. 전자 장치는 적어도 하나의 프로세서가 배치된 제1 기판을 포함할 수 있다. 전자 장치는 적어도 하나의 프로세서와 전기적으로 연결된 도전 라인이 배치된 제2 기판을 포함할 수 있다. 전자 장치의 동작 방법은, 제1 기판에서 발생하는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 도전 라인으로부터 유도되도록, 도전 라인으로 보상 신호를 제공하는 단계를 포함할 수 있다.

본 개시의 다른 실시예는, 영상을 표시하는 전자 장치를 제공한다. 전자 장치는 영상을 표시하는 디스플레이를 포함할 수 있다. 전자 장치는 적어도 하나의 명령어(instruction)를 저장하는 메모리 및 메모리에 저장된 적어도 하나의 명령어를 실행하는 적어도 하나의 프로세서가 배치된 제1 기판을 포함할 수 있다. 전자 장치는 제1 기판과 서로 이격되어 배치되고, 도전 라인이 배치된 제2 기판을 포함할 수 있다. 적어도 하나의 프로세서와 도전 라인은 전기적으로 연결될 수 있다. 적어도 하나의 프로세서는 영상을 표시하도록 디스플레이를 제어할 수 있다. 적어도 하나의 프로세서는 제1 기판에서 발생되는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 도전 라인으로부터 유도되도록, 도전 라인으로 보상 신호를 제공할 수 있다.

본 개시에서 사용되는 용어에 대해 간략히 설명하고, 본 개시의 일 실시예에 대해 구체적으로 설명하기로 한다.

본 개시에서 사용되는 용어는 본 개시의 일 실시예에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 본 개시의 실시예의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 명세서에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다.

본 개시 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 본 개시에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.

본 개시에서 사용된 표현 “~하도록 구성된(또는 설정된)(configured to)”은 상황에 따라, 예를 들면, “~에 적합한(suitable for)”, “~하는 능력을 가지는(having the capacity to)”, “~하도록 설계된(designed to)”, “~하도록 변경된(adapted to)”, “~하도록 만들어진(made to)”, 또는 “~를 할 수 있는(capable of)”과 바꾸어 사용될 수 있다. 용어 “~하도록 구성된(또는 설정된)”은 하드웨어적으로 “특별히 설계된(specifically designed to)” 것만을 반드시 의미하지 않을 수 있다. 대신, 어떤 상황에서는, “~하도록 구성된 시스템”이라는 표현은, 그 시스템이 다른 장치 또는 부품들과 함께 “~할 수 있는” 것을 의미할 수 있다. 예를 들면, 문구 “A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서”는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다.

또한, 본 개시에서 일 구성요소가 다른 구성요소와 “연결된다” 거나 “접속된다” 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.

아래에서는 첨부한 도면을 참고하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시의 일 실시예는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 개시의 일 실시예를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 본 개시 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

이하에서는 도면을 참조하여 본 개시의 실시예들을 상세하게 설명한다.

도 1은 본 개시의 일 실시예에 따른 전자 장치를 설명하기 위한 도면이다.

도 1을 참조하면, 일 실시예에서, 전자 장치(100)는 사용자에게 영상을 제공하는 전자 장치일 수 있다. 전자 장치(100)는 영상을 표시하는 디스플레이를 포함할 수 있다. 도 1에는 전자 장치(100)가 영상을 표시하는 텔레비전(television)으로 도시되어 있다. 다만, 본 개시는 이에 제한되지 않는다. 전자 장치(100)는 모바일 디바이스, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 데스크 탑, 태블릿 PC, 착용형 기기(wearable device) 등과 같은 다양한 형상의 전자 장치로 구현될 수 있다. 이하, 설명의 편의를 위하여, 전자 장치(100)는 영상을 표시하는 텔레비전으로 설명하도록 한다.

일 실시예에서, 전자 장치(100)는 제1 기판(110) 및 제2 기판(120)을 포함할 수 있다. 전자 장치(100)는 전자 장치(100)의 동작을 제어하는 적어도 하나의 프로세서(111)를 포함할 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)는 제1 기판(110) 상에 배치될 수 있다. 일 실시예에서, 제2 기판(120)에는 도전 라인(121)이 배치될 수 있다.

일 실시예에서, 적어도 하나의 프로세서(111)와 도전 라인(121)은 전기적으로 연결될 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)와 도전 라인(121)은 도전성 연결 부재(130)를 통하여 전기적으로 연결될 수 있다. 도전 라인(121)은 도전성 연결 부재(130)를 통하여, 제1 기판(110)에 배치된 적어도 하나의 프로세서(111) 및 제1 기판(110)의 기준 전압 전극(113)과 전기적으로 연결될 수 있다. 일 실시예에서, 기준 전압 전극(113)의 전위는, 제1 기판(110)의 그라운드 역할을 하는 전압일 수 있다.

일 실시예에서, 도전 라인(121), 적어도 하나의 프로세서(111) 및 제1 기판(110)의 기준 전압 전극(113)은 전기적으로 연결되어 폐회로(closed circuit)를 형성할 수 있다. 일 실시예에서, 도전 라인(121), 도전성 연결 부재(130), 적어도 하나의 프로세서(111) 및 제1 기판(110)의 기준 전압 전극(113)은 전기적으로 연결되어 폐회로(closed circuit)를 형성할 수 있다.

일 실시예에서, 제1 기판(110)과 제2 기판(120)은 서로 이격되어 배치될 수 있다. 도전성 연결 부재(130)는 제1 기판(110)에 포함된 제1 홀(112)과 제2 기판(120)에 포함된 제2 홀(122)을 통하여, 제1 기판(110)과 제2 기판(120)을 연결할 수 있다. 제1 기판(110)과 제2 기판(120) 사이의 간격은 도전성 연결 부재(130)에 의하여 유지될 수 있다. 다만, 본 개시는 이에 제한되지 않고, 제1 기판(110)과 제2 기판(120)이 도전성 연결 부재(130)에 의하여 연결된 경우에도, 제1 기판(110)과 제2 기판(120) 사이의 간격은 달라질 수도 있다.

일 실시예에서, 제1 홀(112)은 적어도 하나의 프로세서(111)와 전기적으로 연결된 홀 및 제1 기판(110)의 기준 전압 전극(113)과 전기적으로 연결된 홀을 포함할 수 있다. 제2 홀(122)은 도전 라인(121)과 전기적으로 연결될 수 있다.

일 실시예에서, 도전성 연결 부재(130)는 제1 홀(112) 및 제2 홀(122)을 통하여, 적어도 하나의 프로세서(111)와 도전 라인(121)을 전기적으로 연결할 수 있다. 도전성 연결 부재(130)는 제1 홀(112) 및 제2 홀(122)을 통하여, 적어도 하나의 프로세서(111), 도전 라인(121) 및 제1 기판(110)의 기준 전압 전극(113)을 전기적으로 연결하여 폐회로를 형성할 수 있다.

일 실시예에서, 도 1에는 제1 기판(110)과 제2 기판(120)은 전자 장치(100)의 중앙부에 위치한 것으로 도시되어 있다. 다만, 본 개시는 이에 제한되지 않고, 제1 기판(110) 및 제2 기판(120)은 전자 장치(100)의 상단부 또는 하단부에 위치할 수도 있다.

일 실시예에서, 도 1에는 제1 기판(110)과 제2 기판(120)은 각각 사각 형상을 갖는 것으로 도시되어 있다. 다만, 본 개시는 이에 제한되지 않고, 제1 기판(110)과 제2 기판(120)은 적어도 하나의 변이 둥근 형태 등을 가질 수도 있다. 또한, 도 1에는 제2 기판(120)의 크기가 제1 기판(110)의 크기보다 작은 것으로 도시되어 있으나, 본 개시는 이에 제한되지 않는다. 일 실시예에서, 제2 기판(120)의 크기는 제1 기판(110)의 크기와 같거나, 혹은 제1 기판(110)의 크기보다 클 수도 있다.

이하, 도전성 연결 부재(130), 제1 기판(110) 및 제2 기판(120)은 도 4a 및 도 4b에서 후술하도록 한다.

일 실시예에서, 전자 장치(100)의 동작 시에 제1 기판(110)에서 EMI(ElectroMagnetic Interference) 노이즈가 발생될 수 있다. 구체적으로, 전자 장치(100)의 동작 시에, 제1 기판(110)에 포함된 적어도 하나의 프로세서(111)로부터 EMI 노이즈가 발생될 수 있다. 또한, 본 개시는 이에 제한되지 않는다. 도 1에는 제1 기판(110)에 포함된 적어도 하나의 프로세서(111)만이 도시되었으나, 제1 기판(110)에는 적어도 하나 이상의 회로 부품이 더 포함될 수 있다. 이때, 전자 장치(100)의 동작 시에, 적어도 하나의 프로세서(111) 및 적어도 하나의 회로 부품으로부터 EMI 노이즈가 발생될 수 있다.

일 실시예에서, 전자 장치(100)는 적어도 하나의 프로세서(111)를 통하여 제2 기판(120)에 배치된 도전 라인(121)에 제1 기판(110)에서 발생되는 EMI 노이즈를 경감시키기 위한 보상 신호를 제공할 수 있다. 일 실시예에서, 도전 라인(121)에는 보상 신호에 의하여 보상 전류가 흐를 수 있다. 일 실시예에서, 보상 전류는 보상 신호에 의하여 도전 라인(121)에 흐르는 전류일 수 있다. 도전 라인(121)에 보상 전류가 흐름에 따라, 제1 기판(110)에서 발생되는 EMI 노이즈를 경감시키기 위한 자기장이 도전 라인(121)으로부터 유도될 수 있다. 보상 신호는 제1 기판(110)에서 발생되는 EMI 노이즈를 경감시키기 위한 자기장이 유도되도록, 도전 라인(121)을 통하여 보상 전류가 흐르게 하는 신호일 수 있다.

일 실시예에서, 도전 라인(121)을 통하여 흐르는 보상 전류에 의하여 유도되는 자기장에 의하여, 제1 기판(110)에서 발생되는 EMI 노이즈는 경감될 수 있다. 구체적으로, 제1 기판(110)에서 발생되는 EMI 노이즈의 방향과 반대 방향으로 자기장이 유도되도록 도전 라인(121)에 보상 전류가 흐르도록 하여, EMI 노이즈를 경감시킬 수 있다.

일 실시예에서, 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)에 제공되는 보상 신호의 방향은, 제1 기판(110)에서 발생되는 EMI 노이즈의 방향에 따라 결정될 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)에 제공되는 보상 신호의 크기는 제1 기판(110)에서 발생되는 EMI 노이즈의 크기에 따라 결정될 수 있다.

일 실시예에서, 적어도 하나의 프로세서(111)가 전자 장치(100)의 동작을 제어하고, 도전 라인(121)에 보상 신호를 제공하는 것으로 설명되었으나, 본 개시는 이에 제한되지 않는다. 일 실시예에서, 전자 장치(100)의 동작을 제어하는 제1 기판(110)에 배치된 프로세서와, 도전 라인(121)에 보상 신호를 제공하는 프로세서는 서로 상이한 프로세서일 수도 있다. 이 경우, 도전 라인(121)에 보상 신호를 제공하여, 도전 라인(121)에 흐르는 보상 전류에 의하여 유도되는 자기장을 통해 전자 장치(100)의 동작을 제어하는 제1 기판(110)에 배치된 프로세서에서 발생되는 EMI 노이즈를 경감시킬 수 있다. 이하, 설명의 편의를 위하여, 전자 장치(100)의 동작을 제어하는 프로세서와, 도전 라인(121)에 보상 신호를 제공하는 프로세서가 동일한 프로세서인 것으로 설명한다.

도 2는 본 개시의 일 실시예에 따른 전자 장치의 구성을 설명하기 위한 블록도이다.

도 2에 도시된 바와 같이, 일 실시예에서, 전자 장치(100)는 디스플레이(140), 제1 기판(110), 메모리(114), 적어도 하나의 프로세서(111), 제2 기판(120), 도전성 연결 부재(130) 및 통신 인터페이스(150)를 포함할 수 있다. 일 실시예에서, 메모리(114) 및 적어도 하나의 프로세서(111)는 제1 기판(110) 상에 배치될 수 있다. 제2 기판(120) 상에는 도전 라인(121)이 배치될 수 있다.

일 실시예에서, 도 2에 도시된 구성 요소가 모두 필수 구성 요소인 것은 아니다. 도 2에 도시된 구성 요소보다 많은 구성 요소에 의해 전자 장치(100)가 구현될 수도 있고, 그보다 적은 구성 요소에 의해서도 전자 장치(100)는 구현될 수 있다.

일 실시예에서, 디스플레이(140), 제1 기판(110) 및 통신 인터페이스(150)는 각각 전기적 및/또는 물리적으로 서로 연결될 수 있다. 디스플레이(140), 메모리(114), 적어도 하나의 프로세서(111) 및 통신 인터페이스(150)는 각각 전기적 및/또는 물리적으로 서로 연결될 수 있다.

일 실시예에서, 디스플레이(140)와 제2 기판(120)은 물리적으로 서로 연결될 수 있다. 일 실시예에서, 제1 기판(110)과 제2 기판(120)은 물리적으로 서로 연결될 수 있다. 제1 기판(110)과 제2 기판(120)은 도전성 연결 부재(130)를 통하여 물리적으로 서로 연결될 수 있다.

일 실시예에서, 제1 기판(110)에 포함된 적어도 하나의 프로세서(111)와 제2 기판(120)에 포함된 도전 라인(121)은 전기적 및/또는 물리적으로 서로 연결될 수 있다. 일 실시예에서, 제1 기판(110)에 포함된 적어도 하나의 프로세서(111)와 제2 기판(120)에 포함된 도전 라인(121)은 도전성 연결 부재(130)를 통하여 전기적 및/또는 물리적으로 서로 연결될 수 있다.

이하, 도 1에서 설명한 구성과 동일한 구성에 대하여는 동일한 도면 부호를 부여하고, 설명은 생략하도록 한다.

일 실시예에서, 디스플레이(140)는 액정 표시(liquid crystal) 디스플레이, 플라즈마(plasma) 디스플레이, 유기 발광 다이오드(organic light emitting diodes) 디스플레이, 무기 발광 다이오드(inorganic light emitting diodes) 디스플레이 중 어느 하나의 디스플레이를 포함할 수 있다. 다만, 본 개시는 이에 제한되지 않고, 디스플레이(140)는 사용자에게 영상을 제공할 수 있는 다른 종류의 디스플레이를 포함할 수 있다. 다만, 본 개시는 이에 제한되지 않고, 전자 장치(100)가 영상을 제공하지 않는 전자 장치인 경우, 디스플레이(140)를 포함하지 않을 수도 있다.

일 실시예에서, 제1 기판(110)은 인쇄 회로 기판(Printed Circuit Board, PCB)을 포함할 수 있다. 제1 기판(110)에는 전자 장치(100)의 동작에 필요한 복수의 회로 부품들 및 배선이 포함될 수 있다. 일 실시예에서, 복수의 회로 부픔들은 제1 기판(110) 상에 배치될 수도 있다.

일 실시예에서, 메모리(114)는 플래시 메모리 타입(flash memory type), 하드디스크 타입(hard disk type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리(예를 들어 SD 또는 XD 메모리 등), 램(RAM, Random Access Memory) SRAM(Static Random Access Memory), 롬(ROM, Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), PROM(Programmable Read-Only Memory), Mask ROM, Flash ROM 등), 하드 디스크 드라이브(HDD) 또는 솔리드 스테이트 드라이브(SSD) 중 적어도 하나를 포함할 수 있다. 메모리(114)에는 전자 장치(100)의 기능 또는 동작들을 수행하기 위한 명령어들 또는 프로그램 코드가 저장될 수 있다. 메모리(114)에 저장되는 명령어들, 알고리즘, 데이터 구조, 프로그램 코드 및 애플리케이션 프로그램은 예를 들어, C,　C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다.

일 실시예에서, 메모리(114)에는 전자 장치(100)를 통하여 영상을 표시하는데 이용될 수 있는 다양한 종류의 모듈들이 저장될 수 있다. 또한, 메모리(114)에는 전자 장치(100)를 동작함에 있어 제1 기판(110)에서 발생되는 EMI 노이즈를 저감하기 위하여 제2 기판(120)에 포함된 도전 라인(121)에 보상 신호를 제공하는데 이용될 수 있는 다양한 종류의 모듈들이 저장될 수 있다.

일 실시예에서, 메모리(114)에는 영상 생성 모듈(115), 보상 신호 생성 모듈(116) 및 보상 신호 변경 모듈(117)이 저장될 수 있다. 그러나, 도 2에 도시된 모듈 모두가 필수 모듈인 것은 아니다. 메모리(114)에는 도 2에 도시된 모듈보다 더 많은 모듈들이 저장될 수도 있고, 그보다 적은 모듈들이 저장될 수도 있다.

메모리(114)에 포함되는 '모듈'은 적어도 하나의 프로세서(111)에 의해 수행되는 기능이나 동작을 처리하는 단위를 의미할 수 있다. 메모리(114)에 포함되는 '모듈'은 명령어들(instructions), 알고리즘, 데이터 구조, 또는 프로그램 코드와 같은 소프트웨어로 구현될 수 있다.

일 실시예에서, 영상 생성 모듈(115)은 통신 인터페이스(150)를 통하여 외부의 서버 또는 주변 다른 전자 장치들로부터 획득한 입력 영상에 기초하여, 디스플레이(140)에 표시하기 위한 영상을 생성하는 동작이나 기능에 관한 명령어들 또는 프로그램 코드로 구성될 수 있다.

일 실시예에서, 보상 신호 생성 모듈(116)은 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)으로 제공할 보상 신호를 생성하는 동작이나 기능에 관한 명령어들 또는 프로그램 코드로 구성될 수 있다. 일 실시예에서, 보상 신호 생성 모듈(116)은 제1 기판(110)에서 발생되는 EMI 노이즈의 방향 및 크기에 따라, 도전 라인(121)으로 제공할 보상 신호의 방향 및 크기를 결정하여 보상 신호를 생성하는 동작이나 기능에 관한 명령어들 또는 프로그램 코드로 구성될 수 있다.

일 실시예에서, 보상 신호의 방향은, 제1 기판(110)에서 발생되는 EMI 노이즈를 상쇄할 수 있는 자기장이 도전 라인(121)에 흐르는 보상 신호에 의하여 유도될 수 있는 방향으로 결정될 수 있다. 일 실시예에서, 도전 라인(121)에 흐르는 보상 신호의 방향에 따라, 도전 라인(121)으로부터 유도되는 자기장의 방향이 결정될 수 있다. 일 실시예에서, 전자 장치(100)의 동작에 따라, 도전 라인(121)으로부터 유도되는 자기장의 방향과 제1 기판(110)에서 발생되는 EMI 노이즈의 방향이 반대가 되도록 보상 신호의 방향이 결정될 수 있다.

일 실시예에서, 전자 장치(100)의 동작에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 방향은 기-측정된 방향일 수 있다. 일 실시예에서, 전자 장치(100)의 동작에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 방향은 제1 기판(110)에 배치된 적어도 하나의 프로세서(111)로부터 발생되는 EMI 노이즈의 방향을 기-측정한 것일 수 있다. 일 실시예에서, 제1 기판(110)에 적어도 하나의 프로세서(111)를 포함한 복수의 회로 부품들이 포함된 경우, 전자 장치(100)의 동작에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 방향은, 복수의 회로 부품들 각각에서 발생되는 EMI 노이즈들의 벡터 성분의 합의 방향을 기-측정한 것일 수 있다.

일 실시예에서, 보상 신호 생성 모듈(116)은 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 방향에 기초하여, 보상 신호의 방향을 결정하여 보상 신호를 생성하는 동작이나 기능에 관한 명령어들 또는 프로그램 코드로 구성될 수 있다.

일 실시예에서, 보상 신호의 크기는 제1 기판(110)에서 발생되는 EMI 노이즈의 크기에 따라서 결정될 수 있다. 일 실시예에서, 보상 신호가 흐르는 도전 라인(121)에서 유도되는 자기장의 크기는, 보상 신호의 크기에 의하여 결정될 수 있다. 일 실시예에서, 보상 신호가 흐르는 도전 라인(121)에서 유도되는 자기장의 크기는, 보상 신호의 크기에 비례할 수 있다. 일 실시예에서, 제1 기판(110)에서 발생되는 EMI 노이즈의 크기가 큰 경우, EMI 노이즈를 경감시키기 위한 자기장의 세기도 커지도록 보상 신호의 크기가 결정될 수 있다.

일 실시예에서, 전자 장치(100)의 동작에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 크기는 기-측정된 방향일 수 있다. 일 실시예에서, 전자 장치(100)의 동작에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 크기는 제1 기판(110)에 배치된 적어도 하나의 프로세서(111)로부터 발생되는 EMI 노이즈의 크기를 기-측정한 것일 수 있다. 일 실시예에서, 제1 기판(110)에 적어도 하나의 프로세서(111)를 포함한 복수의 회로 부품들이 포함된 경우, 전자 장치(100)의 동작에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 방향은, 복수의 회로 부품들 각각에서 발생되는 EMI 노이즈들의 벡터 성분의 합의 크기를 기-측정한 것일 수 있다.

일 실시예에서, 보상 신호 생성 모듈(116)은 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기에 기초하여, 보상 신호의 크기를 결정하여 보상 신호를 생성하는 동작이나 기능에 관한 명령어들 또는 프로그램 코드로 구성될 수 있다.

일 실시예에서, 제1 기판(110)에서 발생되는 EMI 노이즈의 방향 및 크기는, 전자 장치(100)가 동작하는 상태에서, EMI 챔버(chamber) 내에서 기-측정된 방향 및 크기일 수 있다. 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 방향 및 크기는 메모리(114)에 저장될 수 있다. 적어도 하나의 프로세서(111)는 보상 신호 생성 모듈(116)에 메모리(114)에 저장된 기-측정된 EMI 노이즈의 방향 및 크기를 적용하여 보상 신호를 생성할 수 있다.

다만, 본 개시는 이에 제한되지 않고, 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 방향 및 크기는 외부의 서버 또는 주변 다른 전자 장치들에 저장될 수도 있다. 적어도 하나의 프로세서(111)는 보상 신호 생성 모듈(116)에 통신 인터페이스(150)를 통하여 획득한 외부의 서버 또는 주변 다른 전자 장치들에 저장된 기-측정된 EMI 노이즈의 방향 및 크기를 적용하여 보상 신호를 생성할 수 있다.

또한, 본 개시는 이에 제한되지 않고, 보상 신호의 크기 및 방향이 기-설정될 수도 있다. 적어도 하나의 프로세서(111)는 보상 신호 생성 모듈(116)에 기-설정된 보상 신호의 크기 및 방향을 적용하여 보상 신호를 생성할 수도 있다. 이때, 기-설정된 보상 신호의 크기 및 방향은, 기-측정된 EMI 노이즈의 방향 및 크기에 기초하여 설정될 수도 있다.

일 실시예에서, 보상 신호 변경 모듈(117)은 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)으로 제공할 보상 신호의 크기 또는 방향 중 적어도 하나를 변경하는 동작이나 기능에 관한 명령어들 또는 프로그램 코드로 구성될 수 있다. 일 실시예에서, 보상 신호 변경 모듈(117)은 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화에 대응하여, 보상 신호의 방향 또는 크기 중 적어도 하나를 변경하는 동작이나 기능에 관한 명령어들 또는 프로그램 코드로 구성될 수 있다.

일 실시예에서, 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나는, 전자 장치(100)가 디스플레이(140)에 표시하는 영상의 변화에 따라 달라질 수 있다. 일 실시예에서, 디스플레이(140)에 표시되는 영상의 해상도가 달라지거나 혹은 영상의 패턴, 영상의 콘텐츠 등이 달라지는 경우에 제1 기판(110)에 포함된 적어도 하나의 프로세서(111) 또는 적어도 하나의 프로세서(111)를 포함하는 복수의 회로 부품들의 동작이 달라져, 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나가 달라질 수 있다. 다만, 본 개시는 이에 제한되지 않는다. 디스플레이(140)에 표시되는 영상의 변화뿐만 아니라, 전자 장치(100)의 다른 기능들에 변화가 생기는 경우에도 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나가 달라질 수 있다.

일 실시예에서, 전자 장치(100)가 디스플레이(140)에 표시하는 영상의 변화에 따라 달라지는 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화는 기-측정된 것일 수 있다. 일 실시예에서, 디스플레이(140)에 표시되는 영상의 변화에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 및 방향은 EMI 챔버에서 기-측정될 수 있다.

일 실시예에서, 디스플레이(140)에 표시되는 영상의 변화에 따른 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화는 메모리(114)에 저장될 수 있다. 일 실시예에서, 디스플레이(140)에 표시되는 영상의 변화에 따른 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화는 룩업 테이블의 형태로 메모리(114)에 저장될 수 있다. 다만, 본 개시는 이에 제한되지 않고, 디스플레이(140)에 표시되는 영상의 변화에 따른 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화는 외부의 서버 또는 주변 다른 전자 장치들에 저장될 수도 있다. 디스플레이(140)에 표시되는 영상의 변화에 따른 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화는 룩업 테이블의 형태로 외부의 서버 또는 주변 다른 전자 장치들에 저장될 수도 있다.

다만, 본 개시는 이에 제한되지 않고, 전자 장치(100)의 다른 기능들의 변화에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화가 기-측정되어 메모리(114), 외부의 서버 또는 주변 다른 전자 장치들 중 하나에 저장될 수도 있다.

일 실시예에서, 적어도 하나의 프로세서(111)는 보상 신호 변경 모듈(117)에 메모리(114)에 저장된 디스플레이(140)에 표시되는 영상의 변화에 따른 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화를 적용하여 보상 신호의 크기 또는 방향 중 적어도 하나를 변경할 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)는 보상 신호 변경 모듈(117)에 메모리(114)에 저장된 영상의 변화에 따른 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화를 포함하는 룩업 테이블을 적용하여, 보상 신호의 크기 또는 방향 중 적어도 하나를 변경할 수 있다.

일 실시예에서, 적어도 하나의 프로세서(111)는 보상 신호 변경 모듈(117)에 통신 인터페이스(150)를 통하여 획득한 디스플레이(140)에 표시되는 영상의 변화에 따른 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화를 적용하여 보상 신호의 크기 또는 방향 중 적어도 하나를 변경할 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)는 보상 신호 변경 모듈(117)에 통신 인터페이스(150)를 통하여 획득한 영상의 변화에 따른 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화를 포함하는 룩업 테이블을 적용하여, 보상 신호의 크기 또는 방향 중 적어도 하나를 변경할 수 있다.

도 2에는 보상 신호 생성 모듈(116)과 보상 신호 변경 모듈(117)을 별도의 모듈로 도시하였으나, 본 개시는 이에 제한되지 않는다. 일 실시예에서, 보상 신호 생성 모듈(116)과 보상 신호 변경 모듈(117)은 하나의 모듈로 구성될 수도 있다.

일 실시예에서, 적어도 하나의 프로세서(111)는 중앙 처리 장치(Central Processing Unit), 마이크로 프로세서(microprocessor), 그래픽 프로세서(Graphic Processing Unit), 애플리케이션 프로세서(Application Processor, AP), ASICs(Application Specific Integrated Circuits), DSPs(Digital Signal Processors), DSPDs(Digital Signal Processing Devices), PLDs(Programmable Logic Devices), FPGAs(Field Programmable Gate Arrays) 및 뉴럴 프로세서(Neural Processing Unit) 또는 인공지능 모델(Artificial Intelligence, AI)의 학습 및 처리에 특화된 하드웨어 구조로 설계된 인공지능 전용 프로세서 중 적어도 하나로 구성될 수 있으나, 이에 제한되는 것은 아니다.

일 실시예에서, 적어도 하나의 프로세서(111)는 메모리(114)에 저장된 다양한 종류의 모듈들을 실행할 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)는 메모리(114)에 저장된 영상 생성 모듈(115), 보상 신호 생성 모듈(116) 및 보상 신호 변경 모듈(117)을 실행할 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)는 메모리(114)에 저장된 다양한 종류의 모듈들을 구성하는 적어도 하나의 명령어를 실행할 수 있다.

일 실시예에서, 통신 인터페이스(150)는 적어도 하나의 프로세서(111)의 제어에 의해 외부의 서버와 데이터 통신을 수행할 수 있다. 또한, 통신 인터페이스(150)는 외부의 서버뿐 아니라, 다른 주변 전자 장치들과도 데이터 통신을 수행할 수 있다. 통신 인터페이스(150)는 예를 들어, 유선 랜, 무선 랜(Wireless LAN), 와이파이(Wi-Fi), 블루투스(Bluetooth), 지그비(zigbee), WFD(Wi-Fi Direct), 적외선 통신(IrDA, infrared Data Association), BLE (Bluetooth Low Energy), NFC(Near Field Communication), 와이브로(Wireless Broadband Internet, Wibro), 와이맥스(World Interoperability for Microwave Access, WiMAX), SWAP(Shared Wireless Access Protocol), 와이기그(Wireless Gigabit Allicance, WiGig) 및 RF 통신을 포함하는 데이터 통신 방식 중 적어도 하나를 이용하여 서버 또는 다른 주변 전자 장치들과 데이터 통신을 수행할 수 있다.

일 실시예에서, 제2 기판(120)은 방열판(heat sink)를 포함할 수 있다. 제2 기판(120)은 제1 기판(110)에서 발생하는 열을 방열하기 위한 방열판일 수 있다. 전자 장치(100)의 동작 시에, 제1 기판(110)에서 열이 발생할 수 있는데, 제2 기판(120)을 통하여 제1 기판(110)에서 발생되는 열을 방열할 수 있다.

다만, 본 개시는 이에 제한되지 않는다. 제2 기판(120)은 외부의 충격으로부터 제1 기판(110)을 보호하는 역할을 하는 기판 또는 전자 장치(100) 내에서 제1 기판(110)의 위치를 가이드하는 가이드 판일 수도 있다. 또한, 제2 기판(120)은 제1 기판(110), 디스플레이(140), 통신 인터페이스(150)를 수용하는 케이스일 수도 있다. 즉, 제2 기판(120)의 역할은 어느 하나로 제한되지 않는다.

일 실시예에서, 제2 기판(120) 상에는 도전 라인(121)이 배치될 수 있다. 도전 라인(121)은 전류가 흐를 수 있는 도체(conductor)를 포함할 수 있다. 도전 라인(121)은 구리, 알루미늄, 은, 금 등을 포함할 수 있으며, 어느 하나로 제한되지 않는다. 일 실시예에서, 도전 라인(121)의 길이, 단면적 또는 제2 기판(120) 상에서의 배치는 기-측정된 전자 장치(100)의 동작 시에 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 및 방향에 따라 결정될 수 있다. 이하, 도전 라인(121)은 도 3, 도 6a 및 도 6b에서 후술하도록 한다.

일 실시예에서, 도전성 연결 부재(130)는 제1 기판(110) 상에 배치된 적어도 하나의 프로세서(111)와 제2 기판(120) 상에 배치된 도전 라인(121)을 전기적으로 연결할 수 있다. 또한, 도전성 연결 부재(130)는 제1 기판(110)과 제2 기판(110)을 물리적으로 연결할 수도 있다. 일 실시예에서, 도전성 연결 부재(130)는 도전 라인(121)은 전류가 흐를 수 있는 도체(conductor)를 포함할 수 있다. 도전 라인(121)은 구리, 알루미늄, 은, 금 등을 포함할 수 있으며, 어느 하나로 제한되지 않는다. 일 실시예에서, 도전성 연결 부재(130)는 제1 기판(110)에 포함된 비아와 제2 기판(120)에 포함된 비아를 통하여 제1 기판(110)과 제2 기판(120)을 연결하는 고정핀 또는 푸쉬 핀(push-pin)의 형상을 포함할 수 있다. 또한, 도전성 연결 부재(130)는 가스켓(gasket)의 형상을 포함하고, 제1 기판(110)과 제2 기판(120)에 접착되어 제1 기판(110)과 제2 기판(120)을 연결할 수도 있다.

도 3은 본 개시의 일 실시예에 따른 전자 장치의 동작을 설명하기 위한 도면이다. 이하, 도 1에서 설명한 구성과 동일한 구성에 대하여는 동일한 도면 부호를 부여하고, 중복되는 설명은 생략하도록 한다.

도 1 및 도 3을 참조하면, 도 3에는 도전성 연결 부재(130)에 의하여 전기적으로 연결된 제1 기판(110)에 배치된 적어도 하나의 프로세서(111), 제2 기판(120)에 배치된 도전 라인(121)의 등가 회로도가 도시되어 있다.

일 실시예에서, 적어도 하나의 프로세서(111)는 도전성 연결 부재(130)를 통하여 도전 라인(121)에 보상 신호를 제공할 수 있다. 일 실시예에서, 보상 신호는 특정 세기와 방향을 가진 전압일 수 있다. 이때, 보상 신호의 크기 및 방향은 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 및 방향에 의하여 결정될 수 있다.

일 실시예에서, 도전 라인(121)에는 보상 신호에 의한 보상 전류(200)가 흐를 수 있다. 보상 전류(200)의 크기는 도전성 연결 부재(130)의 저항의 크기와 도전 라인(121)의 저항의 크기에 의하여 결정될 수 있다. 일 실시예에서, 보상 전류(200)의 크기는 도전성 연결 부재(130)의 저항과 도전 라인(121)의 저항의 합의 크기에 반비례할 수 있다. 그러나, 본 개시는 이에 제한되지 않고, 도전 라인(121), 도전성 연결 부재(130) 및 적어도 하나의 프로세서(111) 간의 배치에 따라, 보상 신호와 보상 전류(200)의 관계는 달라질 수도 있다.

일 실시예에서, 도전성 연결 부재(130)의 저항의 크기는, 도전성 연결 부재(130)의 형상, 종류, 재질 등에 의하여 결정될 수 있다. 일 실시예에서, 도전 라인(121)의 저항의 크기는, 도전 라인(121)의 길이 및 단면적에 의하여 결정될 수 있다. 일 실시예에서, 도전 라인(121)의 길이가 길어질수록, 도전 라인(121)의 저항의 크기는 커질 수 있다. 도전 라인(121)의 단면적이 넓어질수록, 도전 라인(121)의 저항의 크기는 작아질 수 있다.

또한, 도 1 및 도 3에는 도전 라인(121)이 하나의 라인으로 도시되었으나, 본 개시는 이에 제한되지 않는다. 제2 기판(120)에는 복수의 도전 라인들이 배치될 수도 있으며, 이 경우, 보상 전류의 크기는 복수의 도전 라인들의 등가 저항(equivalent resistance)에 의하여 결정될 수도 있다.

일 실시예에서, 적어도 하나의 프로세서(111)에서 제공된 보상 신호에 의하여, 도전 라인(121)에 보상 전류(200)가 흐르는 경우, 도전 라인(121)에 흐르는 보상 전류(200)에 의하여 자기장(210)이 유도될 수 있다. 이때, 유도되는 자기장(210)은 도전 라인(121)을 중심으로 하여 동심원 모양으로 유도될 수 있다. 유도되는 자기장(210)의 세기는 보상 전류(200)의 세기에 비례하고, 도전 라인(121)부터의 거리와 반비례할 수 있다. 오른손 나사 법칙(right-handed screw rule)에 의하여, 보상 전류(200)가 오른 나사의 진행 방향으로 흐르면, 유도되는 자기장(210)의 방향은 오른 나사의 회전 방향일 수 있다.

도 4a는 본 개시의 일 실시예에 따른 도전성 연결 부재를 설명하기 위한 도면이다. 이하, 도 1에서 설명한 구성과 동일한 구성에 대하여는 동일한 도면 부호를 부여하고, 중복되는 설명은 생략하도록 한다.

도 4a를 참조하면, 일 실시예에서, 제1 기판(110)에는 제1 홀(112)이 포함될 수 있다. 제1 홀(112)은 적어도 하나의 프로세서(111)와 전기적으로 연결된 제1 서브 홀(112_1) 및 제1 기판(110)의 기준 전압 전극(113)과 전기적으로 연결된 제2 서브 홀(112_2)을 포함할 수 있다.

일 실시예에서, 제2 기판(120)에는 도전 라인(121)과 전기적으로 연결된 제2 홀(122)이 포함될 수 있다. 일 실시예에서, 제2 홀(122)은 도전 라인(121)의 양 끝단과 전기적으로 연결된 두 개의 서브 홀들(122_1, 122_2)을 포함할 수 있다.

일 실시예에서, 제1 기판(110)과 제2 기판(120)은 서로 이격되어 배치될 수 있다. 도 4a를 참조하면, 제1 기판(110)과 제2 기판(120)은 서로 이격된 상태에서, 도전성 연결 부재(130_1)를 통하여 물리적으로 연결될 수 있다. 제1 기판(110)에 포함된 적어도 하나의 프로세서(111)와 제2 기판(120)에 포함된 도전 라인(121) 서로 이격된 상태에서, 도전성 연결 부재(130_1)를 통하여 전기적으로 연결될 수 있다.

다만, 도 4a에는 제1 기판(110)과 제2 기판(120)이 모두 이격된 상태로 도시되어 있으나, 본 개시는 이에 제한되지 않는다. 제2 기판(120)은 일부가 제1 기판(110) 방향으로 돌출되고, 일부는 제1 기판(110)의 반대 방향으로 돌출되는 형상을 가질 수도 있다. 제2 기판(120)과 제1 기판(110) 사이의 간격은, 제2 기판(120)과 제1 기판(110)의 중첩되는 영역별로 다를 수 있다. 일 실시예에서, 제2 기판(120)의 일부는 제1 기판(110)과 맞닿고, 제2 기판(120)의 일부는 제1 기판(110)과 이격되어 배치될 수도 있다.

일 실시예에서, 제2 기판(120)의 일부는 제1 기판(110) 상에 배치된 복수의 회로 부품들 중 일부와 맞닿을 수 있다. 일 실시예에서, 제2 기판(120) 중 적어도 하나의 프로세서(111)와 중첩되는 부분은 적어도 하나의 프로세서(111)와 맞닿을 수도 있다. 제2 기판(120)이 방열판인 경우, 제2 기판(120)의 형상은 제1 기판(110)에 포함된 복수의 회로 부품들 중 방열시키고자 하는 부품과 맞닿는 형상일 수도 있다.

일 실시예에서, 제2 기판(120)과 제1 기판(110) 사이에는 접착제(adhesive) 등이 배치될 수도 있다. 제2 기판(120)은 접착제를 통하여 제1 기판(110)에 접착될 수도 있다. 이때, 접착제는 방열 접착제(thermal adhesive) 등을 포함할 수도 있다.

일 실시예에서, 제1 기판(110)과 제2 기판(120)은 서로 마주보도록 배치될 수 있다. 그러나, 본 개시는 이에 제한되지 않고, 제1 기판(110)과 제2 기판(120)은 마주보지 않고, 서로 직교하도록 배치되거나, 혹은 서로 교차되도록 배치될 수도 있다.

일 실시예에서, 도전성 연결 부재(130_1)는 제1 서브 홀(112_1) 및 제2 기판(120)에 포함된 두 개의 서브 홀들(122_1, 122_2) 중 도전 라인(121)의 일 단과 전기적으로 연결된 제3 서브 홀(122_1)을 전기적으로 연결할 수 있다. 일 실시예에서, 도전성 연결 부재(130_1)는 제2 서브 홀(112_2)과 제2 기판(120)에 포함된 두 개의 서브 홀들(122_1, 122_2) 중 제3 서브 홀(122_1)과 다른, 도전 라인(121)의 타 단과 전기적으로 연결된 제4 서브 홀(122_2)을 전기적으로 연결할 수 있다.

일 실시예에서, 도전성 연결 부재(130_1)는 고정 핀(131) 및 스프링(132)을 포함할 수 있다. 일 실시예에서, 고정 핀(131)은 푸쉬 핀(push-pin)의 형상을 가질 수 있다. 고정 핀(131)은 제1 서브 홀(112_1)과 제3 서브 홀(122_1)을 통과한 뒤, 제1 기판(110) 및 제2 기판(120) 상에서 단면적이 넓어져 제1 기판(110)과 제2 기판(120)을 연결하는 형상을 가질 수 있다. 고정 핀(131)은 제2 서브 홀(112_2)과 제4 서브 홀(122_2)을 통과한 뒤, 제1 기판(110) 및 제2 기판(120) 상에서 단면적이 넓어져 제1 기판(110)과 제2 기판(120)을 연결하는 형상을 가질 수 있다.

일 실시예에서, 도 4a를 참조하면, 스프링(132)은 고정 핀(131)의 제2 기판(120)에 포함된 제2 홀(122)과 제2 기판(120) 상에서 단면적이 넓어지는 부분 사이에 배치될 수 있다. 다만, 본 개시는 이에 제한되지 않는다. 일 실시예에서, 스프링(132)은 고정 핀(131)의 제1 기판(110)에 포함된 제1 홀(112)과 제1 기판(110) 상에서 단면적이 넓어지는 부분 사이에 배치될 수도 있다.

도전성 연결 부재(130_1)가 스프링(132)을 포함함에 따라, 제1 기판(110)과 제2 기판(120)을 연결된 상태로 제1 기판(110)과 제2 기판(120) 사이의 간격이 일정 범위 내에서 변동이 가능하도록 하여, 외부 충격으로부터 제1 기판(110) 및 제2 기판(120)을 보호할 수 있다.

도 4b는 본 개시의 일 실시예에 따른 도전성 연결 부재를 설명하기 위한 도면이다. 이하, 도 4a에서 설명한 구성과 동일한 구성에 대하여는 동일한 도면 부호를 부여하고, 중복되는 설명은 생략하도록 한다.

도 4b를 참조하면, 일 실시예에서, 제1 기판(110)에는 적어도 하나의 프로세서(111)와 전기적으로 연결된 제1 서브 홀(112_1) 및 제1 기판(110)의 기준 전압 전극(113)과 전기적으로 연결된 제2 서브 홀(112_2)이 포함될 수 있다. 제2 기판(120)에는 도전 라인(121)의 일 단과 전기적으로 연결된 제3 서브 홀(122_1) 및 도전 라인(121)의 타 단과 전기적으로 연결된 제4 서브 홀(122_2)이 포함될 수 있다.

일 실시예에서, 도전성 연결 부재(130_2)는 제1 서브 홀(112_1) 및 제3 서브 홀(122_1)을 전기적으로 연결할 수 있다. 도전성 연결 부재(130_2)는 제2 서브 홀(112_2)과 제4 서브 홀(122_2)을 전기적으로 연결할 수 있다.

일 실시예에서, 도전성 연결 부재(130_2)는 가스켓(gasket)을 포함할 수 있다. 일 실시예에서, 도전성 연결 부재(130_2)는 제1 기판(110)의 표면과 제2 기판(120)의 표면에 실장된 가스켓(130_2)일 수 있다. 가스켓(130_2)은 제1 서브 홀(112_1)의 표면과 제3 서브 홀(122_1)의 표면에 각각 실장되어, 제1 서브 홀(112_1)과 제3 서브 홀(122_1)을 전기적으로 연결할 수 있다. 가스켓(130_2)은 제2 서브 홀(112_2)의 표면과 제4 서브 홀(122_2)의 표면에 각각 실장되어, 제2 서브 홀(112_2)과 제4 서브 홀(122_2)을 전기적으로 연결할 수 있다.

일 실시예에서, 가스켓(130_2)은 제1 기판(110)과 제2 기판(120)을 연결하여, 제1 기판(110)과 제2 기판(120) 사이의 간격을 유지할 수 있다. 도 4b에는, 가스켓(130_2)이 두 개로 도시되었으나, 본 개시는 이에 제한되지 않는다. 일 실시예에서, 가스켓(130_2)은 제1 내지 제4 서브 홀들(112_1, 112_2, 122_1, 122_2) 외의 다른 영역의 제1 기판(110)의 표면과 제2 기판(120)의 표면에 실장되어, 제1 기판(110)과 제2 기판(120) 사이의 간격을 유지하며, 제1 기판(110)과 제2 기판(120)을 연결할 수도 있다.

도 5a는 본 개시의 일 실시예에 따른 보상 신호의 크기 및 방향을 결정하는 전자 장치의 동작을 설명하기 위한 순서도이다.

도 1, 도 2 및 도 5a를 참조하면, 전자 장치(100)의 동작 방법은, 전자 장치(100)의 동작 시에, 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 및 방향에 따라 도전 라인(121)으로 제공되는 보상 신호의 크기 및 방향을 결정하는 단계(S100)를 포함할 수 있다.

일 실시예에서, 보상 신호의 크기 및 방향을 결정하는 단계(S100)에서, 적어도 하나의 프로세서(111)는 보상 신호 생성 모듈(116)을 실행하여 보상 신호의 크기 및 방향을 결정할 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)는 기-측정된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 및 방향을 보상 신호 생성 모듈(116)에 적용함으로써, 보상 신호의 크기 및 방향을 결정할 수 있다. 이하, 보상 신호의 크기 및 방향을 결정하는 동작에 대하여는 도 6a 내지 도 7c에서 후술하도록 한다.

일 실시예에서, 전자 장치(100)의 동작 방법은, 도전 라인(121)으로 결정된 크기 및 방향을 갖는 보상 신호를 제공하는 단계(S200)를 포함할 수 있다.

일 실시예에서, 전자 장치(100)의 동작 방법은, 제1 기판(110)에 포함된 적어도 하나의 프로세서(111)를 통하여 전자 장치(100)의 동작을 제어하는 단계를 포함할 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)를 통하여 전자 장치(100)의 동작을 제어하는 단계와, 도전 라인(121)으로 보상 신호를 제공하는 단계(S200)는 같이 진행될 수 있다. 따라서, 적어도 하나의 프로세서(111)를 통하여 전자 장치(100)의 동작을 제어하는 단계에서, 제1 기판(110)에서 발생되는 EMI 노이즈를 도전 라인(121)에 흐르는 보상 신호에 의하여 유도되는 자기장에 의하여 경감시킬 수 있다. 이에 따라, 전자 장치(100)의 동작에 있어서 제1 기판(110)에서 발생되는 EMI 노이즈에 의한 전자 장치(100)의 오-동작 또는 발열 등의 문제가 발생되는 것을 방지할 수 있다.

도 5b는 본 개시의 일 실시예에 따른 보상 신호의 크기 또는 방향 중 적어도 하나를 변경하는 전자 장치의 동작을 설명하기 위한 순서도이다. 이하, 도 5a에서 설명한 단계와 동일한 단계에 대하여는 동일한 도면 부호를 부여하고, 중복되는 설명은 생략하도록 한다.

도 1, 도 2, 도 5a 및 도 5b를 참조하면, 전자 장치(100)의 동작 방법은, 보상 신호의 크기 및 방향을 결정하는 단계(S100) 이후에, 영상의 변화에 따른 제1 기판(110)에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화에 대응하여, 도전 라인(121)으로 제공되는 보상 신호의 크기 또는 방향 중 적어도 하나를 변경하는 단계(S110)를 포함할 수 있다.

일 실시예에서, 보상 신호의 크기 또는 방향 중 적어도 하나를 변경하는 단계(S110)에서, 적어도 하나의 프로세서(111)는 보상 신호 변경 모듈(117)을 실행하여 보상 신호의 크기 또는 방향 중 적어도 하나를 변경할 수 있다. 일 실시예에서, 적어도 하나의 프로세서(111)는 기-측정된 영상의 변화에 따른 EMI 노이즈의 크기 또는 방향의 변화를 보상 신호 변경 모듈(117)에 적용함으로써, 보상 신호의 크기 또는 방향 중 적어도 하나를 변경할 수 있다. 다만, 본 개시는 이에 제한되지 않는다. 보상 신호의 크기 및 방향을 결정하는 단계(S100) 및 보상 신호의 크기 및 방향을 변경하는 단계(S110)는 하나의 단계에서 이루어질 수도 있다.

이하, 보상 신호의 크기 또는 방향 중 적어도 하나를 변경하는 동작에 대하여는 도 6a 내지 도 7c에서 후술하도록 한다.

도 6a는 본 개시의 일 실시예에 따른 도전 라인의 배치 및 보상 신호의 방향에 따른 도전 라인으로부터 유도되는 자기장의 방향을 설명하기 위한 도면이다. 이하, 도 1 및 도 3에서 설명한 구성과 동일한 구성에 대하여는 동일한 도면 부호를 부여하고, 중복되는 설명은 생략하도록 한다.

이때, 전자 장치(100)의 동작에 따라 제1 기판(110)에서 발생되는 EMI 노이즈는 기-측정될 수 있다. 기-측정된 EMI 노이즈에 따라, 제1 기판(110) 상에서 EMI 노이즈가 발생되는 영역을 계산할 수 있다. 도전 라인(121)의 패턴은, 제1 기판(110) 상에서 EMI 노이즈가 발생되는 영역에 EMI 노이즈 경감을 위한 자기장이 유도되도록 결정될 수 있다. 이때, 도전 라인(121)은, 상기한 계산을 통하여 결정된 패턴으로 제2 기판(120)에 배치될 수 있다.

일 실시예에서, 적어도 하나의 프로세서(111)가 도전 라인(121)으로 제공하는 보상 신호의 방향은, 제1 기판(110)에서 발생되는 EMI 노이즈의 방향(220)에 의하여 결정될 수 있다.

일 실시예에서, 제1 기판(110)에서 발생되는 EMI 노이즈의 방향(220)은 제1 기판(110)에 배치된 적어도 하나의 프로세서(111)를 포함하는 복수의 회로 부품들에서 각각 발생되는 EMI 노이즈들의 벡터 성분의 합의 방향일 수 있다.

일 실시예에서, 적어도 하나의 프로세서(111)는, 제1 기판(110)에서 발생되는 EMI 노이즈에 대응되는 영역에서, EMI 노이즈의 방향(220)과 도전 라인(121)을 흐르는 보상 전류(200)에 의하여 유도되는 자기장(210)의 방향이 서로 반대되도록 보상 신호의 방향을 결정할 수 있다.

일 실시예에서, 제1 기판(110)에서 발생되는 EMI 노이즈가 제1 기판(110)의 특정 영역에서 제1 기판(110)의 상면을 향하는 방향으로 측정된 경우, 적어도 하나의 프로세서(111)는 EMI 노이즈를 경감시키기 위한 자기장(210)이 제1 기판(110)의 하면을 향하는 방향으로 유도되도록 보상 신호의 방향을 결정할 수 있다.

이때, 도전 라인(121)은 제1 기판(110) 상에서 발생되는 EMI 노이즈가 발생되는 영역에 EMI 노이즈 경감을 위한 자기장이 유도되도록 결정된 패턴으로 제2 기판(120) 상에 배치된 상태일 수 있다. 따라서, 적어도 하나의 프로세서(111)는 도전 라인(121)으로 제공하는 보상 신호의 방향을 결정하여, 제1 기판(110)의 상면으로 향하는 EMI 노이즈를 경감시킬 수 있는 자기장이 도전 라인(121)에 흐르는 보상 전류(200)로부터 유도되도록 제어할 수 있다.

도 6b는 본 개시의 일 실시예에 따른 도전 라인의 배치 및 보상 신호의 방향에 따른 도전 라인으로부터 유도되는 자기장의 방향을 설명하기 위한 도면이다. 이하, 도 1, 도 3 및 도 6a에서 설명한 구성과 동일한 구성에 대하여는 동일한 도면 부호를 부여하고, 중복되는 설명은 생략하도록 한다.

일 실시예에서, 제1 기판(110)에서 발생되는 EMI 노이즈가 제1 기판(110)의 특정 영역에서 제1 기판(110)의 하면을 향하는 방향으로 측정된 경우, 적어도 하나의 프로세서(111)는 EMI 노이즈를 경감시키기 위한 자기장(240)이 제1 기판(110)의 상면을 향하는 방향으로 유도되도록 보상 신호의 방향을 결정할 수 있다.

일 실시예에서, 적어도 하나의 프로세서(111)는 도전 라인(121)으로 제공하는 보상 신호의 방향을 결정하고, 제1 기판(110)의 하면으로 향하는 EMI 노이즈를 경감시킬 수 있는 자기장이 도전 라인(121)에 흐르는 보상 전류(230)로부터 유도되도록 제어할 수 있다.

도 7a는 본 개시의 일 실시예에 따른 보상 신호의 크기에 따른 EMI 노이즈의 저감의 정도를 설명하기 위한 도면이다. 도 7b는 본 개시의 일 실시예에 따른 보상 신호의 크기에 따른 EMI 노이즈의 저감의 정도를 설명하기 위한 도면이다. 도 7c는 본 개시의 일 실시예에 따른 보상 신호의 크기에 따른 EMI 노이즈의 저감의 정도를 설명하기 위한 도면이다.

도 1, 도 2 및 도 7a를 참조하면, 도 7a에는 전자 장치(100)의 동작 시에, 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)에 보상 신호를 제공하지 않은 경우의 제1 기판(110)에서 발생되는 EMI 노이즈를 측정한 파형이 도시되어 있다. 이때, x축은 적어도 하나의 프로세서(111)의 구동 주파수이고, 단위는 MHz(Mega Hertz)일 수 있다. y축은 EMI 노이즈의 크기이고, 단위는 dB(decibel)일 수 있다. 다만, 본 개시는 이에 제한되지 않고, x축과 y축의 단위는 전자 장치(100)의 동작 등에 따라서 달라질 수 있다.

도 7a에 도시된 EMI 노이즈의 파형은 제1 크기(NS1)를 가질 수 있다. 제1 크기(NS1)는 본 개시에 의한 도전 라인(121)에 흐르는 보상 전류에 의하여 유도되는 자기장에 의하여 EMI 노이즈가 경감되지 않은 경우의 크기일 수 있다.

도 1, 도 2 및 도 7b를 참조하면, 도 7b에는 전자 장치(100)의 동작 시에, 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)에 제1 보상 크기를 갖는 보상 신호를 제공한 경우의 제1 기판(110)에서 발생되는 EMI 노이즈를 측정한 파형이 도시되어 있다.

도 7b에 도시된 EMI 노이즈의 파형은 제2 크기(NS2)를 가질 수 있다. 제2 크기(NS2)는 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)에 제1 보상 크기를 갖는 보상 신호를 제공한 경우에, 도전 라인(121)에 의하여 유도되는 자기장에 의하여 경감된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기일 수 있다. 일 실시예에서, 제2 크기(NS2)는 제1 크기(NS1)보다 작을 수 있다. 따라서, 본 개시에 따라 적어도 하나의 프로세서(111)와 전기적으로 연결된 도전 라인(121)에 적어도 하나의 프로세서(111)를 통하여 보상 신호를 제공하여 유도된 자기장으로 제1 기판(110)에서 발생되는 EMI 노이즈를 경감시킬 수 있다.

도 1, 도 2 및 도 7c를 참조하면, 도 7c에는 전자 장치(100)의 동작 시에, 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)에 제2 보상 크기를 갖는 보상 신호를 제공한 경우의 제1 기판(110)에서 발생되는 EMI 노이즈를 측정한 파형이 도시되어 있다. 일 실시예에서, 제2 보상 크기는 제1 보상 크기보다 클 수 있다.

도 7c에 도시된 EMI 노이즈의 파형은 제3 크기(NS3)를 가질 수 있다. 제3 크기(NS3)는 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)에 제2 보상 크기를 갖는 보상 신호를 제공한 경우에, 도전 라인(121)에 의하여 유도되는 자기장에 의하여 경감된 제1 기판(110)에서 발생되는 EMI 노이즈의 크기일 수 있다. 일 실시예에서, 제3 크기(NS3)는 제2 크기(NS2)보다 작을 수 있다. 따라서, 적어도 하나의 프로세서(111)를 통하여 도전 라인(121)에 제공하는 보상 신호의 크기가 커질수록, 제1 기판(110)에서 발생되는 EMI 노이즈를 경감시키는 효과는 커질 수 있다.

다만, 적어도 하나의 프로세서(111)가 도전 라인(121)으로 제공하는 보상 신호의 커질수록, 적어도 하나의 프로세서(111)의 소비 전력이 증가하게 된다. 또한, 보상 신호에 의하여 도전 라인(121)에 흐르는 보상 전류의 크기가 커질수록, 도전 라인(121)이 포함된 제2 기판(120)에서 발생되는 열이 커질 수 있다. 또한, 보상 신호에 의하여 도전 라인(121)에 흐르는 보상 전류의 크기가 커질수록, 도전 라인(121)이 포함된 제2 기판(120)에서 EMI 노이즈가 발생되어, 전자 장치(100)의 동작에 영향을 줄 수 있다.

따라서, 적어도 하나의 프로세서(111)가 도전 라인(121)으로 제공하는 보상 신호의 크기는 제1 기판(110)에서 발생되는 EMI 노이즈의 크기, 적어도 하나의 프로세서(111)의 소비 전력, 제2 기판(120)에서 발생되는 열 또는 제2 기판(120)에서 발생되는 EMI 노이즈 중 적어도 하나를 고려하여 적절한 크기로 결정될 수 있다.

상술한 기술적 과제를 해결하기 위하여, 일 실시예에서 전자 장치를 제공한다. 전자 장치는 제1 기판을 포함할 수 있다. 전자 장치는 적어도 하나의 명령어(instruction)를 저장하고, 제1 기판 상에 배치된 메모리를 포함할 수 있다. 전자 장치는 메모리에 저장된 적어도 하나의 명령어를 실행하고, 제1 기판 상에 배치된 적어도 하나의 프로세서를 포함할 수 있다. 전자 장치는 도전 라인이 배치된 제2 기판을 포함할 수 있다. 적어도 하나의 프로세서와 도전 라인은 전기적으로 연결될 수 있다. 적어도 하나의 프로세서는 제1 기판에서 발생되는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 도전 라인으로부터 유도되도록, 도전 라인으로 보상 신호를 제공할 수 있다.

일 실시예에서, 제1 기판과 제2 기판은 서로 이격되어 배치될 수 있다.

일 실시예에서, 제1 기판과 제2 기판은 서로 마주보도록 배치될 수 있다.

일 실시예에서, 적어도 하나의 프로세서와 도전 라인은, 제1 기판과 제2 기판을 연결하는 도전성 연결 부재를 통하여 전기적으로 연결될 수 있다.

일 실시예에서, 제2 기판은 제1 기판에서 발생하는 열을 방열하기 위한 방열판을 포함할 수 있다.

일 실시예에서, 제1 기판에서 발생하는 EMI 노이즈는 기-측정될 수 있다. 도전 라인은 기-측정된 EMI 노이즈의 저감을 위한 자기장이 유도될 수 있도록 계산된 패턴으로 제2 기판에 배치될 수 있다.

일 실시예에서, 도전 라인으로부터 유도되는 자기장의 크기 및 방향은 도전 라인으로 제공되는 보상 신호의 크기 및 방향에 의하여 결정될 수 있다. 적어도 하나의 프로세서는 제1 기판에서 발생되는 EMI 노이즈의 크기 및 방향에 따라 도전 라인으로 제공하는 보상 신호의 크기 및 방향을 결정할 수 있다.

일 실시예에서, 전자 장치는 영상을 표시하는 디스플레이를 포함할 수 있다. 적어도 하나의 프로세서는 디스플레이를 통하여 표시되는 영상의 변화에 따른 제1 기판에서 발생되는 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화에 대응하여 도전 라인으로 제공하는 보상 신호의 크기 또는 방향 중 적어도 하나를 변경할 수 있다.

일 실시예에서, 도전 라인으로부터 유도되는 자기장의 방향은 제1 기판에서 발생되는 EMI 노이즈의 방향과 반대 방향일 수 있다.

일 실시예에서, 보상 신호의 크기는 제1 기판에서 발생되는 EMI 노이즈의 크기, 적어도 하나의 프로세서의 소비 전력, 제2 기판에서 발생하는 열 또는 제2 기판에서 발생되는 EMI 노이즈 중 적어도 하나를 고려하여 결정될 수 있다.

상술한 기술적 과제를 해결하기 위하여, 일 실시예에서, 전자 장치의 동작 방법을 제공한다. 전자 장치는 적어도 하나의 프로세서가 배치된 제1 기판 및 적어도 하나의 프로세서와 전기적으로 연결된 도전 라인이 배치된 제2 기판을 포함할 수 있다. 전자 장치의 동작 방법은 제1 기판에서 발생하는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 도전 라인으로부터 유도되도록, 도전 라인으로 보상 신호를 제공하는 단계를 포함할 수 있다.

일 실시예에서, 도전 라인으로부터 유도되는 자기장의 크기 및 방향은, 도전 라인으로 제공되는 보상 신호의 크기 및 방향에 의하여 결정될 수 있다. 전자 장치의 동작 방법은, 제1 기판에서 발생되는 EMI 노이즈의 크기 및 방향에 따라, 도전 라인으로 제공되는 보상 신호의 크기 및 방향을 결정하는 단계를 더 포함할 수 있다.

일 실시예에서, 전자 장치는 영상을 표시하는 디스플레이를 더 포함할 수 있다. 전자 장치의 동작 방법은, 디스플레이를 통하여 표시되는 영상의 변화에 따른 제1 기판에서 발생되는 EMI 노이즈의 크기 및 방향 중 적어도 하나의 변화에 대응하여, 도전 라인으로 제공하는 보상 신호의 크기 또는 방향 중 적어도 하나를 변경하는 단계를 더 포함할 수 있다.

상술한 기술적 과제를 해결하기 위하여, 일 실시예에서, 영상을 표시하는 전자 장치를 제공한다. 전자 장치는 영상을 표시하는 디스플레이를 포함할 수 있다. 전자 장치는 적어도 하나의 명령어(instruction)를 저장하는 메모리 및 메모리에 저장된 적어도 하나의 명령어를 실행하는 적어도 하나의 프로세서가 배치된 제1 기판을 포함할 수 있다. 전자 장치는 제1 기판과 서로 이격되어 배치되고, 도전 라인이 배치된 제2 기판을 포함할 수 있다. 적어도 하나의 프로세서와 도전 라인은 전기적으로 연결될 수 있다. 적어도 하나의 프로세서는 영상을 표시하도록 디스플레이를 제어할 수 있다. 적어도 하나의 프로세서는 제1 기판에서 발생되는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 도전 라인으로부터 유도되도록, 도전 라인으로 보상 신호를 제공할 수 있다.

본 개시의 일 실시예로, 개시된 방법의 실시예 중 적어도 하나의 방법을 컴퓨터에서 수행하기 위한 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록 매체를 제공할 수 있다.

본 개시에서 설명된 전자 장치에 의해 실행되는 프로그램은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 프로그램은 컴퓨터로 읽을 수 있는 명령어들을 수행할 수 있는 모든 시스템에 의해 수행될 수 있다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령어(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다.

소프트웨어는, 컴퓨터로 읽을 수 있는 저장 매체(computer-readable storage media)에 저장된 명령어를 포함하는 컴퓨터 프로그램으로 구현될 수 있다. 컴퓨터가 읽을 수 있는 기록 매체로는, 예를 들어 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 기록 매체는 컴퓨터에 의해 판독 가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.

컴퓨터로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적 저장매체'는 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 예로, '비일시적 저장매체'는 데이터가 임시적으로 저장되는 버퍼를 포함할 수 있다.

또한, 본 명세서에 개시된 실시예들에 따른 프로그램은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다.

컴퓨터 프로그램 제품은 소프트웨어 프로그램, 소프트웨어 프로그램이 저장된 컴퓨터로 읽을 수 있는 저장 매체를 포함할 수 있다. 예를 들어, 컴퓨터 프로그램 제품은 전자 장치의 제조사 또는 전자 마켓(예를 들어, 삼성 갤럭시 스토어)을 통해 전자적으로 배포되는 소프트웨어 프로그램 형태의 상품(예를 들어, 다운로드 가능한 애플리케이션(downloadable application))을 포함할 수 있다. 전자적 배포를 위하여, 소프트웨어 프로그램의 적어도 일부는 저장 매체에 저장되거나, 임시적으로 생성될 수 있다. 이 경우, 저장 매체는 전자 장치의 제조사의 서버, 전자 마켓의 서버, 또는 소프트웨어 프로그램을 임시적으로 저장하는 중계 서버의 저장 매체가 될 수 있다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 컴퓨터 시스템 또는 모듈 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

Claims

전자 장치(100)에 있어서,
제1 기판(110);
적어도 하나의 명령어(instruction)를 저장하고, 상기 제1 기판(110) 상에 배치된 메모리;
상기 메모리에 저장된 상기 적어도 하나의 명령어를 실행하고, 상기 제1 기판(110) 상에 배치된 적어도 하나의 프로세서(111) 및;
도전 라인(121)이 배치된 제2 기판(120)을 포함하고,
상기 적어도 하나의 프로세서(111)와 상기 도전 라인(121)은 전기적으로 연결되고,
상기 적어도 하나의 프로세서(111)는,
상기 제1 기판(110)에서 발생되는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 상기 도전 라인(121)으로부터 유도되도록, 상기 도전 라인(121)으로 보상 신호를 제공하는 전자 장치(100).
제1 항에 있어서,
상기 제1 기판(110)과 상기 제2 기판(120)은 서로 이격되어 배치된 전자 장치(100).
제1 또는 제2 항 중 어느 하나의 항에 있어서,
상기 제1 기판(110)과 상기 제2 기판(120)은 서로 마주보도록 배치된 전자 장치(100).
제1 내지 제3 항 중 어느 하나의 항에 있어서,
상기 적어도 하나의 프로세서(111)와 상기 도전 라인(121)은, 상기 제1 기판(110)과 상기 제2 기판(120)을 연결하는 도전성 연결 부재(130)를 통하여 전기적으로 연결되는 전자 장치(100).
제1 내지 제4 항 중 어느 하나의 항에 있어서,
상기 제2 기판(120)은, 상기 제1 기판(110)에서 발생하는 열을 방열하기 위한 방열판을 포함하는 전자 장치(100).
제1 내지 제5 항 중 어느 하나의 항에 있어서,
상기 제1 기판(110)에서 발생하는 상기 EMI 노이즈는 기-측정되고, 상기 도전 라인(121)은, 상기 기-측정된 EMI 노이즈의 저감을 위한 상기 자기장이 유도될 수 있도록 계산된 패턴으로 상기 제2 기판(120)에 배치된 전자 장치(100).
제1 내지 제6 항 중 어느 하나의 항에 있어서,
상기 도전 라인(121)으로부터 유도되는 상기 자기장의 크기 및 방향은, 상기 도전 라인(121)으로 제공되는 상기 보상 신호의 크기 및 방향에 의하여 결정되며,
상기 적어도 하나의 프로세서(111)는,
상기 제1 기판(110)에서 발생되는 상기 EMI 노이즈의 크기 및 방향에 따라 상기 도전 라인(121)으로 제공하는 상기 보상 신호의 크기 및 방향을 결정하는 전자 장치(100).
제7 항에 있어서,
상기 전자 장치(100)는, 영상을 표시하는 디스플레이를 더 포함하고,
상기 적어도 하나의 프로세서(111)는,
상기 디스플레이를 통하여 표시되는 상기 영상의 변화에 따른 상기 제1 기판(110)에서 발생되는 상기 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화에 대응하여, 상기 도전 라인(121)으로 제공하는 상기 보상 신호의 크기 또는 방향 중 적어도 하나를 변경하는 전자 장치(100).
제1 내지 제8 항 중 어느 하나의 항에 있어서,
상기 도전 라인(121)으로부터 유도되는 상기 자기장의 방향은, 상기 제1 기판(110)에서 발생되는 상기 EMI 노이즈의 방향과 반대 방향인 전자 장치(100).
제1 내지 제9 항 중 어느 하나의 항에 있어서,
상기 보상 신호의 크기는, 상기 제1 기판(110)에서 발생되는 상기 EMI 노이즈의 크기, 상기 적어도 하나의 프로세서(111)의 소비 전력, 상기 제2 기판(120)에서 발생하는 열 또는 상기 제2 기판(120)에서 발생되는 EMI 노이즈 중 적어도 하나를 고려하여 결정되는 전자 장치(100).
전자 장치(100)의 동작 방법에 있어서,
상기 전자 장치(100)는, 적어도 하나의 프로세서(111)가 배치된 제1 기판(110) 및 상기 적어도 하나의 프로세서(111)와 전기적으로 연결된 도전 라인(121)이 배치된 제2 기판(120)을 포함하고,
상기 제1 기판(110)에서 발생하는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 상기 도전 라인(121)으로부터 유도되도록, 상기 도전 라인(121)으로 보상 신호를 제공하는 단계를 포함하는 전자 장치(100)의 동작 방법.
제11 항에 있어서,
상기 제1 기판(110)과 상기 제2 기판(120)은 서로 이격되어 배치된 전자 장치(100)의 동작 방법.
제11 또는 제12 항 중 어느 하나의 항에 있어서,
상기 제1 기판(110)과 상기 제2 기판(120)은 서로 마주보도록 배치된 전자 장치(100)의 동작 방법.
제11 내지 제13 항 중 어느 하나의 항에 있어서,
상기 적어도 하나의 프로세서(111)와 상기 도전 라인(121)은, 상기 제1 기판(110)과 상기 제2 기판(120)을 연결하는 도전성 연결 부재(130)를 통하여 전기적으로 연결되는 전자 장치(100)의 동작 방법.
제11 내지 제14 항 중 어느 하나의 항에 있어서,
상기 제2 기판(120)은, 상기 제1 기판(110)에서 발생하는 열을 방열하기 위한 방열판을 포함하는 전자 장치(100)의 동작 방법.
제11 내지 제15 항 중 어느 하나의 항에 있어서,
상기 제1 기판(110)에서 발생하는 상기 EMI 노이즈는 기-측정되고, 상기 도전 라인(121)은, 상기 기-측정된 EMI 노이즈의 저감을 위한 상기 자기장이 유도될 수 있도록 계산된 패턴으로 상기 제2 기판(120)에 배치된 전자 장치(100)의 동작 방법.
제11 내지 제16 항 중 어느 하나의 항에 있어서,
상기 도전 라인(121)으로부터 유도되는 상기 자기장의 크기 및 방향은, 상기 도전 라인(121)으로 제공되는 상기 보상 신호의 크기 및 방향에 의하여 결정되며,
상기 전자 장치(100)의 동작 방법은,
상기 제1 기판(110)에서 발생되는 상기 EMI 노이즈의 크기 및 방향에 따라, 상기 도전 라인(121)으로 제공되는 상기 보상 신호의 크기 및 방향을 결정하는 단계를 더 포함하는 전자 장치(100)의 동작 방법.
제17 항에 있어서,
상기 전자 장치(100)는, 영상을 표시하는 디스플레이를 더 포함하고,
상기 전자 장치(100)의 동작 방법은,
상기 디스플레이를 통하여 표시되는 상기 영상의 변화에 따른 상기 제1 기판(110)에서 발생되는 상기 EMI 노이즈의 크기 또는 방향 중 적어도 하나의 변화에 대응하여, 상기 도전 라인(121)으로 제공하는 상기 보상 신호의 크기 또는 방향 중 적어도 하나를 변경하는 단계를 더 포함하는 전자 장치(100)의 동작 방법.
제11 내지 제18 항 중 어느 하나의 항에 있어서,
상기 보상 신호의 크기는, 상기 제1 기판(110)에서 발생되는 상기 EMI 노이즈, 상기 적어도 하나의 프로세서(111)의 소비 전력, 상기 제2 기판(120)에서 발생하는 열 또는 상기 제2 기판(120)에서 발생되는 EMI 노이즈 중 적어도 하나를 고려하여 결정되는 전자 장치(100)의 동작 방법.
영상을 표시하는 전자 장치(100)에 있어서,
상기 영상을 표시하는 디스플레이;
적어도 하나의 명령어(instruction)를 저장하는 메모리 및 상기 메모리에 저장된 적어도 하나의 명령어를 실행하는 적어도 하나의 프로세서(111)가 배치된 제1 기판(110); 및
상기 제1 기판(110)과 서로 이격되어 배치되고, 도전 라인(121)이 배치된 제2 기판(120)을 포함하고,
상기 적어도 하나의 프로세서(111)와 상기 도전 라인(121)은 전기적으로 연결되고,
상기 적어도 하나의 프로세서(111)는,
상기 영상을 표시하도록 상기 디스플레이를 제어하고,
상기 제1 기판(110)에서 발생되는 EMI(ElectroMagnetic Interference) 노이즈의 저감을 위한 자기장이 상기 도전 라인(121)으로부터 유도되도록, 상기 도전 라인(121)으로 보상 신호를 제공하는 전자 장치(100).