KR20230108852A - Method of forming capacitor method of forming capacitor - Google Patents

Abstract

Translated fromKorean

본 발명의 일 실시 예는 전극 표면에 연속하는 다각형의 패턴이 형성되도록 하여 고용량의 캐패시터가 구현될 수 있도록 하는 캐패시터 패턴 구조 제조 방법 및 이를 이요한 캐패시터 제조 방법에 대해 발명한다.An embodiment of the present invention provides a method for manufacturing a capacitor pattern structure and a method for manufacturing a capacitor using the same, in which a continuous polygonal pattern is formed on the surface of an electrode so that a high-capacity capacitor can be implemented.

Description

Translated fromKorean

캐패시터 패턴 구조 제조 방법 및 이를 이용한 캐패시터 제조 방법{METHOD OF FORMING CAPACITOR METHOD OF FORMING CAPACITOR}Capacitor pattern structure manufacturing method and capacitor manufacturing method using the same

본 발명은, 캐패시터 패턴 구조 제조 방법 및 이를 이용한 캐패시터 제조 방법에 관한 것으로, 더욱 상세하게는 전극 표면에 연속하는 다각형의 패턴이 형성되도록 하여 고 용량의 캐패시터가 구현될 수 있도록 하는 캐패시터 패턴 구조 제조 방법 및 이를 이용한 캐패시터 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor pattern structure and a method for manufacturing a capacitor using the same, and more particularly, to a method for manufacturing a capacitor pattern structure in which a continuous polygonal pattern is formed on the surface of an electrode so that a high-capacitance capacitor can be realized. and a method for manufacturing a capacitor using the same.

이하에서 기술되는 내용은 본 발명의 실시 예와 관련되는 배경 정보를 제공할 목적으로 기재된 것일 뿐이고, 기술되는 내용들이 당연하게 종래기술을 구성하는 것은 아니다.The contents described below are only described for the purpose of providing background information related to an embodiment of the present invention, and the contents described do not naturally constitute prior art.

캐패시터는 전하의 형태로 에너지를 저장하는 소자로 직류전원의 경우 전하가 축적은 되지만 전류를 흐르지 않으며, 교류의 경우 전하가 충전 및 방전되면서 캐패시터의 용량과 시간에 따른 전압의 변화에 비례하여 전류를 흐르게 하는 특성을 가지고 있다.A capacitor is an element that stores energy in the form of electric charge. In the case of DC power, charge accumulates but does not flow. It has flowing properties.

특히, 캐패시터는 노이즈 제거 및 안정된 전류를 공급 역할을 수행하며, Mobile AP(CPU)의 데이터 처리량 및 속도 등 성능을 향상시키도록 한다.In particular, the capacitor plays a role of removing noise and supplying stable current, and improves performance such as data throughput and speed of the Mobile AP (CPU).

캐패시터는 대표적으로 실리콘 캐패시터, MLCC 등이 있다. 구체적으로 실리콘 캐패시터는 기존 사용했던 MLCC보다 임피던스 피크(Impedance Peak)가 낮고, 높은 대역폭에서 전기적 특성이 안정하다. 따라서 실리콘 캐패시터는 IoT, 5G, 자율주행 등 첨단산업의 핵심이 되는 다종 소자의 시스템 패키징 기술에 많이 이용된다는 특징이 있다.Capacitors typically include silicon capacitors and MLCCs. Specifically, silicon capacitors have a lower impedance peak than previously used MLCCs and have stable electrical characteristics in a high bandwidth. Therefore, silicon capacitors are characterized by being widely used in system packaging technology of various types of devices, which are the core of high-tech industries such as IoT, 5G, and autonomous driving.

캐패시터의 이러한 특성을 이용하여 디지털 회로, 아날로그 회로, 고주파회로 등의 전기·전자회로에서 커플링 및 디커플링(Coupling & Decoupling), 필터(Filter), 임피던스 매칭(Impedance Matching), 차지펌프(Charge Pump) 및 복조(Demodulation)등 다양한 목적으로 사용되는 필수적인 수동소자로써 일반적으로 칩, 디스크 등의 다양한 형태로 제조되어 인쇄회로 기판의 표면에 실장 되어 사용되어 왔다.Using these characteristics of capacitors, coupling & decoupling, filters, impedance matching, and charge pumps in electrical and electronic circuits such as digital circuits, analog circuits, and high-frequency circuits As an essential passive element used for various purposes such as demodulation and demodulation, it has been generally manufactured in various forms such as chips and disks and mounted on the surface of printed circuit boards.

그러나 전자기기의 소형화, 복합화에 따라, 인쇄회로기판에 수동소자들이 실장 될 수 있는 면적이 작아지고, 또한 전자기기의 고속화에 따라 주파수가 높아짐에 따라, 수동소자와 IC사이에 도체 및 솔더(Solder)등 여러 가지 요인에 의해 발생하는 기생임피던스(Parasitic Impedance)가 여러 가지 문제를 일으킴에 따라, 이러한 문제점을 해결하기 위해 캐패시터를 인쇄회로기판 내부에 내장하려는 여러 시도가 인쇄회로기판업체 및 전자, 전자부품업체를 중심으로 활발하게 진행되고 있다.However, with the miniaturization and complexity of electronic devices, the area where passive elements can be mounted on printed circuit boards becomes smaller, and as the frequency increases with the speed of electronic devices, conductors and solder (Solder) between passive elements and ICs As the parasitic impedance caused by various factors such as ) causes various problems, various attempts to embed capacitors inside the printed circuit board to solve these problems have been made by printed circuit board manufacturers and electronic, electronic Part makers are actively involved.

특히 실리콘으로 구현된 캐패시터의 경우 기존 적층형 실리콘 콘덴서등과 비교하여 소형화되며, 박형의 캐패시터에서 사용이 증가하고 있다. 이를 위해 최근 전극 표면을 넓히기 위해 트렌치(Trench)를 만들어 삼차원의 캐패시터를 구현한다. 예컨대, 구동 온도 250℃ 이하, 구동 주파수 110 GHz 이하, 수명 10년 이상, 총 두께 50 um의 캐패시터를 구현하였으며, LSC(Land Side Capacitor)의 폼펙터를 맞추기 어려운 단점이 존재하며 동일 면적 대비 낮은 정전용량 성능을 보인다는 한계가 있다.In particular, in the case of capacitors implemented with silicon, they are miniaturized compared to conventional multilayer silicon capacitors, and their use is increasing in thin capacitors. To this end, a three-dimensional capacitor is implemented by creating a trench to widen the electrode surface. For example, a capacitor with a driving temperature of 250℃ or less, a driving frequency of 110 GHz or less, a lifespan of 10 years or more, and a total thickness of 50 um is implemented. There are limitations in terms of performance.

따라서 얇고 작은 사이즈더라도 고용량의 캐패시터로 구현될 수 있으며, 동일 면적 대비 정전용량 성능이 향상된 캐패시터가 요구되고 있다.Accordingly, there is a demand for a capacitor that can be implemented as a high-capacity capacitor even in a thin and small size and has improved capacitance performance compared to the same area.

전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.The foregoing background art is technical information that the inventor possessed for derivation of the present invention or acquired during the derivation process of the present invention, and cannot necessarily be said to be known art disclosed to the general public prior to filing the present invention.

선행기술 1: 한국 공개특허 제10-2013-0063072호 (2013.06.14. 공개)Prior Art 1: Korean Patent Publication No. 10-2013-0063072 (published on June 14, 2013)

본 발명은 상술한 한계를 극복하기 위해 전극에 생성하는 트렌치(Trench) 영역의 구조를 다각형 구조로 형성하여 전극 표면 면적이 넓어진 캐패시터 패턴 구조 제조 방법 및 이를 이용한 캐패시터 제조 방법을 제공하는 것을 목적으로 한다.In order to overcome the above-mentioned limitations, an object of the present invention is to provide a method for manufacturing a capacitor pattern structure in which the surface area of an electrode is widened by forming a polygonal structure of a trench region generated in an electrode and a method for manufacturing a capacitor using the same. .

또한, 본 발명은 동일 면적 대비 높은 정전용량을 확보할 수 있는 캐패시터 패턴 구조 제조 방법 및 이를 이용한 캐패시터 제조 방법을 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a method for manufacturing a capacitor pattern structure capable of securing a high capacitance compared to the same area and a method for manufacturing a capacitor using the same.

본 발명의 목적은 이상에서 언급한 과제에 한정되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시 예에 의해보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 알 수 있을 것이다.The object of the present invention is not limited to the above-mentioned tasks, and other objects and advantages of the present invention not mentioned above can be understood by the following description and will be more clearly understood by the embodiments of the present invention. It will also be seen that the objects and advantages of the present invention may be realized by means of the instrumentalities and combinations indicated in the claims.

본 발명의 실시 예에 따른 캐패시터 패턴 구조 제조 방법은, 기판 상에 복수의 다각형이 연속하는 트렌치(Trench) 패턴을 형성하고, 상기 트렌치 패턴 상에 하부 전극을 형성하며, 증착된 상기 하부 전극 상에 유전층을 형성하고, 상기 유전층 상에 상부 전극을 형성하는 과정을 통해 수행될 수 있다. A method for manufacturing a capacitor pattern structure according to an embodiment of the present invention includes forming a trench pattern in which a plurality of polygons are continuous on a substrate, forming a lower electrode on the trench pattern, and forming a lower electrode on the deposited lower electrode. It may be performed through a process of forming a dielectric layer and forming an upper electrode on the dielectric layer.

본 발명의 실시 예에 따르면 상기 트렌치 패턴은, Rotated Dog bone 구조로 형성할 수 있다.According to an embodiment of the present invention, the trench pattern may be formed in a rotated dog bone structure.

본 발명의 실시 예에 따르면 상기 트렌치 패턴은, H-beam 구조로 상기 트렌치 패턴을 형성할 수 있다.According to an embodiment of the present invention, the trench pattern may be formed in an H-beam structure.

본 발명의 실시 예에 따르면 상기 트렌치 패턴은, Hexagonal S-Curve 구조로 형성할 수 있다.According to an embodiment of the present invention, the trench pattern may be formed in a hexagonal S-Curve structure.

본 발명의 실시 예에 따르면 상기 트렌치 패턴은, Windmill 구조로 상기 트렌치 패턴을 형성할 수 있다.According to an embodiment of the present invention, the trench pattern may have a windmill structure.

본 발명의 실시 예에 따르면 상기 트렌치 패턴은, Lightning 구조로 상기 트렌치 패턴을 형성할 수 있다.According to an embodiment of the present invention, the trench pattern may be formed in a Lightning structure.

본 발명의 실시 예에 따르면 상기 트렌치 패턴은, V-line 구조로 상기 트렌치 패턴을 형성할 수 있다.According to an embodiment of the present invention, the trench pattern may have a V-line structure.

본 발명의 실시 예에 따르면 상기 트렌치 패턴은, Ribbon 구조로 상기 트렌치 패턴을 형성할 수 있다.According to an embodiment of the present invention, the trench pattern may be formed in a Ribbon structure.

본 발명의 실시 예에 따르면, 상기 기판에 크랙이 생성되는지 확인하고, 상기 트렌치 패턴을 상기 기판의 결정 방향과 나란한 방향으로 생성된 크랙을 오버랩(overlap)할 수 있다.According to an embodiment of the present invention, it is possible to check whether cracks are generated in the substrate, and overlap the cracks with the trench pattern in a direction parallel to the crystal direction of the substrate.

본 발명의 실시 예에 따르면, 상기 트렌치를 직각 및 직각보다 큰 각도로 식각할 수 있다.According to an embodiment of the present invention, the trench may be etched at a right angle and at an angle greater than the right angle.

본 발명의 실시 예에 따르면, 캐패시터 패턴을 제조하는 방법에 따라 구현된 캐패시터 패턴을 포함하는 반도체 디바이스를 제공할 수 있다.According to an embodiment of the present invention, a semiconductor device including a capacitor pattern implemented according to a method for manufacturing a capacitor pattern may be provided.

본 발명의 실시 예에 따르면, 기판 상에 트렌치 패턴 형성을 위한 포토레지스트(Photoresist) 공정을 수행하고, 복수의 다각형이 연속하는 상기 트렌치 패턴을 형성하며, 형성된 상기 트렌치 패턴을 에칭하고, 상기 트렌치 패턴 표면의 PR(Photoresist)을 제거한 후, 상기 트렌치 패턴이 형성된 상기 기판 상에 산화막을 성장시킬 수 있다. 이후, 상기 기판 상에 하부 전극을 형성하며, 상기 하부 전극 상에 유전층을 형성하고, 상부 전극 상에 전극 포토레지트 공정을 수행한 후, 상부 전극 및 상기 유전층을 에칭하고, 상부 전극 상의 PR(Photoresist)을 제거할 수 있다. 전극 상의 PR을 제거하면 상기 상부 전극 상에 절연층(Passivation)을 증착하고, 상기 상부 절연층의 개구 영역을 생성하기 위한 포토리소그래피 공정 수행 후, 상기 상부 절연층 상의 PR(Photoresist)을 제거하게 된다. 이후, 상기 상부 전극 상에 알루미늄층을 증착한 후, 상기 상부 알루미늄층 상의 상기 개구 영역 이외의 포토리소그래피 공정을 수행하고, 상기 상부 알루미늄층 상의 PR(Photoresist)을 제거하는 과정으로 캐패시터를 제조할 수 있다.According to an embodiment of the present invention, a photoresist process for forming a trench pattern is performed on a substrate, a trench pattern in which a plurality of polygons are continuous is formed, the formed trench pattern is etched, and the trench pattern is formed. After removing photoresist (PR) from the surface, an oxide film may be grown on the substrate on which the trench pattern is formed. Thereafter, a lower electrode is formed on the substrate, a dielectric layer is formed on the lower electrode, an electrode photoresist process is performed on the upper electrode, the upper electrode and the dielectric layer are etched, and PR on the upper electrode ( Photoresist) can be removed. When the PR on the electrode is removed, an insulating layer (passivation) is deposited on the upper electrode, and a photolithography process for creating an opening region of the upper insulating layer is performed, and then the photoresist (PR) on the upper insulating layer is removed. . Thereafter, a capacitor may be manufactured by depositing an aluminum layer on the upper electrode, performing a photolithography process on the upper aluminum layer except for the opening area, and removing photoresist (PR) on the upper aluminum layer. there is.

전술한 것 외의 다른 측면, 특징, 및 이점이 이하의 도면, 청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features, and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명의 실시 예의 캐패시터는 전극 표면에 트렌치(Trench) 패턴을 형성하여 전극 표면 면적이 증가할 수 있다.In the capacitor according to the embodiment of the present invention, the electrode surface area may be increased by forming a trench pattern on the electrode surface.

구체적으로 전극 표면에 복수의 다각 형상의 트렌치(Trench)를 식각한 트렌치 패턴을 형성할 수 있다. 트렌치는 예를 들어 Rotated Dog bone 구조, H-beam 구조, Hexagonal S-Curve 구조, Windmill 구조, Lightning 구조, V-line 구조 및 Ribbon 구조 중 적어도 어느 하나의 구조일 수 있다. 이와 같이 전극 표면에 3차원의 트렌치 패턴을 형성하여 단위 면적당 전극 표면을 증가시킬 수 있다. 전극 표면이 증가됨에 따라 소형의 캐패시터를 제작하여도 캐패시터 전체 정전 용량이 증가할 수 있게 있다.Specifically, a trench pattern in which a plurality of polygonal trenches are etched may be formed on the surface of the electrode. For example, the trench may have at least one structure of a rotated dog bone structure, an H-beam structure, a hexagonal S-curve structure, a windmill structure, a lightning structure, a V-line structure, and a ribbon structure. In this way, the electrode surface per unit area can be increased by forming a three-dimensional trench pattern on the electrode surface. As the electrode surface increases, the total capacitance of the capacitor can increase even if a small capacitor is manufactured.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to those mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description below.

도 1은 본 발명의 실시 예에 따른 반도체 디바이스를 도시한 도면이다.
도 2 내지 도 8은 도 1의 실리콘 캐패시터 전극 패턴의 예를 도시한 도면이다.
도 9 및 도 10은 본 발명의 실시 예에 따른 캐패시터 전극 패턴 구조 제조 과정을 도시한 흐름도이다.1 is a diagram illustrating a semiconductor device according to an exemplary embodiment of the present invention.
2 to 8 are diagrams illustrating examples of the silicon capacitor electrode pattern of FIG. 1 .
9 and 10 are flowcharts illustrating a process of manufacturing a capacitor electrode pattern structure according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 명세서에 발명된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 발명된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 발명된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 발명된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 발명된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등 물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, the embodiments invented in this specification will be described in detail with reference to the accompanying drawings, but the same or similar components are assigned the same reference numerals regardless of reference numerals, and redundant description thereof will be omitted. The suffixes "module" and "unit" for components used in the following description are given or used together in consideration of ease of writing the specification, and do not have meanings or roles that are distinct from each other by themselves. In addition, when it is determined that detailed descriptions of related known technologies may obscure the gist of the embodiments disclosed in this specification in describing the embodiments disclosed herein, the detailed descriptions thereof will be omitted. In addition, the accompanying drawings are only for making it easy to understand the embodiments invented in this specification, and the technical ideas invented in this specification are not limited by the accompanying drawings, and are included in the spirit and technical scope of the present invention. It should be understood to include all modifications, equivalents or substitutes.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms including ordinal numbers, such as first and second, may be used to describe various components, but the components are not limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. It should be. On the other hand, when an element is referred to as “directly connected” or “directly connected” to another element, it should be understood that no other element exists in the middle.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수개의 표현을 포함한다.Expressions in the singular number include plural expressions unless the context clearly dictates otherwise.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In this application, terms such as "comprise" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

도 1은 본 발명의 실시 예에 따른 반도체 디바이스를 도시한 도면이다.1 is a diagram illustrating a semiconductor device according to an exemplary embodiment of the present invention.

도면을 참고하면, 본 발명의 실시 예에 따른 실리콘 캐패시터(10)는 유전층(30) 및 유전층(30)을 사이에 두고 서로 대행되도록 배치되는 하부 전극(20) 및 상부 전극(40)을 포함할 수 있다.Referring to the drawing, asilicon capacitor 10 according to an embodiment of the present invention may include adielectric layer 30 and alower electrode 20 and anupper electrode 40 disposed to act as opposites with thedielectric layer 30 interposed therebetween. can

유전층(30)은 배선과 배선 사이의 전기적 간섭을 차단하고, 게이트를 절연할 수 있는 구성이다. 이러한 유전층(30)은 유전상수(k)가 높을수록 배선 간 전류누설의 차단능력이 뛰어나고 게이트의 절연특성이 좋아 미세 회로를 만들 수 있다는 장점이 있다.Thedielectric layer 30 is a component capable of blocking electrical interference between wires and insulating a gate. The higher the dielectric constant (k) of thedielectric layer 30 is, the better the ability to block current leakage between wires and the better the insulation characteristics of the gate, so that a microcircuit can be made.

이를 위해 본 발명의 실시 예에 따른 유전층(30)은 하프니움다이옥사이드 (HfO₂), 지르코니움다이옥사이드 (ZrO₂) 등의 물질로 구현될 수 있다. 유전층(30)을 형성하는 물질은 유전상수가 높은 물질로, 반도체의　게이트나 캐패시터를 제조할 때, 사용하는 신물질 중 하나이다. 구체적으로, 반도체 회로의 미세화에 따라 디자인 룰이 50나노 이하로 내려가면　크로스토크(Cross　Talk)와 같은 전류 누설이 문제가 될 수 있다. 이러한 문제를 해결하기 위하여 절연막으로 유전상수가 높은 유전층(30)을 사용함으로써 전하를 가두어 전류 누설을 막도록 할 수 있다.To this end, thedielectric layer 30 according to an embodiment of the present invention may be implemented with materials such as hafnium dioxide (HfO₂ ) and zirconium dioxide (ZrO₂ ). A material forming thedielectric layer 30 is a material having a high dielectric constant, and is one of new materials used when manufacturing semiconductor gates or capacitors. Specifically, if the design rule goes down to 50 nanometers or less according to miniaturization of semiconductor circuits, current leakage such as cross talk may become a problem. In order to solve this problem, by using thedielectric layer 30 having a high dielectric constant as an insulating film, it is possible to trap electric charges and prevent current leakage.

한편, 본 발명의 실시 예에서 유전층(30)은 단층으로 형성된 예를 들어 설명하지만, 캐패시터(10)의 정전 용량 증가 및 고주파에서의 전기적 특성 변화를 최소화하기 위해 복수의 층으로 형성될 수도 있다.Meanwhile, in the embodiment of the present invention, thedielectric layer 30 is described as being formed of a single layer, but may be formed of a plurality of layers in order to minimize an increase in capacitance of thecapacitor 10 and a change in electrical characteristics at high frequencies.

예컨대, 유전층(30)을 유전상수가 높은 제1 유전층과 유전상수가 낮은 제2 유전층이 순차적으로 적층되도록 구현하여 제1 유전층에 의해 캐패시터의 정전 용량을 증가함과 동시에 제2 유전층에 의해 고주파에서의 전기적 특성 변화를 최소화하도록 할 수 있다.For example, thedielectric layer 30 is implemented such that a first dielectric layer having a high dielectric constant and a second dielectric layer having a low dielectric constant are sequentially stacked so that the capacitance of the capacitor is increased by the first dielectric layer and at a high frequency by the second dielectric layer. It is possible to minimize the change in electrical characteristics of

이러한 캐패시터(10)는 기판 상에 다층으로 적층되어 형성될 수 있으며, 이때 '두께 방향'은 유전층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.Thecapacitor 10 may be formed by stacking multiple layers on a substrate. In this case, the 'thickness direction' may be used as the same concept as the direction in which dielectric layers are stacked, that is, the 'stacking direction'.

실리콘 캐패시터(10)의 하부 전극(20) 및 상부 전극(40)의 종류 및 구성은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.The type and composition of thelower electrode 20 and theupper electrode 40 of thesilicon capacitor 10 are not particularly limited, and examples include noble metal materials such as palladium (Pd) and a palladium-silver (Pd-Ag) alloy; It may be formed using a conductive paste made of at least one of nickel (Ni) and copper (Cu).

또한, 정전 용량 형성을 위해 외부 전극이 실리콘 캐패시터(10) 외측에 설치될 수 있으며, 외부 전극은 실리콘 캐패시터(10)의 하부 전극(20) 및 상부 전극(40)과 전기적으로 연결될 수 있다.In addition, an external electrode may be installed outside thesilicon capacitor 10 to form capacitance, and the external electrode may be electrically connected to thelower electrode 20 and theupper electrode 40 of thesilicon capacitor 10 .

이러한 외부 전극은 하부 전극(20) 및 상부 전극(40)과 동일한 재질의 도전성 물질로 형성될 수 있으며, 도전성 페이스트를 증착한 후 소성하는 과정으로 형성할 수 있다.The external electrode may be formed of the same conductive material as thelower electrode 20 and theupper electrode 40, and may be formed by depositing a conductive paste and then firing it.

한편, 본 발명의 실시 예에 따른 실리콘 캐패시터(10)의 전극 표면에는 복수의 다각형 패턴이 형성될 수 있다. 다각형 패턴은 캐패시터(10) 전극 면적을 넓힐 수 있는 구성이며, 캐패시터(10) 전극 면적이 넓어짐에 따라 캐패시터(10)가 단위 면적 당 정전용량이 증가할 수 있다.Meanwhile, a plurality of polygonal patterns may be formed on an electrode surface of thesilicon capacitor 10 according to an embodiment of the present invention. The polygonal pattern is a configuration capable of widening the electrode area of thecapacitor 10, and as the electrode area of thecapacitor 10 widens, the capacitance per unit area of thecapacitor 10 may increase.

이하 도면을 참고하여 전극 표면에 형성된 다각형 패턴에 대해 구체적으로 설명하기로 한다.Hereinafter, the polygonal pattern formed on the electrode surface will be described in detail with reference to the drawings.

도 2 내지 도 8은 도 1의 반도체 디바이스에 적용된 캐패시터 전극 패턴의 예를 도시한 도면이다.2 to 8 are diagrams illustrating examples of capacitor electrode patterns applied to the semiconductor device of FIG. 1 .

도면의 설명에 앞서 도면에 개시된 방향축은 설명의 편의상 개시되는 것이며, 개시된 방향축에 의해 본 발명이 제한되는 것은 아니다.Prior to the description of the drawings, the directional axes disclosed in the drawings are disclosed for convenience of explanation, and the present invention is not limited by the disclosed directional axes.

도 2를 참고하면, 캐패시터(10) 전극 표면에는 트렌치(Trench)가 소정 각도 이상 식각된 패턴이 형성될 수 있다. 제1 실시 예로, 전극 표면에는 Rotated Dog bone 구조의 패턴이 형성될 수 있다.Referring to FIG. 2 , a pattern in which trenches are etched at a predetermined angle or more may be formed on the electrode surface of thecapacitor 10 . As a first embodiment, a pattern of a rotated dog bone structure may be formed on the surface of the electrode.

구체적으로, Rotated Dog bone 구조(100)는 상/하 또는/및 좌/우로 대칭되는 구조로 형성될 수 있다. 이하 설명의 편의상 본 발명의 Rotated Dog bone 구조는 상/하로 대칭된 구조인 예를 들어 설명하기로 하며, 상/하 대칭 구조임에 따라 임의의 기준선 Ⅱ-Ⅱ을 기준하여 설명하기로 하지만, 본 발명의 실시 예가 이에 제한되는 것은 아니다.Specifically, the RotatedDog bone structure 100 may be formed in a structure symmetrical up/down or/and left/right. For convenience of explanation, the Rotated Dogbone structure of the present invention will be described below as an example of a vertically symmetrical structure, and according to the vertical / downward symmetrical structure, it will be described based on an arbitrary reference line II-II, but this Examples of the invention are not limited thereto.

다시 도 2를 참고하면, Rotated Dog bone 구조(100)는 중심에 위치한 제1 기준변(110A)을 포함하고, 제1 기준변(110A)의 양단에서 제1 기준변(110A)과 마주하는 제2 기준변(110B)을 향하며, 제1 기준변(110A)의 양단에서 멀어지는 방향으로 절곡 형성된 제1 상측절곡부(120A) 및 제2 상측절곡부(160A)가 형성될 수 있다.Referring back to FIG. 2 , the rotateddog bone structure 100 includes afirst reference side 110A located at the center, and faces thefirst reference side 110A at both ends of thefirst reference side 110A. A first upper-bent portion 120A and a second upper-bent portion 160A may be formed by bending toward thesecond reference side 110B and in a direction away from both ends of thefirst reference side 110A.

제1 상측절곡부(120A) 및 제2 상측절곡부(160A)의 각 단부에서는 제1 기준변(110A)과 멀어지며 제1 기준변(110A)과 나란한 방향을 따라 제1 상측연장변(130A) 및 제2 상측연장변(170A)이 연장 형성될 수 있다.At each end of the first upperbent portion 120A and the second upperbent portion 160A, the firstupper extension side 130A moves away from thefirst reference side 110A along a direction parallel to the first reference side 110A. ) and the secondupper extension side 170A may be formed to extend.

제1 상측연장변(130A) 및 제2 상측연장변(170A)의 각 단부에서는 제2 기준변(110B)을 향하고, 제1 상측연장변(130A) 및 제2 상측연장변(170A)의 단부에서 멀어지는 방향으로 절곡 형성된 제3 상측절곡부(140A) 및 제4 상측절곡부(180A)가 형성될 수 있다.Each end of the firstupper extension edge 130A and the secondupper extension edge 170A faces thesecond reference edge 110B, and the ends of the firstupper extension edge 130A and the secondupper extension edge 170A A third upper-bent portion 140A and a fourth upper-bent portion 180A bent in a direction away from may be formed.

또한, 제3 상측절곡부(140A) 및 제4 상측절곡부(180A)의 각 단부에서는 하측을 향하는 방향으로 제3 상측연장변(150A) 및 제4 상측연장변(190A)이 형성될 수 있다.In addition, at each end of the third upperbent portion 140A and the fourth upperbent portion 180A, a thirdupper side extension 150A and a fourthupper extension side 190A may be formed in a downward direction. .

한편, 하측의 Rotated Dog bone 구조(100)는 제2 기준변(110B)의 양단에서 제2 기준변(110B)과 마주하는 제1 기준변(110A)을 향하며, 제2 기준변(110B)의 양단에서 멀어지는 방향으로 절곡 형성된 제1 하측절곡부(120B) 및 제2 하측절곡부(160B)가 형성될 수 있다.On the other hand, the lower RotatedDog bone structure 100 faces thefirst reference side 110A facing thesecond reference side 110B at both ends of thesecond reference side 110B. A first lowerbent part 120B and a second lowerbent part 160B bent in a direction away from both ends may be formed.

제1 하측절곡부(120B) 및 제2 하측절곡부(160B)의 각 단부에서는 제2 기준변(110B)과 멀어지며 제2 기준변(110B)과 나란한 방향을 따라 제1 하측연장변(130B) 및 제2 하측연장변(170B)이 연장 형성될 수 있다.At each end of the first lowerbent portion 120B and the second lowerbent portion 160B, the first lowerextended side 130B moves away from thesecond reference side 110B and along a direction parallel to the second reference side 110B. ) and the secondlower extension edge 170B may be formed to extend.

제1 하측연장변(130B) 및 제2 하측연장변(170B)의 각 단부에서는 제2 기준변(110B)을 향하고, 제1 하측연장변(130B) 및 제2 하측연장변(170B)의 단부에서 멀어지는 방향으로 절곡 형성된 제3 하측절곡부(140B) 및 제4 하측절곡부(180B)가 형성될 수 있다.Each end of the firstlower extension edge 130B and the secondlower extension edge 170B faces thesecond reference edge 110B, and ends of the firstlower extension edge 130B and the secondlower extension edge 170B. A third lowerbent portion 140B and a fourth lowerbent portion 180B bent in a direction away from may be formed.

또한, 제3 하측절곡부(140B) 및 제4 하측절곡부(180B)의 각 단부에서는 상측을 향하는 방향으로 제3 하측연장변(150B) 및 제4 하측연장변(190B)이 형성될 수 있다.In addition, at each end of the third lowerbent portion 140B and the fourth lowerbent portion 180B, a third lowerextended edge 150B and a fourth lowerextended edge 190B may be formed in an upward direction. .

이때, 제3 상측연장변(150A) 및 제4 상측연장변(190A)과 제3 하측연장변(150B) 및 제4 하측연장변(190B)은 연결되게 형성될 수 있으며, 상기 기재된 구성에 따라 Rotated Dog bone 구조의 패턴은 총 16개의 변으로 이루어질 수 있다.At this time, the thirdupper extension 150A and the fourthupper extension 190A, the thirdlower extension 150B and the fourthlower extension 190B may be formed to be connected, according to the configuration described above. The pattern of the Rotated Dog bone structure can consist of a total of 16 sides.

도 3을 참고하면, 전극 패턴은 H-beam 구조(200)로 형성될 수 있다. 구체적으로 H-beam 구조의 패턴은 H 형상을 이루는 제1 세로축(210)과 제2 세로축(220) 사이에 위치한 가로축(230)의 길이가 충분히 길게 형성될 수 있다.Referring to FIG. 3 , the electrode pattern may be formed of an H-beam structure 200 . Specifically, in the pattern of the H-beam structure, the length of thehorizontal axis 230 located between the firstvertical axis 210 and the secondvertical axis 220 constituting the H shape may be formed to be sufficiently long.

또한 도 3에 도시된 바와 같이, H-beam 구조(200)가 나열된 제1 라인(A₁)과 제2 라인(A₂)에 나열되는 H-beam는 어긋나도록 배열될 수 있다. 구체적으로, 제1 라인(A₁)에 나열되는 H-beam 의 제1 세로축 및 인접한 서로 다른 H-beam 의 제2 세로축은 제2 라인(A₂)에 나열되는 가로축 사이에 위치할 수 있다.Also, as shown in FIG. 3 , the H-beams arranged on the first line A₁ and the second line A2 where the H-beam structure 200 is arranged may be arranged to be offset. Specifically, the first vertical axis of the H-beams listed on the first line A1 and the second vertical axis of the adjacent different H-beams may be located between the horizontal axes listed on the second line A2.

더불어, H-beam 구조(200)와 서로 다른 H-beam 구조(200) 사이에는 공간(Space)이 형성될 수 있다. 형성된 공간은 일정한 크기로 형성될 수 있다. 이하 설명되는 캐패시터 전극의 각각의 패턴은 소정 간격 이격되어 형성될 수 있다. 형성되는 간격의 크기나 형상은 조건에 따라 변경될 수 있지만, 각각의 간극 너비는 일정한 것이 바람직하다. 형성된 간극에는 후술할 상부 전극 및 하부 전극 형성을 위한 메탈 및 유전층 형성을 위한 절연체가 증착될 수 있으며, 간극의 너비가 일정하게 형성되어야 메탈 및 절연체가 고르게 증착될 수 있게 된다.In addition, a space may be formed between the H-beam structure 200 and different H-beam structures 200 . The formed space may be formed in a certain size. Each pattern of the capacitor electrode described below may be formed at a predetermined interval. Although the size or shape of the formed gap can be changed depending on conditions, it is preferable that the width of each gap is constant. A metal for forming an upper electrode and a lower electrode and an insulator for forming a dielectric layer may be deposited in the formed gap, and the metal and insulator may be evenly deposited only when the gap is formed with a constant width.

도 4는 실리콘 캐패시터 전극 패턴 중 Hexagonal S-Curve 구조를 도시하고 있다.4 shows a hexagonal S-Curve structure among silicon capacitor electrode patterns.

도 4를 참고하면, 패턴이 육각형 격자 형태의 제1 패턴(300A)과 역 방향으로 진행하는 제2 패턴(300B)이 배열되도록 형성될 수 있다.Referring to FIG. 4 , a pattern may be formed such that afirst pattern 300A having a hexagonal lattice shape and asecond pattern 300B proceeding in an opposite direction are arranged.

각각의 제1 패턴(300A) 및 제2 패턴(300B)은 소정 간격 이격되어 형성될 수 있으며, 제1 패턴(300A) 및 제2 패턴(300B)의 각각의 변은 직선으로 연결될 수 있다.Each of thefirst pattern 300A and thesecond pattern 300B may be formed at a predetermined interval, and respective sides of thefirst pattern 300A and thesecond pattern 300B may be connected in a straight line.

이러한 Hexagonal S-Curve 패턴 구조는 15개의 변으로 구성될 수 있지만, 패턴을 형성하는 변의 개수에 의해 본 발명이 제한되는 것은 아니다.Although this hexagonal S-Curve pattern structure may be composed of 15 sides, the present invention is not limited by the number of sides forming the pattern.

도 5는 실리콘 캐패시터 전극 패턴 중 Windmill 구조를 도시하고 있다.5 shows a Windmill structure among silicon capacitor electrode patterns.

도 5를 참고하면, Windmill 구조(400)는 예컨대 풍차 날개와 같은 형상이라고 할 수 있다. 이를 위해 Windmill 구조는 서로 다른 세 방향으로 연장 형성된 제1 연장부(410), 제2 연장부(430) 및 제3 연장부(450)를 포함하고, 제1 연장부(410), 제2 연장부(430) 및 제3 연장부(450)의 단부에서 소정 각도(θ) 경사지며 연장 형성된 제1 경사부(420), 제2 경사부(440) 및 제3 경사부(460)를 포함할 수 있다.Referring to FIG. 5 , theWindmill structure 400 may have, for example, a shape like a windmill blade. To this end, the Windmill structure includes afirst extension 410, asecond extension 430, and athird extension 450 extending in three different directions, and thefirst extension 410, the second extension It may include a firstinclined portion 420, a secondinclined portion 440, and a thirdinclined portion 460 extending from the ends of theportion 430 and thethird extension portion 450 at a predetermined angle θ. can

이러한 Windmill 패턴 구조는 총 15개의 변으로 이루어질 수 있으며, 패터닝 형상으로 인해 캐패시터의 전극이 3차원으로 형성되어 캐패시터의 정전용량이 증가할 수 있는 효과가 있다.This Windmill pattern structure can be composed of a total of 15 sides, and the capacitor electrode is formed in three dimensions due to the patterning shape, which has the effect of increasing the capacitance of the capacitor.

도 6은 실리콘 캐패시터 전극 패턴 중, Lightning 구조를 도시하고 있다.6 shows a Lightning structure among silicon capacitor electrode patterns.

도 6을 참고하면, Lightning 패턴(500)은 축부(510), 축부(510)의 단부에서 축부(510)와 멀어지는 방향으로 경사지게 형성된 제1 연장부(520) 및 제2 연장부(530)를 포함할 수 있다.Referring to FIG. 6, theLightning pattern 500 includes ashaft portion 510, afirst extension portion 520, and asecond extension portion 530 formed inclined in a direction away from theshaft portion 510 at an end of theshaft portion 510. can include

구체적으로, 제1 연장부(520)는 축부(510)를 기준으로 상측으로 연장되며, 좌측으로 기울어지게 형성될 수 있다. 이와 유사하게 제2 연장부(530)는 축부(510)를 기준으로 하측으로 연장 형성되고, 우측을 향해 경사지게 형성될 수 있다. 제1 연장부(520) 및 제2 연장부(530)의 경사 방향, 경사 각도 등은 조건에 따라 변경될 수 있다.Specifically, thefirst extension part 520 extends upward with respect to theshaft part 510 and may be inclined to the left. Similarly, thesecond extension part 530 extends downward with respect to theshaft part 510 and may be inclined toward the right side. The inclination direction and inclination angle of thefirst extension part 520 and thesecond extension part 530 may be changed according to conditions.

이러한 Windmill 구조 패턴은 총 8개의 변으로 이루어질 수 있지만, 패턴을 이루는 변의 개수는 Windmill 구조의 패턴으로 형성되는 조건에 따라 변경될 수 있다.This windmill structure pattern can be made up of a total of 8 sides, but the number of sides constituting the pattern can be changed depending on the condition of forming the windmill structure pattern.

또한, Windmill 구조 패턴은 규칙 또는 불규칙적으로 배열될 수 있으며, 각각의 Windmill 구조 패턴은 소정 간격 이격되어 패턴 간 전극 간섭이 발생하는 것을 방지할 수 있다.In addition, the windmill structure patterns may be arranged regularly or irregularly, and each windmill structure pattern is spaced apart at a predetermined interval to prevent electrode interference between patterns.

도 7은 실리콘 캐패시터 전극 패턴 중 V-line 구조를 도시하고 있다.7 shows a V-line structure among silicon capacitor electrode patterns.

도 7을 참고하면 V-line 패턴(600)은 V- 형상의 패턴이 기준선(B₁, B₂)를 따라 마주하게 배열될 수 있다. 구체적으로, 제1 기준선(B₁)을 따라 배열된 복수의 V- 형상의 패턴(600A-1, 600A-2) 사이에 제2 기준선(B₂)을 따라 배열된 V-형상의 패턴(600B-1)의 꼭지점이 위치할 수 있도록 패턴이 배열될 수 있다.Referring to FIG. 7 , the V-line pattern 600 may be arranged so that the V-shaped patterns face each other along the reference lines B1 and B2. Specifically, the V-shapedpatterns 600B-1 arranged along the second reference line B2 between the plurality of V-shapedpatterns 600A-1 and 600A-2 arranged along the first reference line B1. ) may be arranged so that the vertex of the pattern can be located.

이러한 V-형상의 패턴은 6개의 변으로 구성될 수 잇지만, V- 형상을 이루는 패턴의 형상에 따라 변의 개수는 변경될 수 있다.This V-shaped pattern may be composed of six sides, but the number of sides may be changed according to the shape of the pattern constituting the V-shape.

도 8은 실리콘 캐패시터 전극 패턴 중 Ribbon 구조를 도시하고 있다.8 shows a Ribbon structure among silicon capacitor electrode patterns.

도 8을 참고하면, Ribbon 패턴(700)은 Ribbon을 형성하는 중심단(720), 중심단(720)의 양 단에 리본 형상을 형성하는 제1 리본단(710) 및 제2 리본단(730)을 포함한다.Referring to FIG. 8, theribbon pattern 700 has acenter end 720 forming the ribbon, afirst ribbon end 710 and asecond ribbon end 730 forming a ribbon shape at both ends of thecenter end 720. ).

또한 Ribbon 형상의 패턴은 기준선(C₁, C₂)를 따라 마주하게 배열될 수 있다. 구체적으로, 제1 기준선(C₁)을 따라 배열된 복수의 Ribbon 형상의 패턴(700A-1)의 중심단 사이에 제2 기준선(C₂)을 따라 배열되며 인접한 서로 다른 Ribbon 패턴(700B-1, 700B-2)의 각 리본단이 배치될 수 있다.Also, ribbon-shaped patterns can be arranged face to face along the reference lines (C1, C2). Specifically, different ribbon patterns (700B-1, 700B) arranged along the second reference line (C₂) between the center ends of the plurality of ribbon-shaped patterns (700A-1) arranged along the first reference line (C₁) and arranged along the second reference line (C₂). Each ribbon end of -2) may be arranged.

이러한 하나의 Ribbon 패턴은 8개의 변으로 이루어질 수 있으며, Ribbon 패턴을 형성하는 변의 개수에 의해 본 발명이 제한되는 것은 아니다.One such Ribbon pattern may consist of 8 sides, and the present invention is not limited by the number of sides forming the Ribbon pattern.

도 9 및 도 10은 본 발명의 실시 예에 따른 캐패시터 전극 패턴 구조 제조 과정을 도시한 흐름도이다.9 and 10 are flowcharts illustrating a process of manufacturing a capacitor electrode pattern structure according to an embodiment of the present invention.

도 9를 참고하면, 본 발명의 실시 예에 따른 캐패시터 전극 패턴 형성을 위해 우선 기판 상에 트렌치 패턴 형성을 위한 포토리소그래피(Photolithography) 공정이 수행될 수 있다. 포토리소그래피 공정이 수행되면 트렌치 패턴을 형성할 수 있다(S110)(도 9의 (a) 참고).Referring to FIG. 9 , a photolithography process for forming a trench pattern on a substrate may be first performed to form a capacitor electrode pattern according to an embodiment of the present invention. When the photolithography process is performed, a trench pattern may be formed ( S110 ) (refer to (a) of FIG. 9 ).

형성된 트렌치 패턴 상에는 하부 전극(20)으로 작용하는 메탈을 증착할 수 있다(S120)(도 9의 (b) 참고). 이후, 하부 전극(20) 상에는 유전층(30)을 적층한 후, 유전층(30) 상에 상부 전극(40)을 적층하는 과정으로 캐패시터 전극을 형성할 수 있다(S130, S140)(도 9의 (c) 및 (d) 참고).A metal serving as thelower electrode 20 may be deposited on the formed trench pattern (S120) (see (b) of FIG. 9). Thereafter, a capacitor electrode may be formed by stacking thedielectric layer 30 on thelower electrode 20 and then stacking theupper electrode 40 on the dielectric layer 30 (S130, S140) (see ( see c) and (d)).

구체적으로 트렌치 패턴이 형성된 캐패시터를 제조하기 위해, 기판(S) 상에 트렌치 패턴 형성을 위한 포토리소그래피 공정이 수행될 수 있다. 포토리소그래피 공정을 수행한 후, 기판(S) 상에는 복수의 다각형이 연속하는 트렌치 패턴을 형성할 수 있다. 이때, 트렌치 패턴은 Rotated Dog bone 구조로 형성된 예를 들어 설명하지만, 트렌치 패턴의 형상, 구조 등은 조건에 따라 변경될 수 있다.Specifically, in order to manufacture a capacitor having a trench pattern, a photolithography process for forming a trench pattern may be performed on the substrate S. After performing the photolithography process, a trench pattern in which a plurality of polygons are continuous may be formed on the substrate S. At this time, the trench pattern is described as an example formed of a rotated dog bone structure, but the shape and structure of the trench pattern may be changed depending on conditions.

캐패시터의 트렌치 패턴을 형성할 때, 기판에 크랙이 생성되는지 확인할 수 있으며, 기판에 크랙이 생성되는 경우, 크랙의 발생 위치에서부터 기판 결정 방향으로 쪼개질 수 있다. 이와 같은 기판 분할 발생을 방지하기 위해 크랙 발생을 최소화하거나 발생한 크랙의 추가 발생을 중지해야 한다. 이를 위해 기판 결정 방향을 따라 일직선 위에 패턴을 형성할 수 있으며, 형성되는 패턴은 크랙보다 오버랩(overlap)하여 추가적인 크랙 발생을 최소화할 수 있다.When the trench pattern of the capacitor is formed, it can be checked whether a crack is generated in the substrate, and if a crack is generated in the substrate, it can be split from the location where the crack is generated in the direction of crystallization of the substrate. In order to prevent such splitting of the board, it is necessary to minimize the generation of cracks or to stop additional generation of cracks. To this end, a pattern may be formed on a straight line along a substrate crystallization direction, and the formed pattern may overlap a crack to minimize additional cracks.

이후, 형성된 트렌치 패턴을 에칭할 수 있다. 에칭을 수행한 트렌치 패턴은 표면에는 포토리소그래피 공정에서 수행된 시료 잔여물이 남을 수 있고, 이를 제거해야 한다. 즉, 트렌치 패턴 표면의 PR(Photoresist)을 제거하게 된다.Thereafter, the formed trench pattern may be etched. Residues of the sample performed in the photolithography process may remain on the surface of the etched trench pattern, which must be removed. That is, photoresist (PR) on the surface of the trench pattern is removed.

한편 트렌치 패턴의 에칭 시, 트렌치 패턴 영역에 예각이 발생하지 않도록 식각할 수 있다. 즉, 트렌치 패턴(Trench pattern)은 기준 식각 트렌치 영역을 기준으로 식각될 수 있으며, 트렌치 패턴은 기준 식각 트렌치 영역과 직각을 이루며 식각될 수 있다.Meanwhile, when the trench pattern is etched, etching may be performed so that no acute angle is generated in the trench pattern region. That is, the trench pattern may be etched based on the reference etch trench region, and the trench pattern may be etched perpendicular to the reference etch trench region.

이때, 트렌치 패턴을 에칭할 때 예각인 부분은 OPC(Optical Proximity Correction_광학 근접 효과)를 적용할 수 있다.In this case, when the trench pattern is etched, OPC (Optical Proximity Correction_Optical Proximity Effect) may be applied to the acute angle portion.

트렌치 패턴 표면의 PR을 제거하면, 트렌치 패턴이 형성된 기판(S) 상에 산화막을 성장시킨 후, 기판(S) 상에 하부 전극(20)을 적층하여 형성할 수 있다. 형성된 하부 전극(20)은 캐패시터(10)의 마이너스(-) 전극으로 구동되는 구성이다.If the PR on the surface of the trench pattern is removed, an oxide film may be grown on the substrate S on which the trench pattern is formed, and then thelower electrode 20 may be laminated on the substrate S. The formedlower electrode 20 is configured to be driven by the negative (-) electrode of thecapacitor 10 .

이후, 하부 전극(20) 상에 유전층(30)을 적층하여 형성할 수 있다. 배선과 배선 사이의 전기적 간섭을 차단하고, 게이트를 절연할 수 있는 구성일 수 있다.Thereafter, thedielectric layer 30 may be laminated on thelower electrode 20 to be formed. It may be configured to block electrical interference between wires and insulate a gate.

유전층(30)을 적층하여 형성한 후, 유전층(30) 상에 상부 전극(40)을 적층하여 형성할 수 있다. 형성된 상부 전극(40)은 캐패시터(10)에서 플러스(+)로 구동되는 구성일 수 있다.After forming by stacking thedielectric layer 30, it may be formed by stacking theupper electrode 40 on thedielectric layer 30. The formedupper electrode 40 may be configured to be driven with a positive (+) from thecapacitor 10 .

한편, 본 발명의 실시예에서, 상부 전극(40)은 플러스로 구동되고 하부 전극(20)은 마이너스로 구동되는 예를 들지만 상부 전극이 마이너스로 구동되고 하부 전극이 플러스로 구동될 수 있음은 물론이다.On the other hand, in the embodiment of the present invention, theupper electrode 40 is driven positively and thelower electrode 20 is driven negatively, but the upper electrode can be driven negatively and the lower electrode can be driven positively. am.

이후 상부 전극(40) 상에서 전극 포토리소그래피 공정을 수행한 뒤, 상부 전극(40) 및 유전층(30)의 에칭 공정을 진행할 수 있다. 상부 전극(40) 및 유전층(30)의 에칭 공정 후에는 상부 전극(40) 상의 PR을 제거하여 잔여물을 제거하게 된다.After performing an electrode photolithography process on theupper electrode 40 , an etching process of theupper electrode 40 and thedielectric layer 30 may be performed. After the etching process of theupper electrode 40 and thedielectric layer 30, the PR on theupper electrode 40 is removed to remove the residue.

이때 PR 제거 공정은 PR ashing 공정 및 PR strip 공정 중 어느 하나의 공정으로 수행할 수 있다.At this time, the PR removal process may be performed by any one of a PR ashing process and a PR strip process.

한편, 트렌치 패턴 사이에는 절연 물질이 주입될 수 있다. 이러한 절연 물질은 패턴들 사이를 절연시키는 층간 절연막으로 사용될 수 있다. 즉, 패턴과 패턴 사이의 공간은 전극, 절연 물질 및 전극이 순차적으로 증착될 수 있다.Meanwhile, an insulating material may be injected between the trench patterns. This insulating material may be used as an interlayer insulating layer that insulates between patterns. That is, electrodes, insulating materials, and electrodes may be sequentially deposited in the space between the patterns.

이상과 같이 본 발명의 실시 예에 따른 캐패시터는 기판 전극 표면에 다수의 패턴을 형성하여 캐패시터 정전 용량을 증가시킬 수 있다.As described above, the capacitor according to the embodiment of the present invention can increase the capacitance of the capacitor by forming a plurality of patterns on the surface of the substrate electrode.

구체적으로 전극 표면에 트렌치(Trench) 패턴을 형성하여 전극 표면 면적이 증가할 수 있다. 실시 예에 따르면, 전극 표면에 복수의 다각 형상의 트렌치(Trench)를 식각한 트렌치 패턴을 형성할 수 있다. 트렌치는 예를 들어 Rotated Dog bone 구조, H-beam 구조, Hexagonal S-Curve 구조, Windmill 구조, Lightning 구조, V-line 구조 및 Ribbon 구조 중 적어도 어느 하나의 구조일 수 있다. 이와 같이 전극 표면에 3차원의 트렌치 패턴을 형성하여 단위 면적당 전극 표면을 증가시킬 수 있다. 전극 표면이 증가됨에 따라 소형의 캐패시터를 제작하여도 캐패시터 전체 정전 용량이 증가할 수 있게 있다.Specifically, the electrode surface area may be increased by forming a trench pattern on the electrode surface. According to the embodiment, a trench pattern obtained by etching a plurality of polygonal trenches may be formed on the surface of the electrode. For example, the trench may have at least one structure of a rotated dog bone structure, an H-beam structure, a hexagonal S-curve structure, a windmill structure, a lightning structure, a V-line structure, and a ribbon structure. In this way, the electrode surface per unit area can be increased by forming a three-dimensional trench pattern on the electrode surface. As the electrode surface increases, the total capacitance of the capacitor can increase even if a small capacitor is manufactured.

이상 설명된 본 발명의 실시 예에 대한 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The description of the embodiments of the present invention described above is for illustrative purposes, and those skilled in the art can easily modify them into other specific forms without changing the technical spirit or essential features of the present invention. you will understand that Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts thereof should be construed as being included in the scope of the present invention.

Claims (14)

Translated fromKorean

캐패시터 패턴 구조 제조 방법으로서,
기판 상에 복수의 다각형이 연속하는 트렌치(Trench) 패턴을 형성하는 단계;
상기 트렌치 패턴 상에 하부 전극을 형성하는 단계;
증착된 상기 하부 전극 상에 유전층을 형성하는 단계; 및
상기 유전층 상에 상부 전극을 형성하는 단계를 포함하는,
캐패시터 패턴 구조 제조 방법.
As a method for manufacturing a capacitor pattern structure,
Forming a trench pattern in which a plurality of polygons are continuous on a substrate;
forming a lower electrode on the trench pattern;
forming a dielectric layer on the deposited lower electrode; and
Forming an upper electrode on the dielectric layer,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
Rotated Dog bone 구조로 상기 트렌치 패턴을 형성하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Forming the trench pattern with a rotated dog bone structure,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
H-beam 구조로 상기 트렌치 패턴을 형성하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Forming the trench pattern with an H-beam structure,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
Hexagonal S-Curve 구조로 상기 트렌치 패턴을 형성하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Forming the trench pattern with a hexagonal S-Curve structure,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
Windmill 구조로 상기 트렌치 패턴을 형성하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Forming the trench pattern with a Windmill structure,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
Lightning 구조로 상기 트렌치 패턴을 형성하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Forming the trench pattern with a Lightning structure,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
V-line 구조로 상기 트렌치 패턴을 형성하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Forming the trench pattern in a V-line structure,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
Ribbon 구조로 상기 트렌치 패턴을 형성하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Forming the trench pattern with a ribbon structure,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
상기 기판에 크랙이 생성되는지 확인하는 단계; 및
상기 트렌치 패턴을 상기 기판의 결정 방향과 나란한 방향으로 생성된 크랙을 오버랩(overlap)하는 단계를 포함하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Checking whether cracks are generated in the substrate; and
Comprising the step of overlapping the cracks generated in the trench pattern in a direction parallel to the crystal direction of the substrate,
Capacitor pattern structure manufacturing method.
제1항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
상기 트렌치를 직각 및 직각보다 큰 각도로 식각하는,
캐패시터 패턴 구조 제조 방법.
According to claim 1,
Forming the trench pattern,
Etching the trench at a right angle and an angle greater than the right angle,
Capacitor pattern structure manufacturing method.
제1항 내지 제10항 중 어느 한 항에 따른 방법에 구현된 복수의 트렌치 패턴을 포함하는 반도체 디바이스.
A semiconductor device comprising a plurality of trench patterns implemented by the method according to any one of claims 1 to 10.
기판 상에 트렌치 패턴 형성을 위한 포토리소그래피(Photolithography) 공정을 수행하는 단계;
복수의 다각형이 연속하는 상기 트렌치 패턴을 형성하는 단계;
형성된 상기 트렌치 패턴을 에칭하는 단계;
상기 트렌치 패턴 표면의 PR(Photoresist)을 제거하는 단계;
상기 트렌치 패턴이 형성된 상기 기판 상에 산화막을 성장하는 단계;
상기 기판 상에 하부 전극을 적층(Deposition_증착)하여 형성하는 단계;
상기 하부 전극 상에 유전층을 적층(Deposition_증착)하여 형성하는 단계;
상기 유전층 상에 상부 전극을 적층(Deposition_증착)하여 형성하는 단계;
상기 상부 전극 상에 전극 포토리소그래피 공정을 수행하는 단계;
상기 상부 전극 및 상기 유전층을 에칭하는 단계;
상기 상부 전극 상의 PR(Photoresist)을 제거하는 단계;
상기 상부 전극 상에 상부 절연층(Passivation)을 증착하는 단계;
상기 상부 절연층의 개구 영역을 생성하기 위한 포토리소그래피 공정을 수행하는 단계;
상기 상부 절연층 상의 PR(Photoresist)을 제거하는 단계;
상기 상부 전극 상에 알루미늄층을 증착하는 단계;
상기 상부 알루미늄층 상의 상기 개구 영역 이외의 포토리소그래피 공정을 수행하는 단계;
상기 상부 알루미늄층 상의 PR(Photoresist)을 제거하는 단계를 포함하는,
캐패시터 제조 방법.
performing a photolithography process for forming a trench pattern on the substrate;
forming the trench pattern in which a plurality of polygons are continuous;
etching the formed trench pattern;
removing photoresist (PR) from the surface of the trench pattern;
growing an oxide film on the substrate on which the trench pattern is formed;
forming a lower electrode on the substrate by depositing (Deposition_deposition);
forming a dielectric layer on the lower electrode by depositing (Deposition_deposition);
forming an upper electrode on the dielectric layer by depositing (Deposition_deposition);
performing an electrode photolithography process on the upper electrode;
etching the upper electrode and the dielectric layer;
removing photoresist (PR) on the upper electrode;
depositing an upper insulating layer (passivation) on the upper electrode;
performing a photolithography process for creating an opening region of the upper insulating layer;
removing photoresist (PR) on the upper insulating layer;
depositing an aluminum layer on the upper electrode;
performing a photolithography process other than the opening area on the upper aluminum layer;
Including the step of removing PR (Photoresist) on the upper aluminum layer,
Capacitor manufacturing method.
제12항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
Rotated Dog bone 구조, H-beam 구조, Hexagonal S-Curve 구조, Windmill 구조, Lightning 구조, V-line 구조 및 Ribbon 구조 중 적어도 어느 하나의 구조로 상기 트렌치 패턴을 형성하는,
캐패시터 제조 방법.
According to claim 12,
Forming the trench pattern,
Forming the trench pattern with at least one structure of a Rotated Dog bone structure, an H-beam structure, a Hexagonal S-Curve structure, a Windmill structure, a Lightning structure, a V-line structure, and a Ribbon structure,
Capacitor manufacturing method.
제12항에 있어서,
상기 트렌치 패턴을 형성하는 단계는,
상기 트렌치를 직각 및 직각보다 큰 각도로 식각하는,
캐패시터 제조 방법.
According to claim 12,
Forming the trench pattern,
Etching the trench at a right angle and an angle greater than the right angle,
Capacitor manufacturing method.

Images