KR20200065270A - Package structure of three-dimensional lamination using multiple devices - Google Patents

Abstract

Translated fromKorean

본 발명에 따른 3차원 적층형 패키지는 제1기판, 상기 제1기판에 구비되는 제1칩, 상기 제1칩 상에 구비되는 제2신호처리유닛 및 상기 제2신호처리유닛 상에 구비되는 제2칩을 포함할 수 있다.The three-dimensional stacked package according to the present invention includes a first substrate, a first chip provided on the first substrate, a second signal processing unit provided on the first chip, and a second signal provided on the second signal processing unit. It may include a chip.

Description

Translated fromKorean

다종 소자를 이용한 3차원 적층형 패키지 구조{Package structure of three-dimensional lamination using multiple devices}Package structure of three-dimensional lamination using multiple devices}

본 발명은 패키지 구조에 관한 것으로서, 보다 상세하게는 다종 소자를 이용한 3차원 적층형 패키지 구조에 있어서, 다종의 소자 연결 시 발생하는 신호 연결의 어려움을 해소하고 빠른 신호 전달이 가능하도록 하는 패키지 구조에 관한 것이다.The present invention relates to a package structure, and more specifically, in a three-dimensional stacked package structure using multiple devices, it relates to a package structure that solves the difficulty of signal connection when connecting multiple devices and enables fast signal transmission. will be.

다양한 산업군에서 반도체 칩의 경박단소화를 구현하기 위하여 다양한 기능을 구현하는 칩들이 적층됨에 따른 고집적 반도체 칩이 요구되고 있다.In various industries, high-density semiconductor chips are required as chips that implement various functions are stacked in order to realize thin and compact semiconductor chips.

특히, 고집적으로 인한 각 칩들의 입출력 장치인 IO의 수가 많아지며 그로 인해 신호가 얽히지 않고 바르게 전달될 수 있는 방법이 필요하며 이에 대한 연구가 이루어지고 있다.In particular, the number of IOs, which are input/output devices of each chip due to high integration, increases, and thus a method for properly transmitting signals without entanglement is required, and research has been conducted on this.

그러나, 다양한 기능을 2차원적으로 배치하여 연결하는 것에 비하여 3차원적으로 적층하여 연결할 경우, 소자 간의 신호 연결 시에 신호를 연결할 때 많은 신호들이 얽히지 않게 적층을 하는데 어려움이 있다.However, when stacking and connecting in three dimensions compared to connecting and placing various functions in two dimensions, it is difficult to stack so that many signals are not entangled when connecting signals when connecting signals between devices.

본 발명은, 칩에 전달되는 복잡한 신호를 풀어 전달함으로써 위와 같은 문제점을 해결할 수 있다.The present invention can solve the above problems by releasing and transmitting a complex signal transmitted to the chip.

대한민국공개특허공보 제 10-1999-0055507호Republic of Korea Patent Publication No. 10-1999-0055507

본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 발명으로서, 개선된 구조에 의해 다종의 소자를 연결할 때 발생하는 신호의 얽힘을 해소하는 한편 신속한 신호 전달을 가능하게 하는 3차원 적층형 패키지 구조를 제공하기 위함이다.The present invention is an invention devised to solve the above-described problems of the prior art, and improves the structure to solve the entanglement of signals generated when connecting various types of devices while enabling a rapid signal transmission while stacking three-dimensional stacked packages Is to provide.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기한 목적을 달성하기 위한 본 발명의 3차원 적층형 패키지는 제1기판, 상기 제1기판에 구비되는 제1칩, 상기 제1칩 상에 구비되는 제2신호처리유닛 및 상기 제2신호처리유닛 상에 구비되는 제2칩을 포함할 수 있다.The three-dimensional stacked package of the present invention for achieving the above object is a first substrate, a first chip provided on the first substrate, a second signal processing unit and the second signal processing unit provided on the first chip It may include a second chip provided on the.

이 때, 상기 제2칩은 논리 칩에 해당하고, 상기 제2신호처리유닛은 상기 제2칩에서 생성되는 신호를 처리하여 상기 제1기판에 전달하는 것을 특징으로 할 수 있다.In this case, the second chip may correspond to a logic chip, and the second signal processing unit may process a signal generated by the second chip and transmit it to the first substrate.

그리고 상기 제1칩은 메모리 칩에 해당하는 것을 특징으로 할 수 있다.In addition, the first chip may be characterized as corresponding to a memory chip.

또는, 상기 제1기판 및 상기 제1칩 사이에 상기 제1칩에서 전달되는 신호를 처리하는 제1신호처리유닛을 더 포함할 수 있다.Alternatively, a first signal processing unit for processing a signal transmitted from the first chip between the first substrate and the first chip may be further included.

그리고 상기 제1기판과 대향하며 상기 제2칩에 구비되는 제2기판을 더 포함할 수 있다.In addition, a second substrate facing the first substrate and provided on the second chip may be further included.

이 때, 상기 제1기판은 상기 제1칩에서 생성되는 신호를 전달받고, 상기 제2기판은 상기 제2칩에서 생성되는 신호를 전달받는 것을 특징으로 할 수 있다.At this time, the first substrate may be characterized by receiving the signal generated by the first chip, and the second substrate receiving the signal generated by the second chip.

또는, 상기 제1기판 및 상기 제1칩 사이에 상기 제1칩에서 전달되는 신호를 처리하는 제1신호처리유닛을 더 포함하고, 상기 제1칩은 논리 칩에 해당하고, 상기 제1신호처리유닛은 상기 제1칩에서 생성되는 신호를 처리하여 상기 제1기판에 전달하는 것을 특징으로 할 수 있다.Or, further comprising a first signal processing unit for processing a signal transmitted from the first chip between the first substrate and the first chip, the first chip corresponds to a logic chip, the first signal processing The unit may be characterized in that the signal generated by the first chip is processed and transmitted to the first substrate.

상기한 과제를 해결하기 위한 본 발명의 3차원 적층형 패키지는 다음과 같은 효과가 있다.The three-dimensional stacked package of the present invention for solving the above problems has the following effects.

첫째, 종래의 신호 전달에 있어서 존재하던 시간차를 단축시킴으로써, 신속한 신호 전달이 가능하다.First, by shortening the time difference that existed in the conventional signal transmission, it is possible to rapidly transmit the signal.

둘째, 복잡한 신호를 선제적으로 풀어주고 이를 칩에 전달할 수 있어 정확한 신호 전달이 가능하다.Second, it is possible to solve complex signals preemptively and deliver them to the chip, thereby enabling accurate signal transmission.

셋째, 수직 방향으로의 칩의 적층이 가능하여 작은 면적의 반도체 패키지의 구현이 가능하다.Third, stacking of chips in the vertical direction is possible, thereby realizing a semiconductor package having a small area.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1 내지 도 3은 본 발명의 3차원 적층형 패키지의 구조를 나타낸 도면이다.1 to 3 are views showing the structure of the three-dimensional stacked package of the present invention.

이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.Hereinafter, preferred embodiments of the present invention, in which the object of the present invention can be specifically realized, will be described with reference to the accompanying drawings. In describing this embodiment, the same name and the same code are used for the same configuration, and additional description will be omitted.

또한, 본 발명의 실시 예를 설명함에 있어서, 동일 기능을 갖는 구성요소에 대해서는 동일 명칭 및 동일부호를 사용할 뿐 실질적으론 종래와 완전히 동일하지 않음을 미리 밝힌다.In addition, in describing the embodiments of the present invention, it is revealed in advance that only components having the same function use the same name and the same code and are not substantially identical to the conventional one.

또한, 본 발명의 실시 예에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In addition, the terms used in the embodiments of the present invention are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise.

또한, 본 발명의 실시 예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In addition, in the embodiments of the present invention, the terms "include" or "have" are intended to indicate that there are features, numbers, steps, operations, components, parts, or a combination thereof described in the specification, but one Or other features or numbers, steps, actions, components, parts or combinations thereof, should not be excluded in advance.

도 1 내지 도 3을 참조하여, 본 발명의 3차원 적층형 패키지의 구조에 대하여 설명한다. 도 1 내지 도 3은 본 발명의 3차원 적층형 패키지의 구조를 나타낸 도면이다.The structure of the three-dimensional stacked package of the present invention will be described with reference to FIGS. 1 to 3. 1 to 3 are views showing the structure of the three-dimensional stacked package of the present invention.

도 1 내지 도 3에 따르면, 본 발명의 3차원 적층형 패키지는 제1기판(100), 제1칩(30), 제2신호처리유닛(500) 및 제2칩(50)을 포함할 수 있다.According to FIGS. 1 to 3, the 3D stacked package of the present invention may include afirst substrate 100, afirst chip 30, a secondsignal processing unit 500 and asecond chip 50. .

제1기판(100)은 회로가 구비되는 인쇄 회로 기판(PCB)일 수 있다. 다만, 상기 제1기판(100)은 반드시 PCB일 필요는 없고 신호 전달이 이루어지는 구성이라면 다양한 형태로 구비될 수 있음은 물론이다.Thefirst substrate 100 may be a printed circuit board (PCB) provided with a circuit. However, it is needless to say that thefirst substrate 100 does not necessarily need to be a PCB, and may be provided in various forms as long as signal transmission is performed.

제1칩(30)은 제1기판(100) 상에 구비되어 신호를 생성하는 구성일 수 있다.Thefirst chip 30 may be provided on thefirst substrate 100 to generate a signal.

제2신호처리유닛(500)은 상기 제1칩(30) 상에 구비되어, 후술할 제2칩(50)에서 생성되는 신호를 풀어주어 최종적으로 제1기판(100)에 전달되도록 하는 구성일 수 있다.The secondsignal processing unit 500 is provided on thefirst chip 30, is configured to release the signal generated by thesecond chip 50 to be described later to be finally delivered to thefirst substrate 100 Can be.

제2칩(50)은 상기 제2신호처리유닛(500) 상에 구비되어 신호를 생성하는 구성일 수 있다.Thesecond chip 50 may be provided on the secondsignal processing unit 500 to generate a signal.

이 때, 상기 제2칩(50)은 논리 칩(Logic Chip)에 해당하고, 상기 제2신호처리유닛(500)은 상기 제2칩(50)에서 생성되는 신호를 처리하여 상기 제1기판(100)에 전달하는 것을 특징으로 할 수 있다.At this time, thesecond chip 50 corresponds to a logic chip, and the secondsignal processing unit 500 processes the signal generated by thesecond chip 50 to process the first substrate ( 100).

논리 칩의 경우 반도체 패키지 또는 메모리 모듈에 있어 핵심이 되는 구성으로서, 기기의 작동 등과 관련하여 상기 논리 칩에서 생성된 신호를 상기 제2신호처리유닛(500)이 먼저 처리하게 되므로 더 신속한 신호 전달이 가능하게 된다.In the case of a logic chip, the secondsignal processing unit 500 first processes signals generated by the logic chip in relation to the operation of the device, which is a core configuration in a semiconductor package or memory module, so that faster signal transmission is possible. It becomes possible.

그리고 상기 제1칩(30)은 메모리 칩에 해당하는 것을 특징으로 할 수 있다.In addition, thefirst chip 30 may be characterized as corresponding to a memory chip.

메모리 칩은 상기 제2신호처리유닛(500)에서 처리되거나 설정되는 바에 따라, 상기 논리 칩에서 생성되는 신호의 일부를 저장하거나 상기 제1기판(100)에 전달할 수 있다.As the memory chip is processed or set in the secondsignal processing unit 500, a portion of the signal generated by the logic chip may be stored or transferred to thefirst substrate 100.

이 때, 본 발명의 3차원 적층형 패키지는 제1신호처리유닛(300)을 포함할 수 있다.At this time, the three-dimensional stacked package of the present invention may include a firstsignal processing unit 300.

제1신호처리유닛(300)은, 상기 제1기판(100) 및 상기 제1칩(30) 사이에 상기 제1칩(30)에서 전달되는 신호를 처리하는 구성일 수 있다.The firstsignal processing unit 300 may be configured to process a signal transmitted from thefirst chip 30 between thefirst substrate 100 and thefirst chip 30.

즉, 상기 제1신호처리유닛(300)은 제1기판(100) 상에 구비될 수 있으며, 상기 제1신호처리유닛(300)은 상기 제1칩(30)을 경유한 신호를 처리하거나 풀어준 후에 제1기판(100)에 전달할 수 있다.That is, the firstsignal processing unit 300 may be provided on thefirst substrate 100, and the firstsignal processing unit 300 processes or releases a signal via thefirst chip 30. After giving, it can be transferred to thefirst substrate 100.

또한, 도 3에서와 같이, 본 발명의 3차원 적층형 패키지는 제2기판(700)을 포함할 수 있다.In addition, as shown in Figure 3, the three-dimensional stacked package of the present invention may include asecond substrate 700.

상기 제2기판(700)은, 상기 제1기판(100)과 대향하며 상기 제2칩(50)에 구비되는 구성일 수 있다.Thesecond substrate 700 may be configured to face thefirst substrate 100 and be provided on thesecond chip 50.

제2기판(700)은 회로가 구비되는 인쇄 회로 기판(PCB)일 수 있다. 다만, 상기 제2기판(700)은 반드시 PCB일 필요는 없고 신호 전달이 이루어지는 구성이라면 다양한 형태로 구비될 수 있음은 물론이다.Thesecond substrate 700 may be a printed circuit board (PCB) provided with a circuit. However, it is needless to say that thesecond substrate 700 does not necessarily need to be a PCB, and may be provided in various forms as long as signal transmission is performed.

이 때, 상기 제1기판(100)은 상기 제1칩(30)에서 생성되는 신호를 전달받고, 상기 제2기판(700)은 상기 제2칩(50)에서 생성되는 신호를 전달받는 것을 특징으로 할 수 있다.At this time, thefirst substrate 100 receives the signal generated by thefirst chip 30, and thesecond substrate 700 receives the signal generated by thesecond chip 50. Can be done with

즉, 상기 제1신호처리유닛(300)과 상기 제2신호처리유닛(500)은 각각 상기 제1칩(30)과 상기 제2칩(50)에서 생성되는 신호를 처리한 후 상기 제1기판(100) 및 상기 제2기판(700)에 전달할 수 있다.That is, the firstsignal processing unit 300 and the secondsignal processing unit 500 process the signals generated by thefirst chip 30 and thesecond chip 50, respectively, and then the first substrate. It can be transferred to the (100) and thesecond substrate 700.

제1칩(30) 및 제2칩(50)에서 생성되는 신호에 대하여 제1신호처리유닛(300)과 제2신호처리유닛(500)이 처리하는 범위 또는 우선 순위 등은 장치나 환경에 따라 달라질 수 있음은 물론이다.The range or priority of the firstsignal processing unit 300 and the secondsignal processing unit 500 with respect to signals generated by thefirst chip 30 and thesecond chip 50 depends on the device or environment. Of course, it can be different.

예를 들어, 제1신호처리유닛(300)이 제1신호처리유닛(300)과 제2신호처리유닛(500) 사이에 구비되는 칩에 대한 신호를 처리할 수 있고, 제2신호처리유닛(500)이 제2신호처리유닛(500)과 제2기판(700) 사이에 구비되는 칩에 대한 신호를 처리할 수 있는 경우, 상기 제1신호처리유닛(300)과 상기 제2신호처리유닛(500)은 동시에 또는 이시에 우선순위에 따라 각각의 신호를 처리하여 제1기판(100) 및 제2기판 중 적어도 어느 하나로 전송할 수 있다.For example, the firstsignal processing unit 300 may process a signal for a chip provided between the firstsignal processing unit 300 and the secondsignal processing unit 500, and the second signal processing unit ( If the 500 is capable of processing signals for chips provided between the secondsignal processing unit 500 and thesecond substrate 700, the firstsignal processing unit 300 and the second signal processing unit ( 500) may process each signal according to priority at the same time or at this time, and transmit them to at least one of thefirst substrate 100 and the second substrate.

또한, 본 발명의 3차원 적층형 패키지는 상기 제1기판(100) 및 상기 제1칩(30) 사이에 상기 제1칩(30)에서 전달되는 신호를 처리하는 제1신호처리유닛(300)을 더 포함하고, 상기 제1칩(30)은 논리 칩에 해당하고, 상기 제1신호처리유닛(300)은 상기 제1칩(30)에서 생성되는 신호를 처리하여 상기 제1기판(100)에 전달하는 것을 특징으로 할 수 있다.In addition, the three-dimensional stacked package of the present invention is a firstsignal processing unit 300 for processing a signal transmitted from thefirst chip 30 between thefirst substrate 100 and thefirst chip 30 Further comprising, thefirst chip 30 corresponds to a logic chip, and the firstsignal processing unit 300 processes the signal generated by thefirst chip 30 to thefirst substrate 100 It can be characterized by delivering.

이는 본 발명의 다른 실시 예일 수 있으며, 제2칩(50)이 아닌 제1칩(30)이 논리 칩(Logic Chip)으로서, 제1신호처리유닛(300)이 논리 칩에서 생성되는 신호를 처리할 수 있다. 다만, 이는 하나의 예시일 뿐이고 제2신호처리유닛(500)이 제1칩(30)의 신호를 처리할 수 있음은 통상의 기술자에 자명하다 할 것이다.This may be another embodiment of the present invention, thefirst chip 30, not thesecond chip 50, is a logic chip, and the firstsignal processing unit 300 processes signals generated from the logic chip. can do. However, this is only an example and it will be apparent to those skilled in the art that the secondsignal processing unit 500 can process the signal of thefirst chip 30.

본 발명의 3차원 적층형 패키지는 상술한 구성에 의해, 칩 간의 신호 전달은 신속하고 정확하게 할 수 있다.The three-dimensional stacked package of the present invention has the above-described configuration, so that signal transmission between chips can be performed quickly and accurately.

즉, 제1신호처리유닛 및 제2신호처리유닛(500)이 제1칩(30)과 제2칩(50)에서 발생하는 신호를 미리 풀어주거나 처리하여 기판에 신호 전달을 함으로써 신속하고 정확한 처리가 가능하게 된다.That is, the first signal processing unit and the secondsignal processing unit 500 release the signal generated in thefirst chip 30 and thesecond chip 50 in advance or process the signal to the substrate, thereby promptly and accurately processing Becomes possible.

또한, 수직적으로 적층되는 본 발명의 구조는 작은 면적의 반도체 패키징을 구현할 수 있게 된다.In addition, the structure of the present invention, which is vertically stacked, enables realization of semiconductor packaging in a small area.

이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.As described above, the preferred embodiments according to the present invention have been examined, and the fact that the present invention can be embodied in other specific forms without departing from the spirit or scope of the embodiments described above has ordinary knowledge in the art. It is obvious to them. Therefore, the above-described embodiments should be regarded as illustrative rather than restrictive, and accordingly, the present invention is not limited to the above description and may be changed within the scope of the appended claims and their equivalents.

30: 제1칩
50: 제2칩
100: 제1기판
300: 제1신호처리유닛
500: 제2신호처리유닛
700: 제2기판30: first chip
50: second chip
100: first substrate
300: first signal processing unit
500: second signal processing unit
700: second substrate

Claims (7)

Translated fromKorean

제1기판;
상기 제1기판에 구비되는 제1칩;
상기 제1칩 상에 구비되는 제2신호처리유닛; 및
상기 제2신호처리유닛 상에 구비되는 제2칩;
을 포함하는 3차원 적층형 패키지.A first substrate;
A first chip provided on the first substrate;
A second signal processing unit provided on the first chip; And
A second chip provided on the second signal processing unit;
3D stacked package comprising a.제 1항에 있어서,
상기 제2칩은 논리 칩에 해당하고, 상기 제2신호처리유닛은 상기 제2칩에서 생성되는 신호를 처리하여 상기 제1기판에 전달하는 것을 특징으로 하는 3차원 적층형 패키지.According to claim 1,
The second chip corresponds to a logic chip, and the second signal processing unit processes a signal generated by the second chip and transmits it to the first substrate.제 2항에 있어서,
상기 제1칩은 메모리 칩에 해당하는 것을 특징으로 하는 3차원 적층형 패키지.According to claim 2,
The first chip is a three-dimensional stacked package, characterized in that corresponding to the memory chip.제 3항에 있어서,
상기 제1기판 및 상기 제1칩 사이에 상기 제1칩에서 전달되는 신호를 처리하는 제1신호처리유닛;
을 더 포함하는 3차원 적층형 패키지.According to claim 3,
A first signal processing unit processing a signal transmitted from the first chip between the first substrate and the first chip;
3D stacked package further comprising a.제 1항에 있어서,
상기 제1기판과 대향하며 상기 제2칩에 구비되는 제2기판;
을 더 포함하는 3차원 적층형 패키지.According to claim 1,
A second substrate facing the first substrate and provided on the second chip;
3D stacked package further comprising a.제 5항에 있어서,
상기 제1기판은 상기 제1칩에서 생성되는 신호를 전달받고, 상기 제2기판은 상기 제2칩에서 생성되는 신호를 전달받는 것을 특징으로 하는 3차원 적층형 패키지.The method of claim 5,
The first substrate receives the signal generated by the first chip, and the second substrate receives the signal generated by the second chip.제 1항에 있어서,
상기 제1기판 및 상기 제1칩 사이에 상기 제1칩에서 전달되는 신호를 처리하는 제1신호처리유닛;
을 더 포함하고,
상기 제1칩은 논리 칩에 해당하고, 상기 제1신호처리유닛은 상기 제1칩에서 생성되는 신호를 처리하여 상기 제1기판에 전달하는 것을 특징으로 하는 3차원 적층형 패키지.
According to claim 1,
A first signal processing unit processing a signal transmitted from the first chip between the first substrate and the first chip;
Further comprising,
The first chip corresponds to a logic chip, and the first signal processing unit processes a signal generated from the first chip and transmits it to the first substrate.

Images