KR20160147689A - Converter and the driving method thereof - Google Patents

Abstract

The present invention relates to a converter which generates a variable current corresponding to an output voltage, generates a first signal by using the variable current, generates a first oscillator signal and a second oscillator signal having the same cycle as the first signal, and receives the first signal, the second oscillator signal, a detection signal corresponding to the first current, and a second current corresponding to the variable current so as to control initialization and termination of a burst mode.

Description

Translated fromKorean

컨버터 및 그 구동 방법{CONVERTER AND THE DRIVING METHOD THEREOF}CONVERTER AND THE DRIVING METHOD THEREOF [0001]

본 발명은 공진형(resonant) 컨버터에 관한 것으로, 부하에 따라 공진형 컨버터가 버스트 모드(burst mode)로 구동될 때에 관한 것이다. 버스트 모드란, 컨버터의 출력단에 연결된 부하가 낮아, 일정시간 동안 스위칭 동작을 멈추고, 다시 스위칭 동작을 개시하는 동작을 반복하는 동작 모드이다.The present invention relates to a resonant converter and relates to when a resonant converter is driven in a burst mode according to a load. The burst mode is an operation mode in which the load connected to the output terminal of the converter is low and the switching operation is stopped for a predetermined time and the switching operation is started again.

컨버터의 스위칭 주파수가 소정의 임계치보다 높아지면, 컨버터는 버스트 모드에 따라 동작한다. 컨버터에 연결된 부하가 감소할수록, 스위칭 주파수는 출력 전압을 유지하기위해 증가한다. 이렇게 스위칭 주파수가 증가하면 스위칭 손실이 증가한다. 이를 방지하기 위해 버스트 모드로 구동되는데, 스위칭 주파수의 임계치는 입력 전압에 따라 변한다. 이에 따라 입력 전압에 따라 임계치를 변동시키는 별도의 구성이 필요하다.When the switching frequency of the converter becomes higher than a predetermined threshold value, the converter operates in accordance with the burst mode. As the load connected to the converter decreases, the switching frequency increases to maintain the output voltage. As the switching frequency increases, the switching loss increases. In order to prevent this, the burst mode is driven. The threshold value of the switching frequency varies depending on the input voltage. Accordingly, a separate configuration for varying the threshold value according to the input voltage is required.

도 1은 부하에 따라 게인 및 스위칭 주파수의 관계를 나타낸 도면이다. 게인은 컨버터의 입력 전압과 출력 전압의 비를 의미한다.1 is a diagram showing a relationship between a gain and a switching frequency according to a load. The gain means the ratio of the input voltage to the output voltage of the converter.

도 1에 도시된 바와 같이, 부하가 감소하면, 동일한 게인을 유지하기 위해 스위칭 주파수가 증가한다. 그리고 입력 전압이 변동하면, 게인이 변동되며, 이에 따라 스위칭 주파수도 변동한다. 구체적으로 컨버터는 입력 전압에 관계없이 일정한 출력 전압을 유지하도록 구동되는데, 입력 전압이 증가하는 경우 게인이 감소하고, 동일한 부하에서 게인이 감소하면 스위칭 주파수가 증가한다. 이와 같이, 입력 전압의 변동에 따라 스위칭 주파수가 변동하므로, 버스트 모드를 결정하는 임계치 스위칭 주파수도 변동되어야 한다.As shown in Fig. 1, when the load decreases, the switching frequency increases to maintain the same gain. When the input voltage fluctuates, the gain changes, and accordingly the switching frequency also fluctuates. Specifically, the converter is driven to maintain a constant output voltage regardless of the input voltage. When the input voltage increases, the gain decreases. When the gain decreases at the same load, the switching frequency increases. Thus, since the switching frequency varies with the variation of the input voltage, the threshold switching frequency for determining the burst mode must also be changed.

또한, 컨버터의 동작 중 스위칭 주파수를 검출하여 임계치 스위칭 주파수와 비교하는 별도의 구성 및 단계가 필요하다.In addition, there is a need for a separate configuration and step of detecting the switching frequency during operation of the converter and comparing it with the threshold switching frequency.

본 발명이 이루고자 하는 기술적 과제는 스위칭 주파수 검출 없이, 컨버터의버스트 모드 구동을 정확하게 제어할 수 있는 컨버터 및 그 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a converter and a driving method thereof that can precisely control the burst mode driving of a converter without detecting a switching frequency.

발명의 한 특징에 따른 컨버터는, 적어도 하나의 스위치를 이용하여 입력 신호를 구형파 신호로 변환하는 구형파 생성부, 상기 구형파 신호를 전달받아, 출력 전압을 생성하는 전압 공급부, 및 상기 출력 전압에 따라 주기가 변하는 제1 신호를 생성하고, 상기 제1 신호를 이용하여 상기 스위치의 스위칭 동작을 제어하며, 상기 출력 전압, 상기 스위치에 흐르는 제1 전류, 및 상기 제 1 신호 각각의 레벨을 감지하고, 감지 결과에 따라 버스트 모드를 제어하는 스위치 제어부를 포함한다.According to an aspect of the present invention, there is provided a converter including: a square wave generator for converting an input signal into a square wave signal using at least one switch; a voltage supplier for receiving the square wave signal to generate an output voltage; Wherein the control circuit controls the switching operation of the switch using the first signal and detects the level of each of the output voltage, the first current flowing in the switch, and the first signal, And a switch control unit for controlling the burst mode according to the result.

상기 스위치 제어부는, 상기 출력 전압에 대응하는 가변 전류를 생성하고, 상기 가변 전류를 이용하여 상기 제1 신호를 생성하며, 상기 제1 신호와 동일한 주기를 가지는 제1 오실레이터 신호 및 제2 오실레이터 신호를 생성하는 PWM 오실레이터, 상기 제1 신호, 상기 제2 오실레이터 신호, 상기 제1 전류에 대응하는 감지 신호 및 상기 가변 전류에 대응하는 제2 전류를 전달받고, 상기 버스트 모드의 개시 및 종료를 제어하는 버스트 모드 제어부, 및 상기 제1 오실레이터 신호에 따라 상기 스위치의 스위칭 동작을 제어하며, 상기 버스트 모드 동안, 상기 스위치의 스위칭 동작을 정지시키는 PWM 제어부를 포함할 수 있다.The switch control unit generates a variable current corresponding to the output voltage, generates the first signal using the variable current, and outputs a first oscillator signal and a second oscillator signal having the same period as the first signal A first oscillator signal, a second oscillator signal, a sensing signal corresponding to the first current, and a second current corresponding to the variable current, and for controlling the start and end of the burst mode, And a PWM control unit for controlling the switching operation of the switch in accordance with the first oscillator signal and for stopping the switching operation of the switch during the burst mode.

발명의 다른 특징에 따른, 적어도 하나의 스위치를 포함하고 상기 스위치의 스위칭 동작에 따라 입력신호를 출력 신호로 변환시키는 컨버터의 구동 방법은, 상기 출력 신호에 대응하는 가변 전류를 생성하는 단계, 상기 가변 전류를 이용하여 제1 신호를 생성하는 단계, 상기 제1 신호를 이용하여 상기 스위치의 스위칭 동작을 제어하는 단계, 상기 제1 신호의 레벨과 제1 임계 값을 비교한 결과, 상기 스위치에 흐르는 제2 신호와 제1 기준 값을 비교한 결과, 및 상기 출력 신호에 대응하는 신호와 제2 기준 값을 비교한 결과에 기초하여 버스트 모드를 제어하는 단계를 포함한다.According to another aspect of the present invention, a method of driving a converter including at least one switch and converting an input signal into an output signal in response to a switching operation of the switch includes the steps of generating a variable current corresponding to the output signal, The method comprising the steps of: generating a first signal using a current, controlling a switching operation of the switch using the first signal, comparing a level of the first signal with a first threshold value, 2 signal and a first reference value, and controlling a burst mode based on a result of comparing the signal corresponding to the output signal with a second reference value.

이상에서 설명한 바와 같이 본 발명의 특징에 따르면, 스위치에 흐르는 전류파형을 감지하여 버스트 모드의 개시 및 종료를 제어할 수 있는 컨버터 및 그 구동 방법을 제공한다.As described above, according to an aspect of the present invention, there is provided a converter capable of detecting start and end of a burst mode by detecting a current waveform flowing through a switch, and a driving method thereof.

따라서 본 발명에 따르면 별도의 외부적인 장치 없이 간단한 구성으로 버스트 모드를 정확하게 제어할 수 있는 컨버터 및 그 구동 방법을 제공한다.Accordingly, the present invention provides a converter and a method of driving the same that can accurately control the burst mode with a simple configuration without a separate external device.

도 1은 부하에 따라 게인 및 스위칭 주파수의 관계를 나타낸 도면이다.
도 2는 발명의 실시예에 따른 컨버터의 구성을 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따라 발생하는 전류(Ip), 전류(Id), 하측 스위치(102)에흐르는 전류(Ids2) 및 전압(V12)을 나타낸 도면이다.
도 4는 스위치 제어부(400)를 나타낸도면이다.
도 5는 본 발명의 실시 예에 따른 스위치 제어부(400)의 신호를나타낸 파형도이다.1 is a diagram showing a relationship between a gain and a switching frequency according to a load.
2 is a diagram showing the configuration of a converter according to an embodiment of the present invention.
3 is a diagram showing a current Ip, a current Id, a current Ids2 flowing in thelower switch 102, and a voltage V12 generated according to the embodiment of the present invention.
4 is a diagram showing aswitch control unit 400. In FIG.
5 is a waveform diagram showing a signal of theswitch control unit 400 according to the embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

이하 본 발명의 실시예에 따른 컨버터에 대하여 도면을 참고로 하여 상세하게 설명한다. 이하 '스위칭 동작'이란, 스위치가 턴온 된후, 일정시간 온 상태를 유지하다가 턴오프되고, 다시 턴온되기 전까지 턴오프를 유지하는 동작을 의미한다.Hereinafter, a converter according to an embodiment of the present invention will be described in detail with reference to the drawings. Hereinafter, the term " switching operation " refers to an operation in which the switch is turned on, remains on for a predetermined time, is turned off, and remains turned off until turned on again.

도 2는 발명의 실시예에 따른 컨버터의 구성을 나타낸 도면이다.2 is a diagram showing the configuration of a converter according to an embodiment of the present invention.

도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 컨버터는 구형파 생성부(square wave generator)(100), 전압 공급부(200), 피드백 정보 생성부(300) 및 스위치 제어부(400)를 포함한다.2, the converter according to the embodiment of the present invention includes asquare wave generator 100, avoltage supplier 200, afeedback information generator 300, and aswitch controller 400 .

구형파 생성부(100)는 상측 스위치(101) 및 하측 스위치(102)를 포함한다. 구형파 생성부(100)는 상측 스위치(101) 및 하측 스위치(102)의스위칭 동작에 의해 입력 직류 전압(Vin)을 구형파로 생성한다. 구체적으로, 상측 스위치(101) 및 하측 스위치(102) 각각은 교대로 50% 듀티 싸이클로 온/오프된다. 그러면 노드(1) 및 노드(2) 사이의 전압(Vin)은 피크(peak) 값으로 전압(Vin)과 같은 레벨을 가지고 최저 값으로 0V를 가지는 구형파가 된다. 상측 스위치(101)는 스위치 제어부(400)로부터 전달되는 게이트 제어 신호(Vgs1)에 의해 제어되며, 하측 스위치(102)는 게이트 제어 신호(Vgs2)에 의해 제어된다. 본 발명의 실시 예에 따른 상측 스위치(101) 및 하측 스위치(102)는MOSFET(metal oxide semiconductor field-effection transistor)로 구현되며, n 채널(channel) 타입을 가진다.The squarewave generating unit 100 includes anupper switch 101 and alower switch 102. The squarewave generating unit 100 generates the input DC voltage Vin as a square wave by the switching operation of theupper switch 101 and thelower switch 102. [ Specifically, each of theupper switch 101 and thelower switch 102 is turned on / off alternately at 50% duty cycle. The voltage Vin between thenode 1 and the node 2 becomes a peak value and a square wave having the same level as the voltage Vin and the lowest value 0V. Theupper switch 101 is controlled by the gate control signal Vgs1 transmitted from theswitch control unit 400 and thelower switch 102 is controlled by the gate control signal Vgs2. Theupper switch 101 and thelower switch 102 according to the embodiment of the present invention are implemented by a metal oxide semiconductor field-effect transistor (MOSFET) and have an n-channel type.

*전압 공급부(200)는 공진부(resonant network unit)(210) 및 정류부(rectifier network unit)(220)를 포함한다. 공진부(210)는 1차 코일(211), 2차 코일(212) 및 커패시터(213)를 포함한다. 도 2에서는, 1차 코일(211)과 2차 코일(212)로 형성되는 트랜스포머의 누설 인덕턴스(leakage inductance) 및 자화 인덕턴스(magnetizing inductance) 성분을 반영하여 등가적으로 인덕터(213, 214, 215)를 도시하였다. 구체적으로, 인덕터(213)는 자화 인덕턴스 성분에 대응되고, 인덕터(214, 215)는 누설 인덕턴스 성분에 대응된다. 전압(Vin)에 의해 발생하는 전류(Ip)에 의해 커패시터(213)는 소정의 전압 레벨까지 충전되며, 이 때 커패시터(213)에 충전된 전압은 옵셋(off set) 전압(Voff)으로, 1차 코일(211)에 발생하는 전압은 옵셋 전압(Voff)을 기준으로 사인파(sinusoidal)와 유사한 파형을 가진다. 1차 코일(211)의 전압은 1차 코일(211)과 2차 코일(212)의 권선비에 따라 변환되어, 2차 코일(212)에는 전압이 발생한다. 전압(V12)에 의해 따라 전류(Ip)가 발생한다. 전류(Ip)는 1차 코일(211)과 2차 코일(212)의 권선비에 따라 변환되어, 2차 코일(212)에 전류(Is)가 발생한다. 전류(Ip)의 파형은 전류(Is)가 1차 코일(111)에 영향을 주어 발생하는 전류와, 자화 인덕턴스에 의해 발생하는 자화 성분 전류의 합니다.Thevoltage supply unit 200 includes aresonant network unit 210 and arectifier network unit 220. Theresonance part 210 includes aprimary coil 211, asecondary coil 212, and acapacitor 213. In FIG. 2, theinductors 213, 214, and 215 are equivalently reflected by reflecting the leakage inductance and magnetizing inductance components of the transformer formed by theprimary coil 211 and thesecondary coil 212, Respectively. Specifically, theinductor 213 corresponds to the magnetizing inductance component, and theinductors 214 and 215 correspond to the leakage inductance component. Thecapacitor 213 is charged to a predetermined voltage level by the current Ip generated by the voltage Vin and the voltage charged in thecapacitor 213 at this time is an off set voltage Voff, The voltage generated in thecar coil 211 has a waveform similar to sinusoidal with respect to the offset voltage Voff. The voltage of theprimary coil 211 is converted in accordance with the turns ratio of theprimary coil 211 and thesecondary coil 212 to generate a voltage in thesecondary coil 212. [ The current Ip is generated by the voltage V12. The current Ip is converted in accordance with the turns ratio of theprimary coil 211 and thesecondary coil 212 and a current Is is generated in thesecondary coil 212. [ The waveform of the current Ip is the current generated due to the influence of the current Is on the primary coil 111 and the magnetizing current generated by the magnetizing inductance.

정류부(220)는 브릿지 정류회로(bridge rectifier circuit)(129) 및 커패시터(227)를 포함한다. 브릿지 정류회로(229)는 4개의 다이오드(221-224)를 포함하며, 전류(Is)를 정류하여 전류(Id)를 생성한다. 전류(Id)에 의해 커패시터(227)가 충전되어 출력 전압(Vout)이 발생한다.Therectification section 220 includes a bridge rectifier circuit 129 and acapacitor 227. [ The bridge rectifyingcircuit 229 includes four diodes 221-224 and rectifies the current Is to generate the current Id. Thecapacitor 227 is charged by the current Id to generate the output voltage Vout.

도 3은 본 발명의 실시 예에 따라 발생하는 전류(Ip), 전류(Id), 하측 스위치(102)에흐르는 전류(Ids2) 및 전압(V12)을 나타낸 도면이다.3 is a diagram showing a current Ip, a current Id, a current Ids2 flowing in thelower switch 102, and a voltage V12 generated according to the embodiment of the present invention.

하측 스위치(102)가 턴온되면, 전압(V12)은 입력 전압(Vin)과 동일한 레벨이 되고, 전류(Ip)는 전압(Vin)에 따라 변동한다. 점선으로 도시한 전류(Im)는 자화 인덕턴스에 흐르는 자화 성분 전류로서, 선형적으로 증가하고 감소한다. 즉, 도 3에 도시된 바와 같이, 전류(Ip)는 선형적인 자화 성분 전류(Im)와 전류(Is)가 1차 코일(111)에 영향을 주어 발생하는 곡선의 전류 성분을 포함한다. 하측 스위치(102)에 흐르는 전류(Ids2)는 구간 PP1 및 구간 PP2 에서 동일하며, 하측 스위치(102)가 턴오프되면, 0이 된다. 전류(Id)는 전파 정류된 파형을 가진다. 본 발명의 실시예에 따른 컨버터는 전류(Ids2)를 감지하여 버스트 모드를 제어한다. 출력단에 연결된 부하가 감소하면 전류(Ip)의 곡선 성분이 감소한다. 무부하 상태가 되면, 전류(Ip)는 전류(Im)와 동일하게 된다. 전류(Ids2)는 구간 PP1 및 PP2에서 전류(Ip)와 동일하므로, 스위치 제어부(400)는 전류(Ids2)가 저항(203)에 흘러 발생하는 신호(VS1)를 입력단(IN2)을 통해 전달받아, 부하 상태를 감지한다. 도 3에 도시된 바와 같이, 전류(Ids2) 파형이 가로 축과 교차하는 포인트는 전류(Ids2) 파형의 곡선 성분에 따라 달라진다. 곡선 성분이 감소할수록, 가로 축과 교차하는 포인트가 오른쪽으로 이동한다. 전류(Ids2)의 파형도에서 점선은 자화 성분 전류로서, 무부하 상태가 되어 자화 성분만 남으면, 전류(Ids2)는 점선과 같은 파형을 나타낸다. 구체적으로, 가로 축이 시간 축이고, 세로 축과 가로 축이 만나는 교점에서 세로 축 값이 영이라면, 전류(Ids2) 파형의 제로 크로싱 포인트는 부하가 감소할수록 늦게 발생한다. 이를 이용하여, 스위치 제어부(400)는 하측 스위치(102)가 턴온되어 있는 기간 동안, 신호(VS1) 파형의 전압 레벨을 소정의 기준 전압과 비교하여, 그 비교 결과에 따라 부하를 감지한다. 부하 감지 결과 무부하에 가까운 낮은 부하(이하, "경부하"라 함.)이면, 스위치 제어부(400)는버스트 모드로 상측 스위치(101) 및 하측 스위치(102)의 스위칭 동작을 제어한다. 스위칭 제어부(400)의 구체적인 구성 및 동작에 대해서는 도 4를 참조하여 후술한다.When thelower switch 102 is turned on, the voltage V12 becomes the same level as the input voltage Vin, and the current Ip fluctuates in accordance with the voltage Vin. The current Im shown by the dotted line increases and decreases linearly as the magnetizing component current flowing in the magnetizing inductance. That is, as shown in Fig. 3, the current Ip includes a current component of a curve generated due to the linear magnetizing component current Im and the current Is affecting the primary coil 111. [ The current Ids2 flowing through thelower switch 102 is the same in the section PP1 and the section PP2, and becomes 0 when thelower switch 102 is turned off. The current Id has a full-wave rectified waveform. The converter according to the embodiment of the present invention detects the current Ids2 and controls the burst mode. As the load connected to the output decreases, the curves of the current Ip decrease. In the no-load state, the current Ip becomes equal to the current Im. Since the current Ids2 is equal to the current Ip in the sections PP1 and PP2, theswitch control section 400 receives the signal VS1 generated by flowing the current Ids2 to theresistor 203 through the input terminal IN2 , And detects the load condition. As shown in Fig. 3, the point at which the current Ids2 waveform crosses the transverse axis depends on the curve component of the current Ids2 waveform. As the curve component decreases, the point crossing the transverse axis moves to the right. In the waveform diagram of the current Ids2, the dotted line represents the waveform of the current Ids2 as a dotted line when the magnetized component current is in a no-load state and only the magnetized component remains. Specifically, if the horizontal axis is the time axis and the vertical axis value at the intersection where the vertical axis and the horizontal axis meet is zero, the zero crossing point of the current (Ids2) waveform occurs later as the load decreases. Using this, theswitch control unit 400 compares the voltage level of the signal VS1 waveform with a predetermined reference voltage during a period in which thelower switch 102 is turned on, and detects the load in accordance with the comparison result. Theswitch control unit 400 controls the switching operation of theupper switch 101 and thelower switch 102 in the burst mode if the load detection result is a low load close to no load (hereinafter referred to as "light load"). The specific configuration and operation of the switchingcontrol unit 400 will be described later with reference to Fig.

정류부(220)의 제너 다이오드(226)는 부하 또는 입력 전압(Vin)에 의해 출력전압(Vout)이 변동되지 않도록, 일정한 전압을 유지하는 역할을 한다.Thezener diode 226 of the rectifyingunit 220 maintains a constant voltage so that the output voltage Vout is not fluctuated by the load or the input voltage Vin.

전압 감지 다이오드(304)는 양단에 인가된 전압에 비례하여 빛을 발광한다. 출력 전압(Vout)은 전압 감지 다이오드(304), 제너 다이오드(226) 및 저항(225)에 분배된다. 따라서 출력 전압(Vout)이 증가하면, 전압 감지 다이오드(304)에 인가되는 전압이 증가하고, 발광량이 증가한다. 전압 감지 다이오드(304)와 피드백정보 생성부(300)의 검출 트랜지스터(302)는 옵토 커플러(opto coupler)를 구성한다.Thevoltage sensing diode 304 emits light in proportion to the voltage applied to both ends. The output voltage Vout is distributed to thevoltage sensing diode 304, thezener diode 226, and theresistor 225. Therefore, when the output voltage Vout increases, the voltage applied to thevoltage sensing diode 304 increases and the amount of light emission increases. Thevoltage sensing diode 304 and thedetection transistor 302 of thefeedback information generator 300 constitute an opto-coupler.

피드백 정보 생성부(300)는 출력 전압(Vout)에 대응하는 정보를 생성하여 스위치 제어부(400)의입력단(IN2)에 전달한다. 구체적으로, 출력 전압(Vout)이 증가하여, 전압 감지 다이오드(304)의 발광량이 증가하면, 검출 트랜지스터(302)에 흐르는 전류가 증가하여, 입력단(IN2)으로부터 피드백 정보 생성부(300)로 흐르는 전류(IC)가 증가한다. 스위치 제어부(400)는 전류(IC)를 이용하여 상측 스위치(101) 및 하측 스위치(102)의 스위칭 동작을 제어한다. 본 발명의 실시 예에 따른 피드백 정보 생성부(300)는 하나의 실시예로 본 발명이 이에 한정되는 것은 아니다. 본 발명은 다른 구성을 이용하여, 출력 전압(Vout)에 따라 가변하는 전압 및 전류 신호를 생성할 수 있는 피드백 정보 생성부(300)를 사용할 수 있다.The feedbackinformation generating unit 300 generates information corresponding to the output voltage Vout and transmits the information to the input IN2 of theswitch control unit 400. [ More specifically, when the output voltage Vout increases and the amount of light emission of thevoltage sensing diode 304 increases, the current flowing in thedetection transistor 302 increases and the current flowing from the input terminal IN2 to the feedbackinformation generating section 300 The current (IC) increases. Theswitch control unit 400 controls the switching operation of theupper switch 101 and thelower switch 102 using a current (IC). Thefeedback information generator 300 according to the embodiment of the present invention is not limited thereto. The present invention can use afeedback information generator 300 capable of generating voltage and current signals varying according to the output voltage Vout using another configuration.

이하, 도 4를 참조하여 본 발명의 실시 예에 따른 스위치 제어부(400)를 설명한다.Hereinafter, aswitch controller 400 according to an embodiment of the present invention will be described with reference to FIG.

도 4는 스위치 제어부(400)를 나타낸 도면이다. 도 4에 도시된 바와 같이, 스위치 제어부(400)는게이트 제어 신호(Vgs1) 및 게이트 제어 신호(Vgs2) 각각을 상측 스위치(101) 및 하측 스위치(102)로 출력단(OUT1) 및 출력단(OUT2)을 통해 출력한다. 그리고 스위칭 제어부(400)는 입력단(IN2) 및 입력단(IN1) 각각을 통해 전류(Ids2)에 대응하는 신호(VS1) 및 피드백 정보를 입력받는다.4 is a diagram showing aswitch control unit 400. In FIG. 4, theswitch control unit 400 outputs the gate control signal Vgs1 and the gate control signal Vgs2 to the output terminal OUT1 and the output terminal OUT2 to theupper switch 101 and thelower switch 102, respectively, Lt; / RTI > The switchingcontrol unit 400 receives the signal VS1 corresponding to the current Ids2 and the feedback information through the input terminal IN2 and the input terminal IN1, respectively.

스위치 제어부(400)는 PWM(Pulse Width Modulation) 오실레이터(410), 버스트 모드 제어부(420) 및 PWM 제어부(430)를 포함한다.Theswitch control unit 400 includes a PWM (Pulse Width Modulation)oscillator 410, a burstmode control unit 420, and aPWM control unit 430.

PWM 오실레이터(410)는 피드백 정보 생성부(300)로부터 입력 단자(IN1)를 통해 피드백 정보를 전달받고, 피드백 정보에 따라 주기가 결정되는 신호(VCT)를 생성한다. PWM 오실레이터(410)는 신호(VCT)를 이용하여 제1 오실레이터 신호(U3) 및 제2 오실레이터 신호(U4)를 생성한다. 이 때, 제1 오실레이터 신호(U3)는 상측 스위치(101) 및 하측 스위치(102)의 스위칭동작을 제어하며, 제2 오실레이터 신호(U4) 및 신호(VCT)는 버스트 모드를 제어한다. 구체적으로, PWM 오실레이터(410)는 가변 전류원(411), 제1 종속 전류원(412), 제2 종속 전류원(413), 제1 비교기(414), 제2 비교기(415), SR 플립플롭(416), 커패시터(417) 및 스위치(418)를 포함한다. 가변 전류원(411), 제1 종속 전류원(412), 제2 종속 전류원(413), 커패시터(417) 및 스위치(418)은피드백 정보에 딸라 주기가 결정되는 신호(VCT)를 생성하기 위한 구성이다. 제1 비교기(414), 제2 비교기(415) 및 SR 플립플롭(416)은 신호(VCT)를 이용하여 제1 및 제2 오실레이터 신호(U3, U4)를 생성하기 위한 구성이다. 구체적으로, 가변 전류원(411)은 전류(IC)를 생성하는 전류원으로서, 출력 전압(Vout)에 따라 검출 트랜지스터(302)에 흐르는 전류가 변함에 따라 전류(IC)가 변동하며, 가변 전류원(411)은기준 전압원(VCC)을 이용하여 전류(IC)를 생성한다. 제1 종속 전류원(412)은 전류(IC)에 따라 제1 종속 전류(IC1)를 생성한다. 제2 종속 전류원(413)은 전류(IC)에 따라 제2 종속 전류(IC2)를 생성한다. 본 발명의 실시 예에 따른 제2 종속 전류(IC2)는 제1 종속 전류(IC1)보다 큰 값을 가진다. 커패시터(417)의 일단은 제1 종속 전류원(412) 및 제2 종속 전류원(413)이 전기적으로 연결되어 있는 접점에 연결되어 있고, 커패시터(417)의 타단은접지되어 있다. 스위치(418)는 제2 종속 전류원(413)과 접지 사이에 전기적으로 연결되어 있다. 스위치(418)는 제1 오실레이터 신호(U3)에 따라 동작한다. 구체적으로, 제1 오실레이터 신호(U3)가 하이 레벨이면 턴온되고, 로우 레벨이면 턴오프된다. 스위치(418)가 턴 오프 되어 있는 동안, 제1 종속 전류(IC1)는 커패시터(417)를 충전시켜 신호(VCT)의 전압을 증가시키고, 제2 종속 전류(IC2)는 스위치(419)가 턴온되면, 커패시터(418)를 방전시켜, 신호(VCT)의 전압을 감소시킨다. 본 발명의 실시 예에 따른 제1 및 제2 종속 전류원(412, 413)은 전류 미러 회로를 이용하여 전류(IC)에 따라 변동하는 제1 및 제2 종속 전류(IC1, IC2)를 생성한다. 신호(VCT)는 제1 비교기(414)의 비반전 단자(+) 및 제2 비교기(415)의 반전 단자(-)에 입력된다. 제1 비교기(414)는 기준 전압(VR1)과 신호(VCT)의 전압 레벨을 비교하여, 신호(VCT)가 기준 전압(VR1) 이상이면, 하이 레벨의 신호(U1)을 출력하고, 기준 전압(VR1)보다 작으면, 로우 레벨의 신호(U1)를 출력한다. 제2 비교기(415)는 기준 전압(VR2)과 신호(VCT)의 전압을 비교하여, 신호(VCT)가 기준 전압(VR2) 이하이면 하이 레벨의 신호(U2)를 출력하고, 신호(VCT)가 기준 전압(VR2)보다 크면로우 레벨의 신호(U2)를 출력한다. 이 때, 본 발명의 실시 예에 따른 기준 전압(VR1)은 기준 전압(VR2)보다높은 레벨을 가진다. SR 플립플롭(416)은 신호(U1) 및 신호(U2)를 각각 셋단(S) 및 리셋단(R)에 입력받아, 신호(U1) 및 신호(U2)의 레벨에 따라 제1 오실레이터 신호(U3) 및 제2 오실레이터 신호(U4)를 생성한다. 이하, SR 플립플롭(416)의 셋단(S) 및 리셋단(R)에 입력되는 신호의 레벨에 따라 "SR=00", "SR=10" 및 "SR=01"로 구분하여 설명한다. "SR=00"은 신호(U1) 및 신호(U2) 모두가 로우 레벨인 상태를 의미한다. "SR=10"은 신호(U1)가 하이 레벨이고, 신호(U2)가 로우 레벨인 상태를 의미한다. "SR=01"은 신호(U1)가 로우 레벨, 신호(U2)가 하이 레벨인 상태를 의미한다. 본 발명의 실시 예에 따른 SR 플립플롭(416)은 SR=00이면 현재 출력 상태를 유지하고, SR=10이면, 출력단(Q)을 통해 출력되는 신호가 하이 레벨이 되고, 반전 출력단(/Q)을 통해 출력되는 신호가 로우 레벨이 된다. 그리고 SR=01이면, 출력단(Q)을 통해 출력되는 신호가 로우 레벨이 되고, 반전 출력단(/Q)을 통해 출력되는 신호가 하이 레벨이 된다. 신호(VCT)의 전압이 기준 전압(VR1)까지 상승하면, 신호(U1)는 하이 레벨이 되고, 신호(U2)는 로우 레벨이다. 따라서 SR 플립플롭(416)의 출력단(Q)을 통해 출력되는 제1 오실레이터 신호(U3)는 하이 레벨이 되고, 스위치(418)는 턴온되어, 커패시터(417)의 충전된전하가 방전된다. 그러면, 신호(VCT)의 전압이 감소한다. 신호(VCT)의 전압이 기준 전압(VR1)보다작아지므로, 신호(U1)는 로우 레벨이 되고, 신호(U2)는 로우 레벨이다. 그러면, SR 플립플롭(416)은 현재 출력 상태를 유지한다. 신호(VCT)가 기준 전압(VR2)까지 감소하면, 신호(U2)는 하이 레벨이 되고, 신호(U1)는 로우 레벨이다. 그러면, SR 플립플롭(416)은 로우 레벨의 제1 오실레이터 신호(U3)를 출력단(Q)를 통해 출력하고, 하이 레벨의 제2 오실레이터 신호(U4)를 출력한다. 스위치(418)는 로우 레벨의 제1 오실레이터 신호(U3)에 따라 턴 오프되고, 커패시터(417)는 제1 종속 전류원(412)의 전류(IC1)에 의해 충전되고, 신호(VCT)의 전압이 상승한다. 신호(VCT)의 전압이 상승하여, 기준 전압(VR2)보다 커지므로, 신호(U2)는 로우 레벨이 된다. 그러면, 신호(VCT)가 기준 전압(VR1)에 도달할 때까지, SR 플립플롭(416)은 현재 출력 상태를 유지한다. 본 발명의 실시 예에 따른 PWM 오실레이터(410)는 이와 같은 동작을 반복한다. 출력 전압(Vout)에 따라 전류(IC)가 달라지면, 제1 종속 전류원(412) 및 제2 종속 전류원(413)의 전류가 변경된다. 그러면, 커패시터(417)를 충전 또는 방전 시키는 전류의 크기가 달라지며, 신호(VCT)의 전압이 증가 및 감소하는 기울기가 달라진다. 신호(VCT)의 전압이기준 전압(VR2)부터 기준 전압(VR1)까지 증가한 후, 다시 기준 전압(VR2)까지 감소하는 기간을 신호(VCT)의 주기로 설정할 때, 신호(VCT)의 주기는 출력 전압(Vout)에 따라 변한다. 그러면, 제1 및 제2 오실레이터 신호(U3, U4)의 주기도 변한다. 이와 같이, 출력 전압(Vout)에 따라 변동하는 주기를 가지는 신호들을 이용하여, 본 발명은 상측 스위치(101) 및 하측 스위치(102)의 스위칭동작을 제어하고, 컨버터의 버스트 모드를 결정한다. 구체적으로, PWM 오실레이터(410)는 신호(VCT) 및 제2 오실레이터 신호(U4)를 버스트 모드 제어부(420)로 전달하고, 제1 오실레이터 신호(U3)를 PWM 제어부(430)로 전달한다. PWM 제어부(420)는 제1 오실레이터 신호(U3)에 따라 상측 스위치(101) 및 하측 스위치(102)의 스위칭 동작을 제어한다. 따라서 본 발명의 실시 예에 따른 SMPS는 출력 전압에 따라 상측 스위치(101) 및 하측 스위치(102)의 스위칭 동작을 제어하여, PWM 변조를 할 수 있다. 신호(VCT)의 주기를 변경시키는 방법으로 본 발명의 실시예에서는 종속 전류원을 사용하여 커패시터(418)을 충전 및 방전 시키는 기울기를 변경시켰다. 그러나 본 발명은 이에 한정되지 않으며, 기준 전압(VR1, VR2)을 변경시켜 신호(VCT)의 주기를 변경시킬 수 있다.ThePWM oscillator 410 receives the feedback information from thefeedback information generator 300 through the input terminal IN1 and generates a signal VCT whose period is determined according to the feedback information. ThePWM oscillator 410 generates the first oscillator signal U3 and the second oscillator signal U4 using the signal VCT. At this time, the first oscillator signal U3 controls the switching operation of theupper switch 101 and thelower switch 102, and the second oscillator signal U4 and the signal VCT control the burst mode. Specifically, thePWM oscillator 410 includes a variablecurrent source 411, a first dependentcurrent source 412, a second dependentcurrent source 413, afirst comparator 414, asecond comparator 415, an SR flip flop 416 ), Acapacitor 417, and aswitch 418. The variablecurrent source 411, the first dependentcurrent source 412, the second dependentcurrent source 413, thecapacitor 417 and theswitch 418 are configured to generate the signal VCT whose period is determined based on the feedback information . Thefirst comparator 414, thesecond comparator 415 and the SR flip-flop 416 are configured to generate the first and second oscillator signals U3 and U4 using the signal VCT. Specifically, the variablecurrent source 411 is a current source that generates a current IC. The current IC varies as the current flowing through thedetection transistor 302 varies according to the output voltage Vout, and the variablecurrent source 411 Generates a current (IC) using a reference voltage source (VCC). The first dependentcurrent source 412 generates a first slave current ICl in accordance with the current Ic. The second dependentcurrent source 413 generates a second slave current IC2 in accordance with the current IC. The second slave current IC2 according to the embodiment of the present invention has a value larger than the first slave current IC1. One end of thecapacitor 417 is connected to a contact to which the first dependentcurrent source 412 and the second dependentcurrent source 413 are electrically connected and the other end of thecapacitor 417 is grounded. Theswitch 418 is electrically connected between the second dependentcurrent source 413 and ground. Theswitch 418 operates in accordance with the first oscillator signal U3. Specifically, when the first oscillator signal U3 is at a high level, it is turned on, and when it is at a low level, it is turned off. While theswitch 418 is turned off, the first slave current IC1 charges thecapacitor 417 to increase the voltage of the signal VCT and the second slave current IC2 causes the switch 419 to turn on Thecapacitor 418 is discharged to reduce the voltage of the signal VCT. The first and second dependentcurrent sources 412 and 413 according to the embodiment of the present invention generate the first and second slave currents IC1 and IC2 that vary according to the current IC using the current mirror circuit. The signal VCT is input to the non-inverting terminal (+) of thefirst comparator 414 and the inverting terminal (-) of thesecond comparator 415. Thefirst comparator 414 compares the voltage level of the reference voltage VR1 with the voltage level of the signal VCT and outputs a high level signal U1 when the signal VCT is equal to or higher than the reference voltage VR1, Level signal U1 is smaller than the reference voltage VR1. Thesecond comparator 415 compares the voltage of the reference voltage VR2 with the voltage of the signal VCT and outputs a high level signal U2 when the signal VCT is equal to or lower than the reference voltage VR2, Level signal U2 is larger than the reference voltage VR2. At this time, the reference voltage VR1 according to the embodiment of the present invention has a level higher than the reference voltage VR2. The SR flip-flop 416 receives the signal U1 and the signal U2 to the set S and the reset terminal R respectively and outputs the first oscillator signal U1 and the signal U2 according to the levels of the signals U1 and U2 U3 and a second oscillator signal U4. SR = 00 "," SR = 10 ", and" SR = 01 "according to the level of a signal input to the set S and the reset terminal R of the SR flip- "SR = 00" means that the signal U1 and the signal U2 are all at the low level. "SR = 10" means that the signal U1 is at a high level and the signal U2 is at a low level. "SR = 01" means that the signal U1 is at the low level and the signal U2 is at the high level. The SR flip-flop 416 according to the embodiment of the present invention maintains the current output state when SR = 00 and the signal output through the output stage Q becomes high level when SR = 10 and the inverted output stage / Q ) Becomes a low level. If SR = 01, the signal output through the output stage Q becomes low level, and the signal output through the inverted output stage / Q becomes high level. When the voltage of the signal VCT rises to the reference voltage VR1, the signal U1 becomes a high level and the signal U2 becomes a low level. Therefore, the first oscillator signal U3 output through the output terminal Q of the SR flip-flop 416 becomes a high level, theswitch 418 is turned on, and the charged charge of thecapacitor 417 is discharged. Then, the voltage of the signal VCT decreases. Since the voltage of the signal VCT becomes smaller than the reference voltage VR1, the signal U1 becomes the low level and the signal U2 becomes the low level. Then, the SR flip-flop 416 maintains the current output state. When the signal VCT decreases to the reference voltage VR2, the signal U2 becomes the high level and the signal U1 becomes the low level. Then, the SR flip-flop 416 outputs the low-level first oscillator signal U3 through the output terminal Q and outputs the high-level second oscillator signal U4. Theswitch 418 is turned off according to the low first oscillator signal U3 and thecapacitor 417 is charged by the current IC1 of the first dependentcurrent source 412 and the voltage of the signal VCT is Rise. The voltage of the signal VCT rises and becomes larger than the reference voltage VR2, so that the signal U2 becomes low level. Then, until the signal VCT reaches the reference voltage VR1, the SR flip-flop 416 maintains its current output state. ThePWM oscillator 410 according to the embodiment of the present invention repeats this operation. When the current Ic varies according to the output voltage Vout, the currents of the first dependentcurrent source 412 and the second dependentcurrent source 413 are changed. Then, the magnitude of the current for charging or discharging thecapacitor 417 changes, and the slope at which the voltage of the signal VCT increases and decreases varies. The period of the signal VCT is set to the output voltage VR2 when the period from the voltage VR2 of the signal VCT to the reference voltage VR1 and then decreases to the reference voltage VR2 is set as the period of the signal VCT. (Vout). Then, the periods of the first and second oscillator signals U3 and U4 also change. As described above, the present invention controls the switching operation of theupper switch 101 and thelower switch 102, and determines the burst mode of the converter, using signals having a period varying according to the output voltage Vout. Specifically, thePWM oscillator 410 transfers the signal VCT and the second oscillator signal U4 to the burstmode control unit 420 and transmits the first oscillator signal U3 to thePWM control unit 430. [ ThePWM control unit 420 controls the switching operation of theupper switch 101 and thelower switch 102 in accordance with the first oscillator signal U3. Therefore, the SMPS according to the embodiment of the present invention can perform the PWM modulation by controlling the switching operation of theupper switch 101 and thelower switch 102 according to the output voltage. In a method of varying the period of the signal VCT, embodiments of the present invention use a slave current source to change the slope of charging and discharging thecapacitor 418. However, the present invention is not limited to this, and the period of the signal VCT can be changed by changing the reference voltages VR1 and VR2.

이하, 본 발명의 실시예에 따른 컨버터가 버스트 모드를 제어하는 방법 및 그 구성에 대해서 설명한다.Hereinafter, a method and a configuration of a converter according to an embodiment of the present invention for controlling the burst mode will be described.

버스트 모드 제어부(420)는 감지 전압(VS1), 신호(VCT) 및 제2 오실레이터신호(U4)를 이용하여, 버스트 모드의 개시 및 종료를 제어한다. 버스트 모드 제어부(420)는 제3 비교기(421), 제4 비교기(422) 및 제5 비교기, SR 플립플롭(424), AND 게이트(425), 저항(426) 및 제3 종속 전류원(427)을 포함한다. AND 게이트(425) 및 SR 플립플롭(424)는 제3 내지 제5 비교기(421-423)의 출력 신호 및 제2 오실레이터 신호(U4)를 입력받아 논리 연산을 수행하는 논리 연산부이다. 논리 연산 결과에 따라, SR 플립플롭(424)은 출력단(Q)을 통해 컨버터를 버스트 모드로 구동시키거나, 버스트 모드를 종료시키는 제어 신호(V5)를 출력시킨다. 제3 내지 제5 비교기(421, 422, 423)는 반전 단자(-)의 전압보다 비반전 단자(+)에 입력되는 신호가 작으면, 로우 레벨의 신호를 출력하고, 비반전 단자(+)에 입력되는 신호가 반전 단자(-)의 전압 이상이면, 하이 레벨의 신호를 출력한다. 제3 비교기(421)의 비반전단자(+)에는 신호(VCT)가 입력되고, 반전 단자(-)에는 임계 전압(VTH1)이 입력된다. 신호(VCT)와 임계 전압(VTH1)을 비교하여, 비교 결과에 따라 다른 레벨을 가지는 신호(V1)를 출력한다. 임계 전압(VTH1)은 출력단에 연결된 부하 상태를 판단하기 위한 값으로, 설계에 따라 그 레벨이 결정된다. 임계 전압(VTH1)은 경부하 상태에서 전류(Ids2)의 제로 크로싱 포인트(zero crossing point)일 때의 신호(VCT)의 전압(이하, "경부하 임계 전압"이라 함.) 이하의 레벨로 설정한다. 이 때, 경부하의 정도는 설계에 따라 설정되는 값이다. 본 발명의 실시 예에 따른 임계 전압(VTH1)은 경부하 임계 전압보다 다소 낮은 전압으로 설정한다. 경부하 임계 전압과 동일한 레벨로 설정하면, 경부하 상태를 감지 못하는 경우가 발생할 수 있다. 이를 방지하기 위해, 경부하 임계 전압에 근접한 낮은 전압으로 임계 전압(VTH1)을 설정한다. 제4 비교기(422)의 비반전 단자(+)에는 접지 전압이 입력되고, 반전 단자(-)에는 감지 전압(VS1)이 입력된다. 제4 비교기(422)는 감지 전압(VS1)과 접지 전압을 비교하여, 비교 결과에 따라 다른 레벨을 가지는 신호(V2)를 출력한다. 제4 비교기(423)는 접지 전압과 감지 전압(VS1)을 비교하여, 전류(Ids2)의 제로 크로싱 포인트를 감지한다. 감지 전압(VS1)은 전류(Ids2)가 저항(203)에 흐르며발생하는 전압으로서, 전류(Ids2)에 따라 결정된다. 즉, 감지 전압(VS1)이 접지 전압에 도달하는 시점이 전류(Ids2)의 제로 크로싱 포인트이다. 제5 비교기(423)의 비반전 단자(+)에는 임계 전압(VTH2)이 입력되고, 반전 단자(-)에는 신호(VS2)가 입력된다. 임계 전압(VTH2)은 버스트 모드 동작에서, 버스트 모드 동작의 종료 시점을 결정하기 위해 설정된다. 구체적으로, 제3 종속 전류원(427)은 앞서 설명한 제1 및 제2 종속 전류원(412, 413)과 동일하게 가변 전류원(411)의 전류(IC)를 복사하여 전류(IC3)를 생성한다. 컨버터의 스위칭 동작이 멈춰있는 기간 동안 출력 전압이 감소하면, 전류(IC)가 감소하므로, 전류(IC3)도 감소한다. 그러면, 전류(IC3)에 의해 발생하는 전압 신호(VS2)도 감소하며, 감소하는 전압 신호(VS2)가 임계 전압(VTH2)보다 낮아지면, 제5 비교기(423)는 하이 레벨의 신호(V3)를 출력한다. SR 플립플롭(424)의 리셋 단(R)에 하이 레벨의 신호(V3)가 입력되면, 출력단(Q)로부터 출력되는 신호(V5)는 로우 레벨이 된다. 신호(V5)가 로우 레벨이 된 시점 이후부터, PWM 제어부(430)는 제1 오실레이터 신호(U3)에 응답하여 스위칭 동작이 시작되도록 제어한다.The burstmode control unit 420 controls the start and end of the burst mode using the sense voltage VS1, the signal VCT and the second oscillator signal U4. The burstmode control unit 420 includes athird comparator 421, afourth comparator 422 and a fifth comparator, anSR flip flop 424, an ANDgate 425, aresistor 426 and a third dependentcurrent source 427, . The ANDgate 425 and the SR flip-flop 424 are logical operation units that receive the output signals of the third to fifth comparators 421-423 and the second oscillator signal U4 and perform logical operations. Depending on the logic operation result, the SR flip-flop 424 outputs the control signal V5 to drive the converter through the output stage Q in the burst mode or to terminate the burst mode. The third tofifth comparators 421, 422 and 423 output a low level signal when the signal inputted to the non-inverting terminal (+) is smaller than the voltage of the inverting terminal (- Level signal when the signal inputted to the inverting terminal (-) is equal to or higher than the voltage of the inverting terminal (-). The signal VCT is input to the non-inverting terminal (+) of thethird comparator 421 and the threshold voltage VTH1 is input to the inverting terminal (-). Compares the signal VCT with the threshold voltage VTH1, and outputs a signal V1 having a different level according to the comparison result. The threshold voltage VTH1 is a value for determining the load state connected to the output terminal, and the level is determined according to the design. The threshold voltage VTH1 is set to a level equal to or lower than the voltage of the signal VCT (hereinafter referred to as "light load threshold voltage") when it is the zero crossing point of the current Ids2 in the light load state do. At this time, the degree of light load is a value set according to the design. The threshold voltage VTH1 according to the embodiment of the present invention is set to a voltage somewhat lower than the light load threshold voltage. If it is set to the same level as the light load threshold voltage, it may happen that the light load condition can not be detected. To prevent this, the threshold voltage VTH1 is set to a low voltage close to the light load threshold voltage. The ground voltage is input to the non-inverting terminal (+) of thefourth comparator 422 and the sensing voltage VS1 is input to the inverting terminal (-). Thefourth comparator 422 compares the sense voltage VS1 with the ground voltage and outputs a signal V2 having a different level according to the comparison result. Thefourth comparator 423 compares the ground voltage and the sense voltage VS1 to sense the zero crossing point of the current Ids2. The sense voltage VS1 is a voltage generated when the current Ids2 flows through theresistor 203, and is determined according to the current Ids2. That is, the time point at which the sense voltage VS1 reaches the ground voltage is the zero crossing point of the current Ids2. The threshold voltage VTH2 is input to the non-inverting terminal (+) of thefifth comparator 423 and the signal VS2 is input to the inverting terminal (-). The threshold voltage VTH2 is set in burst mode operation to determine the end time of the burst mode operation. Concretely, the third dependentcurrent source 427 generates the current IC3 by copying the current IC of the variablecurrent source 411 in the same manner as the first and second dependentcurrent sources 412 and 413 described above. If the output voltage decreases during the period when the switching operation of the converter is stopped, the current (IC) decreases, so that the current (IC3) also decreases. Then, the voltage signal VS2 generated by the current IC3 also decreases, and when the decreasing voltage signal VS2 becomes lower than the threshold voltage VTH2, thefifth comparator 423 outputs the high-level signal V3, . When the high level signal V3 is inputted to the reset terminal R of theSR flip flop 424, the signal V5 outputted from the output terminal Q becomes low level. After the point in time when the signal V5 becomes low level, thePWM control unit 430 controls the switching operation to be started in response to the first oscillator signal U3.

AND 게이트(425)는 3개의 입력 단자를 포함하며, 신호(V1), 신호(V2) 및 제2 오실레이터 신호(U4) 각각이 3 개의 입력 단자 각각으로 입력된다. AND 게이트(425)는 3개의 입력 신호가 모두 하이 레벨일 때, 하이 레벨의 신호(V4)를 생성하여, 출력한다. 본 발명의 실시 예에 따른 컨버터는 하측 스위치가 턴온된 후, 하측 스위치에 흐르는 전류(Ids2)가 제로 크로싱하기 전에 무부하 상태에 가까워지면, 버스트 모드로 판단한다. 버스트 모드 제어부(420)는 이러한조건을 판단하기 위해 AND 게이트(425)를 사용하였으나, 본 발명이 이에 한 정되는 것은 아니다.The ANDgate 425 includes three input terminals and each of the signal V1, the signal V2 and the second oscillator signal U4 is input to each of the three input terminals. The ANDgate 425 generates and outputs a high level signal V4 when all three input signals are at a high level. The converter according to the embodiment of the present invention determines that the mode is the burst mode when the current Ids2 flowing to the lower switch becomes close to the no-load state before zero crossing after the lower switch is turned on. The burstmode control unit 420 uses the ANDgate 425 to determine this condition, but the present invention is not limited to this.

SR 플립플롭(424)은 AND 게이트(425)의 출력 신호 및 제3 비교기(423)의 출력 신호(V3)에 따라 버스트 모드 개시 및 종료를 결정하는 제어 신호(V5)를 생성한다. 버스트 모드 제어부(420)의 SR 플립플롭(424)은 PWM 오실레이터부(410)의 SR 플립플롭(416)과 동일한 방식으로 논리 연산을 수행한다. 컨버터에 연결된 부하가 낮을수록, 컨버터의 출력 전압은 증가하고, 이 때 전류(IC3)는 높은 값을 가지며, 무부하 상태에 가까워진다. 그러면, 전류(IC3)에 의해 생성되는 전압 신호(VS2)는 임계 전압(VTH2)보다 크다. 결과적으로, 무부하 상태에 가까울 때, 하이 레벨의 신호(V4)가 SR 플립플롭(424)의 셋단(S)으로 입력되고, 로우 레벨의 신호(V3)가 SR 플립플롭(424)의 리셋단(R)에 입력되어, SR 플립플롭(424)은 하이 레벨의 신호(V5)를 생성한다. PWM 제어부(430)는 하이 레벨의 제어 신호(V5)에 따라 상측 스위치(101) 및 하측 스위치(102)의 스위칭 동작을 멈추게 한다. 감지 전압(VS1)은 전류(Ids2)의 제로 크로싱 포인트 이후, 접지 전압보다 크므로, AND 게이트(425)의 출력 신호(V4)는 로우 레벨이 된다. SR 플립플롭(424)의 셋단(S) 및 리셋단(R)에 입력되는 신호가 모두 로우 레벨이므로, SR 플립플롭(424)의 출력 신호는 유지된다. 스위칭 동작이 멈추면, 출력 전압(Vout)이 감소하고, 출력 전압의 감소에 따라 전류(IC3)가 감소하면, 전압 신호(VS2)의 크기가 감소하여 임계 전압(VTH2)보다 작아진다. 그러면, 제5 비교기(423)는 하이 레벨의 신호(V3)를 생성한다. SR 플립플롭(424)의 리셋단(R)에 하이 레벨의 신호(V3)가 입력되고, 셋단(S)에 로우 레벨의 신호(V4)가 입력되므로, 앞서 이야기 한 것과 같이, 로우 레벨의 제어 신호(V5)가 출력단(Q)를 통해 출력된다.The SR flip-flop 424 generates a control signal V5 that determines the start and end of the burst mode in accordance with the output signal of the ANDgate 425 and the output signal V3 of thethird comparator 423. The SR flip-flop 424 of the burstmode control unit 420 performs a logical operation in the same manner as the SR flip-flop 416 of thePWM oscillator unit 410. [ The lower the load connected to the converter, the more the output voltage of the converter increases, at which time the current (IC3) has a high value and approaches a no-load state. Then, the voltage signal VS2 generated by the current IC3 is larger than the threshold voltage VTH2. As a result, the high level signal V4 is input to the set S of theSR flip flop 424 and the low level signal V3 is input to the reset stage of the SR flip flop 424 R, and the SR flip-flop 424 generates a high-level signal V5. ThePWM control unit 430 stops the switching operation of theupper switch 101 and thelower switch 102 in accordance with the control signal V5 of the high level. Since the sense voltage VS1 is greater than the ground voltage after the zero crossing point of the current Ids2, the output signal V4 of the ANDgate 425 becomes low level. The output signal of the SR flip-flop 424 is held because the signals inputted to the set S and the reset terminal R of the SR flip-flop 424 are all at the low level. When the switching operation is stopped, when the output voltage Vout decreases and the current IC3 decreases as the output voltage decreases, the magnitude of the voltage signal VS2 decreases and becomes smaller than the threshold voltage VTH2. Then, thefifth comparator 423 generates the high-level signal V3. The high level signal V3 is input to the reset terminal R of theSR flip flop 424 and the low level signal V4 is input to the set terminal S, And the signal V5 is output through the output terminal Q. [

*PWM 제어부(430)는 인버터(431), 2 개의 시간 지연부(432, 433), 2 개의 NOR 게이트(434, 435), 상측 게이트 드라이브(436) 및 하측 게이트 드라이브(437)를 포함한다. 인버터(431)는 제1 오실레이터 신호(U3)를 반전시켜, 시간 지연부(432) 및 NOR 게이트(434)에 전달한다. 시간 지연부(432)는 반전된 제1 오실레이터 신호(/U3)를 소정 시간동안 지연시켜, NOR 게이트(434)로 전달한다. NOR 게이트(434)는 제어 신호(V5), 반전된 제1 오실레이터 신호(/U3) 및 반전된 제1 오실레이터 신호(U3)를 소정 기간 지연시킨 신호를 입력받아, 논리 연산을 수행하여 제어신호(VG1)를 생성하여 출력한다. NOR 게이트(434)는 입력 신호 모두가 로우 레벨일 때, 하이 레벨의 제어 신호(VG1)를 출력한다. 상측 스위치 게이트 드라이브(436)는 제어 신호(VG1)에 따라, 상측 스위치의 온/오프를 제어하는 게이트 제어 신호(Vgs1)를 생성하여, 출력단(OUT1)을 통해 출력한다. 시간 지연부(433)는 제1 오실레이터 신호(U3)를 소정 기간 동안 지연시켜, NOR 게이트(435)로 전달한다. NOR 게이트(435)는 제어 신호(V5), 제1 오실레이터 신호(U3) 및 제1 오실레이터 신호(U3)를 소정 기간 지연시킨 신호를 입력받아, 논리 연산을 수행하여 제어신호(VG2)를 생성하여 출력한다. NOR 게이트(435)는 입력 신호 모두가 로우 레벨일 때, 하이 레벨의 제어 신호(VG2)를 출력한다. 하측 스위치 게이트 드라이브(437)는 제어 신호(VG2)에 따라, 하측 스위치의 온/오프를 제어하는 게이트 제어 신호(Vgs2)를 생성하여, 출력단(OUT2)을 통해 출력한다.ThePWM control unit 430 includes an inverter 431, twotime delay units 432 and 433, two NORgates 434 and 435, anupper gate drive 436 and alower gate drive 437. The inverter 431 inverts the first oscillator signal U3 and transfers the inverted first oscillator signal U3 to thetime delay unit 432 and the NORgate 434. [ Thetime delay unit 432 delays the inverted first oscillator signal / U3 for a predetermined time period and transmits the delayed signal to the NORgate 434. [ The NORgate 434 receives a signal obtained by delaying the control signal V5, the inverted first oscillator signal / U3 and the inverted first oscillator signal U3 for a predetermined period of time, VG1). The NORgate 434 outputs a high level control signal VG1 when all of the input signals are at a low level. The upperswitch gate drive 436 generates a gate control signal Vgs1 for controlling on / off of the upper switch according to the control signal VG1 and outputs the gate control signal Vgs1 through the output terminal OUT1. Thetime delay unit 433 delays the first oscillator signal U3 for a predetermined period of time and transmits the delayed signal to the NORgate 435. [ The NORgate 435 receives a signal obtained by delaying the control signal V5, the first oscillator signal U3 and the first oscillator signal U3 by a predetermined period and performs a logical operation to generate a control signal VG2 Output. The NORgate 435 outputs a high level control signal VG2 when all the input signals are low level. The lowerswitch gate drive 437 generates a gate control signal Vgs2 for controlling on / off of the lower switch according to the control signal VG2 and outputs the gate control signal Vgs2 through the output terminal OUT2.

이하, 구체적인 동작에 대해서는 도 5를 참조하여 설명한다.Hereinafter, a specific operation will be described with reference to Fig.

도 5는 본 발명의 실시 예에 따른 스위치 제어부(400)의 신호를나타낸 파형도이다. 도 5는 본 발명의 실시 예에 따른 컨버터의 동작 설명을 위해, 부하가 점차적으로 감소하는 것으로 설정했을 때의 파형도이다.5 is a waveform diagram showing a signal of theswitch control unit 400 according to the embodiment of the present invention. 5 is a waveform diagram when the load is set to gradually decrease for explaining the operation of the converter according to the embodiment of the present invention.

도 5에 도시된 바와 같이, 신호(VCT)는 기준 전압(VR1)과 기준 전압(VR2) 사이를 주기적으로 상승 및 하강하는 파형을 가진다. 앞서 언급한 바와 같이, 출력 전압(Vout)에 따라 전류(IC)의 크기가 달라져, 신호(VCT)의 주기가 변한다. 신호(VCT)가 기준 전압(VR2)까지 감소하면, 제2 비교기(415)는 하이 레벨의 신호(U2)를 출력하고, SR 플립플롭(416)은 하이 레벨의 신호(U2)에 동기되어, 하이 레벨의 제2 오실레이터 신호(U4)를 출력한다. 시점(T1)에서, 제1 오실레이터 신호(U3)는 로우 레벨이 되어, NOR 게이트(435)에 입력되는 모든 신호는 로우 레벨이 되므로, 하측 스위치가 턴온된다. 그러면, 전류(Ids2)가 하측 스위치(102)를 흘러, 감지 전압(VS1)이 발생한다. 시점(T1)부터 시점(T2)까지 감지 전압은 음의 전압이므로, 신호(V2)는 이 구간에서 하이 레벨을 가진다. 시점(T3)에서, 신호(VCT)가 무부하 임계 전압(VTH1)까지 상승하면, 신호(V1)는 하이 레벨이 된다. 시점(T2)은 전류(Ids2)의 제로 크로싱 포인트에 대응하는 시점이다. 시점(T2)이후에, 신호(VCT)가 무부하 문턱 전압에 도달하므로, AND 게이트(425)로부터 출력되는 신호(V4)는 로우 레벨로 유지된다. SR 플립플롭(416)은 출력 상태를 유지하다가, 시점(T4)에서 신호(VCT)가 기준 전압(VR1)까지 상승하면, 하이 레벨의 제2 오실레이터 신호(U4)는 로우 레벨이 되고, 로우 레벨의 제1 오실레이터 신호(U3)는 하이 레벨이 된다. 그러면, 하측 스위치(102)는 턴오프되고, 감지 전압(VS1)은 발생하지 않는다. 시점(T4)부터 감소하던 신호(VCT)가 시점(T5)에서 무부하 임계 전압(VTH1)과 같아지면, 신호(V1)는 로우 레벨로 된다. 기간T11은 신호(VCT)의 한 주기로, 이와 같은 파형이 반복된다. 다만, 부하가 감소하므로, 출력 전압(Vout) 증가에 따라 신호(VCT)의 상승 및 하강 기울기가 증가하여 주기는 점점 감소한다. 기간(T12, T13)에서도 위에서 언급한 신호는 기간(T11)과 동일한 방식으로 발생한다. 다만, 부하가 감소함에 따라 까지 감소하면, 감지 전압(VS1)의 곡선 성분이 감소한다.As shown in Fig. 5, the signal VCT has a waveform that periodically rises and falls between the reference voltage VR1 and the reference voltage VR2. As described above, the magnitude of the current IC varies according to the output voltage Vout, and the period of the signal VCT changes. When the signal VCT decreases to the reference voltage VR2, thesecond comparator 415 outputs the high level signal U2 and theSR flip flop 416 synchronizes with the high level signal U2, And outputs a high-level second oscillator signal U4. At the point in time T1, the first oscillator signal U3 becomes low level, and all the signals inputted to the NORgate 435 become low level, so that the lower switch is turned on. Then, the current Ids2 flows through thelower switch 102, and the sensing voltage VS1 is generated. Since the sensing voltage from the time point T1 to the time point T2 is a negative voltage, the signal V2 has a high level in this period. At the time T3, when the signal VCT rises to the no-load threshold voltage VTH1, the signal V1 becomes high level. The time point T2 corresponds to the zero crossing point of the current Ids2. After the time point T2, since the signal VCT reaches the no-load threshold voltage, the signal V4 output from the ANDgate 425 is held at the low level. When the signal VCT rises to the reference voltage VR1 at the time point T4 while the SR flip-flop 416 maintains the output state, the high-level second oscillator signal U4 becomes low level, The first oscillator signal U3 becomes high level. Then, thelower switch 102 is turned off, and the sense voltage VS1 is not generated. When the signal VCT decreasing from the time point T4 becomes equal to the no-load threshold voltage VTH1 at the time point T5, the signal V1 becomes low level. The period T11 is a cycle of the signal VCT, and such waveforms are repeated. However, since the load decreases, the rising and falling slopes of the signal VCT increase with the increase of the output voltage Vout, and the period gradually decreases. In the periods T12 and T13, the above-mentioned signal occurs in the same manner as the period T11. However, if the load is decreased as the load decreases, the curve component of the sense voltage VS1 decreases.

기간(T14)에서는 부하가 매우 감소하여, 신호(VCT)가 무부하 문턱 전압(VTH1)에 도달한 시점(T6)이 감지 전압(VS1)의 제로 크로싱 지점인 시점(T7)보다 앞선다. 시점(T6)부터시점(T7)까지의 기간 동안, AND 게이트(425)에 입력되는 신호(V1, U4, V2) 모두가 하이 레벨이므로, 이 기간 동안 신호(V4)는 하이 레벨이 된다. 하이 레벨의 신호(V4)에 동기되어, SR 플립플롭(424)은 하이 레벨의 제어 신호(V5)를 출력한다. 그러면, NOR 게이트(434, 435)는 로우 레벨의 신호를 출력하여 상측 스위치(101) 및 하측 스위치(102)는 스위칭 동작을 하지 않고, 턴오프 상태로 유지된다.The load is greatly reduced in the period T14 and the time T6 at which the signal VCT reaches the no-load threshold voltage VTH1 is higher than the time T7 which is the zero crossing point of the sense voltage VS1. During the period from the time point T6 to the time point T7 all of the signals V1, U4 and V2 inputted to the ANDgate 425 are at the high level and the signal V4 becomes high level during this period. In synchronization with the high-level signal V4, the SR flip-flop 424 outputs a high-level control signal V5. Then, the NORgates 434 and 435 output a low-level signal, so that theupper switch 101 and thelower switch 102 do not perform a switching operation and are maintained in a turned-off state.

이와 같이, 본 발명은 무부하 상태에 가까워질 수록, 전류(Ids2)의 자화 전류 성분 만이 남아, 제로 크로싱 포인트가 시간 축에서 오른쪽으로 이동한다는 특성을 이용하여, 버스트 모드를 제어한다. 결과적으로, 본 발명은 컨버터의 스위치에 흐르는 전류 파형을 이용하여 버스트 모드의 개시 및 종료를 제어할 수 있다.As described above, the present invention controls the burst mode by using the characteristic that the magnetization current component of the current Ids2 remains only as it approaches the no-load state, and the zero crossing point moves to the right in the time axis. As a result, the present invention can control the start and end of the burst mode using the current waveform that flows through the switch of the converter.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

100: 구형파 생성부(square wave generator)
200: 전압 공급부
300: 피드백 정보 생성부
400: 스위치 제어부100: Square wave generator
200:
300: feedback information generating unit
400: Switch control section

Claims (12)

Translated fromKorean

적어도 하나의 스위치를 이용하여 입력 신호를 구형파 신호로 변환하는 구형파 생성부,
상기 구형파 신호를 전달받아, 출력 전압을 생성하는 전압 공급부, 및
상기 출력 전압에 따라 주기가 변하는 제1 신호를 생성하고, 상기 제1 신호를 이용하여 상기 스위치의 스위칭 동작을 제어하며, 상기 출력 전압, 상기 스위치에 흐르는 제1 전류, 및 상기 제 1 신호 각각의 레벨을 감지하고, 감지 결과에 따라 버스트 모드를 제어하는 스위치 제어부를 포함하고,
상기 스위치 제어부는,
상기 출력 전압에 대응하는 가변 전류를 생성하고, 상기 가변 전류를 이용하여 상기 제1 신호를 생성하며, 상기 제1 신호와 동일한 주기를 가지는 제1 오실레이터 신호 및 제2 오실레이터 신호를 생성하는 PWM 오실레이터,
상기 제1 신호, 상기 제2 오실레이터 신호, 상기 제1 전류에 대응하는 감지 신호 및 상기 가변 전류에 대응하는 제2 전류를 전달받고, 상기 버스트 모드의 개시 및 종료를 제어하는 버스트 모드 제어부, 및
상기 제1 오실레이터 신호에 따라 상기 스위치의 스위칭 동작을 제어하며, 상기 버스트 모드 동안, 상기 스위치의 스위칭 동작을 정지시키는 PWM 제어부를 포함하는 컨버터.A square wave generator for converting an input signal into a square wave signal using at least one switch,
A voltage supply unit receiving the square wave signal and generating an output voltage,
And a control circuit for controlling the switching operation of the switch by using the first signal to control a switching operation of the output voltage, a first current flowing to the switch, And a switch control unit for controlling the burst mode according to the detection result,
The switch control unit,
A PWM oscillator for generating a variable current corresponding to the output voltage, generating the first signal using the variable current, generating a first oscillator signal and a second oscillator signal having the same period as the first signal,
A burst mode control unit receiving the first signal, the second oscillator signal, a sensing signal corresponding to the first current, and a second current corresponding to the variable current, and controlling the start and end of the burst mode;
And a PWM control unit for controlling the switching operation of the switch in accordance with the first oscillator signal and for stopping the switching operation of the switch during the burst mode.제1항에 있어서,
상기 PWM 오실레이터는,
커패시터,
상기 가변 전류를 복사하여 제3 전류 및 제4 전류를 각각 생성하는 제1 및 제2 종속 전류원, 및
상기 커패시터의 충방전을 제어하는 스위치를 포함하고,
상기 스위치가 오프이면, 상기 제3 전류에 의해 상기 커패시터는 충전되고,상기 스위치가 온되면 상기 제4 전류에 의해 상기 커패시터가 방전되며, 상기 제1 신호는 상기 커패시터에 충전된 전압에 대응하는 신호인 컨버터.The method according to claim 1,
The PWM oscillator includes:
Capacitors,
First and second dependent current sources for respectively generating a third current and a fourth current by radiating the variable current,
And a switch for controlling charging and discharging of the capacitor,
Wherein the capacitor is charged by the third current when the switch is off and the capacitor is discharged by the fourth current when the switch is on and the first signal is a signal corresponding to the voltage charged in the capacitor, In converter.제2항에 있어서,
상기 PWM 오실레이터는,
상기 제1 신호를 제1 기준 전압과 비교하는 제1 비교기,
상기 제1 신호를 제2 기준 전압과 비교하는 제2 비교기, 및
상기 제1 비교기 및 제2 비교기의 출력 신호를 입력받고, 상기 제1 신호가 상기 제1 기준 전압 또는 제2 기준 전압과 같아지면, 상기 제1 오실레이터 신호 및 상기 제2 오실레이터 신호의 레벨을 바꾸는 SR 플립플롭
을 더 포함하는 컨버터.3. The method of claim 2,
The PWM oscillator includes:
A first comparator for comparing the first signal with a first reference voltage,
A second comparator for comparing the first signal with a second reference voltage,
A first comparator and a second comparator for receiving the output signal of the first comparator and the second comparator, and when the first signal is equal to the first reference voltage or the second reference voltage, Flip flop
≪ / RTI >제1항에 있어서,
상기 버스트 모드 제어부는,
상기 제1 신호와 제1 기준값을 비교하는 제1 비교기,
상기 감지 신호와 제1 임계값을 비교하는 제2 비교기,
상기 제2 전류에 대응하는 제2 신호를 제2 기준값과 비교하는 제3 비교기 및
상기 제1 내지 제3 비교기의 출력 신호 및 상기 제2 오실레이터 신호에 따라 버스트 모드의 개시 및 종료를 결정하는 논리 연산부를 포함하며,
상기 논리 연산부는 상기 제1 신호가 상기 제1 기준값보다 크고, 상기 제2 오실레이터 신호가 제1 레벨이며, 상기 감지 신호가 상기 제1 임계값보다 작으면 버스트 모드를 개시하기 위한 제어 신호를 생성하고, 상기 제3 비교기의 출력 신호가 제2 레벨이면 상기 버스트 모드를 종료시키기 위한 제어 신호를 생성하는 컨버터.The method according to claim 1,
Wherein the burst mode control unit comprises:
A first comparator for comparing the first signal with a first reference value,
A second comparator for comparing the sense signal with a first threshold value,
A third comparator for comparing a second signal corresponding to the second current with a second reference value,
And a logic operation unit for determining start and end of the burst mode in accordance with the output signals of the first to third comparators and the second oscillator signal,
The logic operation unit generates a control signal for starting the burst mode when the first signal is larger than the first reference value, the second oscillator signal is the first level, and the detection signal is smaller than the first threshold value And generates a control signal for terminating the burst mode if the output signal of the third comparator is at a second level.제4항에 있어서,
상기 논리 연산부는,
AND 게이트 및SR 플립플롭을 포함하고, 상기 제1 및 제2 레벨은 하이 레벨이며, 상기 AND 게이트는 상기 제1 및 제2 비교기의 출력 신호 및 상기 제2 오실레이터 신호를 입력받고, 곱 연산을 수행하며, 그 결과에 따라 결정된 신호가 상기 상기 SR 플립플롭의 제1 단에 입력되며, 상기 제3 비교기의 출력 신호가 상기 SR 플립플롭의 제2 단에 입력되는 컨버터.5. The method of claim 4,
Wherein the logical operation unit comprises:
An AND gate and an SR flip-flop, wherein the first and second levels are at a high level and the AND gate receives the output signal of the first and second comparators and the second oscillator signal and performs a multiplication operation And a signal determined according to the result is input to the first stage of the SR flip-flop, and the output signal of the third comparator is input to the second stage of the SR flip-flop.제4항에 있어서,
상기 제2 전류는 상기 가변 전류를 복사하여 생성하며, 상기 제2 신호는 상기 제2 전류가 저항에 흐를 때 발생하는 전압 신호인 컨버터.5. The method of claim 4,
Wherein the second current is generated by copying the variable current and the second signal is a voltage signal that occurs when the second current flows through the resistor.제1항에 있어서,
상기 PWM 제어부는,
상기 제1 오실레이터 신호를 입력받아, 소정 시간 지연시켜 출력하는 시간 지연부 및
상기 시간 지연부의 출력 신호, 상기 제1 오실레이터 신호 및 상기 버스트 모드에 대응하는 제어 신호를 입력받아 상기 스위치의 스위칭 동작을 제어하기 위한 신호를 생성하는 논리 연산부를 포함하는 컨버터.The method according to claim 1,
Wherein the PWM control unit comprises:
A time delay unit receiving the first oscillator signal and outputting the delayed signal after a predetermined time;
And a logic operation unit for receiving the output signal of the time delay unit, the first oscillator signal, and the control signal corresponding to the burst mode to generate a signal for controlling the switching operation of the switch.제7항에 있어서,
상기 논리 연산부는,
상기 제1 신호가 가장 낮은 값에 도달하는 제1 시점에 동기되어 상기 제1 오실레이터 신호가 제1 레벨이 되고, 버스트 모드가 아닐 때, 상기 제1 시점으로부터 상기 소정 시간만큼 지연된 시점에 상기 스위치를 턴온시키기 위한 신호를 생성하는 컨버터.8. The method of claim 7,
Wherein the logical operation unit comprises:
The first oscillator signal is at a first level in synchronization with a first time point at which the first signal reaches a lowest value, and when the first oscillator signal is not in a burst mode, A converter that generates a signal to turn on.제1항에 있어서,
상기 구형파 생성부는,
제1 스위치 및 제2 스위치를 포함하고, 상기 제1 스위치와 제2 스위치는 교대로 스위칭 동작하며,
상기 전압 공급부는,
상기 구형파 생성부로부터 입력되는 구형파 신호에 따라 공진하는 공진부 및상기 공진부의 출력 신호를 정류하여 출력 전압을 생성하는 정류부를 포함하는 컨버터.The method according to claim 1,
The square-
A first switch and a second switch, wherein the first switch and the second switch are alternately switched,
Wherein the voltage supply unit includes:
And a rectifying section for rectifying an output signal of the resonance section to generate an output voltage.제9항에 있어서,
상기 출력 전압을 감지하는 전압 검출 다이오드 및
상기 전압 검출 다이오드의 발광량에 대응하는 전류가 흐르는 제1 트랜지스터를 포함하는 피드백 생성부를 더 포함하는 컨버터.10. The method of claim 9,
A voltage detection diode for sensing the output voltage;
And a feedback transistor including a first transistor through which a current corresponding to a light emission amount of the voltage detection diode flows.제10항에 있어서,
상기 스위치 제어부는,
상기 제1 트랜지스터에 흐르는 전류에 대응하여 가변하는 전류를 이용하여 상기 제1 신호를 생성하는 컨버터.11. The method of claim 10,
The switch control unit,
And generates the first signal by using a current varying in accordance with a current flowing in the first transistor.적어도 하나의 스위치를 포함하며, 상기 스위치의 스위칭 동작에 따라 입력신호를 출력 신호로 변환시키는 컨버터의 구동 방법에 있어서,
상기 출력 신호에 대응하는 가변 전류를 생성하는 단계;
상기 가변 전류를 이용하여 제1 신호를 생성하는 단계;
상기 제1 신호를 이용하여 상기 스위치의 스위칭 동작을 제어하는 단계;
상기 제1 신호의 레벨과 제1 임계 값을 비교한 결과, 상기 스위치에 흐르는 제2 신호와 제1 기준 값을 비교한 결과, 및 상기 출력 신호에 대응하는 신호와 제2 기준 값을 비교한 결과에 기초하여 버스트 모드를 제어하는 단계
를 포함하는 컨버터 구동 방법.
A method of driving a converter including at least one switch and converting an input signal into an output signal in response to a switching operation of the switch,
Generating a variable current corresponding to the output signal;
Generating a first signal using the variable current;
Controlling a switching operation of the switch using the first signal;
Comparing a level of the first signal with a first threshold value and comparing a second signal flowing through the switch with a first reference value and comparing a signal corresponding to the output signal with a second reference value, Controlling the burst mode based on the burst mode
/ RTI >

Images