KR20140097782A - Liquid Crystal Display Device and Method of manufacturing the sames - Google Patents

Abstract

Translated fromKorean

본 발명은, 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함하여 이루어진 제1 기판; 상기 제1 기판과 마주하는 제2 기판; 상기 제1 기판과 제2 기판 사이에 형성된 액정층; 상기 제1 기판 상의 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 각각에 형성된 박막 트랜지스터; 및 상기 제1 기판 상에 형성된 컬러 필터층을 포함하여 이루어지고, 상기 컬러 필터층은 상기 적색 화소 내에 형성된 적색 컬러 필터, 상기 녹색 화소 내에 형성된 녹색 컬러 필터 및 상기 청색 화소 내에 형성된 청색 컬러 필터로 이루어지고, 상기 컬러 필터층은 상기 제1 기판 상의 절연막 내에 구비된 단차 보상홀 내에 형성된 것을 특징으로 하는 액정표시장치 및그 제조방법에 관한 것이다.The present invention provides a liquid crystal display comprising: a first substrate including a red pixel, a green pixel, a blue pixel, and a white pixel; A second substrate facing the first substrate; A liquid crystal layer formed between the first substrate and the second substrate; A thin film transistor formed on each of the red pixel, the green pixel, the blue pixel, and the white pixel on the first substrate; And a color filter layer formed on the first substrate, wherein the color filter layer comprises a red color filter formed in the red pixel, a green color filter formed in the green pixel, and a blue color filter formed in the blue pixel, And the color filter layer is formed in the step difference compensation hole provided in the insulating film on the first substrate, and a method of manufacturing the same.

Description

Translated fromKorean

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Method of manufacturing the sames}[0001] The present invention relates to a liquid crystal display device and a manufacturing method thereof,

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 컬러 필터가 박막 트랜지스터 기판 상에 형성된 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which a color filter is formed on a thin film transistor substrate and a method of manufacturing the same.

액정표시장치(Liquid Crystal Display Device)는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide variety of applications ranging from notebook computers, monitors, spacecrafts and aircraft to the advantages of low power consumption and low power consumption and portable use.

액정표시장치는 상부 기판, 하부 기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 상기 액정층의 배열 상태가 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.The liquid crystal display device includes an upper substrate, a lower substrate, and a liquid crystal layer formed between the two substrates. The alignment of the liquid crystal layer is adjusted according to whether an electric field is applied or not, Device.

일반적으로, 상기 상부 기판 상에는 컬러 필터가 형성되어 있기 때문에 상기 상부 기판을 컬러 필터 기판이라고 칭하기도 한다. 또한, 상기 하부 기판 상에는 박막 트랜지스터가 형성되어 있기 때문에 상기 하부 기판을 박막 트랜지스터 기판이라고 칭하기도 한다.Generally, since the color filter is formed on the upper substrate, the upper substrate may be referred to as a color filter substrate. In addition, since the thin film transistor is formed on the lower substrate, the lower substrate may be referred to as a thin film transistor substrate.

그러나, 이와 같이 컬러 필터 기판과 박막 트랜지스터 기판을 이용한 액정표시장치는 별도의 제조 공정 라인을 통해서 컬러 필터 기판과 박막 트랜지스터 기판을 각각 제조한 후 양 기판을 합착하게 되므로 제조 공정을 단순화하는데 한계가 있다. 따라서, 제조 공정을 보다 단순화하기 위해서 컬러 필터를 박막 트랜지스터 기판 상에 형성하는 소위 COT(Color On TFT) 구조의 액정표시장치가 고안된 바 있다.However, the liquid crystal display device using the color filter substrate and the thin film transistor substrate has a limitation in simplifying the manufacturing process since the color filter substrate and the thin film transistor substrate are separately manufactured through separate manufacturing process lines, . Therefore, a so-called COT (Color On TFT) structure liquid crystal display device has been devised in which a color filter is formed on a thin film transistor substrate in order to simplify the manufacturing process.

이하 도면을 참조로 종래의 COT 구조의 액정표시장치(이하, 'COT 구조의 액정표시장치'를 '액정표시장치'로 약칭함)에 대해서 설명하기로 한다.Hereinafter, a liquid crystal display device of a conventional COT structure (hereinafter, a liquid crystal display device of a COT structure is abbreviated as a liquid crystal display device) will be described with reference to the drawings.

도 1a는 종래의 액정표시장치를 구성하는 하부 기판의 개략적인 평면도이고, 도 1b는 종래의 액정표시장치의 개략적인 단면도로서, 이는 도 1a의 I-I라인의 단면에 해당한다.1A is a schematic plan view of a lower substrate constituting a conventional liquid crystal display device, and FIG. 1B is a schematic cross-sectional view of a conventional liquid crystal display device, which corresponds to a cross-section of a line I-I in FIG. 1A.

도 1a에서 알 수 있듯이, 종래의 하부 기판(10) 상에는 게이트 라인(11) 및 데이터 라인(13)이 형성되어 있다.As shown in FIG. 1A, agate line 11 and adata line 13 are formed on a conventionallower substrate 10.

상기 게이트 라인(11)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(13)은 세로 방향으로 배열되어 있다. 이와 같이 서로 교차 배열되어 있는 게이트 라인(11) 및 데이터 라인(13)에 의해서 복수 개의 화소가 정의된다. 상기 복수 개의 화소는 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소로 이루어진다.Thegate lines 11 are arranged in the horizontal direction, and thedata lines 13 are arranged in the vertical direction. A plurality of pixels are defined by thegate line 11 and thedata line 13 which are arranged so as to cross each other. The plurality of pixels includes a red (R) pixel, a green (G) pixel, and a blue (B) pixel.

한편, 도시하지는 않았지만, 상기 게이트 라인(11)과 데이터 라인(13)이 교차하는 영역에 박막 트랜지스터가 형성되어 있고, 상기 박막 트랜지스터는 화소 전극과 연결되어 있다.Though not shown, a thin film transistor is formed in a region where thegate line 11 and thedata line 13 intersect, and the thin film transistor is connected to the pixel electrode.

도 1b에서 알 수 있듯이, 종래의 액정표시장치는, 하부 기판(10), 상부 기판(20), 및 상기 양 기판(10, 20) 사이에 형성된 액정층(30)을 포함하여 이루어진다.1B, the conventional liquid crystal display device includes alower substrate 10, anupper substrate 20, and aliquid crystal layer 30 formed between thesubstrates 10 and 20.

상기 하부 기판(10) 상에는, 보다 구체적으로, 상기 상부 기판(20)과 마주하는 상기 하부 기판(10)의 상면 상에는 제1 절연막(12)이 형성되어 있고, 상기 제1 절연막(12) 상에는 데이터 라인(13)이 형성되어 있고, 상기 데이터 라인(13) 상에는 제2 절연막(14)이 형성되어 있고, 상기 제2 절연막(14) 상에는 컬러 필터층(15)이 형성되어 있다. 상기 컬러 필터층(15)은 화소 별로 형성된 적색(R) 컬러 필터, 녹색(G) 컬러 필터, 및 청색(B) 컬러로 이루어진다. 상기 컬러 필터층(15) 상에는 제3 절연막(16)이 형성되어 있고, 상기 제3 절연막(16) 상에는 화소 전극(17) 및 공통 전극(18)이 형성되어 있다.More specifically, a firstinsulating layer 12 is formed on the upper surface of thelower substrate 10 facing theupper substrate 20, and on the firstinsulating layer 12, A second insulating film 14 is formed on thedata line 13 and a color filter layer 15 is formed on the second insulating film 14. In this case, The color filter layer 15 is composed of a red (R) color filter, a green (G) color filter, and a blue (B) color formed for each pixel. A third insulating film 16 is formed on the color filter layer 15 and apixel electrode 17 and a common electrode 18 are formed on the third insulating film 16.

상기 상부 기판(20) 상에는, 보다 구체적으로, 상기 하부 기판(10)과 마주하는 상기 상부 기판(20)의 하면 상에는 컬러 필터층이 형성되지 않고, 따라서, 상기 상부 기판(20)의 하면 상에는 아무런 구성이 형성되지 않을 수 있다.More specifically, a color filter layer is not formed on the lower surface of theupper substrate 20 facing thelower substrate 10 on theupper substrate 20, May not be formed.

이와 같이 종래의 액정표시장치는 상기 하부 기판(10) 상에 박막 트랜지스터 및 컬러 필터층(15)이 함께 형성되어 있고 상기 상부 기판(10) 상에는 아무런 구성이 형성되지 않을 수 있기 때문에, 상기 상부 기판(10)의 제조 공정이 단순화되는 장점이 있다.As such, in the conventional liquid crystal display device, since the thin film transistor and the color filter layer 15 are formed on thelower substrate 10 and no structure is formed on theupper substrate 10, 10) can be simplified.

그러나, 이와 같은 종래의 액정표시장치는 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소의 조합으로 이루어져 있기 때문에, 상기 적색(R) 화소 내에 형성된 적색(R) 컬러 필터, 상기 녹색(G) 화소 내에 형성된 녹색(G) 컬러 필터, 및 상기 청색(B) 화소 내에 형성된 청색(B) 컬러로 인해서 광투과율이 저하되고, 그에 따라 휘도를 향상시키는데 한계가 있다.However, since such a conventional liquid crystal display device is composed of a combination of red (R) pixels, green (G) pixels and blue (B) pixels, a red (R) color filter, The green (G) color filter formed in the green (G) pixel and the blue (B) color formed in the blue (B) pixel are lowered in light transmittance and there is a limit to improve the luminance accordingly.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 광투과율이 증가되어 휘도가 향상되는 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device having improved light transmittance and improved brightness and a method of manufacturing the same.

본 발명은 상기 목적을 달성하기 위해서, 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함하여 이루어진 제1 기판; 상기 제1 기판과 마주하는 제2 기판; 상기 제1 기판과 제2 기판 사이에 형성된 액정층; 상기 제1 기판 상의 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 각각에 형성된 박막 트랜지스터; 및 상기 제1 기판 상에 형성된 컬러 필터층을 포함하여 이루어지고, 상기 컬러 필터층은 상기 적색 화소 내에 형성된 적색 컬러 필터, 상기 녹색 화소 내에 형성된 녹색 컬러 필터 및 상기 청색 화소 내에 형성된 청색 컬러 필터로 이루어지고, 상기 컬러 필터층은 상기 제1 기판 상의 절연막 내에 구비된 단차 보상홀 내에 형성된 것을 특징으로 하는 액정표시장치를 제공한다.According to an aspect of the present invention, there is provided a liquid crystal display comprising: a first substrate including a red pixel, a green pixel, a blue pixel, and a white pixel; A second substrate facing the first substrate; A liquid crystal layer formed between the first substrate and the second substrate; A thin film transistor formed on each of the red pixel, the green pixel, the blue pixel, and the white pixel on the first substrate; And a color filter layer formed on the first substrate, wherein the color filter layer comprises a red color filter formed in the red pixel, a green color filter formed in the green pixel, and a blue color filter formed in the blue pixel, And the color filter layer is formed in the step difference compensation hole provided in the insulating film on the first substrate.

본 발명은 또한, 제1 기판 상에 제1 절연막층을 형성하고, 상기 제1 절연막층 상에 소스 전극 및 드레인 전극을 형성하는 공정; 상기 소스 전극 및 드레인 전극 상에 제2 절연막층을 형성하고, 상기 제2 절연막층 상에 포토 레지스트 패턴을 형성하는 공정; 상기 포토 레지스트 패턴을 마스크로 하여 상기 제2 절연막층 및 제1 절연막층을 식각하여, 상기 제1 기판이 노출되도록 단차 보상홀을 구비한 제2 절연막 및 제1 절연막을 형성하는 공정; 상기 단차 보상홀 내에 컬러 필터층을 형성하는 공정; 및 액정층을 사이에 두고 상기 제1 기판과 제2 기판을 합착하는 공정을 포함하여 이루어진 액정표시장치의 제조방법을 제공한다.The present invention also provides a method of manufacturing a semiconductor device, comprising: forming a first insulating film layer on a first substrate; forming a source electrode and a drain electrode on the first insulating film layer; Forming a second insulating film layer on the source electrode and the drain electrode, and forming a photoresist pattern on the second insulating film layer; Etching the second insulating film layer and the first insulating film layer using the photoresist pattern as a mask to form a second insulating film and a first insulating film having step difference compensation holes so that the first substrate is exposed; Forming a color filter layer in the step difference compensation hole; And bonding the first substrate and the second substrate to each other with the liquid crystal layer interposed therebetween.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.According to the present invention as described above, the following effects can be obtained.

본 발명의 액정표시장치는 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소, 및 백색(W) 화소의 조합으로 이루어지고, 상기 백색(W) 화소 내에는 컬러 필터가 형성되지 않기 때문에, 종래에 비하여 컬러 필터로 인한 광투과율 저하 문제가 줄어든다. 따라서, 본 발명의 액정표시장치는 광투과율이 증가되어 휘도가 향상될 수 있다.The liquid crystal display device of the present invention comprises a combination of red (R) pixel, green (G) pixel, blue (B) pixel and white (W) pixel, and a color filter is not formed in the white The problem of lowering the light transmittance due to the color filter is reduced compared with the conventional case. Therefore, the liquid crystal display of the present invention can increase the light transmittance and improve the brightness.

또한, 본 발명의 액정표시장치에 따르면, 컬러 필터층이 적색(R), 녹색(G), 및 청색(B) 화소 내의 단차 보상홀 내에 형성되기 때문에, 컬러 필터층이 형성되어 있는 적색(R), 녹색(G), 및 청색(B) 화소와 컬러 필터층이 형성되지 않은 백색(W) 화소 사이에 단차가 최소화될 수 있다.Further, according to the liquid crystal display of the present invention, since the color filter layer is formed in the step difference compensation hole in the red (R), green (G), and blue (B) pixels, Green (G), and blue (B) pixels and white (W) pixels in which no color filter layer is formed can be minimized.

도 1a는 종래의 액정표시장치를 구성하는 하부 기판의 개략적인 평면도이고, 도 1b는 종래의 액정표시장치의 개략적인 단면도로서, 이는 도 1a의 I-I라인의 단면에 해당한다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(100)의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 도 2의 I-I라인의 단면에 해당한다.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 도 2의 I-I라인의 단면에 해당한다.
도 5는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(100)의 보다 상세한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 액정표시장치의 단면도로서, 이는 도 5의 I-I라인의 단면에 해당한다.
도 7a 내지 도 7g는 본 발명의 일 실시예에 따른 액정표시장치의 제조 공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 6에 따른 액정표시장치의 제조 공정에 관한 것이다.FIG. 1A is a schematic plan view of a lower substrate constituting a conventional liquid crystal display device, and FIG. 1B is a schematic cross-sectional view of a conventional liquid crystal display device, which corresponds to a cross-section of a line II in FIG. 1A.
2 is a schematic plan view of afirst substrate 100 constituting a liquid crystal display device according to an embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a liquid crystal display device according to an embodiment of the present invention, which corresponds to a cross section of line II in FIG.
FIG. 4 is a schematic cross-sectional view of a liquid crystal display device according to another embodiment of the present invention, which corresponds to a cross section of the line II in FIG.
5 is a more detailed plan view of afirst substrate 100 constituting a liquid crystal display device according to an embodiment of the present invention.
FIG. 6 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention, which corresponds to the cross section of the line II in FIG.
7A to 7G are schematic process sectional views illustrating a manufacturing process of a liquid crystal display device according to an embodiment of the present invention, which relates to the manufacturing process of the liquid crystal display device according to FIG.

본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면 또는 하면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.The term "on " as used herein is meant to encompass not only the case where a configuration is formed directly on top or bottom of another configuration, but also the case where a third configuration is interposed between these configurations.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(100)의 개략적인 평면도이다.2 is a schematic plan view of afirst substrate 100 constituting a liquid crystal display device according to an embodiment of the present invention.

도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 제1 기판(100) 상에는 게이트 라인(110) 및 데이터 라인(130)이 형성되어 있다.As shown in FIG. 2, agate line 110 and adata line 130 are formed on afirst substrate 100 according to an embodiment of the present invention.

상기 게이트 라인(110)은 제1 방향, 예로서 가로 방향으로 배열되어 있고, 상기 데이터 라인(130)은 제1 방향과 상이한 제2 방향, 예로서 세로 방향으로 배열되어 있다. 이와 같이 서로 교차 배열되어 있는 게이트 라인(110) 및 데이터 라인(130)에 의해서 복수 개의 화소가 정의된다. 도면에는 상기 데이터 라인(130)이 곧은 직선 형태로 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 데이터 라인(130)이 굽은(bent) 직선 형태로 형성될 수도 있다.Thegate lines 110 are arranged in a first direction, for example, in a lateral direction, and thedata lines 130 are arranged in a second direction different from the first direction, for example, longitudinal direction. A plurality of pixels are defined by thegate line 110 and thedata line 130 which are arranged so as to cross each other. Although thedata lines 130 are formed in a straight line shape in the drawing, thedata lines 130 may be formed in a bent straight line.

한편, 도시하지는 않았지만, 상기 게이트 라인(110)과 데이터 라인(130)이 교차하는 영역에는 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터는 화소 전극과 연결된다.Though not shown, a thin film transistor is formed in a region where thegate line 110 and thedata line 130 intersect, and the thin film transistor is connected to the pixel electrode.

상기 복수 개의 화소는 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소, 및 백색(W) 화소를 포함하여 이루어진다. 도면에는, 각각의 행(row)에서, 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소 및 백색(W) 화소가 그 순서대로 배열된 모습이 도시되어 있지만, 반드시 그와 같은 배열로 한정되는 것은 아니고, 당업계에 공지된 다양한 배열 형태로 변경될 수 있다.The plurality of pixels include a red (R) pixel, a green (G) pixel, a blue (B) pixel, and a white (W) pixel. Although the figure shows a red (R) pixel, a green (G) pixel, a blue (B) pixel and a white (W) pixel arranged in that order in each row, The present invention is not limited to an array, and may be changed into various arrangements known in the art.

도 3은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 도 2의 I-I라인의 단면에 해당한다.FIG. 3 is a schematic cross-sectional view of a liquid crystal display according to an embodiment of the present invention, which corresponds to a cross section taken along line I-I of FIG.

도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는, 제1 기판(100), 제2 기판(200), 및 상기 양 기판(100, 200) 사이에 형성된 액정층(300)을 포함하여 이루어진다.3, the liquid crystal display according to an exemplary embodiment of the present invention includes afirst substrate 100, asecond substrate 200, and a liquid crystal layer 300 ).

상기 제1 기판(100) 상에는, 보다 구체적으로, 상기 제2 기판(200)과 마주하는 상기 제1 기판(100)의 일면 상에는 제1 절연막(120), 데이터 라인(130), 제2 절연막(140), 컬러 필터층(150), 제3 절연막(160), 화소 전극(170) 및 공통 전극(180)이 형성되어 있다.More specifically, afirst insulating layer 120, adata line 130, and a second insulating layer (not shown) are formed on one surface of thefirst substrate 100 facing thesecond substrate 200 on thefirst substrate 100, Acolor filter layer 150, a thirdinsulating film 160, apixel electrode 170, and acommon electrode 180 are formed.

상기 제1 절연막(120)은 상기 제1 기판(100)의 일면 상에 전체적으로 형성되어 있다.The first insulatinglayer 120 is formed entirely on one surface of thefirst substrate 100.

상기 데이터 라인(130)은 상기 제1 절연막(120) 상에 패턴 형성되어 있다. 일측의 데이터 라인(130)과 타측의 데이터 라인(130) 사이 영역에 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소, 또는 백색(W) 화소가 형성된다.Thedata line 130 is patterned on the firstinsulating layer 120. A red (R) pixel, a green (G) pixel, a blue (B) pixel, or a white (W) pixel is formed in a region between onedata line 130 and theother data line 130.

상기 제2 절연막(140)은 상기 데이터 라인(130) 상에 형성된다. 특히, 상기 제2 절연막(140)은 상기 제1 기판(100)의 일면 상에 전체적으로 형성되어 있다.The secondinsulating layer 140 is formed on thedata line 130. In particular, the secondinsulating layer 140 is formed on the entire surface of thefirst substrate 100.

상기 컬러 필터층(150)은 상기 제2 절연막(140) 상에 형성된다. 상기 컬러 필터층(150)은 적색(R) 화소 내에 형성된 적색(R) 컬러 필터, 녹색(G) 화소 내에 형성된 녹색(G) 컬러 필터, 및 청색(B) 화소 내에 형성된 청색(B) 컬러를 포함하여 이루어진다. 상기 백색(W) 화소 내에는 상기 컬러 필터층(150)이 형성되지 않는다.Thecolor filter layer 150 is formed on the secondinsulating layer 140. Thecolor filter layer 150 includes a red (R) color filter formed in a red (R) pixel, a green (G) color filter formed in a green (G) pixel, and a blue . Thecolor filter layer 150 is not formed in the white (W) pixel.

이와 같이, 본 발명의 액정표시장치는 적색(R) 화소, 녹색(G) 화소, 청색(B) 화소, 및 백색(W) 화소의 조합으로 이루어지고, 상기 백색(W) 화소 내에는 컬러 필터층(150)이 형성되지 않기 때문에, 종래에 비하여 컬러 필터로 인한 광투과율 저하 문제가 줄어든다.As described above, the liquid crystal display of the present invention comprises a combination of red (R), green (G), blue (B) and white (W) pixels, The problem of lowering the light transmittance due to the color filter is reduced compared with the related art.

상기 제3 절연막(160)은 상기 컬러 필터층(150) 상에 형성된다. 특히, 상기 제3 절연막(160)은 상기 제1 기판(100)의 일면 상에 전체적으로 형성되어 있다.The thirdinsulating layer 160 is formed on thecolor filter layer 150. Particularly, the third insulatinglayer 160 is formed on the entire surface of thefirst substrate 100.

상기 화소 전극(170) 및 공통 전극(180)은 상기 제3 절연막(160) 상에 패턴 형성되어 있다. 상기 화소 전극(170) 및 공통 전극(180)은 서로 평행하게 배열되어 있어 양자 사이에 수평 전계가 형성되고, 그와 같은 수평 전계에 의해서 상기 액정층(300)의 배열방향이 조절될 수 있다. 이와 같이, 수평 전계에 의해서 상기 액정층(300)의 배열방향이 조절되는 액정표시장치를 수평 전계(In-plane Switching) 모드 액정표시장치라고 칭하며, 본 발명에 따른 액정표시장치는 당업계에 공지된 다양한 형태의 수평 전계 모드 액정표시장치를 포함한다. 즉, 도면에는 상기 화소 전극(170)과 공통 전극(180)이 상기 제3 절연막(160) 상에 패턴 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 화소 전극(170)과 공통 전극(180)이 서로 상이한 층에 형성될 수도 있다.Thepixel electrode 170 and thecommon electrode 180 are patterned on the third insulatinglayer 160. Thepixel electrode 170 and thecommon electrode 180 are arranged in parallel with each other so that a horizontal electric field is formed between thepixel electrode 170 and thecommon electrode 180 and the arrangement direction of theliquid crystal layer 300 can be adjusted by the horizontal electric field. The liquid crystal display device in which the arrangement direction of theliquid crystal layer 300 is adjusted by the horizontal electric field is referred to as a horizontal electric field (In-plane Switching) mode liquid crystal display device. The liquid crystal display device according to the present invention is known in the art Various types of horizontal electric field mode liquid crystal display devices. Although thepixel electrode 170 and thecommon electrode 180 are patterned on the third insulatinglayer 160 in the figure, thepixel electrode 170 and thecommon electrode 180 180 may be formed on different layers.

또한, 본 발명에 따른 액정표시장치가 반드시 수평 전계(In-plane Switching) 모드 액정표시장치로 한정되는 것은 아니며, TN(Twisted Nematic) 모드 액정표시장치, FFS(Fringe Field Switching) 모드 액정표시장치, VA(Vertical Alignment) 모드 액정표시장치 등 당업계에 공지된 다양한 액정표시장치를 포함한다.In addition, the liquid crystal display according to the present invention is not limited to the in-plane switching mode liquid crystal display, but may be a twisted nematic (TN) mode liquid crystal display device, an FFS (Fringe Field Switching) And VA (Vertical Alignment) mode liquid crystal display devices.

상기 제2 기판(200) 상에는, 보다 구체적으로, 상기 제1 기판(100)과 마주하는 상기 제2 기판(200)의 일면 상에는 컬러 필터층이 형성되지 않고, 특히, 상기 제2 기판(200)의 일면 상에는 아무런 구성이 형성되지 않을 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 경우에 따라서, 상기 제2 기판(200)의 일면 상에 블랙 매트릭스(Black Matrix) 및/또는 컬럼 스페이서(Column Spacer)가 형성될 수 있다.More specifically, a color filter layer is not formed on one surface of thesecond substrate 200 facing thefirst substrate 100 on thesecond substrate 200. Particularly, on thesecond substrate 200, No configuration may be formed on one surface. However, the present invention is not limited thereto. In some cases, a black matrix and / or a column spacer may be formed on one surface of thesecond substrate 200.

상기 블랙 매트릭스는 화소 영역 이외의 영역으로 광이 투과하는 것을 방지하는 역할을 하는 것이고, 상기 컬럼 스페이서는 액정표시장치의 셀갭(cell gap)을 균일하게 유지시키는 역할을 하는 것이다.The black matrix serves to prevent light from being transmitted to regions other than the pixel region, and the column spacer serves to uniformly maintain the cell gap of the liquid crystal display device.

한편, 상기 블랙 매트릭스(Black Matrix) 및/또는 컬러 스페이서(Column Spacer)는 상기 제2 기판(200) 상에 형성되지 않고, 그 대신에 상기 제1 기판(100) 상에 형성될 수도 있다.Alternatively, the black matrix and / or the column spacer may be formed on thefirst substrate 100 instead of being formed on thesecond substrate 200.

또한, 상기 TN(Twisted Nematic) 모드 액정표시장치 및 VA(Vertical Alignment) 모드 액정표시장치는 수직 전계에 의해서 액정층(300)의 배열방향이 조절되며, 따라서, 상기 TN(Twisted Nematic) 모드 액정표시장치 및 VA(Vertical Alignment) 모드 액정표시장치의 경우, 상기 공통 전극(180)이 상기 제1 기판(100) 상에 형성되지 않고 그 대신에 상기 제2 기판(200) 상에 형성된다.In the TN (Twisted Nematic) mode liquid crystal display device and the VA (Vertical Alignment) mode liquid crystal display device, the alignment direction of theliquid crystal layer 300 is adjusted by the vertical electric field, Device and a VA (Vertical Alignment) mode liquid crystal display device, thecommon electrode 180 is not formed on thefirst substrate 100 but is formed on thesecond substrate 200 instead.

한편, 이상과 같은 도 3에 도시한 액정표시장치는 백색(W) 화소 내에 컬러 필터층(150)이 형성되지 않기 때문에, 적색(R)/녹색(G)/청색(B) 화소와 백색(W) 화소 사이에 단차가 발생하게 된다. 이하에서 설명하는 도 4에 따른 액정표시장치는 적색(R)/녹색(G)/청색(B) 화소와 백색(W) 화소 사이의 단차를 최소화한 것이다.3 does not include thecolor filter layer 150 in the white (W) pixels, the red (R) / green (G) / blue (B) A step is generated between the pixels. The liquid crystal display according to FIG. 4 described below minimizes a step between a red (R) / green (G) / blue (B) pixel and a white (W) pixel.

도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 도 2의 I-I라인의 단면에 해당한다.4 is a schematic cross-sectional view of a liquid crystal display device according to another embodiment of the present invention, which corresponds to a cross section of the line I-I in FIG.

도 4에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 액정표시장치는, 제1 기판(100), 제2 기판(200), 및 상기 양 기판(100, 200) 사이에 형성된 액정층(300)을 포함하여 이루어진다. 이하에서는, 전술한 실시예에 동일한 구성에 대한 반복 설명은 생략하기로 한다.4, the liquid crystal display according to another embodiment of the present invention includes afirst substrate 100, asecond substrate 200, and a liquid crystal layer 300 ). Hereinafter, repetitive description of the same configuration in the above-described embodiment will be omitted.

상기 제1 기판(100) 상에는, 보다 구체적으로, 상기 제2 기판(200)과 마주하는 상기 제1 기판(100)의 일면 상에는 제1 절연막(120), 데이터 라인(130), 제2 절연막(140), 컬러 필터층(150), 제3 절연막(160), 화소 전극(170) 및 공통 전극(180)이 형성되어 있다.More specifically, a first insulatinglayer 120, adata line 130, and a second insulating layer (not shown) are formed on one surface of thefirst substrate 100 facing thesecond substrate 200 on thefirst substrate 100, Acolor filter layer 150, a thirdinsulating film 160, apixel electrode 170, and acommon electrode 180 are formed.

상기 제1 절연막(120)은 상기 제1 기판(100)의 일면 상에 형성되어 있다.The first insulatinglayer 120 is formed on one surface of thefirst substrate 100.

상기 제1 절연막(120)은 백색(W) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지만, 상기 적색(R)/녹색(G)/청색(B) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지 않는다. 보다 구체적으로, 상기 제1 절연막(120)은 상기 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소에서 단차 보상홀을 구비하도록 형성된다. 따라서, 상기 제1 기판(100)의 일면은 상기 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소 내에서는 상기 단차 보상홀에 의해서 외부로 노출되는 반면에, 상기 백색(W) 화소 내에서는 외부로 노출되지 않는다.The first insulatinglayer 120 may be formed on the entire surface of thefirst substrate 100 in the white W pixels but may be formed in the red (R) / green (G) / blue But is not formed on the entire one surface of thesubstrate 100. More specifically, the first insulatinglayer 120 is formed to have a level difference compensation hole in the red (R), green (G), and blue (B) pixels. Therefore, one side of thefirst substrate 100 is exposed to the outside by the step difference compensation holes in the red (R), green (G), and blue (B) pixels, while the white ) Pixel is not exposed to the outside.

상기 데이터 라인(130)은 상기 제1 절연막(120) 상에 패턴 형성되어 있다.Thedata line 130 is patterned on the first insulatinglayer 120.

상기 제2 절연막(140)은 상기 데이터 라인(130) 상에 형성된다.The secondinsulating layer 140 is formed on thedata line 130.

상기 제2 절연막(140)은 백색(W) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지만, 상기 적색(R)/녹색(G)/청색(B) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지 않는다. 보다 구체적으로, 상기 제2 절연막(140)은 상기 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소에서 상기 단차 보상홀을 구비하도록 형성된다. 따라서, 상기 제1 기판(100)의 일면은 상기 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소 내에서 상기 단차 보상홀에 의해서 외부로 노출된다.The secondinsulating layer 140 may be formed on the entire surface of thefirst substrate 100 in the white W pixel but may be formed in the red (R) / green (G) / blue (B) But is not formed on the entire one surface of thesubstrate 100. More specifically, the second insulatinglayer 140 is formed to include the step difference compensation holes in the red (R), green (G), and blue (B) pixels. Therefore, one surface of thefirst substrate 100 is exposed to the outside by the step difference compensation holes in the red (R), green (G), and blue (B) pixels.

상기 컬러 필터층(150)은 상기 단차 보상홀 내에 형성된다. 보다 구체적으로, 상기 컬러 필터층(150)은 적색(R) 화소 내의 상기 단차 보상홀 내에 형성된 적색(R) 컬러 필터, 녹색(G) 화소 내의 상기 단차 보상홀 내에 형성된 녹색(G) 컬러 필터, 및 청색(B) 화소 내의 상기 단차 보상홀 내에 형성된 청색(B) 컬러를 포함하여 이루어진다. 이와 같은 컬러 필터층(150)은 상기 제1 기판(100)과 접촉하도록 형성된다.Thecolor filter layer 150 is formed in the step difference compensation hole. More specifically, thecolor filter layer 150 includes a red (R) color filter formed in the step compensation hole in the red (R) pixel, a green (G) color filter formed in the step compensation hole in the green And a blue (B) color formed in the step difference compensation hole in the blue (B) pixel. Thecolor filter layer 150 is formed to be in contact with thefirst substrate 100.

한편, 도시된 바와 같이, 상기 컬러 필터층(150)이 상기 제2 절연막(140)의 상면 상에 추가로 형성될 수 있다. 또한, 전술한 실시예와 마찬가지로, 상기 백색(W) 화소 내에는 상기 컬러 필터층(150)이 형성되지 않는다.Meanwhile, as shown in the figure, thecolor filter layer 150 may be additionally formed on the upper surface of the second insulatinglayer 140. Also, as in the above-described embodiment, thecolor filter layer 150 is not formed in the white (W) pixel.

상기 제3 절연막(160)은 상기 컬러 필터층(150) 상에 형성된다. 특히, 상기 제3 절연막(160)은 상기 제1 기판(100)의 일면 상에 전체적으로 형성되어 있다.The thirdinsulating layer 160 is formed on thecolor filter layer 150. Particularly, the third insulatinglayer 160 is formed on the entire surface of thefirst substrate 100.

상기 화소 전극(170) 및 공통 전극(180)은 상기 제3 절연막(160) 상에 패턴 형성되어 있다.Thepixel electrode 170 and thecommon electrode 180 are patterned on the third insulatinglayer 160.

이와 같이, 도 4에 도시한 본 발명의 다른 실시예에 따르면, 컬러 필터층(150)이 적색(R)/녹색(G)/청색(B) 화소 내의 단차 보상홀 내에 형성되기 때문에, 컬러 필터층(150)이 형성되어 있는 적색(R)/녹색(G)/청색(B) 화소와 컬러 필터층(150)이 형성되지 않은 백색(W) 화소 사이에 단차가 최소화될 수 있다.4, since thecolor filter layer 150 is formed in the step difference compensation hole in the red (R) / green (G) / blue (B) pixels, the color filter layer The step can be minimized between the red (R) / green (G) / blue (B) pixel in which thecolor filter layer 150 is formed and the white (W) pixel in which thecolor filter layer 150 is not formed.

도 5는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(100)의 보다 상세한 평면도로서, 이는 청색(B) 화소 및 백색(W) 화소를 도시한 것이다. 도시하지는 않았지만, 적색(R) 화소 및 녹색(G) 화소의 구성은 사용되는 컬러 필터를 제외하고 청색(B) 화소의 구성과 동일하다.5 is a more detailed plan view of afirst substrate 100 constituting a liquid crystal display device according to an embodiment of the present invention, which shows a blue (B) pixel and a white (W) pixel. Although not shown, the configurations of the red (R) pixel and the green (G) pixel are the same as those of the blue (B) pixel except for the color filter used.

도 5에서 알 수 있듯이, 본 발명의 일 실시예에 따른 제1 기판(100) 상에는 게이트 라인(110), 데이터 라인(130), 박막 트랜지스터(T), 화소 전극(170) 및 공통 전극(180)이 형성되어 있다.5, agate line 110, adata line 130, a thin film transistor T, apixel electrode 170, and acommon electrode 180 are formed on afirst substrate 100 according to an embodiment of the present invention. Is formed.

전술한 바와 같이, 상기 게이트 라인(110)과 데이터 라인(130)은 서로 교차 배열되어 복수 개의 화소, 예로서, 청색(B) 화소 및 백색(W) 화소를 정의한다.As described above, thegate line 110 and thedata line 130 are arranged to be crossed with each other to define a plurality of pixels, for example, a blue (B) pixel and a white (W) pixel.

상기 박막 트랜지스터(T)는 복수 개의 화소 각각에서 상기 게이트 라인(110)과 데이터 라인(130)이 교차하는 영역에 형성된다. 상기 박막 트랜지스터(T)는 게이트 전극(115), 소스 전극(132), 및 드레인 전극(134)을 포함하여 이루어진다. 상기 게이트 전극(115)은 상기 게이트 라인(110)에서 분기되어 있고, 상기 소스 전극(132)은 상기 데이터 라인(130)에서 분기되어 있고, 상기 드레인 전극(134)은 상기 소스 전극(132)과 마주하면서 이격되어 있다. 이와 같은 박막 트랜지스터(T)는 당업계에 공지된 다양한 형태로 변경될 수 있으며, 예를 들어, 게이트 전극(115)이 반도체층 아래에 형성되는 바텀 게이트(Bottom Gate) 구조뿐만 아니라 게이트 전극(115)이 반도체층 위에 형성된 탑 게이트(Top Gate) 구조로 형성될 수도 있다.The thin film transistor T is formed in a region where thegate line 110 and thedata line 130 cross each other in a plurality of pixels. The thin film transistor T includes agate electrode 115, asource electrode 132, and adrain electrode 134. Thegate electrode 115 is branched at thegate line 110 and thesource electrode 132 is branched at thedata line 130. Thedrain electrode 134 is connected to thesource electrode 132, They are facing each other. Such a thin film transistor T may be modified into various forms known in the art, for example, a bottom gate structure in which agate electrode 115 is formed below a semiconductor layer, as well as agate electrode 115 May be formed in a top gate structure formed on the semiconductor layer.

상기 화소 전극(170)은 복수 개의 화소 각각에서 콘택홀(CH)을 통해서 상기 박막 트랜지스터(T)의 드레인 전극(134)과 연결되어 있다.Thepixel electrode 170 is connected to thedrain electrode 134 of the thin film transistor T through a contact hole CH in each of a plurality of pixels.

상기 공통 전극(180)은 복수 개의 화소 각각에서 상기 화소 전극(170)과 평행하게 배열되어 있으며, 이와 같은 공통 전극(180)은 공통 라인(185)과 연결되어 있다. 구체적으로 도시하지는 않았지만, 상기 공통 전극(180)과 공통 라인(185)은 서로 상이한 층에 형성될 수 있고, 이 경우, 소정의 콘택홀을 통해서 상기 공통 전극(180)과 공통 라인(185)이 서로 연결된다.Thecommon electrode 180 is arranged in parallel with thepixel electrode 170 in each of the plurality of pixels, and thecommon electrode 180 is connected to thecommon line 185. Although not shown in detail, thecommon electrode 180 and thecommon line 185 may be formed in different layers. In this case, thecommon electrode 180 and thecommon line 185 may be formed through a predetermined contact hole Respectively.

도 6은 본 발명의 일 실시예에 따른 액정표시장치의 단면도로서, 이는 도 5의 I-I라인의 단면에 해당한다.FIG. 6 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention, which corresponds to a cross section taken along the line I-I of FIG.

도 6에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 제1 기판(100), 상기 제1 기판(100)과 마주하는 제2 기판(200), 및 상기 제1 기판(100)과 제2 기판(200) 사이에 형성된 액정층(300)을 포함하여 이루어진다.6, the liquid crystal display according to an exemplary embodiment of the present invention includes afirst substrate 100, asecond substrate 200 facing thefirst substrate 100, And aliquid crystal layer 300 formed between thefirst substrate 200 and thesecond substrate 200.

상기 제1 기판(100) 상에는 게이트 전극(115)이 패턴 형성되어 있다. 상기 게이트 전극(115)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성되어 있다.Agate electrode 115 is patterned on thefirst substrate 100. Thegate electrode 115 is patterned in a blue (B) pixel and a white (W) pixel, respectively.

상기 게이트 전극(115) 상에는 제1 절연막(120)이 형성되어 있다. 상기 제1 절연막(120)은 백색(W) 화소 내에서는 상기 제1 기판(100)의 일면 전체에 형성되지만, 상기 청색(B) 화소 내에서는 단차 보상홀을 구비하도록 형성된다.A first insulatinglayer 120 is formed on thegate electrode 115. The first insulatinglayer 120 is formed on the entire surface of thefirst substrate 100 in a white (W) pixel, and the step difference compensation hole is formed in the blue (B) pixel.

상기 제1 절연막(120) 상에는 반도체층(125)이 패턴 형성되어 있다. 상기 반도체층(125)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성되어 있다.Asemiconductor layer 125 is patterned on the first insulatinglayer 120. Thesemiconductor layer 125 is patterned in a blue (B) pixel and a white (W) pixel, respectively.

상기 반도체층(125) 상에는 소스 전극(132) 및 드레인 전극(134)이 패턴 형성되어 있다. 상기 소스 전극(132) 및 드레인 전극(134)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성되어 있다. 또한, 상기 소스 전극(132)은 데이터 라인(130)에 연결된다.Asource electrode 132 and adrain electrode 134 are patterned on thesemiconductor layer 125. Thesource electrode 132 and thedrain electrode 134 are patterned in a blue (B) pixel and a white (W) pixel, respectively. Thesource electrode 132 is connected to thedata line 130.

상기 소스 전극(132) 및 드레인 전극(134) 상에는 제2 절연막(140)이 형성되어 있다. 상기 제2 절연막(140)은 백색(W) 화소 내에서는 후술하는 콘택홀(CH)을 제외하고 상기 제1 기판(100)의 일면 전체에 형성되지만, 상기 청색(B) 화소 내에서는 후술하는 콘택홀(CH)과 더불어 상기 단차 보상홀을 구비하도록 형성된다.A second insulatinglayer 140 is formed on thesource electrode 132 and thedrain electrode 134. The secondinsulating layer 140 may be formed on the entire surface of thefirst substrate 100 except for the contact hole CH to be described later in the white W pixel. And is formed to have the step difference compensation hole together with the hole CH.

상기 단차 보상홀 내에는 컬러 필터층(150)이 형성되어 있다.Acolor filter layer 150 is formed in the step difference compensation hole.

상기 컬러 필터층(150)은 상기 청색(B) 화소 내의 단차 보상홀 내에 형성되어 있으며, 특히, 상기 단차 보상홀 내에서부터 상기 제2 절연막(140)의 상면까지 연장되어 있다. 따라서, 상기 컬러 필터층(150)은 박막 트랜지스터와 오버랩되도록 형성될 수 있다.Thecolor filter layer 150 is formed in the step difference compensation hole in the blue (B) pixel, and particularly extends from the step compensation hole to the upper surface of the second insulatinglayer 140. Therefore, thecolor filter layer 150 may be formed to overlap with the thin film transistor.

상기 컬러 필터층(150)은 상기 백색(W) 화소에는 형성되지 않는다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 컬러 필터층(150)이 상기 백색(W) 화소 내의 박막 트랜지스터와 오버랩되도록 형성될 수 있다. 즉, 전술한 도 5를 참조하면, 상기 백색(W) 화소는 게이트 라인(110)과 데이터 라인(130)에 의해서 정의되는 것으로서, 상기 백색(W) 화소 내에는 박막 트랜지스터(T)가 형성된 영역과 그렇지 않은 영역이 있다. 이때, 상기 박막 트랜지스터(T)가 형성된 영역은 광이 차단되는 영역이므로, 그 영역에 컬러 필터층(150)이 형성되어도 무방하다.Thecolor filter layer 150 is not formed in the white (W) pixel. However, the present invention is not limited thereto, and thecolor filter layer 150 may be formed to overlap with the thin film transistor in the white (W) pixel. 5, the white (W) pixel is defined by agate line 110 and adata line 130. In the white (W) pixel, a region where a thin film transistor T is formed And there are areas that are not. At this time, since the region where the thin film transistor T is formed is a region where light is blocked, thecolor filter layer 150 may be formed in the region.

상기 청색(B) 화소에 형성된 컬러 필터층(150) 및 상기 백색(W) 화소에 형성된 제2 절연막(140) 상에는 제3 절연막(160)이 형성되어 있다.A third insulatinglayer 160 is formed on thecolor filter layer 150 formed on the blue (B) pixel and the second insulatinglayer 140 formed on the white (W) pixel.

상기 청색(B) 화소의 경우, 상기 제2 절연막(140), 컬러 필터층(150) 및 제3 절연막(160)에 콘택홀(CH)이 형성되어 있고, 상기 콘택홀(CH)에 의해서 상기 드레인 전극(134)의 소정 영역이 노출된다.In the case of the blue (B) pixel, a contact hole CH is formed in the second insulatinglayer 140, thecolor filter layer 150, and the third insulatinglayer 160, A predetermined region of theelectrode 134 is exposed.

상기 백색(W) 화소의 경우, 상기 제2 절연막(140) 및 제3 절연막(160)에 콘택홀(CH)이 형성되어 있고, 상기 콘택홀(CH)에 의해서 상기 드레인 전극(134)의 소정 영역이 노출된다. 한편, 상기 컬러 필터층(150)이 상기 백색(W) 화소 내의 박막 트랜지스터(T)와 오버랩되도록 형성된 경우, 상기 백색(W) 화소 내의 컬러 필터층에도 콘택홀(CH)이 형성된다.In the case of the white (W) pixel, a contact hole CH is formed in the second insulatinglayer 140 and the third insulatinglayer 160, and the contact hole CH is formed in the predetermined The area is exposed. Meanwhile, when thecolor filter layer 150 is formed to overlap with the thin film transistor T in the white (W) pixel, a contact hole CH is also formed in the color filter layer in the white (W) pixel.

상기 제3 절연막(160) 상에는 화소 전극(170)이 패턴 형성되어 있다. 상기 화소 전극(170)은 청색(B) 화소 및 백색(W) 화소에 각각 형성되며, 특히, 상기 콘택홀(CH)을 통해서 상기 드레인 전극(134)과 연결된다.Apixel electrode 170 is patterned on the third insulatinglayer 160. Thepixel electrode 170 is formed on a blue (B) pixel and a white (W) pixel, and is connected to thedrain electrode 134 through the contact hole CH.

도 7a 내지 도 7g는 본 발명의 일 실시예에 따른 액정표시장치의 제조 공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 6에 따른 액정표시장치의 제조 공정에 관한 것이다.7A to 7G are schematic process sectional views illustrating a manufacturing process of a liquid crystal display device according to an embodiment of the present invention, which relates to the manufacturing process of the liquid crystal display device according to FIG.

전술한 바와 마찬가지로, 이하에는 청색(B) 화소 및 백색(W) 화소의 제조 공정에 대해서 도시하며, 적색(R) 화소 및 녹색(G) 화소의 제조 공정은 사용되는 컬러 필터를 제외하고 청색(B) 화소의 제조 공정과 동일하다.The manufacturing process of the red (R) pixel and the green (G) pixel is the same as the manufacturing process of the blue (B) pixel and the white B) pixel.

우선, 도 7a에서 알 수 있듯이, 제1 기판(100) 상에 게이트 전극(115)을 형성하고, 상기 게이트 전극(115) 상에 제1 절연막층(120a)을 형성하고, 상기 제1 절연막층(120a) 상에 반도체층(125)을 형성하고, 상기 반도체층(125) 상에 데이터 라인(130), 소스 전극(132) 및 드레인 전극(134)을 형성한다.7A, agate electrode 115 is formed on afirst substrate 100, a first insulatinglayer 120a is formed on thegate electrode 115, Asource electrode 132 and adrain electrode 134 are formed on thesemiconductor layer 125. Thesemiconductor layer 125 is formed on thesemiconductor layer 125 and thedata line 130 is formed on thesemiconductor layer 125. [

상기 게이트 전극(115)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성한다.Thegate electrode 115 is pattern-formed on the blue (B) pixel and the white (W) pixel, respectively.

상기 제1 절연막층(120a)은 상기 제1 기판(100) 상에 전체적으로 형성한다.The first insulatinglayer 120a is formed on thefirst substrate 100 as a whole.

상기 반도체층(125), 소스 전극(132) 및 드레인 전극(134)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성한다.Thesemiconductor layer 125, thesource electrode 132, and thedrain electrode 134 are patterned in a blue (B) pixel and a white (W) pixel, respectively.

한편, 도시된 바와 같이, 상기 게이트 전극(115)이 상기 반도체층(125) 아래에 형성될 수도 있지만(바텀 게이트 구조), 상기 게이트 전극(115)이 반도체층(125) 위에 형성될 수도 있다(탑 게이트 구조).Thegate electrode 115 may be formed below the semiconductor layer 125 (bottom gate structure), but thegate electrode 115 may be formed over thesemiconductor layer 125 Top gate structure).

다음, 도 7b에서 알 수 있듯이, 상기 소스 전극(132) 및 드레인 전극(134) 상에 제2 절연막층(140a)을 형성하고, 상기 제2 절연막층(140a) 상에 포토 레지스트 패턴(145)을 형성한다.7B, a second insulatinglayer 140a is formed on thesource electrode 132 and thedrain electrode 134, aphotoresist pattern 145 is formed on the second insulatinglayer 140a, .

상기 제2 절연막층(140a)은 상기 제1 기판(100) 상에 전체적으로 형성한다.The second insulatinglayer 140a is formed on thefirst substrate 100 as a whole.

상기 포토 레지스트 패턴(145)은 제1 개구부(P1) 및 제2 개구부(P2)를 포함하고 있다.Thephotoresist pattern 145 includes a first opening P1 and a second opening P2.

상기 제1 개구부(P1)는 후술하는 콘택홀(CH)에 대응하는 것으로서 청색(B) 화소 및 백색(W) 화소 각각에서 박막 트랜지스터의 드레인 전극(134)과 오버랩되도록 형성된다.The first opening P1 corresponds to the contact hole CH to be described later and overlaps with thedrain electrode 134 of the thin film transistor in each of the blue (B) pixel and the white (W) pixel.

상기 제2 개구부(P2)는 후술하는 단차 보상홀에 대응하는 것으로서 청색(B) 화소에는 형성되지만 백색(W) 화소에는 형성되지 않는다. 상기 제2 개구부(P2)는 청색(B) 화소 내에서 박막 트랜지스터가 형성되지 않은 영역과 오버랩되도록 형성된다.The second opening P2 corresponds to the step difference compensation hole to be described later and is formed in the blue (B) pixel, but not in the white (W) pixel. The second opening P2 is formed so as to overlap with a region where the thin film transistor is not formed in the blue (B) pixel.

다음, 도 7c에서 알 수 있듯이, 포토 레지스트 패턴(145)을 마스크로 하여 상기 제2 절연막층(140a) 및 제1 절연막층(120a)을 식각하여 제2 절연막(140) 및 제1 절연막(120)을 패턴 형성하고, 그 후, 포토 레지스트 패턴(145)을 제거한다.7C, the second insulatinglayer 140a and the first insulatinglayer 120a are etched using thephotoresist pattern 145 as a mask to form a second insulatinglayer 140 and a first insulatinglayer 120 , And then thephotoresist pattern 145 is removed.

즉, 상기 제2 절연막(140)은 청색(B) 화소 및 백색(W) 화소 각각에서 콘택홀(CH)을 구비하여, 상기 콘택홀(CH)을 통해서 드레인 전극(134)이 외부로 노출된다. 또한, 상기 제2 절연막(140) 및 제1 절연막(120)은 상기 청색(B) 화소에서 단차 보상홀을 구비하여, 상기 단차 보상홀을 통해서 제1 기판(100)이 외부로 노출된다.That is, the second insulatinglayer 140 includes a contact hole CH in each of a blue (B) pixel and a white (W) pixel, and thedrain electrode 134 is exposed to the outside through the contact hole CH . In addition, the second insulatinglayer 140 and the first insulatinglayer 120 may include a level difference compensating hole in the blue (B) pixel, and thefirst substrate 100 may be exposed to the outside through the level compensating hole.

다음, 도 7d에서 알 수 있듯이, 상기 청색(B) 화소의 단차 보상홀 내에 컬러 필터층(150)을 형성한다.7D, acolor filter layer 150 is formed in the step difference compensation hole of the blue (B) pixel.

상기 컬러 필터층(150)은 상기 단차 보상홀 내에서부터 상기 제2 절연막(140)의 상면까지 연장되어 박막 트랜지스터와 오버랩되도록 형성된다. 이때, 상기 컬러 필터층(150)은 콘택홀(CH)을 구비하도록 형성한다.Thecolor filter layer 150 is formed to extend from the step compensation hole to the upper surface of the second insulatinglayer 140 to overlap with the thin film transistor. At this time, thecolor filter layer 150 is formed to have a contact hole CH.

한편, 도시하지는 않았지만, 상기 백색(W) 화소 내의 박막 트랜지스터와 오버랩되도록 컬러 필터층(150)을 추가로 형성할 수도 있다.Although not shown, thecolor filter layer 150 may be further formed to overlap with the thin film transistor in the white (W) pixel.

다음, 도 7e에서 알 수 있듯이, 청색(B) 화소에 형성된 컬러 필터층(150) 및 백색(W) 화소에 형성된 제2 절연막(140) 상에 제3 절연막(160)을 형성한다.7E, a thirdinsulating layer 160 is formed on thecolor filter layer 150 formed on the blue (B) pixel and the second insulatinglayer 140 formed on the white (W) pixel.

상기 제3 절연막(160)은 청색(B) 화소 및 백색(W) 화소 각각에서 콘택홀(CH)을 구비하도록 형성한다.The thirdinsulating layer 160 is formed to have a contact hole CH in each of a blue (B) pixel and a white (W) pixel.

다음, 도 7f에서 알 수 있듯이, 상기 제3 절연막(160) 상에 화소 전극(170)을 형성한다. 상기 화소 전극(170)은 청색(B) 화소 및 백색(W) 화소에 각각 패턴 형성하며, 특히, 상기 콘택홀(CH)을 통해서 상기 드레인 전극(134)과 연결되도록 형성한다.Next, as shown in FIG. 7F, thepixel electrode 170 is formed on the third insulatinglayer 160. Thepixel electrode 170 is patterned in a blue (B) pixel and a white (W) pixel, and is formed to be connected to thedrain electrode 134 through the contact hole CH.

다음, 도 7g에서 알 수 있듯이, 액정층(300)을 사이에 두고 상기 제1 기판(100)과 제2 기판(200)을 합착한다.Next, as shown in FIG. 7G, thefirst substrate 100 and thesecond substrate 200 are bonded together with theliquid crystal layer 300 interposed therebetween.

상기 제1 기판(100)과 제2 기판(200)의 합착은 당업계에 공지된 진공주입법 또는 액정적하법을 이용하여 수행할 수 있다.Thefirst substrate 100 and thesecond substrate 200 may be bonded together using a vacuum injection method or a liquid drop method known in the art.

100: 제1 기판 110: 게이트 라인
120: 제1 절연막 130: 데이터 라인
140: 제2 절연막 150: 컬러 필터층
160: 제3 절연막 170: 화소 전극
180: 공통 전극 200: 제2 기판
300: 액정층100: first substrate 110: gate line
120: first insulating film 130: data line
140: second insulating film 150: color filter layer
160: Third insulating film 170: Pixel electrode
180: common electrode 200: second substrate
300: liquid crystal layer

Claims (9)

Translated fromKorean

적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함하여 이루어진 제1 기판;
상기 제1 기판과 마주하는 제2 기판;
상기 제1 기판과 제2 기판 사이에 형성된 액정층;
상기 제1 기판 상의 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 각각에 형성된 박막 트랜지스터; 및
상기 제1 기판 상에 형성된 컬러 필터층을 포함하여 이루어지고,
상기 컬러 필터층은 상기 적색 화소 내에 형성된 적색 컬러 필터, 상기 녹색 화소 내에 형성된 녹색 컬러 필터 및 상기 청색 화소 내에 형성된 청색 컬러 필터로 이루어지고,
상기 컬러 필터층은 상기 제1 기판 상의 절연막 내에 구비된 단차 보상홀 내에 형성된 것을 특징으로 하는 액정표시장치.A first substrate including a red pixel, a green pixel, a blue pixel, and a white pixel;
A second substrate facing the first substrate;
A liquid crystal layer formed between the first substrate and the second substrate;
A thin film transistor formed on each of the red pixel, the green pixel, the blue pixel, and the white pixel on the first substrate; And
And a color filter layer formed on the first substrate,
Wherein the color filter layer comprises a red color filter formed in the red pixel, a green color filter formed in the green pixel, and a blue color filter formed in the blue pixel,
And the color filter layer is formed in the step difference compensation hole provided in the insulating film on the first substrate.제1항에 있어서,
상기 컬러 필터층은 상기 제1 기판과 접촉하도록 형성된 것을 특징으로 하는 액정표시장치.The method according to claim 1,
And the color filter layer is formed to be in contact with the first substrate.제1항에 있어서,
상기 박막 트랜지스터는 게이트 전극, 소스 전극, 및 드레인 전극을 포함하여 이루어지고, 상기 절연막은 상기 게이트 전극 상에 형성된 제1 절연막 및 상기 소스 전극과 드레인 전극 상에 형성된 제2 절연막으로 이루어진 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein the thin film transistor includes a gate electrode, a source electrode, and a drain electrode, wherein the insulating film is composed of a first insulating film formed on the gate electrode and a second insulating film formed on the source electrode and the drain electrode Liquid crystal display device.제1항에 있어서,
상기 절연막은 상기 백색 화소 내에서 상기 기판 상에 전체적으로 형성된 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein the insulating film is formed entirely on the substrate in the white pixel.제1항에 있어서,
상기 컬러 필터층은 상기 박막 트랜지스터와 오버랩되도록 형성된 것을 특징으로 하는 액정표시장치.The method according to claim 1,
And the color filter layer is formed to overlap with the thin film transistor.제5항에 있어서,
상기 컬러 필터층은 그 내부에 콘택홀이 형성되어 있고, 상기 콘택홀을 통해서 상기 박막 트랜지스터의 드레인 전극이 노출되는 것을 특징으로 하는 액정표시장치.6. The method of claim 5,
Wherein the color filter layer has a contact hole formed therein, and a drain electrode of the thin film transistor is exposed through the contact hole.제1 기판 상에 제1 절연막층을 형성하고, 상기 제1 절연막층 상에 소스 전극 및 드레인 전극을 형성하는 공정;
상기 소스 전극 및 드레인 전극 상에 제2 절연막층을 형성하고, 상기 제2 절연막층 상에 포토 레지스트 패턴을 형성하는 공정;
상기 포토 레지스트 패턴을 마스크로 하여 상기 제2 절연막층 및 제1 절연막층을 식각하여, 상기 제1 기판이 노출되도록 단차 보상홀을 구비한 제2 절연막 및 제1 절연막을 형성하는 공정;
상기 단차 보상홀 내에 컬러 필터층을 형성하는 공정; 및
액정층을 사이에 두고 상기 제1 기판과 제2 기판을 합착하는 공정을 포함하여 이루어진 액정표시장치의 제조방법.A step of forming a first insulating film layer on the first substrate and a source electrode and a drain electrode on the first insulating film layer;
Forming a second insulating film layer on the source electrode and the drain electrode, and forming a photoresist pattern on the second insulating film layer;
Etching the second insulating film layer and the first insulating film layer using the photoresist pattern as a mask to form a second insulating film and a first insulating film having step difference compensation holes so that the first substrate is exposed;
Forming a color filter layer in the step difference compensation hole; And
And bonding the first substrate and the second substrate to each other with the liquid crystal layer interposed therebetween.제7항에 있어서,
상기 제1 기판은 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함하여 이루어지고, 상기 단차 보상홀은 상기 적색 화소, 녹색 화소 및 청색 화소 내에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.8. The method of claim 7,
Wherein the first substrate includes a red pixel, a green pixel, a blue pixel, and a white pixel, and the step difference compensation hole is formed in the red pixel, the green pixel, and the blue pixel. .제8항에 있어서,
상기 컬러 필터층은 상기 단차 보상홀 내에서부터 상기 제2 절연막의 상면까지 연장되며, 그 내부에 콘택홀을 구비하도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.9. The method of claim 8,
Wherein the color filter layer extends from the step difference compensation hole to the upper surface of the second insulating film and includes a contact hole therein.

Images