KR20140056929A - Light emitting device - Google Patents

Abstract

Translated fromKorean

실시예에 따른 발광소자는 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하고, 상기 활성층에 인접하여 전자 차단층을 포함하는 제2 도전형 반도체층;을 포함하고, 상기 전자 차단층은 장벽층 및 상기 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함하며, 상기 전자 차단층은 상기 활성층에 인접하고 장벽층 및 우물층의 페어 구조를 적어도 하나 포함하는 제1 영역과, 상기 제1 영역 상에 위치하고 장벽층 및 우물층의 페어 구조를 적어도 하나 포함하는 제2 영역을 포함하고, 상기 제1 영역에 속하는 우물층의 두께가 상기 제2 영역에 속하는 우물층의 두께보다 두껍다.A light emitting device according to an embodiment includes a first conductive semiconductor layer; A second conductivity type semiconductor layer; And a second conductive type semiconductor layer disposed between the first conductive type semiconductor layer and the second conductive type semiconductor layer and including an electron blocking layer adjacent to the active layer, A first region including a pair of well layers having a smaller energy bandgap than the barrier layer, the first barrier layer being adjacent to the active layer and including at least one pair structure of a barrier layer and a well layer; And a second region located on the first region and including at least one pair structure of a barrier layer and a well layer, wherein a thickness of the well layer belonging to the first region is thicker than a thickness of the well layer belonging to the second region.

Description

Translated fromKorean

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as light emitting diodes and laser diodes using semiconductor materials of Group 3-5 or 2-6 group semiconductors have been widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

도 1은 일반적인 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다.1 is a diagram showing an energy band diagram of a general light emitting device.

도 1을 참조하면, 발광소자는 n-GaN층에서 주입된 전자와 p-GaN층에서 주입된 정공이 다중 우물 구조(MQW)로 이루어진 활성층에서 재결합함으로써 빛을 방출한다. 전자는 정공에 비하여 이동도가 뛰어나기 때문에 활성층에서 정공과 결합되지 못하고 p-GaN층으로 오버플로우되는 것을 방지하기 위하여 밴드갭이 큰 전자 차단층(EBL)을 삽입하는 것이 일반적이다. 이때, 활성층으로의 정공의 주입 효율을 향상시키기 위하여 전자 차단층에 Mg을 도핑하는데, 반도체층들의 결정성 품질 저하 등으로 인하여 Mg의 도핑 프로파일(Mg profile)의 피크가 활성층에서 먼 EBL의 한쪽 끝으로 치우쳐서 나타나며, 이로 인해 정공의 이동도 저하 및 발광 효율이 저하되는 문제점이 발생한다.Referring to FIG. 1, the light emitting device emits light by recombining electrons injected from the n-GaN layer and holes injected from the p-GaN layer into an active layer of a multi-well structure (MQW). Since electrons have better mobility than holes, it is common to insert an electron blocking layer (EBL) having a large bandgap in order to prevent the active layer from being coupled with holes and overflow to the p-GaN layer. At this time, Mg is doped in the electron blocking layer in order to improve the efficiency of injecting holes into the active layer. However, the peak of Mg doping profile (Mg profile) , Which results in a decrease in hole mobility and a decrease in luminous efficiency.

실시예는 활성층에 인접한 전자 차단층의 영역에서 도펀트의 주입 효율을 증대시켜 정공의 주입 효율과 발광 효율을 향상시키고자 한다.The embodiment attempts to improve the injection efficiency of the holes and the luminous efficiency by increasing the doping efficiency of the dopant in the region of the electron blocking layer adjacent to the active layer.

실시예에 따른 발광소자는 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하고, 상기 활성층에 인접하여 전자 차단층을 포함하는 제2 도전형 반도체층;을 포함하고, 상기 전자 차단층은 장벽층 및 상기 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함하며, 상기 전자 차단층은 상기 활성층에 인접하고 장벽층 및 우물층의 페어 구조를 적어도 하나 포함하는 제1 영역과, 상기 제1 영역 상에 위치하고 장벽층 및 우물층의 페어 구조를 적어도 하나 포함하는 제2 영역을 포함하고, 상기 제1 영역에 속하는 우물층의 두께가 상기 제2 영역에 속하는 우물층의 두께보다 두껍다.A light emitting device according to an embodiment includes a first conductive semiconductor layer; A second conductivity type semiconductor layer; And a second conductive type semiconductor layer disposed between the first conductive type semiconductor layer and the second conductive type semiconductor layer and including an electron blocking layer adjacent to the active layer, A first region including a pair of well layers having a smaller energy bandgap than the barrier layer, the first barrier layer being adjacent to the active layer and including at least one pair structure of a barrier layer and a well layer; And a second region located on the first region and including at least one pair structure of a barrier layer and a well layer, wherein a thickness of the well layer belonging to the first region is thicker than a thickness of the well layer belonging to the second region.

상기 제1 영역에 속하는 복수 개의 우물층은 상기 활성층에서 멀어지는 방향으로 갈수록 두께가 감소할 수 있다.The plurality of well layers belonging to the first region may decrease in thickness in a direction away from the active layer.

상기 제1 영역에 속하는 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 우물층의 두께가 가장 두꺼울 수 있다.The thickness of the well layer closest to the active layer among the plurality of well layers belonging to the first region may be the thickest.

상기 전자 차단층에 속하는 복수 개의 우물층은 상기 활성층에서 멀어지는 방향으로 갈수록 두께가 감소할 수 있다.The thickness of the plurality of well layers belonging to the electron blocking layer may be decreased toward the direction away from the active layer.

상기 제1 영역에 속하는 장벽층의 두께가 상기 제2 영역에 속하는 장벽층의 두께보다 두꺼울 수 있다.The thickness of the barrier layer belonging to the first region may be thicker than the thickness of the barrier layer belonging to the second region.

상기 제1 영역에 속하는 복수 개의 장벽층은 상기 활성층에서 멀어지는 방향으로 갈수록 두께가 감소할 수 있다.The plurality of barrier layers belonging to the first region may decrease in thickness in a direction away from the active layer.

상기 제1 영역에 속하는 복수 개의 장벽층 중에서 상기 활성층에 가장 인접한 장벽층의 두께가 가장 두꺼울 수 있다.The thickness of the barrier layer closest to the active layer among the plurality of barrier layers belonging to the first region may be the largest.

상기 전자 차단층에 속하는 복수 개의 장벽층은 상기 활성층에서 멀어지는 방향으로 갈수록 두께가 감소할 수 있다.The thickness of the plurality of barrier layers belonging to the electron blocking layer may decrease in a direction away from the active layer.

상기 전자 차단층에 속하는 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 적어도 하나의 우물층은 In을 포함하여 이루어질 수 있다.At least one well layer closest to the active layer among the plurality of well layers belonging to the electron blocking layer may include In.

상기 전자 차단층에 속하는 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 적어도 하나의 우물층의 In 함량이 가장 높을 수 있다.The In content of the at least one well layer closest to the active layer among the plurality of well layers belonging to the electron blocking layer may be the highest.

상기 전자 차단층에 속하는 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 적어도 하나의 우물층의 에너지 밴드갭이 가장 작을 수 있다.The energy band gap of at least one well layer closest to the active layer among the plurality of well layers belonging to the electron blocking layer may be the smallest.

상기 제2 도전형 반도체층은 상기 활성층과 상기 전자 차단층 사이에 정공 주입층을 더 포함할 수 있다.The second conductivity type semiconductor layer may further include a hole injection layer between the active layer and the electron blocking layer.

상기 전자 차단층에 속하는 복수 개의 장벽층 및 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 장벽층의 두께가 가장 두꺼울 수 있다.The thickness of the barrier layer closest to the active layer among the plurality of barrier layers and the plurality of well layers belonging to the electron blocking layer may be the largest.

실시예에 따르면, 활성층에 인접한 전자 차단층의 영역에서의 도펀트의 주입 효율을 향상시킬 수 있다.According to the embodiment, the doping efficiency of the dopant in the region of the electron blocking layer adjacent to the active layer can be improved.

실시예에 따르면, 정공의 주입 효율이 개선됨으로써 발광소자의 발광 효율 및 파워가 향상될 수 있다.According to the embodiment, the injection efficiency of holes is improved, so that the luminous efficiency and power of the light emitting device can be improved.

도 1은 일반적인 발광소자의 에너지 밴드 다이어그램을 나타낸 도면.
도 2는 일실시예에 따른 발광소자의 측단면도.
도 3은 다른 실시예에 따른 발광소자의 측단면도.
도 4는 제1 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면.
도 5는 제2 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면.
도 6은 제3 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면.
도 7은 제4 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면.
도 8은 제5 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면.
도 9는 제6 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면.
도 10 내지 도 12는 발광소자의 제작 과정의 일실시예를 간략히 도시한 도면.
도 13은 전류 밀도에 따른 발광 효율을 종래의 경우와 비교하여 나타낸 그래프.
도 14는 파장에 따른 발광소자의 파워를 종래의 경우와 비교하여 나타낸 그래프.
도 15는 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면.
도 16은 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면.
도 17은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an energy band diagram of a general light emitting device. FIG.
2 is a side cross-sectional view of a light emitting device according to one embodiment.
3 is a side cross-sectional view of a light emitting device according to another embodiment.
4 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the first embodiment.
5 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the second embodiment.
6 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the third embodiment.
7 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the fourth embodiment.
8 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the fifth embodiment.
9 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the sixth embodiment.
10 to 12 are views schematically showing an embodiment of a manufacturing process of a light emitting device.
13 is a graph showing a comparison of the luminous efficiency according to the current density with the conventional case.
14 is a graph showing the power of the light emitting device according to the wavelength in comparison with the conventional case.
15 is a view illustrating an embodiment of a light emitting device package including the light emitting device according to the embodiments.
16 is a view illustrating an embodiment of a headlamp in which a light emitting device or a light emitting device package according to embodiments is disposed.
17 is a view illustrating a display device in which a light emitting device package according to an embodiment is disposed.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 2는 일실시예에 따른 발광소자의 측단면도이다.2 is a side cross-sectional view of a light emitting device according to an embodiment.

도 2를 참조하면, 일실시예에 따른 발광소자(100)는 제1 도전형 반도체층(122), 제2 도전형 반도체층(126), 및 상기 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이의 활성층(124)을 포함한다.2, thelight emitting device 100 includes a firstconductive semiconductor layer 122, a secondconductive semiconductor layer 126, a firstconductive semiconductor layer 122, And anactive layer 124 between the two-conductivity-type semiconductor layers 126.

제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 합하여 발광 구조물(120)이라 칭할 수 있다.The firstconductive semiconductor layer 122, theactive layer 124, and the secondconductive semiconductor layer 126 may be combined to form thelight emitting structure 120.

발광소자(100)는 복수의 화합물 반도체층, 예를 들어 3족-5족 또는 2족-6족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나, 백색 LED 또는 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.Thelight emitting device 100 includes an LED (Light Emitting Diode) using a semiconductor layer of a plurality of compound semiconductor layers, for example, a group III-V group element or a group II-VI element, and the LED includes blue, green, A colored LED emitting the same light, or a white LED or a UV LED. The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto.

발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.Thelight emitting structure 120 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

제1 도전형 반도체층(122)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(122)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.The firstconductive semiconductor layer 122 may be formed of a semiconductor compound, for example, a compound semiconductor such as a group III-V element or a group II-VI element. The first conductive type dopant may also be doped. When the first conductivitytype semiconductor layer 122 is an n-type semiconductor layer, the first conductivity type dopant may include Si, Ge, Sn, Se, and Te as an n-type dopant, but is not limited thereto. When the firstconductive semiconductor layer 122 is a p-type semiconductor layer, the first conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant, but is not limited thereto.

제1 도전형 반도체층(122)은 Al_xIn_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The firstconductive semiconductor layer 122 includes a semiconductor material having a composition formula of Al_x In_y Ga_(1-xy) N (0? X? 1, 0?_Y? 1, 0?_X + y? 1) can do. The firstconductive semiconductor layer 122 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예를 들어, In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 상기 제2 도전형 반도체층(126)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.The secondconductive semiconductor layer 126 may be formed of a semiconductor compound, and may be formed of a compound semiconductor such as a Group 3-Group 5 or a Group 2-Group 6, for example. The second conductivity type dopant may also be doped. The second conductivitytype semiconductor layer 126 has a composition formula of In_x Al_y Ga_1-x-y N (0? X? 1, 0?_Y? 1, 0?_X + y? 1) Semiconductor material. When the secondconductive semiconductor layer 126 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as p-type dopants, but is not limited thereto. When the secondconductive semiconductor layer 126 is an n-type semiconductor layer, the second conductive dopant may include Si, Ge, Sn, Se, Te, or the like as the n-type dopant, but is not limited thereto.

이하에서는, 제1 도전형 반도체층(122)이 n형 반도체층, 제2 도전형 반도체층(126)이 p형 반도체층인 경우를 예로 들어 설명한다.Hereinafter, the case where the first conductivitytype semiconductor layer 122 is an n-type semiconductor layer and the second conductivitytype semiconductor layer 126 is a p-type semiconductor layer will be described as an example.

상기 제2 도전형 반도체층(126) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층(126)이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.An n-type semiconductor layer (not shown) may be formed on the second conductivetype semiconductor layer 126 when the semiconductor having the opposite polarity to the second conductive type, for example, the second conductivetype semiconductor layer 126 is a p- . Accordingly, the light emitting structure may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 활성층(124)이 위치한다.Theactive layer 124 is positioned between the firstconductive semiconductor layer 122 and the secondconductive semiconductor layer 126.

활성층(124)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(122)이 n형 반도체층이고 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(122)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(126)으로부터 정공이 주입될 수 있다.Theactive layer 124 is a layer in which electrons and holes meet each other to emit light having energy determined by the energy band inherent in the active layer (light emitting layer) material. When the first conductivitytype semiconductor layer 122 is an n-type semiconductor layer and the second conductivitytype semiconductor layer 126 is a p-type semiconductor layer, electrons are injected from the first conductivitytype semiconductor layer 122, Holes can be injected from theconductive semiconductor layer 126. [

활성층(124)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.Theactive layer 124 may be formed of at least one of a single well structure, a multi-well structure, a quantum-wire structure, or a quantum dot structure. For example, theactive layer 124 may be formed with a multiple quantum well structure by injecting trimethylgallium gas (TMGa), ammonia gas (NH₃ ), nitrogen gas (N₂ ), and trimethyl indium gas (TMIn) But is not limited thereto.

활성층(124)이 다중 우물 구조로 이루어진 경우, 서로 번갈아 위치하는 복수 개의 우물층과 장벽층을 포함하며, 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭보다 작은 밴드갭을 갖는 물질로 형성될 수 있다.InGaN / InGaN, InGaN / InGaN, InGaN / InGaN, InGaN / InGaN, InGaN / InGaN, InGaN / InGaN, and InGaN / InGaN, But may be formed of any one or more pairs of InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP, but is not limited thereto. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

제2 도전형 반도체층(126)은 활성층(124)에 인접하여 위치하는 전자 차단층(Electron Blocking Layer: EBL, 200)을 포함한다.The secondconductive semiconductor layer 126 includes an electron blocking layer (EBL) 200 located adjacent to theactive layer 124.

전자 차단층(200)은 제1 도전형 반도체층(122)에서 제공되는 전자의 이동도(mobility)가 높기 때문에, 전자가 발광에 기여하지 못하고 활성층(124)을 넘어 제2 도전형 반도체층(126)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 한다.Theelectron blocking layer 200 has a high mobility of electrons provided in the first conductivitytype semiconductor layer 122 so that electrons can not contribute to light emission and the second conductivity type semiconductor layer 126) to prevent the leakage current from being generated.

전자 차단층(200)은 장벽층 및 상기 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함한다. 전자 차단층(200)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, In_xAl_yGa_1-x-yN(0≤x<y<1)의 조성을 가질 수 있다.Theelectron blocking layer 200 includes a plurality of pairs of a barrier layer and a well layer having a smaller energy bandgap than the barrier layer. Theelectron blocking layer 200 is formed of a material having a larger energy band gap than theactive layer 124 and may have a composition of In_x Al_y Ga_1-xy N (0?_X <y <1).

전자 차단층(200)에 대해서는 도 4 내지 도 9를 참조하여 자세히 후술하기로 한다.Theelectron blocking layer 200 will be described later in detail with reference to FIGS.

발광 구조물(120)은 기판(110) 상에 위치한다.Thelight emitting structure 120 is located on thesubstrate 110.

기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 기판(110)은 예를 들어, 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga₂0₃ 중 적어도 하나를 사용할 수 있다. 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.Thesubstrate 110 may be formed of a material having excellent thermal conductivity, which is suitable for semiconductor material growth. At least one of sapphire (Al₂ O₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga₂ O₃ may be used as thesubstrate 110. Thesubstrate 110 may be wet-cleaned to remove impurities on the surface.

발광 구조물(120)과 기판(110) 사이에는 버퍼층(115)이 위치할 수 있다. 버퍼층(115)은 발광 구조물(120)과 기판(110)의 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(115)의 재료는 3족-5족 화합물 반도체, 예컨대, GaN, InN, AlN, InGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.Abuffer layer 115 may be positioned between thelight emitting structure 120 and thesubstrate 110. Thebuffer layer 115 is intended to alleviate the difference in lattice mismatch and thermal expansion coefficient between the materials of thelight emitting structure 120 and thesubstrate 110. The material of thebuffer layer 115 may be at least one of Group III-V compound semiconductors such as GaN, InN, AlN, InGaN, InAlGaN, and AlInN.

기판(110)과 제1 도전형 반도체층(122) 사이에 언도프트 반도체층(미도시)이 위치할 수도 있다. 언도프트 반도체층은 제1 도전형 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층(122)과 같을 수 있다.An undoped semiconductor layer (not shown) may be disposed between thesubstrate 110 and the first conductivitytype semiconductor layer 122. The un-doped semiconductor layer is a layer formed for improving the crystallinity of the first conductivitytype semiconductor layer 122, and has a lower electrical conductivity than that of the first conductivity type semiconductor layer without being doped with an n-type dopant. May be the same as the first conductivitytype semiconductor layer 122.

제1 도전형 반도체층(122)은 제2 도전형 반도체층(126)과 활성층(124)의 적어도 일부가 선택적으로 식각되어 노출된 노출면(S)을 갖는다. 상기 노출면(S) 상에 제1 전극(130)이 위치하고, 식각되지 않은 제2 도전형 반도체층(126) 상에 제2 전극(140)이 위치한다.The firstconductive semiconductor layer 122 has the exposed surface S exposed by selectively etching at least a portion of the secondconductive semiconductor layer 126 and theactive layer 124. Thefirst electrode 130 is located on the exposed surface S and thesecond electrode 140 is located on the un-etched secondconductive semiconductor layer 126.

제1 전극(130) 및 제2 전극(140)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.Thefirst electrode 130 and thesecond electrode 140 may be formed of at least one selected from the group consisting of Mo, Cr, Ni, Au, Al, Ti, Pt, Layer structure including at least one of tungsten (V), tungsten (W), lead (Pd), copper (Cu), rhodium (Rh) or iridium (Ir).

제2 전극(140)이 형성되기 전 제2 도전형 반도체층(126) 상에는 도전층(150)이 형성될 수 있다.Theconductive layer 150 may be formed on the secondconductive semiconductor layer 126 before thesecond electrode 140 is formed.

실시예에 따라, 제2 도전형 반도체층(126)이 노출되도록 도전층(150)의 일부가 오픈되어 제2 도전형 반도체층(126)과 제2 전극(140)이 접할 수 있다.A part of theconductive layer 150 may be opened to expose the secondconductive semiconductor layer 126 so that the secondconductive semiconductor layer 126 and thesecond electrode 140 can be in contact with each other.

또는, 도 2에 도시된 바와 같이, 도전층(150)을 사이에 두고 제2 도전형 반도체층(126)과 제2 전극(140)이 전기적으로 연결될 수도 있다.Alternatively, as shown in FIG. 2, the secondconductive semiconductor layer 126 and thesecond electrode 140 may be electrically connected to each other with theconductive layer 150 therebetween.

도전층(150)은 제2 도전형 반도체층(126)의 전기적 특성을 향상시키고 제2 전극(140)과의 전기적 접촉을 개선하기 위한 것으로, 층 또는 복수의 패턴으로 형성될 수 있다. 도전층(150)은 투과성을 갖는 투명 전극층으로 형성될 수 있다.Theconductive layer 150 may be formed of a layer or a plurality of patterns for improving electrical characteristics of the second conductivitytype semiconductor layer 126 and improving electrical contact with thesecond electrode 140. Theconductive layer 150 may be formed of a transparent electrode layer having transparency.

도전층(150)에는 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지 않는다.For example, theconductive layer 150 may include a transparent conductive layer and a metal. For example, theconductive layer 150 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON TiO 2, Ag, Ni, Cr, Ti, Al, Rh, ZnO, IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf.

도 2에 따른 발광소자(100)는 수평형(Lateral) 구조일 수 있다. 수평형 구조란, 발광 구조물(120)에서 제1 전극(130)과 제2 전극(140)이 동일한 방향을 향해 형성되는 구조를 의미한다. 일 예로서, 도 2를 참조하면, 제1 전극(130)과 제2 전극(140)이 발광 구조물(120)의 상부 방향으로 형성되어 있다.Thelight emitting device 100 according to FIG. 2 may have a lateral structure. The horizontal structure means a structure in which thefirst electrode 130 and thesecond electrode 140 are formed in the same direction in thelight emitting structure 120. Referring to FIG. 2, afirst electrode 130 and asecond electrode 140 are formed in an upper direction of thelight emitting structure 120.

도 3은 다른 실시예에 따른 발광소자의 측단면도다. 상술한 내용과 중복되는 내용은 다시 설명하지 않는다.3 is a side sectional view of a light emitting device according to another embodiment. The contents overlapping with those described above will not be described again.

도 3을 참조하면, 다른 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(122), 제2 도전형 반도체층(126), 및 상기 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이의 활성층(124)을 포함한다.Referring to FIG. 3, thelight emitting device 100 according to another embodiment includes a firstconductive semiconductor layer 122, a secondconductive semiconductor layer 126, and a firstconductive semiconductor layer 122, And anactive layer 124 between the two-conductivity-type semiconductor layers 126.

제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 합하여 발광 구조물(120)이라 칭할 수 있다.The firstconductive semiconductor layer 122, theactive layer 124, and the secondconductive semiconductor layer 126 may be combined to form thelight emitting structure 120.

제2 도전형 반도체층(126)은 활성층(124)에 인접하여 위치하는 전자 차단층(Electron Blocking Layer: EBL, 200)을 포함한다.The secondconductive semiconductor layer 126 includes an electron blocking layer (EBL) 200 located adjacent to theactive layer 124.

전자 차단층(200)은 제1 도전형 반도체층(122)에서 제공되는 전자의 이동도(mobility)가 높기 때문에, 전자가 발광에 기여하지 못하고 활성층(124)을 넘어 제2 도전형 반도체층(126)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 한다.Theelectron blocking layer 200 has a high mobility of electrons provided in the first conductivitytype semiconductor layer 122 so that electrons can not contribute to light emission and the second conductivity type semiconductor layer 126) to prevent the leakage current from being generated.

전자 차단층(200)은 장벽층 및 상기 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함한다. 전자 차단층(200)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, In_xAl_yGa_1-x-yN(0≤x<y<1)의 조성을 가질 수 있다.Theelectron blocking layer 200 includes a plurality of pairs of a barrier layer and a well layer having a smaller energy bandgap than the barrier layer. Theelectron blocking layer 200 is formed of a material having a larger energy band gap than theactive layer 124 and may have a composition of In_x Al_y Ga_1-xy N (0?_X <y <1).

전자 차단층(200)에 대해서는 도 4 내지 도 9를 참조하여 자세히 후술하기로 한다.Theelectron blocking layer 200 will be described later in detail with reference to FIGS.

발광 구조물(120)의 상부, 즉 제1 도전형 반도체층(122)의 일면에 제1 전극(130)이 위치하고, 발광 구조물(120)의 하부, 즉 제2 도전형 반도체층(126)의 일면에 제2 전극층(160)이 위치한다.Thefirst electrode 130 is located on the upper surface of thelight emitting structure 120 or the firstconductive semiconductor layer 122 and the lower surface of thelight emitting structure 120, Thesecond electrode layer 160 is located.

일 예로서, 제2 전극층(160)은 도전층(160a) 또는 반사층(160b) 중 적어도 어느 하나를 포함할 수 있다.As an example, thesecond electrode layer 160 may include at least one of aconductive layer 160a and areflective layer 160b.

도전층(160a)은 제2 도전형 반도체층(126)의 전기적 특성을 개선하기 위한 것으로, 제2 도전형 반도체층(126)과 접하여 위치할 수 있다.Theconductive layer 160a is provided to improve the electrical characteristics of the second conductivitytype semiconductor layer 126 and may be in contact with the second conductivitytype semiconductor layer 126. [

도전층(160a)은 투명 전극층 또는 불투명 전극층으로 형성될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되지는 않는다.Theconductive layer 160a may be formed of a transparent electrode layer or an opaque electrode layer. For example, theconductive layer 160a may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) , IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON ), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, , Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf.

반사층(160b)은 활성층(124)에서 생성된 빛을 반사시켜 발광소자(100)의 내부에서 소멸되는 빛의 양을 줄임으로써, 발광소자(100)의 외부양자효율을 향상시킬 수 있다.Thereflective layer 160b may improve the external quantum efficiency of thelight emitting device 100 by reducing the amount of light that is extinguished inside thelight emitting device 100 by reflecting the light generated in theactive layer 124. [

반사층(160b)은 Ag, Ti, Ni, Cr 또는 AgCu 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정하지 않는다.Thereflective layer 160b may include at least one of Ag, Ti, Ni, Cr, and AgCu, but is not limited thereto.

반사층(160b)이 제2 도전형 반도체층(126)과 오믹 접촉하는 물질로 이루어진 경우, 도전층(160a)은 별도로 형성하지 않을 수 있다.When thereflective layer 160b is formed of a material that makes an ohmic contact with the second conductivetype semiconductor layer 126, theconductive layer 160a may not be formed separately.

발광 구조물(120)은 지지기판(180)에 의해 지지된다.Thelight emitting structure 120 is supported by the supportingsubstrate 180.

지지기판(180)은 전기 전도성과 열 전도성이 높은 물질로 형성되며, 예를 들어, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga₂O₃ 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.Thesupport substrate 180 is formed of a material having a high electrical conductivity and a high thermal conductivity. For example, thebase substrate 180 having a predetermined thickness may be formed of a metal such as molybdenum (Mo), silicon (Si), tungsten (W) (Au), a copper alloy (Cu Alloy), a nickel (Ni), a copper-tungsten (Cu-Al) alloy, or a material selected from the group consisting of copper (Cu) W), carrier wafer (for example, a GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3 , etc.) or a conductive sheet or the like may optionally be included.

발광 구조물(120)은 본딩층(185)에 의해 지지기판(120)에 본딩될 수 있다. 이때, 발광 구조물(120) 하부에 위치하는 제2 전극층(160)과 본딩층(185)이 접할 수 있다.Thelight emitting structure 120 may be bonded to the supportingsubstrate 120 by abonding layer 185. At this time, thesecond electrode layer 160 located under thelight emitting structure 120 may be in contact with thebonding layer 185.

본딩층(185)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Thebonding layer 185 may include a barrier metal or a bonding metal and may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, It is not limited thereto.

본딩층(185)은 발광 구조물(120)에 인접하여 확산 방지층(미도시)을 포함하여, 본딩층(185)에 사용된 금속 등이 상부의 발광 구조물(120) 내부로 확산되는 것을 방지할 수도 있다.Thebonding layer 185 may include a diffusion preventing layer (not shown) adjacent to thelight emitting structure 120 to prevent the metal or the like used in thebonding layer 185 from diffusing into the upperlight emitting structure 120 have.

발광 구조물(120)의 하부 둘레에 채널층(170)이 위치할 수 있다. 채널층(170)은 발광 구조물(120)을 보호하며, 발광소자(100)의 제조 과정 중 아이솔레이션 에칭시 에칭의 스톱 레이어(stop layer)로서 기능할 수 있다.Thechannel layer 170 may be located around the bottom of thelight emitting structure 120. Thechannel layer 170 protects thelight emitting structure 120 and can function as a stop layer for etching during the isolation etching process during the manufacturing process of thelight emitting device 100.

채널층(170)은 발광 구조물(120)의 제2 도전형 반도체층(126) 하부 둘레에 루프 형상, 고리 형상 또는 프레임 형상 등의 패턴으로 형성될 수 있다.Thechannel layer 170 may be formed in a pattern such as a loop shape, an annular shape, or a frame shape around the bottom of the second conductivitytype semiconductor layer 126 of thelight emitting structure 120.

채널층(170)은 발광 구조물의 외벽이 습기에 노출되더라도 서로 쇼트가 발생하는 것을 방지하여 고습에 강한 발광소자를 제공할 수 있다.Thechannel layer 170 prevents a short circuit from occurring between the outer walls of the light emitting structure even when exposed to moisture, thereby providing a light emitting device resistant to high humidity.

채널층(170)은 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tinoxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있으나, 이에 한정하지 않는다.Thechannel layer 170 may be formed of a material selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IGTO), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3 and TiO2 But the present invention is not limited thereto.

발광 구조물(120) 상의 적어도 일부, 측면, 그리고 발광 구조물(120)의 외부로 노출된 채널층(170)의 상부에 패시베이션층(190)이 위치할 수도 있다.Thepassivation layer 190 may be located on at least a portion of thelight emitting structure 120, the side surface, and thechannel layer 170 exposed to the outside of thelight emitting structure 120.

패시베이션층(190)은 산화물 또는 질화물로 이루어져 발광 구조물(120)을 보호할 수 있다. 일 예로서, 패시베이션층(190)은 실리콘 산화물(SiO₂)층, 실리콘 질화물층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있으나, 이에 한정하지 않는다.Thepassivation layer 190 may be made of an oxide or a nitride to protect thelight emitting structure 120. As an example, thepassivation layer 190 may comprise, but is not limited to, a silicon oxide (SiO₂ ) layer, a silicon nitride layer, an oxynitride layer, or an aluminum oxide layer.

발광 구조물(120)의 제1 도전형 반도체층(122) 상에는 러프니스 패턴(R)이 형성될 수 있다. 발광 구조물(120)의 상부에 패시베이션층(190)이 존재하는 경우, 상기 패시베이션층(190)에 러프니스 패턴(R)이 위치할 수도 있다. 러프니스 패턴(R)은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다. 러프니스 패턴(R)은 활성층(124)에서 생성된 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.The roughness pattern R may be formed on the first conductivitytype semiconductor layer 122 of thelight emitting structure 120. [ The roughness pattern R may be located on thepassivation layer 190 when thepassivation layer 190 is present on the upper side of thelight emitting structure 120. The roughness pattern R can be formed by performing an etching process using a PEC (Photo Enhanced Chemical) etching method or a mask pattern. The roughness pattern R is for increasing the external extraction efficiency of light generated in theactive layer 124, and may have a regular period or an irregular period.

도 3에 따른 발광소자(100)는 수직형(Vertical) 구조일 수 있다. 수직형 구조란, 발광소자(100)에서 제1 전극(130)과 제2 전극층(160)이 서로 다른 방향에 각각 형성되는 구조를 의미한다. 일 예로서, 도 3을 참조하면, 발광 구조물(120)의 상부 방향으로 제1 전극(130)이 형성되고 발광 구조물(120)의 하부 방향으로 제2 전극층(160)이 형성되어 있다.Thelight emitting device 100 according to FIG. 3 may have a vertical structure. The vertical structure means a structure in which thefirst electrode 130 and thesecond electrode layer 160 are formed in different directions in thelight emitting device 100. Referring to FIG. 3, afirst electrode 130 is formed in an upper direction of thelight emitting structure 120, and asecond electrode layer 160 is formed in a lower direction of thelight emitting structure 120.

이하에서는 도 4 내지 도 9를 참조하여, 제2 도전형 반도체층(126)의 전자 주입층(200)에 대하여 좀 더 자세히 설명한다. 도 4 내지 도 9에 따른 발광소자는 상술한 수평형 구조 또는 수직형 구조로 형성될 수 있다.Hereinafter, theelectron injection layer 200 of the second conductivitytype semiconductor layer 126 will be described in more detail with reference to FIGS. 4 to 9. FIG. The light emitting device according to Figs. 4 to 9 may be formed in a horizontal structure or a vertical structure as described above.

도 4는 제1 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면이다.4 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the first embodiment.

도 4를 참조하면, 제1 실시예에 따른 발광소자(100A)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하고, 상기 제2 도전형 반도체층(126)은 활성층(124)과 인접하여 위치하는 전자 차단층(200)을 포함한다.Referring to FIG. 4, thelight emitting device 100A according to the first embodiment includes a firstconductive semiconductor layer 122, anactive layer 124, and a secondconductive semiconductor layer 126, -Type semiconductor layer 126 includes anelectron blocking layer 200 positioned adjacent to theactive layer 124.

전자 차단층(200)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, In_xAl_yGa_1-x-yN(0≤x<y<1)의 조성을 가질 수 있다.Theelectron blocking layer 200 is formed of a material having a larger energy band gap than theactive layer 124 and may have a composition of In_x Al_y Ga_1-xy N (0?_X <y <1).

전자 차단층(200)은 장벽층(210) 및 상기 장벽층(210)보다 에너지 밴드갭이 작은 우물층(220)의 페어 구조를 복수 개 포함한다. 도 4에는 일 예로서, 여섯 개의 장벽층(210)/우물층(220)의 페어 구조를 포함하는 것으로 도시하였으나, 이에 한정하지 않는다.Theelectron blocking layer 200 includes abarrier layer 210 and a plurality of pairs ofwell layers 220 having a smaller energy band gap than thebarrier layer 210. In FIG. 4, as an example, sixbarrier layers 210 /well layers 220 are shown to include a pair structure, but the present invention is not limited thereto.

전자 차단층(200)은 활성층(124)에 인접하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제1 영역(200-1)과, 상기 제1 영역(200-1) 상에 위치하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제2 영역(200-2)을 포함한다.Theelectron blocking layer 200 includes a first region 200-1 adjacent to theactive layer 124 and including at least one pair structure of abarrier layer 210 and awell layer 220, 1) and includes at least one pair structure of thebarrier layer 210 and thewell layer 220.

제1 영역(200-1)에 속하는 우물층(220)의 두께(d_1-2)는 제2 영역(200-2)에 속하는 우물층(220)의 두께(d_2-2)보다 두껍다(d_1-2>d_2-2).The thickness d_1-2 of thewell layer 220 belonging to the first region 200-1 is thicker than the thickness d_2-2 of thewell layer 220 belonging to the second region 200-2 d_1-2 > d_2-2 ).

우물층(220)의 두께(d_1-2)란 제1 영역(200-1)에 속하는 복수 개의 우물층들(220) 각각의 두께를 의미하며, 우물층(220)의 두께(d_2-2)란 제2 영역(200-2)에 속하는 우물층들(220) 각각의 두께를 의미한다.The thickness d_1-2 of thewell layer 220 means the thickness of each of the plurality ofwell layers 220 belonging to the first region 200-1 and the thickness d_{2- 2} means the thickness of each of the well layers 220 belonging to the second region 200-2.

우물층(200)이 두꺼울수록 제2 도전형 도펀트의 주입률이 증가하므로, 활성층(124)에 인접한 전자 차단층(200)의 제1 영역(200-1)에 속하는 우물층(220)을 제2 영역(200-2)에 속하는 우물층(220)보다 두껍게 형성함으로써, 전자 차단층(200)의 앞단에서의 도펀트의 주입 효율을 개선할 수 있다.The injection rate of the second conductivity type dopant increases as thewell layer 200 becomes thicker and thewell layer 220 belonging to the first region 200-1 of theelectron blocking layer 200 adjacent to theactive layer 124 2, the doping efficiency of the dopant at the front end of theelectron blocking layer 200 can be improved by forming thewell layer 220 thicker than thewell layer 220 belonging to the second region 200-2.

즉, 종래의 발광소자의 경우, 결정성 품질 저하 및 응력으로 인하여 활성층에서 먼 전자 차단층의 한 쪽 끝으로 도펀트의 주입률이 치우치는 경향이 있었으나, 실시예에 따르면 활성층(124)에 인접한 전자 차단층(200)의 앞단에서의 도펀트의 주입 효율을 개선하여 정공의 주입 효율 및 발광소자의 발광 효율을 향상시킬 수 있다.That is, in the case of the conventional light emitting device, the injection rate of the dopant tends to be shifted toward one end of the electron blocking layer far from the active layer due to the deterioration in crystallinity and the stress. However, according to the embodiment, The injection efficiency of the dopant at the front end of thelayer 200 can be improved to improve the injection efficiency of the holes and the luminous efficiency of the light emitting device.

전차 차단층(200)의 제2 도전형 도펀트의 도핑 농도는 5*10¹⁹~1.5*10²⁰일 수 있으나, 이에 한정하지 않는다.The doping concentration of the second conductive dopant in thechannel barrier layer 200 may be 5 * 10¹⁹ to 1.5 * 10²⁰ , but is not limited thereto.

제1 영역(200-1) 내에서 복수 개의 우물층(220) 각각의 두께(d_1-2)는 일정할 수 있다. 또한, 제2 영역(200-2) 내에서 복수 개의 우물층(200) 각각의 두께(d_2-2) 역시 일정할 수 있다.The thickness d_1-2 of each of the plurality ofwell layers 220 in the first region 200-1 may be constant. In addition, the thickness d_2-2 of each of the plurality ofwell layers 200 in the second region 200-2 may also be constant.

전자 차단층(200) 전체 두께는 400Å 내지 500Å일 수 있으나, 이에 한정하지 않는다. 실시예에 따라, 전자 차단층(200)에서 제1 영역(200-1)의 두께와 제2 영역(200-2)가 동일할 수도 있고, 제1 영역(200-1)의 두께와 제2 영역(200-2)가 서로 다를 수도 있다.The total thickness of theelectron blocking layer 200 may be 400 ANGSTROM to 500 ANGSTROM, but is not limited thereto. The thickness of the first region 200-1 may be the same as the thickness of the second region 200-2 in theelectron blocking layer 200 and the thickness of the first region 200-1 and the thickness of the second region 200-1 may be the same. The region 200-2 may be different from each other.

전자 차단층(200)의 장벽층(210)의 두께(d₁)는 일정할 수 있다. 장벽층(210)의 두께(d₁)란 전자 차단층(200)에 속하는 복수 개의 장벽층들(210) 각각의 두께를 의미할 수 있다.The thickness d₁ of thebarrier layer 210 of theelectron blocking layer 200 may be constant. The thickness d₁ of thebarrier layer 210 may mean the thickness of each of the plurality of barrier layers 210 belonging to theelectron blocking layer 200.

제2 도전형 반도체층(126)은 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 더 포함할 수 있다. 정공 주입층(126a)은 활성층(124)으로 정공을 제공하는 역할을 한다. 전자 차단층(200)의 큰 에너지 밴드갭으로 인하여 활성층(124)으로의 정공 주입률이 저하될 수 있는데, 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 삽입함으로써, 정공의 주입 효율이 향상될 수 있다. 정공 주입층(126a)의 에너지 밴드갭은 전자 차단층(200)의 에너지 밴드갭보다 작으며, 활성층(124)의 장벽층의 에너지 밴드갭과 동일할 수 있다.The secondconductive semiconductor layer 126 may further include ahole injection layer 126a between theactive layer 124 and theelectron blocking layer 200. [ Thehole injection layer 126a serves to provide holes to theactive layer 124. [ The hole injection rate into theactive layer 124 may be lowered due to the large energy band gap of theelectron blocking layer 200. When thehole injection layer 126a is inserted between theactive layer 124 and theelectron blocking layer 200 , The injection efficiency of holes can be improved. The energy band gap of thehole injection layer 126a is smaller than the energy band gap of theelectron blocking layer 200 and may be equal to the energy band gap of the barrier layer of theactive layer 124. [

도 5는 제2 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.5 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the second embodiment. The contents overlapping with the above-described embodiments will not be described again, and the differences will be mainly described below.

도 5를 참조하면, 제2 실시예에 따른 발광소자(100B)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하고, 상기 제2 도전형 반도체층(126)은 활성층(124)과 인접하여 위치하는 전자 차단층(200)을 포함한다.5, thelight emitting device 100B according to the second embodiment includes a first conductivitytype semiconductor layer 122, anactive layer 124, and a second conductivitytype semiconductor layer 126, -Type semiconductor layer 126 includes anelectron blocking layer 200 positioned adjacent to theactive layer 124.

전자 차단층(200)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, In_xAl_yGa_1-x-yN(0≤x<y<1)의 조성을 가질 수 있다.Theelectron blocking layer 200 is formed of a material having a larger energy band gap than theactive layer 124 and may have a composition of In_x Al_y Ga_1-xy N (0?_X <y <1).

전자 차단층(200)은 장벽층(210) 및 상기 장벽층(210)보다 에너지 밴드갭이 작은 우물층(220)의 페어 구조를 복수 개 포함한다. 도 5에는 일 예로서, 여섯 개의 장벽층(210)/우물층(220)의 페어 구조를 포함하는 것으로 도시하였으나, 이에 한정하지 않는다.Theelectron blocking layer 200 includes abarrier layer 210 and a plurality of pairs ofwell layers 220 having a smaller energy band gap than thebarrier layer 210. In FIG. 5, as an example, sixbarrier layers 210 /well layers 220 are shown to include a pair structure, but the present invention is not limited thereto.

전자 차단층(200)은 활성층(124)에 인접하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제1 영역(200-1)과, 상기 제1 영역(200-1) 상에 위치하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제2 영역(200-2)을 포함한다.Theelectron blocking layer 200 includes a first region 200-1 adjacent to theactive layer 124 and including at least one pair structure of abarrier layer 210 and awell layer 220, 1) and includes at least one pair structure of thebarrier layer 210 and thewell layer 220.

제1 영역(200-1)에 속하는 우물층(220)의 두께(d_1-2)는 제2 영역(200-2)에 속하는 우물층(220)의 두께(d_2-2)보다 두껍다(d_1-2>d_2-2). 그리고, 제1 영역(200-1)에 속하는 복수 개의 우물층(220) 각각의 두께(d_1-2)는 활성층(124)에서 멀어지는 방향으로 갈수록 두께가 감소할 수 있다.The thickness d_1-2 of thewell layer 220 belonging to the first region 200-1 is thicker than the thickness d_2-2 of thewell layer 220 belonging to the second region 200-2 d_1-2 > d_2-2 ). The thickness d_1-2 of each of the plurality ofwell layers 220 belonging to the first region 200-1 may decrease as the distance from theactive layer 124 increases.

제1 영역(200-1)에 속하는 복수 개의 우물층(220) 중에서 활성층(124)에 가장 인접한 우물층(220)의 두께가 가장 두껍다.The thickness of thewell layer 220 closest to theactive layer 124 among the plurality ofwell layers 220 belonging to the first region 200-1 is the thickest.

실시예에 따르면, 활성층(124)에 인접한 전자 차단층(200)의 제1 영역(200-1)에 속하는 우물층(220)을 제2 영역(200-2)에 속하는 우물층(220)보다 두껍게 형성하되, 제1 영역(200-1) 내에서 활성층(124)에 가까워지는 방향으로 갈수록 우물층(220)을 두껍게 형성함으로써, 전자 차단층(200)의 앞단에서의 도펀트의 주입 효율을 개선하여 정공의 주입 효율 및 발광소자의 발광 효율을 향상시킬 수 있다.Thewell layer 220 belonging to the first region 200-1 of theelectron blocking layer 200 adjacent to theactive layer 124 may be formed to be closer to thewell layer 220 belonging to the second region 200-2 than thewell layer 220 belonging to the second region 200-2 It is possible to improve the injection efficiency of the dopant at the front end of theelectron blocking layer 200 by forming thewell layer 220 thicker in the direction toward theactive layer 124 in the first region 200-1 The injection efficiency of the holes and the luminous efficiency of the light emitting device can be improved.

도 5에는 제1 영역(200-1)에 속하는 복수 개의 우물층(220) 모두에서 두께(d_1-2)의 변화가 있는 것으로 도시하였으나, 실시예에 따라, 인접한 적어도 두 개의 우물층(220)의 두께(d_1-2)는 일정할 수도 있다.5 shows that the thickness d_1-2 varies in all of the plurality ofwell layers 220 belonging to the first region 200-1. However, according to the embodiment, at least two adjacent well layers 220 May be constant (d_1-2 ).

제2 영역(200-2) 내에서 복수 개의 우물층(200) 각각의 두께(d_2-2)는 일정할 수 있다. 또한, 전자 차단층(200)의 장벽층(210)의 두께(d₁)는 일정할 수 있다.The thickness d_2-2 of each of the plurality ofwell layers 200 in the second region 200-2 may be constant. In addition, the thickness d₁ of thebarrier layer 210 of theelectron blocking layer 200 may be constant.

제2 도전형 반도체층(126)은 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 더 포함할 수 있다. 정공 주입층(126a)은 활성층(124)으로 정공을 제공하는 역할을 한다. 전자 차단층(200)의 큰 에너지 밴드갭으로 인하여 활성층(124)으로의 정공 주입률이 저하될 수 있는데, 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 삽입함으로써, 정공의 주입 효율이 향상될 수 있다. 정공 주입층(126a)의 에너지 밴드갭은 전자 차단층(200)의 에너지 밴드갭보다 작으며, 활성층(124)의 장벽층의 에너지 밴드갭과 동일할 수 있다.The secondconductive semiconductor layer 126 may further include ahole injection layer 126a between theactive layer 124 and theelectron blocking layer 200. [ Thehole injection layer 126a serves to provide holes to theactive layer 124. [ The hole injection rate into theactive layer 124 may be lowered due to the large energy band gap of theelectron blocking layer 200. When thehole injection layer 126a is inserted between theactive layer 124 and theelectron blocking layer 200 , The injection efficiency of holes can be improved. The energy band gap of thehole injection layer 126a is smaller than the energy band gap of theelectron blocking layer 200 and may be equal to the energy band gap of the barrier layer of theactive layer 124. [

도 6은 제3 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.6 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the third embodiment. The contents overlapping with the above-described embodiments will not be described again, and the differences will be mainly described below.

도 6을 참조하면, 제3 실시예에 따른 발광소자(100B)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하고, 상기 제2 도전형 반도체층(126)은 활성층(124)과 인접하여 위치하는 전자 차단층(200)을 포함한다.6, thelight emitting device 100B according to the third embodiment includes a first conductivitytype semiconductor layer 122, anactive layer 124, and a second conductivitytype semiconductor layer 126, -Type semiconductor layer 126 includes anelectron blocking layer 200 positioned adjacent to theactive layer 124.

전자 차단층(200)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, In_xAl_yGa_1-x-yN(0≤x<y<1)의 조성을 가질 수 있다.Theelectron blocking layer 200 is formed of a material having a larger energy band gap than theactive layer 124 and may have a composition of In_x Al_y Ga_1-xy N (0?_X <y <1).

전자 차단층(200)은 장벽층(210) 및 상기 장벽층(210)보다 에너지 밴드갭이 작은 우물층(220)의 페어 구조를 복수 개 포함한다. 도 6에는 일 예로서, 여섯 개의 장벽층(210)/우물층(220)의 페어 구조를 포함하는 것으로 도시하였으나, 이에 한정하지 않는다.Theelectron blocking layer 200 includes abarrier layer 210 and a plurality of pairs ofwell layers 220 having a smaller energy band gap than thebarrier layer 210. In FIG. 6, as an example, sixbarrier layers 210 /well layers 220 are shown to include a pair structure, but the present invention is not limited thereto.

전자 차단층(200)은 활성층(124)에 인접하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제1 영역(200-1)과, 상기 제1 영역(200-1) 상에 위치하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제2 영역(200-2)을 포함한다.Theelectron blocking layer 200 includes a first region 200-1 adjacent to theactive layer 124 and including at least one pair structure of abarrier layer 210 and awell layer 220, 1) and includes at least one pair structure of thebarrier layer 210 and thewell layer 220.

제1 영역(200-1)에 속하는 우물층(220)의 두께(d_1-2)는 제2 영역(200-2)에 속하는 우물층(220)의 두께(d_2-2)보다 두껍다(d_1-2>d_2-2). 그리고, 전자 차단층(200)에 속하는 복수 개의 우물층(220)은 활성층(124)에서 멀어지는 방향으로 갈수록 두께가 감소할 수 있다.The thickness d_1-2 of thewell layer 220 belonging to the first region 200-1 is thicker than the thickness d_2-2 of thewell layer 220 belonging to the second region 200-2 d_1-2 > d_2-2 ). The thickness of the plurality ofwell layers 220 belonging to theelectron blocking layer 200 may decrease toward the direction away from theactive layer 124.

종래의 발광소자의 경우, 전자 차단층 내에서의 도펀트 주입 프로파일이 조금씩 증가하다가 활성층에서 먼 한 쪽 끝에서 피크 지점이 나타나면서 활성층으로의 정공의 주입률이 떨어지는 문제점이 있었으나, 실시예에 따르면, 활성층(124)에 인접한 전자 차단층(200)의 부분에서부터 활성층(124)에서 멀어지는 방향으로 우물층(220)의 두께를 감소시켜 형성함으로써, 전자 차단층(200) 앞단에서의 도펀트 주입 효율을 개선할 수 있다.In the case of the conventional light emitting device, the dopant injection profile in the electron blocking layer gradually increases, and a peak point appears at one end farther from the active layer, thereby lowering the injection rate of holes into the active layer. However, The dopant injection efficiency at the front end of theelectron blocking layer 200 is improved by reducing the thickness of thewell layer 220 in a direction away from theactive layer 124 from the portion of theelectron blocking layer 200 adjacent to theactive layer 124 can do.

도 6에는 전자 차단층(200)에 속하는 복수 개의 우물층(220) 모두에서 두께의 변화가 있는 것으로 도시하였으나, 실시예에 따라, 인접한 적어도 두 개의 우물층(220)의 두께는 일정할 수도 있다.Although FIG. 6 illustrates a change in thickness in all of the well layers 220 belonging to theelectron blocking layer 200, the thickness of at least two adjacent well layers 220 may be constant, depending on the embodiment .

전자 차단층(200)의 장벽층(210)의 두께(d₁)는 일정할 수 있다.The thickness d₁ of thebarrier layer 210 of theelectron blocking layer 200 may be constant.

제2 도전형 반도체층(126)은 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 더 포함할 수 있다. 정공 주입층(126a)은 활성층(124)으로 정공을 제공하는 역할을 한다. 전자 차단층(200)의 큰 에너지 밴드갭으로 인하여 활성층(124)으로의 정공 주입률이 저하될 수 있는데, 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 삽입함으로써, 정공의 주입 효율이 향상될 수 있다. 정공 주입층(126a)의 에너지 밴드갭은 전자 차단층(200)의 에너지 밴드갭보다 작으며, 활성층(124)의 장벽층의 에너지 밴드갭과 동일할 수 있다.The secondconductive semiconductor layer 126 may further include ahole injection layer 126a between theactive layer 124 and theelectron blocking layer 200. [ Thehole injection layer 126a serves to provide holes to theactive layer 124. [ The hole injection rate into theactive layer 124 may be lowered due to the large energy band gap of theelectron blocking layer 200. When thehole injection layer 126a is inserted between theactive layer 124 and theelectron blocking layer 200 , The injection efficiency of holes can be improved. The energy band gap of thehole injection layer 126a is smaller than the energy band gap of theelectron blocking layer 200 and may be equal to the energy band gap of the barrier layer of theactive layer 124. [

도 7은 제4 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.7 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the fourth embodiment. The contents overlapping with the above-described embodiments will not be described again, and the differences will be mainly described below.

도 7을 참조하면, 제4 실시예에 따른 발광소자(100D)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하고, 상기 제2 도전형 반도체층(126)은 활성층(124)과 인접하여 위치하는 전자 차단층(200)을 포함한다.7, thelight emitting device 100D according to the fourth embodiment includes a first conductivitytype semiconductor layer 122, anactive layer 124, and a second conductivitytype semiconductor layer 126, -Type semiconductor layer 126 includes anelectron blocking layer 200 positioned adjacent to theactive layer 124.

전자 차단층(200)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, In_xAl_yGa_1-x-yN(0≤x<y<1)의 조성을 가질 수 있다.Theelectron blocking layer 200 is formed of a material having a larger energy band gap than theactive layer 124 and may have a composition of In_x Al_y Ga_1-xy N (0?_X <y <1).

전자 차단층(200)은 장벽층(210) 및 상기 장벽층(210)보다 에너지 밴드갭이 작은 우물층(220)의 페어 구조를 복수 개 포함한다. 도 7에는 일 예로서, 여섯 개의 장벽층(210)/우물층(220)의 페어 구조를 포함하는 것으로 도시하였으나, 이에 한정하지 않는다.Theelectron blocking layer 200 includes abarrier layer 210 and a plurality of pairs ofwell layers 220 having a smaller energy band gap than thebarrier layer 210. In FIG. 7, as an example, sixbarrier layers 210 /well layers 220 are shown to include a pair structure, but the present invention is not limited thereto.

전자 차단층(200)은 활성층(124)에 인접하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제1 영역(200-1)과, 상기 제1 영역(200-1) 상에 위치하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제2 영역(200-2)을 포함한다.Theelectron blocking layer 200 includes a first region 200-1 adjacent to theactive layer 124 and including at least one pair structure of abarrier layer 210 and awell layer 220, 1) and includes at least one pair structure of thebarrier layer 210 and thewell layer 220.

제1 영역(200-1)에 속하는 우물층(220)의 두께(d_1-2)는 제2 영역(200-2)에 속하는 우물층(220)의 두께(d_2-2)보다 두껍다(d_1-2>d_2-2). 그리고, 제1 영역(200-1)에 속하는 장벽층(210)의 두께(d_1-1)는 제2 영역(200-2)에 속하는 장벽층(210)의 두께(d_2-1)보다 두꺼울 수 있다(d_1-1>d_2-1).The thickness d_1-2 of thewell layer 220 belonging to the first region 200-1 is thicker than the thickness d_2-2 of thewell layer 220 belonging to the second region 200-2 d_1-2 > d_2-2 ). The thickness d_1-1 of thebarrier layer 210 belonging to the first region 200-1 is greater than the thickness d_2-1 of thebarrier layer 210 belonging to the second region 200-2 (D_1-1 > d_2-1 ).

장벽층(210)의 두께(d_1-1)란 제1 영역(200-1)에 속하는 복수 개의 장벽층들(210) 각각의 두께일 수 있고, 장벽층(210)의 두께(d_2-1)란 제2 영역(200-2)에 속하는 복수 개의 장벽층들(210) 각각의 두께일 수 있다.The thickness d_1-1 of thebarrier layer 210 may be the thickness of each of the plurality of barrier layers 210 belonging to the first region 200-1 and the thickness d_{2- 1} may be the thickness of each of the plurality of barrier layers 210 belonging to the second region 200-2.

실시예에 따르면, 활성층(124)에 인접한 제1 영역(200-1)에 속하는 장벽층(210)의 두께(d_1-1)를 상대적으로 두껍게 형성하여 전자가 터널링되거나 오버플로우되는 것을 방지하고, 활성층(124)에서 먼 제2 영역(200-2)에 속하는 장벽층(210)의 두께(d_2-1)를 상대적으로 얇게 형성하여 정공의 주입률을 향상시킬 수 있다.According to the embodiment, the thickness (d_1-1 ) of thebarrier layer 210 belonging to the first region 200-1 adjacent to theactive layer 124 is formed relatively thick to prevent electrons from tunneling or overflowing And the thickness d_2-1 of thebarrier layer 210 belonging to the second region 200-2 far from theactive layer 124 may be made relatively thin to improve the injection rate of holes.

실시예에 따라, 제1 영역(200-1) 내에서 복수 개의 우물층(220) 각각의 두께(d_1-2)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_1-2 of each of the plurality ofwell layers 220 in the first region 200-1 may be constant or may decrease in a direction away from theactive layer 124 .

실시예에 따라, 제2 영역(200-2) 내에서 복수 개의 우물층(220) 각각의 두께(d_2-2)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_2-2 of each of the plurality ofwell layers 220 in the second region 200-2 may be constant or may decrease in a direction away from theactive layer 124 .

실시예에 따라, 제1 영역(200-1) 내에서 복수 개의 장벽층(210) 각각의 두께(d_1-1)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_1-1 of each of the plurality of barrier layers 210 in the first region 200-1 may be constant or may decrease in a direction away from theactive layer 124 .

실시예에 따라, 제2 영역(200-2) 내에서 복수 개의 장벽층(210) 각각의 두께(d_2-1)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_2-1 of each of the plurality of barrier layers 210 in the second region 200-2 may be constant or may decrease in a direction away from theactive layer 124 .

제2 도전형 반도체층(126)은 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 더 포함할 수 있다. 정공 주입층(126a)은 활성층(124)으로 정공을 제공하는 역할을 한다. 전자 차단층(200)의 큰 에너지 밴드갭으로 인하여 활성층(124)으로의 정공 주입률이 저하될 수 있는데, 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 삽입함으로써, 정공의 주입 효율이 향상될 수 있다. 정공 주입층(126a)의 에너지 밴드갭은 전자 차단층(200)의 에너지 밴드갭보다 작으며, 활성층(124)의 장벽층의 에너지 밴드갭과 동일할 수 있다.The secondconductive semiconductor layer 126 may further include ahole injection layer 126a between theactive layer 124 and theelectron blocking layer 200. [ Thehole injection layer 126a serves to provide holes to theactive layer 124. [ The hole injection rate into theactive layer 124 may be lowered due to the large energy band gap of theelectron blocking layer 200. When thehole injection layer 126a is inserted between theactive layer 124 and theelectron blocking layer 200 , The injection efficiency of holes can be improved. The energy band gap of thehole injection layer 126a is smaller than the energy band gap of theelectron blocking layer 200 and may be equal to the energy band gap of the barrier layer of theactive layer 124. [

도 8은 제5 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.8 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the fifth embodiment. The contents overlapping with the above-described embodiments will not be described again, and the differences will be mainly described below.

도 8을 참조하면, 제5 실시예에 따른 발광소자(100E)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하고, 상기 제2 도전형 반도체층(126)은 활성층(124)과 인접하여 위치하는 전자 차단층(200)을 포함한다.8, thelight emitting device 100E according to the fifth embodiment includes a first conductivitytype semiconductor layer 122, anactive layer 124, and a second conductivitytype semiconductor layer 126, -Type semiconductor layer 126 includes anelectron blocking layer 200 positioned adjacent to theactive layer 124.

전자 차단층(200)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, In_xAl_yGa_1-x-yN(0≤x<y<1)의 조성을 가질 수 있다.Theelectron blocking layer 200 is formed of a material having a larger energy band gap than theactive layer 124 and may have a composition of In_x Al_y Ga_1-xy N (0?_X <y <1).

전자 차단층(200)은 장벽층(210) 및 상기 장벽층(210)보다 에너지 밴드갭이 작은 우물층(220)의 페어 구조를 복수 개 포함한다. 도 8에는 일 예로서, 여섯 개의 장벽층(210)/우물층(220)의 페어 구조를 포함하는 것으로 도시하였으나, 이에 한정하지 않는다.Theelectron blocking layer 200 includes abarrier layer 210 and a plurality of pairs ofwell layers 220 having a smaller energy band gap than thebarrier layer 210. In FIG. 8, as an example, sixbarrier layers 210 /well layers 220 are shown to include a pair structure, but the present invention is not limited thereto.

전자 차단층(200)은 활성층(124)에 인접하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제1 영역(200-1)과, 상기 제1 영역(200-1) 상에 위치하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제2 영역(200-2)을 포함한다.Theelectron blocking layer 200 includes a first region 200-1 adjacent to theactive layer 124 and including at least one pair structure of abarrier layer 210 and awell layer 220, 1) and includes at least one pair structure of thebarrier layer 210 and thewell layer 220.

제1 영역(200-1)에 속하는 우물층(220)의 두께(d_1-2)는 제2 영역(200-2)에 속하는 우물층(220)의 두께(d_2-2)보다 두껍다(d_1-2>d_2-2). 그리고, 제1 영역(200-1)에 속하는 장벽층(210)의 두께(d_1-1)는 제2 영역(200-2)에 속하는 장벽층(210)의 두께(d_2-1)보다 두꺼우며(d_1-1>d_2-1), 전자 차단층(200)에 속하는 복수 개의 장벽층(210) 각각은 활성층(124)에서 멀어지는 방향으로 갈수록 두께가 감소할 수 있다.The thickness d_1-2 of thewell layer 220 belonging to the first region 200-1 is thicker than the thickness d_2-2 of thewell layer 220 belonging to the second region 200-2 d_1-2 > d_2-2 ). The thickness d_1-1 of thebarrier layer 210 belonging to the first region 200-1 is greater than the thickness d_2-1 of thebarrier layer 210 belonging to the second region 200-2 (D_1-1 > d_2-1 ), and each of the plurality of barrier layers 210 belonging to theelectron blocking layer 200 may decrease in thickness in a direction away from theactive layer 124.

전자 차단층(200) 내의 복수 개의 장벽층(210)은 제1 영역(200-1) 내에서만 두께의 변화가 있을 수도 있고, 제2 영역(200-2) 내에서만 두께의 변화가 있을 수도 있으며, 또는 도 8에 도시된 바와 같이 제1 영역(200-1)과 제2 영역(200-2) 모두에서 두께의 변화가 있을 수도 있다.The plurality of barrier layers 210 in theelectron blocking layer 200 may have a thickness change only in the first region 200-1 or may have a thickness change only in the second region 200-2 , Or there may be a change in thickness in both the first region 200-1 and the second region 200-2 as shown in Fig.

활성층(124)에서 멀어지는 방향으로 갈수록 복수 개의 장벽층(210)의 두께를 얇게 형성함으로써, 전자가 터널링되거나 오버플로우되는 현상을 방지함과 동시에 정공의 주입률을 향상시킬 수 있다.By forming the plurality of barrier layers 210 to be thinner in the direction away from theactive layer 124, electrons can be prevented from being tunneled or overflowed, and the injection rate of holes can be improved.

활성층(124)에 가장 인접한 장벽층(210a)은 전자 차단층(200)에 속하는 복수 개의 장벽층(210) 중에서도 가장 두꺼우며, 복수 개의 장벽층(210) 및 복수 개의 우물층(220) 중에서도 가장 두꺼울 수 있다.Thebarrier layer 210a closest to theactive layer 124 is the thickest among the plurality of barrier layers 210 belonging to theelectron blocking layer 200 and is thickest among the plurality of barrier layers 210 and the plurality ofwell layers 220 It can be thick.

활성층(124)에 가장 인접한 장벽층(210a)은 전자가 터널링되는 것을 막아 누설 전류를 방지할 수 있도록 소정 두께 이상으로 형성될 수 있으며, 일 예로서, 32Å 내지 45Å의 두께로 형성될 수 있으나 이에 한정하는 것은 아니다.Thebarrier layer 210a closest to theactive layer 124 may be formed to have a thickness of 32 Å to 45 Å to prevent electrons from tunneling to prevent leakage current. But is not limited to.

도 8에는 전자 차단층(200)에 속하는 복수 개의 장벽층(210) 모두에서 두께의 변화가 있는 것으로 도시하였으나, 실시예에 따라, 서로 인접한 적어도 두 개의 장벽층(210)의 두께는 일정할 수도 있다.Although the thickness of the plurality of barrier layers 210 belonging to theelectron blocking layer 200 is shown in FIG. 8, the thickness of the at least twobarrier layers 210 adjacent to each other may be constant have.

실시예에 따라, 제1 영역(200-1) 내에서 복수 개의 우물층(220) 각각의 두께(d_1-2)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_1-2 of each of the plurality ofwell layers 220 in the first region 200-1 may be constant or may decrease in a direction away from theactive layer 124 .

실시예에 따라, 제2 영역(200-2) 내에서 복수 개의 우물층(220) 각각의 두께(d_2-2)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_2-2 of each of the plurality ofwell layers 220 in the second region 200-2 may be constant or may decrease in a direction away from theactive layer 124 .

제2 도전형 반도체층(126)은 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 더 포함할 수 있다. 정공 주입층(126a)은 활성층(124)으로 정공을 제공하는 역할을 한다. 전자 차단층(200)의 큰 에너지 밴드갭으로 인하여 활성층(124)으로의 정공 주입률이 저하될 수 있는데, 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 삽입함으로써, 정공의 주입 효율이 향상될 수 있다. 정공 주입층(126a)의 에너지 밴드갭은 전자 차단층(200)의 에너지 밴드갭보다 작으며, 활성층(124)의 장벽층의 에너지 밴드갭과 동일할 수 있다.The secondconductive semiconductor layer 126 may further include ahole injection layer 126a between theactive layer 124 and theelectron blocking layer 200. [ Thehole injection layer 126a serves to provide holes to theactive layer 124. [ The hole injection rate into theactive layer 124 may be lowered due to the large energy band gap of theelectron blocking layer 200. When thehole injection layer 126a is inserted between theactive layer 124 and theelectron blocking layer 200 , The injection efficiency of holes can be improved. The energy band gap of thehole injection layer 126a is smaller than the energy band gap of theelectron blocking layer 200 and may be equal to the energy band gap of the barrier layer of theactive layer 124. [

도 9는 제6 실시예에 따른 발광소자에서 제2 도전형 반도체층 부분의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.9 is an energy band diagram of a portion of the second conductivity type semiconductor layer in the light emitting device according to the sixth embodiment. The contents overlapping with the above-described embodiments will not be described again, and the differences will be mainly described below.

도 9를 참조하면, 제6 실시예에 따른 발광소자(100F)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하고, 상기 제2 도전형 반도체층(126)은 활성층(124)과 인접하여 위치하는 전자 차단층(200)을 포함한다.9, thelight emitting device 100F according to the sixth embodiment includes a first conductivitytype semiconductor layer 122, anactive layer 124, and a second conductivitytype semiconductor layer 126, -Type semiconductor layer 126 includes anelectron blocking layer 200 positioned adjacent to theactive layer 124.

전자 차단층(200)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, In_xAl_yGa_1-x-yN(0≤x<y<1)의 조성을 가질 수 있다.Theelectron blocking layer 200 is formed of a material having a larger energy band gap than theactive layer 124 and may have a composition of In_x Al_y Ga_1-xy N (0?_X <y <1).

전자 차단층(200)은 장벽층(210) 및 상기 장벽층(210)보다 에너지 밴드갭이 작은 우물층(220)의 페어 구조를 복수 개 포함한다. 도 9에는 일 예로서, 여섯 개의 장벽층(210)/우물층(220)의 페어 구조를 포함하는 것으로 도시하였으나, 이에 한정하지 않는다.Theelectron blocking layer 200 includes abarrier layer 210 and a plurality of pairs ofwell layers 220 having a smaller energy band gap than thebarrier layer 210. In FIG. 9, as an example, a pair structure of sixbarrier layers 210 / well layers 220 is shown, but the present invention is not limited thereto.

전자 차단층(200)은 활성층(124)에 인접하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제1 영역(200-1)과, 상기 제1 영역(200-1) 상에 위치하고 장벽층(210) 및 우물층(220)의 페어 구조를 적어도 하나 포함하는 제2 영역(200-2)을 포함한다.Theelectron blocking layer 200 includes a first region 200-1 adjacent to theactive layer 124 and including at least one pair structure of abarrier layer 210 and awell layer 220, 1) and includes at least one pair structure of thebarrier layer 210 and thewell layer 220.

제1 영역(200-1)에 속하는 우물층(220)의 두께(d_1-2)는 제2 영역(200-2)에 속하는 우물층(220)의 두께(d_2-2)보다 두껍다(d_1-2>d_2-2). 그리고, 활성층(124)에 가장 인접한 적어도 하나의 우물층(220a)은 In을 포함하여 이루어진다.The thickness d_1-2 of thewell layer 220 belonging to the first region 200-1 is thicker than the thickness d_2-2 of thewell layer 220 belonging to the second region 200-2 d_1-2 > d_2-2 ). At least onewell layer 220a closest to theactive layer 124 includes In.

In이 함유되면 제2 도전형 도펀트의 주입이 원활하게 이루어지므로, 활성층(124)에 가장 인접한 적어도 하나의 우물층(220a)을 In을 함유한 물질로 형성함으로써, 전자 차단층(200)의 앞단에서의 도펀트의 주입 효율을 개선하여 정공의 주입 효율 및 발광소자의 발광 효율을 향상시킬 수 있다.Since at least onewell layer 220a closest to theactive layer 124 is formed of a material containing In, the doping of the second conductivity type dopant is smoothly performed, It is possible to improve the injection efficiency of the dopant and the luminous efficiency of the light emitting device.

제2 도전형 도펀트로 Mg을 사용하는 경우를 예로 들어 설명하면, 전자 차단층(200)이 In을 포함하여 이루어지면 Mg의 활성화 에너지(Activation Energy)를 낮춰 Mg의 효율이 높아지고, 전자 차단층(200) 형성시 고온에서 In이 증발한 자리에 Mg가 주입됨으로써, Mg의 주입 효율이 향상될 수 있다.Taking Mg as the second conductive dopant, for example, if theelectron blocking layer 200 is made of In, the activation energy of Mg is lowered so that the efficiency of Mg is increased and the electron blocking layer 200), Mg is injected into the place where In is evaporated at a high temperature, so that the injection efficiency of Mg can be improved.

전자 차단층(200)에 속하는 복수 개의 우물층(220) 모두가 In을 포함하여 이루어진 경우, 활성층(124)에 가장 인접한 적어도 하나의 우물층(220a)의 In 함량이 가장 높을 수 있다. In 함량이 증가할수록 에너지 밴드갭이 작아지므로, 전자 차단층(200)에 속하는 복수 개의 우물층(220) 중에서 활성층(124)에 가장 인접한 적어도 하나의 우물층(220a)의 에너지 밴드갭이 가장 작을 수 있다.In the case where all of the plurality ofwell layers 220 belonging to theelectron blocking layer 200 include In, the In content of at least onewell layer 220a closest to theactive layer 124 may be the highest. The energy band gap of the at least onewell layer 220a closest to theactive layer 124 among the plurality ofwell layers 220 belonging to theelectron blocking layer 200 is the smallest as the In content increases. .

실시예에 따라, 제1 영역(200-1) 내에서 복수 개의 우물층(220) 각각의 두께(d_1-2)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_1-2 of each of the plurality ofwell layers 220 in the first region 200-1 may be constant or may decrease in a direction away from theactive layer 124 .

실시예에 따라, 제2 영역(200-2) 내에서 복수 개의 우물층(220) 각각의 두께(d_2-2)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_2-2 of each of the plurality ofwell layers 220 in the second region 200-2 may be constant or may decrease in a direction away from theactive layer 124 .

실시예에 따라, 제1 영역(200-1) 내에서 복수 개의 장벽층(210) 각각의 두께(d_1-1)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_1-1 of each of the plurality of barrier layers 210 in the first region 200-1 may be constant or may decrease in a direction away from theactive layer 124 .

실시예에 따라, 제2 영역(200-2) 내에서 복수 개의 장벽층(210) 각각의 두께(d_2-1)는 일정할 수도 있고, 활성층(124)에서 멀어지는 방향으로 갈수록 감소할 수도 있다.The thickness d_2-1 of each of the plurality of barrier layers 210 in the second region 200-2 may be constant or may decrease in a direction away from theactive layer 124 .

제2 도전형 반도체층(126)은 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 더 포함할 수 있다. 정공 주입층(126a)은 활성층(124)으로 정공을 제공하는 역할을 한다. 전자 차단층(200)의 큰 에너지 밴드갭으로 인하여 활성층(124)으로의 정공 주입률이 저하될 수 있는데, 활성층(124)과 전자 차단층(200) 사이에 정공 주입층(126a)을 삽입함으로써, 정공의 주입 효율이 향상될 수 있다. 정공 주입층(126a)의 에너지 밴드갭은 전자 차단층(200)의 에너지 밴드갭보다 작으며, 활성층(124)의 장벽층의 에너지 밴드갭과 동일할 수 있다.The secondconductive semiconductor layer 126 may further include ahole injection layer 126a between theactive layer 124 and theelectron blocking layer 200. [ Thehole injection layer 126a serves to provide holes to theactive layer 124. [ The hole injection rate into theactive layer 124 may be lowered due to the large energy band gap of theelectron blocking layer 200. When thehole injection layer 126a is inserted between theactive layer 124 and theelectron blocking layer 200 , The injection efficiency of holes can be improved. The energy band gap of thehole injection layer 126a is smaller than the energy band gap of theelectron blocking layer 200 and may be equal to the energy band gap of the barrier layer of theactive layer 124. [

도 10 내지 도 12는 발광소자의 제작 과정의 일실시예를 간략히 도시한 도면이다.10 to 12 are views schematically showing an embodiment of a manufacturing process of a light emitting device.

먼저, 도 10을 참조하면, 기판(110) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(200)의 발광 구조물(120)을 성장한다. 이때, 발광 구조물(120)의 결정성 향상을 위하여 기판(110) 상에 버퍼층(115)을 성장시킨 후 제1 도전형 반도체층(122)을 성장할 수 있다.10, the firstconductive semiconductor layer 122, theactive layer 124, and thelight emitting structure 120 of the second conductivitytype semiconductor layer 200 are grown on thesubstrate 110. Referring to FIG. In order to improve the crystallinity of thelight emitting structure 120, thebuffer layer 115 may be grown on thesubstrate 110, and then the first conductivitytype semiconductor layer 122 may be grown.

발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 성장될 수 있으나, 이에 대해 한정하지 않는다.Thelight emitting structure 120 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, But not limited thereto, by a method such as molecular beam epitaxy (MBE) or hydride vapor phase epitaxy (HVPE).

제2 도전형 반도체층(126) 성장시, 활성층(124)에 접하도록 정공 주입층(126a)을 성장하고, 그 후 전자 차단층(200)을 성장할 수 있다.Thehole injection layer 126a may be grown so as to contact theactive layer 124 and then theelectron blocking layer 200 may be grown at the time of growing the second conductivitytype semiconductor layer 126. [

정공 주입층(126a)은 활성층(124)의 성장 온도와 전자 차단층(200)의 성장 온도 사이의 온도에서 성장됨으로써, 반도체층들의 결정성 품질을 개선하는 역할을 할 수도 있다.Thehole injection layer 126a may be grown at a temperature between the growth temperature of theactive layer 124 and the growth temperature of theelectron blocking layer 200 to improve the crystalline quality of the semiconductor layers.

일 예로서, 전자 차단층(200)은 상술한 제5 실시예에 따라 성장될 수 있다. 즉, 활성층(124)에 가장 인접한 위치에 가장 두꺼운 장벽층(210a)을 성장하고, 그 이후 활성층(124)에서 멀어지는 방향으로 갈수록 각각 두께가 감소하도록 우물층(220)과 장벽층(210)을 번갈아 형성한다.As an example, theelectron blocking layer 200 can be grown according to the above-described fifth embodiment. That is, thethickest barrier layer 210a is grown at the position closest to theactive layer 124, and then thewell layer 220 and thebarrier layer 210 are formed so as to decrease in thickness in the direction away from theactive layer 124 Alternately.

제2 도전형 반도체층(126)의 성장이 완료되면, 도 11에 도시된 바와 같이, 발광 구조물(120)을 선택적으로 식각하여 수평형 구조의 발광소자를 제작할 수 있다.When the growth of the second conductivitytype semiconductor layer 126 is completed, as shown in FIG. 11, thelight emitting structure 120 may be selectively etched to fabricate a light emitting device having a horizontal structure.

다시 설명하면, 도 10에서와 같이 제2 도전형 반도체층(126)을 성장한 후, 제2 도전형 반도체층(126)과 활성층(124) 및 제1 도전형 반도체층(122)의 일부를 선택적으로 식각하여 노출면(S)을 형성한다. 그리고, 제1 도전형 반도체층(122)의 노출면(S)에 제1 전극(130)을 형성하고, 식각되지 않은 제2 도전형 반도체층(126) 상에 제2 전극(140)을 형성한다. 제조 방법에 따라, 제2 도전형 반도체층(126)과 제2 전극(140) 사이에 도전층(150)을 증착할 수도 있다.10, the second conductivitytype semiconductor layer 126, theactive layer 124, and a part of the first conductivitytype semiconductor layer 122 are selectively grown after the second conductivitytype semiconductor layer 126 is grown, So as to form an exposed surface S. Thefirst electrode 130 is formed on the exposed surface S of the firstconductive semiconductor layer 122 and thesecond electrode 140 is formed on the unetched secondconductive semiconductor layer 126 do. Theconductive layer 150 may be deposited between the second conductivetype semiconductor layer 126 and thesecond electrode 140 according to the manufacturing method.

또는, 도 12a 및 도 12b에 도시된 바와 같이, 수직형 구조의 발광소자를 제작할 수도 있다.Alternatively, as shown in Figs. 12A and 12B, a vertical-structured light-emitting device may also be fabricated.

도 12a를 참조하면, 도 10에서와 같이 제2 도전형 반도체층(126)을 성장한 후, 제2 전극층(160)을 형성한다. 그리고, 후에 개별적인 발광소자로 아이솔레이션될 영역에 제2 전극층(160)의 일부를 제거하여 채널층(170)을 형성한다.Referring to FIG. 12A, after the secondconductive semiconductor layer 126 is grown as shown in FIG. 10, asecond electrode layer 160 is formed. Then, thechannel layer 170 is formed by removing a part of thesecond electrode layer 160 in the region to be isolated by the individual light emitting element.

그 후, 제2 전극층(160)의 상부에 지지기판(180)을 배치한다. 지지기판(180)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다. 지지기판(180)을 본딩 방식으로 형성하는 경우, 본딩층(185)을 통해 제2 전극층(160)과 지지기판(180)을 본딩할 수 있다.Thereafter, the supportingsubstrate 180 is disposed on thesecond electrode layer 160. The supportingsubstrate 180 may be formed by a bonding method, a plating method, or a vapor deposition method. When the supportingsubstrate 180 is formed by the bonding method, thesecond electrode layer 160 and the supportingsubstrate 180 may be bonded through thebonding layer 185.

그리고, 도 12a에 도시된 바와 같이, 기판(110)을 분리한다. 기판(110)의 분리는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.Then, as shown in Fig. 12A, thesubstrate 110 is separated. Thesubstrate 110 may be separated by a laser lift off (LLO) method using an excimer laser or the like, or may be a dry or wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 기판(110) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(110)의 분리가 일어난다. 기판(110) 분리 후 별도의 식각 공정을 통해 버퍼층(115)을 제거할 수 있다.When excimer laser light having a wavelength in a certain region in the direction of thesubstrate 110 is focused and irradiated using the laser lift-off method, heat energy is applied to the interface between thesubstrate 110 and thelight emitting structure 120 The interface is separated into gallium and nitrogen molecules, and thesubstrate 110 is instantaneously separated from the laser light passing portion. After thesubstrate 110 is removed, thebuffer layer 115 may be removed through a separate etching process.

그 후, 도 12b를 참조하면, 채널층(170)이 위치하는 영역에서 아이솔레이션 에칭을 실시하여 각각의 발광소자 단위로 분리한다. 아이솔레이션 에칭은, 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.12B, isolation etching is performed in a region where thechannel layer 170 is located, and is separated into the respective light emitting device units. The isolation etching can be performed by, for example, a dry etching method such as ICP (Inductively Coupled Plasma).

각각의 발광소자 단위로 분리한 후, 발광 구조물(120)의 제1 도전형 반도체층(122) 상에 제1 전극(130)을 형성한다. 그리고, 발광 구조물(120)의 상면과 측면의 적어도 일부에 패시베이션층(190)을 형성한다.Thefirst electrode 130 is formed on the first conductivitytype semiconductor layer 122 of thelight emitting structure 120. [ Apassivation layer 190 is formed on at least a part of the upper surface and the side surface of thelight emitting structure 120.

상술한 발광소자의 제작 과정은 일 예시에 불과하며, 실시예에 따라 구체적인 제작 과정의 순서나 방법은 달라질 수 있다.The fabrication process of the above-described light emitting device is merely an example, and the order and method of the specific fabrication process may be changed according to the embodiment.

도 13은 전류 밀도에 따른 발광 효율을 종래의 경우와 비교하여 나타낸 그래프이다.13 is a graph showing a comparison of the luminous efficiency according to the current density with the conventional case.

벌크(bulk) 형태의 전자 차단층을 갖는 종래의 발광소자의 경우(비교예)와 비교하여, 실시예에 따를 때 정공의 주입 효율이 개선되어 내부양자효율(Internal Quantum Efficiency: IQE)이 향상되었으며, 특히 높은 전류 밀도에서 발광 효율이 개선되었음을 확인할 수 있다.Compared with the conventional light emitting device having a bulk-type electron blocking layer (comparative example), the injection efficiency of holes was improved and the internal quantum efficiency (IQE) was improved according to the embodiment , It can be confirmed that the luminous efficiency is improved at a particularly high current density.

도 14는 파장에 따른 발광소자의 파워를 종래의 경우와 비교하여 나타낸 그래프이다.FIG. 14 is a graph showing the power of the light emitting device according to the wavelength in comparison with the conventional case.

벌크(bulk) 형태의 전자 차단층을 갖는 종래의 발광소자의 경우(비교예)와 비교하여, 실시예에 따를 때 발광 효율이 개선되어 발광소자의 파워(Power)가 향상되었으며, 특히 장파장 영역에서의 파워가 개선되었음을 확인할 수 있다.Compared with the conventional light emitting device having a bulk type electron blocking layer (comparative example), the light emitting efficiency was improved according to the embodiment, and the power of the light emitting device was improved, The power of the power supply is improved.

도 15는 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.15 is a view illustrating an embodiment of a light emitting device package including the light emitting device according to the embodiments.

일실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 배치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 배치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다.The light emittingdevice package 300 according to an exemplary embodiment includes abody 310, afirst lead frame 321 and asecond lead frame 322 disposed on thebody 310,Emitting device 100 according to the above-described embodiments electrically connected to thefirst lead frame 321 and thesecond lead frame 322, and amolding part 340 formed in the cavity. A cavity may be formed in thebody 310.

상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.Thebody 310 may include a silicon material, a synthetic resin material, or a metal material. When thebody 310 is made of a conductive material such as a metal material, an insulating layer is coated on the surface of thebody 310 to prevent an electrical short between the first and second lead frames 321 and 322 .

상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.Thefirst lead frame 321 and thesecond lead frame 322 are electrically separated from each other and supply current to thelight emitting device 100. Thefirst lead frame 321 and thesecond lead frame 322 may increase the light efficiency by reflecting the light generated from thelight emitting device 100. The heat generated from thelight emitting device 100 To the outside.

상기 발광소자(100)는 상기 몸체(310) 상에 배치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 배치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.Thelight emitting device 100 may be disposed on thebody 310 or may be disposed on thefirst lead frame 321 or thesecond lead frame 322. Thefirst lead frame 321 and thelight emitting element 100 are directly energized and thesecond lead frame 322 and thelight emitting element 100 are connected to each other through thewire 330 in this embodiment. Thelight emitting device 100 may be connected to the lead frames 321 and 322 by a flip chip method or a die bonding method in addition to the wire bonding method.

상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.Themolding part 340 may surround and protect thelight emitting device 100. In addition, thephosphor 350 may be included on themolding part 340 to change the wavelength of light emitted from thelight emitting device 100.

형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.Thephosphor 350 may include a garnet-based phosphor, a silicate-based phosphor, a nitride-based phosphor, or an oxynitride-based phosphor.

예를 들어, 상기 가넷계 형광체는 YAG(Y₃Al₅O₁₂:Ce³⁺) 또는 TAG(Tb₃Al₅O₁₂:Ce³⁺)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)₂SiO₄:Eu²⁺일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN₃:Eu²⁺일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si_6-xAl_xO_xN_8-x:Eu²⁺(0<x<6)일 수 있다.For example, the garnet-base phosphor is_{YAG (Y 3 Al 5 O 12} : Ce 3 +) or TAG: may be a_{(Tb 3 Al 5 O 12 Ce} 3 +), wherein the silicate-based phosphor is (Sr, Ba, Mg, Ca)₂ SiO₄ : Eu²⁺ , and the nitride phosphor may be CaAlSiN₃ : Eu²⁺ containing SiN, and the oxynitride phosphor may be Si_{6-xAl x O x N 8 -x:} Eu 2 + (0 <x <6) can be.

상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(350)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.The light of the first wavelength range emitted from thelight emitting device 100 is excited by thephosphor 350 to be converted into the light of the second wavelength range and the light of the second wavelength range passes through the lens (not shown) The light path can be changed.

실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.Hereinafter, the headlamp and the backlight unit will be described as an embodiment of the lighting system in which the above-described light emitting device or the light emitting device package is disposed.

도 16은 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면이다.16 is a view illustrating an embodiment of a headlamp in which a light emitting device or a light emitting device package according to embodiments is disposed.

도 16을 참조하면, 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.16, the light emitted from thelight emitting module 710 having the light emitting device or the light emitting device package according to the embodiments is reflected by thereflector 720 and theshade 730 and then transmitted through thelens 740 It can be directed toward the front of the vehicle body.

상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.Thelight emitting module 710 may include a plurality of light emitting devices on a circuit board, but the present invention is not limited thereto.

도 17은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.17 is a view illustrating a display device in which a light emitting device package according to an embodiment is disposed.

도 17을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.17, thedisplay device 800 according to the embodiment includes thelight emitting modules 830 and 835, thereflection plate 820 on thebottom cover 810, and thereflection plate 820 disposed in front of thereflection plate 820, Afirst prism sheet 850 and asecond prism sheet 860 disposed in front of thelight guide plate 840 and asecond prism sheet 860 disposed in front of thelight guide plate 840, Apanel 870 disposed in front of thepanel 870 and acolor filter 880 disposed in the front of thepanel 870.

발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 15에서 설명한 바와 같다.The light emitting module includes the above-described lightemitting device package 835 on thecircuit board 830. Here, thecircuit board 830 may be a PCB or the like, and the light emittingdevice package 835 is the same as that described in FIG.

상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.Thebottom cover 810 may house the components in thedisplay device 800. Thereflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of thelight guide plate 840 or on the front surface of thebottom cover 810 with a highly reflective material Do.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, thereflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.Thelight guide plate 840 scatters light emitted from the light emitting device package module so that the light is uniformly distributed over the entire screen area of the LCD. Accordingly, thelight guide plate 830 is made of a material having a good refractive index and transmittance. Thelight guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE). An air guide system is also available in which the light guide plate is omitted and light is transmitted in a space above thereflective sheet 820.

상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.Thefirst prism sheet 850 is formed on one side of the support film with a transparent and elastic polymeric material, and the polymer may have a prism layer in which a plurality of steric structures are repeatedly formed. As shown in the drawings, the plurality of patterns may be repeatedly provided with a stripe pattern.

상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In thesecond prism sheet 860, the edges and the valleys on one surface of the support film may be perpendicular to the edges and the valleys on one surface of the support film in thefirst prism sheet 850. This is to uniformly distribute the light transmitted from the light emitting module and the reflective sheet in all directions of thepanel 870.

본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, thefirst prism sheet 850 and thesecond prism sheet 860 form an optical sheet, which may be formed of other combinations, for example, a microlens array or a diffusion sheet and a microlens array Or a combination of one prism sheet and a microlens array, or the like.

상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.A liquid crystal display (LCD) panel may be disposed on thepanel 870. In addition to the liquidcrystal display panel 860, other types of display devices requiring a light source may be provided.

상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.In thepanel 870, the liquid crystal is positioned between the glass bodies, and the polarizing plate is placed on both glass bodies to utilize the polarization of light. Here, the liquid crystal has an intermediate property between a liquid and a solid, and liquid crystals, which are organic molecules having fluidity like a liquid, are regularly arranged like crystals. The liquid crystal has a structure in which the molecular arrangement is changed by an external electric field And displays an image.

표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.

상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.Acolor filter 880 is provided on the front surface of thepanel 870 so that light projected from thepanel 870 transmits only red, green, and blue light for each pixel.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

100: 발광소자 110: 기판
120: 발광 구조물 122: 제1 도전형 반도체층
124: 활성층 126: 제2 도전형 반도체층
126a: 정공 주입층 200: 전자 차단층
200-1: 제1 영역 200-2: 제2 영역
160: 제2 전극층 170: 채널층
180: 지지기판 190: 패시베이션층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터100: light emitting device 110: substrate
120: light emitting structure 122: first conductivity type semiconductor layer
124: active layer 126: second conductivity type semiconductor layer
126a: Hole injection layer 200: Electron barrier layer
200-1: first region 200-2: second region
160: second electrode layer 170: channel layer
180: support substrate 190: passivation layer
310:package body 321, 322: first and second lead frames
330: wire 340: molding part
350: phosphor 710: light emitting module
720: Reflector 730: Shade
800: Display device 810: Bottom cover
820: reflector 840: light guide plate
850: first prism sheet 860: second prism sheet
870: Panel 880: Color filter

Claims (13)

Translated fromKorean

제1 도전형 반도체층;
제2 도전형 반도체층; 및
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하고, 상기 활성층에 인접하여 전자 차단층을 포함하는 제2 도전형 반도체층;을 포함하고,
상기 전자 차단층은 장벽층 및 상기 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함하며,
상기 전자 차단층은 상기 활성층에 인접하고 장벽층 및 우물층의 페어 구조를 적어도 하나 포함하는 제1 영역과, 상기 제1 영역 상에 위치하고 장벽층 및 우물층의 페어 구조를 적어도 하나 포함하는 제2 영역을 포함하고, 상기 제1 영역에 속하는 우물층의 두께가 상기 제2 영역에 속하는 우물층의 두께보다 두꺼운 발광소자.A first conductive semiconductor layer;
A second conductivity type semiconductor layer; And
And a second conductive type semiconductor layer disposed between the first conductive type semiconductor layer and the second conductive type semiconductor layer and including an electron blocking layer adjacent to the active layer,
Wherein the electron blocking layer includes a plurality of pairs of a barrier layer and a well layer having a smaller energy bandgap than the barrier layer,
Wherein the electron blocking layer includes a first region adjacent to the active layer and including at least one pair structure of a barrier layer and a well layer, and a second region located on the first region and including at least one pair structure of a barrier layer and a well layer. Wherein the thickness of the well layer belonging to the first region is thicker than the thickness of the well layer belonging to the second region.제 1 항에 있어서,
상기 제1 영역에 속하는 복수 개의 우물층은 상기 활성층에서 멀어지는 방향으로 갈수록 두께가 감소하는 발광소자.The method according to claim 1,
Wherein a plurality of well layers belonging to the first region are reduced in thickness in a direction away from the active layer.제 1 항에 있어서,
상기 제1 영역에 속하는 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 우물층의 두께가 가장 두꺼운 발광소자.The method according to claim 1,
Wherein a well layer closest to the active layer is thickest among a plurality of well layers belonging to the first region.제 1 항에 있어서,
상기 전자 차단층에 속하는 복수 개의 우물층은 상기 활성층에서 멀어지는 방향으로 갈수록 두께가 감소하는 발광소자.The method according to claim 1,
Wherein the plurality of well layers belonging to the electron blocking layer are reduced in thickness in a direction away from the active layer.제 1 항에 있어서,
상기 제1 영역에 속하는 장벽층의 두께가 상기 제2 영역에 속하는 장벽층의 두께보다 두꺼운 발광소자.The method according to claim 1,
Wherein the thickness of the barrier layer belonging to the first region is thicker than the thickness of the barrier layer belonging to the second region.제 1 항에 있어서,
상기 제1 영역에 속하는 복수 개의 장벽층은 상기 활성층에서 멀어지는 방향으로 갈수록 두께가 감소하는 발광소자.The method according to claim 1,
Wherein a plurality of barrier layers belonging to the first region are reduced in thickness in a direction away from the active layer.제 1 항에 있어서,
상기 제1 영역에 속하는 복수 개의 장벽층 중에서 상기 활성층에 가장 인접한 장벽층의 두께가 가장 두꺼운 발광소자.The method according to claim 1,
Wherein a thickness of the barrier layer closest to the active layer among the plurality of barrier layers belonging to the first region is thickest.제 1 항에 있어서,
상기 전자 차단층에 속하는 복수 개의 장벽층은 상기 활성층에서 멀어지는 방향으로 갈수록 두께가 감소하는 발광소자.The method according to claim 1,
Wherein a thickness of the plurality of barrier layers belonging to the electron blocking layer decreases in a direction away from the active layer.제 1 항에 있어서,
상기 전자 차단층에 속하는 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 적어도 하나의 우물층은 In을 포함하여 이루어진 발광소자.The method according to claim 1,
And at least one well layer closest to the active layer among the plurality of well layers belonging to the electron blocking layer includes In.제 1 항에 있어서,
상기 전자 차단층에 속하는 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 적어도 하나의 우물층의 In 함량이 가장 높은 발광소자.The method according to claim 1,
Wherein at least one well layer closest to the active layer among the plurality of well layers belonging to the electron blocking layer has the highest In content.제 1 항에 있어서,
상기 전자 차단층에 속하는 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 적어도 하나의 우물층의 에너지 밴드갭이 가장 작은 발광소자.The method according to claim 1,
Wherein at least one well layer closest to the active layer among the plurality of well layers belonging to the electron blocking layer has the lowest energy band gap.제 1 항에 있어서,
상기 제2 도전형 반도체층은 상기 활성층과 상기 전자 차단층 사이에 정공 주입층을 더 포함하는 발광소자.The method according to claim 1,
Wherein the second conductivity type semiconductor layer further comprises a hole injection layer between the active layer and the electron blocking layer.제 1 항에 있어서,
상기 전자 차단층에 속하는 복수 개의 장벽층 및 복수 개의 우물층 중에서 상기 활성층에 가장 인접한 장벽층의 두께가 가장 두꺼운 발광소자.The method according to claim 1,
Wherein a thickness of the barrier layer closest to the active layer is the thickest among a plurality of barrier layers and a plurality of well layers belonging to the electron blocking layer.

Images