KR20090003854A - Image sensor and its manufacturing method - Google Patents

Abstract

Translated fromKorean

트랜스퍼 게이트로 빛이 입사되는 것을 방지할 수 있는 이미지 센서 및 그 제조 방법이 제공된다. 이미지 센서는 픽셀 영역 및 로직 영역이 정의된 기판, 픽셀 영역의 기판 내에 형성되어 광전하를 축적하는 포토다이오드, 픽셀 영역의 기판 내에 형성되어 포토다이오드에 축적된 광전하를 전달받아 검출하는 플로팅 확산 영역, 픽셀 영역의 기판 상에 위치하여, 포토다이오드에 축적된 광전하를 플로팅 확산 영역으로 전달하는 트랜스퍼 게이트, 픽셀 영역의 기판 상에 위치하며, 플로팅 확산 영역을 주기적으로 리셋 시키는 리셋 소자, 픽셀 영역의 기판 상에 위치하며, 플로팅 확산 영역에 축적된 광전하를 증폭하는 드라이브 소자, 픽셀 영역의 기판 상에 위치하며, 단위 픽셀을 선택하는 선택 소자, 로직 영역의 기판에 형성되어 픽셀 영역에서 출력되는 신호를 처리하는 로직 소자들 및 트랜스퍼 게이트 및 로직 소자들의 상면에 형성된 실리사이드막을 포함한다.An image sensor and a method of manufacturing the same are provided that can prevent light from being incident on a transfer gate. An image sensor is a substrate in which a pixel region and a logic region are defined, a photodiode formed in a substrate of a pixel region to accumulate photocharges, and a floating diffusion region that receives and detects photocharges formed in a substrate of a pixel region. A transfer gate positioned on the substrate in the pixel region and transferring the photocharges accumulated in the photodiode to the floating diffusion region, a reset element located on the substrate in the pixel region, and a reset element for periodically resetting the floating diffusion region. A drive element positioned on a substrate and amplifying photocharges accumulated in a floating diffusion region, a selection element positioned on a substrate in a pixel region, and selecting a unit pixel, a signal formed on a substrate in a logic region and output from the pixel region Logic elements and transfer gate and silicide formed on top of the logic elements It includes.

Description

Translated fromKorean

이미지 센서 및 그 제조 방법{Image sensor and method of fabricating the same}Image sensor and method of manufacturing the same {Image sensor and method of fabricating the same}

본 발명은 이미지 센서 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 화질을 개선할 수 있는 이미지 센서 및 그 제조 방법에 관한 것이다.The present invention relates to an image sensor and a method of manufacturing the same, and more particularly, to an image sensor and a method of manufacturing the same that can improve the image quality.

일반적으로 이미지 센서(image sensor)란, 광학적 이미지를 전기적 신호로 변환시키는 반도체 소자이다. 이러한 이미지 센서는 크게 전하 결합 소자(CCD: Charge Coupled Device)와 CMOS 이미지 센서로 구분할 수 있다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Such image sensors can be roughly classified into charge coupled devices (CCDs) and CMOS image sensors.

여기서, 전하 결합 소자란, 개개의 모스 캐패시터(MOS Capacitor)가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다. 그리고, CMOS 이미지 센서란, 제어 회로 및 신호처리 회로를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 모스 트랜지스터(MOS Transistor)를 만들고 이것을 이용하여 차례 차례로 출력을 검출하는 스위칭(Switching) 방식을 이용하는 소자이다.Here, the charge coupling device is a device in which charge carriers are stored and transported in a capacitor while the respective MOS capacitors are in close proximity to each other. In addition, a CMOS image sensor is a switching method in which a MOS transistor is formed by the number of pixels using CMOS technology using a control circuit and a signal processing circuit as peripheral circuits, and the output is sequentially detected using the CMOS image sensor. It is an element to use.

이 중, CMOS 이미지 센서는 일반적으로 빛을 감지하여 전기 신호를 발생시키는 액티브 픽셀 센서(APS: Active Pixel Sensor) 어레이 영역과, APS 어레이 영역 에서 발생된 전기 신호를 처리하는 로직 영역(주변 회로 영역)으로 구분될 수 있다.Among these, the CMOS image sensor generally includes an active pixel sensor (APS) array region that detects light and generates an electrical signal, and a logic region (a peripheral circuit region) that processes an electrical signal generated in the APS array region. It can be divided into.

그리고, APS 어레이 영역의 각 단위 픽셀들은 트랜스퍼 게이트 전극과, 트랜스퍼 게이트 전극 양측에 위치하는 포토 다이오드(photo diode) 및 플로팅 확산(floating diffusion) 영역을 포함한다.Each of the unit pixels of the APS array region includes a transfer gate electrode, a photo diode and a floating diffusion region positioned at both sides of the transfer gate electrode.

액티브 픽셀 센서의 동작에 대해 간단히 설명하면, 포토 다이오드에서 빛을 감지하면 전자-홀 쌍(EHP: electron-hole pair)이 생성되어 축적되며, 축적된 전자-홀 쌍은 트랜스퍼 트랜지스터의 동작에 의해 플로팅 확산 영역으로 전달된다. 이에 따라 플로팅 확산 영역에서의 전위가 변화하게 되며, 이러한 전위 변화를 감지하여 출력한다.Briefly describing the operation of an active pixel sensor, when light is detected by a photodiode, an electron-hole pair (EHP) is generated and accumulated, and the accumulated electron-hole pair is floated by the operation of the transfer transistor. Delivered to the diffusion region. As a result, the potential in the floating diffusion region changes, and the change in potential is detected and output.

그런데, 외부에서 빛이 포토 다이오드뿐만 아니라, 트랜스퍼 게이트의 상부로도 입사될 수 있다. 이러한 경우, 트랜스퍼 게이트로 입사된 빛은 트랜스퍼 게이트 하부의 채널 및/또는 플로팅 확산 영역에서도 전자-홀 쌍을 발생시킬 수 있으며, 포토 다이오드 이외의 영역에서 발생된 전자-홀 쌍들은 이미지 센서의 화질을 저하시킬 수 있다.However, light from outside may be incident not only to the photodiode but also to the upper portion of the transfer gate. In this case, light incident on the transfer gate may generate electron-hole pairs in the channel and / or floating diffusion region under the transfer gate, and electron-hole pairs generated in regions other than the photodiode may reduce the image quality of the image sensor. Can be reduced.

본 발명이 이루고자 하는 기술적 과제는 트랜스퍼 게이트로 빛이 입사되는 것을 차단할 수 있는 이미지 센서에 관한 것이다.The technical problem to be achieved by the present invention relates to an image sensor that can block the incident light to the transfer gate.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는 이러한 이미지 센서의 제조 방법을 제공하는데 있다.In addition, another technical problem to be achieved by the present invention is to provide a method of manufacturing such an image sensor.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problem to be achieved by the present invention is not limited to the above-mentioned problem, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 이미지 센서는 픽셀 영역 및 로직 영역이 정의된 기판, 픽셀 영역의 기판 내에 형성되어 광전하를 축적하는 포토다이오드, 픽셀 영역의 기판 내에 형성되어 포토다이오드에 축적된 광전하를 전달받아 검출하는 플로팅 확산 영역, 픽셀 영역의 기판 상에 위치하여, 포토다이오드에 축적된 광전하를 플로팅 확산 영역으로 전달하는 트랜스퍼 게이트, 픽셀 영역의 기판 상에 위치하며, 플로팅 확산 영역을 주기적으로 리셋 시키는 리셋 소자, 픽셀 영역의 기판 상에 위치하며, 플로팅 확산 영역에 축적된 광전하를 증폭하는 드라이브 소자, 픽셀 영역의 기판 상에 위치하며, 단위 픽셀을 선택하는 선택 소자, 로직 영역의 기판에 형성되어 픽셀 영역에서 출력되는 신호를 처리하는 로직 소자들 및 트랜스퍼 게이트 및 로직 소자들의 상면에 형성된 실리사 이드막을 포함한다.In order to achieve the above technical problem, an image sensor according to an embodiment of the present invention is formed in a substrate in which a pixel region and a logic region are defined, a photodiode which is formed in a substrate of a pixel region and accumulates photocharges, and is formed in a substrate of a pixel region. A floating diffusion region that receives and detects photocharges accumulated in the photodiode, and a transfer gate that transfers the photocharges accumulated in the photodiode to the floating diffusion region and a substrate in the pixel region. A reset element for periodically resetting the floating diffusion region, a drive element positioned on the substrate of the pixel region, and a drive element amplifying the photocharges accumulated in the floating diffusion region, selected on the substrate of the pixel region, to select a unit pixel Elements, logic elements formed on the substrate of the logic region to process signals output from the pixel region And a silicide film formed on upper surfaces of the transfer gate and the logic elements.

상기 기술적 과제를 달성하기 위하여 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법은 픽셀 영역 및 로직 영역이 정의된 기판을 제공하고, 픽셀 영역의 기판 상에 트랜스퍼 게이트를, 로직 영역의 기판 상에 로직 소자들의 게이트를 형성하고, 트랜스퍼 게이트 일측의 기판 내에 포토다이오드를 형성하고, 트랜스퍼 게이트 타측의 기판 내에 플로팅 확산 영역을, 로직 영역의 게이트 양측의 기판 내에 불순물 영역을 형성하고, 픽셀 영역의 트랜스퍼 게이트 상면과, 로직 영역의 게이트 및 불순물 영역 상면에 실리사이드막을 형성하는 것을 포함한다.In order to achieve the above technical problem, a method of manufacturing an image sensor according to another embodiment of the present invention provides a substrate in which a pixel region and a logic region are defined, and a transfer gate is formed on a substrate in a pixel region and a substrate in a logic region. Forming a gate of logic elements, a photodiode in a substrate on one side of the transfer gate, a floating diffusion region in the substrate on the other side of the transfer gate, an impurity region in the substrate on both sides of the gate of the logic region, and a transfer gate in the pixel region. And forming a silicide film on the upper surface and the upper surface of the gate and the impurity region of the logic region.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이미지 센서 및 그 제조 방법에 따르면, 단위 픽셀 영역에서의 트랜스퍼 게이트 상면에 실리사이드막을 형성함으로써, 외부로부터 트랜스퍼 게이트로 빛이 입사되는 것을 차단할 수 있다. 그러므로, 수광 소자 이외의 영역에서 EHP가 발생하여 이미지 센서의 화질이 저하되는 것을 방지할 수 있다.According to the image sensor of the present invention and a method of manufacturing the same, by forming a silicide film on the upper surface of the transfer gate in the unit pixel region, it is possible to block the light from entering from the outside to the transfer gate. Therefore, it is possible to prevent the EHP from occurring in regions other than the light receiving element so that the image quality of the image sensor is deteriorated.

그리고, 단위 픽셀 영역의 트랜스퍼 게이트 상면과 로직 영역을 함께 노출시키는 절연막 패턴을 이용함으로써, 트랜스퍼 게이트 상면과 로직 영역 상에 실리사이드막을 동시에 형성할 수 있으므로, 이미지 센서의 제조 공정을 단순화할 수 있다.The silicide layer may be simultaneously formed on the upper surface of the transfer gate and the logic region by using an insulating layer pattern that exposes the upper portion of the transfer gate and the logic region of the unit pixel region, thereby simplifying the manufacturing process of the image sensor.

또한, 단위 픽셀 영역에서 트랜스퍼 게이트 상면만을 노출시키는 절연막 패 턴을 이용함으로써, 실리사이드화 공정시 단위 픽셀 영역이 금속 물질에 의한 영향으로 감도가 저하되는 것을 방지할 수 있다.In addition, by using an insulating layer pattern exposing only the upper surface of the transfer gate in the unit pixel region, the sensitivity of the unit pixel region may be prevented from being degraded due to the influence of the metal material during the silicide process.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. It is provided to fully convey the scope of the invention to those skilled in the art, and the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, including and / or comprising the components, steps, operations and / or elements mentioned exclude the presence or addition of one or more other components, steps, operations and / or elements. I never do that.

이하 본 발명의 실시예들에서는 이미지 센서의 일 예로 CMOS 이미지 센서를 예시할 것이다. 먼저, 도 1 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 구조에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will exemplify a CMOS image sensor as an example of an image sensor. First, a structure of a CMOS image sensor according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 5.

도 1은 본 발명의 일 실시예에 따른 이미지 센서의 개략적인 블록도이다.1 is a schematic block diagram of an image sensor according to an embodiment of the present invention.

도 1을 참조하면, 이미지 센서는 수광 소자를 포함하는 픽셀들이 이차원적으 로 배열되어 이루어진 액티브 픽셀 센서(APS) 어레이 영역(10)과, APS 어레이 영역(10)을 동작시키기 위한 로직(logic) 영역(20)을 포함한다.Referring to FIG. 1, an image sensor includes an active pixel sensor (APS)array region 10 in which pixels including a light receiving element are arranged two-dimensionally, and a logic region for operating theAPS array region 10. And 20.

APS 어레이 영역(10)은 2차원적으로 배열된 복수의 픽셀을 포함하며, 광 신호를 전기적 신호로 변환한다. 이러한 APS 어레이 영역(10)은 행 드라이버(50)로부터 픽셀 선택 신호(SEL), 리셋 신호(RX), 전하 전송 신호(TX) 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적 신호는 수직 신호 라인를 통해서 상관 이중 샘플러(50)에 제공된다.TheAPS array region 10 includes a plurality of pixels arranged in two dimensions, and converts an optical signal into an electrical signal. TheAPS array area 10 is driven by receiving a plurality of driving signals such as a pixel selection signal SEL, a reset signal RX, a charge transfer signal TX, and the like from therow driver 50. The converted electrical signal is also provided to the correlateddouble sampler 50 via a vertical signal line.

로직 영역(20)은 타이밍 발생기(timing generator; 30), 행 디코더(row decoder; 40), 행 드라이버(row driver; 50), 상관 이중 샘플러(CDS: Correlated Double Sampler; 60), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 70), 래치부(latch; 80), 열 디코더(column decoder; 90) 등을 포함할 수 있다.Thelogic area 20 includes atiming generator 30, arow decoder 40, arow driver 50, a correlateddouble sampler 60, and an analog-to-digital converter. ADC may include an analog to digital converter (70), a latch (80), a column decoder (90), and the like.

타이밍 발생기(30)는 행 디코더(40) 및 열 디코더(90)에 타이밍(timing) 신호 및 제어 신호를 제공한다.Thetiming generator 30 provides a timing signal and a control signal to therow decoder 40 and thecolumn decoder 90.

행 드라이버(50)는 행 디코더(40)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호를 APS 어레이 영역(10)으로 제공한다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행별로 구동 신호를 제공한다.Therow driver 50 provides a plurality of driving signals to theAPS array region 10 for driving the plurality of unit pixels according to the result decoded by therow decoder 40. In general, when unit pixels are arranged in a matrix form, a driving signal is provided for each row.

상관 이중 샘플러(60)는 APS 어레이 영역(10)에 형성된 전기 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 잡음 레벨(noise level)과 형성된 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨 과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.The correlateddouble sampler 60 receives, holds, and samples electrical signals formed in theAPS array region 10 through vertical signal lines. In other words, the signal level of the specific noise level and the formed electrical signal is sampled twice, and the difference level corresponding to the difference between the noise level and the signal level is output.

아날로그 디지털 컨버터(70)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.The analog-to-digital converter 70 converts an analog signal corresponding to the difference level into a digital signal and outputs the digital signal.

래치부(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(90)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 출력된다.Thelatch unit 80 latches the digital signal, and the latched signal is sequentially output from thecolumn decoder 90 to the image signal processor (not shown) according to the decoding result.

도 2는 본 발명의 실시예들에 따른 이미지 센서의 액티브 픽셀 센서(APS) 어레이의 간략 회로도이다.2 is a simplified circuit diagram of an active pixel sensor (APS) array of image sensors in accordance with embodiments of the present invention.

도 2를 참조하면, 이미지 센서에서 광 신호를 전기적인 신호로 변환하는 APS 어레이 영역(10)은 도 3에 도시된 등가 회로도로 구성된 단위 픽셀(100)들이 매트릭스 형태로 배열되어 구성된다.Referring to FIG. 2, theAPS array area 10 that converts an optical signal into an electrical signal in an image sensor is configured byunit pixels 100 arranged in a matrix form in the equivalent circuit diagram of FIG. 3.

도 3은 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도이다.3 is a circuit diagram of a unit pixel of an image sensor according to example embodiments.

도 3에서는 단위 픽셀 영역(100)이 4개의 트랜지스터 구조로 이루어진 경우를 도시하고 있으나, 단위 픽셀 영역(100)은 3개의 트랜지스터 구조, 5개의 트랜지스터 구조 또는 4개의 트랜지스터 구조와 유사한 포토게이트 구조로 구성될 수도 있다.In FIG. 3, theunit pixel region 100 includes four transistor structures, but theunit pixel region 100 includes three transistor structures, five transistor structures, or a photogate structure similar to four transistor structures. May be

도 3을 참조하면, 4개의 트랜지스터 구조로 이루어진 각 단위 픽셀 영역(100)은 빛을 받아 광전하를 생성 및 축적하는 수광 소자(110)와, 수광 소자에 입사된 광 신호를 독출하는 독출 소자로 구분될 수 있다. 독출 소자로는 리셋(reset) 소자(140), 드라이브(drive) 소자(150), 선택(select) 소자(160) 등이 포함될 수 있다.Referring to FIG. 3, eachunit pixel region 100 having four transistor structures includes alight receiving device 110 that generates light and generates photocharges, and a read device that reads an optical signal incident on the light receiving device. It can be divided into. The read device may include areset device 140, adrive device 150, aselect device 160, and the like.

보다 상세히 설명하면, 수광 소자(110)는 입사광에 대응하는 전하를 생성 및 축적하며, 수광 소자로는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 가능하다. 그리고 수광 소자(110)는 축적된 광전하를 플로팅 확산 영역(120, FD; Floating Diffusion region)으로 전달하는 전하 전송 소자(130)와 연결된다.In more detail, thelight receiving element 110 generates and accumulates charges corresponding to incident light, and thelight receiving element 110 includes a photo diode, a photo transistor, a photo gate, and a pinned photo diode. (Pinned Photo Diode; PPD) and combinations thereof are possible. Thelight receiving element 110 is connected to acharge transfer element 130 that transfers the accumulated photocharges to a floating diffusion region (FD).

플로팅 확산 영역(120)은 수광 소자(110)에서 축적된 전하를 전송받는다. 그리고 플로팅 확산 영역(120)은 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다. 또한, 플로팅 확산 영역(120)은 드라이브 소자(150)와 전기적으로 연결되어 있어, 드라이브 소자(150)를 제어한다.The floatingdiffusion region 120 receives charges accumulated in thelight receiving element 110. In addition, since the floatingdiffusion region 120 has parasitic capacitance, charge is accumulated cumulatively. In addition, the floatingdiffusion region 120 is electrically connected to thedrive element 150 to control thedrive element 150.

전하 전송 소자(130)는 수광 소자(110)에서 플로팅 확산 영역(120)으로 전하를 전송한다. 전하 전송 소자(130)는 일반적으로 1개의 트랜지스터로 이루어지며, 전하 전송 신호(TX)에 의해 제어된다.Thecharge transfer element 130 transfers charges from thelight receiving element 110 to the floatingdiffusion region 120. Thecharge transfer element 130 generally consists of one transistor and is controlled by the charge transfer signal TX.

리셋 소자(140)는 플로팅 확산 영역(120)을 주기적으로 리셋시킨다. 리셋 소자(140)의 소스는 플로팅 확산 영역(120)과 연결되며, 드레인은 전압(Vdd)에 연결된다. 그리고 리셋 라인(141)에 의해 제공되는 바이어스에 의해 구동된다. 따라서 리셋 라인(141)에 의해 제공되는 바이어스에 의해 리셋 소자(140)가 턴 온되면, 리셋 소자(140)의 드레인과 연결된 전원 전압(Vdd)이 플로팅 확산 영역(120)으로 전달된다.Thereset device 140 periodically resets the floatingdiffusion region 120. The source of thereset device 140 is connected to the floatingdiffusion region 120 and the drain is connected to the voltage Vdd. And driven by a bias provided by thereset line 141. Therefore, when thereset device 140 is turned on by the bias provided by thereset line 141, the power supply voltage Vdd connected to the drain of thereset device 140 is transferred to the floatingdiffusion region 120.

드라이브 소자(150)는 단위 픽셀 영역(100) 외부에 위치하는 정전류원(도면 미도시)과 조합하여 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며, 수광 소자(110)에 축적된 광전하를 전달받은 플로팅 확산 영역(120)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(162)으로 출력한다.Thedrive element 150 serves as a source follower buffer amplifier in combination with a constant current source (not shown) located outside theunit pixel region 100, and the photocharges accumulated in thelight receiving element 110 are provided. Amplifies a change in the electrical potential of the floatingdiffusion region 120 received and outputs it to theoutput line 162.

선택 소자(160)는 행 단위로 읽어낼 단위 픽셀을 선택하는 역할을 한다. 선택 소자(160)는 행 선택 라인(ROW)에 의해 제공되는 바이어스에 의해 구동되며, 선택 소자가 턴 온되면 선택 소자(160)의 드레인과 연결된 전원 전압이 드라이브 소자(150)의 드레인으로 전달 된다.Theselection device 160 selects unit pixels to be read in units of rows. Theselection device 160 is driven by a bias provided by the row selection line ROW. When the selection device is turned on, a power supply voltage connected to the drain of theselection device 160 is transferred to the drain of thedrive device 150. .

또한, 전하 전송 소자(130), 리셋 소자(140), 선택 소자(160)의 구동 신호 라인들(131, 141, 161)은 동일한 행에 포함된 단위 픽셀들이 동시에 구동되도록 행 방향(수평 방향)으로 연장된다.In addition, the drivingsignal lines 131, 141, and 161 of thecharge transfer device 130, thereset device 140, and theselection device 160 may be driven in a row direction (horizontal direction) so that the unit pixels included in the same row are driven simultaneously. Extends.

도 4는 본 발명의 일 실시예에 따른 이미지 센서의 단위 픽셀을 개략적으로 나타낸 평면도이다. 도 5는 도 4의 Ⅴ-Ⅴ' 선을 따라 절단한 단면도이다.4 is a plan view schematically illustrating a unit pixel of an image sensor according to an exemplary embodiment. FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.

도 4를 참조하면, APS 어레이(도 1 및 도 2의 10 참조) 영역은 단위 픽셀 영역(100)들이 매트릭스 형태로 배열됨에 따라, 기판(101)을 사각 형태의 단위 픽셀 영역(100)들로 구분할 수 있다. 그리고 각 단위 픽셀 영역(100)의 중심에는 수광 소자(110)가 위치하며, 수광 소자(110) 주위의 각 단위 픽셀 영역(100) 내에는 플로팅 확산 영역(120), 전하 전송 소자(130), 리셋 소자(140), 드라이브 소자(150) 및 선택 소자(160)가 위치한다.Referring to FIG. 4, as theunit pixel regions 100 are arranged in a matrix form, the APS array (refer to 10 of FIGS. 1 and 2) may form thesubstrate 101 as rectangularunit pixel regions 100. Can be distinguished. Thelight receiving element 110 is positioned at the center of eachunit pixel region 100, and the floatingdiffusion region 120, thecharge transfer element 130, and thelight emitting element 110 are disposed in eachunit pixel region 100 around thelight receiving element 110. Thereset device 140, thedrive device 150, and theselection device 160 are positioned.

그리고, 로직 영역에는 NMOS 및 PMOS 트랜지스터(210, 220), 커패시터 및 저항 등의 로직 소자들이 위치하여 논리 회로를 구성한다.In the logic region, logic elements such as NMOS andPMOS transistors 210 and 220, a capacitor, and a resistor are positioned to form a logic circuit.

도 5를 참조하면, 본 발명의 일 실시예에서 이미지 센서는 P형 벌크 기판(101a) 상에 P형 에피층(101b)이 형성된 기판(101)을 이용할 수 있다. 그리고 기판(101) 내에는 기판(101) 표면과 이격되어 P형 에피층(101b) 내에 형성된 P형 불순물 영역인 P형 딥-웰(103)이 형성되어 있을 수 있다.Referring to FIG. 5, in an embodiment of the present disclosure, the image sensor may use asubstrate 101 having a P-type epitaxial layer 101b formed on the P-type bulk substrate 101a. The P-type deep-well 103, which is a P-type impurity region formed in the P-type epitaxial layer 101b and spaced apart from the surface of thesubstrate 101, may be formed in thesubstrate 101.

P형 딥 웰(103)은 벌크 기판(101a)의 깊은 곳에서 생성된 전하들이 수광 소자(110)로 흘러들어가지 않도록 포텐셜 배리어(potential barrier)를 형성하고, 전하와 홀의 재결합(recombination) 현상을 증가시켜 전하들의 랜덤 드리프트에 의한 화소간 크로스토크를 감소시키는 크로스토크 배리어이다.The P-type deep well 103 forms a potential barrier to prevent the charges generated in the deep portion of thebulk substrate 101a from flowing into thelight receiving device 110, and prevents recombination of charges and holes. It is a crosstalk barrier that increases to reduce interpixel crosstalk due to random drift of charges.

P형 딥 웰(103)은 예를 들어, 기판(101)의 표면으로부터 3 내지 12㎛ 깊이에서 최고 농도를 가지며 1 내지 5㎛의 층두께를 형성하도록 형성될 수 있다. 여기서, 3 내지 12㎛는 실리콘 내에서 적외선 또는 근적외선의 흡수 파장의 길이(absorption length of red or near infrared region light)와 실질적으로 동일하다. 여기서, P형 딥 웰(103)의 깊이는 기판(101)의 표면으로부터 얕을수록 확산 방지 효과가 크므로 크로스토크가 작아지나, 수광 소자(110)의 영역 또한 얕아지므로 깊은 곳에서 광전 변환 비율이 상대적으로 큰 장파장(예를 들어, 레드 파장)을 갖는 입사광에 대한 감도가 낮아질 수 있다. 따라서, 입사광의 파장 영역에 따라 P형 딥 웰(103)의 형성 위치는 조절될 수 있다.The P-type deep well 103 may be formed to have a highest concentration at a depth of 3 to 12 μm from the surface of thesubstrate 101 and to form a layer thickness of 1 to 5 μm, for example. Here, 3 to 12 μm is substantially the same as the absorption length of red or near infrared region light in silicon. Here, the shallower the depth of the P-typedeep well 103 is from the surface of thesubstrate 101, the greater the diffusion prevention effect, so that the crosstalk becomes smaller, but the area of thelight receiving element 110 also becomes shallower. Sensitivity to incident light having this relatively large long wavelength (eg, red wavelength) can be lowered. Therefore, the formation position of the P-type deep well 103 can be adjusted according to the wavelength region of the incident light.

본 발명의 일 실시예에서는 P형 벌크 기판(101a) 상에 P형 에피층(101b)이 성장되고, P형 에피층(101b) 내에 P형 딥 웰(103)이 형성되어 있는 경우만 설명하였으나, 이에 제한되는 것은 아니다. 예를 들어, P형 벌크 기판(101a) 대신 N형 벌 크 기판이 이용될 수도 있다. 그리고 P형 에피층(101b) 대신 N형 에피층이 형성될 수도 있다. 또한, 경우에 따라서는 P형 딥 웰(103)이 형성되지 않을 수도 있다. 즉, 기판(101)은 이러한 여러 가지의 조합이 가능하다.In the exemplary embodiment of the present invention, only the case where the P-type epi layer 101b is grown on the P-type bulk substrate 101a and the P-typedeep well 103 is formed in the P-type epi layer 101b has been described. However, the present invention is not limited thereto. For example, an N-type bulk substrate may be used instead of the P-type bulk substrate 101a. An N-type epitaxial layer may be formed instead of the P-type epitaxial layer 101b. In some cases, the P-type deep well 103 may not be formed. That is, thesubstrate 101 can be any of these combinations.

그리고, 이러한 기판(101) 내에는 활성 영역과 필드 영역을 구분하기 위한 소자 분리막(107)이 형성되어 있다. 또한, 로직 영역의 기판(101) 내에는 PMOS 트랜지스터를 형성하기 위한 N-웰(105)이 형성되어 있다.In thesubstrate 101, anisolation layer 107 is formed to distinguish the active region from the field region. In thesubstrate 101 of the logic region, an N-well 105 for forming a PMOS transistor is formed.

한편, 이와 같은 기판(101) 상에는 다수의 게이트들이 형성되어 있다. 즉, 단위 픽셀 영역의 기판(101) 상에는 트랜스퍼 게이트(130), 리셋 게이트(140), 드라이브 게이트(150) 및 선택 게이트(160)가 위치하며, 로직 영역의 기판(101) 상에는 NMOS 및 PMOS 트랜지스터의 게이트(210, 220)가 위치할 수 있다.Meanwhile, a plurality of gates are formed on thesubstrate 101. That is, thetransfer gate 130, thereset gate 140, thedrive gate 150, and theselection gate 160 are positioned on thesubstrate 101 of the unit pixel region, and the NMOS and PMOS transistors are disposed on thesubstrate 101 of the logic region.Gates 210 and 220 may be located.

그리고, 단위 픽셀 영역에서 트랜스퍼 게이트(130)의 일측에는 수광 소자(110)가 위치한다. 본 발명의 일 실시예에서 수광 소자(110)로는 핀드 포토 다이오드가 형성될 수 있다.Thelight receiving element 110 is positioned at one side of thetransfer gate 130 in the unit pixel area. In one embodiment of the present invention, as thelight receiving device 110, a pinned photo diode may be formed.

보다 상세히 설명하면, 핀드 포토 다이오드(110)는 2번의 이온 주입을 통해 형성된 N형 포토다이오드(112)와 P형 포토다이오드(114)를 포함한다. 여기서, N형 포토다이오드(112)는 P형 에피층(101b) 내에 깊게 형성되어 있으며, P형 포토다이오드(114)는 N형 포토다이오드(112)의 표면에 얕게 형성되어 있다.In more detail, the pinnedphotodiode 110 includes an N-type photodiode 112 and a P-type photodiode 114 formed through two ion implantations. Here, the N-type photodiode 112 is deeply formed in the P-type epi layer 101b, and the P-type photodiode 114 is formed shallowly on the surface of the N-type photodiode 112.

이에 따라 핀드 포토다이오드(110)는 P형 에피층(101b), N형 포토다이오드(112) 및 P형 포토다이오드(114)가 적층된 PNP 접합 구조를 갖는다.Accordingly, the pinnedphotodiode 110 has a PNP junction structure in which a P-type epi layer 101b, an N-type photodiode 112, and a P-type photodiode 114 are stacked.

여기서, N형 포토다이오드(112)는 입사광을 흡수하여 광전하를 축적하며, P 형 포토다이오드(114)는 열적으로 생성된 전하-전공 쌍(EHP: Electron-Hole Pair)을 줄임으로써 암전류를 방지한다. 여기서, 암전류는 실리콘의 댕글링 결함이나, 에칭 스트레스 등에 의한 기판(101)의 표면 손상으로 인해 발생할 수 있다. 따라서, 표면에서 열적으로 생성된 EHP 중에서 홀(hole)은 P형 포토다이오드(114)를 통해서 접지된 기판(101)으로 확산되고, 전자(electron)은 P형 포토다이오드(114)를 확산하는 과정에서 홀과 재결합되어 소멸될 수 있다.Here, the N-type photodiode 112 absorbs incident light to accumulate photocharges, and the P-type photodiode 114 prevents dark current by reducing the thermally generated electron-hole pair (EHP). do. Here, the dark current may occur due to the surface damage of thesubstrate 101 due to dangling defects of silicon or etching stress. Therefore, in the thermally generated EHPs on the surface, holes are diffused to the groundedsubstrate 101 through the P-type photodiode 114, and electrons diffuse to the P-type photodiode 114. Can be recombined with the hole and destroyed.

그리고, 단위 픽셀 영역에서 트랜스퍼 게이트(130)의 타측에는 N형 불순물을 주입하여 형성된 플로팅 확산 영역(120)이 위치한다. 플로팅 확산 영역(120)은 핀드 포토다이오드(110)에 축적된 광전하를 트랜스퍼 게이트(130)를 통해 전송 받는다. 이러한 플로팅 확산 영역(120)은 저농도 및 고농도 불순물 영역(120a, 120b)으로 이루어질 수 있다. 즉, 플로팅 확산 영역(120)은 LDD(Lightly Doped Drain) 구조를 갖거나, DDD(Double Doped Drain) 구조를 가질 수 있다.The floatingdiffusion region 120 formed by injecting N-type impurities is located at the other side of thetransfer gate 130 in the unit pixel region. The floatingdiffusion region 120 receives the photocharges accumulated in the pinnedphotodiode 110 through thetransfer gate 130. The floatingdiffusion region 120 may be formed of low concentration and highconcentration impurity regions 120a and 120b. That is, the floatingdiffusion region 120 may have a lightly doped drain (LDD) structure or a double doped drain (DDD) structure.

이와 같이, 서로 이격된 핀드 포토다이오드(110)와 플로팅 확산 영역(120) 사이의 기판(101) 상에는 트랜스퍼 게이트(130)가 위치하며, 트랜스퍼 게이트(130)는 핀드 포토다이오드(110) 내에 축적된 광전하를 플로팅 확산 영역(120)으로 전달한다.As such, thetransfer gate 130 is positioned on thesubstrate 101 between the pinnedphotodiode 110 and the floatingdiffusion region 120 spaced apart from each other, and thetransfer gate 130 is accumulated in the pinnedphotodiode 110. The photocharge is transferred to the floatingdiffusion region 120.

또한, 트랜스퍼 게이트(130)와 이격되고, 플로팅 확산 영역(120)과 인접한 기판(101) 상에는 리셋 게이트(140), 드라이브 게이트(150) 및 선택 게이트(160)가 서로 이격되어 위치한다. 이러한 리셋 게이트(140), 드라이브 게이트(150) 및 선택 게이트(160)의 일측에 LDD 구조 또는 DDD구조의 불순물 영역(170)이 위치한다.In addition, thereset gate 140, thedrive gate 150, and theselection gate 160 are spaced apart from each other on thesubstrate 101 spaced apart from thetransfer gate 130 and adjacent to the floatingdiffusion region 120. Theimpurity region 170 of the LDD structure or the DDD structure is positioned at one side of thereset gate 140, thedrive gate 150, and theselection gate 160.

이러한 단위 픽셀 영역에는, 핀드 포토 다이오드(110), 플로팅 확산 영역(120), 리셋 게이트(140), 드라이브 게이트(150), 선택 게이트(160) 및 불순물 영역(170)들을 컨포말하게 덮는 절연막 패턴(312)이 형성되어 있다. 즉, 단위 픽셀 영역 상에는 트랜스퍼 게이트(130)의 상면을 제외한 구조물들의 상면을 덮는 절연막 패턴(312)이 형성되어 있다.An insulating film pattern conformally covering the pinnedphotodiode 110, the floatingdiffusion region 120, thereset gate 140, thedrive gate 150, theselection gate 160, and theimpurity region 170 in the unit pixel region. 312 is formed. In other words, an insulatinglayer pattern 312 is formed on the unit pixel area to cover top surfaces of the structures except the top surface of thetransfer gate 130.

여기서, 절연막 패턴(312)은 실리콘 질화막(312b)으로 이루어진 단일막일 수 있으며, 질화막(312b) 하부에 산화막(312a)을 더 포함할 수 있다. 이러한 절연막 패턴(312)은 실리사이드화 공정시 단위 픽셀 영역에 위치하는 소자들의 특성이 저하되는 것을 방지하는 역할을 할 수 있다. 구체적으로, 핀드 포토다이오드(110)로 입사되는 빛에 대한 감도를 떨어뜨리거나, 플로팅 확산 영역(120)에서 누설 전류가 증가되는 현상 등을 방지할 수 있다.The insulatinglayer pattern 312 may be a single layer formed of thesilicon nitride layer 312b, and may further include anoxide layer 312a under thenitride layer 312b. The insulatinglayer pattern 312 may serve to prevent deterioration of characteristics of devices positioned in a unit pixel area during a silicide process. In detail, the sensitivity of light incident to the pinnedphotodiode 110 may be reduced, or a phenomenon in which the leakage current may increase in the floatingdiffusion region 120 may be prevented.

또한, 단위 픽셀 영역의 트랜스퍼 게이트(130), 리셋 게이트(140), 드라이버 게이트(150) 및 선택 게이트(160) 양측에는 스페이서(322)가 형성되어 있다. 스페이서(322)는 질화막으로만 이루어지거나, 도면에 도시된 바와 같이, 산화막(322a) 및 질화막(322b)으로 형성된 이중 스페이서일 수 있다. 그리고 게이트들(140, 150, 160)과 스페이서(322) 사이에 절연막 패턴(312)이 개재될 수 있으며, 이와 달리 게이트(140, 150, 160) 양측에 스페이서(322)가 위치하고 절연막 패턴(312)이 스페이서(322) 상에 컨포말하게 형성될 수도 있다.In addition,spacers 322 are formed at both sides of thetransfer gate 130, thereset gate 140, thedriver gate 150, and theselection gate 160 in the unit pixel region. Thespacer 322 may be formed of only a nitride film or may be a double spacer formed of anoxide film 322a and anitride film 322b as shown in the drawing. The insulatinglayer pattern 312 may be interposed between thegates 140, 150, and 160 and thespacer 322. In contrast, thespacers 322 may be disposed on both sides of thegates 140, 150 and 160, and the insulatinglayer pattern 312 may be interposed. ) May be conformally formed on thespacer 322.

그리고, 절연막 패턴(312)에 의해 노출된 트랜스퍼 게이트(130) 상면에는 실리사이드막(350a)이 형성되어 있다. 트랜스퍼 게이트(130) 상면에 형성된 실리사이 드막(350a)은 폴리실리콘으로 이루어진 게이트에 비해 낮은 광투과성을 갖는다. 따라서, 이미지 센서로 빛이 입사될 때, 트랜스퍼 게이트(130)로 빛이 입사되는 것을 감소시킨다. 이에 따라, 트랜스퍼 게이트(130) 하부의 채널 영역 및/또는 플로팅 확산 영역(120)에서 전자-홀 쌍(EHP)이 발생되어 이미지 센서의 화질이 저하되는 것을 방지할 수 있다. 즉, 픽셀 영역에서는 국부적으로 트랜스퍼 게이트(130) 상면에만 실리사이드막(350a)을 형성하는 것이, 트랜스퍼 게이트(130)를 제외한 픽셀 영역의 소자들의 감도를 떨어뜨리지 않으므로, 이미지 센서의 전기적 특성을 유지할 수 있을 것이다.Thesilicide layer 350a is formed on the upper surface of thetransfer gate 130 exposed by the insulatinglayer pattern 312. Thesilicon film 350a formed on the upper surface of thetransfer gate 130 has a lower light transmittance than the gate made of polysilicon. Thus, when light is incident on the image sensor, the light is incident on thetransfer gate 130. Accordingly, electron-hole pairs EHP are generated in the channel region and / or the floatingdiffusion region 120 under thetransfer gate 130, thereby preventing the image quality of the image sensor from being degraded. That is, in the pixel region, forming thesilicide layer 350a only on the upper surface of thetransfer gate 130 does not reduce the sensitivity of the elements in the pixel region except for thetransfer gate 130, thereby maintaining electrical characteristics of the image sensor. There will be.

한편, 로직 영역의 기판(101) 상에는 CMOS 트랜지스터가 위치한다. 즉, 기판(101) 상에 NMOS 트랜지스터의 게이트(210)와 PMOS 트랜지스터의 게이트(220)가 각각 위치하며, 각 게이트들(210, 220) 양측의 기판(101) 내에는 LDD 구조의 불순물 영역(230, 240)이 위치한다.On the other hand, a CMOS transistor is positioned on thesubstrate 101 in the logic region. That is, thegate 210 of the NMOS transistor and thegate 220 of the PMOS transistor are located on thesubstrate 101, and the impurity region of the LDD structure is formed in thesubstrate 101 on both sides of thegates 210 and 220. 230, 240 are located.

그리고, 각 게이트(210, 220)의 양측에는 제 1 및 제 2 스페이서(314, 322)가 형성되어 있다. 보다 상세히 설명하면, 게이트들(210, 220)의 양측에 L자 형태의 제 1 스페이서(314)가 위치하며, 제 1 스페이서(314) 상에 뿔 형상의 전형적인 제 2 스페이서(322)가 위치한다. 여기서 제 1 스페이서(314)는 절연막 패턴(312)과 동일층에 형성되어 있어, 산화막 스페이서(314a) 및 질화막 스페이서(314b)가 적층된 구조를 갖을 수 있다. 또한, 제 2 스페이서(322)도 제 1 스페이서(314)와 구분되도록 산화막 및 질화막의 적층 구조를 갖을 수 있다.First andsecond spacers 314 and 322 are formed at both sides of each of thegates 210 and 220. In more detail, an L-shapedfirst spacer 314 is positioned on both sides of thegates 210 and 220, and a typical horn-shapedsecond spacer 322 is positioned on thefirst spacer 314. . Thefirst spacer 314 may be formed on the same layer as the insulatinglayer pattern 312, and may have a structure in which theoxide layer spacer 314a and thenitride layer spacer 314b are stacked. In addition, thesecond spacer 322 may also have a stacked structure of an oxide film and a nitride film so as to be distinguished from thefirst spacer 314.

또한, 로직 영역의 각 게이트(210, 220) 및 불순물 영역(230, 240) 상면에는 컨택 저항을 줄이기 위한 실리사이드막(350b, 350c)이 형성되어 있다. 이 때, 로직 영역에 위치하는 실리사이드막(350b, 350c)은 픽셀 영역의 트랜스퍼 게이트(130) 상면에 위치하는 실리사이드막(350a)과 동일한 금속 성분으로 이루어져 있다.In addition, silicide layers 350b and 350c are formed on upper surfaces of thegates 210 and 220 and theimpurity regions 230 and 240 of the logic region to reduce contact resistance. In this case, the silicide layers 350b and 350c in the logic region are made of the same metal component as thesilicide layer 350a in the upper surface of thetransfer gate 130 in the pixel region.

이하, 도 6 내지 도 14를 참조하여 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법에 대해 상세히 설명한다. 도 6 내지 도 14는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 순서대로 나타낸 단면도들이다.Hereinafter, a manufacturing method of an image sensor according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 6 to 14. 6 to 14 are cross-sectional views sequentially illustrating a method of manufacturing an image sensor according to an embodiment of the present invention.

먼저, 도 6을 참조하면, 단위 픽셀 영역과 로직 영역이 구분된 기판(101)을 준비한다. 기판(101)은 P형 벌크 기판(101a) 상에 P형 에피층(101b)이 형성된 기판(101)을 이용할 수 있다.First, referring to FIG. 6, asubstrate 101 in which a unit pixel area and a logic area are divided is prepared. As thesubstrate 101, asubstrate 101 having a P-type epitaxial layer 101b formed on the P-type bulk substrate 101a may be used.

그리고 나서, P형 에피층(101b) 내에 P형 불순물을 이온 주입하여 P형 딥 웰(103)을 형성한다. 딥 웰(103)은 기판(101) 표면으로부터 약 3 내지 12㎛ 깊이에서 최고 농도를 가지며, 약 1 내지 5㎛의 층 두께를 갖도록 형성할 수 있다.Then, P-type impurities are ion implanted into the P-type epitaxial layer 101b to form the P-typedeep well 103. The deep well 103 may be formed to have the highest concentration at a depth of about 3 to 12 μm from the surface of thesubstrate 101 and to have a layer thickness of about 1 to 5 μm.

이어서, 로직 영역의 기판(101)에서 PMOS 트랜지스터가 형성될 소정 영역에 N형 불순물을 이온 주입하여 N-웰(105)을 형성한다.Subsequently, the N-well 105 is formed by ion implanting N-type impurities into a predetermined region where the PMOS transistor is to be formed in thesubstrate 101 of the logic region.

다음으로, LOCOS(Local Oxidation of Silicon) 공정 또는 STI(Shallow Trench Isolation) 공정을 수행하여 필드 영역과 활성 영역을 구분하는 소자 분리막(107)을 형성한다.Next, adevice isolation layer 107 is formed to distinguish the field region from the active region by performing a local oxide of silicon (LOCOS) process or a shallow trench isolation (STI) process.

이 후, 기판(101) 상에 게이트 절연막 및 게이트용 도전막을 순차적으로 적층한다. 이 때, 게이트 절연막으로는 SiO₂, SiON, SiN, Al₂O₃, Si₃N₄, GexOyNz, GexSiyOz 또는 고유전율 물질 등이 사용될 수 있다. 여기서, 고유전율 물질은 HfO₂, ZrO₂, Al₂O₃, Ta₂O₅, 하프늄 실리케이트, 지르코늄 실리케이트 또는 이들의 조합막 등을 원자층 증착법으로 형성할 수 있다. 또한, 게이트 절연막은 예시된 막질들 중에서 2종 이상의 선택된 물질을 복수 층으로 적층하여 구성될 수도 있다. 그리고, 게이트용 도전막으로는 폴리실리콘막을 증착하여 형성할 수 있다.Thereafter, the gate insulating film and the gate conductive film are sequentially stacked on thesubstrate 101. In this case, SiO₂ , SiON, SiN, Al₂ O₃ , Si₃ N₄ , GexOyNz, GexSiyOz, or a high dielectric constant material may be used as the gate insulating layer. Here, the high dielectric constant material may form HfO₂ , ZrO₂ , Al₂ O₃ , Ta₂ O₅ , hafnium silicate, zirconium silicate, or a combination thereof, by atomic layer deposition. In addition, the gate insulating film may be formed by stacking two or more selected materials from a plurality of layers. As the gate conductive film, a polysilicon film may be deposited.

그리고 나서, 적층된 게이트 절연막 및 게이트용 도전막을 패터닝하여, 기판(101) 상에 다수의 게이트들(130, 140, 150, 160, 210, 220)을 형성한다. 즉, 단위 픽셀 영역의 기판(101) 상에는 트랜스퍼 게이트(130), 리셋 게이트(140), 드라이버 게이트(150) 및 선택 게이트(160)를 형성하며, 로직 영역의 기판 상에는 NMOS 및 PMOS 트랜지스터의 게이트들(210, 220)을 형성한다.Thereafter, the stacked gate insulating film and the gate conductive film are patterned to form a plurality ofgates 130, 140, 150, 160, 210, and 220 on thesubstrate 101. That is, thetransfer gate 130, thereset gate 140, thedriver gate 150, and theselection gate 160 are formed on thesubstrate 101 of the unit pixel region, and the gates of the NMOS and PMOS transistors are formed on the substrate of the logic region. Toform 210 and 220.

그리고 나서, 도 7에 도시된 바와 같이, 트랜스퍼 게이트(130) 일측의 기판(101) 내에 수광 소자(110)를 형성한다. 여기서 수광 소자(110)는 핀드 포토다이오드로 형성할 수 있다.Then, as shown in FIG. 7, thelight receiving element 110 is formed in thesubstrate 101 on one side of thetransfer gate 130. Thelight receiving element 110 may be formed as a pinned photodiode.

보다 상세히 설명하면, 기판(101) 상에 핀드 포토다이오드가 형성될 영역을 노출시키는 제 1 마스크 패턴(미도시)을 형성한다. 그리고 나서, 상기 제 1 마스크 패턴을 이용하여 N형 불순물을 기판(101) 내에 이온 주입함으로써, N형 포토다이오드(112)를 형성한다. N형 포토다이오드(112)를 형성시, 트랜스퍼 게이트(130) 방향으로 0° 내지 15°의 틸트를 주어 경사지게 불순물을 이온 주입할 수 있다. 이에 따라 N형 포토다이오드(112)는 트랜스퍼 게이트(130)와 일부 오버랩될 수도 있다.In more detail, a first mask pattern (not shown) is formed on thesubstrate 101 to expose a region where the pinned photodiode is to be formed. Then, the N-type photodiode 112 is formed by ion implanting N-type impurities into thesubstrate 101 using the first mask pattern. When the N-type photodiode 112 is formed, impurities may be implanted at an inclined angle by giving a tilt of 0 ° to 15 ° toward thetransfer gate 130. Accordingly, the N-type photodiode 112 may partially overlap with thetransfer gate 130.

N형 포토다이오드(112)를 형성한 다음에는, N형 포토다이오드(112) 형성시 이용한 제 1 마스크 패턴(미도시)을 이용하여 P형 불순물을 주입함으로써, N형 포토다이오드(112) 상에 얕게 도핑된 P형 포토다이오드(114)를 형성한다. P형 포토다이오드(114) 형성시, P형 불순물을 소자 분리막(107) 방향으로 0° 이상의 틸트를 주어 경사지게 이온 주입할 수 있다. 이와 같이 형성된 P형 포토다이오드(114)는 p형 에피층(101b) 표면에서 열적으로 생성된 전자-홀 쌍(EHP)을 줄임으로써 암전류를 방지하는 역할을 한다.After the N-type photodiode 112 is formed, P-type impurities are implanted using the first mask pattern (not shown) used when the N-type photodiode 112 is formed, thereby forming the N-type photodiode 112 on the N-type photodiode 112. A shallowly doped P-type photodiode 114 is formed. When forming the P-type photodiode 114, the P-type impurity may be ion implanted at an oblique angle by giving a tilt of 0 ° or more toward thedevice isolation layer 107. The P-type photodiode 114 formed as described above serves to prevent dark current by reducing the electron-hole pair (EHP) thermally generated on the surface of the p-type epitaxial layer 101b.

이와 같이, 핀드 포토 다이오드(110)를 형성한 후, 핀드 포토 다이오드(110) 형성에 이용된 상기 제 1 마스크 패턴은 제거한다. 이상, 핀드 포토다이오드(110)는 다수의 게이트들(130, 140, 150, 160, 210, 220)을 형성한 후에 형성되는 것으로 설명하였으나, 형성 순서는 달라질 수도 있다.As described above, after the pinnedphotodiode 110 is formed, the first mask pattern used to form the pinnedphotodiode 110 is removed. As described above, the pinnedphotodiode 110 is formed after the formation of the plurality ofgates 130, 140, 150, 160, 210, and 220, but the order of formation may vary.

다음으로, 도 8을 참조하면, 핀드 포토다이오드(110)를 덮는 제 2 마스크 패턴을 형성한 다음, 다수의 게이트들 양측의 기판(101) 내에 저농도 불순물 영역들(120a, 170a, 230a, 240a)을 형성한다. 이 때, 단위 픽셀 영역의 저농도 불순물 영역(120a, 170a)은 N형 포토다이오드(112)와 동일한 N형 불순물을 도핑하여 형성한다. 이 때, 트랜스퍼 게이트(130)와 리셋 게이트(140) 사이에 형성된 불순물 영역(120a)은 저농도의 플로팅 확산 영역에 해당한다.Next, referring to FIG. 8, after forming a second mask pattern covering the pinnedphotodiode 110, lowconcentration impurity regions 120a, 170a, 230a, and 240a in thesubstrate 101 on both sides of the plurality of gates. To form. In this case, the lowconcentration impurity regions 120a and 170a of the unit pixel region are formed by doping the same N-type impurities as the N-type photodiode 112. In this case, theimpurity region 120a formed between thetransfer gate 130 and thereset gate 140 corresponds to a low concentration floating diffusion region.

그리고 로직 영역에서는 NMOS 트랜지스터의 게이트(210) 양측에 N형 불순물을 도핑하고, PMOS 트랜지스터의 게이트(220) 양측에 P형 불순물을 도핑하여 각각 저농도 불순물 영역(230a, 240a)을 형성한다. 여기서, P형의 불순물 영역을 형성하 기 위해 또 다른 마스크 패턴이 이용될 수 있다.In the logic region, N-type impurities are doped on both sides of thegate 210 of the NMOS transistor, and P-type impurities are doped on both sides of thegate 220 of the PMOS transistor to form lowconcentration impurity regions 230a and 240a, respectively. Here, another mask pattern may be used to form a P-type impurity region.

이와 같이 저농도 불순물 영역들(120a, 170a, 230a, 240a)을 형성한 다음에는, 상기 제 2 마스크 패턴을 제거한다.After the lowconcentration impurity regions 120a, 170a, 230a, and 240a are formed, the second mask pattern is removed.

다음으로, 도 9에 도시된 바와 같이, 게이트들(130, 140, 150, 160, 210, 220)이 형성된 기판(101) 전면에 결과물들의 표면을 따라 컨포말하게 절연막을 형성한다.Next, as shown in FIG. 9, an insulating film is conformally formed along the surface of the resultants on the entire surface of thesubstrate 101 on which thegates 130, 140, 150, 160, 210, and 220 are formed.

보다 상세히 설명하면, 다수의 게이트들(130, 140, 150, 160, 210, 220)이 형성된 기판(101) 상에 제 1 및 제 2 절연막(310, 320)을 순차적으로 형성할 수 있다. 이 때, 제 1 절연막(310)은 후속 공정시 핀드 포토다이오드(110)의 손상을 방지하며, 단위 픽셀 영역의 소자들이 금속 물질의 영향을 받는 것을 방지하는 블로킹막으로 이용될 수 있다. 그리고 제 2 절연막(320)은 스페이서를 형성하기 위한 스페이서용 절연막으로 이용될 수 있다.In more detail, the first and second insulatinglayers 310 and 320 may be sequentially formed on thesubstrate 101 on which the plurality ofgates 130, 140, 150, 160, 210, and 220 are formed. In this case, the first insulatinglayer 310 may be used as a blocking layer to prevent the pinnedphotodiode 110 from being damaged in a subsequent process and to prevent the elements of the unit pixel region from being affected by a metal material. The secondinsulating layer 320 may be used as an insulating film for a spacer to form a spacer.

여기서, 제 1 절연막(310)은 실리콘 질화막(310b)을 증착하여 형성할 수 있으며, 질화막(310b)을 형성하기 전, 산화막(310a)을 형성할 수도 있다. 이 때, 산화막(310a)은 열산화 공정을 통해 형성할 수 있다. 이와 같이 형성되는 산화막(310a)은 게이트 하부의 게이트 절연막의 신뢰성을 향상시키고, 게이트 형성시 식각에 의한 손상을 회복(curing)시켜 전기적 신뢰성을 향상시킬 수 있다.The first insulatinglayer 310 may be formed by depositing asilicon nitride film 310b, and may also form anoxide film 310a before thenitride film 310b is formed. In this case, theoxide film 310a may be formed through a thermal oxidation process. Theoxide film 310a formed as described above may improve the reliability of the gate insulating film under the gate and may improve electrical reliability by curing the damage caused by etching during the gate formation.

그리고, 제 2 절연막(320) 또한 제 1 절연막(310) 상에 산화막(320a) 및 질화막(320b)을 순차적으로 증착하여 형성할 수 있다.The secondinsulating film 320 may also be formed by sequentially depositing theoxide film 320a and thenitride film 320b on the first insulatingfilm 310.

이어서, 도 10을 참조하면, 제 2 절연막(320)을 이방성 식각하여 다수의 게 이트들(130, 140, 150, 160, 210, 220) 양측에 스페이서(322)를 형성한다. 스페이서(322) 형성시 제 2 절연막(320)이 산화막(320a) 및 질화막(320b)으로 이루어져 있으므로, 이방성 식각 공정시 제 1 절연막(310)의 질화막(310a)이 에치 스탑퍼(etch stopper) 역할을 할 수 있다. 이와 같이 형성된 스페이서(322)는 산화막으로 이루어진 L자형 스페이서(322a)와, 뿔 형상의 전형적인 질화막 스페이서(322b)로 이루어질 수 있다.Subsequently, referring to FIG. 10, thespacer 322 is formed on both sides of the plurality ofgates 130, 140, 150, 160, 210, and 220 by anisotropically etching the second insulatinglayer 320. Since the secondinsulating film 320 is formed of theoxide film 320a and thenitride film 320b when thespacer 322 is formed, thenitride film 310a of the first insulatingfilm 310 serves as an etch stopper during the anisotropic etching process. can do. Thespacer 322 formed as described above may be formed of an L-shapedspacer 322a made of an oxide film and a typicalnitride film spacer 322b having a horn shape.

이와 같이 스페이서(322)를 형성하고 나면, 게이트들(130, 140, 150, 160, 210, 220) 및 기판(101) 상면의 제 1 절연막(310)이 노출된다.After thespacers 322 are formed in this manner, thegates 130, 140, 150, 160, 210, and 220, and the first insulatinglayer 310 on the upper surface of thesubstrate 101 are exposed.

이상, 도 9 및 도 10을 참조하여, 제 2 절연막(320)을 이용하여 스페이서(322)를 형성하는 것으로 설명하였으나, 제 1 절연막(310)을 이용하여 게이트들(130, 140, 150, 160, 210, 220) 양측에 스페이서를 형성할 수 있으며, 스페이서를 형성한 다음, 제 2 절연막(320)을 결과물의 표면을 따라 컨포말하게 증착할 수도 있을 것이다. 이러한 경우, 스페이서 상에 형성되는 제 2 절연막(320)이 블록킹막 역할을 할 수 있다.9 and 10, thespacer 322 is formed using the second insulatinglayer 320, but thegates 130, 140, 150, and 160 are formed using the first insulatinglayer 310.Spacers 210 and 220 may be formed on both sides, and after forming the spacers, the second insulatinglayer 320 may be conformally deposited along the surface of the resultant. In this case, the second insulatinglayer 320 formed on the spacer may serve as a blocking layer.

즉, 기판(101) 및 게이트들(130, 140, 150, 160, 210, 220)을 따라 컨포말하게 형성되는 절연막은 스페이서의 하부 또는 상부에 위치할 수 있다.That is, the insulating film conformally formed along thesubstrate 101 and thegates 130, 140, 150, 160, 210, and 220 may be located below or above the spacer.

다음으로, 도 11을 참조하면, 게이트들(130, 140, 150, 160, 210, 220) 및 게이트들 양측에 형성된 스페이서들(322)을 이온 주입 마스크로 이용하여 기판(101) 내에 고농도 불순물 영역들(120b, 170b, 230b, 240b)을 형성한다. 보다 상세히 설명하면, 단위 픽셀 영역 및 로직 영역의 NMOS 트랜지스터 영역 내에는 N형 불순물을 이온 주입하여 N형의 고농도 불순물 영역들(120b, 170b, 230b)을 형성하고, 로직 영역의 PMOS 트랜지스터 영역 내에는 P형 불순물을 주입하여 P형의 고농도 불순물 영역(240b)을 형성한다. 이에 따라, DDD 또는 LDD 구조의 플로팅 확산 영역(120) 및 불순물 영역(170, 230, 240)들이 형성될 수 있다.Next, referring to FIG. 11, a high concentration impurity region in thesubstrate 101 using thegates 130, 140, 150, 160, 210, and 220 andspacers 322 formed on both sides of the gates as an ion implantation mask.Fields 120b, 170b, 230b, and 240b. In more detail, N-type impurities are ion-implanted in the NMOS transistor regions of the unit pixel region and the logic region to form N-type highconcentration impurity regions 120b, 170b, and 230b, and in the PMOS transistor region of the logic region. P-type impurities are implanted to form a P-type highconcentration impurity region 240b. Accordingly, the floatingdiffusion region 120 and theimpurity regions 170, 230, and 240 having a DDD or LDD structure may be formed.

다음으로, 도 12를 참조하면, 결과물 전면에 포토레지스트막을 형성하고 패터닝하여, 단위 픽셀 영역의 트랜스퍼 게이트(130) 상부와 로직 영역을 동시에 노출시키는 마스크 패턴(330)을 형성한다. 여기서 마스크 패턴(330)은 절연막(즉, 제 1 절연막(310))을 노출시킬 수 있다.Next, referring to FIG. 12, a photoresist film is formed and patterned on the entire surface of the resultant to form amask pattern 330 that simultaneously exposes the upper portion of thetransfer gate 130 and the logic region of the unit pixel region. Themask pattern 330 may expose the insulating layer (ie, the first insulating layer 310).

그리고 나서, 마스크 패턴(330)을 이용하여 제 1 절연막(310)을 이방성 식각함으로써 트랜스퍼 게이트(130) 상면과, 로직 영역의 기판(101) 및 게이트들(210, 220)을 노출시킨다.Then, the first insulatinglayer 310 is anisotropically etched using themask pattern 330 to expose the upper surface of thetransfer gate 130, thesubstrate 101 and thegates 210 and 220 of the logic region.

여기서, 제 1 절연막(310)을 이방성 식각하므로, 로직 영역의 게이트들(210, 220) 양측에는 다중 스페이서가 형성될 수 있다. 즉, 로직 영역의 게이트들(210, 220) 양측에는 제 1 절연막(310)으로 형성된 제 1 스페이서(314)와, 제 2 절연막(320)으로 형성된 제 2 스페이서(322)가 형성될 수 있다. 이 때, 제 1 스페이서(314)는 제 2 스페이서(322) 하부에 위치한다.Here, since the first insulatinglayer 310 is anisotropically etched, multiple spacers may be formed on both sides of thegates 210 and 220 of the logic region. That is, thefirst spacer 314 formed of the first insulatinglayer 310 and thesecond spacer 322 formed of the second insulatinglayer 320 may be formed at both sides of thegates 210 and 220 of the logic region. In this case, thefirst spacer 314 is located under thesecond spacer 322.

이와 같이, 제 1 절연막(310)을 이방성 식각한 다음에는 애싱 공정을 수행하여 마스크 패턴(330)을 제거한다. 그러고 나면, 단위 픽셀 영역에는 트랜스퍼 게이트(130) 상면을 제외한 게이트들(140, 150, 160) 및 기판(101)을 컨포말하게 덮는 절연막 패턴(312)이 형성될 수 있다. 여기서, 절연막 패턴(312)은 질화막 패 턴(312b)이거나, 산화막 패턴(312a)/질화막 패턴(312b)이 적층된 구조로 이루어질 수 있다.As described above, after the anisotropic etching of the first insulatinglayer 310 is performed, an ashing process is performed to remove themask pattern 330. Thereafter, an insulatinglayer pattern 312 conformally covering thegates 140, 150, 160 and thesubstrate 101 except the upper surface of thetransfer gate 130 may be formed in the unit pixel region. Here, the insulatingfilm pattern 312 may be formed of anitride film pattern 312b or a structure in which anoxide film pattern 312a /nitride film pattern 312b is stacked.

이와 같이, 픽셀 영역에 형성된 절연막 패턴(312b)은 리셋 소자(140), 드라이버 소자(150), 선택 소자(160) 및 불순물 영역(170)들을 덮고 있으므로, 이어서 진행될 실리사이드화 공정시 리셋 소자(140), 드라이버 소자(150), 선택 소자(160) 및 불순물 영역(170)이 실리사이드화되는 것을 방지할 수 있다. 그러므로, 픽셀 영역에서 금속 물질의 영향으로 인해 누설 전류 특성이 저하되는 것을 방지할 수 있다.As described above, since the insulatinglayer pattern 312b formed in the pixel region covers thereset element 140, thedriver element 150, theselection element 160, and theimpurity region 170, thereset element 140 in the subsequent silicide process. ), Thedriver device 150, theselection device 160, and theimpurity region 170 may be prevented from being silicided. Therefore, the leakage current characteristic can be prevented from being degraded due to the influence of the metal material in the pixel region.

이 후, 도 13을 참조하면, 결과물 전면에 실리사이드막을 형성하기 위한 금속막(340)을 형성한다. 금속막(340)으로는 예를 들어, 코발트(Co), 티타늄(Ti), 니켈(Ni) 또는 텅스텐(W) 등이 이용될 수 있다. 금속막(340)을 증착한 다음에는 열처리 공정을 실시하여 금속막(340)과 접하는 게이트(130, 210, 220)) 및 기판(1010)의 실리콘 성분을 금속 물질과 반응시킨다.Thereafter, referring to FIG. 13, ametal film 340 is formed on the entire surface of the resultant to form a silicide film. For example, cobalt (Co), titanium (Ti), nickel (Ni), tungsten (W), or the like may be used as themetal film 340. After the deposition of themetal film 340, a heat treatment process is performed to react the silicon components of thegates 130, 210, and 220 contacting themetal film 340 and the substrate 1010 with the metal material.

열처리를 통한 실리사이드화 공정시, 단위 픽셀 영역에서는 트랜스퍼 게이트(130) 상면을 제외하고 금속막(340) 하부에 절연막 패턴(312)이 개재되어 있다. 즉, 핀드 포토 다이오드(110), 플로팅 확산 영역(120), 리셋 게이트(140), 드라이버 게이트(150), 선택 게이트(160) 및 불순물 영역들(170)은 절연막 패턴(312)에 의해 덮여 있어, 상부에 실리사이드막이 형성되는 것을 방지할 수 있다. 또한, 단위 픽셀 영역에 금속막(340)을 형성함으로 인해 단위 픽셀들의 감도가 저하되는 것을 방지할 수 있다.In the silicide process through heat treatment, the insulatinglayer pattern 312 is interposed under themetal layer 340 except for the upper surface of thetransfer gate 130 in the unit pixel region. That is, the pinnedphotodiode 110, the floatingdiffusion region 120, thereset gate 140, thedriver gate 150, theselection gate 160, and theimpurity regions 170 are covered by the insulatinglayer pattern 312. It is possible to prevent the silicide film from being formed on top. In addition, the sensitivity of the unit pixels may be prevented by forming themetal layer 340 in the unit pixel area.

이와 같이 실리사이드화 공정을 수행한 다음에는, 식각 공정을 진행하여 실리콘과 반응하지 않은 금속막을 제거한다.After the silicidation process is performed as described above, the etching process is performed to remove the metal film not reacted with silicon.

이에 따라, 도 14에 도시된 바와 같이, 트랜스퍼 게이트(130)의 상면과, 로직 영역의 게이트들(210, 220) 및 불순물 영역들(230, 240) 상면에만 실리사이드막(350a, 350b, 350c)을 형성할 수 있다.Accordingly, as shown in FIG. 14, thesilicide layers 350a, 350b, and 350c are disposed only on the upper surface of thetransfer gate 130 and the upper surfaces of thegates 210 and 220 and theimpurity regions 230 and 240 of the logic region. Can be formed.

이와 같이 형성된 실리사이드막(350a, 350b, 350c)은 로직 영역의 게이트(210, 220) 및 불순물 영역(230, 240)에서 콘택 저항을 줄일 수 있어, 이미지 센서의 동작을 향상시킬 수 있다. 이와 동시에, 단위 픽셀 영역에서는 트랜스퍼 게이트(130) 상면에 실리사이드막(350a)이 형성되어 있으므로, 핀드 포토다이오드(110)로 입사되는 빛이 트랜스퍼 게이트(130)로 입사되는 것을 차단할 수 있다.Thesilicide layers 350a, 350b, and 350c formed as described above may reduce contact resistance in thegates 210 and 220 and theimpurity regions 230 and 240 of the logic region, thereby improving the operation of the image sensor. At the same time, since thesilicide layer 350a is formed on the upper surface of thetransfer gate 130 in the unit pixel region, light incident to the pinnedphotodiode 110 may be blocked from entering thetransfer gate 130.

그리고, 픽셀 영역의 트랜스퍼 게이트 상면과 로직 영역을 동시에 노출시키는 절연막 패턴(312)을 이용함으로써, 서로 다른 영역에 위치하는 실리사이드막(350a, 350b, 350c)을 동시에 형성할 수 있으므로, 이미지 센서의 제조 공정이 단순화될 수 있다.In addition, by using the insulatinglayer pattern 312 exposing the upper surface of the transfer gate and the logic region of the pixel region at the same time,silicide films 350a, 350b, 350c positioned in different regions can be formed at the same time, thereby manufacturing an image sensor. The process can be simplified.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention belongs may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. You will understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

도 1은 본 발명의 일 실시예에 따른 이미지 센서의 블록도이다.1 is a block diagram of an image sensor according to an exemplary embodiment.

도 2는 본 발명의 실시예들에 따른 이미지 센서의 액티브 픽셀 센서(APS) 어레이의 간략 회로도이다.2 is a simplified circuit diagram of an active pixel sensor (APS) array of image sensors in accordance with embodiments of the present invention.

도 3은 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도이다.3 is a circuit diagram of a unit pixel of an image sensor according to example embodiments.

도 4는 본 발명의 일 실시예에 따른 이미지 센서의 개략적인 평면도이다.4 is a schematic plan view of an image sensor according to an embodiment of the present invention.

도 5는 도 4의 Ⅴ-Ⅴ' 선을 따라 절단한 단면도이다.FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.

도 6 내지 도 14는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 순서대로 나타낸 단면도들이다.6 to 14 are cross-sectional views sequentially illustrating a method of manufacturing an image sensor according to an embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

100: 단위 픽셀101: 기판100: unit pixel 101: substrate

103: P형 딥 웰105: N-웰103: P type deep well 105: N-well

107: 소자 분리막110: 포토다이오드107: device isolation layer 110: photodiode

112: N형 포토다이오드114: P형 포토다이오드112: N-type photodiode 114: P-type photodiode

120: 플로팅 확산 영역130: 트랜스퍼 게이트120: floating diffusion region 130: transfer gate

140: 리셋 게이트150: 드라이브 게이트140: reset gate 150: drive gate

160: 선택 게이트170: 불순물 영역160: selection gate 170: impurity region

210: NMOS 게이트220: PMOS 게이트210: NMOS gate 220: PMOS gate

230, 240: 불순물 영역310: 제 1 절연막230, 240: impurity region 310: first insulating film

312: 절연막 패턴314: 제 1 스페이서312: insulating film pattern 314: first spacer

320: 제 2 절연막322: 제 2 스페이서320: second insulating film 322: second spacer

330: 마스크 패턴340: 금속막330: mask pattern 340: metal film

350a, 350b, 350c: 실리사이드막350a, 350b, 350c: silicide film

Claims (19)

Translated fromKorean

픽셀 영역 및 로직 영역이 정의된 기판;A substrate in which pixel regions and logic regions are defined;상기 픽셀 영역의 기판 내에 형성되어 광전하를 축적하는 포토다이오드;A photodiode formed in the substrate of the pixel region to accumulate photocharges;상기 픽셀 영역의 기판 내에 형성되어 상기 포토다이오드에 축적된 상기 광전하를 전달받아 검출하는 플로팅 확산 영역;A floating diffusion region formed in the substrate of the pixel region to receive and detect the photocharges accumulated in the photodiode;상기 픽셀 영역의 기판 상에 위치하여, 상기 포토다이오드에 축적된 상기 광전하를 상기 플로팅 확산 영역으로 전달하는 트랜스퍼 게이트;A transfer gate positioned on a substrate in the pixel region and transferring the photocharges accumulated in the photodiode to the floating diffusion region;상기 픽셀 영역의 기판 상에 위치하며, 상기 플로팅 확산 영역을 주기적으로 리셋 시키는 리셋 소자;A reset element positioned on a substrate of the pixel region, the reset element periodically resetting the floating diffusion region;상기 픽셀 영역의 기판 상에 위치하며, 상기 플로팅 확산 영역에 축적된 광전하를 증폭하는 드라이브 소자;A drive element positioned on a substrate in the pixel region and amplifying photocharges accumulated in the floating diffusion region;상기 픽셀 영역의 기판 상에 위치하며, 단위 픽셀을 선택하는 선택 소자;A selection device positioned on a substrate in the pixel area and selecting a unit pixel;상기 로직 영역의 기판에 형성되어 상기 픽셀 영역에서 출력되는 신호를 처리하는 로직 소자들; 및Logic elements formed on a substrate of the logic region to process signals output from the pixel region; And상기 트랜스퍼 게이트 및 상기 로직 소자들 상면에 형성된 실리사이드막을 포함하는 이미지 센서.And a silicide layer formed on the transfer gate and the logic elements.제 1항에 있어서,The method of claim 1,상기 픽셀 영역의 상기 포토 다이오드, 상기 플로팅 확산 영역, 상기 리셋 소자, 상기 드라이브 소자 및 상기 선택 소자를 덮되, 상기 트랜스퍼 게이트의 상면은 노출시키는 절연막 패턴을 더 포함하는 이미지 센서.And an insulating layer pattern covering the photodiode, the floating diffusion region, the reset device, the drive device, and the selection device in the pixel area, wherein an upper surface of the transfer gate is exposed.제 2항에 있어서,The method of claim 2,상기 트랜스퍼 게이트 상면의 상기 실리사이드막은 상기 절연막 패턴에 의해 노출된 상기 트랜스퍼 게이트의 상면에 형성되는 이미지 센서.And the silicide layer on an upper surface of the transfer gate is formed on an upper surface of the transfer gate exposed by the insulating layer pattern.제 2항에 있어서,The method of claim 2,상기 절연막 패턴은 질화막 또는 산화막과 질화막이 적층된 이중막으로 형성된 이미지 센서.The insulating layer pattern is an image sensor formed of a nitride film or a double layer of an oxide film and a nitride film laminated.제 1항에 있어서,The method of claim 1,상기 로직 소자들은 게이트 전극 및 소스/드레인 영역을 포함하며, 상기 로직 소자들 상면의 상기 실리사이드막은 상기 게이트 전극 및 상기 소스/드레인 영역 상면에 형성되는 이미지 센서.And the logic elements include a gate electrode and a source / drain region, and the silicide layer on the top of the logic elements is formed on the gate electrode and the top / drain region.제 1항에 있어서,The method of claim 1,상기 트랜스퍼 게이트 및 상기 로직 소자들 상면에 형성된 상기 실리사이드막은 동일한 금속 성분을 갖는 이미지 센서.And the silicide layer formed on the transfer gate and the logic elements has the same metal component.픽셀 영역 및 로직 영역이 정의된 기판을 제공하고,Providing a substrate in which pixel regions and logic regions are defined,상기 픽셀 영역의 기판 상에 트랜스퍼 게이트를, 상기 로직 영역의 기판 상에 로직 소자들의 게이트를 형성하고,Forming a transfer gate on a substrate of the pixel region, a gate of logic elements on a substrate of the logic region,상기 트랜스퍼 게이트 일측의 상기 기판 내에 포토다이오드를 형성하고,Forming a photodiode in the substrate on one side of the transfer gate,상기 트랜스퍼 게이트 타측의 상기 기판 내에 플로팅 확산 영역을, 상기 로직 영역의 상기 게이트 양측의 기판 내에 불순물 영역을 형성하고,Forming a floating diffusion region in the substrate on the other side of the transfer gate and an impurity region in the substrate on both sides of the gate of the logic region,상기 픽셀 영역의 상기 트랜스퍼 게이트 상면과, 상기 로직 영역의 상기 게이트 및 상기 불순물 영역 상면에 실리사이드막을 형성하는 것을 포함하는 이미지 센서의 제조 방법.And forming a silicide layer on an upper surface of the transfer gate of the pixel region, and an upper surface of the gate and the impurity region of the logic region.제 7항에 있어서, 상기 실리사이드막을 형성 전,The method of claim 7, before forming the silicide film,상기 픽셀 영역의 상기 포토다이오드 및 상기 플로팅 확산 영역 상부에 절연막 패턴을 형성하는 것을 더 포함하는 이미지 센서의 제조 방법.And forming an insulating layer pattern on the photodiode and the floating diffusion region of the pixel region.제 8항에 있어서, 상기 절연막 패턴을 형성하는 것은,The method of claim 8, wherein forming the insulating film pattern,상기 기판 상에 상기 트랜스퍼 게이트 및 상기 로직 소자들의 게이트를 따라 컨포말하게 절연막을 형성하고,An insulating film conformally formed along the transfer gate and the gate of the logic elements on the substrate,상기 절연막 상에 상기 트랜스퍼 게이트의 상부 및 상기 로직 영역을 노출시키는 마스크 패턴을 형성하고,Forming a mask pattern on the insulating layer to expose an upper portion of the transfer gate and the logic region;상기 마스크 패턴을 이용하여 상기 절연막을 식각하여 상기 절연막 패턴을 완성하는 것을 포함하는 이미지 센서의 제조 방법.And etching the insulating film using the mask pattern to complete the insulating film pattern.제 9항에 있어서,The method of claim 9,상기 절연막은 질화막 또는 산화막과 질화막이 적층된 이중막으로 형성하는 이미지 센서의 제조 방법.And the insulating film is formed of a nitride film or a double film in which an oxide film and a nitride film are laminated.제 9항에 있어서, 상기 절연막을 형성한 후에,10. The method of claim 9, wherein after forming the insulating film, 상기 트랜스퍼 게이트 및 상기 로직 소자들의 게이트 양측의 상기 절연막 상에 스페이서를 형성하는 것을 더 포함하는 이미지 센서의 제조 방법. And forming a spacer on the insulating layer on both sides of the transfer gate and the gate of the logic elements.제 8항에 있어서, 상기 절연막 패턴을 형성하기 전에,The method of claim 8, before forming the insulating film pattern,상기 트랜스퍼 게이트 및 상기 로직 소자들의 게이트 양측에 스페이서를 형성하는 것을 더 포함하는 이미지 센서의 제조 방법.And forming spacers on both sides of the transfer gate and the gates of the logic elements.제 8항에 있어서, 상기 실리사이드막을 형성하는 것은,The method of claim 8, wherein forming the silicide film,상기 절연막 패턴을 형성한 후, 결과물 전면에 금속막을 형성하고 열처리하여 형성하는 이미지 센서의 제조 방법.After the insulating film pattern is formed, a method of manufacturing an image sensor formed by forming a metal film on the entire surface of the resultant and heat treatment.제 7항에 있어서, 상기 트랜스퍼 게이트 형성시,The method of claim 7, wherein in forming the transfer gate,상기 픽셀 영역의 기판 상에, 리셋 게이트, 드라이브 게이트 및 선택 게이트 를 형성하는 것을 더 포함하는 이미지 센서의 제조 방법.And forming a reset gate, a drive gate, and a selection gate on the substrate in the pixel region.제 14항에 있어서, 상기 실리사이드막을 형성하기 전에,The method of claim 14, wherein before forming the silicide film,상기 픽셀 영역 상에, 상기 트랜스퍼 게이트의 상면을 노출시키는 절연막 패턴을 형성하는 것을 더 포함하는 이미지 센서의 제조 방법.And forming an insulating film pattern on the pixel region, the insulating film pattern exposing an upper surface of the transfer gate.제 15항에 있어서, 상기 절연막 패턴을 형성하는 것은,The method of claim 15, wherein forming the insulating film pattern,상기 기판 상에 상기 트랜스퍼 게이트, 상기 리셋 게이트, 상기 드라이브 게이트, 상기 선택 게이트 및 상기 로직 영역의 게이트들을 따라 컨포말하게 절연막을 형성하고,An insulating film conformally formed on the substrate along the gates of the transfer gate, the reset gate, the drive gate, the selection gate, and the logic region,상기 절연막 상에 상기 트랜스퍼 게이트의 상부 및 상기 로직 영역을 노출시키는 마스크 패턴을 형성하고,Forming a mask pattern on the insulating layer to expose an upper portion of the transfer gate and the logic region;상기 마스크 패턴을 이용하여 상기 절연막을 식각하여 상기 절연막 패턴을 완성하는 것을 포함하는 이미지 센서의 제조 방법.And etching the insulating film using the mask pattern to complete the insulating film pattern.제 16항에 있어서,The method of claim 16,상기 절연막은 질화막 또는 산화막과 질화막이 적층된 이중막으로 형성하는 이미지 센서의 제조 방법.And the insulating film is formed of a nitride film or a double film in which an oxide film and a nitride film are laminated.제 16항에 있어서, 상기 절연막을 형성한 후에,The method of claim 16, wherein after forming the insulating film,상기 트랜스퍼 게이트, 상기 리셋 게이트, 상기 드라이브 게이트, 상기 선택 게이트 및 상기 로직 영역의 게이트들 양측의 상기 절연막 상에 스페이서를 형성하는 것을 더 포함하는 이미지 센서의 제조 방법.And forming a spacer on the insulating film on both sides of the transfer gate, the reset gate, the drive gate, the selection gate, and the gates of the logic region.제 15항에 있어서, 상기 절연막 패턴을 형성하기 전에,The method of claim 15, wherein before forming the insulating film pattern,상기 트랜스퍼 게이트, 상기 리셋 게이트, 상기 드라이브 게이트, 상기 선택 게이트 및 상기 로직 영역의 게이트들 양측에 스페이서를 형성하는 것을 더 포함하는 이미지 센서의 제조 방법.And forming spacers on both sides of the transfer gate, the reset gate, the drive gate, the selection gate, and gates of the logic region.

Images