Movatterモバイル変換


[0]ホーム

URL:


KR20080057159A - Electrostatic chuck - Google Patents

Electrostatic chuck
Download PDF

Info

Publication number
KR20080057159A
KR20080057159AKR1020070131954AKR20070131954AKR20080057159AKR 20080057159 AKR20080057159 AKR 20080057159AKR 1020070131954 AKR1020070131954 AKR 1020070131954AKR 20070131954 AKR20070131954 AKR 20070131954AKR 20080057159 AKR20080057159 AKR 20080057159A
Authority
KR
South Korea
Prior art keywords
wiring patterns
wiring pattern
wiring
substrate
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020070131954A
Other languages
Korean (ko)
Inventor
히로시 요네쿠라
고키 다마가와
나오토 하야시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤filedCritical신꼬오덴기 고교 가부시키가이샤
Publication of KR20080057159ApublicationCriticalpatent/KR20080057159A/en
Withdrawnlegal-statusCriticalCurrent

Links

Images

Classifications

Landscapes

Abstract

Translated fromKorean

본 발명은 세라믹판 상(上)에 탑재 배치된 기판을 흡착하는 정전 척(chuck)에 관한 것으로서, 기판을 확실하게 흡착할 수 있는 정전 척을 제공하는 것을 과제로 한다.The present invention relates to an electrostatic chuck that adsorbs a substrate mounted on a ceramic plate, and has an object to provide an electrostatic chuck that can reliably adsorb a substrate.

기판이 탑재 배치되는 기판 탑재 배치면(11A)을 갖는 세라믹판(11)과, 세라믹판(11)에 내장된 정전 전극(12)을 구비한 정전 척(10)으로서, 정전 전극(12)은 X, X 방향으로 연장되는 복수의 제 1 배선 패턴(17, 19)과, 복수의 제 1 배선 패턴(17, 19)과는 상이한 층에 설치되고, Y, Y 방향으로 연장되는 복수의 제 2 배선 패턴(23, 25)을 갖고, 평면에서 본 상태에서, 복수의 제 2 배선 패턴(23, 25)과 복수의 제 1 배선 패턴(17, 19)이 교차하도록 복수의 제 1 및 제 2 배선 패턴(17, 19, 23, 25)을 배치했다.An electrostatic chuck 10 having a ceramic plate 11 having a substrate mounting arrangement surface 11A on which a substrate is mounted, and an electrostatic electrode 12 embedded in the ceramic plate 11, wherein the electrostatic electrode 12 is The plurality of second wiring patterns 17 and 19 extending in the X and X directions and the plurality of second wiring patterns 17 and 19 installed in different layers from the plurality of first wiring patterns 17 and 19 and extending in the Y and Y directions. Having the wiring patterns 23 and 25 and in a plan view, the plurality of first and second wirings such that the plurality of second wiring patterns 23 and 25 and the plurality of first wiring patterns 17 and 19 cross each other. The patterns 17, 19, 23, and 25 were disposed.

Description

Translated fromKorean
정전 척{Electrostatic Chuck}Electrostatic Chuck

본 발명은 정전 척에 관한 것으로서, 특히 기체(基體) 상(上)에 탑재 배치된 기판을 흡착하는 정전 척에 관한 것이다.BACKGROUND OF THEINVENTION 1. Field of the Invention The present invention relates to an electrostatic chuck, and more particularly, to an electrostatic chuck that adsorbs a substrate mounted on a substrate.

유리 기판이나 반도체 기판 등의 기판 상(上)에 막을 형성하는 성막 장치나, 기판 상에 형성된 막을 패터닝하는 에칭 장치 등의 제조 장치에는, 구배력(gradient force)에 의해 기판을 흡착시키는 정전 척(chuck)(도 1 및 도 2 참조)이 설치되어 있다.An electrostatic chuck which adsorbs a substrate by a gradient force to a film forming apparatus for forming a film on a substrate such as a glass substrate or a semiconductor substrate, or an etching apparatus for patterning a film formed on the substrate. chuck) (see FIGS. 1 and 2) is provided.

도 1은 종래의 정전 척의 평면도이다.1 is a plan view of a conventional electrostatic chuck.

도 1을 참조하면, 종래의 정전 척(200)은 기체(基體)인 세라믹판(201)과, 정전 적극(210)과, 전원(208)을 갖는다. 세라믹판(201)은 기판(도시 생략)이 탑재 배치되는 탑재 배치면(201A)을 갖는다. 세라믹판(201)은 평면에서 본 상태에서, 사각형으로 되어 있다.Referring to FIG. 1, a conventionalelectrostatic chuck 200 includes aceramic plate 201 that is a base, an electrostaticpositive electrode 210, and apower source 208. Theceramic plate 201 has amounting arrangement surface 201A on which a substrate (not shown) is mounted. Theceramic plate 201 has a rectangular shape in a plan view.

도 2는 도 1에 나타낸 종래의 정전 척의 F-F선 방향의 단면도이다.FIG. 2 is a sectional view taken along the line F-F of the conventional electrostatic chuck shown in FIG. 1.

도 1 및 도 2를 참조하면, 정전 전극(210)은 배선 패턴(202, 205)과, 제 1 배선 패턴(203)과, 제 2 배선 패턴(206)을 갖는다. 배선 패턴(202, 205), 제 1 배 선 패턴(203), 및 제 2 배선 패턴(206)은 세라믹판(201)에 내장되어 있다. 배선 패턴(202, 205), 제 1 배선 패턴(203), 및 제 2 배선 패턴(206)은 동일한 평면 상에 배치되어 있다.1 and 2, theelectrostatic electrode 210 haswiring patterns 202 and 205, afirst wiring pattern 203, and asecond wiring pattern 206. Thewiring patterns 202 and 205, thefirst wiring pattern 203, and thesecond wiring pattern 206 are embedded in theceramic plate 201. Thewiring patterns 202 and 205, thefirst wiring pattern 203, and thesecond wiring pattern 206 are disposed on the same plane.

배선 패턴(202)은 세라믹판(201)의 측면(201B)의 근방에 위치하는 부분의 세라믹판(201)에 내설되어 있다. 배선 패턴(202)은 X1, X1 방향으로 연장되는 패턴이다. 배선 패턴(202)은 전원(208)의 플러스 단자(208A)와 접속되어 있다.Thewiring pattern 202 is built in theceramic plate 201 in a portion located near theside surface 201B of theceramic plate 201. Thewiring pattern 202 is a pattern extending in the X1 and X1 directions. Thewiring pattern 202 is connected to the plus terminal 208A of thepower supply 208.

제 1 배선 패턴(203)은 Y1, Y1 방향으로 연장되는 배선 패턴이고, 그 한쪽의 단부(端部)는 배선 패턴(202)과 접속되어 있다. 제 1 배선 패턴(203)은 X1, X1 방향에 대하여 소정의 간격으로 배치되어 있다. 제 1 배선 패턴(203)의 폭(W11)은 예를 들어, 2㎜로 할 수 있다.Thefirst wiring pattern 203 is a wiring pattern extending in the Y1 and Y1 directions, and one end thereof is connected to thewiring pattern 202. Thefirst wiring patterns 203 are arranged at predetermined intervals in the X1 and X1 directions. The width W11 of thefirst wiring pattern 203 can be, for example, 2 mm.

배선 패턴(205)은 세라믹판(201)의 측면(201C)의 근방에 위치하는 부분의 세라믹판(201)에 내설되어 있다. 배선 패턴(205)은 X1, X1 방향으로 연장되는 패턴이다. 배선 패턴(205)은 전원(208)의 마이너스 단자(208B)와 접속되어 있다.Thewiring pattern 205 is embedded in theceramic plate 201 in a portion located near theside surface 201C of theceramic plate 201. Thewiring pattern 205 is a pattern extending in the X1 and X1 directions. Thewiring pattern 205 is connected to thenegative terminal 208B of thepower supply 208.

제 2 배선 패턴(206)은 Y1, Y1 방향으로 연장되는 배선 패턴이고, 그 한쪽의 단부는 배선 패턴(205)과 접속되어 있다. 제 1 배선 패턴(203) 및 제 2 배선 패턴(206)은 X1, X1 방향에 대하여 번갈아 배치되어 있다. 제 2 배선 패턴(206)은 제 1 배선 패턴(203)과 전기적으로 절연되어 있다. 제 2 배선 패턴(206)의 폭은 예를 들어, 2㎜로 할 수 있다.Thesecond wiring pattern 206 is a wiring pattern extending in the Y1 and Y1 directions, and one end thereof is connected to thewiring pattern 205. Thefirst wiring pattern 203 and thesecond wiring pattern 206 are alternately arranged in the X1 and X1 directions. Thesecond wiring pattern 206 is electrically insulated from thefirst wiring pattern 203. The width of thesecond wiring pattern 206 can be, for example, 2 mm.

상기 구성으로 이루어진 정전 척(200)은 배선 패턴(202, 205), 제 1 배선 패턴(203), 및 제 2 배선 패턴(206)에 전압을 인가함으로써 발생하는 구배력에 의해, 세라믹판(201) 상에 탑재 배치된 기판(도시 생략)을 흡착한다(예를 들어, 특허문헌 1 참조).Theelectrostatic chuck 200 having the above configuration has aceramic plate 201 due to a gradient force generated by applying a voltage to thewiring patterns 202 and 205, thefirst wiring pattern 203, and the second wiring pattern 206. ) And adsorb | sucks the board | substrate (not shown) mounted and arrange | positioned on (for example, refer patent document 1).

[특허문헌 1] 일본국 공개특허2001-308166호 공보[Patent Document 1] Japanese Unexamined Patent Publication No. 2001-308166

그러나, 종래의 정전 척(200)에서는, 정전 전극(210)의 흡착력(이 경우에는 구배력)이 약하기 때문에, 예를 들어 면적이 큰 기판(예를 들어, 액정에 사용되는 유리 기판)을 흡착할 경우, 기판의 하면(下面) 전체를 확실하게 흡착하는 것이 곤란하다는 문제가 있었다.However, in the conventionalelectrostatic chuck 200, since the adsorption force (in this case, the gradient force) of theelectrostatic electrode 210 is weak, it adsorb | sucks the board | substrate with a large area (for example, the glass substrate used for liquid crystal), for example. In this case, there is a problem that it is difficult to reliably adsorb the entire lower surface of the substrate.

또한, 배선 패턴(202, 205), 제 1 배선 패턴(203), 및 제 2 배선 패턴(206)에 높은 전압(예를 들어, 5000V 이상)을 인가하여, 정전 전극(210)의 흡착력을 강하게 하는 것을 생각할 수 있지만, 이 경우, 기판 상에 형성된 회로가 파괴되게 된다.In addition, by applying a high voltage (for example, 5000 V or more) to thewiring patterns 202 and 205, thefirst wiring pattern 203, and thesecond wiring pattern 206, the adsorption force of theelectrostatic electrode 210 is strongly increased. In this case, the circuit formed on the substrate is destroyed.

그래서, 본 발명은 기체 상에 탑재 배치된 기판을 확실하게 흡착할 수 있는 정전 척을 제공하는 것을 목적으로 한다.Therefore, an object of the present invention is to provide an electrostatic chuck capable of reliably absorbing a substrate mounted on a base.

본 발명의 일 관점에 의하면, 기판이 탑재 배치되는 기판 탑재 배치면을 갖는 기체(基體)와, 상기 기체에 내장된 정전(靜電) 전극을 구비한 정전 척(chuck)으로서, 상기 정전 전극은 제 1 방향으로 연장되는 복수의 제 1 배선 패턴과, 상기 복수의 제 1 배선 패턴과는 상이한 층에 설치되고, 상기 제 1 방향과는 상이한 제 2 방향으로 연장되는 복수의 제 2 배선 패턴을 갖고, 평면에서 본 상태에서, 상기 복수의 제 1 배선 패턴과 상기 복수의 제 2 배선 패턴을 교차시킨 것을 특징으로 하는 정전 척이 제공된다.According to one aspect of the present invention, there is provided an electrostatic chuck having a substrate having a substrate mounting arrangement surface on which a substrate is mounted and an electrostatic electrode embedded in the substrate. A plurality of first wiring patterns extending in one direction and a plurality of second wiring patterns provided in layers different from the plurality of first wiring patterns and extending in a second direction different from the first direction, In the state seen from the plane, the electrostatic chuck provided with the said 1st wiring pattern and the said 2nd wiring pattern was crossed.

본 발명에 의하면, 정전 전극을, 제 1 방향으로 연장되는 복수의 제 1 배선 패턴과, 복수의 제 1 배선 패턴과는 상이한 층에 설치되고, 제 1 방향과는 상이한 제 2 방향으로 연장되는 복수의 제 2 배선 패턴을 구비한 구성으로 하는 동시에, 평면에서 본 상태에서, 복수의 제 1 배선 패턴과 복수의 제 2 배선 패턴을 교차 시킴으로써, 단층(單層)의 배선 패턴에 의해 구성된 종래의 정전 전극보다도 강한 구배력을 발생시키는 것이 가능해지기 때문에, 세라믹판 상에 탑재 배치된 기판을 확실하게 흡착할 수 있다.According to the present invention, a plurality of first wiring patterns extending in a first direction and a plurality of first wiring patterns provided in layers different from the plurality of first wiring patterns and extending in a second direction different from the first direction are provided. The conventional electrostatic force comprised by the wiring pattern of a single layer by making it the structure provided with the 2nd wiring pattern of the structure, and making it cross | intersect a some 1st wiring pattern and a some 2nd wiring pattern in the state seen from the plane. Since it is possible to generate a gradient force stronger than that of the electrode, the substrate mounted on the ceramic plate can be reliably adsorbed.

또한, 복수의 제 1 배선 패턴과 복수의 제 2 배선 패턴을 교차시킴으로써, 정전 척이 다층 소성(燒成) 세라믹 기판일 경우, 소성 시에서의 세라믹판의 수축 편차를 작게 하는 것이 가능해지기 때문에, 복수의 제 1 및 제 2 배선 패턴의 치수 편차를 최소한으로 할 수 있다.In addition, when the plurality of first wiring patterns and the plurality of second wiring patterns are crossed, when the electrostatic chuck is a multilayer fired ceramic substrate, it becomes possible to reduce the shrinkage deviation of the ceramic plate during firing, The dimensional deviation of the plurality of first and second wiring patterns can be minimized.

본 발명의 다른 관점에 의하면, 기판이 탑재 배치되는 기판 탑재 배치면을 갖는 기체와, 상기 기체에 내장된 정전 전극을 구비한 정전 척으로서, 상기 정전 전극은 제 1 방향으로 연장되는 복수의 배선 패턴과, 상기 복수의 배선 패턴과는 상이한 층에 설치되고, 상기 복수의 배선 패턴보다도 폭이 넓은 형상으로 된 적어도 2개 이상의 도체층을 갖고, 평면에서 본 상태에서, 상기 적어도 2개 이상의 도체층을 상기 복수의 배선 패턴과 중첩되도록 배치한 것을 특징으로 하는 정전 척이 제공된다.According to another aspect of the present invention, there is provided an electrostatic chuck having a substrate having a substrate mounting arrangement surface on which a substrate is mounted, and an electrostatic electrode embedded in the substrate, wherein the electrostatic electrodes extend in a first direction. And at least two or more conductor layers provided in layers different from the plurality of wiring patterns and having a shape wider than the plurality of wiring patterns, and in the state viewed in a plane, the at least two or more conductor layers An electrostatic chuck is disposed so as to overlap the plurality of wiring patterns.

본 발명에 의하면, 정전 전극을, 제 1 방향으로 연장되는 복수의 배선 패턴과, 복수의 배선 패턴과는 상이한 층에 설치되고, 복수의 배선 패턴보다도 폭이 넓 은 형상으로 된 적어도 2개 이상의 도체층을 구비한 구성으로 하는 동시에, 평면에서 본 상태에서, 적어도 2개 이상의 도체층을 복수의 배선 패턴과 중첩되도록 배치함으로써, 복수의 배선 패턴에 전압을 인가함으로써 발생하는 구배력과, 적어도 2개 이상의 도체층에 전압을 인가함으로써 발생하는 쿨롱력(coulomb force)에 의해 기판을 흡착하는 것이 가능해지기 때문에, 기체 상에 탑재 배치된 기판을 확실하게 흡착할 수 있다.According to the present invention, at least two or more conductors in which the electrostatic electrode is provided in a plurality of wiring patterns extending in the first direction and a layer different from the plurality of wiring patterns, and have a shape wider than the plurality of wiring patterns. At least two gradient layers generated by applying a voltage to the plurality of wiring patterns by arranging at least two or more conductor layers so as to overlap the plurality of wiring patterns in a state in which the structure is provided with a layer and in a plan view. Since it becomes possible to adsorb | suck a board | substrate by the coulomb force which generate | occur | produces a voltage to the above conductor layer, the board | substrate mounted on a base can be reliably adsorb | sucked.

본 발명의 그 외의 관점에 의하면, 기판이 탑재 배치되는 기판 탑재 배치면을 갖는 기체와, 상기 기체에 내장된 정전 전극을 구비한 정전 척으로서, 상기 정전 전극은 상기 기체의 중앙부에 배치된 제 1 배선 패턴과, 상기 제 1 배선 패턴의 외측(外側)에 배치된 제 2 배선 패턴을 갖고, 상기 제 1 배선 패턴의 폭을 0.5㎜∼2.0㎜로 하는 동시에, 상기 제 2 배선 패턴의 폭을 상기 제 1 배선 패턴의 폭보다도 넓게 한 것을 특징으로 하는 정전 척이 제공된다.According to another aspect of the present invention, there is provided an electrostatic chuck having a substrate having a substrate mounting arrangement surface on which a substrate is mounted, and an electrostatic electrode embedded in the substrate, wherein the electrostatic electrode is disposed at a central portion of the base. A wiring pattern and a second wiring pattern disposed outside the first wiring pattern, the width of the first wiring pattern is 0.5 mm to 2.0 mm, and the width of the second wiring pattern is An electrostatic chuck is provided which is wider than the width of the first wiring pattern.

본 발명에 의하면, 정전 전극을, 기체의 중앙부에 배치된 제 1 배선 패턴과, 제 1 배선 패턴의 외측에 배치된 제 2 배선 패턴을 구비한 구성으로 하는 동시에, 제 1 배선 패턴의 폭을 0.5㎜∼2.0㎜로 하고, 또한 제 2 배선 패턴의 폭을 제 1 배선 패턴의 폭보다도 넓게함으로써, 기판의 면적이 작은 경우에는, 제 1 배선 패턴에 전압을 인가함으로써 발생하는 구배력에 의해 기판을 흡착하고, 기판의 면적이 큰 경우에는, 상기 구배력과 제 2 배선 패턴에 전압을 인가함으로써 발생하는 쿨롱력에 의해 기판을 흡착하는 것이 가능해지기 때문에, 기판의 면적(사이즈)에 의존하지 않고, 기체 상에 탑재 배치된 기판을 확실하게 흡착할 수 있다.According to the present invention, the electrostatic electrode is configured to have a first wiring pattern disposed in the center portion of the base and a second wiring pattern disposed outside the first wiring pattern, and the width of the first wiring pattern is 0.5. If the area of the substrate is small by setting the width of the second wiring pattern to be larger than the width of the first wiring pattern, the substrate is formed by a gradient force generated by applying a voltage to the first wiring pattern. When the substrate is absorbed and the area of the substrate is large, the substrate can be adsorbed by the coulomb force generated by applying a voltage to the gradient power and the second wiring pattern, so that it does not depend on the area (size) of the substrate, The substrate mounted on the base can be reliably adsorbed.

본 발명에 의하면, 기체 상에 탑재 배치된 기판을 확실하게 흡착할 수 있다.According to the present invention, the substrate mounted on the base can be reliably adsorbed.

다음으로, 도면에 의거하여 본 발명의 실시예에 대해서 설명한다.Next, the Example of this invention is described based on drawing.

(제 1 실시예)(First embodiment)

도 3은 본 발명의 제 1 실시예에 따른 정전 척(chuck)의 평면도이다.3 is a plan view of an electrostatic chuck in accordance with a first embodiment of the present invention.

도 3을 참조하면, 제 1 실시예의 정전 전극(10)은 기체(基體)인 세라믹판(11)과, 정전 전극(12)과, 전원(13, 14)을 갖는다. 본 실시예에서는, 유전체인 세라믹층이 다층으로 적층된 세라믹판(11)의 내층(內層)에 정전 전극(12)을 갖는 구성으로 이루어진 정전 척(10)을 예로 들어 설명한다.Referring to FIG. 3, theelectrostatic electrode 10 of the first embodiment includes aceramic plate 11, which is a substrate, an electrostatic electrode 12, andpower sources 13 and 14. In the present embodiment, anelectrostatic chuck 10 made of a structure having an electrostatic electrode 12 in an inner layer of aceramic plate 11 in which a ceramic layer as a dielectric is laminated in multiple layers will be described as an example.

도 4는 도 3에 나타낸 정전 척의 A-A선 방향의 단면도이다. 도 4에서는, 도 3에 도시하고 있지 않은 기판을 도시한다.4 is a cross-sectional view taken along the line A-A of the electrostatic chuck shown in FIG. 3. In FIG. 4, the board | substrate not shown in FIG. 3 is shown.

도 3 및 도 4를 참조하여, 세라믹판(11), 정전 전극(12), 및 전원(13, 14)을 차례로 설명한다.3 and 4, theceramic plate 11, the electrostatic electrode 12, and thepower sources 13 and 14 will be described in sequence.

세라믹판(11)은 평면에서 보아 사각형으로 이루어져 있고, 기판(20)이 탑재 배치되는 기판 탑재 배치면(11A)을 갖는다. 세라믹판(11)의 재료로서는, 예를 들어 Al2O3를 사용할 수 있다. 세라믹판(11)의 두께는 예를 들어, 2㎜로 할 수 있다. 기판(20)으로서는, 예를 들어 절연 기판을 사용할 수 있다. 절연 기판으로서는, 예를 들어 액정 패널에 사용되는 유리 기판을 사용할 수 있다. 기판(20) 상에는, 도시하고 있지 않은 회로가 형성되어 있다.Theceramic plate 11 is formed in a rectangular shape in plan view, and has a substratemounting arrangement surface 11A on which thesubstrate 20 is mounted. As a material of theceramic plate 11, for example, it can be used Al2 O3. The thickness of theceramic plate 11 can be 2 mm, for example. As the board |substrate 20, an insulating board | substrate can be used, for example. As an insulating substrate, the glass substrate used for a liquid crystal panel can be used, for example. On the board |substrate 20, the circuit which is not shown in figure is formed.

정전 전극(12)은 배선 패턴(16, 18, 22, 24)과, 제 1 배선 패턴(17, 19)과, 제 2 배선 패턴(23, 25)을 갖는다. 배선 패턴(16, 18) 및 제 1 배선 패턴(17, 19)은 기판 탑재 배치면(11A)의 근방에 위치하는 부분의 세라믹판(11)에 내장되어 있다. 배선 패턴(16, 18) 및 제 1 배선 패턴(17, 19)은 세라믹판(11) 내에서, 동일한 평면 상에 배치되어 있다. 배선 패턴(22, 24) 및 제 2 배선 패턴(23, 25)은 배선 패턴(16, 18) 및 제 1 배선 패턴(17, 19)보다도 하방(下方)에 위치하는 부분의 세라믹판(11)에 내장되어 있다. 배선 패턴(22, 24) 및 제 2 배선 패턴(23, 25)은 세라믹판(11) 내에서, 동일한 평면 상에 배치되어 있다.The electrostatic electrode 12 haswiring patterns 16, 18, 22, and 24,first wiring patterns 17 and 19, andsecond wiring patterns 23 and 25. Thewiring patterns 16 and 18 and thefirst wiring patterns 17 and 19 are embedded in theceramic plate 11 in the portion located near the substrate mountingarrangement surface 11A. Thewiring patterns 16 and 18 and thefirst wiring patterns 17 and 19 are arranged on the same plane in theceramic plate 11. Thewiring patterns 22 and 24 and thesecond wiring patterns 23 and 25 are disposed on theceramic plate 11 located below thewiring patterns 16 and 18 and thefirst wiring patterns 17 and 19. Is built in. Thewiring patterns 22 and 24 and thesecond wiring patterns 23 and 25 are arranged on the same plane in theceramic plate 11.

배선 패턴(16)은 세라믹판(11)의 측면(11E)의 근방에 위치하는 세라믹판(11) 내에 배치되어 있다. 배선 패턴(16)은 Y, Y 방향으로 연장되어 있고, 전원(13)의 플러스 단자(13A)와 전기적으로 접속되어 있다.Thewiring pattern 16 is disposed in theceramic plate 11 located near theside surface 11E of theceramic plate 11. Thewiring pattern 16 extends in the Y and Y directions and is electrically connected to thepositive terminal 13A of thepower source 13.

제 1 배선 패턴(17)은 X, X 방향으로 연장되는 배선 패턴이고, Y, Y 방향에 대하여 소정의 간격으로 배치되어 있다. 즉, 제 1 배선 패턴(17)은 복수 설치되어 있다. 제 1 배선 패턴(17)은 그 한쪽의 단부가 배선 패턴(16)과 접속되어 있다.Thefirst wiring patterns 17 are wiring patterns extending in the X and X directions, and are arranged at predetermined intervals in the Y and Y directions. That is, a plurality offirst wiring patterns 17 are provided. One end of thefirst wiring pattern 17 is connected to thewiring pattern 16.

배선 패턴(18)은 세라믹판(11)의 측면(11D)의 근방에 위치하는 세라믹판(11) 내에 배치되어 있다. 배선 패턴(18)은 Y, Y 방향으로 연장되어 있고, 전원(13)의 마이너스 단자(13B)와 전기적으로 접속되어 있다.Thewiring pattern 18 is disposed in theceramic plate 11 located near theside surface 11D of theceramic plate 11. Thewiring pattern 18 extends in the Y and Y directions and is electrically connected to thenegative terminal 13B of thepower source 13.

제 1 배선 패턴(19)은 X, X 방향으로 연장되는 배선 패턴이고, Y, Y 방향에 대하여 복수 설치되어 있다. 제 1 배선 패턴(19)은 제 1 배선 패턴(17)과 전기적 으로 절연되어 있다. 제 1 배선 패턴(17, 19)은 Y, Y 방향으로 번갈아 배치되어 있다. 제 1 배선 패턴(19)의 한쪽의 단부는 배선 패턴(18)과 접속되어 있다.Thefirst wiring patterns 19 are wiring patterns extending in the X and X directions, and a plurality of thefirst wiring patterns 19 are provided in the Y and Y directions. Thefirst wiring pattern 19 is electrically insulated from thefirst wiring pattern 17. Thefirst wiring patterns 17 and 19 are alternately arranged in the Y and Y directions. One end of thefirst wiring pattern 19 is connected to thewiring pattern 18.

제 1 배선 패턴(17, 19)의 폭(W1, W2)은 예를 들어, 0.5㎜∼2.0㎜로 할 수 있다. 제 1 배선 패턴(17, 19)의 폭(W1, W2)을 0.5㎜보다도 작게 형성하는 것은 기술적으로 곤란하다. 또한, 제 1 배선 패턴(17, 19)의 폭(W1, W2)이 2.0㎜보다도 크면 발생하는 구배력이 작아지기 때문에, 흡착력이 부족하게 된다.The widths W1 and W2 of thefirst wiring patterns 17 and 19 can be, for example, 0.5 mm to 2.0 mm. It is technically difficult to form the widths W1 and W2 of thefirst wiring patterns 17 and 19 smaller than 0.5 mm. In addition, since the generated gradient force becomes smaller when the widths W1 and W2 of thefirst wiring patterns 17 and 19 are larger than 2.0 mm, the adsorption force is insufficient.

이와 같이, 제 1 배선 패턴(17, 19)의 폭(W1, W2)을 0.5㎜∼2.0㎜로 함으로써, 제 1 배선 패턴(17, 19)에 전압을 인가했을 때, 구배력을 발생시킬 수 있다.As described above, when the widths W1 and W2 of thefirst wiring patterns 17 and 19 are 0.5 mm to 2.0 mm, a gradient force can be generated when a voltage is applied to thefirst wiring patterns 17 and 19. have.

제 1 배선 패턴(17, 19)의 두께는 예를 들어, 10㎛로 할 수 있다. 또한, 제 1 배선 패턴(17)과 제 1 배선 패턴(19)의 간격(D1)은 예를 들어, 0.5㎜∼2.0㎜로 할 수 있다. 배선 패턴(16, 18) 및 제 1 배선 패턴(17, 19)의 재료로서는, 예를 들어 텅스텐을 사용할 수 있다.The thickness of thefirst wiring patterns 17 and 19 can be, for example, 10 μm. In addition, the space | interval D1 of the1st wiring pattern 17 and the1st wiring pattern 19 can be 0.5 mm-2.0 mm, for example. As the material of thewiring patterns 16 and 18 and thefirst wiring patterns 17 and 19, tungsten can be used, for example.

배선 패턴(22)은 세라믹판(11)의 측면(11B)의 근방에 위치하는 세라믹판(11) 내에 배치되어 있다. 배선 패턴(22)은 X, X 방향으로 연장되어 있고, 전원(14)의 플러스 단자(14A)와 전기적으로 접속되어 있다.Thewiring pattern 22 is disposed in theceramic plate 11 located near theside surface 11B of theceramic plate 11. Thewiring pattern 22 extends in the X and X directions, and is electrically connected to thepositive terminal 14A of thepower supply 14.

제 2 배선 패턴(23)은 Y, Y 방향으로 연장되는 배선 패턴이고, X, X 방향에 대하여 소정의 간격으로 배치되어 있다. 즉, 제 2 배선 패턴(23)은 평면에서 본 상태에서, 제 1 배선 패턴(17, 19)과 교차(본 실시예의 경우에는 직교)하도록 배치되어 있다. 제 2 배선 패턴(23)의 한쪽의 단부는 배선 패턴(22)과 접속되어 있다.Thesecond wiring patterns 23 are wiring patterns extending in the Y and Y directions, and are arranged at predetermined intervals in the X and X directions. In other words, thesecond wiring patterns 23 are arranged so as to cross thefirst wiring patterns 17 and 19 (orthogonal in this embodiment) in a plan view. One end of thesecond wiring pattern 23 is connected to thewiring pattern 22.

배선 패턴(24)은 세라믹판(11)의 측면(11C)의 근방에 위치하는 세라믹판(11) 내에 배치되어 있다. 배선 패턴(24)은 X, X 방향으로 연장되어 있고, 전원(14)의 마이너스 단자(14B)와 전기적으로 접속되어 있다.Thewiring pattern 24 is disposed in theceramic plate 11 located near theside surface 11C of theceramic plate 11. Thewiring pattern 24 extends in the X and X directions, and is electrically connected to thenegative terminal 14B of thepower source 14.

제 2 배선 패턴(25)은 Y, Y 방향으로 연장되는 배선 패턴이고, Y, Y 방향에 대하여 복수 설치되어 있다. 제 2 배선 패턴(25)은 제 2 배선 패턴(23)과 전기적으로 절연되어 있다. 제 2 배선 패턴(23, 25)은 X, X 방향으로 번갈아 배치되어 있다. 즉, 제 2 배선 패턴(25)은 평면에서 본 상태에서, 제 1 배선 패턴(17, 19)과 교차(본 실시예의 경우에는 직교)하도록 배치되어 있다. 제 2 배선 패턴(25)의 한쪽의 단부는 배선 패턴(24)과 접속되어 있다.Thesecond wiring patterns 25 are wiring patterns extending in the Y and Y directions, and a plurality of thesecond wiring patterns 25 are provided in the Y and Y directions. Thesecond wiring pattern 25 is electrically insulated from thesecond wiring pattern 23. Thesecond wiring patterns 23 and 25 are alternately arranged in the X and X directions. That is, the2nd wiring pattern 25 is arrange | positioned so that it may cross | intersect (orthogonal in this embodiment) the1st wiring patterns 17 and 19 in the state seen from the plane. One end of thesecond wiring pattern 25 is connected to thewiring pattern 24.

제 2 배선 패턴(23, 25)의 폭(W3, W4)은 예를 들어, 0.5㎜∼2.0㎜로 할 수 있다. 제 2 배선 패턴(23, 25)의 폭(W3, W4)을 0.5㎜보다도 작게 형성하는 것은 기술적으로 곤란하다. 또한 제 2 배선 패턴(23, 25)의 폭(W3, W4)이 2.0㎜보다도 크면 발생하는 구배력이 작아지게 되기 때문에, 흡착력이 부족하게 된다.The widths W3 and W4 of thesecond wiring patterns 23 and 25 can be, for example, 0.5 mm to 2.0 mm. It is technically difficult to form the widths W3 and W4 of thesecond wiring patterns 23 and 25 smaller than 0.5 mm. Further, when the widths W3 and W4 of thesecond wiring patterns 23 and 25 are larger than 2.0 mm, the generated gradient force becomes small, so that the suction force is insufficient.

이와 같이, 제 2 배선 패턴(23, 25)의 폭(W3, W4)을 05㎜∼2.0㎜로 함으로써, 제 2 배선 패턴(23, 25)에 전압을 인가했을 때, 구배력을 발생시킬 수 있다.In this manner, when the widths W3 and W4 of thesecond wiring patterns 23 and 25 are set to 05 mm to 2.0 mm, a gradient force can be generated when a voltage is applied to thesecond wiring patterns 23 and 25. have.

제 2 배선 패턴(23, 25)의 두께는 예를 들어, 10㎛로 할 수 있다. 또한, 제 2 배선 패턴(23)과 제 2 배선 패턴(25)의 간격(D2)은 예를 들어, 0.5㎜∼2.0㎜로 할 수 있다. 배선 패턴(22, 24) 및 제 2 배선 패턴(23, 25)의 재료로서는, 예를 들어 텅스텐을 사용할 수 있다.The thickness of thesecond wiring patterns 23 and 25 may be, for example, 10 μm. In addition, the space | interval D2 of the2nd wiring pattern 23 and the2nd wiring pattern 25 can be 0.5 mm-2.0 mm, for example. As a material of thewiring patterns 22 and 24 and thesecond wiring patterns 23 and 25, for example, tungsten can be used.

이와 같이, 정전 전극(12)을, 복수의 제 1 배선 패턴(17, 19)과, 복수의 제 1 배선 패턴(17, 19)과는 상이한 층에 설치되고, 평면에서 본 상태에서 복수의 제 1 배선 패턴(17, 19)과 교차하는 복수의 제 2 배선 패턴(23, 25)을 갖는 구성으로함으로써, 복수의 제 1 및 제 2 배선 패턴(17, 19, 23, 25)에 낮은 전압(예를 들어, 3000V)을 인가하여, 종래보다도 강한 구배력을 발생시키는 것이 가능해 지기 때문에, 세라믹판(11) 상에 탑재 배치되는 기판(20)을 확실하게 흡착할 수 있다.In this way, the electrostatic electrode 12 is provided on a layer different from the plurality offirst wiring patterns 17 and 19 and the plurality offirst wiring patterns 17 and 19, and the plurality of first electrodes in the state viewed in plan view. By having a configuration having a plurality ofsecond wiring patterns 23 and 25 that intersect with thefirst wiring patterns 17 and 19, a low voltage (for example) is applied to the plurality of first andsecond wiring patterns 17, 19, 23 and 25. For example, since 3000V) can be applied to generate a stronger gradient force than before, thesubstrate 20 mounted on theceramic plate 11 can be reliably adsorbed.

또한, 복수의 제 1 및 제 2 배선 패턴(17, 19, 23, 25)에 인가하는 전압이 낮기 때문에, 복수의 제 1 및 제 2 배선 패턴(17, 19, 23, 25)에 인가하는 전압에 의해, 기판(20) 상에 형성된 회로(도시 생략)가 파괴되는 것을 방지할 수 있다.In addition, since the voltage applied to the plurality of first andsecond wiring patterns 17, 19, 23, 25 is low, the voltage applied to the plurality of first andsecond wiring patterns 17, 19, 23, 25. This can prevent the circuit (not shown) formed on thesubstrate 20 from being destroyed.

또한, 평면에서 본 상태에서, 복수의 제 2 배선 패턴(23, 25)과 복수의 제 1 배선 패턴(17, 19)을 교차시켜 배치함으로써, 정전 척(10)이 다층 소성 세라믹 기판으로 이루어질 경우, 소성 시에서의 세라믹판(11)의 수축 편차를 작게 하는 것이 가능해지기 때문에, 제 1 및 제 2 배선 패턴(17, 19, 23, 25)의 치수 편차를 최소한으로 할 수 있다.In addition, when the plurality ofsecond wiring patterns 23 and 25 and the plurality offirst wiring patterns 17 and 19 are arranged to cross each other in a plan view state, theelectrostatic chuck 10 is made of a multilayer plastic ceramic substrate. Since the shrinkage deviation of theceramic plate 11 at the time of baking can be made small, the dimensional deviation of the 1st and2nd wiring patterns 17, 19, 23, and 25 can be minimized.

전원(13)은 플러스 단자(13A)와, 마이너스 단자(13B)를 갖는다. 플러스 단자(13A)는 배선 패턴(16)과 전기적으로 접속되어 있다. 마이너스 단자(13B)는 배선 패턴(18)과 전기적으로 접속되어 있다. 전원(13)은 배선 패턴(16, 18)을 통하여, 복수의 제 1 배선 패턴(17, 19)에 전압을 인가하기 위한 것이다.Thepower supply 13 has apositive terminal 13A and anegative terminal 13B. Thepositive terminal 13A is electrically connected to thewiring pattern 16. Thenegative terminal 13B is electrically connected to thewiring pattern 18. Thepower supply 13 is for applying a voltage to the plurality offirst wiring patterns 17 and 19 through thewiring patterns 16 and 18.

전원(14)은 플러스 단자(14A)와, 마이너스 단자(14B)를 갖는다. 플러스 단자(14A)는 배선 패턴(22)과 전기적으로 접속되어 있다. 마이너스 단자(14B)는 배선 패턴(24)과 전기적으로 접속되어 있다. 전원(14)은 배선 패턴(22, 24)을 통하여, 복수의 제 2 배선 패턴(23, 25)에 전압을 인가하기 위한 것이다.Thepower supply 14 has apositive terminal 14A and anegative terminal 14B. Thepositive terminal 14A is electrically connected to thewiring pattern 22. Thenegative terminal 14B is electrically connected to thewiring pattern 24. Thepower supply 14 is for applying a voltage to the plurality ofsecond wiring patterns 23 and 25 through thewiring patterns 22 and 24.

본 실시예의 정전 척에 의하면, 복수의 제 1 배선 패턴(17, 19)과, 복수의 제 1 배선 패턴(17, 19)은 상이한 층에 설치되고, 평면에서 본 상태에서 복수의 제 1 배선 패턴(17, 19)과 교차하는 복수의 제 2 배선 패턴(23, 25)을 갖는 정전 전극(12)을 설치함으로써, 복수의 제 1 및 제 2 배선 패턴(17, 19, 23, 25)에 낮은 전압(예를 들어, 3000V)을 인가하여, 종래보다도 강한 구배력을 발생시키는 것이 가능해지기 때문에, 세라믹판(11) 상에 탑재 배치되는 기판(20)을 확실하게 흡착할 수 있다.According to the electrostatic chuck of the present embodiment, the plurality offirst wiring patterns 17 and 19 and the plurality offirst wiring patterns 17 and 19 are provided in different layers, and the plurality of first wiring patterns in a state viewed from a plane. By providing the electrostatic electrode 12 having a plurality ofsecond wiring patterns 23 and 25 intersecting with (17, 19), the plurality of first andsecond wiring patterns 17, 19, 23, 25 are lowered. By applying a voltage (for example, 3000 V), it is possible to generate a stronger gradient force than in the prior art, so that thesubstrate 20 mounted on theceramic plate 11 can be reliably adsorbed.

또한, 복수의 제 1 및 제 2 배선 패턴(17, 19, 23, 25)에 인가하는 전압이 낮기 때문에, 복수의 제 1 및 제 2 배선 패턴(17, 19, 23, 25)에 인가하는 전압에 의해, 기판(20) 상에 형성된 회로(도시 생략)가 파괴되는 것을 방지할 수 있다.In addition, since the voltage applied to the plurality of first andsecond wiring patterns 17, 19, 23, 25 is low, the voltage applied to the plurality of first andsecond wiring patterns 17, 19, 23, 25. This can prevent the circuit (not shown) formed on thesubstrate 20 from being destroyed.

또한, 평면에서 본 상태에서, 복수의 제 2 배선 패턴(23, 25)과 복수의 제 1 배선 패턴(17, 19)을 교차시켜 배치함으로써, 정전 척(10)이 다층 소성 세라믹 기판으로 이루어질 경우, 소성 시에서의 세라믹판(11)의 수축 편차를 작게 하는 것이 가능해지기 때문에, 제 1 및 제 2 배선 패턴(17, 19, 23, 25)의 치수 편차를 최소한으로 할 수 있는다.In addition, when the plurality ofsecond wiring patterns 23 and 25 and the plurality offirst wiring patterns 17 and 19 are arranged to cross each other in a plan view state, theelectrostatic chuck 10 is made of a multilayer plastic ceramic substrate. Since the shrinkage deviation of theceramic plate 11 at the time of baking can be made small, the dimensional deviation of the 1st and2nd wiring patterns 17, 19, 23, and 25 can be minimized.

또한, 본 실시예에서는, 평면에서 본 상태에서, 복수의 제 1 배선 패턴(17, 19)과 복수의 제 2 배선 패턴(23, 25)이 직교하는 경우를 예로 들어 설명했지만, 복수의 제 1 배선 패턴(17, 19)과 복수의 제 2 배선 패턴(23, 25)은 교차하고 있으면 되고, 도 3에 나타낸 제 1 및 제 2 배선 패턴(17, 19, 23, 25)의 배치예에 한정되지 않는다.In the present embodiment, the case where the plurality offirst wiring patterns 17 and 19 and the plurality ofsecond wiring patterns 23 and 25 are orthogonal has been described as an example, but the plurality of first Thewiring patterns 17 and 19 and the plurality ofsecond wiring patterns 23 and 25 only need to intersect, and are limited to the arrangement examples of the first andsecond wiring patterns 17, 19, 23, and 25 shown in FIG. 3. It doesn't work.

또한, 배선 패턴(16, 18) 및 복수의 제 1 배선 패턴(17, 19)의 상방에 위치하는 부분의 세라믹판(11)에, 배선 패턴(22, 24) 및 복수의 제 2 배선 패턴(23, 25)을 내설(內設)할 수도 있다. 이 경우에도, 본 실시예의 정전 척(10)과 동일한 효과를 얻을 수 있다.In addition, thewiring patterns 22 and 24 and the plurality of second wiring patterns are formed on theceramic plate 11 in the portion located above thewiring patterns 16 and 18 and the plurality offirst wiring patterns 17 and 19. 23, 25) may be implied. Also in this case, the same effects as in theelectrostatic chuck 10 of the present embodiment can be obtained.

또한, 세라믹판(11)의 형상은 평면에서 보아 사각형으로 한정되지 않는다. 예를 들어, 평면에서 보아 원형의 세라믹판에 본 실시예에서 설명한 정전 전극(12)을 설치할 수도 있다.In addition, the shape of theceramic plate 11 is not limited to the rectangle in plan view. For example, the electrostatic electrode 12 described in this embodiment may be provided in a circular ceramic plate in plan view.

(제 2 실시예)(Second embodiment)

도 5는 본 발명의 제 2 실시예에 따른 정전 척의 평면도이다. 도 5에 있어서, 제 1 실시예의 정전 척(10)과 동일한 구성 부분에는 동일한 부호를 부여한다.5 is a plan view of an electrostatic chuck according to a second embodiment of the present invention. In FIG. 5, the same code | symbol is attached | subjected to the same component as theelectrostatic chuck 10 of 1st Example.

도 5를 참조하면, 제 2 실시예의 정전 척(30)은 제 1 실시예의 정전 척(10)에 설치된 정전 전극(12) 대신에 정전 전극(31)을 설치한 이외에는 정전 척(10)과 동일하게 구성된다.Referring to FIG. 5, theelectrostatic chuck 30 of the second embodiment is the same as theelectrostatic chuck 10 except that theelectrostatic electrode 31 is provided in place of the electrostatic electrode 12 provided in theelectrostatic chuck 10 of the first embodiment. Is configured.

정전 전극(31)은 제 1 실시예에서 설명한 정전 전극(12)에 설치된 배선 패턴(22, 24) 및 제 2 배선 패턴(23, 25) 대신에, 도체층인 금속층(34, 36) 및 배선 패턴(35)을 설치한 이외에는 정전 전극(12)과 동일하게 구성된다.Theelectrostatic electrode 31 replaces thewiring patterns 22 and 24 and thesecond wiring patterns 23 and 25 provided in the electrostatic electrode 12 described in the first embodiment, and the metal layers 34 and 36 serving as the conductor layers and the wirings. Except having provided thepattern 35, it is comprised similarly to the electrostatic electrode 12. FIG.

도 6은 도 5에 나타낸 정전 척의 B-B선 방향의 단면도이다.FIG. 6 is a cross-sectional view taken along the line B-B of the electrostatic chuck shown in FIG. 5.

도 5 및 도 6을 참조하여, 금속층(34, 36) 및 배선 패턴(35)에 대해서 차례로 설명한다. 금속층(34, 36) 및 배선 패턴(35)은 배선 패턴(16, 18) 및 제 1 배선 패턴(17, 19)의 하방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 금속 층(34, 36) 및 배선 패턴(35)은 세라믹판(11) 내에서, 동일한 평면 상에 배치되어 있다.5 and 6, the metal layers 34 and 36 and thewiring pattern 35 will be described in turn. The metal layers 34 and 36 and thewiring pattern 35 are embedded in theceramic plate 11 in the portion located below thewiring patterns 16 and 18 and thefirst wiring patterns 17 and 19. The metal layers 34 and 36 and thewiring pattern 35 are arranged on the same plane in theceramic plate 11.

금속층(34)은 제 1 배선 패턴(17, 19)보다도 폭이 넓은 형상(베타 형상의 패턴)으로 되어 있다. 금속층(34)의 상면(上面)은 기판 탑재 배치면(11A)의 거의 절반 정도의 면적을 갖는다. 금속층(34)은 배선 패턴(16) 및 제 1 배선 패턴(17, 19)의 하방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 금속층(34)은 평면에서 본 상태에서, 배선 패턴(16) 및 제 1 배선 패턴(17, 19)과 중첩되도록 배치되어 있다. 금속층(34)은 배선 패턴(16) 및 제 1 배선 패턴(17, 19)과 전기적으로 절연되어 있다. 금속층(34)은 전원(14)의 플러스 단자(14A)와 전기적으로 접속되어 있다. 금속층(34)의 두께는 예를 들어, 1O㎛로 할 수 있다.Themetal layer 34 has a wider shape (beta-shaped pattern) than thefirst wiring patterns 17 and 19. The upper surface of themetal layer 34 has an area of almost half of the substrate mountingarrangement surface 11A. Themetal layer 34 is embedded in theceramic plate 11 in a portion located below thewiring pattern 16 and thefirst wiring patterns 17 and 19. Themetal layer 34 is arrange | positioned so that it may overlap with thewiring pattern 16 and the1st wiring patterns 17 and 19 in planar view. Themetal layer 34 is electrically insulated from thewiring pattern 16 and thefirst wiring patterns 17 and 19. Themetal layer 34 is electrically connected to thepositive terminal 14A of thepower source 14. The thickness of themetal layer 34 can be 10 micrometers, for example.

배선 패턴(35)은 세라믹판(11)의 측면(11C)의 근방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 배선 패턴(35)은 X, X 방향으로 연장되는 배선 패턴이다. 배선 패턴(35)은 금속층(36)과 접속되는 동시에, 전원(14)의 마이너스 단자(14B)와 전기적으로 접속되어 있다.Thewiring pattern 35 is embedded in theceramic plate 11 at the portion located near theside surface 11C of theceramic plate 11. Thewiring pattern 35 is a wiring pattern extending in the X and X directions. Thewiring pattern 35 is connected to themetal layer 36 and electrically connected to thenegative terminal 14B of thepower source 14.

금속층(36)은 제 1 배선 패턴(17, 19)보다도 폭이 넓은 형상(베타 형상의 패턴)으로 되어 있다. 금속층(36)의 상면은 기판 탑재 배치면(11A)의 거의 절반 정도의 면적을 갖는다. 금속층(36)은 배선 패턴(18) 및 제 1 배선 패턴(17, 19)의 하방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 금속층(36)은 평면에서 본 상태에서, 배선 패턴(18) 및 제 1 배선 패턴(17, 19)과 중첩되도록 배치되어 있다. 금속층(36)은 배선 패턴(18) 및 제 1 배선 패턴(17, 19)과 전기적으로 절연되 어 있다. 금속층(36)은 배선 패턴(35)과 접속되어 있다. 금속층(36)은 배선 패턴(35)을 통하여, 전원(14)의 마이너스 단자(14B)와 전기적으로 접속되어 있다. 금속층(36)의 두께는 예를 들어, 10㎛로 할 수 있다. 또한, 금속층(34, 36) 및 배선 패턴(35)의 재료로서는, 예를 들어 텅스텐을 사용할 수 있다.Themetal layer 36 has a shape (beta-shaped pattern) that is wider than thefirst wiring patterns 17 and 19. The upper surface of themetal layer 36 has an area of approximately half of the substrate mountingarrangement surface 11A. Themetal layer 36 is embedded in theceramic plate 11 in a portion located below thewiring pattern 18 and thefirst wiring patterns 17 and 19. Themetal layer 36 is arrange | positioned so that it may overlap with thewiring pattern 18 and the1st wiring patterns 17 and 19 in planar view. Themetal layer 36 is electrically insulated from thewiring pattern 18 and thefirst wiring patterns 17 and 19. Themetal layer 36 is connected to thewiring pattern 35. Themetal layer 36 is electrically connected to thenegative terminal 14B of thepower source 14 via thewiring pattern 35. The thickness of themetal layer 36 can be 10 micrometers, for example. In addition, tungsten can be used as a material of the metal layers 34 and 36 and thewiring pattern 35, for example.

이와 같이, 제 1 배선 패턴(17, 19)보다도 폭이 넓은 형상으로 된 금속층(34, 36)을 설치함으로써, 금속층(34, 36)에 전압을 인가했을 때, 쿨롱력을 발생시킬 수 있다.Thus, by providing the metal layers 34 and 36 which are wider than the1st wiring patterns 17 and 19, when a voltage is applied to the metal layers 34 and 36, a coulomb force can be generated.

본 실시예의 정전 척에 의하면, 복수의 제 1 배선 패턴(17, 19)과, 복수의 제 1 배선 패턴(17, 19)과는 상이한 층에 설치되고, 복수의 제 1 배선 패턴(17, 19)보다도 폭이 넓은 형상으로 된 금속층(34, 36)을 갖는 정전 전극(31)을 설치하는 동시에, 평면에서 본 상태에서, 금속층(34, 36)을 복수의 제 1 배선 패턴(17, 19)과 중첩되도록 배치함으로써, 복수의 제 1 배선 패턴(17, 19)에 낮은 전압(예를 들어, 3000V)을 인가함으로써 발생하는 구배력과, 금속층(34, 36)에 낮은 전압(예를 들어, 3000V)을 인가함으로써 발생하는 쿨롱력을 이용하여 기판(20)을 흡착하는 것이 가능해지기 때문에, 세라믹판(11) 상에 탑재 배치된 기판(20)을 확실하게 흡착할 수 있다.According to the electrostatic chuck of this embodiment, the plurality offirst wiring patterns 17 and 19 and the plurality offirst wiring patterns 17 and 19 are provided on different layers, and the plurality offirst wiring patterns 17 and 19 are provided. ), While theelectrostatic electrode 31 having the metal layers 34 and 36 having a wider shape is provided, and in a plan view, the metal layers 34 and 36 are provided with the plurality offirst wiring patterns 17 and 19. And overlapping with each other, a gradient force generated by applying a low voltage (for example, 3000V) to the plurality offirst wiring patterns 17 and 19, and a low voltage (for example, the metal layers 34 and 36). Since it becomes possible to adsorb | suck the board |substrate 20 using the Coulomb force generated by applying 3000V), the board |substrate 20 mounted on theceramic plate 11 can be reliably absorbed.

또한, 본 실시예에서는, 정전 전극(31)에 2개의 금속층(34, 36)을 설치한 경우를 예로 들어 설명했지만, 정전 전극(31)에 설치하는 금속층의 수는 적어도 2개 이상이면 된다. 구체적으로는, 예를 들어 후술하는 도 7 및 도 8에 나타낸 정전 척(40)과 같이, 정전 전극(41)에 4개의 금속층(43, 45, 47, 49)을 설치할 수도 있 다.In the present embodiment, the case where twometal layers 34 and 36 are provided on theelectrostatic electrode 31 is described as an example. However, the number of metal layers provided on theelectrostatic electrode 31 may be at least two or more. Specifically, for example, like theelectrostatic chuck 40 shown in FIGS. 7 and 8 described later, fourmetal layers 43, 45, 47, 49 may be provided in theelectrostatic electrode 41.

도 7은 본 발명의 제 2 실시예의 변형예에 따른 정전 척의 평면도이다. 도 7에 있어서, 제 2 실시예의 정전 척(30)과 동일한 구성 부분에는 동일한 부호를 부여한다.7 is a plan view of an electrostatic chuck according to a modification of the second embodiment of the present invention. In Fig. 7, the same reference numerals are given to the same constituent parts as theelectrostatic chuck 30 of the second embodiment.

도 7을 참조하면, 제 2 실시예의 변형예의 정전 척(40)은 제 2 실시예의 정전 척(30)에 설치된 정전 전극(31) 대신에 정전 전극(41)을 설치한 이외에는 정전 척(30)과 동일하게 구성된다.Referring to FIG. 7, theelectrostatic chuck 40 of the modified example of the second embodiment has theelectrostatic chuck 30 except that theelectrostatic electrode 41 is provided instead of theelectrostatic electrode 31 provided in theelectrostatic chuck 30 of the second embodiment. It is configured in the same way.

도 8은 도 7에 나타낸 정전 척의 C-C선 방향의 단면도이다.FIG. 8 is a cross-sectional view taken along the line C-C of the electrostatic chuck shown in FIG. 7.

도 7 및 도 8을 참조하면, 정전 전극(41)은 제 2 실시예의 정전 전극(31)에 설치된 금속층(34, 36) 및 배선 패턴(35) 대신에, 도체층인 금속층(43, 45, 47, 49)과 배선 패턴(44, 48)을 설치한 이외에는 정전 척(30)과 동일하게 구성된다.7 and 8, theelectrostatic electrode 41 is a conductive layer instead of the metal layers 34 and 36 and thewiring pattern 35 provided on theelectrostatic electrode 31 of the second embodiment. The structure is the same as that of theelectrostatic chuck 30 except that 47 and 49 and thewiring patterns 44 and 48 are provided.

금속층(43, 45, 47, 49) 및 배선 패턴(44, 48)은 배선 패턴(16, 18) 및 제 1 배선 패턴(17, 19)의 하방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 금속층(43, 45, 47, 49) 및 배선 패턴(44, 48)은 세라믹판(11) 내에서, 동일한 평면 상에 배치되어 있다. 금속층(43, 45, 47, 49) 및 배선 패턴(44, 48)은 배선 패턴(16, 18) 및 제 1 배선 패턴(17, 19)과 전기적으로 절연되어 있다.The metal layers 43, 45, 47, and 49 and thewiring patterns 44 and 48 reside in theceramic plate 11 in a portion located below thewiring patterns 16 and 18 and thefirst wiring patterns 17 and 19. It is. The metal layers 43, 45, 47, 49 and thewiring patterns 44, 48 are arranged on the same plane in theceramic plate 11. The metal layers 43, 45, 47, and 49 and thewiring patterns 44 and 48 are electrically insulated from thewiring patterns 16 and 18 and thefirst wiring patterns 17 and 19.

금속층(43)은 제 1 배선 패턴(17, 19)보다도 폭이 넓은 형상으로 되어 있다. 금속층(43)의 상면은 기판 탑재 배치면(11A)의 거의 1/4의 면적을 갖는다. 금속층(43)은 배선 패턴(16) 및 제 1 배선 패턴(17, 19)의 하방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 금속층(43)은 평면에서 본 상태에서, 배선 패턴(16) 및 제 1 배선 패턴(17, 19)과 중첩되도록 배치되어 있다. 금속층(43)은 X, X 방향에서 금속층(49)과 대향하고, Y, Y 방향에서 금속층(47)과 대향하고 있다. 금속층(43)은 배선 패턴(44)과 접속되는 동시에, 전원(14)의 플러스 단자(14A)와 전기적으로 접속되어 있다. 금속층(43)의 두께는 예를 들어, 10㎛로 할 수 있다.Themetal layer 43 has a shape that is wider than thefirst wiring patterns 17 and 19. The upper surface of themetal layer 43 has an area of almost 1/4 of thesubstrate mounting surface 11A. Themetal layer 43 is embedded in theceramic plate 11 in a portion located below thewiring pattern 16 and thefirst wiring patterns 17 and 19. Themetal layer 43 is arrange | positioned so that it may overlap with thewiring pattern 16 and the1st wiring patterns 17 and 19 in planar view. Themetal layer 43 faces themetal layer 49 in the X and X directions, and faces themetal layer 47 in the Y and Y directions. Themetal layer 43 is connected to thewiring pattern 44 and is electrically connected to thepositive terminal 14A of thepower source 14. The thickness of themetal layer 43 can be 10 micrometers, for example.

배선 패턴(44)은 세라믹판(11)의 외주부(外周部)에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 배선 패턴(44)은 그 한쪽의 단부가 금속층(43)과 접속되어 있고, 다른 쪽의 단부가 금속층(45)과 접속되어 있다.Thewiring pattern 44 is built in theceramic plate 11 of the part located in the outer peripheral part of theceramic plate 11. One end of thewiring pattern 44 is connected to themetal layer 43, and the other end thereof is connected to themetal layer 45.

금속층(45)은 제 1 배선 패턴(17, 19)보다도 폭이 넓은 형상으로 되어 있다. 금속층(45)의 상면은 기판 탑재 배치면(11A)의 거의 1/4의 면적을 갖는다. 금속층(45)은 배선 패턴(18) 및 제 1 배선 패턴(17, 19)의 하방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 금속층(45)은 평면에서 본 상태에서, 배선 패턴(18) 및 제 1 배선 패턴(17, 19)과 중첩되도록 배치되어 있다. 금속층(45)은 X, X 방향에서 금속층(47)과 대향하고, Y, Y 방향에서 금속층(49)과 대향하고 있다. 금속층(45)은 배선 패턴(44)과 접속되어 있다. 금속층(45)은 금속층(43) 및 배선 패턴(44)을 통하여, 전원(14)의 플러스 단자(14A)와 전기적으로 접속되어 있다. 금속층(45)의 두께는 예를 들어, 1O㎛로 할 수 있다.Themetal layer 45 has a shape that is wider than thefirst wiring patterns 17 and 19. The upper surface of themetal layer 45 has an area of almost 1/4 of thesubstrate mounting surface 11A. Themetal layer 45 is embedded in theceramic plate 11 in a portion located below thewiring pattern 18 and thefirst wiring patterns 17 and 19. Themetal layer 45 is arrange | positioned so that it may overlap with thewiring pattern 18 and the1st wiring patterns 17 and 19 in planar view. Themetal layer 45 faces themetal layer 47 in the X and X directions, and faces themetal layer 49 in the Y and Y directions. Themetal layer 45 is connected to thewiring pattern 44. Themetal layer 45 is electrically connected to thepositive terminal 14A of thepower source 14 via themetal layer 43 and thewiring pattern 44. The thickness of themetal layer 45 can be 10 micrometers, for example.

금속층(47)은 제 1 배선 패턴(17, 19)보다도 폭이 넓은 형상으로 되어 있다. 금속층(47)의 상면은 기판 탑재 배치면(11A)의 거의 1/4의 면적을 갖는다. 금속층(47)은 배선 패턴(16) 및 제 1 배선 패턴(17, 19)의 하방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 금속층(47)은 평면에서 본 상태에서, 배선 패턴(16) 및 제 1 배선 패턴(17, 19)과 중첩되도록 배치되어 있다. 금속층(47)은 X, X 방향에서 금속층(45)과 대향하고, Y, Y 방향에서 금속층(43)과 대향하고 있다. 금속층(47)은 배선 패턴(48)과 접속되는 동시에, 전원(14)의 마이너스 단자(14B)와 전기적으로 접속되어 있다. 금속층(47)의 두께는 예를 들어, 10㎛로 할 수 있다.Themetal layer 47 has a shape that is wider than thefirst wiring patterns 17 and 19. The upper surface of themetal layer 47 has an area of almost 1/4 of the substrate mountingarrangement surface 11A. Themetal layer 47 is embedded in theceramic plate 11 in a portion located below thewiring pattern 16 and thefirst wiring patterns 17 and 19. Themetal layer 47 is arrange | positioned so that it may overlap with thewiring pattern 16 and the1st wiring patterns 17 and 19 in planar view. Themetal layer 47 faces themetal layer 45 in the X and X directions, and faces themetal layer 43 in the Y and Y directions. Themetal layer 47 is connected to thewiring pattern 48 and electrically connected to thenegative terminal 14B of thepower source 14. The thickness of themetal layer 47 can be 10 micrometers, for example.

배선 패턴(48)은 세라믹판(11)의 중앙부에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 배선 패턴(48)은 그 한쪽의 단부가 금속층(47)과 접속되어 있고, 다른 쪽의 단부가 금속층(49)과 접속되어 있다.Thewiring pattern 48 is built in theceramic plate 11 of the part located in the center part of theceramic plate 11. One end of thewiring pattern 48 is connected to themetal layer 47, and the other end thereof is connected to themetal layer 49.

금속층(49)은 제 1 배선 패턴(17, 19)보다도 폭이 넓은 형상으로 되어 있다. 금속층(49)의 상면은 기판 탑재 배치면(11A)의 거의 1/4의 면적을 갖는다. 금속층(49)은 배선 패턴(18) 및 제 1 배선 패턴(17, 19)의 하방에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 금속층(49)은 평면에서 본 상태에서, 배선 패턴(18) 및 제 1 배선 패턴(17, 19)과 중첩되도록 배치되어 있다. 금속층(49)은 X, X 방향에서 금속층(43)과 대향하고, Y, Y 방향에서 금속층(45)과 대향하고 있다. 금속층(49)은 배선 패턴(48)과 접속되어 있다. 금속층(49)은 배선 패턴(48) 및 금속층(47)을 통하여, 전원(14)의 마이너스 단자(14B)와 전기적으로 접속되어 있다. 금속층(49)의 두께는 예를 들어, 1O㎛로 할 수 있다.Themetal layer 49 has a wider shape than thefirst wiring patterns 17 and 19. The upper surface of themetal layer 49 has an area of almost 1/4 of thesubstrate mounting surface 11A. Themetal layer 49 is embedded in theceramic plate 11 in a portion located below thewiring pattern 18 and thefirst wiring patterns 17 and 19. Themetal layer 49 is arrange | positioned so that it may overlap with thewiring pattern 18 and the1st wiring patterns 17 and 19 in planar view. Themetal layer 49 faces themetal layer 43 in the X and X directions, and faces themetal layer 45 in the Y and Y directions. Themetal layer 49 is connected to thewiring pattern 48. Themetal layer 49 is electrically connected to thenegative terminal 14B of thepower source 14 via thewiring pattern 48 and themetal layer 47. The thickness of themetal layer 49 can be 10 micrometers, for example.

상기 구성으로 이루어진 정전 전극(41)을 구비한 정전 척(40)에서도, 제 2 실시예의 정전 척(30)과 동일한 효과를 얻을 수 있다.Also in theelectrostatic chuck 40 having theelectrostatic electrode 41 having the above configuration, the same effects as in theelectrostatic chuck 30 of the second embodiment can be obtained.

(제 3 실시예)(Third embodiment)

도 9는 본 발명의 제 3 실시예에 따른 정전 척의 평면도이다. 도 9에 있어 서, 제 1 실시예의 정전 척(10)과 동일한 구성 부분에는 동일한 부호를 부여한다.9 is a plan view of an electrostatic chuck in accordance with a third embodiment of the present invention. In Fig. 9, the same reference numerals are given to the same constituent parts as theelectrostatic chuck 10 of the first embodiment.

도 9를 참조하면, 제 3 실시예의 정전 척(50)은 제 1 실시예의 정전 척(10)에 설치된 정전 전극(12) 대신에 정전 전극(51)을 설치하는 동시에, 정전 척(10)에 설치된 전원(14)을 구성요소로부터 제거한 이외에는 정전 전극(10)과 동일하게 구성된다.9, theelectrostatic chuck 50 of the third embodiment installs theelectrostatic electrode 51 instead of the electrostatic electrode 12 provided on theelectrostatic chuck 10 of the first embodiment, and at the same time, theelectrostatic chuck 10 Except that the installedpower source 14 is removed from the component, it is configured in the same manner as theelectrostatic electrode 10.

도 10은 도 9에 나타낸 정전 척의 D-D선 방향의 단면도이다.10 is a cross-sectional view taken along the D-D line of the electrostatic chuck shown in FIG. 9.

도 9 및 도 10을 참조하면, 정전 전극(51)은 제 1 배선 패턴(54, 55)과, 제 2 배선 패턴(56, 57)을 갖는다. 제 1 및 제 2 배선 패턴(54, 55, 56, 57)은 세라믹판(11)에 내설되어 있다. 제 1 및 제 2 배선 패턴(54, 55, 56, 57)은 세라믹판(11) 내의 동일한 평면 상에 배치되어 있다.9 and 10, theelectrostatic electrode 51 hasfirst wiring patterns 54 and 55 andsecond wiring patterns 56 and 57. The first andsecond wiring patterns 54, 55, 56, and 57 are embedded in theceramic plate 11. The first andsecond wiring patterns 54, 55, 56, 57 are arranged on the same plane in theceramic plate 11.

이와 같이, 제 1 및 제 2 배선 패턴(54, 55, 56, 57)을 동일한 평면 상에 배치함으로써, 예를 들어 인쇄법을 이용하여, 제 1 및 제 2 배선 패턴(54, 55, 56, 57)을 동시에 형성할 수 있다.Thus, by arranging the first andsecond wiring patterns 54, 55, 56, 57 on the same plane, for example, by using the printing method, the first andsecond wiring patterns 54, 55, 56, 57 can be formed simultaneously.

제 1 배선 패턴(54)은 스파이럴 형상으로 된 배선 패턴이고, 세라믹판(11)의 중앙부에 배치되어 있다. 제 1 배선 패턴(54)은 제 2 배선 패턴(56, 57)보다도 폭이 좁은 배선 패턴이다. 제 1 배선 패턴(54)의 폭은 세라믹판(11)의 중심을 향함에 따라 좁아지도록 구성되어 있다. 제 1 배선 패턴(54)의 폭은 예를 들어, 0.5㎜∼2.0㎜로 할 수 있다. 제 1 배선 패턴(54)은 제 2 배선 패턴(56)과 접속되어 있다. 제 1 배선 패턴(54)은 제 2 배선 패턴(56)을 통하여, 전원(13)의 플러스 단자(13A)와 전기적으로 접속되어 있다.Thefirst wiring pattern 54 is a spiral wiring pattern and is disposed in the center portion of theceramic plate 11. Thefirst wiring pattern 54 is a wiring pattern that is narrower in width than thesecond wiring patterns 56 and 57. The width of thefirst wiring pattern 54 is configured to be narrowed toward the center of theceramic plate 11. The width of thefirst wiring pattern 54 can be, for example, 0.5 mm to 2.0 mm. Thefirst wiring pattern 54 is connected to thesecond wiring pattern 56. Thefirst wiring pattern 54 is electrically connected to thepositive terminal 13A of thepower source 13 via thesecond wiring pattern 56.

제 1 배선 패턴(55)은 스파이럴 형상으로 된 배선 패턴이고, 세라믹판(11)의 중앙부에 내설되어 있다. 제 1 배선 패턴(55)은 제 1 배선 패턴(54)과 전기적으로 절연되어 있다. 제 1 배선 패턴(54, 55)은 도 9에 나타낸 D-D선 방향에서, 번갈아 배치되어 있다. 제 1 배선 패턴(55)은 제 2 배선 패턴(56, 57)보다도 폭이 좁은 배선 패턴이다. 제 1 배선 패턴(55)의 폭은 세라믹판(11)의 중심을 향함에 따라 좁아지도록 구성되어 있다. 제 1 배선 패턴(55)의 폭은 예를 들어, 0.5㎜∼2.0㎜로 할 수 있다. 제 1 배선 패턴(55)은 제 2 배선 패턴(57)과 접속되어 있다. 제 1 배선 패턴(55)은 제 2 배선 패턴(57)을 통하여, 전원(13)의 마이너스 단자(13B)와 전기적으로 접속되어 있다.Thefirst wiring pattern 55 is a spiral wiring pattern, and is located in the central portion of theceramic plate 11. Thefirst wiring pattern 55 is electrically insulated from thefirst wiring pattern 54. Thefirst wiring patterns 54 and 55 are alternately arranged in the D-D line direction shown in FIG. 9. Thefirst wiring pattern 55 is a wiring pattern that is narrower in width than thesecond wiring patterns 56 and 57. The width of thefirst wiring pattern 55 is configured to be narrowed toward the center of theceramic plate 11. The width of thefirst wiring pattern 55 can be, for example, 0.5 mm to 2.0 mm. Thefirst wiring pattern 55 is connected to thesecond wiring pattern 57. Thefirst wiring pattern 55 is electrically connected to thenegative terminal 13B of thepower source 13 via thesecond wiring pattern 57.

상기 구성으로 이루어진 제 1 배선 패턴(54, 55)은 전압이 인가되었을 때, 구배력을 발생시킨다.Thefirst wiring patterns 54 and 55 having the above-described configuration generate a gradient force when a voltage is applied.

이와 같이, 세라믹판(11)의 중앙부에, 폭이 0.5㎜∼2.0㎜로 이루어진 제 1 배선 패턴(54, 55)을 내설함으로써, 세라믹판(11)의 기판 탑재 배치면(11A)에 면적이 작은 기판(20)이 탑재 배치된 경우, 구배력에 의해 세라믹판(11) 상에 탑재 배치된 기판(20)을 확실하게 흡착할 수 있다.In this way, thefirst wiring patterns 54 and 55 having a width of 0.5 mm to 2.0 mm are embedded in the central portion of theceramic plate 11 to thereby provide an area on the substrate mountingarrangement surface 11A of theceramic plate 11. When the small board |substrate 20 is mounted and arrange | positioned, the board |substrate 20 mounted on theceramic plate 11 can be reliably attracted by the gradient force.

제 2 배선 패턴(56)은 스파이럴 형상으로 된 배선 패턴이고, 제 1 배선 패턴(54, 55)보다도 외측에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 제 2 배선 패턴(56)은 제 1 배선 패턴(54)과 접속되는 동시에, 전원(13)의 플러스 단자(13A)와 전기적으로 접속되어 있다. 제 2 배선 패턴(56)의 폭(W5)은 제 1 배선 패턴(54, 55)의 폭보다도 넓어지도록 구성되어 있다. 제 2 배선 패턴(56)의 폭(W5)은 예를 들어, 5㎜ 이상으로 할 수 있다.Thesecond wiring pattern 56 is a spiral-shaped wiring pattern, and is embedded in theceramic plate 11 at a portion located outside thefirst wiring patterns 54 and 55. Thesecond wiring pattern 56 is connected to thefirst wiring pattern 54 and electrically connected to thepositive terminal 13A of thepower supply 13. The width W5 of thesecond wiring pattern 56 is configured to be wider than the width of thefirst wiring patterns 54 and 55. The width W5 of thesecond wiring pattern 56 can be, for example, 5 mm or more.

제 2 배선 패턴(57)은 스파이럴 형상으로 된 배선 패턴이고, 제 1 배선 패턴(54, 55)보다도 외측에 위치하는 부분의 세라믹판(11)에 내설되어 있다. 제 2 배선 패턴(56, 57)은 도 9에 나타낸 D-D선 방향에서, 번갈아 배치되어 있다. 제 2 배선 패턴(57)은 제 1 배선 패턴(55)과 접속되는 동시에, 전원(13)의 마이너스 단자(13B)와 전기적으로 접속되어 있다. 제 2 배선 패턴(57)의 폭(W6)은 제 1 배선 패턴(54, 55)의 폭보다도 넓어지도록 구성되어 있다. 제 2 배선 패턴(57)의 폭(W6)은 예를 들어, 5㎜ 이상으로 할 수 있다.Thesecond wiring pattern 57 is a spiral-shaped wiring pattern, and is embedded in theceramic plate 11 in a portion located outside thefirst wiring patterns 54 and 55. Thesecond wiring patterns 56 and 57 are alternately arranged in the D-D line direction shown in FIG. 9. Thesecond wiring pattern 57 is connected to thefirst wiring pattern 55 and electrically connected to thenegative terminal 13B of thepower source 13. The width W6 of thesecond wiring pattern 57 is configured to be wider than the width of thefirst wiring patterns 54 and 55. The width W6 of thesecond wiring pattern 57 can be, for example, 5 mm or more.

상기 구성으로 이루어진 제 2 배선 패턴(56, 57)은 전압이 인가된 때, 쿨롱력을 발생시킨다.Thesecond wiring patterns 56 and 57 having the above-described configuration generate a coulomb force when a voltage is applied.

이와 같이, 세라믹판(11)의 중앙부에 내설되고, 폭이 0.5㎜∼2.0㎜로 된 제 1 배선 패턴(54, 55)과, 제 1 배선 패턴(54, 55)의 외측에 위치하는 부분의 세라믹판(11)에 내설되고, 제 1 배선 패턴(54, 55)보다도 폭이 넓은 형상으로 된 제 2 배선 패턴(56, 57)을 구비한 정전 전극(51)을 설치함으로써, 세라믹판(11)의 기판 탑재 배치면(11A)에 면적이 큰 기판(20)이 탑재 배치된 경우, 구배력과 쿨롱력에 의해 면적이 큰 기판(20)을 확실하게 흡착할 수 있다.In this way, thefirst wiring patterns 54 and 55 having a width of 0.5 mm to 2.0 mm in the central portion of theceramic plate 11 and the portions located outside thefirst wiring patterns 54 and 55 are provided. Theceramic plate 11 is provided by providing theelectrostatic electrode 51 which is built in theceramic plate 11, and has the2nd wiring patterns 56 and 57 which become wider than the1st wiring patterns 54 and 55. FIG. When the board |substrate 20 with a large area is mounted and arrange | positioned at 11 A of board | substrate mounting surface 11), the board |substrate 20 with a large area can be reliably attracted by a gradient force and a coulomb force.

본 실시예의 정전 척에 의하면, 세라믹판(11)의 중앙부에 내설되고, 폭이 0.5㎜∼2.0㎜로 된 제 1 배선 패턴(54, 55)과, 제 1 배선 패턴(54, 55)보다도 외측에 위치하는 부분의 세라믹판(11)에 내설되고, 제 1 배선 패턴(54, 55)보다도 폭이 넓은 형상으로 된 제 2 배선 패턴(56, 57)을 구비한 정전 전극(51)을 설치함으로 써, 세라믹판(11)의 기판 탑재 배치면(11A)에 탑재 배치되는 기판(20)의 면적(사이즈)이 작을 경우에는, 제 1 배선 패턴(54, 55)에 전압을 인가함으로써 발생하는 구배력에 의해 기판(20)을 흡착하고, 기판(20)의 면적(사이즈)이 클 경우에는, 상기 구배력과 제 2 배선 패턴에 전압을 인가함으로써 발생하는 쿨롱력에 의해, 기판(20)을 흡착하는 것이 가능해지기 때문에, 기판(20)의 면적(사이즈)에 의존하지 않고, 세라믹판(11) 상에 탑재 배치된 기판(20)을 확실하게 흡착할 수 있다.According to the electrostatic chuck of the present embodiment, thefirst wiring patterns 54 and 55 which are embedded in the central portion of theceramic plate 11 and have a width of 0.5 mm to 2.0 mm are outside thefirst wiring patterns 54 and 55. By installing theelectrostatic electrode 51 which is provided in theceramic plate 11 of the part located in the2nd wiring pattern 56 and 57 which is wider than the1st wiring pattern 54 and 55, In addition, when the area (size) of thesubstrate 20 mounted on the substrate mountingarrangement surface 11A of theceramic plate 11 is small, the gradient generated by applying a voltage to thefirst wiring patterns 54 and 55. When the board |substrate 20 is attracted by the force and the area (size) of the board |substrate 20 is large, the board |substrate 20 is removed by the coulomb force which generate | occur | produces by applying a voltage to the said gradient power and a 2nd wiring pattern. Since it becomes possible to adsorb | suck, it does not depend on the area (size) of the board |substrate 20, but the board |substrate 20 mounted on theceramic plate 11 is mounted reliably. It can chakhal.

또한, 본 실시예에서는, 제 1 배선 패턴(54, 55)과 제 2 배선 패턴(56, 57)을, 세라믹판(11) 내의 동일한 평면 상에 설치한 경우를 예로 들어 설명했지만, 제 1 배선 패턴(54, 55)과 제 2 배선 패턴(56, 57)을 각각 세라믹판(11)의 상이한 층에 설치할 수도 있다.In addition, in this embodiment, although the case where the1st wiring patterns 54 and 55 and the2nd wiring patterns 56 and 57 were provided on the same plane in theceramic plate 11 was demonstrated as an example, 1st wiring Thepatterns 54 and 55 and thesecond wiring patterns 56 and 57 may be provided in different layers of theceramic plate 11, respectively.

도 11은 본 발명의 제 3 실시예의 변형예에 따른 정전 척의 평면도이다. 도 11에 있어서, 제 3 실시예의 정전 척(50)과 동일한 구성 부분에는 동일한 부호를 부여한다.11 is a plan view of an electrostatic chuck according to a modification of the third embodiment of the present invention. In FIG. 11, the same code | symbol is attached | subjected to the component same as theelectrostatic chuck 50 of 3rd Example.

도 11을 참조하면, 제 3 실시예의 변형예에 따른 정전 척(60)은 제 3 실시예의 정전 척(50)에 설치된 정전 전극(51) 대신에 정전 전극(61)을 설치한 이외에는 정전 척(50)과 동일하게 구성된다.Referring to FIG. 11, theelectrostatic chuck 60 according to the modified example of the third embodiment has an electrostatic chuck (except for installing theelectrostatic electrode 61 instead of theelectrostatic electrode 51 provided in theelectrostatic chuck 50 of the third embodiment). The configuration is the same as 50).

도 12는 도 11에 나타낸 정전 척의 E-E선 방향의 단면도이다.FIG. 12 is a cross-sectional view taken along the line E-E of the electrostatic chuck shown in FIG. 11.

도 11 및 도 12를 참조하면, 정전 전극(61)은 제 3 실시예에서 설명한 정전 전극(51)에 설치된 제 1 배선 패턴(54, 55) 대신에 제 1 배선 패턴(63, 64)을 설치한 이외에는 정전 전극(51)과 동일하게 구성된다.11 and 12, theelectrostatic electrode 61 is provided with thefirst wiring patterns 63 and 64 instead of thefirst wiring patterns 54 and 55 provided in theelectrostatic electrode 51 described in the third embodiment. Except for one, it is configured similarly to theelectrostatic electrode 51.

제 1 배선 패턴(63, 64)은 세라믹판(11)의 중앙부에 내설되어 있다. 제 1 및 제 2 배선 패턴(63, 64, 56, 57)은 세라믹판(11) 내에서, 동일한 평면 상에 배치되어 있다.Thefirst wiring patterns 63 and 64 are embedded in the central portion of theceramic plate 11. The first andsecond wiring patterns 63, 64, 56, and 57 are arranged on the same plane in theceramic plate 11.

이와 같이, 제 1 및 제 2 배선 패턴(63, 64, 56, 57)을 동일한 평면 상에 배치함으로써, 예를 들어 인쇄법을 이용하여, 제 1 및 제 2 배선 패턴(63, 64, 56, 57)을 동시에 형성할 수 있다.Thus, by arranging the first andsecond wiring patterns 63, 64, 56, 57 on the same plane, for example, by using the printing method, the first andsecond wiring patterns 63, 64, 56, 57 can be formed simultaneously.

제 1 배선 패턴(63)은 스파이럴 형상으로 된 배선 패턴이다. 제 1 배선 패턴(63)은 제 2 배선 패턴(56)과 접속되어 있다. 제 1 배선 패턴(63)은 제 2 배선 패턴(56)을 통하여, 전원(13)의 플러스 단자(13A)와 전기적으로 접속되어 있다. 제 1 배선 패턴(63)의 폭(W7)은 제 2 배선 패턴(56, 57)의 폭(W5, W6)보다도 좁아지도록 구성되어 있다. 제 1 배선 패턴(63)의 폭(W7)은 거의 일정한 넓이로 되어 있다. 제 1 배선 패턴(63)의 폭(W7)은 예를 들어, 0.5㎜∼2.0㎜로 할 수 있다.Thefirst wiring pattern 63 is a wiring pattern having a spiral shape. Thefirst wiring pattern 63 is connected to thesecond wiring pattern 56. Thefirst wiring pattern 63 is electrically connected to thepositive terminal 13A of thepower source 13 via thesecond wiring pattern 56. The width W7 of thefirst wiring pattern 63 is configured to be narrower than the widths W5 and W6 of thesecond wiring patterns 56 and 57. The width W7 of thefirst wiring pattern 63 has a substantially constant width. The width W7 of thefirst wiring pattern 63 can be, for example, 0.5 mm to 2.0 mm.

제 1 배선 패턴(64)은 스파이럴 형상으로 된 배선 패턴이다. 제 1 배선 패턴(63, 64)은 도 11에 나타낸 E-E선 방향에서, 번갈아 배치되어 있다. 제 1 배선 패턴(64)은 제 2 배선 패턴(57)과 접속되어 있다. 제 1 배선 패턴(64)은 제 2 배선 패턴(57)을 통하여, 전원(13)의 마이너스 단자(13B)와 전기적으로 접속되어 있다. 제 1 배선 패턴(64)의 폭(W8)은 제 2 배선 패턴(56, 57)의 폭(W5, W6)보다도 좁아지도록 구성되어 있다. 제 1 배선 패턴(64)의 폭(W8)은 거의 일정한 크기로 되어 있다. 제 1 배선 패턴(64)의 폭(W8)은 예를 들어, 0.5㎜∼2.0㎜로 할 수 있다.Thefirst wiring pattern 64 is a wiring pattern having a spiral shape. Thefirst wiring patterns 63 and 64 are alternately arranged in the E-E line direction shown in FIG. Thefirst wiring pattern 64 is connected to thesecond wiring pattern 57. Thefirst wiring pattern 64 is electrically connected to thenegative terminal 13B of thepower source 13 via thesecond wiring pattern 57. The width W8 of thefirst wiring pattern 64 is configured to be narrower than the widths W5 and W6 of thesecond wiring patterns 56 and 57. The width W8 of thefirst wiring pattern 64 has a substantially constant size. The width W8 of thefirst wiring pattern 64 can be, for example, 0.5 mm to 2.0 mm.

이와 같이, 제 3 실시예에서 설명한 제 1 배선 패턴(54, 55) 대신에 거의 일정한 폭으로 된 제 1 배선 패턴(63, 64)과, 제 1 배선 패턴(63, 64)보다도 폭이 넓은 제 2 배선 패턴(56, 57)을 갖는 정전 전극(61)을 구비한 정전 척(60)에서도, 제 3 실시예의 정전 척(50)과 동일한 효과를 얻을 수 있다.Thus, instead of thefirst wiring patterns 54 and 55 described in the third embodiment, thefirst wiring patterns 63 and 64 having substantially constant widths and the wider ones than thefirst wiring patterns 63 and 64 are made. Also in theelectrostatic chuck 60 provided with theelectrostatic electrode 61 having the twowiring patterns 56 and 57, the same effects as in theelectrostatic chuck 50 of the third embodiment can be obtained.

또한, 본 실시예에서는, 제 1 배선 패턴(63, 64)과 제 2 배선 패턴(56, 57)을 세라믹판(11) 내의 동일한 평면 상에 설치한 경우를 예로 들어 설명했지만, 제 1 배선 패턴(63, 64)과 제 2 배선 패턴(56, 57)을 각각 세라믹판(11)의 상이한 층에 설치할 수도 있다.In the present embodiment, the case where thefirst wiring patterns 63 and 64 and thesecond wiring patterns 56 and 57 are provided on the same plane in theceramic plate 11 has been described as an example. The 63 and 64 and thesecond wiring patterns 56 and 57 may be provided in different layers of theceramic plate 11, respectively.

이상, 본 발명의 바람직한 실시예에 대해서 상세하게 설명했지만, 본 발명은 이러한 특정 실시예에 한정되지 않고, 특허청구의 범위 내에 기재된 본 발명의 요지의 범위 내에서, 다양한 변형·변경이 가능하다.As mentioned above, although preferable Example of this invention was described in detail, this invention is not limited to this specific Example, A various deformation | transformation and a change are possible within the scope of the summary of this invention described in the claim.

본 발명은 세라믹판 상에 탑재 배치된 기판을 흡착하는 정전 척에 적용할 수 있다.The present invention can be applied to an electrostatic chuck that adsorbs a substrate mounted on a ceramic plate.

도 1은 종래의 정전 척(chuck)의 평면도.1 is a plan view of a conventional electrostatic chuck.

도 2는 도 1에 나타낸 종래의 정전 척의 F-F선 방향의 단면도.2 is a cross-sectional view taken along the line F-F of the conventional electrostatic chuck shown in FIG. 1.

도 3은 본 발명의 제 1 실시예에 따른 정전 척의 평면도.3 is a plan view of an electrostatic chuck in accordance with a first embodiment of the present invention;

도 4는 도 3에 나타낸 정전 척의 A-A선 방향의 단면도.4 is a cross-sectional view taken along the line A-A of the electrostatic chuck shown in FIG. 3.

도 5는 본 발명의 제 2 실시예에 따른 정전 척의 평면도.5 is a plan view of an electrostatic chuck in accordance with a second embodiment of the present invention.

도 6은 도 5에 나타낸 정전 척의 B-B선 방향의 단면도.6 is a cross-sectional view taken along the line B-B of the electrostatic chuck shown in FIG. 5.

도 7은 본 발명의 제 2 실시예의 변형예에 따른 정전 척의 평면도.7 is a plan view of an electrostatic chuck according to a modification of the second embodiment of the present invention.

도 8은 도 7에 나타낸 정전 척의 C-C선 방향의 단면도.8 is a cross-sectional view taken along the line C-C of the electrostatic chuck shown in FIG. 7.

도 9는 본 발명의 제 3 실시예에 따른 정전 척의 평면도.9 is a plan view of an electrostatic chuck in accordance with a third embodiment of the present invention.

도 10은 도 9에 나타낸 정전 척의 D-D선 방향의 단면도.10 is a sectional view taken along the line D-D of the electrostatic chuck shown in FIG. 9;

도 11은 본 발명의 제 3 실시예의 변형예에 따른 정전 척의 평면도.11 is a plan view of an electrostatic chuck in accordance with a modification of the third embodiment of the present invention.

도 12는 도 11에 나타낸 정전 척의 E-E선 방향의 단면도.12 is a cross-sectional view taken along the line E-E of the electrostatic chuck shown in FIG.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

10, 30, 40, 50, 60: 정전 척10, 30, 40, 50, 60: electrostatic chuck

11: 세라믹판11: ceramic plate

11A: 기판 탑재 배치면11A: Board Mount Layout

11B, 11C, 11D, 11E: 측면11B, 11C, 11D, 11E: Side

12, 31, 41, 51, 61: 정전 전극12, 31, 41, 51, 61: electrostatic electrode

13, 14: 전원13, 14: power

13A, 14A: 플러스 단자13 A, 14 A: positive terminal

13B, 14B: 마이너스 단자13B, 14B: Negative terminal

16, 18, 22, 24, 35, 44, 48: 배선 패턴16, 18, 22, 24, 35, 44, 48: wiring pattern

17, 19, 54, 55, 63, 64: 제 1 배선 패턴17, 19, 54, 55, 63, 64: first wiring pattern

20: 기판20: substrate

23, 25, 56, 57:제 2 배선 패턴23, 25, 56, 57: Second wiring pattern

34, 36, 43, 45, 47, 49: 금속층34, 36, 43, 45, 47, 49: metal layer

D1, D2: 간격D1, D2: spacing

W1∼W8: 폭W1-W8: width

Claims (6)

Translated fromKorean
기판이 탑재 배치되는 기판 탑재 배치면을 갖는 기체(基體)와,A substrate having a substrate mounting arrangement surface on which a substrate is mounted;상기 기체에 내장된 정전(靜電) 전극을 구비한 정전 척(chuck)으로서,An electrostatic chuck having an electrostatic electrode embedded in the body,상기 정전 전극은 제 1 방향으로 연장되는 복수의 제 1 배선 패턴과, 상기 복수의 제 1 배선 패턴과는 상이한 층에 설치되고, 상기 제 1 방향과는 상이한 제 2 방향으로 연장되는 복수의 제 2 배선 패턴을 갖고,The electrostatic electrode is provided on a plurality of first wiring patterns extending in a first direction and on a layer different from the plurality of first wiring patterns, and a plurality of second wirings extending in a second direction different from the first direction. Has a wiring pattern,평면에서 본 상태에서, 상기 복수의 제 1 배선 패턴과 상기 복수의 제 2 배선 패턴을 교차시킨 것을 특징으로 하는 정전 척.An electrostatic chuck in which the plurality of first wiring patterns and the plurality of second wiring patterns are crossed in a plan view.제 1 항에 있어서,The method of claim 1,상기 복수의 제 1 및 제 2 배선 패턴의 폭은 0.5㎜∼2.0㎜인 것을 특징으로 하는 정전 척.The width | variety of the said 1st and 2nd wiring pattern is 0.5 mm-2.0 mm, The electrostatic chuck characterized by the above-mentioned.기판이 탑재 배치되는 기판 탑재 배치면을 갖는 기체와,A substrate having a substrate mounting arrangement surface on which the substrate is mounted;상기 기체에 내장된 정전 전극을 구비한 정전 척으로서,An electrostatic chuck having an electrostatic electrode embedded in the base,상기 정전 전극은 제 1 방향으로 연장되는 복수의 배선 패턴과, 상기 복수의 배선 패턴과는 상이한 층에 설치되고, 상기 복수의 배선 패턴보다도 폭이 넓은 형상으로 된 적어도 2개 이상의 도체층을 갖고,The electrostatic electrode has a plurality of wiring patterns extending in a first direction, and at least two or more conductor layers formed in a layer different from the plurality of wiring patterns, and having a wider shape than the plurality of wiring patterns,평면에서 본 상태에서, 상기 적어도 2개 이상의 도체층을 상기 복수의 배선 패턴과 중첩되도록 배치한 것을 특징으로 하는 정전 척.In the state seen from the plane, the said at least 2 or more conductor layer was arrange | positioned so that it may overlap with the said some wiring pattern, The electrostatic chuck characterized by the above-mentioned.제 3 항에 있어서,The method of claim 3, wherein상기 복수의 배선 패턴의 폭은 0.5㎜∼2.0㎜인 것을 특징으로 하는 정전 척.An electrostatic chuck in which the widths of the plurality of wiring patterns are 0.5 mm to 2.0 mm.기판이 탑재 배치되는 기판 탑재 배치면을 갖는 기체와,A substrate having a substrate mounting arrangement surface on which the substrate is mounted;상기 기체에 내장된 정전 전극을 구비한 정전 척으로서,An electrostatic chuck having an electrostatic electrode embedded in the base,상기 정전 전극은 상기 기체의 중앙부에 배치된 제 1 배선 패턴과, 상기 제 1 배선 패턴의 외측(外側)에 배치된 제 2 배선 패턴을 갖고,The electrostatic electrode has a first wiring pattern disposed at the center portion of the base and a second wiring pattern disposed outside the first wiring pattern,상기 제 1 배선 패턴의 폭을 0.5㎜∼2.0㎜로 하는 동시에, 상기 제 2 배선 패턴의 폭을 상기 제 1 배선 패턴의 폭보다도 넓게 한 것을 특징으로 하는 정전 척.The width | variety of the said 1st wiring pattern was made into 0.5 mm-2.0 mm, and the width | variety of the said 2nd wiring pattern was made wider than the width of the said 1st wiring pattern.제 5 항에 있어서,The method of claim 5, wherein제 1 및 제 2 배선 패턴을 동일한 평면 상에 설치한 것을 특징으로 하는 정전 척.The electrostatic chuck which provided the 1st and 2nd wiring pattern on the same plane.
KR1020070131954A2006-12-192007-12-17 Electrostatic chuckWithdrawnKR20080057159A (en)

Applications Claiming Priority (2)

Application NumberPriority DateFiling DateTitle
JP2006341779AJP2008153543A (en)2006-12-192006-12-19Electrostatic chuck
JPJP-P-2006-003417792006-12-19

Publications (1)

Publication NumberPublication Date
KR20080057159Atrue KR20080057159A (en)2008-06-24

Family

ID=39655373

Family Applications (1)

Application NumberTitlePriority DateFiling Date
KR1020070131954AWithdrawnKR20080057159A (en)2006-12-192007-12-17 Electrostatic chuck

Country Status (3)

CountryLink
JP (1)JP2008153543A (en)
KR (1)KR20080057159A (en)
TW (1)TW200832608A (en)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US8852687B2 (en)2010-12-132014-10-07Samsung Display Co., Ltd.Organic layer deposition apparatus
US8859325B2 (en)2010-01-142014-10-14Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US8859043B2 (en)2011-05-252014-10-14Samsung Display Co., Ltd.Organic layer deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US8865252B2 (en)2010-04-062014-10-21Samsung Display Co., Ltd.Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US8871542B2 (en)2010-10-222014-10-28Samsung Display Co., Ltd.Method of manufacturing organic light emitting display apparatus, and organic light emitting display apparatus manufactured by using the method
US8876975B2 (en)2009-10-192014-11-04Samsung Display Co., Ltd.Thin film deposition apparatus
US8882922B2 (en)2010-11-012014-11-11Samsung Display Co., Ltd.Organic layer deposition apparatus
US8882556B2 (en)2010-02-012014-11-11Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US8894458B2 (en)2010-04-282014-11-25Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US8906731B2 (en)2011-05-272014-12-09Samsung Display Co., Ltd.Patterning slit sheet assembly, organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus, and the organic light-emitting display apparatus
US8945974B2 (en)2012-09-202015-02-03Samsung Display Co., Ltd.Method of manufacturing organic light-emitting display device using an organic layer deposition apparatus
US8951610B2 (en)2011-07-042015-02-10Samsung Display Co., Ltd.Organic layer deposition apparatus
US8968829B2 (en)2009-08-252015-03-03Samsung Display Co., Ltd.Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US8973525B2 (en)2010-03-112015-03-10Samsung Display Co., Ltd.Thin film deposition apparatus
US9018647B2 (en)2010-09-162015-04-28Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US9051636B2 (en)2011-12-162015-06-09Samsung Display Co., Ltd.Organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus using the same, and organic light-emitting display apparatus
US9234270B2 (en)2011-05-112016-01-12Samsung Display Co., Ltd.Electrostatic chuck, thin film deposition apparatus including the electrostatic chuck, and method of manufacturing organic light emitting display apparatus by using the thin film deposition apparatus
US9249493B2 (en)2011-05-252016-02-02Samsung Display Co., Ltd.Organic layer deposition apparatus and method of manufacturing organic light-emitting display apparatus by using the same
US9257649B2 (en)2012-07-102016-02-09Samsung Display Co., Ltd.Method of manufacturing organic layer on a substrate while fixed to electrostatic chuck and charging carrier using contactless power supply module
US9279177B2 (en)2010-07-072016-03-08Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US9347886B2 (en)2013-06-242016-05-24Samsung Display Co., Ltd.Apparatus for monitoring deposition rate, apparatus provided with the same for depositing organic layer, method of monitoring deposition rate, and method of manufacturing organic light emitting display apparatus using the same
US9388488B2 (en)2010-10-222016-07-12Samsung Display Co., Ltd.Organic film deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US9450140B2 (en)2009-08-272016-09-20Samsung Display Co., Ltd.Thin film deposition apparatus and method of manufacturing organic light-emitting display apparatus using the same
US9496317B2 (en)2013-12-232016-11-15Samsung Display Co., Ltd.Method of manufacturing organic light emitting display apparatus
US9496524B2 (en)2012-07-102016-11-15Samsung Display Co., Ltd.Organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus using the same, and organic light-emitting display apparatus manufactured using the method
US9512515B2 (en)2011-07-042016-12-06Samsung Display Co., Ltd.Organic layer deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US9748483B2 (en)2011-01-122017-08-29Samsung Display Co., Ltd.Deposition source and organic layer deposition apparatus including the same
US10246769B2 (en)2010-01-112019-04-02Samsung Display Co., Ltd.Thin film deposition apparatus
CN110690156A (en)*2018-07-042020-01-14三星显示有限公司 Electrostatic chuck unit
US12442069B2 (en)2010-01-112025-10-14Samsung Display Co., Ltd.Thin film deposition apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
CN110088887B (en)2017-11-102020-06-16株式会社爱发科Vacuum apparatus, adsorption apparatus, and method for manufacturing conductive thin film
TR201905624A2 (en)*2019-04-162019-07-22Hidropar Hareket Kontrol Teknolojileri Merkezi Sanayi Ve Ticaret Anonim Sirketi The method of creating a controllable electrostatic attraction force between two bodies and providing adhesion with the help of this attraction force.

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP2838810B2 (en)*1990-07-161998-12-16東陶機器株式会社 Electrostatic chuck
US6303879B1 (en)*1997-04-012001-10-16Applied Materials, Inc.Laminated ceramic with multilayer electrodes and method of fabrication
JP2002329777A (en)*2001-05-072002-11-15Tokyo Electron LtdMethod of plasma processing and substrate retainer
JP2002345273A (en)*2001-05-182002-11-29Toto LtdElectrostatic chuck
JP2003037159A (en)*2001-07-252003-02-07Toto LtdElectrostatic chuck unit
JP2003124298A (en)*2001-10-172003-04-25Anelva Corp Double electrostatic chuck wafer stage for plasma assisted wafer processing reaction vessel
JP4030360B2 (en)*2002-06-242008-01-09株式会社アルバック Electrostatic adsorption apparatus and vacuum processing apparatus using the same
JP4030361B2 (en)*2002-06-242008-01-09株式会社アルバック Electrostatic adsorption method
JP2004319700A (en)*2003-04-152004-11-11Nhk Spring Co Ltd Electrostatic chuck
DE112005000621B4 (en)*2004-03-192019-01-31Creative Technology Corporation Bipolar electrostatic holding device
JP4339306B2 (en)*2005-12-072009-10-07株式会社アルバック Adsorption method

Cited By (36)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US8968829B2 (en)2009-08-252015-03-03Samsung Display Co., Ltd.Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US9450140B2 (en)2009-08-272016-09-20Samsung Display Co., Ltd.Thin film deposition apparatus and method of manufacturing organic light-emitting display apparatus using the same
US9224591B2 (en)2009-10-192015-12-29Samsung Display Co., Ltd.Method of depositing a thin film
US8876975B2 (en)2009-10-192014-11-04Samsung Display Co., Ltd.Thin film deposition apparatus
US10246769B2 (en)2010-01-112019-04-02Samsung Display Co., Ltd.Thin film deposition apparatus
US12442069B2 (en)2010-01-112025-10-14Samsung Display Co., Ltd.Thin film deposition apparatus
US10287671B2 (en)2010-01-112019-05-14Samsung Display Co., Ltd.Thin film deposition apparatus
US8859325B2 (en)2010-01-142014-10-14Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US8882556B2 (en)2010-02-012014-11-11Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US8973525B2 (en)2010-03-112015-03-10Samsung Display Co., Ltd.Thin film deposition apparatus
US9453282B2 (en)2010-03-112016-09-27Samsung Display Co., Ltd.Thin film deposition apparatus
US8865252B2 (en)2010-04-062014-10-21Samsung Display Co., Ltd.Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US8894458B2 (en)2010-04-282014-11-25Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US9136310B2 (en)2010-04-282015-09-15Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US9279177B2 (en)2010-07-072016-03-08Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US9018647B2 (en)2010-09-162015-04-28Samsung Display Co., Ltd.Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US8871542B2 (en)2010-10-222014-10-28Samsung Display Co., Ltd.Method of manufacturing organic light emitting display apparatus, and organic light emitting display apparatus manufactured by using the method
US9388488B2 (en)2010-10-222016-07-12Samsung Display Co., Ltd.Organic film deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US8882922B2 (en)2010-11-012014-11-11Samsung Display Co., Ltd.Organic layer deposition apparatus
US8852687B2 (en)2010-12-132014-10-07Samsung Display Co., Ltd.Organic layer deposition apparatus
US9748483B2 (en)2011-01-122017-08-29Samsung Display Co., Ltd.Deposition source and organic layer deposition apparatus including the same
US9234270B2 (en)2011-05-112016-01-12Samsung Display Co., Ltd.Electrostatic chuck, thin film deposition apparatus including the electrostatic chuck, and method of manufacturing organic light emitting display apparatus by using the thin film deposition apparatus
US9249493B2 (en)2011-05-252016-02-02Samsung Display Co., Ltd.Organic layer deposition apparatus and method of manufacturing organic light-emitting display apparatus by using the same
US8859043B2 (en)2011-05-252014-10-14Samsung Display Co., Ltd.Organic layer deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US8906731B2 (en)2011-05-272014-12-09Samsung Display Co., Ltd.Patterning slit sheet assembly, organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus, and the organic light-emitting display apparatus
US9512515B2 (en)2011-07-042016-12-06Samsung Display Co., Ltd.Organic layer deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US9777364B2 (en)2011-07-042017-10-03Samsung Display Co., Ltd.Organic layer deposition apparatus and method of manufacturing organic light-emitting display device by using the same
US8951610B2 (en)2011-07-042015-02-10Samsung Display Co., Ltd.Organic layer deposition apparatus
US9051636B2 (en)2011-12-162015-06-09Samsung Display Co., Ltd.Organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus using the same, and organic light-emitting display apparatus
US9496524B2 (en)2012-07-102016-11-15Samsung Display Co., Ltd.Organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus using the same, and organic light-emitting display apparatus manufactured using the method
US9257649B2 (en)2012-07-102016-02-09Samsung Display Co., Ltd.Method of manufacturing organic layer on a substrate while fixed to electrostatic chuck and charging carrier using contactless power supply module
US10431779B2 (en)2012-07-102019-10-01Samsung Display Co., Ltd.Organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus using the same, and organic light-emitting display apparatus manufactured using the method
US8945974B2 (en)2012-09-202015-02-03Samsung Display Co., Ltd.Method of manufacturing organic light-emitting display device using an organic layer deposition apparatus
US9347886B2 (en)2013-06-242016-05-24Samsung Display Co., Ltd.Apparatus for monitoring deposition rate, apparatus provided with the same for depositing organic layer, method of monitoring deposition rate, and method of manufacturing organic light emitting display apparatus using the same
US9496317B2 (en)2013-12-232016-11-15Samsung Display Co., Ltd.Method of manufacturing organic light emitting display apparatus
CN110690156A (en)*2018-07-042020-01-14三星显示有限公司 Electrostatic chuck unit

Also Published As

Publication numberPublication date
TW200832608A (en)2008-08-01
JP2008153543A (en)2008-07-03

Similar Documents

PublicationPublication DateTitle
KR20080057159A (en) Electrostatic chuck
JP4506990B2 (en) Ceramic multilayer substrate
CN1832070B (en) Embedded multilayer chip capacitor and printed circuit board having same
US20060285271A1 (en)Multilayer chip capacitor
KR20080013740A (en) Electrostatic chuck
JP6073691B2 (en) Conveying device and conveying member
KR20190016173A (en)Light emitting diode device and method for the same
US8426739B2 (en)Printed circuit board and method for manufacturing the same, and panel for manufacturing the printed circuit board
KR102462220B1 (en)Printed circuit board and display device including the same
KR102779679B1 (en)Printed circuit board and semiconductor module including the same
TWI776095B (en) printed circuit board
US20250168978A1 (en)Electronic component
JP4172251B2 (en) Chip-type electronic components
CN220233165U (en)Electronic component
JP2006121046A (en)Circuit board
JP2003060324A (en) Printed wiring board
KR100514314B1 (en)Surface maunting type electronic circuit unit
US11923284B2 (en)Wiring substrate and electronic module
JP2006074418A (en)Chip antenna, circuit, and method of manufacturing chip antenna
JP2003158352A (en)Thick film wiring board and its manufacturing method
KR19980038429A (en) P.C.B card with M.L.C.
JPH09183185A (en)Laminated sheet
JP2002075492A (en)Stacked connector and its manufacturing method
KR20050083544A (en)Technique for accommodating electronic components on a multilayer signal routing device
JPH0553318B2 (en)

Legal Events

DateCodeTitleDescription
PA0109Patent application

Patent event code:PA01091R01D

Comment text:Patent Application

Patent event date:20071217

PG1501Laying open of application
PC1203Withdrawal of no request for examination
WITNApplication deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid

[8]ページ先頭

©2009-2025 Movatter.jp