본 발명은 액정 표시 장치 및 그에 사용되는 표시판에 관한 것으로, 더욱 상세하게는, 비틀린 네마틱 방식의 액정 표시 장치 및 그에 사용되는 표시판에 관한 것이다.The present invention relates to a liquid crystal display device and a display panel used therefor, and more particularly, to a liquid crystal display device of a twisted nematic system and a display panel used therefor.
액정 표시 장치는 일반적으로 공통 전극과 색필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper display panel on which a common electrode and a color filter are formed, and a lower display panel on which a thin film transistor and a pixel electrode are formed. By applying a different voltage to form an electric field to change the arrangement of the liquid crystal molecules, and through this to adjust the transmittance of light to represent the image.
이러한 액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.Among the liquid crystal display devices, a liquid crystal display device having a thin film transistor for forming an electrode on each of two substrates and switching a voltage applied to the electrode is generally used. The thin film transistor is generally formed on one of two substrates. .
이때, 양의 유전율 이방성을 가지는 비틀린 네마틱 액정을 사용하는 비틀린 네마틱(twisted nematic)TN 방식의 액정 표시 장치는, 전기장을 인가하지 않을 때 두 기판 사이에 채워진 액정층의 액정 분자들이 두 기판에 평행하며 일정한 피치(pitch)를 가지고 나선상으로 꼬여 있어 액정 분자의 장축 배열 방위가 연속적으로 변화되는 비틀린 구조를 가진다. 두 기판에 형성된 전극 사이에 전기장을 형성하였을 때에는, 액정 분자의 장축 배열 방위가 일정하게 전기장의 방향과 평행하게 배열되어 두 기판에 대하여 수직한 구조를 가진다.In this case, a twisted nematic TN type liquid crystal display device using a twisted nematic liquid crystal having positive dielectric anisotropy, wherein liquid crystal molecules of a liquid crystal layer filled between two substrates are applied to two substrates when an electric field is not applied. It has a twisted structure in which the long-axis alignment direction of the liquid crystal molecules is continuously changed by twisting in a spiral with parallel and constant pitch. When the electric field is formed between the electrodes formed on the two substrates, the long-axis alignment direction of the liquid crystal molecules is constantly arranged parallel to the direction of the electric field to have a structure perpendicular to the two substrates.
이렇게 액정 물질을 이용한 액정 표시 장치에서는 액정 물질이 가지는 굴절률 이방성의 특징 때문에 액정 패널을 보는 각도에 따라 색의 변화 및 대비비의 변화 등이 크기 때문에 시야각이 좁고 계조 반전이 일어나는 문제점을 가지고 있다. 특히, 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 하측 감마 곡선 왜곡 현상이 발생하여 열등한 시인성을 나타내고 있다. 예를 들어, 하측으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 시인성이 점점 더 중요시되고 있다.As described above, the liquid crystal display using the liquid crystal material has a problem in that the viewing angle is narrow and the gray level inversion occurs due to the large color change and contrast ratio change depending on the angle of view of the liquid crystal material due to the refractive index anisotropy of the liquid crystal material. In particular, a lower gamma curve distortion phenomenon occurs in which the front gamma curve and the side gamma curve do not coincide, indicating poor visibility. For example, the image tends to move brighter toward the lower side and the color shifts toward white. In severe cases, the picture may appear clumped because the gap between bright grays disappears. However, as liquid crystal display devices are used for multimedia in recent years, visibility has become increasingly important as pictures and moving pictures are viewed.
본 발명이 이루고자 하는 기술적 과제는 하측 계조 반전을 최소화하여 시인성이 우수한 다중 도메인 액정 표시 장치를 구현하는 것이다.The technical problem to be achieved by the present invention is to implement a multi-domain liquid crystal display device having excellent visibility by minimizing the lower gray level inversion.
본 발명이 이루고자 하는 다른 기술적 과제는 시인성을 가지는 동시에 개구율을 확보할 수 있는 액정 표시 장치 및 그에 사용되는 표시판을 제공하는 것이다.Another technical problem to be achieved by the present invention is to provide a liquid crystal display device having visibility and securing an aperture ratio, and a display panel used therefor.
이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극을 둘로 나누고 두 서브 화소 전극을 결합 용량으로 연결하여 서로 다른 전위가 인가되도록 한다. 이때, 좁은 면적에서도 결합 용량을 충분히 확보하기 위해 결합 용량을 형성하는 부분에서는 다른 부분보다 절연막 두께를 얇게 한다.In order to solve this problem, the present invention divides the pixel electrode into two and connects the two sub pixel electrodes with a coupling capacitor so that different potentials are applied. At this time, the thickness of the insulating film is thinner than that of other portions in the portion where the coupling capacitance is formed to sufficiently secure the coupling capacitance even in a small area.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판 위에 게이트 전극을 가지는 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 반도체층이 형성되어 있다. 반도체층 상부에는 소스 전극을 가지는 데이터선과 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극이 형성되어 있고, 드레인 전극과 연결되어 있는 결합 전극이 형성되어 잇다. 그 상부에는 드레인 전극 및 결합 전극과 연결되어 있는 제1 화소 전극과 결합 전극과 중첩하여 상기 제1 화소 전극에 용량성으로 결합되어 있는 적어도 하나의 제2 화소 전극이 형성되어 있다. 드레인 전극 및 결합 전극과 제1 및 제2 화소 전극 사이에는 결합 전극과 제2 화소 전극 사이에는 다른 부분보다 다른 두께를 가지는 보호막이 형성되어 있다.In the thin film transistor array panel according to the exemplary embodiment of the present invention, a gate line having a gate electrode is formed on an insulating substrate, and a semiconductor layer is formed on the gate insulating layer covering the gate line. A data electrode having a source electrode and a drain electrode facing the source electrode are formed around the semiconductor layer, and a coupling electrode connected to the drain electrode is formed on the semiconductor layer. At least one second pixel electrode capacitively coupled to the first pixel electrode is formed on the upper portion of the first pixel electrode and the coupling electrode connected to the drain electrode and the coupling electrode. A protective film having a thickness different from that of other portions is formed between the drain electrode and the coupling electrode and the first and second pixel electrodes between the coupling electrode and the second pixel electrode.
결합 전극은 게이트선 또는 드레인 전극과 동일한 층으로 이루어질 수 있으며, 결합 전극은 드레인 전극으로부터 연장될 수 있으며, 결합 전극과 중첩하는 유지 전극선을 더 포함하는 것이 바람직하다.The coupling electrode may be formed of the same layer as the gate line or the drain electrode, and the coupling electrode may extend from the drain electrode, and further include a storage electrode line overlapping the coupling electrode.
보호막은 제1 절연막과 제2 절연막을 포함하며, 제1 절연막은 질화 규소 또는 산화 규소를 포함하고 제2 절연막은 유기 절연 물질을 포함하는 것이 바람직하다.The protective film may include a first insulating film and a second insulating film, the first insulating film may include silicon nitride or silicon oxide, and the second insulating film may include an organic insulating material.
결합 전극과 제2 화소 전극 사이의 보호막은 다른 부분보다 얇은 것이 바람직하며, 결합 전극과 제2 화소 전극 사이의 보호막은 제1 절연막만으로 이루어질 수 있다.Preferably, the passivation layer between the coupling electrode and the second pixel electrode is thinner than other portions, and the passivation layer between the coupling electrode and the second pixel electrode may be made of only the first insulating layer.
반도체층은 소스 전극 및 드레인 전극과 중첩하는 부분을 제외한 나머지 부분은 데이터선과 동일한 패턴을 가질 수 있다.The semiconductor layer may have the same pattern as the data line except for a portion overlapping the source electrode and the drain electrode.
본 발명의 실시예에 따른 액정 표시 장치는 이러한 박막 트랜지스터 표시판과 마주하며, 제1 및 제2 화소 전극과 마주하는 공통 전극을 가지는 대향 표시판과 두 표시판 사이에 채워진 액정 물질층을 포함한다.The liquid crystal display according to the exemplary embodiment of the present invention faces the thin film transistor array panel and includes an opposing display panel having a common electrode facing the first and second pixel electrodes and a liquid crystal material layer filled between the two display panels.
액정 표시 장치는 비틀린 네마틱 방식인 것이 바람직하다.It is preferable that a liquid crystal display device is a twisted nematic system.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 II-II' 선 및 III-III'-III" 선을 따라 절단한 단면도이고, 도 4는 본 발명의 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 회로도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 2 and 3 illustrate a liquid crystal display including the thin film transistor array panel of FIG. 4 is a cross-sectional view taken along line III-III'-III ", and FIG. 4 is a circuit diagram of a liquid crystal display device including the thin film transistor array panel of FIG. 1 according to the present invention.
본 발명의 실시예에 따른 액정 표시 장치는 하부 표시판(100, 박막 트랜지스터 표시판)과 이와 마주보고 있는 상부 표시판(200, 대향 표시판) 및 하부 표시판(100)과 상부 표시판(200) 사이에 주입되어 두 표시판에 대하여 실질적으로 평행하며, 하부 표시판(100)에서 상부 표시판(200)에 이르기까지 순차적으로 비틀려져 배향되어 있는 비틀린 네마틱(twisted nematic) 방식을 액정 분자를 포함하는 액정층(3)으로 이루어진다.The liquid crystal display according to the exemplary embodiment of the present invention is injected between the lower panel 100 (the thin film transistor array panel) and the upper panel 200 (the opposite panel) facing the lower panel 100 and the upper panel 200 and the upper panel 200. The liquid crystal layer 3 includes liquid crystal molecules in a twisted nematic manner substantially parallel to the display panel and sequentially twisted and oriented from the lower display panel 100 to the upper display panel 200. .
먼저, 하부 표시판(100)은 다음과 같은 구성을 가진다.First, the lower panel 100 has the following configuration.
유리 등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 이중 제1 화소 전극(190a)은 A 부화소 영역에 위치하며 박막 트랜지스터에 연결되어 데이터선(171)을 통하여 전달되는 화상 신호 전압을 인가 받고, 제2 화소 전극(190b)은 B 부화소 영역에 위치하며 제1 화소 전극(190a)과 직접 연결되어 있는 결합 전극(176)과 중첩함으로써 제1 화소 전극(190a)과 전자기적으로 결합(용량성 결합)되어 있다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 제1 화소 전극(190a)에 인가되는 화상 신호를 온(on)오프(off)한다. 제1 및 제2 화소 전극(190b)은 절개부(191)를 통하여 분리되어 있는데, 절개부(191)의 수 및 모양에 따라 제1 및 제2 화소 전극(190a, 190b)의 수 및 모양은 다양하게 변할 수 있다. 또, 절연 기판(110)의 아래 면에는 하부 편광판(12)이 부착되어 있다. 여기서, 제1 및 제2 화소 전극(190a, 190b)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.First and second pixel electrodes 190a and 190b made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) are formed on the insulating substrate 110 made of a transparent insulating material such as glass. have. The first pixel electrode 190a is positioned in the A subpixel area and is connected to the thin film transistor to receive an image signal voltage transmitted through the data line 171, and the second pixel electrode 190b is disposed in the B subpixel area. The first pixel electrode 190a is electromagnetically coupled (capacitively coupled) by overlapping the coupling electrode 176 positioned and directly connected to the first pixel electrode 190a. In this case, the thin film transistor is connected to the gate line 121 transmitting the scan signal and the data line 171 transmitting the image signal, respectively, to turn on the image signal applied to the first pixel electrode 190a according to the scan signal. on) off. The first and second pixel electrodes 190b are separated through the cutout 191, and the number and shape of the first and second pixel electrodes 190a and 190b may vary depending on the number and shape of the cutouts 191. It can vary. In addition, the lower polarizing plate 12 is attached to the lower surface of the insulating substrate 110. Here, the first and second pixel electrodes 190a and 190b may not be made of a transparent material in the case of a reflective liquid crystal display device, and in this case, the lower polarizer 12 is also unnecessary.
다음, 상부 표시판(200)의 구성은 다음과 같다.Next, the configuration of the upper panel 200 is as follows.
역시 유리 등의 투명한 절연 물질로 이루어진 절연 기판(210)의 아래 면에 화소 사이에서 발생하는 빛샘을 방지하기 위한 블랙 매트릭스(220)와 각각의 화소에 배치되어 있는 적, 녹, 청의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 전면적으로 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 제1 및 제2 화소 전극(190a, 190b)의 절개부(191)와 중첩하는 부분에도 형성할 수 있는데, 이는 절개부(191)로 인해 발생하는 빛샘을 방지하기 위함이다.Also, a black matrix 220 to prevent light leakage between pixels on the lower surface of the insulating substrate 210 made of a transparent insulating material such as glass, and red, green, and blue color filters 230 disposed in each pixel. ) And a common electrode 270 made of a transparent conductive material such as ITO or IZO is entirely formed. The black matrix 220 may be formed not only in the periphery of the pixel region but also in a portion overlapping the cutout 191 of the first and second pixel electrodes 190a and 190b, which is caused by the cutout 191. This is to prevent light leakage.
다음은, 박막 트랜지스터 표시판에 대하여 좀 더 상세히 한다.Next, the thin film transistor array panel will be described in more detail.
하부의 절연 기판(110) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)과 유지 전극선(131)이 형성되어 있다.A plurality of gate lines 121 and storage electrode lines 131 extending mainly in the horizontal direction are formed on the lower insulating substrate 110.
게이트선(121)은 복수의 부분이 아래로 확장되어 게이트 전극(124)을 이루고, 한쪽 끝부분(129)은 외부 회로와의 연결을 위하여 넓게 확장되어 있다.The gate line 121 has a plurality of portions extending downward to form the gate electrode 124, and one end portion 129 is widely extended for connection with an external circuit.
각 유지 전극선(131)은 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode)(133a, 133b)을 포함한다. 한 벌의 유지 전극(133a, 133b)은 세로 방향으로 뻗어나오며 화소의 가장자리에 배치되어 있다. 이때, 한 벌의 유지 전극(133a, 133b)은 서로 연결되어 있으며, 각 유지 전극선(131)은 2개 이상의 가로선으로 이루어질 수도 있다.Each storage electrode line 131 includes a plurality of storage electrodes 133a and 133b extending therefrom. The pair of sustain electrodes 133a and 133b extend in the vertical direction and are disposed at the edge of the pixel. In this case, the pair of storage electrodes 133a and 133b are connected to each other, and each of the storage electrode lines 131 may be formed of two or more horizontal lines.
게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 도 2에 나타난 바와 같이, 본 실시예의 게이트선(121) 및 유지 전극선(131)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층으로 이루어질 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.The gate line 121 and the storage electrode line 131 are made of metal such as Al, Al alloy, Ag, Ag alloy, Cr, Ti, Ta, Mo, or the like. As shown in FIG. 2, the gate line 121 and the storage electrode line 131 of the present embodiment are formed of a single layer, but have a high physical and chemical properties such as Cr, Mo, Ti, Ta, and the like and an Al series having a small specific resistance. It may be made of a double layer including an Ag-based metal layer. In addition, the gate line 121 and the storage electrode line 131 may be made of various metals or conductors.
게이트선(121)과 유지 전극선(131)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.The sidewalls of the gate line 121 and the storage electrode line 131 are inclined, and the inclination angle with respect to the horizontal plane is 30 to 80 °.
게이트선(121)과 유지 전극선(131)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or the like is formed on the gate line 121 and the storage electrode line 131.
게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 박막 트랜지스터 드레인 전극(drain electrode)(175) 및 복수의 결합 전극(176)이 형성되어 있다. 각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 박막 트랜지스터의 소스 전극(source electrode)(173)을 이룬다. 결합 전극(176)은 드레인 전극(175)과 연결되어 있고, 화소의 가장자리에 배치되어 세로 방향으로 뻗은 두 세로부(177)와 화소의 중앙을 가로 질로 두 세로부(177)를 연결하는 가로부(178)를 포함한다. 이때, 결합 전극(176)의 세로부(177)는 하부의 유지 전극(133a, 133b)과 중첩하여 유지 용량을 형성한다.A plurality of thin film transistor drain electrodes 175 and a plurality of coupling electrodes 176 are formed on the gate insulating layer 140, as well as a plurality of data lines 171. Each data line 171 extends mainly in a vertical direction, and forms a plurality of branches toward each drain electrode 175 to form a source electrode 173 of the thin film transistor. The coupling electrode 176 is connected to the drain electrode 175, and is disposed at the edge of the pixel, and the two vertical portions 177 extending in the vertical direction and the horizontal portion connecting the two vertical portions 177 across the center of the pixel. 178. In this case, the vertical portion 177 of the coupling electrode 176 overlaps the lower storage electrodes 133a and 133b to form a storage capacitor.
데이터선(171), 드레인 전극(175) 및 결합 전극(176)도 게이트선(121)과 마찬가지로 크롬과 알루미늄 등의 물질로 만들어지며, 단일층 또는 다중층으로 이루어질 수 있다.Like the gate line 121, the data line 171, the drain electrode 175, and the coupling electrode 176 may be made of a material such as chromium and aluminum, and may be formed of a single layer or multiple layers.
데이터선(171) 및 드레인 전극(175)의 아래에는 데이터선(171)을 따라 주로 세로로 길게 뻗은 복수의 선형 반도체(151)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 선형 반도체(151)는 각 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)을 향하여 가지를 내어 박막 트랜지스터의 채널(154)을 이룬다.Under the data line 171 and the drain electrode 175, a plurality of linear semiconductors 151 extending mainly vertically along the data line 171 are formed. Each linear semiconductor 151 made of amorphous silicon branches to the gate electrode 124, the source electrode 173, and the drain electrode 175 to form a channel 154 of the thin film transistor.
반도체(151)와 데이터선(171) 및 드레인 전극(175) 사이에는 둘 사이의 접촉 저항을 감소시키기 위한 복수의 저항성 접촉 부재(ohmic contact)(161)가 형성되어 있다. 저항성 접촉 부재(161)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어진다.A plurality of ohmic contacts 161 are formed between the semiconductor 151 and the data line 171 and the drain electrode 175 to reduce the contact resistance between the two. The ohmic contact 161 is made of amorphous silicon doped with silicide or n-type impurities at a high concentration.
데이터선(171) 및 드레인 전극(175) 위에는 질화규소 등의 무기 절연물이나 수지 등의 유기 절연물로 이루어진 보호막(180)이 형성되어 있다. 이때, 보호막(180)은 질화 규소 또는 산화 규소로 이루어진 제1 절연막(801)과 낮은 유전율을 가지는 유기 절연 물질로 이루어진 제2 절연막(802)을 포함한다. 이때, A 부화소 영역에는 제1 및 제2 절연막(801, 802)이 보호막(180)을 이루고 있으나, B 부화소 영역에는 제1 절연막(801)만이 보호막(180)을 이루고 있어, B 부화소 영역의 보호막(180)은 A 부화소 영역의 보호막(180)보다 얇은 두께를 가진다.A passivation layer 180 made of an inorganic insulator such as silicon nitride or an organic insulator such as resin is formed on the data line 171 and the drain electrode 175. In this case, the passivation layer 180 may include a first insulating layer 801 made of silicon nitride or silicon oxide and a second insulating layer 802 made of an organic insulating material having a low dielectric constant. In this case, the first and second insulating layers 801 and 802 form the passivation layer 180 in the A subpixel area, but only the first insulating layer 801 forms the passivation layer 180 in the B subpixel area. The passivation layer 180 of the region is thinner than the passivation layer 180 of the A subpixel region.
보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝부분(179)을 각각 노출시키는 복수의 접촉 구멍(181, 182)이 구비되어 있으며, 게이트선(121)의 끝부분(129)과 유지 전극선(131)의 일부를 각각 드러내는 복수의 접촉 구멍(181, 184)이 게이트 절연막(140)과 보호막(180)을 관통하고 있다.The passivation layer 180 includes a plurality of contact holes 181 and 182 exposing at least a portion of the drain electrode 175 and an end portion 179 of the data line 171, respectively, and the end of the gate line 121. A plurality of contact holes 181 and 184 exposing portions of the portion 129 and the storage electrode line 131 penetrate the gate insulating layer 140 and the passivation layer 180, respectively.
보호막(180) 위에는 복수의 부화소 전극(190a, 190b)을 비롯하여 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 복수의 유지 전극선 연결 다리(storage bridge)(84)가 형성되어 있다. 화소 전극(190a, 190b), 접촉 보조 부재(81, 82) 및 연결 다리(84)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체 따위로 만들어진다.A plurality of contact assistants 81 and 82 and a plurality of storage bridges 84 are formed on the passivation layer 180, including a plurality of subpixel electrodes 190a and 190b. The pixel electrodes 190a and 190b, the contact assistants 81 and 82, and the connection legs 84 may be formed of a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO), or a light reflection characteristic such as aluminum (Al). This excellent opaque conductor is made.
화소 전극(190a, 190b)은 제1 화소 전극(190a)과 제2 화소 전극(190b)으로 분류되며, 제1 화소 전극(190a)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있고, 제2 화소 전극(190b)은 드레인 전극(175)과 연결되어 있는 결합 전극(176)과 중첩하고 있다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다. 이때, B 부화소 영역에는 제1 절연막(801)만이 남아 있어, 제2 화소 전극(190b)과 결합 전극(176)은 제1 절연막(801)만을 사이에 두고 중첩하여 결합 용량을 형성한다. 따라서, 결합 전극(176)을 좁은 폭으로 형성하더라도 결합 용량을 충분히 형성할 수 있으며, 이를 통하여 화소의 개구율을 확보할 수 있다.The pixel electrodes 190a and 190b are classified into the first pixel electrode 190a and the second pixel electrode 190b, and the first pixel electrode 190a is connected to the drain electrode 175 through the contact hole 185. The second pixel electrode 190b overlaps the coupling electrode 176 connected to the drain electrode 175. Therefore, the second pixel electrode 190b is electromagnetically coupled (capacitively coupled) to the first pixel electrode 190a. In this case, only the first insulating layer 801 remains in the B subpixel area, and the second pixel electrode 190b and the coupling electrode 176 overlap each other with only the first insulating layer 801 therebetween to form a coupling capacitance. Therefore, even when the coupling electrode 176 is formed to have a narrow width, the coupling capacitance can be sufficiently formed, thereby securing the aperture ratio of the pixel.
또, 보호막(180)의 위에는 게이트선(121)을 건너 그 양쪽에 위치하는 두 유지 전극선(131)을 연결하는 유지 배선 연결 다리(84)가 형성되어 있다. 유지 배선 연결 다리(84)는 보호막(180)과 게이트 절연막(140)을 관통하는 접촉구(184)를 통하여 유지 전극(133b) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(84)는 하부 기판(110) 위의 유지 전극선(131) 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 전극선(131)은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있다.Further, on the passivation layer 180, a storage wiring connecting leg 84 is formed to connect the two storage electrode lines 131 that are positioned on both sides of the gate line 121. The storage wiring connection bridge 84 is in contact with the storage electrode 133b and the storage electrode line 131 through a contact hole 184 penetrating through the passivation layer 180 and the gate insulating layer 140. The storage wiring connection bridge 84 serves to electrically connect the entire storage electrode line 131 on the lower substrate 110. The storage electrode line 131 may be used to repair a defect of the gate line 121 or the data line 171 if necessary.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선의 끝부분(129)과 데이터선의 끝부분(179)에 연결되어 있다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line and the end portion 179 of the data line through the contact holes 181 and 182, respectively.
상부의 절연 기판(210)에는 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220) 위에는 적, 녹, 청의 색필터(230)가 형성되어 있다. 색필터(230)의 위에는 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성되어 있는 공통 전극(270)이 형성되어 있다.A black matrix 220 is formed on the upper insulating substrate 210 to prevent light leakage. The red, green, and blue color filters 230 are formed on the black matrix 220. The common electrode 270 formed of a transparent conductor such as ITO or indium zinc oxide (IZO) is formed on the color filter 230.
이상과 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 액정 분자를 비틀린 수평 배향하면 본 발명에 한 실시예에 따른 비틀린 네마틱 방식의 액정 표시 장치의 기본 구조가 마련된다.When the thin film transistor array panel and the color filter display panel having the above structure are aligned and combined, and a liquid crystal material is injected therebetween, the liquid crystal molecules are twisted horizontally to be aligned, and thus the basic structure of the twisted nematic liquid crystal display device according to the embodiment of the present invention is provided. The structure is prepared.
이러한 구조의 액정 표시 장치에서 제1 화소 전극(190a)은 박막 트랜지스터를 통하여 화상 신호 전압을 인가받음에 반하여 제2 화소 전극(190b)은 결합 전극(176)과의 용량성 결합에 의하여 전압이 변동하게 되므로 제2 화소 전극(190b)의 전압은 제1 화소 전극(190b)의 전압에 비하여 절대값이 항상 낮게 된다. 이와 같이, 하나의 화소 영역 내에서 전압이 다른 두 부화소 전극(190a, 190b)을 배치하면 부화소 영역에서는 두 가지의 감마 곡선이 나타나며, 하나의 단위 화소에서는 두 감마 곡선이 서로 보상하여 감마 곡선의 왜곡되는 것을 줄일 수 있으며, 이를 통하여 계조 반전이 발생하는 것을 최소화할 수 있다.In the liquid crystal display having the structure, the first pixel electrode 190a receives an image signal voltage through the thin film transistor, whereas the voltage of the second pixel electrode 190b varies due to capacitive coupling with the coupling electrode 176. Therefore, the absolute value of the voltage of the second pixel electrode 190b is always lower than that of the first pixel electrode 190b. As such, when two subpixel electrodes 190a and 190b having different voltages are disposed in one pixel area, two gamma curves appear in the subpixel area, and two gamma curves compensate for each other in the unit pixel. It can reduce the distortion of the, thereby minimizing the grayscale inversion occurs.
그러면 제1 화소 전극(190a)의 전압이 제2 화소 전극(190b)의 전압보다 낮게 유지되는 이유를 도 4를 참고로 하여 설명한다.Next, the reason why the voltage of the first pixel electrode 190a is lower than the voltage of the second pixel electrode 190b will be described with reference to FIG. 4.
도 4에서 Clca는 제1 화소 전극(190a)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Cst는 제1 및 제2 화소 전극(190a, 190b)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(190b)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 결합 전극(176)을 통하여 제1 화소 전극(190a)과 제2 화소 전극(190b) 사이에서 형성되는 결합 용량을 나타내고, Q는 박막 트랜지스터를 나타낸다.In FIG. 4, Clca represents a liquid crystal capacitance formed between the first pixel electrode 190a and the common electrode 270, and Cst is formed between the first and second pixel electrodes 190a and 190b and the storage electrode line 131. Retention capacity is indicated. Clcb represents the liquid crystal capacitance formed between the second pixel electrode 190b and the common electrode 270, and Ccp represents between the first pixel electrode 190a and the second pixel electrode 190b through the coupling electrode 176. The capacitance formed is represented, and Q represents a thin film transistor.
공통 전극(270) 전압에 대한 제1 화소 전극(190a)의 전압을 Va라 하고, 제2 화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,When the voltage of the first pixel electrode 190a with respect to the voltage of the common electrode 270 is called Va, and the voltage of the second pixel electrode 190b is called Vb, according to the voltage division law,
Va=Vb×[Ccp/(Ccp+Clcb)]Va = Vb × [Ccp / (Ccp + Clcb)]
이고, Ccp/(Ccp+Clcb)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다.Since Ccp / (Ccp + Clcb) is always less than 1, Vb is always smaller than Va.
한편, Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 결합 전극(176)과 제2 화소 전극(190b)의 중첩 면적과 거리를 조정함으로써 가능하다. 중첩 면적은 결합 전극(176)의 폭을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 결합 전극(176)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 결합 전극(176)을 데이터선(171)과 같은 층에 형성하였으나, 게이트선(121)과 같은 층에 형성함으로써 결합 전극(176)과 제2 화소 전극(190b) 사이의 거리를 증가시킬 수 있다. On the other hand, by adjusting Ccp, the ratio of Vb to Va can be adjusted. The adjustment of Ccp is possible by adjusting the overlapping area and distance of the coupling electrode 176 and the second pixel electrode 190b. The overlapping area can be easily adjusted by changing the width of the coupling electrode 176, and the distance can be adjusted by changing the formation position of the coupling electrode 176. That is, in the exemplary embodiment of the present invention, the coupling electrode 176 is formed on the same layer as the data line 171, but the coupling electrode 176 and the second pixel electrode 190b are formed on the same layer as the gate line 121. You can increase the distance between them.
한편, 본 발명의 실시예에서 박막 트랜지스터 표시판은 다른 모양을 가질 수 있으며, 보호막 중 얇은 두께는 가지는 부분은 게이트선 및 데이터선에 대응하는 부분을 제외한 나머지 전체에 배치할 수도 있으며, 결합 전극이 위치하는 부분에만 형성할 수도 있다. 하나의 실시예를 도면을 참조하여 구체적으로 설명하기로 한다.Meanwhile, in the exemplary embodiment of the present invention, the thin film transistor array panel may have a different shape, and a portion having a thin thickness of the passivation layer may be disposed on the entirety except for a portion corresponding to the gate line and the data line, and the coupling electrode is positioned. It can also be formed only in the part to be. One embodiment will be described in detail with reference to the drawings.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 6 및 도 7은 도 5의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 5의 VI-VI' 선 및 VII-VII'-VII" 선을 따라 잘라 도시한 단면도이다.FIG. 5 is a layout view illustrating a structure of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment. FIGS. 6 and 7 illustrate a liquid crystal display including the thin film transistor array panel of FIG. Sectional drawing along the VI 'line and the VII-VII'-VII "line.
도 6 및 도 7에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 3에 도시한 액정 표시 장치의 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 결합 전극(176)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182)이 형성되어 있다.As shown in Figs. 6 and 7, the layer structure of the thin film transistor array panel of the liquid crystal display according to the present embodiment is generally the same as the layer structure of the thin film transistor array panel of the liquid crystal display shown in Figs. That is, the plurality of linear semiconductors including the plurality of gate lines 121 including the plurality of gate electrodes 124 is formed on the substrate 110, and the gate insulating layer 140 and the plurality of protrusions 154 thereon. 151, a plurality of linear ohmic contact members 161 each including a plurality of protrusions 163, and a plurality of island type ohmic contact members 165 are sequentially formed. A plurality of data lines 171 including a plurality of source electrodes 173, a plurality of drain electrodes 175, and a plurality of coupling electrodes 176 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140. The protective film 180 is formed thereon. A plurality of contact holes 182 are formed in the passivation layer 180 and / or the gate insulating layer 140.
그러나, 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.However, the semiconductor 151 has a planar shape substantially the same as the data line 171, the drain electrode 175, and the ohmic contacts 161 and 165, except for the protrusion 154 where the thin film transistor is located. Have. In detail, the linear semiconductor 151 may include the source electrode 173 and the drain electrode 175 in addition to the data line 171, the drain electrode 175, and the portions below the ohmic contacts 161 and 165. ) Has an exposed portion between them.
또한, B 부화소 영역의 보호막(180) 중 결합 전극(176)에 대응하는 부분은 다른 부분보다 얇은 두께를 가지며, 결합 전극(176)과 제2 화소 전극(190b)은 제1 절연막(801)만을 사이에 두고 중첩한다.In addition, a portion of the passivation layer 180 of the B subpixel area corresponding to the coupling electrode 176 has a thickness thinner than that of the other portion, and the coupling electrode 176 and the second pixel electrode 190b may have the first insulating layer 801. Nest with bays in between.
이러한 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판은 제조 공정에서 데이터선(171)과 반도체(151)를 부분적으로 위치에 따라 다른 두께를 가지는 감광막 패턴을 이용한 사진 식각 공정으로 함께 패터닝하여 형성한 것이다. 또한, 보호막(190)을 부분적으로 다른 두께를 가지도록 패터닝하기 위해서도 위치에 따라 다른 두께를 가지는 감광막 패턴을 이용한 사진 식각 공정으로 패터닝한다.The thin film transistor array panel of the liquid crystal display according to another exemplary embodiment of the present invention is patterned together in a photolithography process using a photoresist pattern having a different thickness depending on the position of the data line 171 and the semiconductor 151 in the manufacturing process. It is formed by. In addition, in order to pattern the passivation layer 190 to have a different thickness, patterning is performed by a photolithography process using a photoresist pattern having a different thickness according to a position.
이상과 같이 하나의 화소를 분할하여 서로 다른 전압을 인가하는 구성을 통하여 액정 표시 장치의 하측의 계조 반전을 최소화함으로써 측면 시인성을 향상시켜 시야각을 확장할 수 있다. 또한, 결합 용량이 형성되는 부분의 절연막을 다른 부분보다 얇게 형성함으로써 작은 중첩 면적으로 충분한 결합 용량을 형성할 수 있어 화소의 개구율을 충분히 확보할 수 있다.As described above, through the configuration of dividing one pixel to apply different voltages, the side visibility may be improved by minimizing gray level inversion of the lower side of the liquid crystal display, thereby expanding the viewing angle. In addition, by forming the insulating film of the portion where the coupling capacitance is formed thinner than other portions, sufficient coupling capacitance can be formed with a small overlapping area, and the aperture ratio of the pixel can be sufficiently secured.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights. In particular, the arrangement of the cutouts formed in the pixel electrode and the common electrode may be variously modified.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 II-II' 선 및 III-III' 선을 따라 절단한 단면도이고,2 and 3 are cross-sectional views taken along line II-II 'and line III-III' of the liquid crystal display including the thin film transistor array panel of FIG. 1,
도 4는 본 발명의 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 회로도이고,4 is a circuit diagram of a liquid crystal display device including the thin film transistor array panel of FIG. 1 of the present invention;
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,5 is a layout view of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment of the present invention.
도 6 및 도 7은 도 5의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 VI-VI' 선 및 VII-VII' 선을 따라 절단한 단면도이다.6 and 7 are cross-sectional views of the liquid crystal display including the thin film transistor array panel of FIG. 5 taken along lines VI-VI ′ and VII-VII ′ of FIG. 1.
121 게이트선, 123 게이트 전극,121 gate line, 123 gate electrode,
133a, 133b 유지 전극, 131 유지 전극선,133a, 133b sustain electrode, 131 sustain electrode wire,
176 결합 전극, 171 데이터선,176 coupling electrodes, 171 data lines,
173 소스 전극, 175 드레인 전극,173 source electrode, 175 drain electrode,
190a, 190b 화소 전극, 191 절개부,190a, 190b pixel electrode, 191 incision,
151, 154 비정질 규소층, 270 대향 전극,151, 154 amorphous silicon layer, 270 counter electrode,
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040046977AKR20050121881A (en) | 2004-06-23 | 2004-06-23 | Liquid crystal display and panel for the same |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040046977AKR20050121881A (en) | 2004-06-23 | 2004-06-23 | Liquid crystal display and panel for the same |
| Publication Number | Publication Date |
|---|---|
| KR20050121881Atrue KR20050121881A (en) | 2005-12-28 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040046977AWithdrawnKR20050121881A (en) | 2004-06-23 | 2004-06-23 | Liquid crystal display and panel for the same |
| Country | Link |
|---|---|
| KR (1) | KR20050121881A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9983443B2 (en) | 2015-01-08 | 2018-05-29 | Samsung Display Co., Ltd. | Display device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9983443B2 (en) | 2015-01-08 | 2018-05-29 | Samsung Display Co., Ltd. | Display device |
| Publication | Publication Date | Title |
|---|---|---|
| KR100980016B1 (en) | Thin film transistor array panel | |
| KR101337260B1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| JP5057500B2 (en) | Multi-domain liquid crystal display device and display panel used therefor | |
| KR101112537B1 (en) | Liquid crystal display having multi domain and panel for the same | |
| KR101189266B1 (en) | Liquid crystal display | |
| KR20040105934A (en) | Liquid crystal display having multi domain and panel for the same | |
| KR20040084019A (en) | Liquid crystal display and panel for the same | |
| KR20050068538A (en) | Multi-domain liquid crystal display | |
| KR20050098631A (en) | Liquid crystal display and panel for the same | |
| KR101122226B1 (en) | Liquid crystal display having multi domain and panel for the same | |
| KR20060012761A (en) | Thin film transistor array panel and liquid crystal display including the same | |
| KR100925459B1 (en) | Multi-domain liquid crystal display and display panel used therefor | |
| KR101122227B1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| KR20050121881A (en) | Liquid crystal display and panel for the same | |
| KR101189280B1 (en) | Display device | |
| KR100984346B1 (en) | Multi-domain liquid crystal display and display panel used therefor | |
| KR20050078761A (en) | Liquid crystal display and panel for the same | |
| KR101337254B1 (en) | Display device | |
| KR101230317B1 (en) | Liquid crystal display | |
| KR100925475B1 (en) | Thin Film Transistor Display Panel and Liquid Crystal Display | |
| KR20060038078A (en) | Thin film transistor array panel and multi-domain liquid crystal display including the same | |
| KR20060020893A (en) | Multi Domain Thin Film Transistor Display Panel | |
| KR20050076402A (en) | Liquid crystal display and thin film transistor array panel therefor | |
| KR20050061137A (en) | Liquid crystal display and panel for the same | |
| KR20050106690A (en) | Multi-domain liquid crystal display including the same |
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | Patent event code:PA01091R01D Comment text:Patent Application Patent event date:20040623 | |
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |