본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체소자의 게이트 전극 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a gate electrode of a semiconductor device.
일반적으로 반도체 소자의 게이트 전극 형성방법에 있어서, 게이트 전극용 폴리실리콘막 상에 코발트 막을 형성한 후 열처리 공정을 수행하여 코발트 실리사이드막(CoSix)을 형성하고 있다.In general, in the method of forming a gate electrode of a semiconductor device, a cobalt silicide layer (CoSix) is formed by performing a heat treatment process after forming a cobalt layer on the polysilicon layer for the gate electrode.
그러나 코발트 실리사이드막 형성시, 코발트 실리사이드막의 불규칙한 성장으로 인해, 게이트 전극용 폴리실리콘막과 코발트 실리사이드막의 계면의 표면 거칠기가 불규칙하여 게이트 전극을 열화시키는 원인이 된다.However, when the cobalt silicide film is formed, irregular growth of the cobalt silicide film causes irregularities in the surface roughness of the interface between the polysilicon film for the gate electrode and the cobalt silicide film, resulting in deterioration of the gate electrode.
또한, 후속 열공정 등으로 인해 코발트이온이 하부의 게이트 산화막으로 이동 확산하게 되어, 게이트 산화막의 특성을 열화시켜 게이트 전극을 열화시키는 문제점이 발생한다.In addition, cobalt ions are transferred and diffused to the lower gate oxide film due to a subsequent thermal process, thereby deteriorating the characteristics of the gate oxide film.
상술한 문제점을 해결하기 위한 본 발명의 목적은 게이트 전극 상에 코발트 실리사이드막 형성 공정시 발생될 수 있는 게이트 전극 열화를 방지하는 반도체 소자의 게이트 전극 형성방법을 제공함에 있다.An object of the present invention for solving the above problems is to provide a method of forming a gate electrode of a semiconductor device that prevents the gate electrode deterioration that may occur during the cobalt silicide film forming process on the gate electrode.
상술한 목적을 달성하기 위한 본 발명의 사상은 반도체 기판 상에 게이트 산화막, 게이트 전극용 폴리실리콘막, 탄탈륨막 및 탄탈륨 질화막을 순차적으로 형성하는 단계, 상기 결과물 전면에 산화처리공정을 수행하여 상기 탄탈륨막을 산화 스터프트(oxygen stuffed) 탄탈륨막 및 탄탈륨 질화막을 산화 스터프트(oxygen stuffed) 탄탈륨 질화막을 형성하는 단계, 상기 결과물 전면에 코발트 실리사이드막을 형성하는 단계, 상기 결과물 상에 하드마스크용 절연막을 형성하는 단계, 및 상기 하드마스크용 절연막, 티타늄 실리사이드막, 티타늄 실리콘 나이트 라이드막, 게이트 전극용 폴리실리콘막 및 게이트 산화막을 패터닝하여 게이트 전극패턴을 형성하는 단계를 포함한다.The idea of the present invention for achieving the above object is to sequentially form a gate oxide film, a polysilicon film for a gate electrode, a tantalum film and a tantalum nitride film on a semiconductor substrate, by performing an oxidation treatment process on the entire surface of the resultant tantalum Forming an oxide stuffed tantalum film and a tantalum nitride film using an oxygen stuffed tantalum nitride film, forming a cobalt silicide film on the entire surface of the product, and forming an insulating film for a hard mask on the resultant product. And patterning the hard mask insulating layer, the titanium silicide layer, the titanium silicon nitride layer, the gate electrode polysilicon layer, and the gate oxide layer to form a gate electrode pattern.
상기 게이트 전극용 폴리실리콘막은 400~ 1500Å 정도의 두께를, 500~ 650℃ 정도의 온도, 80Torr 정도의 압력, PH3 및 SiH4를 증착소스가스로 사용하는 공정조건으로 형성하는 것이 바람직하다.The polysilicon film for the gate electrode is preferably formed in a thickness of about 400 ~ 1500 Pa, the temperature of about 500 ~ 650 ℃, the pressure of about 80 Torr, process conditions using PH3 and SiH4 as the deposition source gas.
상기 탄탈륨막은 5~ 300Å 정도의 두께로 형성하는 것이 바람직하다.The tantalum film is preferably formed to a thickness of about 5 ~ 300Å.
상기 탄탈륨 질화막은 탄탈륨과 질화막의 조성비가 0.05: 50 정도가 되도록 하여 형성하는 것이 바람직하다.The tantalum nitride film is preferably formed such that the composition ratio of tantalum and nitride film is about 0.05: 50.
제1 항에 있어서, 상기 탄탈륨 질화막은 0.1~ 100mTorr 정도의 압력, 0~ 700℃ 정도의 온도를 공정조건으로 CVD 방법 또는 ALD 방법 중 어느 하나로 형성하는 것이 바람직하다.According to claim 1, The tantalum nitride film is preferably formed by any one of the CVD method or ALD method under a process condition of a pressure of about 0.1 ~ 100mTorr, a temperature of about 0 ~ 700 ℃.
상기 CVD 또는 ALD 방법 중 어느 하나로 탄탈륨 질화막 형성공정시 전구체(precursor)로써는 PDEAT(Pentakis(Diehylamido)Tantalum, Tal5, TaBr5, TaCl5 및 TaF5 중 어느 하나를 사용하는 것이 바람직하다.It is preferable to use any one of PDEAT (Pentakis (Diehylamido) Tantalum, Tal5, TaBr5, TaCl5 and TaF5) as a precursor during the tantalum nitride film forming process by any one of the CVD or ALD methods.
상기 산화처리공정은 산소 어닐링 공정 또는 산소 플라즈마 처리공정 중 어느 하나로 수행하는 것이 바람직하다.The oxidation treatment may be performed by any one of an oxygen annealing process and an oxygen plasma treatment process.
상기 코발트 실리사이드막은 100~ 1200Å 정도의 두께로 형성하는 것이 바람직하다.The cobalt silicide film is preferably formed to a thickness of about 100 ~ 1200 ~.
게이트 전극패턴을 형성하는 단계를 수행한 후 게이트 전극 패턴 측벽에 스페이서를 형성하는 단계를 더 포함하는 것이 바람직하다.The method may further include forming a spacer on the sidewalls of the gate electrode pattern after performing the step of forming the gate electrode pattern.
상기 코발트 실리사이드막은 코발트막을 형성한 후 열처리 공정을 수행하여 형성하는 것이 바람직하다.The cobalt silicide layer is preferably formed by performing a heat treatment process after forming a cobalt layer.
상기 코발트막 형성한 후 도프드 폴리실리콘막을 형성하는 단계를 더 포함하는 것이 바람직하다.After forming the cobalt film, it is preferable to further include forming a doped polysilicon film.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, but the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. In addition, when a film is described as being on or in contact with another film or semiconductor substrate, the film may be in direct contact with the other film or semiconductor substrate, or a third film is interposed therebetween. It may be done.
도 1 내지 도 4는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of forming a gate electrode of a semiconductor device according to the present invention.
도 1을 참조하면, 반도체 기판(10)상에 게이트 산화막(12) 및 도프드 폴리실리콘막(14), 탄탈륨막(Ta, 16a), 탄탈륨 질화막(TaNx, 18a)막을 순차적으로 형성한다.Referring to FIG. 1, a gate oxide film 12, a doped polysilicon film 14, a tantalum film (Ta, 16a) and a tantalum nitride film (TaNx, 18a) film are sequentially formed on the semiconductor substrate 10.
상기 도프드 폴리실리콘막(14)은 500~ 650℃ 정도의 온도, 80Torr 정도의 압력, PH3 및 SiH4를 증착소스가스로 사용하는 공정조건으로 형성할 수 있고, 400~ 1500Å 정도의 두께로 형성할 수 있다.The doped polysilicon film 14 may be formed under a process condition using a temperature of about 500 to 650 ° C., a pressure of about 80 Torr, PH3 and SiH4 as a deposition source gas, and a thickness of about 400 to 1500 kPa. Can be.
상기 탄탈륨막(16a)은 5~ 300Å 정도의 두께로 형성할 수 있다.The tantalum film 16a may be formed to a thickness of about 5 to 300 kPa.
상기 탄탈륨 질화막(18a)은 20~ 500Å 정도의 두께로 형성할 수 있고, 이는 탄탈륨과 질화막의 조성비가 0.05: 50 정도가 되도록 하여 형성할 수 있다.The tantalum nitride film 18a may be formed to a thickness of about 20 to 500 kPa, which may be formed such that the composition ratio of tantalum and nitride film is about 0.05: 50.
또한 상기 탄탈륨 질화막(18a)은 0.1~ 100mTorr 정도의 압력, 0~ 700℃ 정도의 온도를 공정조건으로 CVD 방법 또는 ALD 방법으로 형성할 수 있다.In addition, the tantalum nitride film 18a may be formed by a CVD method or an ALD method at a pressure of about 0.1 to 100 mTorr and a temperature of about 0 to 700 ° C. under process conditions.
또한, 상기 CVD 또는 ALD 방법으로 탄탈륨 질화막(18a) 형성 공정시 전구체(precursor)로써는 PDEAT(Pentakis(Diehylamido)Tantalum, Tal5, TaBr5, TaCl5 및 TaF5 중 어느 하나를 사용할 수 있다.In addition, any one of the precursor (Pentakis (Diehylamido) Tantalum, Tal5, TaBr5, TaCl5 and TaF5) may be used as a precursor during the tantalum nitride film 18a formation process by the CVD or ALD method.
도 2를 참조하면, 상기 결과물 전면에 산화처리공정을 수행하여 산화 스터프트(oxygen stuffed) 탄탈륨막(16b) 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막(18b)을 형성한다. 상기 산화 스터프트(oxygen stuffed) 탄탈륨막(16b) 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막은, 도프드 폴리실리콘막(14) 내부에서 다른 이온들에 비해 확산속도가 높은 코발트이온의 확산을 억제하기 위한 확산 방지막으로써의 역할을 수행한다.Referring to FIG. 2, an oxidizing stuffed tantalum film 16b and an oxygen stuffed tantalum nitride film 18b are formed by performing an oxidation treatment process on the entire surface of the resultant product. The oxygen stuffed tantalum film 16b and the oxygen stuffed tantalum nitride film inhibit diffusion of cobalt ions having a higher diffusion rate than other ions inside the doped polysilicon film 14. It serves as a diffusion barrier for this purpose.
상기 산화처리 공정은 산소 어닐링 공정 또는 산소 플라즈마 처리공정 중 어느 하나를 수행할 수 있다.The oxidation treatment may be any one of an oxygen annealing process and an oxygen plasma treatment process.
도 3을 참조하면, 상기 산화처리 공정이 수행된 결과물 상에 코발트 실리사이드막(20)을 형성한다.Referring to FIG. 3, a cobalt silicide layer 20 is formed on the resultant of the oxidation process.
상기 코발트 실리사이드막(20)은 상기 산화 스터프트(oxygen stuffed) 탄탈륨막(16b) 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막(18b)상에 코발트막을 형성한 후 열처리 공정을 수행하여 형성할 수 있다.The cobalt silicide layer 20 may be formed by forming a cobalt layer on the oxygen stuffed tantalum film 16b and the oxygen stuffed tantalum nitride film 18b and then performing a heat treatment process. .
상기 코발트 실리사이드막(20)은 100~ 1200Å 정도의 두께로 형성할 수 있다.The cobalt silicide film 20 may be formed to a thickness of about 100 ~ 1200Å.
한편, 본 발명의 실시예에서는 탄탈륨막 및 탄탈륨 질화막을 형성한 후 열처리 공정을 수행하여 산화 스터프트(oxygen stuffed) 탄탈륨막(16b) 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막을 형성하고, 그 상부에 코발트막을 형성하고 열처리 공정을 수행하여 코발트 실리사이드막을 형성하는 방법이 제시되어 있지만, 탄탈륨막 및 탄탈륨 질화막을 형성한 후 열처리 공정을 수행하여 산화 스터프트(oxygen stuffed) 탄탈륨막(16b) 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막을 형성하고, 도프드 폴리실리콘막 및 코발트막을 형성하고 열처리 공정을 수행하여 코발트 실리사이드막을 형성할 수도 있다.Meanwhile, in the embodiment of the present invention, after forming a tantalum film and a tantalum nitride film, a heat treatment process is performed to form an oxygen stuffed tantalum film 16b and an oxygen stuffed tantalum nitride film, and an upper portion thereof. Although a method of forming a cobalt silicide film by forming a cobalt film and performing a heat treatment process is proposed, an oxide stuffed tantalum film 16b and an oxide stuff stuff are formed by forming a tantalum film and a tantalum nitride film and then performing a heat treatment process. A cobalt silicide film may be formed by forming an oxygen stuffed tantalum nitride film, a doped polysilicon film and a cobalt film, and performing a heat treatment process.
이때, 상기 도프드 폴리실리콘막 형성 후 수행하는 열처리 공정시에는 30Å/sec~ 120Å/sec 정도의 램프속도를 갖는 급속 열처리 공정으로 수행할 수 있다.In this case, during the heat treatment process performed after the doped polysilicon film is formed, it may be performed by a rapid heat treatment process having a ramp speed of about 30 kW / sec to 120 kW / sec.
도 4를 참조하면, 상기 코발트 실리사이드막(20) 상에 하드마스크용 절연막(22)을 형성한다. 상기 절연막(22) 상에 포토레지스트 패턴(미도시)을 형성하고 이를 식각 마스크로 식각하여 게이트 전극 패턴을 형성한다. 게이트 전극 패턴의 측벽에 스페이서 형성용 질화막을 형성하고, 에치백 공정을 수행하여 스페이서(24)를 형성하여, 게이트 전극 형성공정을 완료한다.Referring to FIG. 4, an insulating film 22 for hard mask is formed on the cobalt silicide layer 20. A photoresist pattern (not shown) is formed on the insulating layer 22 and then etched with an etching mask to form a gate electrode pattern. The nitride film for spacer formation is formed on the sidewall of the gate electrode pattern, and the spacer 24 is formed by performing an etch back process to complete the gate electrode forming process.
본 발명에 의하면, 상기 형성된 산화 스터프트(oxygen stuffed) 탄탈륨막 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막은, 도프드 폴리실리콘막 내부에서 다른 이온들에 비해 확산속도가 높은 코발트 이온의 확산을 억제하기 위한 확산 방지막으로써의 역할을 수행함으로써 코발트 실리사이드막의 불규칙한 성장으로 인해 발생될 수 있는 게이트 전극용 폴리실리콘막과 코발트 실리사이드막 계면의 불규칙한 표면 거칠기를 완화시킬 수 있어, 게이트 전극 열화를 방지할 수 있다.According to the present invention, the formed oxygen stuffed tantalum film and oxygen stuffed tantalum nitride film suppress diffusion of cobalt ions having a higher diffusion rate than other ions in the doped polysilicon film. By acting as a diffusion barrier for preventing the irregular surface roughness of the interface between the polysilicon film for the gate electrode and the cobalt silicide film that may be caused by the irregular growth of the cobalt silicide film, it is possible to prevent the gate electrode deterioration. .
또한, 상기 산화 스터프트(oxygen stuffed) 탄탈륨막 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막의 형성은, 후속 열공정 등으로 인해 코발트 이온이 하부의 게이트 산화막으로 이동 확산을 방지하여 게이트 산화막의 특성열화를 방지하여 게이트 전극 열화를 방지할 수 있다.In addition, the formation of the oxygen stuffed tantalum film and the oxygen stuffed tantalum nitride film prevents the diffusion of cobalt ions into the lower gate oxide film due to a subsequent thermal process, thereby deteriorating the characteristics of the gate oxide film. By preventing the deterioration of the gate electrode can be prevented.
이상에서 살펴본 바와 같이 본 발명에 의하면, 상기 형성된 산화 스터프트(oxygen stuffed) 탄탈륨막 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막은, 코발트 실리사이드막의 불규칙한 성장으로 인해 발생될 수 있는 게이트 전극용 폴리실리콘막과 코발트 실리사이드막 계면의 불규칙한 표면 거칠기를 완화시킬 수 있어, 게이트 전극 열화를 방지할 수 있는 효과가 있다.As described above, according to the present invention, the formed oxide stuffed tantalum film and the oxide stuffed tantalum nitride film may be a polysilicon film for a gate electrode which may be generated due to irregular growth of a cobalt silicide film. Irregular surface roughness at the interface between the cobalt silicide film can be alleviated, and the gate electrode deterioration can be prevented.
또한, 상기 산화 스터프트(oxygen stuffed) 탄탈륨막 및 산화 스터프트(oxygen stuffed) 탄탈륨 질화막의 형성은, 후속 열공정 등으로 인해 코발트 이온이 하부의 게이트 산화막으로 이동 확산을 방지하여 게이트 산화막의 특성열화를 방지하여 게이트 전극 열화를 방지할 수 있는 효과가 있다.In addition, the formation of the oxygen stuffed tantalum film and the oxygen stuffed tantalum nitride film prevents the diffusion of cobalt ions into the lower gate oxide film due to a subsequent thermal process, thereby deteriorating the characteristics of the gate oxide film. There is an effect that can prevent the deterioration of the gate electrode.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.Although the present invention has been described in detail only with respect to specific embodiments, it is apparent to those skilled in the art that modifications or changes can be made within the scope of the technical idea of the present invention, and such modifications or changes belong to the claims of the present invention. something to do.
도 1 내지 도 4는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of forming a gate electrode of a semiconductor device according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10: 반도체 기판12: 게이트 산화막10 semiconductor substrate 12 gate oxide film
14: 도프드 폴리실리콘막16a: 탄탈륨막14: doped polysilicon film 16a: tantalum film
18a: 탄탈륨 질화막16b: 스터프트 탄탈륨막18a: tantalum nitride film 16b: stuffed tantalum film
18b: 스터프트 탄탈륨 질화막20: 코발트 실리사이드막18b: stuffed tantalum nitride film 20: cobalt silicide film
22: 하드마스크24: 스페이서22: hard mask 24: spacer
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091649AKR20050059924A (en) | 2003-12-15 | 2003-12-15 | Method of forming a gate electrode in a semiconductor devices |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091649AKR20050059924A (en) | 2003-12-15 | 2003-12-15 | Method of forming a gate electrode in a semiconductor devices |
| Publication Number | Publication Date |
|---|---|
| KR20050059924Atrue KR20050059924A (en) | 2005-06-21 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030091649AWithdrawnKR20050059924A (en) | 2003-12-15 | 2003-12-15 | Method of forming a gate electrode in a semiconductor devices |
| Country | Link |
|---|---|
| KR (1) | KR20050059924A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809719B1 (en)* | 2007-01-18 | 2008-03-06 | 삼성전자주식회사 | A method of forming a gate electrode having a polysilicon film and a wiring metal film |
| KR100861372B1 (en)* | 2007-06-26 | 2008-10-02 | 주식회사 하이닉스반도체 | Method of forming polyside gate of semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809719B1 (en)* | 2007-01-18 | 2008-03-06 | 삼성전자주식회사 | A method of forming a gate electrode having a polysilicon film and a wiring metal film |
| KR100861372B1 (en)* | 2007-06-26 | 2008-10-02 | 주식회사 하이닉스반도체 | Method of forming polyside gate of semiconductor device |
| Publication | Publication Date | Title |
|---|---|---|
| TWI397975B (en) | Method of forming a plurality of transistor gates, and method of forming a plurality of transistor gates of at least two different work functions | |
| KR100456314B1 (en) | Method for forming gate electrode in semiconductor deivce | |
| KR100543207B1 (en) | Method for manufacturing gate electrode of semiconductor device using hard mask | |
| KR100502673B1 (en) | METHOD FOR FORMING Ti LAYER AND BARRIER METAL LAYER OF SEMICONDUCTOR DEVICE | |
| KR100564617B1 (en) | Method for forming metal salicide film and method for manufacturing semiconductor device using the method | |
| KR100425478B1 (en) | Method of fabricating semiconductor device including metal conduction layer | |
| KR100444492B1 (en) | Method for fabricating semiconductor device | |
| KR20040074502A (en) | Method of forming a semiconductor device having a metal gate electrode | |
| US7312150B2 (en) | Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same | |
| KR20050059924A (en) | Method of forming a gate electrode in a semiconductor devices | |
| KR20050041415A (en) | Method of manufacturing semiconductor device | |
| KR100327588B1 (en) | Method of forming W-gate electrode in semiconductor device | |
| KR101062835B1 (en) | Method for manufacturing gate electrode of semiconductor device using double hard mask | |
| KR100881736B1 (en) | Manufacturing method of semiconductor device | |
| KR100806136B1 (en) | Method of manufacturing semiconductor device with metal gate electrode | |
| KR100585011B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100625814B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100905777B1 (en) | Manufacturing method of MOSFET device | |
| KR20050056379A (en) | Method of gate electrode in a semiconductor devices | |
| KR20020002176A (en) | Method for manufacturing gate electrode of semiconductor device | |
| KR100680971B1 (en) | Recess gate forming method of semiconductor device | |
| KR20030093445A (en) | Method for forming gate electrode of semiconductor device | |
| KR100745905B1 (en) | How to Form Tungsten Bit Lines | |
| KR19990031572A (en) | Method for forming gate electrode with silicon nitride film spacer | |
| KR20070036949A (en) | Manufacturing method of semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | Patent event code:PA01091R01D Comment text:Patent Application Patent event date:20031215 | |
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant | Patent event date:20041006 Comment text:Notification of Change of Applicant Patent event code:PN23011R01D | |
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |