본 발명은 하부 기판, 이를 갖는 액정표시장치 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 표시 특성을 향상시킬 수 있는 하부 기판, 이를 갖는 액정표시장치 및 이의 제조방법에 관한 것이다.The present invention relates to a lower substrate, a liquid crystal display having the same, and a method of manufacturing the same, and more particularly, to a lower substrate capable of improving display characteristics, a liquid crystal display having the same, and a method of manufacturing the same.
반투과형 액정표시장치는 실내나 외부 광원이 존재하지 않는 어두운 곳에서는 표시소자 자체의 내장 광원을 이용하여 디스플레이하는 투과 표시모드로 작동하고, 실외의 고조도 환경에서는 외부의 입사광을 반사시켜 디스플레이하는 반사 표시모드로 작동하는 디스플레이 장치이다.The transflective liquid crystal display operates in a transmissive display mode in which the indoor or external light source does not exist in the dark, and uses a built-in light source of the display element itself, and reflects and displays external incident light in an outdoor high-illuminance environment. The display device operates in the display mode.
종래의 반투과형 액정표시장치는 투과 모드 및 반사 모드에 대해 동일한 셀 갭(cell gap)을 갖고 있는데, 이 경우 투과 모드 및 반사 모드 중의 어느 한 쪽을 기준으로 셀 갭을 결정하기 때문에 투과 모드와 반사 모드에서의 전압-투과율(V-T) 곡선과 전압-반사율(V-R) 곡선이 달라짐으로써 표시 특성이 저하되는 문제가 있다.The conventional transflective liquid crystal display has the same cell gap for the transmission mode and the reflection mode. In this case, since the cell gap is determined based on one of the transmission mode and the reflection mode, the transmission mode and the reflection mode are reflected. There is a problem in that display characteristics are deteriorated due to different voltage-transmittance (VT) curves and voltage-reflectance (VR) curves in the mode.
이에 따라, 반사 영역에서의 셀 갭과 투과 영역에서의 셀 갭을 서로 다르게 형성하여 투과 모드에서의 광 손실을 방지할 수 있는 이중 셀 갭의 반투과형 액정표시장치가 개발되었다. 그러나, 이러한 이중 셀 갭 방식은 셀 갭의 균일성을 확보하기가 어렵고, 투과 영역의 셀 갭의 절반 정도가 되는 낮은 셀 갭을 갖는 반사 영역에서 상부 기판과 하부 기판이 쇼트되는 불량이 발생할 수 있다.Accordingly, a semi-transmissive liquid crystal display device having a double cell gap has been developed in which a cell gap in a reflection region and a cell gap in a transmission region are formed differently to prevent light loss in a transmission mode. However, such a double cell gap method is difficult to ensure uniformity of the cell gap, and a defect may occur in which the upper substrate and the lower substrate are short-circuited in the reflective region having a low cell gap, which is about half of the cell gap of the transmission region. .
본 출원인은 반사 영역과 투과 영역의 셀 갭을 균일하게 유지하면서 표시 특성을 향상시킬 수 있는 이중 전극 방식의 반투과형 액정표시장치를 대한민국 특허청에 출원번호 제2003-036816호로 출원한 바 있다.The present applicant has applied for a dual-electrode semi-transmissive liquid crystal display device which can improve the display characteristics while maintaining the cell gaps of the reflective and transmissive regions uniformly with Korean Patent Application No. 2003-036816.
도 1은 본 출원인이 기 출원한 이중 전극 방식의 반투과형 액정표시장치의 단면도이다.1 is a cross-sectional view of a dual-electrode semi-transmissive liquid crystal display device which the applicant previously applied for.
도 1을 참조하면, 이중 전극 방식의 반투과형 액정표시장치는 하부 기판(10), 상기 하부 기판(10)에 대향하여 구비된 상부 기판(50) 및 상기 하부 기판(10)과 상부 기판(50) 사이에 개재된 액정층(40)을 포함한다.Referring to FIG. 1, a dual-electrode transflective liquid crystal display device includes a lower substrate 10, an upper substrate 50 provided to face the lower substrate 10, and the lower substrate 10 and the upper substrate 50. And a liquid crystal layer 40 interposed therebetween.
상기 하부 기판(10)은 제1 기판(11) 상에 게이트 절연막(14), 유기 절연막(26), 투과 전극(30) 및 반사 전극(32)을 구비한다.The lower substrate 10 includes a gate insulating layer 14, an organic insulating layer 26, a transmissive electrode 30, and a reflective electrode 32 on the first substrate 11.
상기 제1 기판(11) 상에는 다수의 박막 트랜지스터(도시하지 않음)가 구비된다. 상기 게이트 절연막(14)은 상기 박막 트랜지스터를 형성하는 구성 요소의 하나로서 상기 제1 기판(11) 상에 형성된다.A plurality of thin film transistors (not shown) are provided on the first substrate 11. The gate insulating layer 14 is formed on the first substrate 11 as one of the components forming the thin film transistor.
상기 유기 절연막(26)은 상기 박막 트랜지스터 및 게이트 절연막(14) 상에 구비되고, 감광성 절연 물질인 아크릴계 수지로 이루어진다.The organic insulating layer 26 is provided on the thin film transistor and the gate insulating layer 14 and is made of acrylic resin, which is a photosensitive insulating material.
상기 유기 절연막(26) 상에 상기 유기 절연막(26)을 관통하는 비어홀(도시하지 않음)을 통해 상기 박막 트랜지스터와 전기적으로 연결되는 투과 전극(30) 및 반사 전극(32)이 순차적으로 적층된다.Transmissive electrodes 30 and reflective electrodes 32 electrically connected to the thin film transistors are sequentially stacked on the organic insulating layer 26 through via holes (not shown) passing through the organic insulating layer 26.
상기 반사 전극(32)은 상기 투과 전극(30) 상에 상기 투과 전극(30)의 일부분을 노출하는 투과창을 갖고 형성된다. 따라서, 반투과형 액정표시장치는 반사 전극(32)이 구비된 반사 영역(RA)과 투과창이 형성된 투과 영역(TA)으로 구분된다.The reflective electrode 32 is formed with a transmission window exposing a portion of the transmission electrode 30 on the transmission electrode 30. Accordingly, the transflective liquid crystal display device is divided into a reflection area RA having the reflective electrode 32 and a transmission area TA having the transmission window.
상기 상부 기판(50)은 제2 기판(51) 상에 컬러 필터층(52), 제1 절연막(56), 공통 전극(58) 및 제2 절연막(60)을 순차적으로 구비한다.The upper substrate 50 includes a color filter layer 52, a first insulating layer 56, a common electrode 58, and a second insulating layer 60 on the second substrate 51.
상기 컬러 필터층(52)은 R(red), G(Green), B(Blue) 색화소로 이루어지고, 상기 R, G, B 색화소 각각은 상기 반사 영역(RA) 내에서 제2 기판(51)을 노출하는 홀(54)을 갖는다. 상기 홀(54)은 반사 영역(RA)에 형성되는 컬러 필터층(52)을 부분적으로 제거하여 상부 기판(50)을 통해 입사되는 외부광이 컬러 필터층(52)을 통과할 수 있는 확률을 감소시킴으로써, 반사 영역(RA)과 투과 영역(TA)의 색재현성 차이를 보상하는 역할을 한다.The color filter layer 52 includes R (red), G (Green), and B (Blue) color pixels, and each of the R, G, and B color pixels has a second substrate 51 in the reflection area RA. Has a hole 54 exposing). The hole 54 partially removes the color filter layer 52 formed in the reflective region RA, thereby reducing the probability that external light incident through the upper substrate 50 can pass through the color filter layer 52. In this case, the color reproducibility difference between the reflection area RA and the transmission area TA is compensated for.
상기 제1 절연막(56)은 투과 영역(TA)에 대응하여 형성되며, 상기 반사 영역(RA)에 대응하는 공통 전극(58) 상에는 제2 절연막(60)이 형성된다. 상기 제1 및 제2 절연막(56)은 유기막으로 이루어지며, 동일한 두께로 형성된다. 따라서, 상기 상부 기판(50)은 전체적으로 균일한 두께를 가짐으로써, 상기 반사 영역(RA)에서의 셀 갭과 상기 투과 영역에서의 셀 갭이 거의 동일해진다.The first insulating layer 56 is formed to correspond to the transmission area TA, and the second insulating layer 60 is formed on the common electrode 58 corresponding to the reflection area RA. The first and second insulating layers 56 are formed of an organic layer and have the same thickness. Therefore, the upper substrate 50 has a uniform thickness as a whole, so that the cell gap in the reflective region RA and the cell gap in the transmission region are substantially the same.
상술한 이중 전극 방식의 반투과형 액정표시장치에 의하면, 균일한 셀 갭을 가지면서 공통 전극(58)의 단차를 이용하여 반사 전극(32)과 공통 전극(58) 사이의 제1 거리(d1)를 투과 전극(30)과 공통 전극(58) 사이의 제2 거리(d2)보다 크게 유지한다. 따라서, 상기 반사 영역(RA)에 걸리는 반사 전압은 상기 투과 영역(TA)에 걸리는 투과 전압보다 감소하게 된다. 이와 같이 반사 영역(RA)에 구비된 액정층과 투과 영역(TA)에 구비된 액정층에 서로 다른 전압을 인가함으로써, 반사율 및 투과율을 모두 향상시킬 수 있다.According to the dual-electrode semi-transmissive liquid crystal display device described above, the first distance d1 between the reflective electrode 32 and the common electrode 58 using a step of the common electrode 58 while having a uniform cell gap. Is maintained larger than the second distance d2 between the transmission electrode 30 and the common electrode 58. Therefore, the reflection voltage applied to the reflection area RA is reduced to be smaller than the transmission voltage applied to the transmission area TA. As such, by applying different voltages to the liquid crystal layer provided in the reflective region RA and the liquid crystal layer provided in the transmission region TA, both the reflectance and the transmittance can be improved.
그러나, 상술한 구조를 갖는 반투과형 액정표시장치에 의하면, 상·하판(50, 10) 간의 미스얼라인 마진이 충분히 확보되지 않을 경우 투과 영역(TA)에 반사 영역(RA)의 전압이 걸려 심각한 회위(disclination) 현상을 유발할 수 있다. 또한, 투과 영역과 반사 영역 간의 간섭을 없애기 위하여 미스얼라인 마진을 확보하기 위해서는 반사 영역이나 투과 영역을 희생하여야 한다. 또한, 상부 기판(50)의 공정 단계가 증가하여 비용이 늘어나는 단점이 있다.However, according to the semi-transmissive liquid crystal display device having the above-described structure, when the misalignment margin between the upper and lower plates 50 and 10 is not sufficiently secured, the voltage of the reflection area RA is applied to the transmission area TA and is severe. May cause disclination. In addition, in order to secure misaligned margins in order to eliminate interference between the transmission area and the reflection area, the reflection area or the transmission area should be sacrificed. In addition, there is a disadvantage in that the cost increases because the process step of the upper substrate 50 is increased.
따라서, 본 발명의 제1의 목적은 표시 특성을 향상시키기 위한 하부 기판을 제공하는 것이다.Accordingly, a first object of the present invention is to provide a lower substrate for improving display characteristics.
본 발명의 제2의 목적은 상기한 하부 기판을 갖는 액정표시장치를 제공하는 것이다.A second object of the present invention is to provide a liquid crystal display device having the above lower substrate.
본 발명의 제3의 목적은 상기한 하부 기판을 제조하는데 적합한 방법을 제공하는 것이다.It is a third object of the present invention to provide a method suitable for producing the above lower substrate.
상기한 제1의 목적을 달성하기 위한 본 발명의 하부 기판은, 반사 영역 및 투과 영역을 갖는 기판; 상기 기판 상에 게이트 전극, 소오스 전극, 드레인 전극 및 액티브 패턴을 포함하여 형성된 박막 트랜지스터; 상기 박막 트랜지스터 및 기판 상에 형성된 유기 절연막; 및 상기 투과 영역에 대응하는 상기 유기 절연막 상에 형성된 투과 전극을 구비한다. 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극 중의 어느 하나가 상기 반사 영역으로 신장되어 반사판으로 제공된다.A lower substrate of the present invention for achieving the above-described first object, the substrate having a reflective region and a transmission region; A thin film transistor including a gate electrode, a source electrode, a drain electrode, and an active pattern on the substrate; An organic insulating layer formed on the thin film transistor and the substrate; And a transmission electrode formed on the organic insulating layer corresponding to the transmission region. One of the source electrode and the drain electrode of the thin film transistor is extended to the reflective region and provided to the reflecting plate.
상기한 제2의 목적을 달성하기 위한 본 발명의 액정표시장치는, 반사 영역 및 투과 영역을 한정하고, 제1 기판, 상기 제1 기판 상에 게이트 전극, 소오스 전극, 드레인 전극 및 액티브 패턴을 포함하여 형성된 박막 트랜지스터, 상기 박막 트랜지스터 및 기판 상에 형성된 유기 절연막 및 상기 투과 영역에 대응하는 상기 유기 절연막 상에 형성된 투과 전극을 구비하며, 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극 중의 어느 하나가 상기 반사 영역으로 신장되어 반사판으로 제공되는 하부 기판; 그 일 측면이 상기 하부 기판과 대향하도록 위치한 제2 기판 및 상기 제2 기판의 일 측면에 형성된 공통 전극을 구비하는 상부 기판; 및 상기 하부 기판과 상기 상부 기판과의 사이에 개재된 액정층을 포함한다.The liquid crystal display device of the present invention for achieving the above-described second object defines a reflection region and a transmission region, and includes a first substrate, a gate electrode, a source electrode, a drain electrode, and an active pattern on the first substrate. And a thin film transistor formed on the thin film transistor, an organic insulating film formed on the thin film transistor and the substrate, and a transmissive electrode formed on the organic insulating film corresponding to the transmissive area, wherein one of the source electrode and the drain electrode of the thin film transistor is the reflective region. A lower substrate extended to a second substrate and provided as a reflecting plate; An upper substrate having a second substrate positioned at one side thereof to face the lower substrate and a common electrode formed at one side of the second substrate; And a liquid crystal layer interposed between the lower substrate and the upper substrate.
상기한 제3의 목적을 달성하기 위한 본 발명에 의한 하부 기판의 제조방법은, 반사 영역 및 투과 영역을 갖는 기판 상에 게이트 전극, 소오스 전극, 드레인 전극 및 액티브 패턴을 포함하는 박막 트랜지스터를 형성하면서, 상기 소오스 전극 또는 드레인 전극 중의 어느 하나를 상기 반사 영역으로 신장되도록 패터닝하여 반사판을 형성하는 단계; 상기 박막 트랜지스터, 반사판 및 기판 상에 유기 절연막을 형성하는 단계; 및 상기 투과 영역에 대응하는 상기 유기 절연막 상에 투과 전극을 형성하는 단계를 포함한다.A method of manufacturing a lower substrate according to the present invention for achieving the above-described third object is to form a thin film transistor including a gate electrode, a source electrode, a drain electrode, and an active pattern on a substrate having a reflection region and a transmission region. Forming a reflective plate by patterning one of the source electrode and the drain electrode to extend into the reflective region; Forming an organic insulating layer on the thin film transistor, the reflector and the substrate; And forming a transmission electrode on the organic insulating layer corresponding to the transmission region.
본 발명에 의하면, 하부 기판 상에 스위칭 소자로 형성되는 박막 트랜지스터의 소오스 전극 또는 드레인 전극 중의 어느 하나를 반사판으로 사용함으로써, 상부 기판의 공통 전극과 상기 반사판과의 거리를 상기 공통 전극과 투과 전극과의 거리보다 크게 유지할 수 있다. 따라서, 반사 영역의 반사율 및 투과 영역의 투과율을 모두 향상시킬 수 있으며, 이로 인하여 액정표시장치의 표시 특성을 향상시킬 수 있다.According to the present invention, any one of a source electrode or a drain electrode of a thin film transistor formed of a switching element on a lower substrate is used as a reflecting plate, so that the distance between the common electrode of the upper substrate and the reflecting plate and the common electrode and the transmitting electrode and It can be kept larger than the distance. Therefore, both the reflectance of the reflective region and the transmittance of the transmissive region can be improved, thereby improving display characteristics of the liquid crystal display device.
또한, 하부 기판의 반사 전극(즉, 반사판)을 형성하는 단계를 제거하고 상부 기판의 이중 전극 방식을 위한 절연막 형성 단계를 제거함으로써, 공정을 단순화하여 비용 절감의 효과를 얻을 수 있다.In addition, by removing the step of forming the reflective electrode (ie, the reflecting plate) of the lower substrate and the step of forming the insulating film for the dual electrode method of the upper substrate, it is possible to simplify the process to obtain a cost reduction effect.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.
도 2는 본 발명에 의한 반투과형 액정표시장치의 단면도이다.2 is a cross-sectional view of a transflective liquid crystal display device according to the present invention.
도 2를 참조하면, 본 발명에 의한 반투과형 액정표시장치는 하부 기판(200), 상기 하부 기판(200)과 대향하여 구비되는 상부 기판(100) 및 상기 하부 기판(200)과 상기 상부 기판(100)과의 사이에 개재된 액정층(300)을 포함한다.Referring to FIG. 2, the transflective liquid crystal display according to the present invention includes a lower substrate 200, an upper substrate 100 provided to face the lower substrate 200, and the lower substrate 200 and the upper substrate ( And a liquid crystal layer 300 interposed therebetween.
상기 하부 기판(200)은 제1 기판(210) 상에 게이트 절연막(225), 반사판(256), 유기 절연막(260) 및 투과 전극(270)을 구비하며, 반사 영역(RA)과 투과 영역(TA)을 한정한다.The lower substrate 200 includes a gate insulating layer 225, a reflecting plate 256, an organic insulating layer 260, and a transmission electrode 270 on the first substrate 210, and includes a reflection region RA and a transmission region ( TA).
상기 제1 기판(210) 상에는 복수개의 박막 트랜지스터(도시하지 않음)가 구비되고, 상기 게이트 절연막(225)은 상기 박막 트랜지스터를 형성하는 구성 요소의 하나로서 상기 제1 기판(210) 상에 형성된다.A plurality of thin film transistors (not shown) are provided on the first substrate 210, and the gate insulating layer 225 is formed on the first substrate 210 as one of the components forming the thin film transistor. .
상기 박막 트랜지스터는 게이트 전극, 소오스/드레인 전극, 게이트 절연막(225) 및 액티브 패턴을 포함하며, 상기 게이트 절연막(225) 상에 형성되는 소오스 전극 또는 드레인 전극 중의 어느 하나가 상기 반사 영역(RA)으로 신장되어 반사판(256)으로 제공된다. 바람직하게는, 상기 소오스/드레인 전극은 알루미늄-네오디뮴(AlNd)으로 이루어진 단일 금속막이나 알루미늄-네오디뮴(AlNd)과 몰리텅스텐(MoW)이 순차적으로 적층된 이중 금속막으로 이루어진다.The thin film transistor includes a gate electrode, a source / drain electrode, a gate insulating layer 225, and an active pattern, and any one of a source electrode and a drain electrode formed on the gate insulating layer 225 is the reflection region RA. It is extended and provided to the reflecting plate 256. Preferably, the source / drain electrode is formed of a single metal film made of aluminum neodymium (AlNd) or a double metal film sequentially stacked of aluminum neodymium (AlNd) and molybdenum (MoW).
상기 유기 절연막(260)은 상기 박막 트랜지스터, 반사판(256) 및 게이트 절연막(225) 상에 구비되고, 감광성 절연 물질인 아크릴계 수지로 이루어진다.The organic insulating layer 260 is provided on the thin film transistor, the reflecting plate 256, and the gate insulating layer 225, and is formed of an acrylic resin that is a photosensitive insulating material.
상기 투과 영역(TA)에 대응하는 유기 절연막(260) 상에는 투과 전극(270)이 형성된다. 상기 투과 전극(270)은 투명성 도전 물질인 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어진다. 상기 투과 전극(270)은 상기 유기 절연막(260)을 관통하는 비어홀(도시하지 않음)을 통해 상기 소오스 전극 또는 드레인 전극 중의 어느 하나로 이루어진 상기 반사판(256)과 접촉됨으로써, 상기 박막 트랜지스터로부터 화상 신호를 전달받는다.The transmission electrode 270 is formed on the organic insulating layer 260 corresponding to the transmission area TA. The transmission electrode 270 is made of indium tin oxide (ITO) or indium zinc oxide (IZO), which is a transparent conductive material. The transmission electrode 270 is in contact with the reflective plate 256 made of either the source electrode or the drain electrode through a via hole (not shown) passing through the organic insulating layer 260 to thereby receive an image signal from the thin film transistor. I receive it.
상기 반사 영역(RA)에서는 상기 상부 기판(100)을 통해 입사된 외부광(L1)을 상기 반사판(256)에 의해서 반사하여 다시 상기 상부 기판(100)을 통해 외부로 출사시킴으로써 영상을 표시한다. 상기 투과 영역(TA)에서는 상기 하부 기판(200)의 후면에 배치된 광원부(도시하지 않음)로부터 입사된 내부광(L2)을 상기 투과 전극(270)을 통해 출사시킴으로써 영상을 표시한다.In the reflective area RA, an external light L1 incident through the upper substrate 100 is reflected by the reflecting plate 256 and then emitted to the outside through the upper substrate 100 to display an image. In the transmission area TA, an image is displayed by emitting internal light L2 incident from a light source unit (not shown) disposed on the rear surface of the lower substrate 200 through the transmission electrode 270.
상기 액정층(300)은 상기 상부 기판(100) 및 하부 기판(200)에 대해 수직으로 배향됨으로써, VA(vertically aligned) 모드의 액정표시장치를 구현한다.The liquid crystal layer 300 is vertically oriented with respect to the upper substrate 100 and the lower substrate 200, thereby implementing a liquid crystal display device in a vertically aligned (VA) mode.
한편, 상기 상부 기판(100)은 제2 기판(110) 상에 컬러 필터층(120), 평탄화막(140) 및 공통 전극(150)을 순차적으로 구비한다.Meanwhile, the upper substrate 100 includes a color filter layer 120, a planarization layer 140, and a common electrode 150 sequentially on the second substrate 110.
상기 컬러 필터층(120)은 R(red), G(Green), B(Blue) 색화소로 이루어지고, 상기 R, G, B 색화소 각각은 상기 반사 영역(RA) 내에서 상기 제2 기판(110)을 노출시키는 홀(130)을 갖는다.The color filter layer 120 is formed of R (red), G (Green), and B (Blue) color pixels, and each of the R, G, and B color pixels is formed in the reflective region RA. Has a hole 130 exposing 110.
상술한 바와 같이 상기 반사 영역(RA)에서 이용하는 외부광(L1)은 상기 컬러 필터층(120)을 두 번 통과하지만, 상기 투과 영역(TA)에서 이용하는 내부광(L2)은 상기 컬러 필터층(120)을 한 번 통과한다. 이때, 상기 홀(130)은 상기 반사 영역(RA)에 형성되는 컬러 필터층(120)을 부분적으로 제거하여 외부광(L1)이 컬러 필터층(120)을 통과할 수 있는 확률을 감소시키는 역할을 한다. 따라서, 상기 컬러 필터층(120)에 형성된 홀(130)에 의해 반사 영역(RA)과 투과 영역(TA)의 색재현성 차이를 보상할 수 있다. 상기 홀(130)은 도시한 바와 같이 R, G, B 색화소 각각에 하나씩 형성될 수도 있고, R, G, B 색화소 각각에 다수개로 형성될 수도 있다.As described above, the external light L1 used in the reflection area RA passes through the color filter layer 120 twice, but the internal light L2 used in the transmission area TA passes through the color filter layer 120. Pass once. In this case, the hole 130 may partially remove the color filter layer 120 formed in the reflective region RA to reduce the probability of the external light L1 passing through the color filter layer 120. . Therefore, a difference in color reproducibility between the reflection area RA and the transmission area TA may be compensated for by the holes 130 formed in the color filter layer 120. As illustrated, one hole 130 may be formed in each of the R, G, and B color pixels, and a plurality of holes may be formed in each of the R, G, and B color pixels.
상기 컬러 필터층(120) 및 상기 홀(130)에 의해 노출된 제2 기판(110) 상에는 평탄화막(140)이 형성된다. 따라서, 상기 평탄화막(140)은 상기 컬러 필터층(120)과 상기 홀(130)에 의해서 노출된 상기 제2 기판(110)과의 사이에 형성되는 단차를 제거한다. 바람직하게는, 상기 평탄화막(120)은 감광성 유기 절연물질로 이루어진다.The planarization layer 140 is formed on the color filter layer 120 and the second substrate 110 exposed by the hole 130. Therefore, the planarization layer 140 removes a step formed between the color filter layer 120 and the second substrate 110 exposed by the hole 130. Preferably, the planarization layer 120 is made of a photosensitive organic insulating material.
상기 평탄화막(140) 상에는 공통 전극(150)이 균일한 두께로 형성된다. 따라서, 상기 상부 기판(100)의 두께는 전체적으로 균일하여 반사 영역(RA)에서의 셀 갭과 투과 영역(TA)에서의 셀 갭이 거의 동일해질 수 있다. 이로써, 본 발명의 반투과형 액정표시장치는 균일한 셀 갭을 가질 수 있다.The common electrode 150 is formed to have a uniform thickness on the planarization layer 140. Therefore, the thickness of the upper substrate 100 is uniform throughout, so that the cell gap in the reflection area RA and the cell gap in the transmission area TA may be substantially the same. As a result, the transflective liquid crystal display device of the present invention may have a uniform cell gap.
반면에, 상기 반사 영역(RA)에서 반사판(256)과 공통 전극(150)과의 제1 거리(D1)는 상기 투과 영역(TA)에서 투과 전극(270)과 공통 전극(150)과의 제2 거리(D2)보다 더 크다.On the other hand, the first distance D1 between the reflecting plate 256 and the common electrode 150 in the reflection area RA is determined by the transmission electrode 270 and the common electrode 150 in the transmission area TA. 2 is greater than the distance D2.
상기 공통 전극(150)에 인가되는 전압이 상기 투과 영역(TA)과 반사 영역(RA)에서 동일한 경우, 투과 영역(TA)에 구비된 액정층(300)에 제1 전압이 인가될 때 최대 투과율을 나타내는 반면, 반사 영역(RA)에 구비된 액정층(300)에는 상기 제1 전압보다 작은 제2 전압이 인가될 때 최대 반사율을 나타낸다.When the voltage applied to the common electrode 150 is the same in the transmission area TA and the reflection area RA, when the first voltage is applied to the liquid crystal layer 300 provided in the transmission area TA, the maximum transmittance On the other hand, when the second voltage smaller than the first voltage is applied to the liquid crystal layer 300 provided in the reflection area RA, the maximum reflectance is shown.
이와 같이, 최대 투과율을 나타내는 투과 전압과 최대 반사율을 나타내는 반사 전압이 서로 다르기 때문에, 상기 반사 영역(RA)에 구비된 액정층(300)과 상기 투과 영역(TA)에 구비된 액정층에 서로 다른 전압을 인가하는 것이 바람직하다. 즉, 상기 투과 영역(TA)에 구비된 액정층(300)에 제1 전압을 인가하고 상기 반사 영역(RA)에 구비된 액정층(300)에 상기 제1 전압보다 낮은 제2 전압을 인가하면, 반투과형 액정표시장치의 투과율 및 반사율을 모두 최대로 확보할 수 있다.As described above, since the transmission voltage showing the maximum transmittance and the reflection voltage showing the maximum reflectance are different from each other, the liquid crystal layer 300 provided in the reflection area RA and the liquid crystal layer provided in the transmission area TA are different from each other. It is preferable to apply a voltage. That is, when a first voltage is applied to the liquid crystal layer 300 provided in the transmission area TA and a second voltage lower than the first voltage is applied to the liquid crystal layer 300 provided in the reflection area RA. The maximum transmissivity and reflectance of the transflective liquid crystal display can be ensured to the maximum.
일반적으로, 캐패시턴스(C)는 거리(D)에 비례한다. 즉, 거리(D)가 증가하면 캐패시턴스(C)는 감소하고, 거리(D)가 감소하면 그에 반비례하여 캐패시턴스(C)가 증가한다. 또한, 캐패시턴스(C)는 전압(V)과 반비례한다. 즉, 캐패시턴스(C)가 증가하면 전압(V)은 그에 반비례하여 감소하고, 캐패시턴스(C)가 감소하면 전압(V)은 그에 반비례하여 증가한다.In general, the capacitance C is proportional to the distance D. That is, as the distance D increases, the capacitance C decreases, and when the distance D decreases, the capacitance C increases in inverse proportion thereto. In addition, the capacitance C is inversely proportional to the voltage V. That is, as the capacitance C increases, the voltage V decreases in inverse proportion thereto, and when the capacitance C decreases, the voltage V increases in inverse proportion thereto.
본 발명의 반투과형 액정표시장치에 의하면, 상기 반사 영역(RA)에서 상기 반사판(256)과 공통 전극(150)과의 제1 거리(D1)는 상기 투과 영역(TA)에서 상기 투과 전극(270)과 공통 전극(150)과의 제2 거리(D2)보다 더 크다. 따라서, 상기 반사 영역(RA)에서의 제1 거리(D1)가 상기 투과 영역(TA)에서의 제2 거리(D2)보다 큰 것에 반비례하여, 상기 반사 영역(RA)에서 액정층(300)에 걸리는 반사 전압은 상기 투과 영역(TA)에서 액정층(300)에 걸리는 투과 전압보다 감소하게 된다.According to the transflective liquid crystal display device of the present invention, the first distance D1 between the reflective plate 256 and the common electrode 150 in the reflective area RA is the transmissive electrode 270 in the transmissive area TA. ) And the second distance D2 between the common electrode 150 and the common electrode 150. Therefore, the first distance D1 in the reflection area RA is inversely proportional to the greater than the second distance D2 in the transmission area TA, so that the liquid crystal layer 300 is disposed in the reflection area RA. The reflected voltage is reduced than the transmit voltage applied to the liquid crystal layer 300 in the transmission area TA.
즉, 본 발명에 의하면, 하부 기판(200) 상에 스위칭 소자로 형성되는 박막 트랜지스터의 소오스 전극 또는 드레인 전극 중의 어느 하나를 반사판으로 이용함으로써, 상부 기판(100)의 공통 전극(150)과 상기 반사판(256)과의 제1 거리(D1)를 상기 공통 전극(150)과 투과 전극(270)과의 제2 거리(D2)보다 크게 유지한다. 따라서, 반사 영역(RA)의 반사율 및 투과 영역(TA)의 투과율을 모두 최대로 향상시킬 수 있으며, 이로 인하여 액정표시장치의 표시 특성을 향상시킬 수 있다.That is, according to the present invention, either the source electrode or the drain electrode of the thin film transistor formed of the switching element on the lower substrate 200 is used as the reflecting plate, whereby the common electrode 150 and the reflecting plate of the upper substrate 100 are used. The first distance D1 between the 256 and the common electrode 150 is greater than the second distance D2 between the common electrode 150 and the transmission electrode 270. Therefore, the reflectance of the reflective area RA and the transmittance of the transmission area TA can both be improved to the maximum, thereby improving display characteristics of the liquid crystal display device.
또한, 반사 영역(RA)과 투과 영역(TA)에 대한 액정 캐패시턴스를 다르게 형성하는 이중 전극 방식을 하부 기판(200)에 적용하기 때문에, 상부 기판(100)의 움직임에 의한 미스얼라인 마진을 확보하기 위하여 반사 영역이나 투과 영역을 희생할 필요가 없다. 따라서, 미스얼라인 마진을 고려하지 않아도 되므로 반사 영역(RA)의 면적을 다양하게 설계할 수 있어 반사 특성을 향상시킬 수 있다.In addition, since the dual electrode method for forming the liquid crystal capacitances differently between the reflective area RA and the transmission area TA is applied to the lower substrate 200, a misalignment margin is secured by the movement of the upper substrate 100. There is no need to sacrifice reflective or transmissive regions in order to achieve this. Therefore, since it is not necessary to consider the misalignment margin, the area of the reflective region RA can be variously designed, thereby improving the reflective characteristic.
또한, 하부 기판(200)의 제조 공정에서 반사 전극을 형성하는 단계를 제거하고, 상부 기판(100)의 제조 공정에서 이중 전극 방식을 구현하기 위한 절연막 형성 단계를 제거함으로써, 공정을 단순화하여 비용 절감 효과를 얻을 수 있다.In addition, by removing the step of forming the reflective electrode in the manufacturing process of the lower substrate 200, and by removing the insulating film forming step for implementing a double electrode method in the manufacturing process of the upper substrate 100, the process is simplified to reduce costs The effect can be obtained.
또한, 본 발명의 액정표시장치는 약 3㎛의 균일한 셀 갭을 갖기 때문에 상부 기판(200)과 하부 기판(100)이 쇼트되는 불량이 발생하지 않는다.In addition, since the liquid crystal display of the present invention has a uniform cell gap of about 3 μm, a defect in which the upper substrate 200 and the lower substrate 100 are shorted does not occur.
도 3은 도 2에 도시한 하부 기판의 일 실시예를 구체적으로 나타낸 단면도로서, 화소부의 스위칭 소자로 다결정실리콘 박막 트랜지스터를 이용하는 반투과형 액정표시장치의 하부 기판을 도시한다.3 is a cross-sectional view illustrating in detail an embodiment of a lower substrate illustrated in FIG. 2, and illustrates a lower substrate of a transflective liquid crystal display device using a polysilicon thin film transistor as a switching element of a pixel portion.
도 3을 참조하면, 유리, 석영, 사파이어와 같은 절연 기판(210) 상에 실리콘 산화물로 이루어진 차단막(blocking layer)(215)이 형성된다. 상기 차단막(215)은 생략될 수 있지만, 후속의 비정질실리콘막의 결정화 동안에 상기 기판(210) 내의 각종 불순물들이 실리콘막으로 침투하는 것을 방지하기 위해 사용하는 것이 바람직하다.Referring to FIG. 3, a blocking layer 215 made of silicon oxide is formed on an insulating substrate 210 such as glass, quartz, and sapphire. The blocking film 215 may be omitted, but is preferably used to prevent various impurities in the substrate 210 from penetrating into the silicon film during the subsequent crystallization of the amorphous silicon film.
상기 차단막(215) 상에는 다결정실리콘으로 이루어진 액티브 패턴(220)이 형성된다. 상기 액티브 패턴(220) 및 차단막(215) 상에는 실리콘 산화물로 이루어진 게이트 절연막(225)이 형성된다.An active pattern 220 made of polysilicon is formed on the blocking layer 215. A gate insulating layer 225 made of silicon oxide is formed on the active pattern 220 and the blocking layer 215.
상기 게이트 절연막(225) 상에는 박막 트랜지스터의 게이트 전극(230)이 형성된다. 상기 액티브 패턴(220)과 게이트 전극(230)이 겹치는 부분은 박막 트랜지스터의 채널 영역(235C)이 되며, 상기 채널 영역(235C)을 사이에 두고 분할된 액티브 패턴(220)의 한 쪽이 소오스 영역(235S), 다른 쪽이 드레인 영역(235D)이 된다. 상기 소오스 영역(235S)과 드레인 영역(235D)은 그 위치가 서로 바뀔 수 있다. 여기서, 박막 트랜지스터의 신뢰성을 향상시키기 위해 소오스/드레인을 LDD 구조로 형성할 수도 있다. 참조부호 235L은 LDD 영역을 나타낸다.The gate electrode 230 of the thin film transistor is formed on the gate insulating layer 225. The portion where the active pattern 220 and the gate electrode 230 overlap with each other becomes a channel region 235C of the thin film transistor, and one side of the active pattern 220 partitioned with the channel region 235C therebetween is a source region. 235S, the other is a drain region 235D. Positions of the source region 235S and the drain region 235D may be interchanged. Here, the source / drain may be formed in an LDD structure in order to improve the reliability of the thin film transistor. Reference numeral 235L denotes an LDD region.
상기 게이트 전극(230) 및 게이트 절연막(225) 상에는 실리콘 산화물 또는 실리콘 질화물로 이루어진 층간 절연막(240)이 형성된다. 상기 층간 절연막(240)을 관통하여 상기 소오스/드레인 영역(235S, 235D)을 노출하는 콘택홀(245)들이 형성된다.An interlayer insulating layer 240 made of silicon oxide or silicon nitride is formed on the gate electrode 230 and the gate insulating layer 225. Contact holes 245 are formed through the interlayer insulating layer 240 to expose the source / drain regions 235S and 235D.
상기 층간 절연막(240) 상에는 상기 콘택홀(245)들을 통해 소오스/드레인 영역(235S, 235D)과 접속되는 소오스/드레인 전극(250, 255)이 형성된다. 상기 소오스 전극(250) 또는 드레인 전극(255) 중의 어느 하나는 반사 영역으로 신장되어 반사판(256)으로 제공된다. 본 실시예에서는 드레인 전극(255)을 확장하여 반사판(256)으로 이용하였다.Source / drain electrodes 250 and 255 are formed on the interlayer insulating layer 240 to be connected to the source / drain regions 235S and 235D through the contact holes 245. Either of the source electrode 250 or the drain electrode 255 is extended to the reflective region and provided to the reflective plate 256. In this embodiment, the drain electrode 255 is extended and used as the reflecting plate 256.
상기 소오스/드레인 전극(250, 255), 반사판(256) 및 층간 절연막(240) 상에는 감광성 아크릴계 수지로 이루어진 유기 절연막(260)이 형성된다. 상기 유기 절연막(260)을 관통하여 상기 반사판(256)의 일부분을 노출하는 비어홀(265)이 형성된다.An organic insulating layer 260 made of photosensitive acrylic resin is formed on the source / drain electrodes 250 and 255, the reflective plate 256, and the interlayer insulating layer 240. A via hole 265 is formed through the organic insulating layer 260 to expose a portion of the reflective plate 256.
상기 유기 절연막(260) 상에는 상기 비어홀(265)을 통해 상기 반사판(256)과 접속되는 투과 전극(270)이 형성된다.A transmissive electrode 270 is formed on the organic insulating layer 260 to be connected to the reflective plate 256 through the via hole 265.
이하, 도 4a 내지 도 4c를 참조하여 도 3에 도시한 하부 기판의 제조방법을 설명하고자 한다.Hereinafter, a method of manufacturing the lower substrate illustrated in FIG. 3 will be described with reference to FIGS. 4A to 4C.
도 4a를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 기판(210) 상에 실리콘 산화물(SiO2)을 약 5000Å의 두께로 증착하여 차단막(215)을 형성한다. 상기 차단막(215) 상에 비정질실리콘막(도시하지 않음)을 약 500Å의 두께로 증착한 후, 레이저 어닐링 또는 퍼니스 어닐링(furnace annealing)을 실시하여 상기 비정질실리콘막을 다결정실리콘막으로 결정화시킨다. 이어서, 상기 다결정실리콘막을 패터닝하여 액티브 패턴(220)을 형성한다.Referring to FIG. 4A, a silicon oxide (SiO2 ) is deposited on a substrate 210 made of an insulating material such as glass, quartz, or sapphire to a thickness of about 5000 GPa to form a blocking layer 215. After depositing an amorphous silicon film (not shown) on the blocking film 215 to a thickness of about 500 GPa, laser annealing or furnace annealing is performed to crystallize the amorphous silicon film into a polysilicon film. Subsequently, the polysilicon layer is patterned to form an active pattern 220.
상기 액티브 패턴(220) 및 차단막(215) 상에 실리콘 산화물을 약 1000Å의 두께로 증착하여 게이트 절연막(225)을 형성한다. 상기 게이트 절연막(225) 상에 게이트막으로서, 예컨대 알루미늄-네오디뮴(AlNd)을 약 3000Å의 두께로 증착한 후, 사진식각 공정으로 상기 게이트막을 패터닝하여 박막 트랜지스터의 게이트 전극(230)을 형성한다. 계속해서, 노출된 액티브 패턴(220)에 불순물을 이온주입하여 소오스/드레인 영역(235S, 235D)을 형성한다. 상기 게이트 전극(230)은 불순물을 차단하여 그 하부의 액티브 패턴(220)에 채널 영역(235C)을 정의한다.A silicon oxide is deposited on the active pattern 220 and the blocking layer 215 to a thickness of about 1000 GPa to form a gate insulating layer 225. As the gate layer, for example, aluminum-neodymium (AlNd) is deposited on the gate insulating layer 225 to a thickness of about 3000 mW, the gate layer is patterned by a photolithography process to form the gate electrode 230 of the thin film transistor. Subsequently, impurities are implanted into the exposed active pattern 220 to form source / drain regions 235S and 235D. The gate electrode 230 blocks impurities to define a channel region 235C in the active pattern 220 under the gate electrode 230.
상기 소오스/드레인 영역들의 도핑된 이온을 활성화시키고 실리콘층의 손상을 큐어링하기 위하여 레이저 어닐링 또는 퍼니스 어닐링을 실시한 후, 결과물의 전면에 실리콘 산화물 또는 실리콘 질화물을 증착하여 층간 절연막(240)을 형성한다. 이어서, 사진식각 공정으로 상기 층간 절연막(240)을 식각하여 상기 소오스/드레인 영역(235S, 235D)을 노출시키는 콘택홀(245)을 형성한다.After laser annealing or furnace annealing is performed to activate doped ions of the source / drain regions and cure damage to the silicon layer, silicon oxide or silicon nitride is deposited on the entire surface of the resultant to form an interlayer insulating film 240. . Subsequently, the interlayer insulating layer 240 is etched by a photolithography process to form contact holes 245 exposing the source / drain regions 235S and 235D.
도 4b를 참조하면, 상기 콘택홀(245) 및 층간 절연막(240) 상에 데이터막으로서, 예컨대 약 2000Å의 알루미늄-네오디뮴(AlNd)막과 약 500Å의 몰리텅스텐(MoW)을 순차적으로 증착한 후, 사진식각 공정으로 상기 데이터막을 패터닝함으로써 상기 콘택홀(222)을 통해 소오스/드레인 영역(235S, 235D)과 접속되는 소오스/드레인 전극(250, 255)을 형성한다. 이때, 상기 소오스 전극(250) 또는 드레인 전극(255) 중의 어느 하나, 예컨대 드레인 전극(255)을 반사 영역으로 신장되도록 패터닝함으로써, 반사판(256)을 형성한다.Referring to FIG. 4B, after sequentially depositing, for example, an aluminum-neodymium (AlNd) film of about 2000 μs and molybdenum (MoW) of about 500 μs as a data layer on the contact hole 245 and the interlayer insulating layer 240, respectively. The data layer is patterned by photolithography to form source / drain electrodes 250 and 255 connected to the source / drain regions 235S and 235D through the contact hole 222. In this case, one of the source electrode 250 and the drain electrode 255, for example, the drain electrode 255 is patterned to extend into the reflective region, thereby forming the reflecting plate 256.
도 4c를 참조하면, 상기 소오스/드레인 전극(250, 255), 반사판(256) 및 층간 절연막(240) 상에 감광성 아크릴계 수지를 약 2㎛의 두께로 도포하여 유기 절연막(260)을 형성한다.Referring to FIG. 4C, an organic insulating layer 260 is formed by coating a photosensitive acrylic resin with a thickness of about 2 μm on the source / drain electrodes 250 and 255, the reflecting plate 256, and the interlayer insulating layer 240.
이어서, 상기 유기 절연막(260)에 비어홀(265)을 형성하기 위하여 비어홀(265)에 상응하는 패턴을 갖는 마스크(도시하지 않음)를 상기 유기 절연막(260) 상에 위치시킨 다음, 노광 공정을 통해 상기 반사판(256) 위의 유기 절연막(260)을 노광시킨다. 그런 다음, 현상 공정을 진행하여 상기 반사판(256) 위의 유기 절연막(260) 일부분을 제거함으로써, 상기 반사판(256)의 일부분을 노출하는 비어홀(265)을 형성한다. 계속해서, 상기 유기 절연막(260)의 리플로우 및 경화를 위해 약 130℃∼230℃의 온도에서 100분 동안 큐어링을 실시한다.Subsequently, in order to form the via hole 265 in the organic insulating layer 260, a mask (not shown) having a pattern corresponding to the via hole 265 is positioned on the organic insulating layer 260 and then subjected to an exposure process. The organic insulating layer 260 on the reflective plate 256 is exposed. Then, the development process is performed to remove a portion of the organic insulating layer 260 on the reflective plate 256, thereby forming a via hole 265 exposing a portion of the reflective plate 256. Subsequently, curing is performed at a temperature of about 130 ° C. to 230 ° C. for 100 minutes for reflow and curing of the organic insulating layer 260.
다시 도 3을 참조하면, 상기 비어홀(265) 및 유기 절연막(260) 상에 ITO 또는 IZO를 약 700Å의 두께로 형성한 후 사진식각 공정으로 패터닝하여 투과 전극(270)을 형성한다. 상기 투과 전극(270)은 상기 비어홀(265)을 통해 상기 반사판(256)과 접속됨으로써, 상기 박막 트랜지스터로부터 화상 신호를 전달받는다.Referring to FIG. 3 again, ITO or IZO is formed on the via hole 265 and the organic insulating layer 260 to a thickness of about 700 GPa and then patterned by a photolithography process to form a transmissive electrode 270. The transmission electrode 270 is connected to the reflection plate 256 through the via hole 265 to receive an image signal from the thin film transistor.
상술한 실시예에서는 다결정실리콘 박막 트랜지스터를 스위칭 소자로 형성하는 하부 기판에 대해 설명하였으나, 스위칭 소자로 비정질실리콘 박막 트랜지스터를 형성하는 하부 기판에 대해 본 발명을 적용할 수 있음은 명백하다.In the above-described embodiment, the lower substrate for forming the polysilicon thin film transistor as the switching element has been described, but it is apparent that the present invention can be applied to the lower substrate for forming the amorphous silicon thin film transistor as the switching element.
상술한 바와 같이 본 발명에 의한 하부 기판, 이를 이용한 액정표시장치 및 이의 제조방법에 의하면, 하부 기판 상에 스위칭 소자로 형성되는 박막 트랜지스터의 소오스 전극 또는 드레인 전극 중의 어느 하나를 반사판으로 사용함으로써, 상부 기판의 공통 전극과 상기 반사판과의 거리를 상기 공통 전극과 투과 전극과의 거리보다 크게 유지할 수 있다. 따라서, 균일한 셀 갭을 가지면서 반사 영역의 반사율 및 투과 영역의 투과율을 모두 향상시킬 수 있으며, 이로 인하여 액정표시장치의 표시 특성을 향상시킬 수 있다.As described above, according to the lower substrate according to the present invention, the liquid crystal display device using the same, and a method of manufacturing the same, the upper substrate is formed by using any one of a source electrode or a drain electrode of a thin film transistor formed as a switching element on the lower substrate. The distance between the common electrode of the substrate and the reflector may be maintained larger than the distance between the common electrode and the transmissive electrode. Therefore, both the reflectance of the reflective region and the transmittance of the transmissive region can be improved while having a uniform cell gap, thereby improving display characteristics of the liquid crystal display device.
또한, 하부 기판의 반사 전극(즉, 반사판)을 형성하는 단계를 제거하고 상부 기판의 이중 전극 방식을 위한 절연막 형성 단계를 제거함으로써, 공정을 단순화하여 비용 절감의 효과를 얻을 수 있다.In addition, by removing the step of forming the reflective electrode (ie, the reflecting plate) of the lower substrate and the step of forming the insulating film for the dual electrode method of the upper substrate, it is possible to simplify the process to obtain a cost reduction effect.
또한, 반사 영역과 투과 영역에 대한 액정 캐패시턴스를 다르게 형성하는 이중 전극 방식을 하부 전극에 적용하기 때문에, 상부 기판의 움직임에 의한 미스얼라인 마진을 확보하기 위하여 반사 영역이나 투과 영역을 희생할 필요가 없다. 따라서, 미스얼라인 마진을 고려하지 않아도 되므로 반사 영역의 면적을 다양하게 설계할 수 있어 반사 특성을 향상시킬 수 있다.In addition, since the dual electrode method is applied to the lower electrode to form different liquid crystal capacitances for the reflective and transmissive regions, it is necessary to sacrifice the reflective or transmissive regions in order to secure misaligned margins caused by the movement of the upper substrate. none. Therefore, since it is not necessary to consider the misalignment margin, the area of the reflection area can be designed in various ways, thereby improving the reflection characteristics.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.
도 1은 본 출원인이 기 출원한 이중 전극 방식의 반투과형 액정표시장치의 단면도이다.1 is a cross-sectional view of a dual-electrode semi-transmissive liquid crystal display device which the applicant previously applied for.
도 2는 본 발명에 의한 반투과형 액정표시장치의 단면도이다.2 is a cross-sectional view of a transflective liquid crystal display device according to the present invention.
도 3은 도 2에 도시한 하부 기판의 일 실시예를 구체적으로 나타낸 단면도이다.3 is a cross-sectional view illustrating in detail an embodiment of the lower substrate illustrated in FIG. 2.
도 4a 내지 도 4c는 도 3에 도시한 하부 기판의 제조방법을 설명하기 위한 단면도들이다.4A through 4C are cross-sectional views illustrating a method of manufacturing the lower substrate illustrated in FIG. 3.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 상부 기판110 : 제2 기판100: upper substrate 110: second substrate
120 : 컬러 필터층130 : 홀120: color filter layer 130: hole
140 : 평탄화막150 : 공통 전극140 planarization film 150 common electrode
200 : 하부 기판210 : 제1 기판200: lower substrate 210: first substrate
215 : 차단막220 : 액티브 패턴215: blocking film 220: active pattern
225 : 게이트 절연막230 : 게이트 전극225 gate insulating film 230 gate electrode
235 : 소오스/드레인 영역240 : 층간 절연막235 source / drain region 240 interlayer insulating film
245 : 콘택홀250, 255 : 소오스/드레인 전극245: contact hole 250, 255: source / drain electrode
256 : 반사판260 : 유기 절연막256: reflector 260: organic insulating film
265 : 비어홀270 : 투과 전극265: via hole 270: transmission electrode
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087742AKR20050054375A (en) | 2003-12-04 | 2003-12-04 | Lower substrate, liquid crystal display apparatus having the same and method for manufacturing the same |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087742AKR20050054375A (en) | 2003-12-04 | 2003-12-04 | Lower substrate, liquid crystal display apparatus having the same and method for manufacturing the same |
| Publication Number | Publication Date |
|---|---|
| KR20050054375Atrue KR20050054375A (en) | 2005-06-10 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030087742ACeasedKR20050054375A (en) | 2003-12-04 | 2003-12-04 | Lower substrate, liquid crystal display apparatus having the same and method for manufacturing the same |
| Country | Link |
|---|---|
| KR (1) | KR20050054375A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002162646A (en)* | 2000-09-14 | 2002-06-07 | Sony Corp | Reflection type liquid crystal display device |
| JP2002162645A (en)* | 2000-09-14 | 2002-06-07 | Sony Corp | Semitransmitting type liquid crystal display device |
| KR20020051455A (en)* | 2000-12-22 | 2002-06-29 | 구본준, 론 위라하디락사 | a method for fabricating reflective and transflective liquid crystal display device and the same |
| KR20020089005A (en)* | 2001-05-22 | 2002-11-29 | 엘지.필립스 엘시디 주식회사 | A substrate for Transflective LCD and a method of fabricating thereof |
| JP2003233063A (en)* | 2002-02-12 | 2003-08-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display |
| KR100892948B1 (en)* | 2001-10-22 | 2009-04-09 | 삼성전자주식회사 | Liquid crystal device for enhancing reflectance and method of manufacturing the same |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002162646A (en)* | 2000-09-14 | 2002-06-07 | Sony Corp | Reflection type liquid crystal display device |
| JP2002162645A (en)* | 2000-09-14 | 2002-06-07 | Sony Corp | Semitransmitting type liquid crystal display device |
| KR20020051455A (en)* | 2000-12-22 | 2002-06-29 | 구본준, 론 위라하디락사 | a method for fabricating reflective and transflective liquid crystal display device and the same |
| KR20020089005A (en)* | 2001-05-22 | 2002-11-29 | 엘지.필립스 엘시디 주식회사 | A substrate for Transflective LCD and a method of fabricating thereof |
| KR100892948B1 (en)* | 2001-10-22 | 2009-04-09 | 삼성전자주식회사 | Liquid crystal device for enhancing reflectance and method of manufacturing the same |
| JP2003233063A (en)* | 2002-02-12 | 2003-08-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display |
| Publication | Publication Date | Title |
|---|---|---|
| JP4574940B2 (en) | Reflection-transmission type liquid crystal display device and manufacturing method thereof | |
| JP3815784B2 (en) | Transflective liquid crystal display device and manufacturing method thereof | |
| US7622147B2 (en) | Liquid crystal display having an insulating layer on a portion of the common electrode | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| US20070097282A1 (en) | Thin film multilayer substrate, manufacturing method thereof, and liquid crystal display having thin film multilayer substrate | |
| US20060050211A1 (en) | Semi-transmission LCD device and method of making the same | |
| JP2002277899A (en) | Active matrix liquid crystal display and its manufacturing method | |
| KR20100059448A (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20050054375A (en) | Lower substrate, liquid crystal display apparatus having the same and method for manufacturing the same | |
| JPH08160463A (en) | Reflection type liquid crystal display device | |
| KR101000442B1 (en) | Reflective-transmissive polysilicon liquid crystal display and manufacturing method thereof | |
| KR101343492B1 (en) | Transflective liquid crystal display device and fabricating thereof | |
| KR20050056713A (en) | Lower substrate, liquid crystal display apparatus having the same and method for manufacturing the same | |
| KR100995581B1 (en) | Color filter substrate, liquid crystal display device having same and manufacturing method thereof | |
| KR100981639B1 (en) | Upper substrate, liquid crystal display device having same and manufacturing method thereof | |
| KR101127816B1 (en) | Transflective Type Liquid Crystal Display Device And Method For Fabricating The Same | |
| JP3799031B2 (en) | Liquid crystal display | |
| KR100897741B1 (en) | Reflective-transmissive liquid crystal display and manufacturing method thereof | |
| KR100878202B1 (en) | Semi-transmissive liquid crystal display device and manufacturing method thereof | |
| KR20040049541A (en) | Liquid crystal display and method of manufacturing the same | |
| JP2000250067A (en) | Liquid crystal display device | |
| KR100993831B1 (en) | Upper substrate, liquid crystal display device having same and manufacturing method thereof | |
| KR100852169B1 (en) | Liquid crystal display device and method for manufacturing array substrate thereof | |
| KR20070043473A (en) | Reflective-transmissive display substrate and liquid crystal display panel having same | |
| JP2008309831A (en) | Liquid crystal display panel and manufacturing method thereof |
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | Patent event code:PA01091R01D Comment text:Patent Application Patent event date:20031204 | |
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination | Patent event code:PA02012R01D Patent event date:20081105 Comment text:Request for Examination of Application Patent event code:PA02011R01I Patent event date:20031204 Comment text:Patent Application | |
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection | Comment text:Notification of reason for refusal Patent event date:20100527 Patent event code:PE09021S01D | |
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent | Patent event date:20110124 Comment text:Decision to Refuse Application Patent event code:PE06012S01D Patent event date:20100527 Comment text:Notification of reason for refusal Patent event code:PE06011S01I | |
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection | Patent event date:20110217 Comment text:Request for Trial against Decision on Refusal Patent event code:PJ02012R01D Patent event date:20110124 Comment text:Decision to Refuse Application Patent event code:PJ02011S01I Appeal kind category:Appeal against decision to decline refusal Decision date:20111108 Appeal identifier:2011101001175 Request date:20110217 | |
| PB0901 | Examination by re-examination before a trial | Comment text:Amendment to Specification, etc. Patent event date:20110217 Patent event code:PB09011R02I Comment text:Request for Trial against Decision on Refusal Patent event date:20110217 Patent event code:PB09011R01I Comment text:Amendment to Specification, etc. Patent event date:20100722 Patent event code:PB09011R02I | |
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection | Comment text:Notification of reason for refusal Patent event date:20110329 Patent event code:PE09021S01D | |
| B601 | Maintenance of original decision after re-examination before a trial | ||
| PB0601 | Maintenance of original decision after re-examination before a trial | Comment text:Report of Result of Re-examination before a Trial Patent event code:PB06011S01D Patent event date:20110729 | |
| J301 | Trial decision | Free format text:TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110217 Effective date:20111108 | |
| PJ1301 | Trial decision | Patent event code:PJ13011S01D Patent event date:20111108 Comment text:Trial Decision on Objection to Decision on Refusal Appeal kind category:Appeal against decision to decline refusal Request date:20110217 Decision date:20111108 Appeal identifier:2011101001175 |