Movatterモバイル変換


[0]ホーム

URL:


KR20040018558A - 반도체장치와 그 제조방법 및 도금액 - Google Patents

반도체장치와 그 제조방법 및 도금액
Download PDF

Info

Publication number
KR20040018558A
KR20040018558AKR10-2004-7002117AKR20047002117AKR20040018558AKR 20040018558 AKR20040018558 AKR 20040018558AKR 20047002117 AKR20047002117 AKR 20047002117AKR 20040018558 AKR20040018558 AKR 20040018558A
Authority
KR
South Korea
Prior art keywords
wiring
copper
alloy
plating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR10-2004-7002117A
Other languages
English (en)
Inventor
이노우에히로아키
기무라노리오
왕신밍
마츠모토모리지
가나야마마고토
Original Assignee
가부시키 가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001319839Aexternal-prioritypatent/JP4076335B2/ja
Priority claimed from JP2001337851Aexternal-prioritypatent/JP2003133316A/ja
Priority claimed from JP2001338953Aexternal-prioritypatent/JP2003142487A/ja
Priority claimed from JP2001341051Aexternal-prioritypatent/JP2003142427A/ja
Application filed by 가부시키 가이샤 에바라 세이사꾸쇼filedCritical가부시키 가이샤 에바라 세이사꾸쇼
Publication of KR20040018558ApublicationCriticalpatent/KR20040018558A/ko
Withdrawnlegal-statusCriticalCurrent

Links

Classifications

Landscapes

Abstract

본 발명은 반도체 기판 등의 표면에 설치한 배선용의 미세한 오목부에 구리나 은 등의 도전체를 매립하여 구성한 매립 배선구조를 가지고, 노출배선의 표면을 보호막으로 보호한 반도체장치 및 그 제조방법에 관한 것이다. 본 발명의 반도체장치는, 매립 배선구조를 가지는 반도체장치의 노출배선의 표면에, 표면을 평탄화한 보호막을 형성한 것을 특징으로 한다.

Description

반도체장치와 그 제조방법 및 도금액{SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREFOR, AND PLATING SOLUTION}
반도체장치의 배선형성공정으로서 배선홈 및 콘택트홀에 금속(도전체)을 매립하도록 한 공정(이른바, 상감공정)이 사용되고 있다. 이것은 층간 절연막에 미리 형성한 배선홈이나 콘택트홀에, 알루미늄, 최근에는 구리나 은 등의 금속을 매립한 후, 여분의 금속을 화학적 기계적 연마(CMP)에 의해 제거하여 평탄화하는 공정기술이다.
반도체 기판상에 배선회로를 형성하기 위한 금속재료로서는, 알루미늄 또는 알루미늄합금이 일반적으로 사용되고 있으나, 최근 구리를 사용하는 움직임이 현저해지고 있다. 이것은 구리의 전기저항율은 1.72μΩcm로 알루미늄의 전기저항율보다 40% 가까이 낮기 때문에, 신호 지연현상에 대하여 유리하게 될 뿐만 아니라, 구리의 일렉트로마이그레이션 내성이 현재 사용하는 알루미늄보다 훨씬 높고, 또한 알루미늄의 경우보다도 듀얼 상감공정을 채용하기 쉽기 때문에, 복잡하고 미세한 다층 배선구조를 상대적으로 저렴하게 제조할 수 있는 가능성이 높은 등의 이유에 의한다.
이 종류의 배선에 있어서는, 평탄화후 그 배선의 표면이 외부로 노출되어 있고, 그 위에 매립배선을 형성할 때 예를 들면 다음공정의 층간 절연막형성공정에 있어서의 SiO2형성시의 표면산화나 비어홀을 형성하기 위한 SiO2에칭 등에 있어서, 비어홀 바닥에 노출한 배선의 에칭액이나 레지스트박리 등에 의한 표면 오염이 염려되고 있다.
이 때문에 종래, 표면이 노출되어 있는 배선형성부 뿐만 아니라, 반도체 기판의 전 표면에 SiN 등의 배선 보호막을 형성하여 배선의 에칭액 등에 의한 오염을 방지하는 것이 일반적으로 행하여지고 있었다.
그러나 반도체 기판의 전 표면에 SiN 등의 보호막을 형성하면, 매립 배선구조를 가지는 반도체장치에 있어서는 층간 절연막의 유전율이 상승하여 배선지연을 유발하고, 배선재료로서 구리나 은과 같은 저저항재료를 사용하였다 하여도 반도체장치로서 능력향상을 저해한다.
이 때문에 구리나 은 등의 배선재료와의 접합이 강하고, 또한 비저항 (ρ)이낮은, 예를 들면 무전해 도금에 의하여 얻어지는 Co(코발트) 또는 Co 합금이나, Ni (니켈) 또는 Ni 합금으로 이루어지는 보호막으로 노출배선의 표면을 선택적으로 덮어 배선을 보호하는 것이 제안되어 있다. 특히 무전해 도금에 의하여 얻어지는 Co-W-B, Co-W-P 등의 Co-W 합금으로 이루어지는 보호막으로 배선의 표면을 선택적으로 덮음으로써 배선의 표면 오염, 나아가서는 열확산을 방지할 수 있다.
그러나 예를 들면 도 31에 나타내는 바와 같이 SiO2로 이루어지는 절연막(2)의 내부에 형성한 배선용 홈(4)의 내부에, 예를 들면 구리를 매립하고, CMP 처리를 실시하여 구리배선(8)을 형성하고, 이 구리배선(8)의 노출 표면에 무전해 도금에 의하여 예를 들면 Ni-B로 이루어지는 보호막(20)을 선택적으로 형성하여 구리배선 (8)의 노출 표면을 보호하면, 이 보호막(20)의 막두께를 균일하게 하는 것이 곤란하여, 보호막(20)의 막두께의 불균일이 커진다. 그리고 이와 같이 보호막(20)의 막두께의 불균일이 크면, 이 위에 층간 절연막을 적층하여 다층 배선화를 도모할 때에 층간 절연막 표면의 충분한 평탄도를 확보할 수 없게 되어 버린다는 문제가 있었다. 또 패턴밀도에 따라 패턴밀도가 큰 곳은 절연막상에 보호막이 돌출되어 버리는 부분이 생기는 문제가 발생하는 케이스도 있었다.
또한 패턴의 밀도나 배선폭에 따라서는, 배선 이외의 절연막상에도 보호막형성용의 도금재가 성막되는 일이 있었다. 예를 들면 절연막의 내부에 형성한 배선용의 오목부에 구리를 매립하여 형성한 구리배선의 경우에는, 구리의 원소레벨이 일반적으로 높고, 특히 패턴이 치밀한 곳에서는 절연막상의 구리콘터미네이션에 의하여 무전해 도금의 도금재가 이 절연막상의 구리에 반응하여 여기에 성막되는 일이 있었다.
여기서 이 종류의 배선 보호막(덮개재)은 일렉트로마이그레이션 내성이 풍부한 것이 요구된다. 일렉트로마이그레이션은 전류가 집중하여 생기는 쥴열에 기인한다고 하고 있으며, 배선 보호막 내의 두께가 얇은부나 핀홀부를 기점으로 발생한다. 이 때문에 이 요구에 따르기 위해서는 부분적인 두께가 얇은부나 핀홀이 생기지 않도록 균일한 막두께로 연속한 예를 들면 50nm 이하, 바람직하게는 10 내지 30nm 정도의 막두께의 박막으로 이루어지는 배선 보호막으로 노출 배선의 표면을 똑같이 덮는 것이 요망된다.
그러나 예를 들면 도 44에 나타내는 바와 같이 SiO2등으로 이루어지는 절연막(10)의 내부에 구리를 매립하여 형성한 구리배선(8)의 표면에 예를 들면 무전해 도금에 의해 얻어지는 Co-W-B 합금으로 이루어지는 50nm 이하의 막두께의 결정질상을 가지는 배선 보호막(박막)(20)을 형성하면, 구리배선(8)을 구성하는 구리는, 복수의 결정배향을 가지는 다결정막이기 때문에, 이 결정배향의 영향을 받아, 예를 들면 면방향(111)의 구리결정(8a)의 위에 면방향(111)의 Co-W-B 합금결정(20a)이, 면방향(222)의 구리결정(8b)의 위에 면방향(222)의 Co-W-B 합금결정(20b)이 각각 성장(에피텍셜성장)한다. 그리고 이들 면방향이 다른 Co-W-B 합금결정(20a, 20b)은, 그 성장속도가 다르고, 이 때문에 균일한 막두께로 또한 연속된 배선 보호막(박박)을 얻는 것이 어렵다는 문제가 있었다.
즉, 구리의 표면에 결정질상을 가지는 배선 보호막(덮개재)를 성장시키면, 이 막은 밑바탕이 되는 구리의 결정면에 정합한 막이 되고, 균일하고도 연속된 막이 얻어지지 않게 되어 충분한 일렉트로마이그레이션 내성을 얻을 수 없게 된다.
또한 무전해 도금에 의해 얻어지는 Co 합금 또는 Ni 합금으로 이루어지는 배선 보호막으로 배선의 표면을 선택적으로 덮어 배선을 보호하면, Co 합금이나 Ni 합금은 일반적으로 자성체이고, 배선 보호막의 자성이 반도체특성을 열화시킨다.
또한 무전해 도금에 의해 얻어지는 Co-W-B, Co-W-P 합금 등의 W(텅스텐)를 가지는 보호막(덮개재)으로 매립 배선의 표면을 선택적으로 덮어 배선을 보호하면, 배선의 열확산을 유효하게 방지할 수 있으나(열확산방지효과에 우수하다), 도 55에 나타내는 바와 같이 도금액 중의 W 농도(W 함유율)가 증가하면, 이 W 농도의 증가에 따라 도금속도가 저하하기 때문에, 도금속도가 느리다. 또한 도금막의 막두께가 밑바탕(배선)의 막질의 상태에 민감하게 영향을 받아, 예를 들면 결정배향의 차이에 기인하여 도금막의 막두께에 현저한 차이가 생겨, 서브미크론의 배선상에는 도금막이 균일하게 형성되지 않는 일이 있다.
한편, 비정질 Co-B 합금 등의 W를 가지지 않은 Co 합금으로 이루어지는 보호막(덮개재)으로 매립 배선의 표면을 선택적으로 덮어 배선을 보호하면 도금속도가 빠르고, 또한 밑바탕(배선)의 막질의 상태에 영향을 미치는 일 없이, 따라서 서브미크론의 배선상에도 균일한 막두께의 도금막을 형성할 수 있으나, 배선의 열확산을 유효하게 방지할 수 없다(열확산방지효과가 뒤떨어진다).
즉, 보호막으로서 배선의 열확산방지효과가 뛰어난 것을 사용하는 것과, 보호막의 막두께를 일정하게 하는 것을 양립시키는 것이 곤란하다는 문제가 있었다. 여기서 보호막이란, 매립 배선재료의 열확산방지기능을 가지고, 또한 적층배선을 형성할 때의 산화분위기에 있어서 배선재료의 산화방지기능을 가지는 막이며, 또한 내에칭제성이 풍부한 막을 나타낸다.
또, 단독의 구리를 배선재료에 사용하여 형성한 구리배선은, 알루미늄배선에 비하여 일렉트로마이그레이션 내성이나 스트레스마이그레이션 내성이 높으나, 반도체장치의 고속화, 고집적화에 따라 배선으로서의 전기저항율을 크게 하는 일 없이 배선의 일렉트로마이그레이션 내성이나 스트레스마이그레이션 내성을 보다 높이는 것이 요구되고 있다. 또 무전해 도금에 의해 얻어지는 Co 또는 Co 합금막으로 배선의 표면을 선택적으로 덮어 배선을 보호하면, Co 또는 Co 합금은 구리에 비하여 비저항(ρ)이 높고, 이 때문에 더욱 비저항(p)을 내리는 것이 요망되고 있다.
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 반도체 기판 등의 표면에 설치한 배선용의 미세한 오목부에 구리나 은 등의 도전체를 매립하여 구성한 매립 배선구조를 가지고, 노출 배선의 표면을 보호막으로 보호한 반도체장치 및 그 제조방법에 관한 것이다.
본 발명은 또, 반도체 기판 등의 기판의 표면에 설치한 배선용의 미세한 오목부에 도전체를 매립하여 매립 배선을 구성하거나, 이와 같이 하여 형성한 배선의 표면을 보호하는 보호막을 형성하거나 하는 데 사용되는 도금액에 관한 것이다.
도 1a 내지 도 1c는 반도체장치에 있어서의 구리배선형성예의 CMP 처리까지를 공정순으로 나타내는 도,
도 2a 내지 도 2c는 본 발명의 실시형태의 반도체장치에 있어서의 구리배선형성예의 CMP 처리후를 공정순으로 나타내는 도,
도 3은 본 발명의 실시형태의 도금방법을 공정순으로 나타내는 블록도,
도 4는 본 발명의 실시형태의 반도체장치의 제조장치의 평면배치도,
도 5는 본 발명의 다른 실시형태의 반도체장치의 제조장치의 평면배치도,
도 6은 도 4 또는 도 5에 나타내는 반도체장치의 제조장치에 있어서의 기판의 플로우도,
도 7은 제 1 도금유닛으로부터의 전기도금장치의 도금처리시에 있어서의 전체를 나타내는 단면도,
도 8은 도 7에 나타내는 전기도금장치의 도금액의 흐름의 상태를 나타내는 도금액 플로우도,
도 9는 도 7에 나타내는 전기도금장치의 비도금시(기판 주고 받음시)에 있어서의 전체를 나타내는 단면도,
도 10은 도 7에 나타내는 전기도금장치의 메인티넌스시에 있어서의 전체를 나타내는 단면도,
도 11은 도 7에 나타내는 전기도금장치의 기판의 주고 받음시에 있어서의 하우징, 가압링 및 기판의 관계의 설명에 붙이는 단면도,
도 12는 도 11의 일부 확대도,
도 13a 내지 도 13d는 도 7에 나타내는 전기도금장치의 도금처리시 및 비도금시에 있어서의 도금액의 흐름의 설명에 붙이는 도,
도 14는 도 7에 나타내는 전기도금장치의 심내기 기구의 확대단면도,
도 15는 도 7에 나타내는 전기도금장치의 급전접점(프로브)을 나타내는 단면도,
도 16은 제 1 도금유닛으로서의 전기도금장치의 다른 예를 나타내는 평면도,
도 17은 도 16의 A-A 선 단면도,
도 18은 도 16에 나타내는 전기도금장치의 기판유지부 및 캐소드부의 단면도,
도 19는 도 16에 나타내는 전기도금장치의 전극 아암부의 단면도,
도 20은 도 16에 나타내는 전기도금장치의 전극 아암부의 하우징을 제외한 평면도,
도 21은 도 16에 나타내는 전기도금장치의 애노드와 도금액 함침재를 나타내는 개략도,
도 22는 제 1 도금유닛 및/또는 제 2 도금유닛으로서 사용되는 무전해 도금 장치의 일례를 나타내는 개략 구성도,
도 23은 제 1 도금유닛 및/또는 제 2 도금유닛으로서 사용되는 무전해 도금 장치의 다른 예를 나타내는 개략 구성도,
도 24는 연마장치의 일례를 나타내는 개략 구성도,
도 25는 구리막 두께 검사유닛에 있어서의 반전기 부근의 개략 정면도,
도 26은 구리막 두께 검사유닛에 있어서의 반전 아암부분의 평면도,
도 27은 세정유닛의 일례를 나타내는 개략 구성도,
도 28은 어닐링 유닛의 일례를 나타내는 종단 정면도,
도 29는 도 28의 평단면도,
도 30은 구리배선을 보호막으로 보호하고, 다시 CMP로 보호막의 표면을 연마하였을 때의 상태의 SEM 사진을 도면화한 상태를 나타내는 도,
도 31은 구리배선을 보호막으로 보호하였을 때의 상태의 SEM 사진을 도면화한 상태를 나타내는 도,
도 32는 구리배선의 위에 비정질상을 가지는 합금으로 이루어지는 박막을 퇴적시켰을 때의 상태를 모식적으로 나타내는 도,
도 33은 본 발명의 다른 실시형태의 반도체장치를 나타내는 단면도,
도 34는 본 발명의 다른 실시형태의 도금방법을 공정순으로 나타내는 블록도,
도 35는 본 발명의 다른 실시형태의 무전해 도금에 의해 배선 보호막을 형성하는 도금장치의 전체 배치도,
도 36은 본 발명의 또 다른 실시형태의 배선 보호막을 형성하는 도금장치의 평면구성을 나타내는 도,
도 37은 도 36에 나타내는 도금장치 내의 기류의 흐름을 나타내는 도,
도 38은 도 36에 나타내는 도금장치의 각 영역 사이의 공기의 흐름을 나타내는 도,
도 39는 도 36에 나타내는 도금장치를 청정룸 내에 배치한 일례를 나타내는 외관도,
도 40a 및 도 40b는 실시예 2에 의한 도금처리를 실시한 전후의 시료의 SEM사진,
도 41은 실시예 2에 의한 도금처리를 실시한 후에 X선 회절을 행하였을 때의 회절강도와 2θ의 관계를 나타내는 그래프,
도 42a 및 도 42b는 비교예 1에 의한 도금처리를 실시한 전후의 시료의 SEM 사진,
도 43은 비교예 1에 의한 도금처리를 실시한 후에 X선 회절을 행하였을 때의 회절강도와 2θ의 관계를 나타내는 그래프,
도 44는 구리배선의 위에 결정질상을 가지는 합금으로 이루어지는 박막을 퇴적(성장)시켰을 때의 상태를 모식적으로 나타내는 단면도,
도 45a 내지 도 45c는 본 발명의 또 다른 실시형태의 반도체장치에 있어서의 구리배선 형성예의 CMP 처리후를 공정순으로 나타내는 도,
도 46은 본 발명의 또 다른 실시형태의 반도체장치의 제조장치의 평면배치도,
도 47은 본 발명의 또 다른 실시형태의 도금방법을 공정순으로 나타내는 블록도,
도 48은 실시예 3 및 비교예 2, 3에 제공하는 시료의 SEM 사진을 도면화한 도,
도 49는 실시예 3에 의한 처리를 실시한 시료의 SEM사진을 도면화한 도,
도 50은 비교예 2에 의한 처리를 실시한 시료의 SEM 사진을 도면화한 도,
도 51은 비교예 3에 의한 처리를 실시한 시료의 SEM 사진을 도면화한 도,
도 52는 실시예 3에 의한 처리를 실시한 시료의 어닐링 전후의 2차 이온질량분석을 행하였을 때의 데이터를 도면화한 도,
도 53은 비교예 2에 의한 처리를 실시한 시료의 어닐링 전후의 2차 이온질량분석을 행하였을 때의 데이터를 도면화한 도,
도 54는 비교예 3에 의한 처리를 실시한 시료의 어닐링 전후의 2차 이온질량분석을 행하였을 때의 데이터를 도면화한 도,
도 55는 텅스텐(W)을 가지는 Co 합금 도금액에 의해 도금을 행하였을 때의 W 농도와 도금속도와의 관계를 나타내는 그래프,
도 56a 내지 도 56c는 본 발명의 또 다른 실시형태의 반도체장치에 있어서의 구리합금 배선 형성예를 공정순으로 나타내는 도,
도 57a 내지 도 57d는 본 발명의 또 다른 실시형태의 반도체장치의 매립 배선의 노출표면에 구리합금으로 이루어지는 보호막을 선택적으로 형성하여 배선을 보호하도록 한 예를 공정순으로 나타내는 도면이다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 매립 배선의 노출 표면을 덮어 보호하는 보호막의 막두께의 불균일을 개선하여 다층 배선화를 도모할 때에 층간 절연막 표면의 충분한 평탄도를 확보할 수 있도록 한 반도체장치 및 그 제조방법을 제공하는 것을 제 1 목적으로 한다.
본 발명은, 절연막상에 보호막형성용의 도금재가 성막되는 것을 방지하고, 배선의 노출 표면에만 보호막을 선택적으로 형성할 수 있도록 한 반도체장치의 제조방법 및 그 방법을 제공하는 것을 제 2 목적으로 한다.
본 발명은, 매립 배선이 노출된 표면을 균일한 막두께로 연속한 배선 보호막(박막)으로 선택적으로 덮어 배선을 보호할 수 있고, 또 이 배선을 보호하는 배선 보호막이 반도체특성을 열화시키는 일이 없도록 한 반도체장치 및 그 제조방법을 제공하는 것을 제 3 목적으로 한다.
본 발명은, 매립 배선의 표면만을 배선의 열확산방지효과가 뛰어난 일정한 막두께의 보호막으로 선택적으로 덮어 배선의 열확산을 유효하게 방지할 수 있도록 한 반도체장치 및 그 제조방법을 제공하는 것을 제 4 목적으로 한다.
본 발명은, 전기저항율을 크게 하는 일 없이, 일렉트로마이그레이션 내성이나 스트레스마이그레이션 내성을 보다 높인 배선을 형성하거나, 배선의 표면을 선택적으로 덮어 보호할 수 있도록 한 저저항재료로 이루어지는 보호막을 형성하거나 하는 데 사용되는 도금액 및 그 도금액을 사용하여 형성한 반도체장치 및 그 제조방법을 제공하는 것을 제 5 목적으로 한다.
본 발명의 반도체장치는, 매립 배선구조를 가지는 반도체장치의 노출배선의 표면에 표면을 평탄화한 보호막을 선택적으로 형성한 것을 특징으로 한다. 이와 같이 막두께를 균일하게 하는 것이 일반적으로 곤란한 보호막의 표면을 평탄화함으로써 보호막의 막두께의 불균일을 개선하여 돌출부를 제거할 수 있다.
상기 보호막은 예를 들면 Co, Co합금, Ni 또는 Ni 합금 중 1종 이상으로 이루어진다. 이 Co 합금으로서는 예를 들면 Co-W-P, Co-W-B, Co-P, Co-B가 Ni 합금으로서는 예를 들면 Ni-B, Ni-P, Ni-W-P, Ni-W-B를 들 수 있다.
본 발명의 다른 반도체장치는, 매립 배선구조를 가지는 반도체장치의 노출배선의 표면에 비정질상을 가지는 배선 보호막을 선택적으로 형성한 것을 특징으로한다. 이에 의하여 밑바탕이 되는 배선의 결정배향에 영향을 미치지 않고 균일하고도 연속된 비정질상을 가지는 배선 보호막(덮개재)으로 노출배선의 표면을 선택적으로 덮어 배선을 보호할 수 있다. 예를 들면 도 32에 나타내는 바와 같이 SiO2등으로 이루어지는 절연막(10)의 내부에 구리를 매립하여 형성한 배선(구리배선) (8)의 표면에 예를 들면 무전해 도금에 의해 얻어지는 Co-W-B 합금으로 이루어지는 50nm 이하의 막두께의 비정질상을 가지는 배선 보호막(박막)(20)을 형성하면, 가령 구리배선(8)을 구성하는 구리가 복수의 결정배향을 가지는 다결정막이어도 이 결정배향의 영향을 받는 일 없이, 예를 들면 면방향(111)의 구리결정(8a)이나 면방향 (222)의 구리결정(8b)의 위에 Co-W-B 합금(20c)이 똑같이 성장하고, 이것에 의하여 균일한 막두께로 또한 연속된 배선 보호막(박막)(20)을 얻을 수 있다.
상기 배선 보호막은, 예를 들면 Ni합금, Co합금 또는 Cu합금으로 이루어진다. Cu 합금으로서는 Cu-B 합금 등을 들 수 있다. 배선재료로서, 구리, 구리합금, 은 또는 은합금 등의 저저항재료를 사용함으로써 반도체장치의 고속화, 고밀도화를 도모할 수 있다.
본 발명의 또 다른 반도체장치는, 매립 배선구조를 가지는 반도체장치의 노출배선의 표면에 비자성막으로 구성되는 배선 보호막을 선택적으로 형성한 것을 특징으로 한다. 상기한 비정질상을 가지는 배선 보호막은 결정과는 달리 3차원적인 질서를 가지지 않는 아몰퍼스구조를 가지고 있고, 이 아몰퍼스구조의 합금은 일반적으로 비자성(강자성이 생기지 않는다)이다. 이 때문에 배선 보호막을 아몰퍼스구조로 함으로써 각 합금조성으로 배선 보호막을 비자성막으로 할 수 있다.
본 발명의 또 다른 반도체장치는, 매립 배선구조를 가지는 반도체장치의 노출배선의 표면에, 배선의 보호막 성막용 전처리를 실시하고, 이 전처리를 실시한 배선의 표면에 보호막을 선택적으로 형성한 것을 특징으로 한다. 이와 같이 반도체장치의 표면에 예를 들면 배선의 열확산을 방지하는 보호막 성막용 전처리를 실시하고, 예를 들면 밑바탕의 막질을 미리 균일하게 함으로써, 그후 예를 들면 Co-W-B 합금 등의 W를 가지는 열확산방지효과가 뛰어난 보호막(덮개재)을 일정한 막두께로 형성하어 매립 배선의 열확산을 유효하게 방지할 수 있다.
상기 전처리에 의하여 상기 노출배선의 표면에 다음공정에 있어서의 무전해 도금의 촉매의 역활을 하는 시드층을 선택적으로 형성하고, 이 시드층의 표면에 상기 보호막을 선택적으로 형성함으로써 촉매의 역활을 하는 시드층의 표면에, 열확산방지효과가 뛰어난 보호막(덮개재)을 일정한 막두께로 형성할 수 있다.
상기 시드층은 예를 들면 비정질 Co-B 합금으로 이루어지고, 상기 보호막은 예를 들면 비정질 Co-W-B 합금 또는 비정질 Co-W-P 합금으로 이루어진다. 이에 의하여 먼저 밑바탕의 결정배향에 영향을 미치지 않고 균일한 막질의 비정질 Co-B 합금으로 이루어지는 시드층을 균일한 막두께로 형성하고, 이 시드층의 표면에 열확산방지효과가 뛰어난 비정질 Co-W-B, 비정질 Co-W-P 합금 등으로 이루어지는 보호막을 균일한 막두께로 형성할 수 있다.
본 발명의 또 다른 반도체장치는, 기판의 표면에 설치한 배선용의 미세한 오목부 내에 구리와 비고용의 금속으로 이루어지는 구리합금을 매립하여 배선을 형성한 것을 특징으로 한다. 이에 의하여 구리 단독으로 배선을 형성하였을 때에 비하여 전기저항율을 크게 하는 일 없이, 일렉트로마이그레이션 내성과 스트레스마이그레이션 내성을 높인 구리합금으로 이루어지는 배선을 얻을 수 있다. 여기서 구리와 비고용의 금속으로 이루어지는 구리합금이란, 예를 들면 구리-은계의 구리합금 등, 복수의 물질(예를 들면 구리와 은)이 하나의 결정격자를 만드는 일 없이(예를 들면 구리와 은이 서로 섞인 결정이 되는 일 없이), 각 물질의 결정(예를 들면 구리의 결정과 은의 결정)이 혼재하는 것을 말한다.
상기 보호막의 막두께는, 예를 들면 0.1∼500nm의 범위 내에 있다. 상기 구리와 비고용의 금속으로 이루어지는 구리합금으로서는, 예를 들면 구리-은계 합금, 구리-코발트계 합금, 구리-주석계 합금 또는 구리-붕소계 합금을 들 수 있다. 이들 구리합금 중의 구리의 함유율은 일반적으로는 90 내지 90.99at% 이다.
본 발명의 또 다른 반도체장치는, 매립 배선구조를 가지는 반도체장치의 노출배선의 적어도 일부에 구리와 비고용의 금속으로 이루어지는 구리합금으로 이루어지는 보호막을 선택적으로 형성한 것을 특징으로 한다. 이에 의하여 은이나 구리와의 결합력이 강하고, 또한 비저항(ρ)이 낮은 구리와 비고용의 금속으로 이루어지는 구리합금으로 이루어지는 보호막으로 배선의 표면을 선택적으로 덮어 배선을 보호하고, 이것에 의하여 배선저항의 상승을 없앤 반도체장치를 제조할 수 있다.
본 발명의 반도체장치의 제조방법은, 매립 배선구조를 가지는 반도체장치의 노출배선의 표면에, 보호막을 무전해 도금으로 선택적으로 형성하고, 그후 상기 보호막이 형성된 반도체장치의 표면을 평탄화하는 것을 특징으로 한다. 무전해 도금으로 보호막을 형성하면 이 막두께를 균일하게 하는 것이 일반적으로 곤란하나, 이와 같이 무전해 도금후에 보호막의 표면을 평탄화함으로써 보호막의 막두께의 불균일을 개선하여 돌출부를 제거할 수 있다.
예를 들면 매립 배선구조를 가지는 반도체장치의 표면에 설치한 배선용의 오목부에 도전체를 도금에 의해 매립하고, 그 도전체를 열처리하여 상기 반도체장치의 표면을 연마에 의해 평탄하게 하며, 상기 반도체장치의 노출배선의 표면에 무전해 도금에 의해 보호막을 선택적으로 형성하고, 상기 반도체장치의 표면을 연마에 의해 평탄하게 한다. 이 보호막을 형성한 후의 연마는, 예를 들면 산화제 및 숫돌입자를 함유하는 슬러리를 공급하면서, 부직포, 스펀지 또는 발포 우레탄 등의 수지재료 등으로 이루어지는 연마패드를 사용하여 행한다. 이에 의하여 보호막은 산화제에 의해 산화되고 슬러리에 함유된 숫돌입자에 의해 연마된다. 또 미리 숫돌입자를 넣은 숫돌을 사용하여 연마하여도 좋다.
상기 보호막을 무전해 도금으로 선택적으로 형성하기 전에, 필요에 따라 도금 전처리를 행하여도 좋다. 이 도금 전처리로서는, 예를 들면 Pd 촉매를 부여하는 촉매처리나, 노출배선의 표면에 부착된 산화막을 제거하는 산화막제거처리 등을 들 수 있다.
여기서 기판의 표면에 설치한 배선용의 오목부에 도전체를 도금에 의해 매립하여, 이 도전체를 열처리하고, 이 열처리를 실시한 기판의 표면을 연마에 의해 평탄하게 하며, 이 평탄화한 기판의 표면을 세정하고, 이 세정후의 기판의 노출된 배선의 표면에 무전해 도금에 의해 보호막을 선택적으로 형성하도록 하여도 좋고, 이 세정에 있어서 기판 표면의 절연막상의 도전체 콘터미네이션이 5 ×1O5atoms/㎠ 이하가 되도록 절연막 상면을 청정하게 하는 것이 바람직하다. 이에 의하여 이후의 무전해 도금으로 보호막을 선택적으로 형성할 때에 절연막상의 구리 콘터미네이션에 의하여 무전해 도금의 도금재가 이 절연막상의 구리에 반응하여 여기에 성막하는 것을 방지할 수 있다. 여기서 이와 같이 기판 표면을 세정한 때에는 절연막의 상면이 청정한, 예를 들면 5분 이내에 도금을 행하는 것이 바람직하다.
본 발명의 또 다른 반도체장치의 제조방법은, 매립 배선구조를 가지는 반도체장치의 표면에 무전해 도금을 실시하고, 노출배선의 표면에 비정질상을 가지는 배선 보호막을 선택적으로 형성하는 것을 특징으로 한다.
예를 들면 매립 배선구조를 가지는 반도체장치의 표면에 설치한 배선용의 오목부에 도전체를 도금에 의해 매립하고 그 도전체를 열처리하여 상기 반도체장치의 표면을 화학적 기계적 연마에 의해 평탄하게 하고, 상기 반도체장치의 노출배선의 표면에 무전해 도금에 의해 비정질상을 가지는 배선 보호막을 선택적으로 형성한다.
본 발명의 또 다른 반도체장치의 제조방법은, 매립 배선구조를 가지는 반도체장치의 표면에 무전해 도금을 실시하고, 노출배선의 표면에 비자성막으로 구성되는 배선 보호막을 선택적으로 형성하는 것을 특징으로 한다.
예를 들면 매립 배선구조를 가지는 반도체장치의 표면에 설치한 배선용의 오목부에 도전체를 도금에 의해 매립하고, 그 도전체를 열처리하여 상기 반도체장치의 표면과 화학적 기계적 연마에 의해 평탄하게 하고, 상기 반도체장치의 노출배선의 표면에 무전해 도금에 의해 비자성막으로 구성되어 배선 보호막을 선택적으로 형성한다.
본 발명의 또 다른 반도체장치의 제조방법은, 매립 배선구조를 가지는 반도체장치의 노출배선의 표면에 보호막 성막용의 전처리를 선택적으로 실시하고, 이 전처리를 실시한 배선의 표면에, 무전해 도금에 의해 보호막을 선택적으로 형성하는 것을 특징으로 한다.
여기서 상기 전처리에 의해 상기 노출배선의 표면에 Co합금 도금, 예를 들면 Co-W-B나 Co-W-P 도금의 촉매의 역활을 하는 예를 들면 비정질 Co-B 합금으로 이루어지는 시드층을 선택적으로 형성하고, 이 시드층의 표면에 Co-W-B 합금이나 Co-W-P 합금 등으로 이루어지는 보호막을 선택적으로 형성한다.
예를 들면 매립 배선구조를 가지는 반도체장치의 표면에 설치한 배선용의 오목부에 도전체를 도금에 의해 매립하고, 그 도전체를 열처리하여 상기 반도체장치의 표면을 화학적 기계적 연마에 의해 평탄하게 하고, 상기 반도체장치의 노출배선의 표면에 배선 보호막 성막용의 전처리를 실시하고, 이 전처리를 실시한 배선의 표면에 무전해 도금에 의해 보호막을 선택적으로 형성한다.
본 발명의 또 다른 반도체장치의 제조방법은, 기판의 표면에 도금을 실시하여 기판의 표면에 설치한 배선용의 미세한 오목부 내에 구리와 비고용의 금속으로 이루어지는 구리합금을 매립하여 배선을 형성하는 것을 특징으로 한다.
본 발명의 또 다른 반도체장치의 제조방법은, 매립 배선구조를 가지는 반도체장치의 표면에 도금을 실시하여 노출배선의 적어도 일부에 구리와 비고용의 금속으로 이루어지는 구리합금으로 이루어지는 보호막을 선택적으로 형성하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조장치는, 기판의 표면에 설치한 배선용의 오목부에 도전체를 매립하는 제 1 도금유닛과, 이 도전체를 매립한 기판의 표면을 연마하는 제 1 연마유닛과, 이 연마후의 기판에 노출된 배선의 표면에 보호막을 선택적으로 형성하는 제 2 도금유닛과, 이 보호막을 형성한 기판의 표면을 연마하는 제 2 연마유닛을 구비한 것을 특징으로 한다.
기판에 매립한 도전체에 열처리를 실시하는 열처리 유닛을 더욱 가지거나, 제 2 도금유닛으로 배선의 표면에 보호막을 선택적으로 형성하는 것에 앞서, 상기 배선의 표면에 촉매의 역활을 하는 시드층을 선택적으로 형성하는 제 3 도금유닛을 더욱 가지거나 하도록 할 수 있다.
또한, 제 1 연마유닛으로 평탄화한 기판의 표면을 세정하는 세정유닛을 구비하고, 이 세정유닛으로 기판의 표면을 상기 표면의 절연막상의 도전체 콘터미네이션이 5 ×1O5atoms/㎠ 이하가 되도록 세정하는 것이 바람직하다.
본 발명의 상기 구리와 비고용의 금속으로 이루어지는 구리합금을 도금하는 데 사용되는 도금액은 구리이온, 구리와 비고용의 금속으로 이루어지는 구리합금을 얻는 금속의 금속이온, 착화제 및 알칼리금속을 함유하지 않은 환원제를 가지는 것을 특징으로 한다. 이 도금액을 사용하여 도금을 행함으로써 구리와 거의 동등한 전기 저항율을 가지고, 또한 구리에 비하여 일렉트로마이그레이션 내성과 스트레스마이그레이션 내성이 높은 구리와 비고용의 금속으로 이루어지는 구리합금으로 이루어지는 도금막을 얻을 수 있다.
상기 금속이온은, 예를 들면 은 이온, 코발트이온 또는 주석이온이다. 상기 환원제는 예를 들면 알킬아민보란이고, 이와 같이 환원제로서 나트륨을 함유하고 있지 않은 알킬아민보란을 사용함으로써, 반도체장치의 알칼리금속에 의한 오염을 방지할 수 있다. 알킬아민보란으로서는 예를 들면 디메틸아민보란, 디에틸아민보란이나 트리메틸아민보란 등을 들 수 있다.
안정제로서의 황화합물, 질소화합물 또는 중금속화합물의 1종 또는 2종 이상, 또는 계면활성제의 적어도 한쪽을 더 가지도록 하여도 좋다.
알칼리금속을 함유하지 않은 pH 조정제를 사용하여 pH를 5 내지 14로 조정하는 것이 바람직하고, 이와 같이 알칼리금속을 함유하지 않은 pH 조정제를 사용하여 pH를 조정함으로써, 도금액 중에 나트륨 등이 함유되는 것을 방지할 수 있다. 이 pH 조정제로서는 예를 들면 암모니아수 또는 수산화 테트라메틸암모늄(TMAH)을 들수 있다. 도금액의 pH는 7 내지 13인 것이 바람직하다.
이하, 본 발명의 실시형태에 대하여 설명한다.
도 1a 내지 도 1c는, 반도체장치에 있어서의 구리배선 형성예를 공정순으로 나타낸다. 도 1a에 나타내는 바와 같이 반도체소자를 형성한 반도체 기재(1)상의 도전층(1a) 위에 예를 들면 SiO2로 이루어지는 절연막(2)을 퇴적하고, 이 절연막 (2)의 내부에 예를 들면 리소그래피·에칭기술에 의해 콘택트홀(3)과 배선용 홈(4)을 형성하고, 그 위에 Ta 또는 TaN 등으로 이루어지는 배리어층(5), 다시 그 위에 전해도금의 급전층으로서의 구리시드층(6)을 스패터링 등에 의해 형성한다.
그리고 도 1b에 나타내는 바와 같이 반도체 기판(W)의 표면에 구리도금을 실시함으로써 반도체 기판(W)의 콘택트홀(3) 및 홈(4) 내에 구리를 충전시킴과 동시에, 절연막(2)상에 구리층(7)을 퇴적시킨다. 그후 화학적 기계적 연마(CMP)에 의하여 절연막(2)상의 구리층(7) 및 배리어층(5)을 제거하고, 콘택트홀(3) 및 배선용 홈(4)에 충전시킨 구리층(7)의 표면과 절연막(2)의 표면을 거의 동일 평면으로 한다. 이에 의하여 도 1c에 나타내는 바와 같이 절연막(2)의 내부에 구리 시드층(6)과 구리층(7)으로 이루어지는 배선(구리배선)(8)을 형성한다.
본 발명의 반도체장치는 상기한 바와 같이 하여 기판(W)에 형성한 배선(8)의 노출 표면을 도 2a 내지 도 2c에 나타내는 바와 같이 보호막(20)으로 선택적으로 덮어 보호하고, 다시 CMP 처리를 실시하여 보호막(20)의 표면을 평탄화한 후, 기판 (W)의 표면에 예를 들면 SiO2나 SiOF 등의 절연막(22)을 적층하여 다층 배선구조를 구성하도록 하고 있다. 이때의 공정의 일부를 도 3에 나타낸다. 이 예에서는 우선 예를 들면 전기도금에 의해 구리의 매립을 행하여 세정 ·건조시킨 후, 필요에 따라 열처리(어닐링)를 행하여 CMP 처리하고, CMP 처리후의 기판(W)를 세정한다. 그리고 예를 들면 Pd 촉매를 부여하는 촉매처리 등의 도금 전처리를 행한 후, 기판 (W)의 표면에 무전해 도금을 실시하여 도 2a에 나타내는 바와 같이 배선(8)의 외부로의 노출표면에 예를 들면 Co 합금으로 이루어지는 보호막(20)을 선택적으로 형성한다. 그리고 기판을 세정하여 건조시킨 후, 도 2b에 나타내는 바와 같이 기판(W)의 표면에 CMP 처리를 실시하여 보호막(20)의 표면을 평탄화한다. 다음에 기판을 세정하여 건조시킨 후, 도 2c에 나타내는 바와 같이 이 위에 절연막(22)을 퇴적시킨다.
이와 같이 배선(8)의 노출표면을 보호막(20)으로 선택적으로 덮음으로써 배선(8)을 보호할 수 있다. 또한 무전해 도금으로 보호막(20)을 형성하면, 이 막두께를 균일하게 하는 것이 일반적으로 곤란하나, 이와 같이 무전해 도금 후에 보호막(20)의 표면을 CMP 처리로 평탄화함으로써 보호막(20)의 막두께의 불균일을 개선하고, 이에 의하여 이 위에 퇴적시킨 절연막(22) 표면의 충분한 평탄도를 확보할 수 있다.
여기서 CMP 후의 세정에 있어서, 도 1c에 나타내는 절연막(2)상의 구리콘터미네이션이 5 ×1O5atoms/㎠ 이하가 되도록 기판(W)의 표면을 청정하게 세정하는 것이 바람직하다. 이와 같이 절연막(2)상의 구리콘터미네이션을 5 ×1O5atoms/㎠이하로 떨어뜨림으로써 이후의 무전해 도금으로 보호막(20)을 선택적으로 형성할 때에 절연막(2)상의 구리콘터미네이션에 의하여 무전해 도금의 도금재가 이 절연막 (2)상의 구리에 반응하여 여기에 성막하여 버리는 것을 방지할 수 있다. 즉, 구리의 표면에 무전해 도금을 실시하는 경우, 촉매공정인지의 여부에 상관없이 도금재가 구리의 원소에 반응하여 성막되나, 절연막(2)의 상면으로부터 구리를 제거함으로써 절연막상에서 도금재가 구리와 반응하여 성막하는 것을 방지할 수 있다. 이와 같이 기판(W)의 표면을 청정하게 세정하였을 때에는 절연막(2)의 상면이 청정한 예를 들면 5분 이내에 무전해 도금을 행하는 것이 바람직하다.
또한 보호막(20)을 선택적으로 형성할 때, 배선 패턴의 집적밀도에 의해 영향을 받는 경우가 있다. 즉, 배선 패턴의 소홀한 부분은 배선 패턴이 치밀한 부분보다 막이 부착되기 어렵기 때문에, 배선 패턴이 소홀한 부분에 보호막(20)을 충분히 형성하고자 하면 배선 패턴이 치밀한 부분에는 보호막(20)이 두껍게 형성되나, 그때 노출된 배선(8)의 표면뿐만 아니라, 절연막(2)의 표면에도 보호막(20)이 형성되는 경우가 있다. 이와 같은 경우에도 노출된 배선(8)의 표면에 형성된 보호막 (20)뿐만 아니라 절연막(2)의 표면에 형성된 보호막(20)도 동시에 CMP 처리로 평탄화 하여 보호막(20)의 불균일을 개선할 수 있다. 평탄화는 보호막(20)이 약간 절연막 (2)의 표면으로부터 솟아있는 상태에서 멈추어도 좋으나, 절연막(2)의 표면과 같아질 때까지 평탄화한 쪽이 이 위에 퇴적시키는 절연막(22) 표면의 충분한 평탄도를 확보하기 쉽다.
여기서, 본 예에서는 보호막(20)으로서 Co-W-P 합금을 사용하고 있다. 즉 기판(W)을 예를 들면 PdCl2+ HCl의 용액에 1분간 침지시켜 팔라듐촉매를 부여하는 도금 전처리를 실시하고, 그런 다음 코발트이온, 착화제, pH 완충제, pH 조정제, 환원제 및 텅스텐을 함유하는 화합물을 함유한 도금액에 기판(W)의 표면을 침지시킴으로써 보호막(Co-W-P 합금층)(20)을 형성하고 있다.
이 도금액에는 필요에 따라 안정제로서의 중금속화합물 또는 황화합물의 1종또는 2종 이상, 또는 계면활성제의 적어도 한쪽이 첨가되고, 또 수산화나트륨 등의 pH 조정제를 사용하여 pH가 예를 들면 10으로 조정되어 있다. 도금액의 온도는 예를 들면 90℃ 이다.
도금액의 코발트이온의 공급원으로서는 예를 들면 황산코발트, 염화코발트, 아세트산코발트 등의 코발트염을 들 수 있다. 착화제로서는 예를 들면 아세트산 등의 카르본산 및 그것들의 염, 주석산, 구연산 등의 옥시카르본산 및 그것들의 염, 글리신 등의 아미노카르본산 및 그것들의 염을 들 수 있다. 또 그것들은 단독으로 사용하여도 좋고, 2종 이상 병용하여도 좋다.
pH 완충제로서는 예를 들면 황산암모늄, 염화암모늄, 붕산 등을 들 수 있다. 환원제로서는 차아인산나트륨 등을 들 수 있다. 텅스텐을 함유하는 화합물로서는 예를 들면 텅스텐산 및 그것들의 염, 또는 텅스토인산[예를 들면, H3(PW12P40)· nH2O) 등의 헤테로폴리산 및 그것들의 염 등을 들 수 있다.
또한 본 예에서는 보호막(20)으로서 Co-W-P 합금을 사용하고 있으나, Co 단체, Co-W-B 합금, Co-P 합금 또는 Co-B 합금 등을 사용하여도 좋다.
또, 보호막(20)으로서 Ni-B 합금을 사용하여도 좋다. 즉 니켈이온, 니켈이온의 착화제, 니켈이온의 환원제로서의 알킬아민보란 또는 붕소화수소화합물 및 암모니아이온을 함유하고, pH를 예를 들면 8 내지 12로 조정한 무전해 도금액을 사용하고, 이 도금액에 기판(W)의 표면을 침지시킴으로써 보호막(Ni-B 합금층)(20)을 형성하여도 좋다. 도금액의 온도는 예를 들면 50 내지 90℃, 바람직하게는 55 내지 75℃ 이다.
여기서 니켈이온의 착화제로서는 예를 들면 사과산이나 글리신 등을 들 수 있고, 붕소화수소화합물로서는 예를 들면 NaBH4를 들 수 있다. 또한 보호막(20)으로서 Ni단체, Ni-P합금, Ni-W-B 또는 Ni-W-P 합금 등을 사용하여도 좋다.
또, 배선재료로서 구리를 사용한 예를 나타내고 있으나, 구리 외에 구리합금, 은 및 은합금 등을 사용하여도 좋다.
도 4는 본 발명의 실시형태의 반도체장치의 제조장치의 전체구성을 나타내는 평면배치도이다. 이 제조장치는 전체가 장방형을 이루는 바닥상의 공간의 한쪽 끝측에 제 1 연마유닛(24a)과 제 2 연마유닛(24b)이 좌우로 대향하여 배치되고, 다른쪽 끝측에 각각 반도체 웨이퍼 등의 기판(W)을 수납하는 기판 카세트(26a, 26b)를 탑재하는 1쌍의 로드 ·언로드부가 배치되어 있다. 그리고 연마유닛(24a, 24b)과 로드 ·언로드부를 연결하는 선상에 2대의 반송로봇(28a, 28b)이 배치되어 있다. 또한 반송라인을 따른 한쪽측에는 구리 매립용의 제 1 도금유닛(30), 반전기를 구비한 구리막 두께 검사유닛(32) 및 반전기를 구비한 도금 전처리유닛(34)이 배치되고, 다른쪽측에는 린스 ·건조장치(36), 보호막형성용 제 2 도금유닛(38) 및 롤스 펀지를 구비한 세정유닛(39)이 배치되어 있다. 연마유닛(24a, 24b)의 반송라인측에는 기판(W)을 연마유닛(24a, 24b) 사이에서 주고 받는 상하이동 자유로운 푸셔 (42)가 설치되어 있다.
여기서 도 5에 나타내는 바와 같이 예를 들면 제 1 도금유닛(30)에 인접한위치에 어닐링 유닛(열처리 유닛)(814)을 배치함으로써, 제 1 도금유닛(30)에 의한 도전체(구리)의 매립, 어닐링 유닛(814)에 의한 도전체(구리)의 열처리(어닐) 및 연마유닛(24a 또는 24b)에 의한 연마작업을 연속하여 행할 수 있다.
도 7 내지 도 15는, 도 4 및 도 5에 구비되어 있는 제 1 도금유닛(30)을 구성하는 전기도금장치를 나타낸다. 이 도금유닛(전기도금장치)(30)은 도 7에 나타내는 바와 같이 대략 원통형상으로 내부에 도금액(45)을 수용하는 도금처리조 (46)와, 이 도금처리조(46)의 위쪽에 배치되어 기판(W)을 유지하는 헤드부(47)로 주로 구성되어 있다. 또한 도 7은 헤드부(47)로 기판(W)을 유지하여 도금액(45)의 액면을 상승시킨 도금위치에 있을 때의 상태를 나타내고 있다.
상기 도금처리조(46)에는 위쪽으로 개방하고, 애노드(48)를 바닥부에 배치한 도금실(49)을 가지고, 이 도금실(49) 내에 도금액(45)을 보유하는 도금조(50)가 구비되어 있다. 도금조(50)의 안 둘레벽에는 도금실(49)의 중심을 향하여 수평으로 돌출하는 도금액 분출노즐(53)이 원주방향을 따라 등간격으로 배치되고, 이 도금액분출노즐(53)은 도금조(50)의 내부를 상하로 연장하는 도금액 공급로에 연통되어 있다.
또한 본 예에서는 도금실(49) 내의 애노드(48)의 위쪽위치에 예를 들면 3mm 정도의 다수의 구멍을 설치한 펀치플레이트(220)가 배치되고, 이에 의하여 애노드 (48)의 표면에 형성된 블랙필름이 도금액(45)에 의하여 감아 올려져 흘러 나오는 것을 방지하도록 되어 있다.
또 도금조(50)에는 도금실(49) 내의 도금액(45)을 상기 도금실(49)의 바닥부둘레 가장자리로부터 뽑아 내는 제 1 도금액 배출구(57)와, 도금조(50)의 상단부에 설치한 둑부재(58)를 흘러 넘친 도금액(45)을 배출하는 제 2 도금액 배출구(59)와, 이 둑부재(58)를 흘러 넘치기 전의 도금액(45)을 배출하는 제 3 도금액 배출구 (120)가 설치되고, 다시 둑부재(58)의 하부에는 도 13a 내지 도 13c에 나타내는 바와 같이 소정간격마다 소정폭의 개구(222)가 설치되어 있다.
이에 의하여 도금처리시에 있어서, 공급 도금량이 클 때에는 도금액을 제 3도금액 배출구(120)로부터 외부로 배출함과 동시에, 도 13a에 나타내는 바와 같이둑부재(58)를 흘러 넘치게 하고, 다시 개구(222)를 통과시켜 제 2 도금액 배출구 (59)로부터도 외부로 배출한다. 또 도금처리시에 있어서, 공급도금량이 작을 때에는 도금액을 제 3 도금액 배출구(120)로부터 외부로 배출함과 동시에 도 13b에 나타내는 바와 같이 개구(222)를 통과시켜 제 2 도금액 배출구(59)로부터도 외부로 배출하고, 이에 의하여 도금량의 대소에 용이하게 대처할 수 있게 되어 있다.
또한 도 13d에 나타내는 바와 같이 도금액 분출노즐(53)의 위쪽에 위치하여 도금실(49)과 제 2 도금액 배출구(59)를 연통하는 액면제어용 관통구멍(224)이 원주방향을 따른 소정의 피치로 설치되고, 이것에 의하여 비도금시에 도금액을 관통구멍(224)을 통과시켜 제 2 도금액 배출구(59)로부터 외부로 배출함으로써 도금액의 액면을 제어하도록 되어 있다. 또한 이 관통구멍(224)은 도금처리시에 오리피스와 같은 역활을 하여, 여기로부터 흘러 나오는 도금액의 양이 제한된다.
도 8에 나타내는 바와 같이 제 1 도금액 배출구(57)는 도금액 배출관(60a)을 거쳐 리저버(226)에 접속되고, 이 도금액 배출관(60a)의 도중에 유량조정기(61a)가장착되어 있다. 제 2 도금액 배출구(59)와 제 3 도금액 배출구(120)는 도금조(50)의 내부에서 합류한 후, 도금액 배출관(60b)을 거쳐 직접 리저버(226)에 접속되어 있다.
이 리저버(226)에 들어 간 도금액(45)은, 리저버(226)로부터 펌프(228)에 의해 도금액 조정탱크(40)로 들어 간다. 이 도금액 조정탱크(40)에는 온도조절기 (230)나, 샘플액을 인출하여 분석하는 도금액 분석유닛(232)이 부설되어 있고, 단일 펌프(234)의 구동에 따라 도금액 조정탱크(40)로부터 필터(236)를 통하여 도금액(45)이 도금유닛(30)의 도금액 분출노즐(53)에 공급되도록 되어 있다. 이 도금액 조정탱크(40)로부터 도금유닛(30)으로 연장되는 도금액 공급관(55)의 도중에 2차측의 압력을 일정하게 하는 제어밸브(56)가 구비되어 있다.
도 7로 되돌아가 도금실(49) 내부의 주변 근방에 위치하고, 그 도금실(49) 내의 도금액(45)의 상하로 분리된 위쪽의 흐름으로 도금액면의 중앙부를 위쪽으로 밀어 올려 아래쪽의 흐름을 원활하게 함과 동시에, 전류밀도의 분포를 보다 균일하게 되도록 한 연직 정류링(62)과 수평 정류링(63)이 상기 수평 정류링(63)의 바깥 둘레 끝을 도금조(50)에 고착하여 배치되어 있다.
한편 헤드부(47)에는 회전 자유로운 아래쪽으로 개구한 바닥이 있는 원통형상으로 둘레벽에 개구(94)를 가지는 하우징(70)과, 하단에 가압링(240)을 설치한 상하이동 자유로운 가압로드(242)가 구비되어 있다. 하우징(70)의 하단에는 도 11및 도 12에 나타내는 바와 같이 안쪽으로 돌출하는 링형상의 기판 유지부(72)가 설치되고, 이 기판 유지부(72)에 안쪽으로 돌출하고, 상면의 선단이 위쪽으로 첨탑형상으로 돌출하는 링형상의 시일재(244)가 설치되어 있다. 또한 이 시일재(244)의 위쪽에 캐소드전극용 접점(76)이 배치되어 있다. 또 기판 유지부(72)에는 수평방향에 바깥쪽으로 연장되고, 또한 바깥쪽을 향하여 위쪽으로 경사져 연장되는 공기뽑기구멍(75)이 원주방향을 따라서 등간격으로 설치되어 있다.
이에 의하여 도 9에 나타내는 바와 같이 도금액(45)의 액면을 내린 상태에서 도 11 및 도 12에 나타내는 바와 같이 기판(W)을 흡착핸드(H) 등으로 유지하여 하우징(70)의 내부에 넣어 기판 유지부(72)의 시일재(244)의 상면에 탑재하고, 흡착 핸드(H)를 하우징(70)으로부터 뽑아 낸 후, 가압링(240)을 하강시킨다. 이에 의하여 기판(W)의 둘레 가장자리부를 시일재(244)와 가압링(240)의 하면에서 끼워 유지하여 기판(W)을 유지하고, 또한 기판(W)을 유지하였을 때에 기판(W)의 하면과 시일재(244)가 압접하여 여기를 확실하게 시일하고, 동시에 기판(W)과 캐소드전극용 접점(76)이 통전하도록 되어 있다.
도 7로 되돌아가 하우징(70)은 모터(246)의 출력축(248)에 연결되어 모터 (246)의 구동에 의해 회전하도록 구성되어 있다. 또 가압로드(242)는 모터(246)를 둘러 싸는 지지체(250)에 고정된 가이드부착 실린더(252)의 작동에 의해 상하이동하는 슬라이더(254)의 하단에 베어링(256)을 거쳐 회전 자유롭게 지지한 링형상의 지지 플레임(258)의 원주방향을 따른 소정위치에 늘어뜨려 설치되고, 이에 의하여 실린더(252)의 작동에 의해 상하이동하고, 또한 기판(W)을 유지하였을 때에 하우징 (70)과 일체로 회전하도록 되어 있다.
지지체(250)는 모터(260)의 구동에 따라 회전하는 볼나사(261)와 나사결합하여 상하이동하는 슬라이드베이스(262)에 설치되고, 다시 상부 하우징(264)으로 둘러 싸여 모터(260)의 구동에 따라 상부 하우징(264)과 함께 상하이동하도록 되어 있다. 또 도금조(50)의 상면에는 도금처리시에 하우징(70)의 주위를 둘러 싸는 하부 하우징(257)이 설치되어 있다.
이에 의하여 도 10에 나타내는 바와 같이 지지체(250)와 상부 하우징(264)을 상승시킨 상태에서 메인티넌스를 행할 수 있도록 되어 있다. 또 둑부재(58)의 안 둘레면에는 도금액의 결정이 부착되기 쉬우나, 이와 같이 지지체(250)와 상부 하우징(264)을 상승시킨 상태에서 다량의 도금액을 흘려 둑부재(58)를 흘러 넘치게 함으로써 둑부재(58)의 안 둘레면에의 도금액의 결정의 부착을 방지할 수 있다. 또도금조(50)에는 도금처리시에 흘러 넘치는 도금액의 위쪽을 덮는 도금액 비산방지 커버(50b)가 일체로 설치되어 있으나, 이 도금액 비산방지커버(50b)의 하면에, 예를 들면 HIREC(NTT 어드밴스테크놀로지사 제품) 등의 초발수재를 코팅함으로써 여기에 도금액의 결정이 부착되는 것을 방지할 수 있다.
하우징(70)의 기판 유지부(72)의 위쪽에 위치하여 기판(W)의 심내기를 행하는 기판 심내기 기구(270)가, 본 예에서는 원주방향을 따른 4개소에 설치되어 있다. 도 14는 이 기판 심내기 기구(270)의 상세를 나타내는 것으로, 이것은 하우징 (70)에 고정한 도어형의 브래킷(272)과, 이 브래킷(272) 내에 배치한 위치결정블록 (274)을 가지고, 이 위치결정블록(274)은, 그 상부에 있어서 브래킷(272)에 수평방향으로 고정한 선회축(276)을 거쳐 요동 자유롭게 지지되고, 또한 하우징(70)과 위치결정블록(274)과의 사이에 압축코일스프링(278)이 장착되어 있다. 이에 의하여위치결정블록(274)은, 압축코일스프링(278)을 거쳐 선회축(276)을 중심으로 하부가 안쪽으로 돌출하도록 가세되고, 그 상면(274a)이 스토퍼로서의 역활을 하여 브래킷 (272)의 상부 하면(272a)에 맞닿음으로써 위치결정블록(274)의 움직임이 규제되도록 되어 있다. 또한 위치결정블록(274)의 내면은 위쪽을 향하여 바깥쪽으로 넓어지는 테이퍼면(274b)으로 되어 있다.
이에 의하여 예를 들면 반송로봇 등의 흡착핸드로 기판을 유지하여 하우징 (70) 내로 반송하고, 그 기판을 기판 유지부(72)의 위에 탑재하였을 때에 기판의 중심이 기판 유지부(72)의 중심으로부터 어긋나 있으면 압축코일스프링(278)의 탄성력에 저항하여 위치결정블록(274)이 바깥쪽으로 회동하여 반송로봇 등의 흡착핸드에 의한 파지를 해제하면 압축코일스프링(278)의 탄성력에 의해 위치결정블록 (274)이 원래의 위치로 복귀함으로써 기판의 심내기를 행할 수 있게 되어 있다.
도 15는 캐소드전극용 접점(76)의 캐소드 전극판(208)에 급전하는 급전접점 (프로브)(77)을 나타내는 것으로, 이 급전접점(77)은 플런저로 구성되어 있음과 동시에, 캐소드 전극판(208)에 도달하는 원통형상의 보호체(280)로 포위되어 도금액으로부터 보호되어 있다.
다음에 이 제 1 도금유닛(전기도금장치)(30)에 의한 도금처리에 대하여 설명한다.
먼저, 도금유닛(30)에 기판을 주고 받을 때에는 도 4 및 도 5에 나타내는 반송로봇(28b)의 흡착핸드와 그 핸드로 표면을 밑을 향하게 하여 흡착유지한 기판(W)과 하우징(70)의 개구(94)로부터 이 내부에 삽입하고, 흡착핸드를 아래쪽으로 이동시킨 후, 진공흡착을 해제하여 기판(W)을 하우징(70)의 기판 유지부(72)상에 탑재하고, 그런 다음, 흡착핸드를 상승시켜 하우징(70)으로부터 뽑아 낸다. 다음에 가압링(240)을 하강시켜 기판(W)의 둘레 가장자리부를 기판 유지부(72)와 가압링 (240)의 하면에서 끼워 유지하여 기판(W)을 유지한다.
그리고 도금액 분출노즐(53)로부터 도금액(45)을 분출시키고, 동시에 하우징 (70)과 그것에 유지된 기판(W)을 중간속도로 회전시켜 도금액(45)이 소정의 양까지 가득 차게 되고, 또한 수초 경과하였을 때에 애노드(48)를 양극, 기판 처리면을 음극으로 하여 도금전류를 흘려 전해도금을 행한다.
통전을 종료한 후, 도 13d에 나타내는 바와 같이 도금액 분출노즐(53)의 위쪽에 위치하는 액면제어용 관통구멍(224)으로부터만 도금액이 외부로 유출하도록 도금액의 공급량을 감소시키고, 이에 의하여 하우징(70) 및 그것에 유지된 기판(W)을 도금액면상으로 노출시킨다. 이 하우징(70)과 그것에 유지된 기판(W)이 액면보다 위에 있는 위치에서 고속(예를 들면, 500 내지 800 min-1)으로 회전시켜 도금액을 원심력에 의해 액떨굼한다. 액떨굼이 종료된 후, 하우징(70)이 소정의 방향을 향하도록 하우징(70)의 회전을 정지시킨다.
하우징(70)이 완전히 정지한 후, 가압링(240)을 상승시킨다. 다음에 반송 로봇(28b)의 흡착핸드를 흡착면을 밑을 향하게 하여 하우징(70)의 개구(94)로부터 이 내부에 삽입하고, 흡착핸드가 기판을 흡착할 수 있는 위치로까지 흡착핸드를 하강시킨다. 그리고 기판을 흡착핸드에 의해 진공흡착하여 흡착핸드를 하우징(70)의개구(94)의 상부위치로까지 이동시켜 하우징(70)의 개구(94)로부터 흡착핸드와 그것에 유지된 기판을 인출한다.
이 도금유닛(30)에 의하면 핸드부(47)의 기구적인 간소화 및 콤팩트화를 도모하고, 또한 도금처리조(46) 내의 도금액(45)의 액면이 도금시 액면에 있을 때에 도금처치를 기판을 주고 받을 때 액면에 있을 때에 기판의 물떨굼과 주고 받음을 행하고, 또한 애노드(48)의 표면에 생성된 블랙필름의 건조나 산화를 방지할 수 있다.
도 16 내지 도 21은 제 1 도금유닛(30)을 구성하는 다른 전기도금장치를 나타낸다. 이 도금장치(전기도금장치)(30)에는 도 16에 나타내는 바와 같이, 도금 처리 및 그 부대처리를 행하는 기판처리부(2-1)가 설치되고, 이 기판처리부(2-1)에 인접하여 도금액을 모으는 도금액 트레이(2-2)가 배치되어 있다. 또 회전축(2-3)을 중심으로 요동하는 요동아암(2-4)의 선단에 유지되어, 기판처리부(2-1)와 도금액 트레이(2-2)의 사이를 요동하는 전극부(2-5)를 가지는 전극 아암부(2-6)가 구비되어 있다.
또한 기판처리부(2-1)의 옆쪽에 위치하여 프리코팅 ·회수아암(2-7)과, 순수나 이온수 등의 약액, 또한 기체 등을 기판을 향하여 분사하는 고정노즐(2-8)이 배치되어 있다. 본 예에서는 3개의 고정노즐(2-8)이 배치되고, 그 중 1개를 순수 공급용에 사용하고 있다. 기판처리부(2-1)는, 도 17 및 도 18에 나타내는 바와 같이 도금면을 위로 하여 기판(W)을 유지하는 기판유지부(2-9)와, 이 기판유지부(2-9)의 위쪽에서 상기 기판유지부(2-9)의 둘레 가장자리부를 둘러 싸도록 배치된 캐소드부(2-10)가 구비되어 있다. 또한 기판유지부(2-9)의 주위를 둘러싸 처리 중에 사용하는 각종 약액의 비산을 방지하는 바닥이 있는 원통형상의 컵(2-11)이, 에어실린더(2-12)를 거쳐 상하이동 자유롭게 배치되어 있다.
여기서 기판유지부(2-9)는, 에어실린더(2-12)에 의해 아래쪽의 기판 주고 받음위치(A)와, 위쪽의 도금위치(B)와, 이들의 중간의 전처리 ·세정위치(C) 사이를 승강하도록 되어 있다. 또 기판유지부(2-9)는, 회전모터(2-14) 및 벨트(2-15)를 거쳐 임의의 가속도 및 속도로 상기 캐소드부(2-10)와 일체로 회전하도록 구성되어 있다. 이 기판 주고 받음위치(A)에 대향하여 전기도금장치의 프레임 측면의 반송 로봇(28a)(도 4 및 도 5참조)측에는 기판 반출입구(도시 생략)가 설치되고, 기판유지부(2-9)가 도금위치(B)까지 상승하였을 때에 기판유지부(2-9)로 유지된 기판(W)의 둘레 가장자리부에 하기의 캐소드부(2-10)의 시일부재(2-16)와 캐소드전극(2-17)이 맞닿게 되어 있다. 한편 컵(2-11)은 그 상단이 상기 기판 반출입구의 아래쪽에 위치하고 도 18의 가상선으로 나타내는 바와 같이 상승하였을 때에 캐소드부 (2-10)의 위쪽에 도달하도록 되어 있다.
기판유지부(2-9)가 도금위치(B)까지 상승하였을 때에 이 기판유지부(2-9)로 유지한 기판(W)의 둘레 가장자리부에 캐소드전극(2-17)이 가압되어 기판(W)에 통전된다. 이와 동시에 시일부재(2-16)의 안 둘레 끝부가 기판(W)의 둘레 가장자리 상면에 압접하고, 여기를 수밀적으로 시일하여 기판(W)의 상면에 공급되는 도금액이 기판(W)의 끝부로부터 새어 나오는 것을 방지함과 동시에, 도금액이 캐소드전극(2-17)을 오염하는 것을 방지하고 있다.
전극 아암부(2-6)의 전극부(2-5)는, 도 19에 나타내는 바와 같이 요동아암 (2-4)의 자유단에 하우징(2-18)과, 이 하우징(2-18)의 주위를 둘러 싸는 중공의 지지 플레임(2-19)과 하우징(2-18)과 지지 플레임(2-19)으로 둘레 가장자리부를 끼워 유지하여 고정한 애노드(2-20)를 가지고 있다. 애노드(2-20)는 하우징(2-18)의 개구부를 덮고 있고, 하우징(2-18)의 내부에는 흡인실(2-21)이 형성되어 있다. 그리고 흡인실(2-21)에는 도 20 및 도 21에 나타내는 바와 같이 도금액을 도입 배출하는 도금액 도입관(2-28) 및 도금액 배출관(도시 생략)이 접속되어 있다. 또한 애노드(2-20)에는 그 전면에 걸쳐 상하로 연통되는 다수의 통기구멍(2-20b)이 설치되어 있다.
본 예에 있어서는, 애노드(2-20)의 하면에 그 애노드(2-20)의 전면을 덮는 보수성 재료로 이루어지는 도금액 함침재(2-22)를 설치하고, 이 도금액 함침재(2-22)에 도금액을 포함하여 애노드(2-20)의 표면을 습윤시킴으로써 블랙필름의 기판의 도금면에의 탈락을 방지하고, 동시에 기판의 피도금면과 애노드(2-20) 사이에 도금액을 주입할 때에 공기를 외부로 뽑기 쉽게 하고 있다. 이 도금액 함침재(2-22)는 예를 들면 폴리에틸렌, 폴리프로필렌, 폴리에스테르, 폴리염화비닐, 테프론, 폴리비닐알콜, 폴리우레탄 및 이들 유도체의 적어도 하나의 재료로 이루어지는 직포, 부직포 또는 스펀지형상의 구조체, 또는 포러스세라믹으로 이루어진다.
도금액 함침재(2-22)의 애노드(2-20)에의 부착은 다음과 같이 행하고 있다. 즉, 하단에 머리부를 가지는 다수의 고정핀(2-25)을, 이 머리부를 도금액 함침재 (2-22)의 내부에 위쪽으로 탈출 불능하게 수납하고, 축부를 애노드(2-20)의 내부를관통시켜 배치하고, 이 고정핀(2-25)을 U자형상의 판스프링(2-26)을 거쳐 위쪽으로 가세시킴으로써 애노드(2-20)의 하면에 도금액 함침재(2-22)를 판스프링(2-26)의 탄성력을 거쳐 밀착시켜 설치하고 있다. 이와 같이 구성함으로써 도금의 진행에 따라 애노드(2-20)의 두께가 서서히 얇아져도 애노드(2-20)의 하면에 도금액 함침재(2-22)를 확실하게 밀착시킬 수 있다. 따라서 애노드(2-20)의 하면과 도금액 함침재(2-22) 사이에 공기가 혼입하여 도금불량의 원인이 되는 것이 방지된다.
또한 애노드의 상면측으로부터 예를 들면 지름이 2mm 정도의 원주형상의 PVC (폴리염화비닐) 또는 PET(폴리에틸렌테레프탈레이트)제의 핀을 애노드를 관통시켜 배치하고, 애노드 하면에 나타난 상기 핀의 선단면에 접착제를 붙여 도금액 함침재와 접착 고정하도록 하여도 좋다. 애노드와 도금액 함침재는 접촉시켜 사용할 수도 있으나, 애노드와 도금액 함침재와의 사이에 간극을 설치하고, 이 간극에 도금액을 유지시킨 상태에서 도금처리할 수도 있다. 이 간극은 20mm 이하의 범위로부터 선택되나, 바람직하게는 0.1 내지 10mm, 보다 바람직하게는 1 내지 7mm의 범위로부터 선택된다. 특히 용해성 애노드를 사용한 경우에는 밑으로부터 애노드가 용해되어 가기 때문에, 애노드와 도금액 함침재의 간극은 시간을 거침에 따라 커져 0내지 20mm 정도의 간극이 생긴다.
그리고 상기 전극부(2-5)는 기판유지부(2-9)가 도금위치(B)(도 18 참조)에 있을 때에 기판유지부(2-9)로 유지된 기판(W)과 도금액 함침재(2-22)와의 간극이, 0.1 내지 10mm 정도, 바람직하게는 0.3 내지 3mm, 보다 바람직하게는 0.5 내지 1mm 정도가 될 때까지 하강하고, 이 상태에서 도금액공급관으로부터 도금액을 공급하여도금액 함침재(2-22)에 도금액을 함유하면서 기판(W)의 상면(피도금면)과 애노드 (2-20) 사이에 도금액을 채우고, 기판(W)의 상면(피도금면)과 애노드(2-20) 사이에 도금전원으로부터 전압을 인가함으로써 기판(W)의 피도금면에 도금이 실시된다.
다음에 이 도금유닛(전기도금장치)(30)에 의한 도금처리에 대하여 설명한다.
먼저 기판 주고 받음위치(A)에 있는 기판유지부(2-9)에 도금처리전의 기판 (W)을 반송로봇(28b)(도 4 및 도 5참조)으로 반입하여 기판유지부(2-9)상에 탑재한다. 다음에 컵(2-11)을 상승시키고, 동시에 기판유지부(2-9)를 전처리 ·세정위치 (C)로 상승시킨다. 이 상태에서 퇴피위치에 있던 프리코팅 ·회수아암(2-7)을 기판(W)의 대치위치로 이동시키고, 그 선단에 프리코팅노즐로부터 예를 들면 계면활성제로 이루어지는 프리코팅액을 기판(W)의 피도금면에 간헐적으로 토출한다. 이때 기판유지부(2-9)는 회전하고 있기 때문에, 프리코팅액은 기판(W)의 전면에 골고루 퍼진다. 다음에 프리코팅 ·회수아암(2-7)을 퇴피위치로 되돌리고, 기판유지부 (2-9)의 회전속도를 증가하여 원심력에 의해 기판(W)의 피도금면의 프리코팅액을 뿌리쳐 건조시킨다.
계속해서 전극 아암부(2-6)를 수평방향으로 선회시켜 전극부(2-5)가 도금액 트레이(2-2) 위쪽으로부터 도금을 실시하는 위치의 위쪽에 위치시키고, 이 위치에서 전극부(2-5)를 캐소드부(2-10)를 향하여 하강시킨다. 전극부(2-5)의 하강이 완료된 시점에서, 애노드(2-20)와 캐소드부(2-10)에 도금전압을 인가하여 도금액을 전극부(2-5)의 내부에 공급하고, 애노드(2-20)를 관통한 도금액공급구로부터 도금액 함침재(2-22)에 도금액을 공급한다. 이때 도금액 함침재(2-22)는 기판(W)의 피도금면에 접촉하지 않고, 0.1 내지 10mm 정도, 바람직하게는 0.3 내지 3mm, 보다 바람직하게는 0.5 내지 1mm 정도로 접근한 상태로 되어 있다.
도금액의 공급이 계속되면, 도금액 함침재(2-22)로부터 새어 나온 Cu 이온을 함유한 도금액이, 도금액 함침재(2-22)와 기판(W)의 피도금면 사이의 간극에 채워져 기판(W)의 피도금면에 Cu 도금이 실시된다. 이때 기판유지부(2-9)를 저속으로 회전시켜도 좋다.
도금처리가 완료되면, 전극 아암부(2-6)를 상승시킨 후에 선회시켜 전극부 (2-5)를 도금액 트레이(2-2) 위쪽으로 되돌리고, 통상위치로 하강시킨다. 다음에 프리코팅 ·회수 아암(2-7)을 퇴피위치로부터 기판(W)에 대치하는 위치로 이동하여 하강시키고, 도금액 회수노즐(도시 생략)로부터 기판(W)상의 도금액의 잔부를 회수한다. 이 도금액의 잔부의 회수가 종료된 후, 프리코팅 ·회수 아암(2-7)을 대치위치로 되돌려 기판(W)의 중앙부에 순수를 토출하고, 동시에 기판유지부(2-9)를 스피드를 더하여 회전시켜 기판(W) 표면의 도금액을 순수로 치환한다.
상기 린스종료후, 기판유지부(2-9)를 도금위치(B)로부터 전처리 ·세정위치 (C)로 하강시키고, 순수용 고정노즐(2-8)로부터 순수를 공급하면서 기판유지부(2-9) 및 캐소드부(2-10)를 회전시켜 수세를 실시한다. 이때 캐소드부(2-10)에 직접 공급한 순수, 또는 기판(W)의 면으로부터 비산한 순수에 의하여 시일부재(2-16), 캐소드전극(2-17)도 기판(W)과 동시에 세정할 수 있다.
수세완료후에 고정노즐(2-8)로부터의 순수의 공급을 정지하고, 다시 기판유지부(2-9) 및 캐소드부(2-10)의 회전스피드를 더하여 원심력에 의해 기판(W) 표면의 순수를 뿌리쳐 건조시킨다. 아울러 시일부재(2-16) 및 캐소드전극(2-17)도 건조된다. 상기 건조가 종료되면 기판유지부(2-9) 및 캐소드부(2-10)의 회전을 정지시키고 기판유지부(2-9)를 기판 주고 받음위치(A)까지 하강시킨다.
도 22는 도 4 및 도 5에 나타내는 제 2 도금유닛(38)을 구성하는 무전해 도금 장치를 나타낸다. 또한 본 예에서는 제 1 도금유닛(30)을 전기도금장치로 구성한 예를 나타내고 있으나, 제 1 도금유닛(30)도 이 전해도금장치로 구성하여도 좋다. 이 제 2 도금유닛(무전해 도금장치)(38)은, 기판(W)을 그 상면에 유지하는 유지수단(311)과, 유지수단(311)에 유지된 기판(W)의 피도금면(상면)의 둘레 가장자리부에 맞닿아 상기 둘레 가장자리부를 시일하는 둑부재(331)와, 둑부재(331)로 그 둘레 가장자리부를 시일한 기판(W)의 피도금면에 도금액(무전해 도금처리액)을 공급하는 샤워헤드(341)를 구비하고 있다. 무전해 도금장치는 다시 유지수단(311)의 상부 바깥 둘레 근방에 설치되어 기판(W)의 피도금면에 세정액을 공급하는 세정액공급수단(351)과, 배출된 세정액 등(도금폐액)을 회수하는 회수용기(361)와, 기판 (W) 상에 유지된 도금액을 흡인하여 회수하는 도금액 회수노즐(365)과, 상기 유지수단 (311)을 회전 구동하는 모터(회전 구동수단)(M)를 구비하고 있다.
유지수단(311)은, 그 상면에 기판(W)을 탑재하여 유지하는 기판 탑재부(313)를 가지고 있다. 이 기판 탑재부(313)는 기판(W)을 탑재하여 고정하도록 구성되어 있고, 구체적으로는 기판(W)을 그 이면측에 진공흡착하는 도시 생략한 진공흡착기구를 구비하고 있다. 한편 기판 탑재부(313)의 이면측에는 면형상으로서 기판(W)의 피도금 면을 하면측으로부터 따뜻하게 하여 보온하는 이면 히터(315)가 설치되어 있다. 이 이면 히터(315)는, 예를 들면 러버히터 또는 세라믹히터에 의하여 구성되어 있다. 이 유지수단(31)은 모터(M)에 의하여 회전 구동됨과 동시에, 도시 생략한 승강수단에 의해 상하이동할 수 있도록 구성되어 있다.
둑부재(331)는, 통형상으로서 그 하부에 기판(W)의 바깥 둘레 가장자리를 시일하는 시일부(333)를 가지고, 도시한 위치로부터 상하이동하지 않도록 설치되어 있다.
샤워헤드(341)는, 선단에 다수의 노즐을 설치함으로써, 공급된 도금액을 샤워형상으로 분산하여 기판(W)의 피도금면에 대략 균일하게 공급하는 구조의 것이다. 또 세정액공급수단(351)은, 노즐(353)로부터 세정액을 분출하는 구조이다.
도금액 회수노즐(365)은, 상하이동 또한 선회할 수 있도록 구성되어 있고, 그 선단이 기판(W)의 상면 둘레 가장자리부의 둑부재(331)의 안쪽으로 하강하여 기판(W)상의 도금액을 흡인하도록 구성되어 있다.
다음에 이 무전해 도금장치의 동작을 설명한다. 먼저 도시한 상태보다도 유지수단(311)을 하강하여 둑부재(331)와의 사이에 소정치수의 간극을 설치하고, 기판 탑재부(313)에 기판(W)을 탑재하여 고정한다. 기판(W)의 종류로서는 예를 들면 φ6인치 웨이퍼, φ8인치 웨이퍼, φ12인치 웨이퍼를 들 수 있다.
다음에 도 22에 나타내는 바와 같이 유지수단(311)을 상승시키고, 그 상면을 둑부재(331)의 하면에 맞닿게 하고, 동시에 기판(W)의 바깥 둘레를 둑부재(331)의 시일부(333)에 의하여 시일한다. 이때, 기판(W)의 표면은 개방된 상태로 되어 있다.
다음에 이면 히터(315)에 의하여 기판(W) 자체를 직접 가열하고, 샤워헤드 (341)로부터 도금액을 분출하여 기판(W)의 표면의 대략 전체에 도금액을 뿌린다. 이때 도금액도 가온하여 온도제어를 행하여도 좋다. 기판(W)의 표면은 둑부재 (331)에 의해 둘러 싸여 있기 때문에, 주입한 도금액은 모두 기판(W)의 표면에 유지된다. 공급하는 도금액의 양은 기판(W)의 표면에 1mm 두께(약 30ml)가 될 정도의 소량으로 좋다. 또한 피도금면상에 유지하는 도금액의 깊이는 1Omm 이하이면 되고, 이 예와 같이 1mm이어도 좋다. 공급하는 도금액이 소량으로 되면 이것을 가열하는 가열장치도 소형의 것으로 되게 된다.
이와 같이 기판(W) 자체를 가열하도록 구성하면, 가열하는 데 큰 소비전력이 필요한 도금액의 온도를 그 정도 높게 승온하지 않아도 좋기 때문에, 소비전력의 저감화나 도금액의 재질변화의 방지가 도모되어 적합하다. 또한 기판(W) 자체의 가열을 위한 소비전력은 작아서 좋고, 또 기판(W)상에 모이는 도금액의 양은 적기 때문에 이면 히터(315)에 의한 기판(W)의 보온은 용이하게 행할 수 있어 이면히터 (315)의 용량은 작아서 좋고 장치의 콤팩트화를 도모할 수 있다. 또 기판(W) 자체를 직접 냉각하는 수단을 사용하면 도금 중에 가열 ·냉각을 바꾸어 도금조건을 변화시키는 것도 가능하다. 기판상에 유지되어 있는 도금액은 소량이기 때문에 감도좋게 온도제어를 행할 수 있다. 또 유닛 전체를 박스체로 하고, 그 내부의 분위기를 소정의 온도, 예를 들면 70 내지 80℃로 제어하여도 좋다.
그리고 모터(M)에 의하여 기판(W)을 순간 회전시켜 피도금면의 균일한 액 젖음을 행하고, 그 후 기판(W)을 정지한 상태에서 피도금면의 도금을 행한다. 구체적으로는 기판(W)을 1sec만 1OOrpm 이하로 회전하여 기판(W)의 피도금면상을 도금액을 균일하게 적시고, 그후 정지시켜 1min 동안 무전해 도금을 행하게 한다. 또 한 순간 회전시간은 길어도 1Osec 이하로 한다.
상기 도금처리가 완료된 후, 도금액 회수노즐(365)의 선단을 기판(W)의 표면둘레 가장자리부의 둑부재(331) 안쪽 근방으로 하강하여 도금액을 흡입한다. 이때 기판(W)을 예를 들면 1OOrpm 이하의 회전속도로 회전시키면, 기판(W)상에 남은 도금액을 원심력으로 기판(W)의 둘레 가장자리부의 둑부재(331)의 부분에 모을 수 있어 효율좋고, 또한 높은 회수율로 도금액의 회수를 할 수 있다. 그리고 유지수단 (311)을 하강시켜 기판(W)을 둑부재(331)로부터 거리를 두고 기판(W)의 회전을 개시하여 세정액공급수단(351)의 노즐(353)로부터 세정액(초순수)을 기판(W)의 피도금면에 분사하여 피도금면을 냉각함과 동시에 희석화 ·세정함으로써 무전해 도금반응을 정지시킨다. 이때 노즐(353)로부터 분사되는 세정액을 둑부재(331)에도 닿게 함으로써 둑부재(331)의 세정을 동시에 행하여도 좋다. 이때의 도금폐액은 회수용기(361)에 회수되어 폐기된다.
또한 한번 사용한 도금액은 재이용하지 않고, 1회용으로 한다. 상기한 바와 같이 이 장치에 있어서 사용되는 도금액의 양은 종래에 비하여 매우 적게 할 수 있기 때문에 재이용하지 않아도 폐기하는 도금액의 양은 적다. 또한 경우에 따라서는 도금액 회수노즐(365)을 설치하지 않고, 사용후의 도금액도 세정액과 함께 도금 폐액으로서 회수용기(361)에 회수하여도 좋다.
그리고 모터(M)에 의하여 기판(W)을 고속 회전하여 스핀건조한 후, 유지수단(311)으로부터 인출한다.
도 23은 도 4에 나타내는 제 2 도금유닛(38)[및 제 1 도금유닛(30)]을 구성하는 다른 무전해 도금장치의 개략 구성도이다. 도 23에 있어서 도 22에 나타내는 무전해 도금장치와 상위하는 점은, 유지수단(311) 내에 이면 히터(315)를 설치하는 대신에, 유지수단(311)의 위쪽에 램프히터(317)를 설치하고, 이 램프히터(317)와 샤워헤드(341-2)를 일체화한 점이다. 즉, 예를 들면 복수의 반경이 다른 링형상의 램프히터(317)를 동심원형상으로 설치하고, 램프히터(317) 사이의 간극으로부터 샤워헤드(341-2)의 다수의 노즐(343-2)을 링형상으로 개구시키고 있다. 또한 램프히터(317)로서는 소용돌이형상의 1개의 램프히터로 구성하여도 좋고, 또한 그것 이외의 각종 구조 ·배치의 램프히터로 구성하여도 좋다. 또 기판의 이면에 온도센서를 설치하고, 램프히터의 ON/OFF에 의해 기판의 온도를 조절할 수도 있다.
이와 같이 구성하여도 도금액은 각 노즐(343-2)로부터 기판(W)의 피도금면상에 샤워형상으로 대략 균등하게 공급할 수 있고, 또 램프히터(317)에 의해 기판(W)의 가열 ·보온도 직접 균일하게 행할 수 있다. 램프히터(317)의 경우, 기판(W)과 도금액 외에, 그 주위의 공기도 가열하기 때문에 기판(W)의 보온효과도 있다.
또한 램프히터(317)에 의해 기판(W)을 직접 가열하기 위해서는, 비교적 큰 소비전력의 램프히터(317)가 필요하게 되기 때문에 그 대신에 비교적 작은 소비전력의 램프히터(317)와 상기 도 22에 나타내는 이면 히터(315)를 병용하여 기판(W)은 주로 이면 히터(315)에 의해 가열하고, 도금액과 주위의 공기의 보온은 주로 램프히터(317)에 의해 행하도록 하여도 좋다. 또 기판(W)을 직접 또는 간접적으로냉각하는 수단을 설치하여 온도제어를 행하여도 좋다.
도 24는 도 4 및 도 5에 나타내는 연마유닛(24a, 24b)을 구성하는 CMP 장치의 일례를 나타낸다. 이 연마유닛(CMP 장치)(24a, 24b)은 상면에 연마포(연마 패드)(420)를 부착하여 연마면을 구성하는 연마테이블(422)과, 기판(W)을 그 피연마면을 연마테이블(422)을 향하여 유지하는 톱링(424)을 구비하고 있다. 그리고 연마테이블(422)과 톱링(424)을 각각 자전시켜 연마테이블(422)의 위쪽에 설치된 숫돌액 노즐(426)로부터 숫돌액을 공급하면서 톱링(424)에 의하여 기판(W)을 일정한 압력으로 연마테이블(422)의 연마포(420)에 가압함으로써 기판(W)의 표면을 연마하도록 되어 있다. 여기서 보호막(20)(도 2a 참조)을 연마할 때에는 숫돌액 노즐 (426)로부터 공급되는 숫돌액으로서 예를 들면 산화제 및 숫돌입자를 함유하는 슬러리를 사용하고, 부직포, 스펀지 또는 발포우레탄 등의 수지재료 등으로 이루어지는 연마포(연마패드)(420)를 사용하여 CMP 처리를 행한다. 이에 의하여 보호막 (20)은 산화제에 의하여 산화되어 슬러리에 함유되는 숫돌입자에 의해 연마된다. 또 연마패드로서 미리 숫돌입자를 넣은 고정 숫돌입자방식을 채용한 것을 사용하여도 좋다.
이와 같은 CMP 장치를 사용하여 연마작업을 계속하면 연마포(420)의 연마면의 연마력이 저하하나, 이 연마력을 회복시키기 위하여 드레서(428)를 설치하고, 이 드레서(428)에 의해 연마하는 기판(W)의 교환시 등에 연마포(420)의 날 세움(드레싱)이 행하여지고 있다. 이 드레싱처리에 있어서는 드레서(428)의 드레싱면(드레싱부재)을 연마테이블(422)의 연마포(420)에 가압하면서 이들을 자전시킴으로써연마면에 부착된 숫돌액이나 절삭찌꺼기를 제거함과 동시에, 연마면의 평탄화 및 날 세움이 행하여져 연마면이 재생된다. 또 연마테이블(422)에 기판 표면의 상태를 감시하는 모니터를 설치하고, 그곳(In-situ)에서 연마의 종점(엔드 포인트)을 검출하여도 좋고, 또 그곳(In-situ)에서 기판의 마무리상태를 검사하는 모니터를 설치하여도 좋다.
도 25 및 도 26은 도 4 및 도 5에 나타내는 반전기를 구비한 구리막 두께 검사유닛(32)을 나타낸다. 상기 도면에 나타내는 바와 같이 이 구리막 두께 검사유닛(32)은 반전기(439)를 구비하고, 이 반전기(439)는 반전아암(453, 453)을 구비하고 있다. 이 반전아암(453, 453)은, 기판(W)의 바깥 둘레를 그 좌우 양측으로부터 끼워 유지하고, 이것을 180°회동함으로써 반전시키는 기능을 가진다. 그리고 이 반전아암(453, 453)(반전스테이지)의 바로 밑에 원형의 설치대(455)를 설치하고, 설치대(455)상에 복수의 막두께 센서(S)를 설치한다. 설치대(455)는 구동기구(457)에 의하여 상하이동 자유롭게 구성되어 있다.
그리고 기판(W)의 반전시에는 설치대(455)는, 기판(W) 아래쪽의 실선의 위치에 대기하고 있고, 반전의 전 또는 후에 점선으로 나타내는 위치까지 상승하여 막두께 센서(S)를 반전아암(453, 453)에 파지하여 기판(W)에 접근시켜 그 막두께를 측정한다.
본예에 의하면 반송로봇의 아암 등의 제약이 없기 때문에, 설치대(455)상의 임의의 위치에 막두께 센서(S)를 설치할 수 있다. 또 설치대(455)는 상하이동 자유로운 구성으로 되어 있기 때문에, 측정시에 기판(W)과 센서 사이의 거리를 조정하는 것도 가능하다. 또 검출목적에 따른 복수종류의 센서를 설치하여 각각의 센서의 측정마다 기판(W)과 각 센서 사이의 거리를 변경하는 것도 가능하다. 단, 설치대(455)가 상하이동하기 때문에 측정시간을 약간 요하게 된다.
여기서 막두께 센서(S)로서 예를 들면 와전류 센서가 사용된다. 와전류 센서는 와전류를 발생시켜 기판(W)을 도통하여 돌아 온 전류의 주파수나 손실을 검출함으로써 막두께를 측정하는 것으로, 비접촉으로 사용된다. 또한 막두께 센서(S)로서는 광학적 센서도 적합하다. 광학적 센서는 시료에 빛을 조사하여 반사하는 광의 정보로부터 막두께를 직접적으로 측정할 수 있는 것으로, 금속막 뿐만 아니라 산화막 등의 절연막의 막두께 측정도 가능하다. 막두께 센서(S)의 설치위치는 도시한 것에 한정되지 않고, 측정하고 싶은 개소에 임의의 갯수를 설치한다.
도 27은 도 4 및 도 5에 구비되어 있는 세정유닛(39)의 개략을 나타낸다. 이 세정유닛(39)은 스크럽 세정유닛이고, 기판(W)을 수평면 내에서 유지하여 회전시키기 위한 복수의 회전용 롤러(9-1)와, PVA 등으로 이루어지는 1쌍의 스펀지 롤(9-2, 9-2)과, 세정액을 분사하는 세정액 노즐(9-4)을 가지고 있다. 그리고 회전용 롤러(9-1)로 기판(W)을 유지하여 회전시키고, 세정액 노즐(9-4)로부터 기판 (W)의 표리 양면을 향하여 세정액을 분사하면서 스펀지롤(9-2, 9-2)을 기판(W)의 표리 양면에 문질러 스크럽 세정하도록 되어 있다. 여기서 세정액 노즐(9-4)로부터 분사하는 세정액으로서, CS-10[와코제약(주) 제품]이나 KS-3700[카오(주) 제품] 등의 알칼리계 계면활성제를 사용함으로써 상기한 바와 같이 도 1c에 나타내는 절연막(2)상의 구리콘터미네이션 5 ×1O5atoms/㎠ 이하가 되도록 기판(W)의 표면을 청정하게 세정할 수 있다.
도 28 및 도 29는 도 5에 구비되어 있는 어닐링 유닛(814)을 나타낸다. 이 어닐링 유닛(814)은 반도체 기판(W)을 출입하는 게이트(1000)를 가지는 챔버(1002)의 내부에 위치하고, 반도체 기판(W)을 예를 들면 400℃로 가열하는 핫플레이트 (1004)와 예를 들면 냉각수를 흘려 반도체 기판(W)을 냉각하는 쿨플레이트(1006)가 상하에 배치되어 있다. 또 쿨플레이트(1006)의 내부를 관통하여 상하방향으로 연장되고, 상단에 반도체 기판(W)를 탑재하여 유지하는 복수의 승강핀(1008)이 승강 자유롭게 배치되어 있다. 또한 어닐링시에 반도체 기판(W)과 핫플레이트(1004) 사이에 산화방지용 가스를 도입하는 가스도입관(1010)과, 그 가스도입관(1010)으로부터 도입되어 반도체 기판(W)과 핫플레이트(1004) 사이를 흐른 가스를 배기하는 가스배기관(1012)이 핫플레이트(1004)를 사이에 두고 서로 대치하는 위치에 배치되어 있다.
가스도입관(1010)은 내부에 필터(1014a)를 가지는 N2가스 도입로(1016) 내를 흐르는 N2가스와, 내부에 필터(1014b)를 가지는 H2가스 도입로(1018) 내를 흐르는 H2가스를 혼합기(1020)로 혼합하고, 이 혼합기(1020)로 혼합한 가스가 흐르는 혼합가스 도입로(1022)에 접속되어 있다.
이에 의하여 게이트(1000)를 통하여 챔버(1002)의 내부로 반입한 반도체 기판(W)을 승강핀(1008)으로 유지하고, 승강핀(1008)을 그 승강핀(1008)으로 유지한반도체 기판(W)과 핫플레이트(1004)의 거리가, 예를 들면 0.1 내지 1.0mm 정도가 될 때까지 상승시킨다. 이 상태에서 핫플레이트(1004)를 거쳐 반도체 기판(W)을 예를 들면 400℃가 되도록 가열하고, 동시에 가스도입관(1010)으로부터 산화방지용 가스를 도입하여 반도체 기판(W)과 핫플레이트(1004)의 사이를 흘려 가스 배기관(1012)으로부터 배기한다. 이에 의하여 산화를 방지하면서 반도체 기판(W)을 어닐링하고, 이 어닐링을 예를 들면 수십초 내지 60초 정도 계속하여 어닐링을 종료한다. 기판의 가열온도는 100 내지 600℃가 선택된다.
어닐링종료후, 승강핀(1008)을 그 승강핀(1008)으로 유지한 반도체 기판(W)과 쿨플레이트(1006)의 거리가, 예를 들면 0 내지 0.5mm 정도가 될 때까지 하강시킨다. 이 상태에서 쿨플레이트(1006) 내에 냉각수를 도입함으로써 반도체 기판(W)의 온도가 100℃ 이하가 될 때까지, 예를 들면 10 내지 60초 정도 반도체 기판을 냉각하고, 이 냉각 종료후의 반도체 기판을 다음공정으로 반송한다.
또한 본 예에서는 산화방지용 가스로서 N2가스와 수%의 H2가스를 혼합한 혼합가스를 흘리도록 하고 있으나, N2가스만을 흘리도록 하여도 좋다.
다음에 이와 같이 구성된 반도체장치의 제조장치에 의하여 도 1a에 나타내는 시드층(6)을 형성한 기판에 구리배선을 형성하는 일련의 처리를 도 6을 참조하여 설명한다.
먼저, 표면에 시드층(6)을 형성한 기판(W)을 기판 카세트(26a, 26b)로부터 반송로봇(28a)으로 1매씩 인출하여 제 1 도금유닛(30)에 반입한다. 그리고 이 제1 도금유닛(30)으로 도 1b에 나타내는 바와 같이 기판(W)의 표면에 구리층(7)을 퇴적시켜 구리의 매립을 행한다. 구리층(7)은 먼저 기판(W) 표면의 친수처리를 행하고, 그 후 구리도금을 행하여 형성한다. 구리층(7)의 형성후, 구리도금유닛(30)으로 린스 또는 세정을 행한다. 시간에 여유가 있으면 건조하여도 좋다.
여기서 도 5에 나타내는 바와 같이 어닐링 유닛(814)을 구비한 경우에는 이 구리를 매립한 기판(W)을 어닐링 유닛(814)에 반송하고, 이 어닐링 유닛(814)으로 구리의 열처리(어닐링)를 행한다.
그리고 이 구리를 매립하고, 필요에 따라 열처리(어닐링)를 행한 기판(W)을 구리막 두께 검사유닛(32)에 반송하고, 여기서 구리층(7)의 막두께를 측정하고, 필요에 따라 반전기로 기판을 반전시킨 후, 반송로봇(28b)에 의해 제 1 연마유닛 (24a)의 푸셔(42)상으로 이송한다.
제 1 연마유닛(24a)에서는 푸셔(42)상의 기판(W)을 톱링(424)으로 흡착하여 유지하고, 다시 연마테이블(422)상으로 이동시킨다. 그리고 톱링(424)을 하강시키고, 회전하는 연마테이블(422)의 연마포(420)상에 기판(W)의 피연마면을 소정압력으로 가압하면서 숫돌액을 공급하여 연마를 행한다. 연마조건으로서는 기판(W)상에 형성된 구리층(7)을 연마하는 경우에는 구리연마용 슬러리를 사용한다. 표면에 요철이 있는 경우, 가압력을 약간 작게 설정하여 비교적 빠른 회전속도로 연마를 행하면 되는 것을 알고 있으나, 가공속도 자체는 느려진다. 따라서, 예를 들면 톱링 가압력을 40kPa, 톱링 회전속도를 70min-1로 한 조건으로 소정시간 연마를 행하고, 어느 정도 가공을 행한 후에, 가압력을 20kPa, 톱링 회전속도를 50min-1로 하여 연마를 하는 다단층 연마를 행하여도 좋다. 이에 의하여 전체로서 효율적인 평탄화를 할 수 있다.
그리고 예를 들면 기판의 마무리를 검사하는 모니터로 종점(엔드 포인트)을 검지하였을 때에 연마를 종료하고, 이 연마를 종료한 기판(W)을 톱링(424)에 의해 다시 푸셔(42)상으로 되돌려 일단 순수 스프레이로 세정한다. 다음에 반송 로봇 (28b)에 의해 세정유닛(39)으로 반송하고, 예를 들면 롤스펀지로 기판을 세정한다. 이에 의하여 도 1c에 나타내는 바와 같이 절연막(2)의 내부에 시드층(6)과 구리층 (7)으로 이루어지는 배선(구리배선)(8)을 형성한다. 이때 도 1c에 나타내는 절연막(2)상의 구리콘터미네이션이 5 ×1O5atoms/㎠ 이하가 되도록 기판(W)의 표면을 청정하게 세정한다.
다음에 이 기판(W)을 도금 전처리 유닛(34)으로 반송하고, 여기서 예를 들면 Pd 촉매의 부여나, 노출 표면에 산화막의 제거 등의 전처리를 행하여 제 2 도금유닛(38)으로 반송하고, 이 제 2 도금유닛(38)으로 무전해 도금처리를 실시한다. 이에 의하여 도 2a에 나타내는 바와 같이 연마후에 노출된 배선(8)의 표면에 예를 들면 무전해 Co-W-P 도금을 실시하고, 배선(8)의 외부로의 노출표면에, Co-W-P 합금막으로 이루어지는 보호막(도금막)(20)을 선택적으로 형성하여 배선(8)을 보호한다. 이 보호막(20)의 막두께는 0.1 내지 500nm, 바람직하게는 1 내지 200nm, 더욱 바람직하게는 1 내지 1OOnm 정도이다.
무전해 도금이 종료된 후, 기판(W)을 고속회전시켜 스핀건조하고, 그런 다음에 제 2 도금유닛(38)으로부터 인출하고, 푸셔(42)를 경유하여 제 2 연마유닛(24b)으로 반송한다. 그리고 이 제 2 연마유닛(24b)에서는 제 1 연마유닛(24a)과 마찬가지로 기판(W)을 톱링(424)으로 흡착하여 유지하고, 다시 연마테이블(422)상으로 이동시켜 톱링(424)을 하강시키고, 회전하는 연마테이블(422)의 연마포(420)상에 기판(W)의 피연마면을 소정압력으로 가압하면서 숫돌액을 공급하여 연마를 행한다. 이에 의하여 도 2b에 나타내는 바와 같이 보호막(20)의 표면을 연마하여 평탄화한다. 이때 숫돌액으로서 예를 들면 산화제 및 숫돌입자를 함유하는 슬러리를 사용하고, 부직포, 스펀지 또는 발포우레탄 등의 수지재료 등으로 이루어지는 연마패드를 사용하여 연마를 행한다. 이에 의하여 보호막(20)은 산화제에 의해 산화되어 슬러리에 함유된 숫돌입자에 의해 연마된다. 또 미리 숫돌입자를 넣은 숫돌을 사용하여 연마하여도 좋다.
그리고 기판의 마무리를 검사하는 모니터로 종점(엔드 포인트)을 검지하였을 때에 연마를 종료하고, 이 연마를 종료한 기판(W)을 톱링(424)에 의해 다시 푸셔 (42)상으로 되돌려 일단 순수 스프레이로 세정한다. 다음에 반송로봇(28b)에 의해 기판(W)을 세정유닛(39)으로 반송하고, 예를 들면 롤스펀지로 기판을 세정하고, 다시 반송로봇(28a)에 의하여 기판을 린스 ·건조장치(36)로 반송한다. 그리고 이 린스 ·건조장치(36)로 기판을 린스하여 건조시킨 후, 기판을 원래의 기판 카세트 (26a, 26b)의 원래의 위치로 되돌린다.
또한 본 예는 배선재료로서 구리를 사용한 예를 나타내고 있으나, 이 구리외에 구리합금, 은 및 은합금 등을 사용하여도 좋다.
(실시예 1)
구리도금을 실시한 후, CMP 처리를 실시하여 매립 구리배선을 형성한 기판을, PdCl2(0.005g/L) + HCl(0.2ml/L), 25℃의 용액에 1분간 침지시켜 팔라듐을 부여하는 도금 전처리를 행하고, 표면을 세정하였다. 그런 다음 도 21에 나타내는 무전해 도금장치를 사용하고, 하기의 표 1에 나타내는 조성의 무전해 도금액을 사용한 2분간의 무전해 도금처리를 행하여 시료(기판)의 표면에 Co-W-P 합금층을 퇴적시켰다.
다음에 표면을 세정하여 건조시킨 후, 도 24에 나타내는 연마장치를 사용하여 보호막(20)의 표면을 연마하고, 세정하여 건조시켰다. 이때의 상태를 SEM 관찰하였다. 이때의 SEM 사진을 도면화한 것을 도 30에 나타낸다. 도 30으로부터 절연막(2)의 내부에 형성한 배선용 홈(4)의 내부에 매립하여 형성한 배선(구리배선) (8)의 노출표면에는 보호막(20)이 선택적으로 형성되고, 또한 보호막(20)의 표면을 연마함으로써 보호막(20)의 막두께의 불균일이 개선되어 있는 것을 알 수 있다. 또한 도 31은 이 보호막(20)을 연마하기 전 상태의 SEM 사진을 도면화한 것이다.
이상 설명한 바와 같이, 본 예에 의하면 막두께를 균일하게 하는 것이 일반적으로 곤란한 보호막(20)의 표면을 평탄화함으로써 보호막(20)의 막두께의 불균일을 개선하고, 이에 의하여 다층 배선화를 도모할 때에 층간 절연막 표면의 충분한 평탄도를 확보할 수 있다.
다음에 본 발명의 실시형태의 반도체장치의 다른 예를 도 32 및 도 33을 참조하여 설명한다. 도 33은 2층의 매립 배선구조를 가지는 반도체장치의 단면구조를 나타낸다. 본 예에서는 배선재료로서 구리를 사용하고 있다. 도 33에 나타내는 바와 같이 반도체 기재(10)의 표면에 퇴적한 예를 들면 SiO2로 이루어지는 절연막 (122)의 내부에 예를 들면 리소그래피 ·에칭기술에 의해 배선용의 미세한 오목부 (124)를 형성하고, 그 위에 TaN 등으로 이루어지는 배리어층(126)을 형성하고 있다. 그리고 오목부(124)의 내부에 구리를 매립하여 제 1층의 구리배선(128)을 형성하고, 이 구리배선(128)의 노출표면을 배선 보호막(130)으로 선택적으로 덮고, 다시 표면 전체를 SiN 등으로 이루어지는 보호막(132)으로 덮어 제 1층의 배선구조를 구성하고 있다.
여기서, 이 구리배선(128)은 반도체 기판(W)의 표면에 구리도금을 실시함으로써 오목부(124)의 내부에 구리를 충전시킴과 동시에, 절연막(122)상에 구리를 퇴적시키고, 그후 화학적 기계적 연마(CMP)에 의하여 절연막(122)상의 구리 및 배리어층을 제거하고, 오목부(124) 내에 충전시킨 구리의 표면과 절연막(122)의 표면을 대략 동일평면으로 함으로써 형성된다.
그리고 이 제 1층의 배선구조를 가지는 기판(W)의 상면에, 예를 들면 Si02로 이루어지는 절연막(134)을 퇴적시키고, 이 절연막(134)의 내부에 예를 들면 리소그래피 ·에칭기술에 의해 배선 보호막(130)에 도달하는 배선용의 미세한 오목부 (136)를 형성하고, 그 위에 TaN 등으로 이루어지는 배리어층(138)을 형성하고 있다. 그리고 오목부(136)의 내부에 구리를 매립하여 제 2층의 구리배선(140)을 형성하고, 이 구리배선(140)의 노출표면을 배선 보호막(142)으로 선택적으로 덮고, 다시 표면 전체를 SiN 등으로 이루어지는 보호막(144)으로 덮어 제 2층의 배선구조를 구성하고 있다. 또한 이 구리배선(40)은 반도체 기재(10)의 표면에 구리도금을 실시하고, 그런 다음 화학적 기계적 연마(CMP)를 실시함으로써 형성되는 것은 상기와 동일하다.
여기서 구리배선(128, 140)의 노출표면을 선택적으로 덮어 상기 구리배선 (128, 140)을 보호하는 배선 보호막(130, 142)은 비정질상을 가지는 예를 들면 Co-W-B 합금으로 이루어지고, 막두께가 50nm 이하, 바람직하게는 10 내지 30nm(본 예에서는 20nm)의 박막으로 구성되어 있다. 이 비정질상을 가지는 배선 보호막(130, 142)은 무전해 도금에 의하여 형성된다. 이와 같이 배선 보호막(130, 142)을 비정질상을 가지는 Co-W-B 합금으로 구성함으로써 이 막두께가 20nm로 얇아도 밑바탕이 되는 구리배선(128, 140)의 구리의 결정배향에 영향을 미치지 않고, 균일하고도 연속된 막으로 할 수 있다.
즉, 상기한 도 44에 나타내는 바와 같이 배선(구리배선)(8)의 표면에 결정질상을 가지는 배선 보호막(박막)(20)을 형성하면 구리배선(8)을 구성하는 구리의 결정배향의 영향을 받아, 예를 들면 면방향(111)의 구리결정(8a)의 위에 면방향(111)의 Co-W-B 합금결정(20a)이, 면방향(222)의 구리결정(8b)의 위에 면방향(222)의 Co-W-B 합금결정(20b)이 각각 성장(에피텍셜성장)하나, 도 32에 나타내는 바와 같이 구리배선(8)의 표면에 비정질상을 가지는 배선 보호막(박막)(20)을 형성하면 가령 구리배선(8)을 구성하는 구리가 복수의 결정배향을 가지는 다결정막이어도 이 결정배향의 영향을 받는 일 없이, 예를 들면 면방향(111)의 구리결정(8a)이나 면방향(222)의 구리결정(8b)의 위에 Co-W-B 합금(20c)이 똑같이 성장하고, 이에 의하여 균일한 막두께로 또한 연속된 배선 보호막(박막)(20)을 얻을 수 있다.
이와 같이 밑바탕이 되는 구리배선(128, 140)의 구리의 결정배향에 영향을 미치지 않고 균일하고도 연속된 비정질상을 가지는 배선 보호막(덮개재)(130, 142)으로 구리배선(128, 140)의 표면을 선택적으로 덮어 구리배선(128, 140)을 보호함으로써 충분한 일렉트로마이그레이션 내성을 얻을 수 있다.
또한 비정질상을 가지는 배선 보호막(130, 142)은 결정과는 달리 3차원적인 질서를 가지지 않은 아몰퍼스구조를 가지고 있고, 이 아몰퍼스구조의 합금은 일반적으로 비자성(강자성이 생기지 않음)이기 때문에 배선 보호막(130, 142)을 비자성막으로 하여 자성이 반도체장치에 영향을 미치는 것을 방지할 수 있다.
이 배선 보호막(130, 142)을 무전해 도금으로 형성하는 공정을 도 34에, 이 무전해 도금을 행하는 도금장치의 전체구성을 도 35에 나타낸다. 도금장치는 로드 ·언로드부(150), 도금 전처리를 행하는 도금 전처리조(152), 도금처리와 활성화처리를 행하는 도금조(154) 및 이들 사이에 기판의 반송을 행하는 반송로봇(156)을 구비하고 있다. 여기서 도금 전처리조(152)는 세정기능을 가지고, 또 도금조(154)는 세정 ·건조기능을 가지고 있다.
먼저, 구리 등의 도전체를 매립하고, 그 도전체에 열처리(어닐링)를 실시하고, 다시 CMP 처리를 종료하여 카세트에 수납한 기판을 로드 ·언로드부(150)에 반입하고, 카세트로부터 1매의 기판을 반송로봇(156)으로 인출하여 도금 전처리조 (152)에 반송한다. 이 도금 전처리조(152)에서 밑바탕이 되는 구리배선(128, 140)의 표면에 도금 전처리(표면세정)를 실시하고 수세한다. 그런 다음, 이 도금 전처리후의 기판을 도금조(154)로 반송하고, 여기서 활성화액에 의한 활성화처리를 행하고, 계속해서 기판의 표면에 무전해 도금을 실시하여 구리배선(128, 140)의 외부로의 노출표면에 Co-W-B 합금으로 이루어지고 비정질상을 가지는 배선 보호막 (130, 142)을 선택적으로 형성하고, 그런 다음 수세하여 건조시킨다. 그리고 이 건조 후의 기판을 로드 ·언로드부(150)의 카세트로 되돌린다.
여기서, 본 예에서는 배선 보호막(130, 142)으로서, Co-W-B 합금을 사용하고 있다. 즉, Co 이온, 착화제, pH 완충제, pH 조정제, 환원제로서의 알킬아민보란 및 W를 함유하는 화합물을 함유한 도금액을 사용하고, 이 도금액에 기판의 표면을 침지시킴으로써 Co-W-B 합금으로 이루어지는 배선 보호막(130, 142)을 형성하고 있다.
여기서, Co에 대하여 B를 5 내지 50at% 함유시킴으로써 비정질상을 가지는 Co-W-B 합금으로 이루어지는 배선 보호막(130, 142)을 얻을 수 있다. 이것은 Co-B합금도 마찬가지이다. 또 Co에 대하여 P를 5 내지 50at% 함유시킴으로써 비정질상을 가지는 Co-P 또는 Co-W-P 합금으로 이루어지는 배선 보호막을 얻을 수 있다. 또한 Ni에 대하여 B 또는 P를 5 내지 50at% 함유시킴으로써 비정질상을 가지는 Ni-B, Ni-W-B, Ni-P 또는 Ni-W-P 합금으로 이루어지는 배선 보호막을 얻을 수 있다. 이 도금액의 다른 조성은, 상기와 동일하다.
또한 본 예에서는 배선 보호막(130, 142)으로서 Co-W-B 합금을 사용하고 있으나, 배선 보호막(130, 142)으로서, Co-B, Co-P, Co-W-P, Ni-B, Ni-W-B, Ni-P 또는 Ni-W-P 합금으로 이루어지는 배선 보호막을 형성하도록 하여도 좋다. 또 배선재료로서 구리를 사용한 예를 나타내고 있으나, 구리 외에 구리합금, 은 및 은합금 등을 사용하여도 좋다.
도 36은 도금장치의 다른 예를 나타낸다. 도 36에 나타내는 바와 같이 이 도금장치는 반도체 기판을 수용한 기판 카세트의 주고받음을 행하는 반입 ·반출영역(520)과, 공정처리를 행하는 공정영역(530)과, 공정처리후의 반도체 기판의 세정 및 건조를 행하는 세정 ·건조영역(540)을 구비한다. 세정 ·건조영역(540)은 반입 ·반출영역(520)과 공정영역(530)의 사이에 배치되어 있다. 반입 ·반출 영역(520)과 세정 ·건조영역(540)에는 격벽(521)을 설치하고, 세정 ·건조영역 (540)과 공정영역(530)의 사이에는 격벽(523)을 설치하고 있다.
격벽(521)에는 반입 ·반출영역(520)과 세정 ·건조영역(540) 사이에서 반도체 웨이퍼를 주고 받기 위한 통로(도시 생략)를 설치하고, 그 통로를 개폐하기 위한 셔터(522)를 설치하고 있다. 또 격벽(523)에도 세정 ·건조영역(540)과 공정영역(530)과의 사이에서 반도체 기판을 주고 받기 위한 통로(도시 생략)를 설치하고, 그 통로를 개폐하기 위한 셔터(524)를 설치하고 있다. 세정 ·건조영역(540)과 공정영역(530)은 독자적으로 급배기할 수 있도록 되어 있다.
상기 구성의 도금장치는 청정룸 내에 설치되고, 각 영역의 압력은,
[반입 ·반출영역(520)의 압력] > [세정 ·건조영역(540)의 압력] > [공정영역(530)의 압력]
으로 설정되고, 또한 반입 ·반출영역(520)의 압력은 청정룸 내 압력보다 낮게 설정된다. 이에 의하여 공정영역(530)으로부터 세정 ·건조영역(540)으로 공기가 유출되지 않도록 하고, 세정 ·건조영역(540)으로부터 반입 ·반출영역(520)으로 공기가 유출되지 않도록 하고, 다시 반입 ·반출영역(520)으로부터 청정룸 내로 공기가 유출되지 않도록 하고 있다.
반입 ·반출영역(520)에는 반도체 기판을 수용한 기판 카세트를 수납하는 로드유닛(520a)과 언로드유닛(520b)이 배치되어 있다. 세정 ·건조영역(540)에는 도금처리후의 처리를 행하는 각 2기의 수세부(541), 건조부(542)가 배치됨과 동시에, 반도체 기판의 반송을 행하는 반송부(반송로봇)(543)가 구비되어 있다. 여기에 수세부(541)로서는 예를 들면 전단에 스펀지가 부착된 펜실형의 것이나 스펀지부착 롤러형식의 것이 사용된다. 건조부(542)로서는, 예를 들면 반도체 기판을 고속으로 스핀시켜 탈수, 건조시키는 형식의 것이 사용된다.
공정영역(530) 내에는 반도체 기판의 도금의 전처리를 행하는 전처리조(531)와, 구리도금처리를 행하는 도금조(532)가 배치됨과 동시에, 반도체 기판의 반송을행하는 반송부(반송로봇)(560)가 구비되어 있다.
도 37은 도금장치 내의 기류의 흐름을 나타낸다. 세정 ·건조영역(540)에 있어서는 배관(546)으로부터 신선한 외부공기가 도입되고, 고성능 필터(544)를 통하여 팬에 의해 넣어지고, 천정(540a)으로부터 다운플로우의 청정공기로서 수세부 (541), 건조부(542)의 주위에 공급된다. 공급된 청정공기의 대부분은 바닥(540b)으로부터 순환배관(545)에 의해 천정(540a)측으로 되돌아가고, 다시 고성능 필터(544)를 통하여 팬에 의해 넣어져 세정 ·건조영역(540) 내로 순환된다. 일부의 기류는 수세부(541) 및 건조부(542) 내로부터 덕트(552)를 통하여 배기된다.
공정영역(530)은, 웨트존이라 불리우면서도 반도체 웨이퍼 표면에 파티클이 부착되는 것은 허용하지 않는다. 이 때문에 공정영역(530) 내에 천정(530a)으로부터 팬에 의하여 넣어지고, 고성능 필터(533)를 통하여 다운플로우의 청정공기를 흘림으로써 반도체 기판에 파티클이 부착하는 것을 방지하고 있다.
그러나, 다운플로우를 형성하는 청정공기의 전 유량을 외부로부터의 급배기에 의존하면, 방대한 급배기량이 필요하게 된다. 이 때문에 실내를 부압으로 유지할 정도의 배기만을 덕트(553)로부터의 외부 배기로 하고, 다운플로우의 대부분의 기류를 배관(534, 535)을 통한 순환기류로 공급하도록 하고 있다.
순환기류로 한 경우에, 공정영역(530)을 통과한 청정공기는 약액 미스트나 기체를 함유하기 때문에, 이것을 스크러버(536) 및 미스트 세퍼레이터(537, 538)를 통하여 제거한다. 이에 의하여 천정(530a)측의 순환덕트(534)로 되돌아간 공기는 약액 미스트나 기체를 함유하지 않은 것이 되고, 다시 팬에 의하여 넣어져 고성능필터(533)를 통하여 공정영역(530) 내에 청정공기로서 순환된다.
바닥부(530b)로부터 공정영역(530) 내를 지난 공기의 일부가 배관(553)을 통하여 외부로 배출되고, 약액 미스트나 기체를 함유하는 공기가 덕트(553)를 통하여 외부로 배출된다. 천정(530a)의 덕트(539)로부터는 이들 배기량에 적합한 신선한 공기가 공정영역(530) 내에 부압으로 유지한 정도로 공급된다.
상기한 바와 같이 반입 ·반출영역(520), 세정 ·건조영역(540) 및 공정영역 (530)의 각각의 압력은,
[반입 ·반출영역(520)의 압력] > [세정 ·건조영역(540)의 압력] > [공정영역(530)의 압력]
으로 설정되어 있다. 따라서 셔터(522, 524)(도 36참조)를 개방하면 이들 영역 사이의 공기의 흐름은 도 38에 나타내는 바와 같이 반입 ·반출영역(520), 세정 ·건조영역(540) 및 공정영역(530)의 순으로 흐른다. 또 배기는 덕트(552 및 553)를 통하여 도 39에 나타내는 바와 같이 집합 배기덕트(554)에 모인다.
도 39는 이 도금장치가 청정룸 내에 배치된 일례을 나타내는 외관도이다. 반입 ·반출영역(520)의 카세트 주고 받음구(555)와 조작패널(556)이 있는 측면이 칸막이벽(557)으로 칸막이된 청정룸의 청정도가 높은 워킹존(558)에 노출되어 있고, 그 밖의 측면은 청정도가 낮은 유틸리티존(559)에 수납되어 있다.
상기한 바와 같이, 세정 ·건조영역(540)를 반입 ·반출영역(520)과 공정영역(530)의 사이에 배치하고, 반입 ·반출영역(520)과 세정 ·건조영역(540) 사이 및 세정 ·건조영역(540)과 공정영역(530)의 사이에는 각각 격벽(521)을 설치하였기 때문에 워킹존(558)으로부터 건조된 상태로 카세트 주고 받음구(555)를 통하여 도금장치 내로 반입되는 반도체 기판은, 도금장치 내에서 도금처리되고, 세정 ·건조된 상태로 워킹존(558)으로 반출되기 때문에, 반도체 기판의 표면에는 파티클이나 미스트가 부착되지 않고, 또한 청정룸 내의 청정도가 높은 워킹존(558)을 파티클이나 약액이나 세정액 미스트로 오염하는 일은 없다.
또한 도 36 및 도 37에서는 도금장치가 반입 ·반출영역(520), 세정 ·건조영역(540), 공정영역(530)을 구비하는 예를 나타내었으나, 공정영역(530) 내에 또는 공정영역(530)에 인접하여 CMP 장치를 배치하는 영역을 설치하고, 그 공정영역(530) 또는 CMP 장치를 배치하는 영역과 반입 ·반출영역(520)의 사이에 세정 ·건조영역(540)을 배치하도록 구성하여도 좋다. 중요한 것은 도금장치에 반도체 기판이 건조상태로 반입되고, 도금처리가 종료된 반도체 기판이 세정되어, 건조된 상태로 배출되는 구성이면 좋다.
(실시예 2)
실리콘 기판의 위에 TaN을 퇴적시키고, 이 위에 스패터링에 의해 100nm의 구리, 전해 구리도금에 의해 700nm의 구리를 퇴적시켜, 350℃의 N2환경하에서 1시간 어닐링(열처리)한 시료를 준비하였다. 그리고 도금 전처리, 수세, 활성화처리를 행한 후, 무전해 도금장치를 사용하여 하기의 표 2에 나타내는 조성의 무전해 도금액을 사용한 무전해 도금처리를 행하여, 시료(기판)의 표면에 Co-W-B 합금(배선 보호막)을 약 50nm 퇴적시켰다. 그런 다음, 시료를 수세하여 건조시켰다. 이 막(Co-W-B 합금) 중의 각 성분의 함유율은, Co : 85at%, W : 1.5at%, B : 13.5at% 이었다.
비교예 1로서, 상기와 동일한 시료의 표면에, 표 3에 나타내는 조성의 무전해 도금액을 사용한 무전해 도금처리를 행하여, Co-W-B 합금을 약 50nm 퇴적시켰다. 그런 다음 시료를 수세하여 건조시켰다. 이 막(Co-W-B 합금) 중의 각 성분의 함유율은 Co : 89.5at%, W : 10at%, B : 0.5at% 이었다.
이 실시예 2에서 도금처리전의 시료의 표면을 SEM(주사전자현미경)으로 촬영한 사진을 도 40a에, 도금처리후의 사진을 도 40b에, X선 회절을 행하였을 때의 회절강도와 2θ와의 관계를 나타내는 데이터를 도 41에 각각 나타낸다. 이 도 40b에의하여 도 40a에 나타내는 밑바탕 구리의 결정배향에 영향받지 않고 균일하고 연속된 Co-W-B 합금으로 이루어지는 박막이 얻어지는 것을 알 수 있다. 또, 도 41에 의하여 명확한 Co(111), Co(222)의 피크가 관찰되지 않고, 따라서 이 Co-W-B 합금으로 이루어지는 박막은 비정질상을 가지는 것을 알 수 있다.
이에 대하여 비교예 1에서 도금처리전의 시료의 표면을 SEM(주사전자현미경)으로 촬영한 사진을 도 42a에, 도금처리후의 사진을 도 42b에, X선 회절을 행하였을 때의 회절강도와 2θ와의 관계를 나타내는 데이터를 도 43에 각각 나타낸다. 이 도 42b에 의하여 도 42a에 나타내는 밑바탕 구리의 결정배향에 정합한 불균일하고 불연속한 Co-W-B 합금으로 이루어지는 박막이 얻어지는 것을 알 수 있다. 또 도 43에 의하여 명확한 Co(111), Co(222)의 피크가 관찰되고, 따라서 이 Co-W-B 합금으로 이루어지는 박막은 결정질상을 가지는 것을 알 수 있다.
다음에 상기와 동일하게 하여 기판(W)에 형성한 배선(구리배선)(8)의 노출표면을 보호막(20)으로 보호한 반도체장치의 다른 예를 도 45a 내지 도 45c에 나타낸다. 이 반도체장치는 배선(8)의 노출표면을 예를 들면 열확산방지효과가 뛰어난 보호막(20)으로 선택적으로 덮고, 이에 의하여 배선(8)의 열확산을 방지하면서 배선(8)을 오염 등으로부터 보호하고, 다시 기판(W)의 표면에 예를 들면 SiO2나 SiOF 등의 절연막(22)을 적층하여 다층 배선구조를 구성하도록 하고 있다. 이 보호막 (20)은 보호막 성막용의 전처리로서, 먼저 배선(8)에 부착하기 쉽고, 촉매의 역할을 하는 시드층(12)을 선택적으로 형성하고, 이 시드층(12)의 표면에 선택적으로형성된다.
이 반도체장치를 제조하는 데 사용되는 제조장치를 도 46에, 이때의 공정의 일부를 도 47에 각각 나타낸다. 이 도 46에 나타내는 반도체장치의 제조장치는, 도 5에 나타내는 제조장치에 제 2 도금장치(38)로 배선(8)의 표면에 보호막(20)을 형성하는 데 앞서 그 배선(8)의 표면에 촉매로서의 역활을 하는 시드층(12)을 선택적으로 형성하는 제 3 도금유닛(33)을 부가한 것이다. 이 제 3 도금유닛(33)은 예를 들면 상기한 도 22 또는 도 23에 나타내는 무전해 도금장치로 구성된다. 그 밖의 구성은 도 5에 나타내는 것과 동일하다.
본 예에서는 CMP 처리후의 기판(W)의 밑바탕이 되는 배선(8)의 표면에 전처리(밑바탕 전처리)를 실시하고, 수세한 후 기판(W)의 표면에 보호막 성막용의 전처리를 실시한다. 즉 구리의 매립, 열처리(어닐링) 및 연마가 종료되어 기판을 제 3도금유닛(33)으로 반송하고, 여기서 제 1단의 무전해 도금을 실시하여 도 45a에 나타내는 바와 같이 배선(8)의 외부로의 노출표면에 예를 들면 비정질 Co-B 합금 등의 W를 함유하지 않은 Co 합금으로 이루어지는 시드층(12)을 선택적으로 형성한다. 다음에 기판(W)을 필요에 따라 수세한 후, 제 2 도금유닛(38)으로 반송하고, 여기서 제 2단의 무전해 도금처리를 실시하고, 도 45b에 나타내는 바와 같이 시드층 (12)의 표면에 예를 들면 Co-W-B 합금 또는 Co-W-P 합금으로 이루어지는 열확산방지효과가 뛰어 난 보호막(20)을 선택적으로 형성한다. 그리고 수세하여 건조시킨 후, 도 45c에 나타내는 바와 같이 이 위에 절연막(22)을 퇴적시킨다.
이와 같이 배선(8)의 노출표면을 열확산효과가 뛰어 난 Co-W-B 합금 또는Co-W-P 합금 등의 W를 함유하는 보호막(20)으로 선택적으로 덮어 배선(8)을 보호 함으로써, 배선(8)의 열확산을 유효하게 방지할 수 있다. 또한 밑바탕의 막질, 즉 배선(8)의 상태에 영향을 미치지 않고, 균일한 막질로 일정한 막두께의 비정질 Co-B 합금으로 이루어지는 시드층(12)을 미리 형성하고, 이 시드층(12)의 표면에 Co-W-B 합금 등으로 이루어지는 보호막(20)을 선택적으로 형성함으로써 이 보호막(2O)의 막두께를 일정하게 할 수 있다.
여기서 본 예에서는 보호막(20)으로서 Co-W-B 합금을 사용하고 있다. 즉, Co 이온, 착화제, pH 완충제, pH 조정제, 환원제로서의 알킬아민보란보란 및 W를 함유하는 화합물을 함유한 도금액을 사용하고, 이 도금액에 기판(W)의 표면을 침지시킴으로써 Co-W-B 합금으로 이루어지는 보호막(20)을 형성하고 있다.
이 도금액에는 필요에 따라 안정제로서의 중금속화합물 또는 황화합물의 1종 또는 2종 이상, 또는 계면활성제의 적어도 한쪽이 첨가되고, 또 암모니아수 또는 수산화 제4급 암모늄 등의 pH 조정제를 사용하여 pH가 바람직하게는 5 내지 14, 보다 바람직하게는 6 내지 10으로 조정되어 있다. 도금액의 온도는 예를 들면 30 내지 90℃, 바람직하게는 40 내지 80℃이다.
도금액의 코발트이온의 공급원으로서는, 예를 들면 황산코발트, 염화코발트, 아세트산코발트 등의 코발트염을 들 수 있다. 코발트이온의 첨가량은 예를 들면 0.O01 내지 1mol/L, 바람직하게는 0.01 내지 0.3mol/L 정도이다.
착화제로서는 예를 들면 아세트산 등의 카르본산 및 그것들의 염, 주석산, 구연산 등의 옥시카르본산 및 그것들의 염, 글리신 등의 아미노카르본산 및 그것들의 염을 들 수 있다. 또 그것들은 단독으로 사용하여도 좋고, 2종 이상 병용하여도 좋다. 착화제의 총첨가량은 예를 들면 0.001 내지 1.5mol/L, 바람직하게는 0.01 내지 1.0mol/L 정도이다.
pH 완충제로서는, 예를 들면 황산암모늄, 염화암모늄, 붕산 등을 들 수 있다. pH 완충제의 첨가량은 예를 들면 0.01 내지 1.5mol/L, 바람직하게는 0.1 내지 1mol/L 정도이다.
pH 조정제로서는, 예를 들면 암모니아수, 수산화테트라메틸암모늄(TMAH) 등을 들 수 있고, pH를 5 내지 14, 바람직하게는 pH 6 내지 10으로 조정한다.
환원제로서의 알킬아민보란으로서는, 예를 들면 디메틸아민보란(DMAB), 디에틸아민보란 등을 들 수 있다. 환원제의 첨가량은, 예를 들면 0.01 내지 1mol/L, 바람직하게는 0.01 내지 0.5mol/L 정도이다.
텅스텐을 함유하는 화합물로서는, 예를 들면 텅스텐산 및 그것들의 염, 또는 텅스토인산[예를 들면, H3(PW12P40)·nH2O)] 등의 헤테로폴리산 및 그것들의 염 등을 들 수 있다. 텅스텐을 함유하는 화합물의 첨가량은 예를 들면 0.001 내지 1 mol/L, 바람직하게는 0.01 내지 0.1mol/L 정도이다.
이 도금액에는 상기 성분 이외에 공지의 첨가제를 첨가할 수 있다. 이 첨가제로서는 예를 들면 욕-안정제로서 납화합물 등의 중금속화합물이나 티오시안화합물 등의 황화합물 등의 1종 또는 2종 이상, 또 애나이언계, 카티온계, 비이온계의 계면활성제를 들 수 있다.
또, 시드층(12)으로서 비정질 Co-B 합금을 사용하고 있다. 즉 상기한 Co-W-B 합금용의 도금액으로부터 W를 함유하는 화합물을 제외한 도금액을 사용하고, 이 도금액에 기판(W)의 표면을 침지시킴으로써 비정질 Co-B 합금으로 이루어지는 시드층(12)을 형성하고 있다. 이에 의하여 연속된 무전해 도금처리에 의해 균일한 보호막(20)의 형성이 가능하게 된다.
(실시예 3)
실리콘 기판위에 TaN을 40nm 퇴적시키고, 이 위에 스패터링에 의해서 150nm의 구리, 전해 구리도금에 의해 500nm의 구리를 퇴적시키고, 열처리한 표면을 CMP 처리를 실시한 시료를 준비하였다. 그리고 도 22에 나타내는 무전해 도금장치를 사용하여 시료의 표면에 밑바탕 전처리를 실시하여 수세한 후, 하기의 표 4에 나타내는 조성의 무전해 도금액을 사용한 약 5초간의 무전해 도금처리를 행하여 시료(기판)의 표면에 비정질 Co-B 합금(시드층)을 약 10nm 퇴적시켰다.
다음에 시료의 표면을 필요에 따라 수세한 후, 하기의 표 5에 나타내는 조성의 무전해 도금액을 사용한 약 1분간의 무전해 도금처리를 연속적으로 행하여, Co-W-B 합금(보호막)을 약 40nm 퇴적시켰다. 그런 다음 시료를 수세하여 건조시켰다.
비교예(2, 3)
비교예 2, 3으로서 상기와 동일한 시료의 표면에, 표 5에 나타내는 조성의 무전해 도금액을 사용한 약 1분간의 무전해 도금처리를 행하여 Co-W-B 합금을 약 40nm 퇴적시킨 것(비교예 2)과, 상기와 동일한 시료의 표면에 표 4에 나타내는 조성의 무전해 도금액을 사용한 약 15초간의 무전해 도금처리를 행하여 Co-B 합금을 약 40nm 퇴적시킨 것(비교예 3)을 제작하였다.
이들의 CMP 처리후에 도금전의 시료의 표면을 SEM(주사전자현미경)으로 촬영한 사진을 도면화한 것을 도 48에, 실시예 3, 비교예 2, 3에서 처리한 도금후의 시료의 표면을 SEM(주사전자현미경)으로 촬영한 사진을 도면화한 것을 도 49 내지 도 51에 각각 나타낸다. 또 실시예 3, 비교예 2, 3에서 처리한 도금후의 시료에 형성된 도금막을 압력 3.6 ×10-4Pa, 온도 450℃에서 2시간 어닐링하고, 어닐링 전후의 2차 이온 질량분석(SIMS)을 행하였을 때의 데이터를 도면화한 것을 도 52 내지 도 54에 각각 나타낸다. 또한 이들 도 52 내지 도 54에 있어서 실선은 어닐링 전의 상태를, 파선은 어닐링 후의 상태를 나타낸다.
이들의 측정결과에 의하여 비교예 2에 있어서는, 도 53에 나타내는 바와 같이 열확산방지효과가 뛰어나나, 예를 들면 도 48에 나타내는 바와 같이 구리의 결정배향에 차이가 있으면 이 차이에 기인하여 도 50에 나타내는 바와 같이 막두께차에 큰 불균일이 생긴다. 또 비교예 3에 있어서는, 예를 들면 도 48에 나타내는 바와 같이 구리의 결정배향에 차이가 있어도 도 51에 나타내는 바와 같이 균일한 막두께의 도금막을 얻을 수 있으나, 도 54에 나타내는 바와 같이 열확산효과가 뒤떨어진다. 이에 대하여 실시예 3에 있어서는 도 48에 나타내는 바와 같이 구리의 결정배향에 차이가 있어도 도 49에 나타내는 바와 같이 균일한 막두께의 도금막을 얻는 수 있고, 또한 도 52에 나타내는 바와 같이 열확산방지효과가 뛰어난 것을 알 수 있다.
다음에 본 발명에 관한 도금액을 사용하여 반도체장치의 구리합금배선을 형성하는 예를 도 56a 내지 도 56c를 참조하여 설명한다. 먼저 도 56a에 나타내는 바와 같이 반도체소자를 형성한 반도체 기재(1)상의 도전층(1a)의 위에 SiO2로 이루어지는 절연막(2)을 퇴적하고, 이 절연막(2)의 내부에 예를 들면 리소그래피 ·에칭기술에 의해 콘택트홀(3)과 배선용 홈(4)을 형성하고, 그 위에 TaN 등으로 이루어지는 배리어층(5), 다시 그 위에 시드층(6)을 스패터링 등에 의해 형성한다.
그리고 도 56b에 나타내는 바와 같이 반도체 기판(W)의 표면에, 무전해 구리합금 도금을 실시함으로써 반도체 기판(W)의 콘택트홀(3) 및 홈(4) 내에 구리합금을 충전시킴과 동시에 절연막(2)상에 구리합금층(17)을 퇴적시킨다. 그후 화학적기계적 연마(CMP)에 의하여 절연막(2)상의 구리합금층(17) 및 시드층(6)을 제거하고, 콘택트홀(3) 및 배선용 홈(4)에 충전시킨 구리합금층(17)의 표면과 절연막(2)의 표면을 대략 동일평면으로 한다. 이에 의하여 도 56c에 나타내는 바와 같이 절연막(2)의 내부에 시드층(6)과 구리합금층(17)으로 이루어지는 배선(18)을 형성한다.
여기에 구리합금층(17)은, 구리와 비고용의 금속으로 이루어지는 구리합금, 본 예에서는 구리-은계 합금으로 구성되어 있다. 이 구리합금에 있어서의 구리의 함유율은 예를 들면 98at% 이다. 이와 같이 구리와 비고용의 금속으로 이루어지는 구리합금으로 이루어지는 구리합금층(17)을 매립하여 배선(18)을 형성함으로써 구리 단독으로 배선을 형성하였을 때에 비하여 전기저항율을 크게 하는 일 없이, 일렉트로마이그레이션 내성과 스트레스마이그레이션 내성을 높인 구리합금층(17)으로 이루어지는 배선(18)을 얻을 수 있다. 즉, 구리-은계의 구리합금은, 구리와 은이 하나의 결정 격자를 만드는 일 없이, 즉 구리와 은이 서로 섞인 결정이 되는 일없이, 구리의 결정과 은의 결정이 혼재한다. 이와 같이 구리의 결정이 많이 존재하도록 함으로써, 구리 단체와 비교하여 전기저항율이 커지는 것을 방지하고, 또한 구리의 결정과 은의 결정을 혼재시킴으로써 구리 단체와 비교하여 일렉트로마이그레이션 내성과 스트레스마이그레이션 내성을 높일 수 있다.
또한 본 예에서는 구리와 비고용의 금속으로 이루어지는 구리합금으로서, 구리-은계 합금을 사용한 예를 나타내고 있으나, 이 구리-은계 합금 대신에, 구리-코발트계 합금이나 구리-주석계 합금을 사용하여도 좋다. 또 이들 구리합금 중의 구리의 함유율은, 90 내지 99.99at% 인 것이 바람직하다.
이 구리-은계 합금으로 이루어지는 구리합금층(17)은, 구리이온, 구리와 비고용의 금속으로 이루어지는 구리합금을 얻는 은의 은 이온, 착화제 및 알칼리금속을 함유하지 않은 환원제를 가지는 무전해 구리합금 도금액을 사용하고, 이 도금액에 기판(W)의 표면을 침지시킴으로써 형성된다.
이 도금액의 구리이온의 공급원으로서는, 예를 들면 황산구리, 염화구리 등의 구리염을 들 수 있다. 구리이온의 첨가량은 예를 들면 0.001 내지 1mol/L, 바람직하게는 0.001 내지 0.1mol/L 정도이다. 은 이온의 공급원으로서는, 예를 들면 질산은, 황산은 등의 은염을 들 수 있다. 또 은 이온의 첨가량은 예를 들면 0.001 내지 1mol/L, 바람직하게는 0.001 내지 0.1mol/L 정도이다.
착화제로서는 예를 들면 아세트산, 타르타르산 등의 유기산 및 그것들의 염, EDTA 등의 아미노카르본산 및 그것들의 염, 에틸렌디아민, 쿠아드롤 등의 아민 및 그것들의 염, 글리세린, 만니톨등의 다가 알콜, 티오황산, 티오요소 등의 황화합물 등을 들 수 있다. 또 그것들은 단독으로 사용하여도 좋고, 2종 이상 병용하여도 좋다. 착화제의 총첨가량은 예를 들면 0.001 내지 2mol/L, 바람직하게는 0.01내지 1mol/L 이다.
pH 조정제로서는, 나트륨 등의 알칼리금속을 함유하지 않은 것이면 좋고, 예를 들면 암모니아수, 수산화테트라메틸암모늄(TMAH) 등을 들 수 있고, pH를 5 내지 14, 바람직하게는 pH7 내지 13으로 조정한다.
환원제도 알칼리금속을 함유하지 않은 것일 필요가 있고, 알킬아민보란이 적합하다. 알킬아민보란으로서는 예를 들면 디메틸아민보란(DMAB), 디에틸아민보란 등을 들 수 있다. 환원제의 첨가량은, 예를 들면 0.001 내지 1mol/L, 바람직하게는 0.01 내지 0.5mol/L 이다.
이 도금액에는 상기 성분 이외에 공지의 첨가제를 첨가할 수 있다. 이 첨가제로서는 예를 들면 욕-안정제로서 디피리딜 등의 질소화합물, 티오글리콜산 등의 황화합물, 납 등의 중금속화합물의 1종 또는 2종 이상, 또 애나이언계, 카티온계, 비이온계의 계면활성제를 들 수 있다. 이 욕-안정제 또는 계면활성제의 한쪽만을 가지도록 하여도 좋다. 도금액의 온도는 예를 들면 20 내지 90℃, 바람직하게는 20 내지 70℃ 이다.
또한 본 예에서는 구리합금층(17)을 구성하는 구리합금으로서, 구리-은계 합금을 사용한 예를 나타내고 있으나, 상기한 바와 같이 구리-은계 합금 대신에 구리-코발트계 합금이나 구리-주석계 합금을 사용하여도 좋다. 이 구리-코발트계 합금을 사용한 경우의 도금액의 코발트이온의 공급원으로서는, 예를 들면 황산코발트, 염화코발트, 아세트산코발트 등의 코발트염을 들 수 있다. 코발트이온의 첨가량은 예를 들면 0.001 내지 1mol/L, 바람직하게는 0.005 내지 0.5mol/L 정도이다.
도 57a 내지 도 57d는 본 발명의 실시형태의 반도체장치의 매립 배선의 노출표면에 구리합금으로 이루어지는 보호막을 선택적으로 형성하여 배선을 보호하도록 한 예를 공정순으로 나타낸다. 도 57a에 나타내는 바와 같이 반도체소자를 형성한 반도체 기재(1)상의 도전층(1a)의 위에, 예를 들면 SiO2로 이루어지는 절연막(2)을퇴적하고, 이 절연막(2)의 내부에 예를 들면 리소그래피 ·에칭기술에 의해 콘택트홀(3)과 배선용 홈(4)을 형성하고, 그 위에 TaN 등으로 이루어지는 배리어층(5), 다시 그 위에 시드층(6)을 스패터링 등에 의해 형성한다.
그리고 도 57b에 나타내는 바와 같이, 반도체 기판(W)의 표면에 구리도금을 실시함으로써 반도체 기판(W)의 콘택트홀(3) 및 홈(4) 내에 구리를 충전시킴과 동시에, 절연막(2)상에 구리층(7)을 퇴적시킨다. 그후 화학적 기계적 연마(CMP)에 의하여 절연막(2)상의 구리층(7) 및 배리어층(5)을 제거하고, 콘택트홀(3) 및 배선용 홈(4)에 충전시킨 구리층(7)의 표면과 절연막(2)의 표면을 대략 동일평면으로 한다. 이에 의하여 도 57c에 나타내는 바와 같이 절연막(2)의 내부에 시드층(6)과 구리층(7)으로 이루어지는 배선(구리배선)(8)을 형성한다.
다음에 상기한 바와 같이 하여 배선(8)을 형성한 기판(W)의 표면에, 무전해구리합금 도금을 실시하고, 이에 의하여 도 57d에 나타내는 바와 같이 배선(8)의 노출표면을 구리합금으로 이루어지는 보호막(20)으로 선택적으로 덮어 배선(8)을 보호한다. 이 보호막(20)의 막두께는 0.1 내지 500nm, 바람직하게는 1 내지 200nm, 더욱 바람직하게는 10 내지 1OOnm 정도이다. 또 본 예에서는 배선재료로서 구리를 사용한 예를 나타내고 있으나, 이 구리 외에 구리합금, 은 및 은합금을 사용하여도 좋다.
여기에 보호막(20)은 구리와 비고용의 금속으로 이루어지는 구리합금, 본 예에서는 구리-은계 합금으로 구성되어 있다. 이 구리합금에 있어서의 구리의 함유율은 예를 들면 98at% 이다. 이와 같이 은이나 구리와의 결합력이 강하고, 또한비저항(ρ)이 낮은 구리와 비고용의 금속으로 이루어지는 구리합금으로 이루어지는 보호막(20)을 배선(8)의 노출표면에 선택적으로 형성하여 배선(8)을 보호함으로써 배선저항의 상승을 없앤 반도체장치를 제조할 수 있다.
또한 구리-은계 합금의 도금 등, 구리와 비고용의 금속으로 이루어지는 구리합금을 얻기 위하여 사용되는 도금액 및 무전해 도금장치는, 상기와 동일하기 때문에 여기서는 그 설명을 생략한다.
또, 상기 예에서는 무전해 도금에 적용한 예를 나타내고 있으나, 도금액 중에 침지시킨 애노드와 캐소드 사이에 도금전류를 흘려 도금을 행하도록 한 전해 도금에도 적용할 수 있음은 물론이다.
본 발명은 반도체 기판 등의 표면에 설치한 배선용의 미세한 오목부에 구리나 은 등의 도전체를 매립하여 구성한 매립 배선구조를 가지고, 노출배선의 표면을 보호막으로 보호한 반도체장치 및 그 제조방법에 적합하게 이용 가능하다.

Claims (48)

KR10-2004-7002117A2001-08-132002-08-12반도체장치와 그 제조방법 및 도금액WithdrawnKR20040018558A (ko)

Applications Claiming Priority (11)

Application NumberPriority DateFiling DateTitle
JPJP-P-2001-002456552001-08-13
JP20012456552001-08-13
JPJP-P-2001-003198392001-10-17
JP2001319839AJP4076335B2 (ja)2001-10-172001-10-17半導体装置及びその製造方法
JP2001337851AJP2003133316A (ja)2001-08-132001-11-02半導体装置及びその製造方法
JPJP-P-2001-003378512001-11-02
JPJP-P-2001-003389532001-11-05
JP2001338953AJP2003142487A (ja)2001-11-052001-11-05半導体装置及びその製造方法
JPJP-P-2001-003410512001-11-06
JP2001341051AJP2003142427A (ja)2001-11-062001-11-06めっき液、半導体装置及びその製造方法
PCT/JP2002/008214WO2003017359A1 (en)2001-08-132002-08-12Semiconductor device and production method therefor, and plating solution

Publications (1)

Publication NumberPublication Date
KR20040018558Atrue KR20040018558A (ko)2004-03-03

Family

ID=27531978

Family Applications (1)

Application NumberTitlePriority DateFiling Date
KR10-2004-7002117AWithdrawnKR20040018558A (ko)2001-08-132002-08-12반도체장치와 그 제조방법 및 도금액

Country Status (5)

CountryLink
US (3)US7060618B2 (ko)
EP (1)EP1418619A4 (ko)
KR (1)KR20040018558A (ko)
CN (1)CN1329972C (ko)
WO (1)WO2003017359A1 (ko)

Families Citing this family (233)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US7338908B1 (en)2003-10-202008-03-04Novellus Systems, Inc.Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
JP2003142427A (ja)*2001-11-062003-05-16Ebara Corpめっき液、半導体装置及びその製造方法
US6905622B2 (en)*2002-04-032005-06-14Applied Materials, Inc.Electroless deposition method
US20030190426A1 (en)*2002-04-032003-10-09Deenesh PadhiElectroless deposition method
US6899816B2 (en)*2002-04-032005-05-31Applied Materials, Inc.Electroless deposition method
US20030207206A1 (en)*2002-04-222003-11-06General Electric CompanyLimited play data storage media and method for limiting access to data thereon
US7001641B2 (en)*2002-09-232006-02-21Intel CorporationSeed layer treatment
US6821909B2 (en)*2002-10-302004-11-23Applied Materials, Inc.Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US20040108217A1 (en)*2002-12-052004-06-10Dubin Valery M.Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
US7306662B2 (en)*2006-05-112007-12-11Lam Research CorporationPlating solution for electroless deposition of copper
US7297190B1 (en)*2006-06-282007-11-20Lam Research CorporationPlating solutions for electroless deposition of copper
JP2004266212A (ja)*2003-03-042004-09-24Tadahiro Omi基板の処理システム
US7223694B2 (en)*2003-06-102007-05-29Intel CorporationMethod for improving selectivity of electroless metal deposition
US7883739B2 (en)*2003-06-162011-02-08Lam Research CorporationMethod for strengthening adhesion between dielectric layers formed adjacent to metal layers
US20050048768A1 (en)*2003-08-262005-03-03Hiroaki InoueApparatus and method for forming interconnects
US7654221B2 (en)2003-10-062010-02-02Applied Materials, Inc.Apparatus for electroless deposition of metals onto semiconductor substrates
US7827930B2 (en)*2004-01-262010-11-09Applied Materials, Inc.Apparatus for electroless deposition of metals onto semiconductor substrates
US20070111519A1 (en)*2003-10-152007-05-17Applied Materials, Inc.Integrated electroless deposition system
US7064065B2 (en)*2003-10-152006-06-20Applied Materials, Inc.Silver under-layers for electroless cobalt alloys
US7465358B2 (en)*2003-10-152008-12-16Applied Materials, Inc.Measurement techniques for controlling aspects of a electroless deposition process
US20050095830A1 (en)*2003-10-172005-05-05Applied Materials, Inc.Selective self-initiating electroless capping of copper with cobalt-containing alloys
WO2005038084A2 (en)*2003-10-172005-04-28Applied Materials, Inc.Selective self-initiating electroless capping of copper with cobalt-containing alloys
US8158532B2 (en)*2003-10-202012-04-17Novellus Systems, Inc.Topography reduction and control by selective accelerator removal
US8372757B2 (en)2003-10-202013-02-12Novellus Systems, Inc.Wet etching methods for copper removal and planarization in semiconductor processing
US7972970B2 (en)2003-10-202011-07-05Novellus Systems, Inc.Fabrication of semiconductor interconnect structure
US7531463B2 (en)*2003-10-202009-05-12Novellus Systems, Inc.Fabrication of semiconductor interconnect structure
US8530359B2 (en)*2003-10-202013-09-10Novellus Systems, Inc.Modulated metal removal using localized wet etching
US7205233B2 (en)*2003-11-072007-04-17Applied Materials, Inc.Method for forming CoWRe alloys by electroless deposition
US7193323B2 (en)*2003-11-182007-03-20International Business Machines CorporationElectroplated CoWP composite structures as copper barrier layers
US20060003570A1 (en)*2003-12-022006-01-05Arulkumar ShanmugasundramMethod and apparatus for electroless capping with vapor drying
US6984587B2 (en)*2004-01-082006-01-10Cabot Microelectronics CorporationIntegrated polishing and electroless deposition
EP1717344A4 (en)*2004-01-232008-08-20Ebara Corp PROCESS FOR PROCESSING A SUBSTRATE, CATALYST PROCESS LIQUID, AND SUBSTRATE PROCESSING DEVICE
US20050181226A1 (en)*2004-01-262005-08-18Applied Materials, Inc.Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
US20060033678A1 (en)*2004-01-262006-02-16Applied Materials, Inc.Integrated electroless deposition system
US20050170650A1 (en)*2004-01-262005-08-04Hongbin FangElectroless palladium nitrate activation prior to cobalt-alloy deposition
US20050161338A1 (en)*2004-01-262005-07-28Applied Materials, Inc.Electroless cobalt alloy deposition process
US7256111B2 (en)*2004-01-262007-08-14Applied Materials, Inc.Pretreatment for electroless deposition
US20050230350A1 (en)*2004-02-262005-10-20Applied Materials, Inc.In-situ dry clean chamber for front end of line fabrication
JP4270457B2 (ja)*2004-03-102009-06-03大日本スクリーン製造株式会社有機物除去装置および膜厚測定装置
US20050253268A1 (en)*2004-04-222005-11-17Shao-Ta HsuMethod and structure for improving adhesion between intermetal dielectric layer and cap layer
DE102004021239B4 (de)*2004-04-302017-04-06Infineon Technologies AgLange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren
US7696089B1 (en)*2004-05-112010-04-13Johnson Research & Development Co., Inc.Passivated thin film and method of producing same
US7714441B2 (en)*2004-08-092010-05-11Lam ResearchBarrier layer configurations and methods for processing microelectronic topographies having barrier layers
JP2006093357A (ja)*2004-09-222006-04-06Ebara Corp半導体装置及びその製造方法、並びに処理液
SE0403042D0 (sv)*2004-12-142004-12-14Polymer Kompositer I GoeteborgImproved stabilization and performance of autocatalytic electroless process
US20060138668A1 (en)*2004-12-272006-06-29Hung-Wen SuPassivation structure for semiconductor devices
JP4876215B2 (ja)*2005-01-212012-02-15独立行政法人産業技術総合研究所Cmp研磨方法、cmp研磨装置、及び半導体デバイスの製造方法
US20060240187A1 (en)*2005-01-272006-10-26Applied Materials, Inc.Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
US7438949B2 (en)*2005-01-272008-10-21Applied Materials, Inc.Ruthenium containing layer deposition method
US20060162658A1 (en)*2005-01-272006-07-27Applied Materials, Inc.Ruthenium layer deposition apparatus and method
US20060252252A1 (en)*2005-03-182006-11-09Zhize ZhuElectroless deposition processes and compositions for forming interconnects
US20060246699A1 (en)*2005-03-182006-11-02Weidman Timothy WProcess for electroless copper deposition on a ruthenium seed
US7651934B2 (en)2005-03-182010-01-26Applied Materials, Inc.Process for electroless copper deposition
US20060246217A1 (en)*2005-03-182006-11-02Weidman Timothy WElectroless deposition process on a silicide contact
JP4790297B2 (ja)*2005-04-062011-10-12ルネサスエレクトロニクス株式会社半導体装置およびその製造方法
US20070048991A1 (en)*2005-08-232007-03-01Taiwan Semiconductor Manufacturing Co., Ltd.Copper interconnect structures and fabrication method thereof
JP4519037B2 (ja)*2005-08-312010-08-04東京エレクトロン株式会社加熱装置及び塗布、現像装置
US7563704B2 (en)*2005-09-192009-07-21International Business Machines CorporationMethod of forming an interconnect including a dielectric cap having a tensile stress
WO2007035880A2 (en)*2005-09-212007-03-29Applied Materials, Inc.Method and apparatus for forming device features in an integrated electroless deposition system
US7605082B1 (en)2005-10-132009-10-20Novellus Systems, Inc.Capping before barrier-removal IC fabrication method
US20070099806A1 (en)*2005-10-282007-05-03Stewart Michael PComposition and method for selectively removing native oxide from silicon-containing surfaces
US7780772B2 (en)*2005-11-252010-08-24Lam Research CorporationElectroless deposition chemical system limiting strongly adsorbed species
US7752996B2 (en)*2006-05-112010-07-13Lam Research CorporationApparatus for applying a plating solution for electroless deposition
US7727885B2 (en)*2006-08-292010-06-01Texas Instruments IncorporatedReduction of punch-thru defects in damascene processing
JP4913517B2 (ja)*2006-09-262012-04-11株式会社ディスコウエーハの研削加工方法
US20080163900A1 (en)*2007-01-052008-07-10Douglas RichardsIpa delivery system for drying
US20080254205A1 (en)*2007-04-132008-10-16Enthone Inc.Self-initiated alkaline metal ion free electroless deposition composition for thin co-based and ni-based alloys
US7867900B2 (en)*2007-09-282011-01-11Applied Materials, Inc.Aluminum contact integration on cobalt silicide junction
US20100258142A1 (en)*2009-04-142010-10-14Mark Naoshi KawaguchiApparatus and method for using a viscoelastic cleaning material to remove particles on a substrate
US8823176B2 (en)*2008-10-082014-09-02International Business Machines CorporationDiscontinuous/non-uniform metal cap structure and process for interconnect integration
KR101962587B1 (ko)*2009-09-022019-07-18노벨러스 시스템즈, 인코포레이티드작업물 가공 장치 및 작업물 가공 방법
WO2011099216A1 (ja)*2010-02-152011-08-18Kobayashi Hikaru半導体装置の製造方法、半導体装置、並びに転写用部材
US9324576B2 (en)2010-05-272016-04-26Applied Materials, Inc.Selective etch for silicon films
JP5352542B2 (ja)2010-07-152013-11-27エル エス エムトロン リミテッドリチウム二次電池の集電体用銅箔
US10283321B2 (en)2011-01-182019-05-07Applied Materials, Inc.Semiconductor processing system and methods using capacitively coupled plasma
US8771539B2 (en)2011-02-222014-07-08Applied Materials, Inc.Remotely-excited fluorine and water vapor etch
US8999856B2 (en)2011-03-142015-04-07Applied Materials, Inc.Methods for etch of sin films
US9064815B2 (en)2011-03-142015-06-23Applied Materials, Inc.Methods for etch of metal and metal-oxide films
JP5710353B2 (ja)*2011-04-152015-04-30富士紡ホールディングス株式会社研磨パッド及びその製造方法
US8771536B2 (en)2011-08-012014-07-08Applied Materials, Inc.Dry-etch for silicon-and-carbon-containing films
US8679982B2 (en)2011-08-262014-03-25Applied Materials, Inc.Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en)2011-09-012014-03-25Applied Materials, Inc.Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en)2011-09-262015-01-06Applied Materials, Inc.Intrench profile
US8808563B2 (en)2011-10-072014-08-19Applied Materials, Inc.Selective etch of silicon by way of metastable hydrogen termination
WO2013070436A1 (en)2011-11-082013-05-16Applied Materials, Inc.Methods of reducing substrate dislocation during gapfill processing
US9267739B2 (en)2012-07-182016-02-23Applied Materials, Inc.Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en)2012-08-022016-06-21Applied Materials, Inc.Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en)2012-09-172015-05-19Applied Materials, Inc.Differential silicon oxide etch
US9023734B2 (en)2012-09-182015-05-05Applied Materials, Inc.Radical-component oxide etch
US9390937B2 (en)2012-09-202016-07-12Applied Materials, Inc.Silicon-carbon-nitride selective etch
US9132436B2 (en)2012-09-212015-09-15Applied Materials, Inc.Chemical control features in wafer process equipment
US8765574B2 (en)2012-11-092014-07-01Applied Materials, Inc.Dry etch process
US8969212B2 (en)2012-11-202015-03-03Applied Materials, Inc.Dry-etch selectivity
US9064816B2 (en)2012-11-302015-06-23Applied Materials, Inc.Dry-etch for selective oxidation removal
US8980763B2 (en)2012-11-302015-03-17Applied Materials, Inc.Dry-etch for selective tungsten removal
US9111877B2 (en)2012-12-182015-08-18Applied Materials, Inc.Non-local plasma oxide etch
US8921234B2 (en)2012-12-212014-12-30Applied Materials, Inc.Selective titanium nitride etching
US10256079B2 (en)2013-02-082019-04-09Applied Materials, Inc.Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en)2013-03-012016-06-07Applied Materials, Inc.Enhanced etching processes using remote plasma sources
US9040422B2 (en)2013-03-052015-05-26Applied Materials, Inc.Selective titanium nitride removal
US8801952B1 (en)2013-03-072014-08-12Applied Materials, Inc.Conformal oxide dry etch
US10170282B2 (en)2013-03-082019-01-01Applied Materials, Inc.Insulated semiconductor faceplate designs
US20140271097A1 (en)2013-03-152014-09-18Applied Materials, Inc.Processing systems and methods for halide scavenging
US8895449B1 (en)2013-05-162014-11-25Applied Materials, Inc.Delicate dry clean
US9114438B2 (en)2013-05-212015-08-25Applied Materials, Inc.Copper residue chamber clean
US9493879B2 (en)2013-07-122016-11-15Applied Materials, Inc.Selective sputtering for pattern transfer
US9773648B2 (en)2013-08-302017-09-26Applied Materials, Inc.Dual discharge modes operation for remote plasma
US8956980B1 (en)2013-09-162015-02-17Applied Materials, Inc.Selective etch of silicon nitride
US8951429B1 (en)2013-10-292015-02-10Applied Materials, Inc.Tungsten oxide processing
US9236265B2 (en)2013-11-042016-01-12Applied Materials, Inc.Silicon germanium processing
US9576809B2 (en)2013-11-042017-02-21Applied Materials, Inc.Etch suppression with germanium
US9520303B2 (en)2013-11-122016-12-13Applied Materials, Inc.Aluminum selective etch
US9245762B2 (en)2013-12-022016-01-26Applied Materials, Inc.Procedure for etch rate consistency
US9117855B2 (en)2013-12-042015-08-25Applied Materials, Inc.Polarity control for remote plasma
US9287095B2 (en)2013-12-172016-03-15Applied Materials, Inc.Semiconductor system assemblies and methods of operation
US9263278B2 (en)2013-12-172016-02-16Applied Materials, Inc.Dopant etch selectivity control
US9190293B2 (en)2013-12-182015-11-17Applied Materials, Inc.Even tungsten etch for high aspect ratio trenches
US9287134B2 (en)2014-01-172016-03-15Applied Materials, Inc.Titanium oxide etch
US9396989B2 (en)2014-01-272016-07-19Applied Materials, Inc.Air gaps between copper lines
US9293568B2 (en)2014-01-272016-03-22Applied Materials, Inc.Method of fin patterning
US9385028B2 (en)2014-02-032016-07-05Applied Materials, Inc.Air gap process
US9499898B2 (en)2014-03-032016-11-22Applied Materials, Inc.Layered thin film heater and method of fabrication
US9299575B2 (en)2014-03-172016-03-29Applied Materials, Inc.Gas-phase tungsten etch
US9496145B2 (en)2014-03-192016-11-15Applied Materials, Inc.Electrochemical plating methods
US9299538B2 (en)2014-03-202016-03-29Applied Materials, Inc.Radial waveguide systems and methods for post-match control of microwaves
US9299537B2 (en)2014-03-202016-03-29Applied Materials, Inc.Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en)2014-03-212015-09-15Applied Materials, Inc.Flash gate air gap
US9903020B2 (en)2014-03-312018-02-27Applied Materials, Inc.Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en)2014-04-072016-02-23Applied Materials, Inc.Spacer formation
US9309598B2 (en)2014-05-282016-04-12Applied Materials, Inc.Oxide and metal removal
US9847289B2 (en)2014-05-302017-12-19Applied Materials, Inc.Protective via cap for improved interconnect performance
KR20220031134A (ko)*2014-06-162022-03-11인텔 코포레이션금속 인터커넥트의 시임 치유
US9406523B2 (en)2014-06-192016-08-02Applied Materials, Inc.Highly selective doped oxide removal method
US9378969B2 (en)2014-06-192016-06-28Applied Materials, Inc.Low temperature gas-phase carbon removal
US9425058B2 (en)2014-07-242016-08-23Applied Materials, Inc.Simplified litho-etch-litho-etch process
US9378978B2 (en)2014-07-312016-06-28Applied Materials, Inc.Integrated oxide recess and floating gate fin trimming
US9159606B1 (en)2014-07-312015-10-13Applied Materials, Inc.Metal air gap
US9496167B2 (en)2014-07-312016-11-15Applied Materials, Inc.Integrated bit-line airgap formation and gate stack post clean
US9165786B1 (en)2014-08-052015-10-20Applied Materials, Inc.Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en)2014-08-072017-05-23Applied Materials, Inc.Grooved insulator to reduce leakage current
US9553102B2 (en)2014-08-192017-01-24Applied Materials, Inc.Tungsten separation
US9355856B2 (en)2014-09-122016-05-31Applied Materials, Inc.V trench dry etch
US9355862B2 (en)2014-09-242016-05-31Applied Materials, Inc.Fluorine-based hardmask removal
US9368364B2 (en)2014-09-242016-06-14Applied Materials, Inc.Silicon etch process with tunable selectivity to SiO2 and other materials
US9613822B2 (en)2014-09-252017-04-04Applied Materials, Inc.Oxide etch selectivity enhancement
US9355922B2 (en)2014-10-142016-05-31Applied Materials, Inc.Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en)2014-10-142018-05-08Applied Materials, Inc.Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en)2014-11-262023-04-25Applied Materials, Inc.Methods and systems to enhance process uniformity
US9299583B1 (en)2014-12-052016-03-29Applied Materials, Inc.Aluminum oxide selective etch
US10573496B2 (en)2014-12-092020-02-25Applied Materials, Inc.Direct outlet toroidal plasma source
US10224210B2 (en)2014-12-092019-03-05Applied Materials, Inc.Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en)2014-12-232016-11-22Applied Materials, Inc.Anisotropic gap etch
US9343272B1 (en)2015-01-082016-05-17Applied Materials, Inc.Self-aligned process
US11257693B2 (en)2015-01-092022-02-22Applied Materials, Inc.Methods and systems to improve pedestal temperature control
US9373522B1 (en)2015-01-222016-06-21Applied Mateials, Inc.Titanium nitride removal
US9449846B2 (en)2015-01-282016-09-20Applied Materials, Inc.Vertical gate separation
US9728437B2 (en)2015-02-032017-08-08Applied Materials, Inc.High temperature chuck for plasma processing systems
US20160225652A1 (en)2015-02-032016-08-04Applied Materials, Inc.Low temperature chuck for plasma processing systems
US9758896B2 (en)2015-02-122017-09-12Applied Materials, Inc.Forming cobalt interconnections on a substrate
US9881805B2 (en)2015-03-022018-01-30Applied Materials, Inc.Silicon selective removal
US9859124B2 (en)*2015-04-172018-01-02Taiwan Semiconductor Manufacturing Company LtdMethod of manufacturing semiconductor device with recess
US9741593B2 (en)2015-08-062017-08-22Applied Materials, Inc.Thermal management systems and methods for wafer processing systems
US9691645B2 (en)2015-08-062017-06-27Applied Materials, Inc.Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en)2015-08-072016-05-24Applied Materials, Inc.Oxide etch selectivity systems and methods
US10504700B2 (en)2015-08-272019-12-10Applied Materials, Inc.Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en)2016-05-192019-12-31Applied Materials, Inc.Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en)2016-05-192019-12-10Applied Materials, Inc.Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en)2016-06-292018-01-09Applied Materials, Inc.Selective etch using material modification and RF pulsing
US9911698B1 (en)2016-08-252018-03-06International Business Machines CorporationMetal alloy capping layers for metallic interconnect structures
US10062575B2 (en)2016-09-092018-08-28Applied Materials, Inc.Poly directional etch by oxidation
US10629473B2 (en)2016-09-092020-04-21Applied Materials, Inc.Footing removal for nitride spacer
US10546729B2 (en)2016-10-042020-01-28Applied Materials, Inc.Dual-channel showerhead with improved profile
US10062585B2 (en)2016-10-042018-08-28Applied Materials, Inc.Oxygen compatible plasma source
US9721789B1 (en)2016-10-042017-08-01Applied Materials, Inc.Saving ion-damaged spacers
US9934942B1 (en)2016-10-042018-04-03Applied Materials, Inc.Chamber with flow-through source
US10062579B2 (en)2016-10-072018-08-28Applied Materials, Inc.Selective SiN lateral recess
US9947549B1 (en)2016-10-102018-04-17Applied Materials, Inc.Cobalt-containing material removal
US9768034B1 (en)2016-11-112017-09-19Applied Materials, Inc.Removal methods for high aspect ratio structures
US10163696B2 (en)2016-11-112018-12-25Applied Materials, Inc.Selective cobalt removal for bottom up gapfill
US10242908B2 (en)2016-11-142019-03-26Applied Materials, Inc.Airgap formation with damage-free copper
US10026621B2 (en)2016-11-142018-07-17Applied Materials, Inc.SiN spacer profile patterning
US10566206B2 (en)2016-12-272020-02-18Applied Materials, Inc.Systems and methods for anisotropic material breakthrough
US10431429B2 (en)2017-02-032019-10-01Applied Materials, Inc.Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en)2017-02-032019-09-03Applied Materials, Inc.Shaped etch profile with oxidation
US10043684B1 (en)2017-02-062018-08-07Applied Materials, Inc.Self-limiting atomic thermal etching systems and methods
US10319739B2 (en)2017-02-082019-06-11Applied Materials, Inc.Accommodating imperfectly aligned memory holes
KR102465114B1 (ko)*2017-02-092022-11-11주식회사 잉크테크시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
US10943834B2 (en)2017-03-132021-03-09Applied Materials, Inc.Replacement contact process
US10319649B2 (en)2017-04-112019-06-11Applied Materials, Inc.Optical emission spectroscopy (OES) for remote plasma monitoring
JP7176860B6 (ja)2017-05-172022-12-16アプライド マテリアルズ インコーポレイテッド前駆体の流れを改善する半導体処理チャンバ
US11276590B2 (en)2017-05-172022-03-15Applied Materials, Inc.Multi-zone semiconductor substrate supports
US11276559B2 (en)2017-05-172022-03-15Applied Materials, Inc.Semiconductor processing chamber for multiple precursor flow
US10049891B1 (en)2017-05-312018-08-14Applied Materials, Inc.Selective in situ cobalt residue removal
US10497579B2 (en)2017-05-312019-12-03Applied Materials, Inc.Water-free etching methods
US10920320B2 (en)2017-06-162021-02-16Applied Materials, Inc.Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en)2017-06-262020-01-21Applied Materials, Inc.3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en)2017-07-072020-07-28Applied Materials, Inc.Tantalum-containing material removal
US10541184B2 (en)2017-07-112020-01-21Applied Materials, Inc.Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en)2017-07-172019-07-16Applied Materials, Inc.Non-halogen etching of silicon-containing materials
US10043674B1 (en)2017-08-042018-08-07Applied Materials, Inc.Germanium etching systems and methods
US10170336B1 (en)2017-08-042019-01-01Applied Materials, Inc.Methods for anisotropic control of selective silicon removal
US10297458B2 (en)2017-08-072019-05-21Applied Materials, Inc.Process window widening using coated parts in plasma etch processes
US10128086B1 (en)2017-10-242018-11-13Applied Materials, Inc.Silicon pretreatment for nitride removal
US10283324B1 (en)2017-10-242019-05-07Applied Materials, Inc.Oxygen treatment for nitride etching
US10256112B1 (en)2017-12-082019-04-09Applied Materials, Inc.Selective tungsten removal
US10903054B2 (en)2017-12-192021-01-26Applied Materials, Inc.Multi-zone gas distribution systems and methods
US11328909B2 (en)2017-12-222022-05-10Applied Materials, Inc.Chamber conditioning and removal processes
US10854426B2 (en)2018-01-082020-12-01Applied Materials, Inc.Metal recess for semiconductor structures
GB2574177B (en)*2018-01-252021-07-14Semsysco GmbhMethod and device for plating a recess in a substrate
US10679870B2 (en)2018-02-152020-06-09Applied Materials, Inc.Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en)2018-02-152021-03-30Applied Materials, Inc.Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh)2018-02-282022-06-01美商應用材料股份有限公司形成氣隙的系統及方法
US10593560B2 (en)2018-03-012020-03-17Applied Materials, Inc.Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en)2018-03-122019-06-11Applied Materials, Inc.Thermal silicon etch
US10497573B2 (en)2018-03-132019-12-03Applied Materials, Inc.Selective atomic layer etching of semiconductor materials
US10573527B2 (en)2018-04-062020-02-25Applied Materials, Inc.Gas-phase selective etching systems and methods
US10490406B2 (en)2018-04-102019-11-26Appled Materials, Inc.Systems and methods for material breakthrough
US10699879B2 (en)2018-04-172020-06-30Applied Materials, Inc.Two piece electrode assembly with gap for plasma control
US10886137B2 (en)2018-04-302021-01-05Applied Materials, Inc.Selective nitride removal
US10872778B2 (en)2018-07-062020-12-22Applied Materials, Inc.Systems and methods utilizing solid-phase etchants
US10755941B2 (en)2018-07-062020-08-25Applied Materials, Inc.Self-limiting selective etching systems and methods
US10672642B2 (en)2018-07-242020-06-02Applied Materials, Inc.Systems and methods for pedestal configuration
US10892198B2 (en)2018-09-142021-01-12Applied Materials, Inc.Systems and methods for improved performance in semiconductor processing
US11049755B2 (en)2018-09-142021-06-29Applied Materials, Inc.Semiconductor substrate supports with embedded RF shield
US11062887B2 (en)2018-09-172021-07-13Applied Materials, Inc.High temperature RF heater pedestals
US11417534B2 (en)2018-09-212022-08-16Applied Materials, Inc.Selective material removal
US11682560B2 (en)2018-10-112023-06-20Applied Materials, Inc.Systems and methods for hafnium-containing film removal
US11121002B2 (en)2018-10-242021-09-14Applied Materials, Inc.Systems and methods for etching metals and metal derivatives
US11437242B2 (en)2018-11-272022-09-06Applied Materials, Inc.Selective removal of silicon-containing materials
US11721527B2 (en)2019-01-072023-08-08Applied Materials, Inc.Processing chamber mixing systems
US10920319B2 (en)2019-01-112021-02-16Applied Materials, Inc.Ceramic showerheads with conductive electrodes
WO2021035254A1 (en)2019-08-212021-02-25Lam Research CorporationReducing line bending during metal fill process
US11805704B2 (en)*2020-05-082023-10-31International Business Machines CorporationVia interconnects for a magnetoresistive random-access memory device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US5656542A (en)1993-05-281997-08-12Kabushiki Kaisha ToshibaMethod for manufacturing wiring in groove
US6042889A (en)*1994-02-282000-03-28International Business Machines CorporationMethod for electrolessly depositing a metal onto a substrate using mediator ions
US6090701A (en)*1994-06-212000-07-18Kabushiki Kaisha ToshibaMethod for production of semiconductor device
EP0751567B1 (en)*1995-06-272007-11-28International Business Machines CorporationCopper alloys for chip interconnections and method of making
JP3516558B2 (ja)*1996-08-262004-04-05シャープ株式会社半導体装置の製造方法
US5695810A (en)*1996-11-201997-12-09Cornell Research Foundation, Inc.Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6037257A (en)*1997-05-082000-03-14Applied Materials, Inc.Sputter deposition and annealing of copper alloy metallization
TW405158B (en)*1997-09-172000-09-11Ebara CorpPlating apparatus for semiconductor wafer processing
JP3545177B2 (ja)*1997-09-182004-07-21株式会社荏原製作所多層埋め込みCu配線形成方法
JP3040745B2 (ja)*1998-01-122000-05-15松下電子工業株式会社半導体装置及びその製造方法
US6181012B1 (en)*1998-04-272001-01-30International Business Machines CorporationCopper interconnection structure incorporating a metal seed layer
US6395152B1 (en)*1998-07-092002-05-28Acm Research, Inc.Methods and apparatus for electropolishing metal interconnections on semiconductor devices
TW428223B (en)*1998-10-052001-04-01Ebara CorpApparatus for plating a substrate
JP3979750B2 (ja)*1998-11-062007-09-19株式会社荏原製作所基板の研磨装置
US6121141A (en)*1998-11-242000-09-19Advanced Micro Devices, Inc.Method of forming a void free copper interconnects
US6136163A (en)*1999-03-052000-10-24Applied Materials, Inc.Apparatus for electro-chemical deposition with thermal anneal chamber
US6350687B1 (en)*1999-03-182002-02-26Advanced Micro Devices, Inc.Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film
JP2001164375A (ja)*1999-12-032001-06-19Sony Corp無電解メッキ浴および導電膜の形成方法
KR100773165B1 (ko)*1999-12-242007-11-02가부시키가이샤 에바라 세이사꾸쇼반도체기판처리장치 및 처리방법
JP3907151B2 (ja)*2000-01-252007-04-18株式会社東芝半導体装置の製造方法
TW476134B (en)*2000-02-222002-02-11IbmMethod for forming dual-layer low dielectric barrier for interconnects and device formed
JP3979791B2 (ja)*2000-03-082007-09-19株式会社ルネサステクノロジ半導体装置およびその製造方法
US6291082B1 (en)*2000-06-132001-09-18Advanced Micro Devices, Inc.Method of electroless ag layer formation for cu interconnects
US6811658B2 (en)*2000-06-292004-11-02Ebara CorporationApparatus for forming interconnects
US6387806B1 (en)*2000-09-062002-05-14Advanced Micro Devices, Inc.Filling an interconnect opening with different types of alloys to enhance interconnect reliability
JP2002226974A (ja)*2000-11-282002-08-14Ebara Corp無電解Ni−Bめっき液、電子デバイス装置及びその製造方法
US6953392B2 (en)*2001-01-052005-10-11Asm Nutool, Inc.Integrated system for processing semiconductor wafers
US6709874B2 (en)*2001-01-242004-03-23Infineon Technologies AgMethod of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation
US6573606B2 (en)*2001-06-142003-06-03International Business Machines CorporationChip to wiring interface with single metal alloy layer applied to surface of copper interconnect
US6528409B1 (en)*2002-04-292003-03-04Advanced Micro Devices, Inc.Interconnect structure formed in porous dielectric material with minimized degradation and electromigration

Also Published As

Publication numberPublication date
US20060040487A1 (en)2006-02-23
US20080011228A1 (en)2008-01-17
US7060618B2 (en)2006-06-13
CN1545728A (zh)2004-11-10
CN1329972C (zh)2007-08-01
WO2003017359A1 (en)2003-02-27
US20030075808A1 (en)2003-04-24
US7279408B2 (en)2007-10-09
EP1418619A1 (en)2004-05-12
EP1418619A4 (en)2010-09-08

Similar Documents

PublicationPublication DateTitle
KR20040018558A (ko)반도체장치와 그 제조방법 및 도금액
JP3979464B2 (ja)無電解めっき前処理装置及び方法
US6821902B2 (en)Electroless plating liquid and semiconductor device
KR100804715B1 (ko)반도체기판회전유지장치 및 반도체기판처리장치
US6706422B2 (en)Electroless Ni—B plating liquid, electronic device and method for manufacturing the same
US20040234696A1 (en)Plating device and method
EP1174912A1 (en)Semiconductor wafer processing apparatus and processing method
US20040235237A1 (en)Semiconductor device and method for manufacturing the same
KR100891344B1 (ko)무전해 도금액 및 반도체 디바이스
US20040170766A1 (en)Electroless plating method and device, and substrate processing method and apparatus
US20040219298A1 (en)Substrate processing method and substrate processing apparatus
JP3821709B2 (ja)無電解めっきの前処理方法
JP3772973B2 (ja)無電解めっき装置
US7413983B2 (en)Plating method including pretreatment of a surface of a base metal
JP2002190455A (ja)半導体基板製造装置
JP3813865B2 (ja)研磨方法及び研磨装置
JP2003133316A (ja)半導体装置及びその製造方法
US20040186008A1 (en)Catalyst-imparting treatment solution and electroless plating method
JP2004304021A (ja)半導体装置の製造方法及び製造装置
JP3886383B2 (ja)めっき装置及びめっき方法
JP2003142487A (ja)半導体装置及びその製造方法
JP2003034876A (ja)触媒処理液及び無電解めっき方法

Legal Events

DateCodeTitleDescription
PA0105International application

Patent event date:20040212

Patent event code:PA01051R01D

Comment text:International Patent Application

PG1501Laying open of application
PC1203Withdrawal of no request for examination
WITNApplication deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid

[8]ページ先頭

©2009-2025 Movatter.jp