본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 특히, STI (Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film using a shallow trench isolation (STI) process.
반도체 기술의 진보와 더불어, 반도체 소자의 고속화, 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 칫수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. 이것은 소자 영역의 폭이 감소되고 있는 추세에서 상대적으로 소자 영역의 폭을 증가시키기 위해서는 소자분리 영역의 폭을 감소시켜야만 하기 때문이다.With the progress of semiconductor technology, the speed and the high integration of semiconductor devices are progressing rapidly, and with this, the demand for refinement | miniaturization of a pattern and high precision of a pattern dimension is increasing. This requirement applies not only to patterns formed in device regions, but also to device isolation films that occupy a relatively large area. This is because the width of the device isolation region must be reduced in order to increase the width of the device region relatively in the trend that the width of the device region is decreasing.
여기서, 기존의 소자분리막은 로코스(LOCOS) 공정에 의해 형성되어져 왔는데, 상기 로코스 공정에 의한 소자분리막은, 주지된 바와 같이, 그 가장자리 부분에서 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자 분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점이 있다.Here, a conventional device isolation film has been formed by a LOCOS process, and the device isolation film by the LOCOS process, as is well known, has a bird's-beak having a beak shape at its edge portion. Since it is generated, there is a disadvantage of generating a leakage current while increasing the area of the device isolation layer.
따라서, 상기 로코스 공정에 의한 소자분리막 대신에 작은 폭을 가지며 우수한 소자분리 특성을 갖는 STI 공정을 이용한 소자분리막 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다.Therefore, a device isolation film formation method using an STI process having a small width and excellent device isolation characteristics has been proposed in place of the device isolation film by the LOCOS process. Currently, most semiconductor devices form a device isolation film by applying an STI process. have.
도 1a 내지 도 1d는 STI 기술을 이용한 종래의 소자분리막 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.1A to 1D are cross-sectional views illustrating a conventional method of forming a device isolation layer using STI technology, which will be described below.
도 1a를 참조하면, 실리콘 기판(10) 상에 패드산화막(11)과 패드질화막(12)을 차례로 형성하고, 상기 패드질화막(23) 상에 소자분리 영역을 한정하는 감광막 패턴(13)을 형성한다. 그런다음, 상기 감광막 패턴(13)을 식각 베리어로 이용해서 노출된 패드질화막 부분 및 그 아래의 패드산화막 부분을 식각하고, 이를 통해, 소자분리 영역에 해당하는 기판 부분을 노출시킨다.Referring to FIG. 1A, a pad oxide layer 11 and a pad nitride layer 12 are sequentially formed on a silicon substrate 10, and a photoresist layer pattern 13 defining a device isolation region is formed on the pad nitride layer 23. do. Then, using the photoresist pattern 13 as an etching barrier, the exposed portion of the pad nitride layer and the portion of the pad oxide layer below are etched, thereby exposing the substrate portion corresponding to the device isolation region.
도 1b를 참조하면, 감광막 패턴을 제거한 후, 식각된 패드질화막(12)을 이용해서 노출된 실리콘 기판 부분을 비등방성 식각하여 트렌치(14)를 형성한다.Referring to FIG. 1B, after the photoresist pattern is removed, the trench 14 is formed by anisotropically etching the exposed portion of the silicon substrate using the etched pad nitride layer 12.
도 1c를 참조하면, 트렌치 형성을 위한 식각 공정에서 실리콘 기판(10)에 인가된 물리적 데미지(physical damage)를 회복시키고, 아울러, 후속에서 트렌치를 매립하는 산화막의 치밀화(densification)를 위한 어닐링시에 유발될 수 있는 결함을 억제하기 위해 상기 결과물에 대한 산화 공정을 수행하고, 이 결과로 상기 트렌치(14)의 표면에 박막의 선형 산화막(15)을 형성한다. 그런다음, 트렌치(14)가 완전 매립되도록 결과물 상에 두껍게 고밀도 플라즈마(High Density Plasma : 이하, HDP) 산화막(16)을 증착한다.Referring to FIG. 1C, in the etching process for forming the trench, in order to recover physical damage applied to the silicon substrate 10 and subsequently to anneal for densification of an oxide film filling the trench. An oxidation process is performed on the resultant to suppress the defects which may be caused, and as a result, a thin linear oxide layer 15 is formed on the surface of the trench 14. Then, a high density plasma (HDP) oxide film 16 is deposited on the resultant material so that the trench 14 is completely buried.
도 1d를 참조하면, 패드질화막(13)이 노출될 때까지 HDP 산화막을 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 연마한 후, 매립된 산화막의 치밀화를 위해 어닐링을 수행하고, 이어서, 상기 패드질화막 및 패드산화막을 제거함으로써 트렌치형의 소자분리막(16a)을 형성한다.Referring to FIG. 1D, the HDP oxide film is polished by a chemical mechanical polishing (CMP) process until the pad nitride film 13 is exposed, and then annealing is performed for densification of the buried oxide film. The trench isolation device 16a is formed by removing the pad nitride film and the pad oxide film.
그러나, 종래의 STI 공정을 이용한 소자분리막 형성방법에 따르면, 트렌치에 매립된 산화막의 치밀화를 위한 수행하는 어닐링이 게이트의 선폭이 감소됨에 따라 인버스 내로우 위스 이펙트(Inverse Narrow Width Effect : 이하, INWE)를 야기하여 소자 특성을 열화시키게 된다.However, according to the conventional method of forming an isolation layer using an STI process, an annealing performed for densification of an oxide film embedded in a trench reduces the line width of the gate, thereby reducing the inverse narrow width effect (INWE). Causing deterioration of device characteristics.
여기서, 상기 INWE는 PMOS의 활성영역에 이온주입된 보론이 어닐링 동안에 외방-확산(Out-diffusion)하여 트렌치에 매립된 산화막내에 격리(segregation)됨으로써 트랜지스터의 문턱전압(Vt) 감소를 유발하고, 결국, 소자 특성의 열화를 초래하는 요인이다.In this case, the INWE causes the threshold voltage (Vt) of the transistor to decrease due to the out-diffusion of boron ion-implanted in the active region of the PMOS and segregation in the oxide film embedded in the trench. This is a factor that causes deterioration of device characteristics.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, INWE에 기인하는 소자 특성의 열화를 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of preventing deterioration of device characteristics due to INWE.
도 1a 내지 도 1d는 STI(Shallow Trench Isolation) 공정을 이용한 종래의 소자분리막 형성방법을 설명하기 위한 공정 단면도.1A to 1D are cross-sectional views illustrating a conventional method of forming a device isolation film using a shallow trench isolation (STI) process.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정 단면도.2A to 2D are cross-sectional views illustrating a method of forming an isolation layer in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20 : 실리콘 기판 21 : 패드산화막20 silicon substrate 21 pad oxide film
22 : 패드질화막 23 : 감광막 패턴22: pad nitride film 23: photosensitive film pattern
24 : 트렌치 25 : 선형 산화막24: trench 25: linear oxide film
26 : 질화 산화막 27 : HDP 산화막26: nitride oxide film 27: HDP oxide film
28 : 소자분리막28: device isolation film
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막을 식각하여 소자분리 영역에 해당하는 기판 부분을 노출시키는 단계; 상기 노출된 기판 부분을 식각하여 트렌치를 형성하는 단계; 상기 결과물에 대해 산화 공정을 수행하여 상기 트렌치 표면에 선형 산화막을 형성하는 단계; 상기 선형 산화막을 질화시켜 그 표면에 질화 산화막을 형성하는 단계; 상기 트렌치가 매립되도록 결과물 상에 산화막을 증착하는 단계; 상기 패드질화막이 노출될 때까지 상기 산화막을 연마하는 단계; 상기 트렌치에 매립된 산화막이 치밀화되도록 어닐링을 수행하는 단계; 및 상기 패드질화막과 패드산화막을 제거하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of sequentially forming a pad oxide film and a pad nitride film on a silicon substrate; Etching the pad nitride film and the pad oxide film to expose a substrate portion corresponding to the device isolation region; Etching the exposed substrate portion to form a trench; Performing an oxidation process on the resultant to form a linear oxide film on the trench surface; Nitriding the linear oxide film to form a nitride oxide film on a surface thereof; Depositing an oxide film on a resultant such that the trench is buried; Polishing the oxide film until the pad nitride film is exposed; Performing annealing to densify the oxide film embedded in the trench; And removing the pad nitride film and the pad oxide film.
여기서, 상기 산화 공정은 퍼니스 습식 산화, 퍼니스 건식 산화 및 급속 열 산화 공정으로 구성된 그룹으로부터 선택되는 어느 하나를 이용하여 800∼1,200℃의 온도에서 50∼300Å 두께의 선형 산화막이 형성되도록 수행한다.Here, the oxidation process is performed such that a linear oxide film having a thickness of 50 to 300 kPa is formed at a temperature of 800 to 1,200 ° C using any one selected from the group consisting of furnace wet oxidation, furnace dry oxidation, and rapid thermal oxidation.
상기 질화 산화막을 형성하는 단계는 N2, NH3, NO 및 N2O 가스로 구성되는 그룹으로부터 선택되는 어느 하나를 활성화 가스로 사용하고, RF 파워를 100∼5,000W, 가스 플로우를 100∼500sccm, 온도를 200∼500℃로 하는 조건 하에서 10∼100Å 정도 형성되도록 수행한다.The step of forming the nitride oxide film using any one selected from the group consisting of N2 , NH3 , NO and N2 O gas as the activation gas, RF power 100 ~ 5,000W, gas flow 100 ~ 500sccm It is performed so that about 10-100 Pa may be formed on the conditions which make temperature 200-500 degreeC.
상기 트렌치에 매립된 산화막의 치밀화를 위한 어닐링은 N2분위기 및 800∼1,200℃의 온도에서 10∼120분 동안 퍼니스 어닐링 또는 10∼60초 동안 급속열공정에 의한 어닐링으로 수행한다.Annealing for densification of the oxide film embedded in the trench is carried out by annealing by furnace annealing for 10 to 120 minutes in a N2 atmosphere and a temperature of 800 ~ 1,200 ℃ or by a rapid heat process for 10 to 60 seconds.
본 발명에 따르면, 선형 산화막과 트렌치 매립용 산화막의 계면에 질화 산화막을 형성함으로써, 상기 질화 산화막에 의해 트렌치에 매립된 산화막으로의 보론 침투를 방지할 수 있으며, 그래서, 소자 특성의 열화를 방지할 수 있다.According to the present invention, by forming a nitride oxide film at the interface between the linear oxide film and the trench filling oxide film, it is possible to prevent boron penetration into the oxide film embedded in the trench by the nitride oxide film, thereby preventing deterioration of device characteristics. Can be.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.2A to 2D are cross-sectional views illustrating a method of forming a device isolation film according to an exemplary embodiment of the present invention.
도 2a를 참조하면, 실리콘 기판(20) 상에 패드산화막(21)과 패드질화막(22)을 차례로 형성한다. 그런다음, 상기 패드질화막(22) 상에 소자분리 영역을 한정하는 감광막 패턴(23)을 형성하고, 이를 식각 베리어로 이용해서 노출된 패드질화막 부분과 그 아래의 패드산화막을 식각하여 소자분리 영역에 해당하는 기판 부분을 노출시킨다.Referring to FIG. 2A, a pad oxide film 21 and a pad nitride film 22 are sequentially formed on the silicon substrate 20. Thereafter, a photoresist pattern 23 defining a device isolation region is formed on the pad nitride layer 22, and the exposed portion of the pad nitride layer and the pad oxide layer below are etched using the photoresist as an etching barrier. The corresponding substrate portion is exposed.
도 2b를 참조하면, 노출된 기판 부분을 소정 깊이만큼 비등방성 식각하여 트렌치(24)를 형성한다. 그런다음, 상기 트렌치 식각시에 유발된 기판 결함을 회복시키고, 특히, 트렌치 상단 코너부의 라운딩(rounding)을 위해 상기 결과물에 대해 산화 공정을 수행하고, 이 결과로서 트렌치(24) 표면에 박막의 선형 산화막(25)을 형성한다. 여기서, 상기 산화 공정은 퍼니스 습식 산화, 퍼니스 건식 산화 및 급속열공정 중에서 선택되는 어느 하나를 이용하여 800∼1,200℃의 온도에서 50∼300Å 두께의 선형 산화막(25)이 형성되도록 수행한다.Referring to FIG. 2B, the exposed substrate portion is anisotropically etched to a predetermined depth to form the trench 24. Then, the substrate defects caused during the trench etching are repaired, and an oxidation process is performed on the resultant, in particular, for rounding the upper corners of the trenches, and as a result, the linearity of the thin film on the surface of the trench 24 is performed. An oxide film 25 is formed. Here, the oxidation process is performed such that a linear oxide film 25 having a thickness of 50 to 300 kPa is formed at a temperature of 800 to 1,200 ° C using any one selected from a furnace wet oxidation, a furnace dry oxidation, and a rapid heat process.
도 2c를 참조하면, N2, NH3, NO 가스 등을 플라즈마로 활성화(activation)시켜 선형 산화막(25)을 질화(nitridation)시키고, 이를 통해, 상기 선형 산화막(25)의 표면에 질화 산화막(nitric oxide : 26)을 형성한다. 여기서, 질화 산화막(26)의 형성은 RF 파워를 100∼5,000W, 가스 플로우(gas flow)를 100∼500sccm, 온도를 200∼500℃로 하는 조건 하에서 10∼100Å 두께가 형성되도록 수행한다.Referring to FIG. 2C, N2 , NH3 , and NO gas are activated by plasma to nitridate the linear oxide film 25, and through this, a nitride oxide film ( nitric oxide: 26). Here, the nitride oxide film 26 is formed so that a thickness of 10 to 100 kHz is formed under conditions of 100 to 5,000 W of RF power, 100 to 500 sccm of gas flow, and 200 to 500 ° C.
도 2d를 참조하면, 트렌치가 완전 매립되도록 상기 기판 결과물 상에 두껍게 HDP 산화막(27)을 증착하고, 그런다음, 패드질화막이 노출될 때까지 상기 HDP 산화막(27)을 CMP하여 트렌치형의 소자분리막(28)을 형성한다. 이어서, 상기 트렌치에 매립된 HDP 산화막(27)의 치밀화를 위해 N2분위기 및 800∼1,200℃의 온도에서 10∼120분 동안 퍼니스 어닐링 또는 10∼60초 동안 급속열공정에 의한 어닐링을 수행하고, 그리고나서, 상기 패드질화막 및 패드산화막을 제거하여 본 발명에 따른 트렌치형의 소자분리막(28)의 형성을 완성한다.Referring to FIG. 2D, a thick HDP oxide layer 27 is deposited on the substrate resultant to completely fill the trench, and then CMP the HDP oxide layer 27 until the pad nitride layer is exposed to form a trench isolation device. Form 28. Subsequently, for densification of the HDP oxide film 27 embedded in the trench, furnace annealing is performed for 10 to 120 minutes in an N2 atmosphere and a temperature of 800 to 1,200 ° C., or annealing is performed by a rapid thermal process for 10 to 60 seconds. Then, the pad nitride film and the pad oxide film are removed to complete the formation of the trench type device isolation film 28 according to the present invention.
상기와 같은 본 발명의 소자분리막 형성방법에 따르면, HDP 산화막의 매립이전에 고밀도 플라즈마를 이용하여 N2, NH3, NO 및 N2O 중에서 어느 하나의 가스를 활성화시키고, 이를 통해, 활성화된 질소 레디컬이 선형 산화막과 반응하여 상기 선형 산화막의 표면에 질화 산화막이 형성되도록 함으로써, 상기 질화 산화막의 차단(blocking) 기능에 의해 트렌치에 매립된 산화막의 치밀화를 위한 어닐링시에 상기 산화막으로의 보론 침투를 방지할 수 있으며, 그래서, INWE에 기인하는 소자 특성의 열화를 손쉽게 방지할 수 있다.According to the device isolation film forming method of the present invention as described above, by using a high-density plasma before embedding the HDP oxide film to activate any one of N2 , NH3 , NO and N2 O, through this, activated nitrogen By radicals reacting with the linear oxide film to form a nitride oxide film on the surface of the linear oxide film, boron penetration into the oxide film during annealing for densification of the oxide film embedded in the trench by the blocking function of the nitride oxide film Can be prevented, and therefore, deterioration of device characteristics due to INWE can be easily prevented.
이상에서와 같이, 본 발명의 방법은 HDP 산화막의 매립 이전에 질화 공정을 수행하여 선형 산화막의 표면에 보론의 외방 확산을 차단할 수 있는 질화 산화막을 형성해 줌으로써, 트렌치에 매립된 산화막의 치밀화를 위한 어닐링시에 상기 산화막으로의 보론 침투를 차단할 수 있으며, 그래서, INWE에 기인하는 소자 특성의 열화를 방지할 수 있다.As described above, the method of the present invention performs a nitriding process prior to embedding the HDP oxide film to form a nitride oxide film that can block outward diffusion of boron on the surface of the linear oxide film, thereby annealing for densification of the oxide film embedded in the trench It is possible to block boron penetration into the oxide film at the time, so that deterioration of device characteristics due to INWE can be prevented.
또한, 본 발명의 방법은 기존의 HDP 산화막 공정 레시피(recipe)에 질소 가스를 이용한 질화 공정만을 추가하여 산화막으로의 보론 침투를 방지할 수 있는 바, 0.15㎛급 이하의 초고집적 소자의 제조에 매우 유리하게 적용할 수 있다.In addition, the method of the present invention can prevent boron penetration into the oxide film by adding only a nitriding process using nitrogen gas to an existing HDP oxide process recipe, which is very suitable for the production of ultra-high density devices of 0.15 μm or less. It can be advantageously applied.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020026186AKR20030088235A (en) | 2002-05-13 | 2002-05-13 | Method for forming isolation layer of semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020026186AKR20030088235A (en) | 2002-05-13 | 2002-05-13 | Method for forming isolation layer of semiconductor device |
| Publication Number | Publication Date |
|---|---|
| KR20030088235Atrue KR20030088235A (en) | 2003-11-19 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020026186AWithdrawnKR20030088235A (en) | 2002-05-13 | 2002-05-13 | Method for forming isolation layer of semiconductor device |
| Country | Link |
|---|---|
| KR (1) | KR20030088235A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461330B1 (en)* | 2002-07-19 | 2004-12-14 | 주식회사 하이닉스반도체 | Method for forming Shallow Trench Isolation of semiconductor device |
| KR100806799B1 (en)* | 2006-09-18 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Manufacturing Method of Image Sensor |
| KR101024254B1 (en)* | 2003-10-28 | 2011-03-29 | 주식회사 하이닉스반도체 | Device Separating Method of Semiconductor Device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461330B1 (en)* | 2002-07-19 | 2004-12-14 | 주식회사 하이닉스반도체 | Method for forming Shallow Trench Isolation of semiconductor device |
| KR101024254B1 (en)* | 2003-10-28 | 2011-03-29 | 주식회사 하이닉스반도체 | Device Separating Method of Semiconductor Device |
| KR100806799B1 (en)* | 2006-09-18 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Manufacturing Method of Image Sensor |
| Publication | Publication Date | Title |
|---|---|---|
| KR19990080352A (en) | Trench isolation method and structure | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| JP5121102B2 (en) | Manufacturing method of semiconductor device | |
| KR101017051B1 (en) | Transistor manufacturing method of semiconductor device | |
| KR20030088235A (en) | Method for forming isolation layer of semiconductor device | |
| KR100895825B1 (en) | Device Separating Method of Semiconductor Device | |
| JP2007048941A (en) | Manufacturing method of semiconductor device | |
| KR100344765B1 (en) | Method for isolating semiconductor devices | |
| US20090111240A1 (en) | Method of manufacturing semiconductor device | |
| KR100567878B1 (en) | Trench isolation film formation method of semiconductor device | |
| KR100672769B1 (en) | Device isolation film formation method of semiconductor device | |
| KR20030001941A (en) | Method For Manufacturing Semiconductor Devices | |
| KR20010008560A (en) | Method For Forming The Isolation Layer Of Semiconductor Device | |
| KR100755056B1 (en) | Trench isolation film formation method for semiconductor devices | |
| KR100713316B1 (en) | Dual Device Separation Method of Semiconductor Devices | |
| KR100567877B1 (en) | Device Separating Method of Semiconductor Device | |
| KR100782789B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR20010108828A (en) | Method for forming isolation layer in semiconductor device | |
| KR100595858B1 (en) | Semiconductor device manufacturing method | |
| KR20010014793A (en) | Method of manufacturing a semiconductor device | |
| KR100430582B1 (en) | Method for manufacturing semiconductor device | |
| KR20040048458A (en) | Method for forming isolation layer in semiconductor device | |
| KR20020002512A (en) | Method for forming isolation layer in semiconductor device | |
| KR100667912B1 (en) | Device Separation Method of Semiconductor Device | |
| KR100745056B1 (en) | Method of forming device isolation film of semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | Patent event code:PA01091R01D Comment text:Patent Application Patent event date:20020513 | |
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant | Patent event date:20041006 Comment text:Notification of Change of Applicant Patent event code:PN23011R01D | |
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |