Movatterモバイル変換


[0]ホーム

URL:


KR102726216B1 - 변조된 원자 층 증착 - Google Patents

변조된 원자 층 증착
Download PDF

Info

Publication number
KR102726216B1
KR102726216B1KR1020217039337AKR20217039337AKR102726216B1KR 102726216 B1KR102726216 B1KR 102726216B1KR 1020217039337 AKR1020217039337 AKR 1020217039337AKR 20217039337 AKR20217039337 AKR 20217039337AKR 102726216 B1KR102726216 B1KR 102726216B1
Authority
KR
South Korea
Prior art keywords
plasma
precursor
substrate
cycle
ald
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217039337A
Other languages
English (en)
Other versions
KR20210150606A (ko
Inventor
찬 마이에 마이에 소이
끌로에 발다세로니
시바 샤란 반다리
풀킷 아가왈
애드리언 라보이
바트 제이. 반 슈라벤디크
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션filedCritical램 리써치 코포레이션
Priority to KR1020247036444ApriorityCriticalpatent/KR20240160679A/ko
Publication of KR20210150606ApublicationCriticalpatent/KR20210150606A/ko
Application grantedgrantedCritical
Publication of KR102726216B1publicationCriticalpatent/KR102726216B1/ko
Activelegal-statusCriticalCurrent
Anticipated expirationlegal-statusCritical

Links

Images

Classifications

Landscapes

Abstract

ALD (atomic layer deposition) 의 교번하는 사이클들 동안 길고 짧은 변환 시간들을 사용하여 박막들을 증착하기 위한 방법들 및 장치들이 본 명세서에 제공된다. 실시 예들은 멀티-사이클 ALD 프로세스의 하나 이상의 사이클들에서 ALD 사이클의 교번하는 변환 지속 기간을 수반한다. 일부 실시 예들은 2 회 이상의 ALD 사이클들에서 도즈, 퍼지, 압력, 플라즈마 전력 또는 플라즈마 에너지의 변조를 수반한다.

Description

변조된 원자 층 증착
실리콘 옥사이드 막들을 포함하는 다양한 재료들의 막들은 다양한 적용 예들을 위한 반도체 프로세싱에 사용된다. 실리콘 옥사이드 막들은 플라즈마-강화된 원자 층 증착 (plasma-enhanced atomic layer deposition) 과 같은 상이한 기법들을 사용하여 증착될 수도 있다. 기술 (technology) 이 발전함에 따라, 고품질 막들의 증착이 어려워진다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시하기 위한 것이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원 시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
참조로서 포함
PCT 신청 양식이 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권 또는 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 인용되었다.
막들을 증착하기 위한 방법들 및 장치들이 본 명세서에 제공된다. 일 실시 예는 막을 증착하는 방법을 수반하고, 방법은 프로세싱 챔버에 기판을 제공하는 단계; 제 1 원자 층 증착 (atomic layer deposition; ALD) 사이클로 기판 위에 제 1 양의 재료를 증착하는 단계로서, 전구체로 하여금 기판의 표면 상에 흡착되게 하는 조건들 하에서 기판을 전구체에 노출시켜, 전구체의 제 1 흡착된 층을 형성하는 단계; 및 제 1 양의 재료를 형성하도록 제 1 지속 기간 동안 전구체의 제 1 흡착된 층을 반응성 종에 노출시키는 단계를 포함하는, 제 1 ALD 사이클로 증착하는 단계; 및 제 2 ALD 사이클을 사용하여 제 1 양의 재료 상에 제 2 양의 재료를 증착하는 단계로서, 전구체로 하여금 기판의 표면 상에 흡착되게 하는 조건들 하에서 기판을 전구체에 노출시켜, 전구체의 제 2 흡착된 층을 형성하는 단계; 및 제 2 양의 재료를 형성하도록 제 2 지속 기간 동안 전구체의 제 2 흡착된 층을 반응성 종에 노출시키는 단계를 포함하는, 상기 제 2 ALD 사이클로 증착하는 단계를 포함하고, 제 1 지속 기간 및 제 2 지속 기간은 상이한 지속 기간들이다.
다양한 실시 예들에서, 제 2 지속 기간은 제 1 지속 기간보다 약 1.1 내지 약 15 배 길다.
다양한 실시 예들에서, 제 2 지속 기간은 제 1 지속 기간보다 약 1.1 내지 약 10 배 길다.
다양한 실시 예들에서, 제 2 지속 기간은 제 1 지속 기간보다 약 1.1 내지 약 5 배 길다.
방법은 또한 반응성 종을 생성하도록 플라즈마를 점화하는 단계를 포함할 수도 있다. 플라즈마는 인 시츄로 (in situ) 생성될 수도 있다. 일부 실시 예들에서, 플라즈마는 리모트로 (remotely) 생성된다.
다양한 실시 예들에서, 반응성 종은 아르곤과 함께 도입된다.
방법은 또한 제 2 양의 재료를 증착하기 전에 제 1 ALD 사이클을 2 회 이상 반복하는 단계를 포함할 수도 있다.
일부 실시 예들에서, 방법은 또한 제 2 ALD 사이클을 2 회 이상 반복하는 단계를 포함한다.
방법은 또한 제 1 ALD 사이클과 제 2 ALD 사이클 사이를 교번하는 단계를 포함할 수도 있다.
일부 실시 예들에서, 방법은 또한 제 1 ALD 사이클 및 제 2 ALD 사이클 중 적어도 하나에서 기판을 전구체에 노출시킨 후 퍼지하는 단계를 포함한다.
다양한 실시 예들에서, 전구체는 아미노실란이다. 예를 들어, 일부 실시 예들에서, 아미노실란은 디-이소프로필아미노실란 (di-isopropylaminosilane; DIPAS) 이다.
다양한 실시 예들에서, 재료는 실리콘 옥사이드를 포함한다.
또 다른 양태는 실리콘 옥사이드를 증착하는 방법을 수반하고, 방법은: 프로세스 챔버에 기판을 제공하는 단계; 및 적어도 제 1 PEALD (plasma-enhanced atomic layer deposition) 사이클 및 제 2 PEALD 사이클을 포함하는 2 회 이상의 PEALD 사이클들에 기판을 노출함으로써 기판 위에 컨포멀한 (conformal) 실리콘 옥사이드 막을 증착하는 단계를 포함하고, 제 1 PEALD 사이클은, 기판의 표면 상에 실리콘-함유 전구체의 흡착된 층을 형성하도록 실리콘-함유 전구체를 도입하는 단계, 실리콘-함유 전구체의 흡착된 층을 산소-함유 반응 물질 및 아르곤에 노출하고 제 1 플라즈마 에너지로 제 1 플라즈마를 점화하는 단계를 포함하고, 그리고 제 2 PEALD 사이클은, 기판의 표면 상에 실리콘-함유 전구체의 흡착된 층을 형성하도록 실리콘-함유 전구체를 도입하는 단계, 실리콘-함유 전구체의 흡착된 층을 산소-함유 반응 물질 및 아르곤에 노출하고 제 2 플라즈마 에너지로 제 2 플라즈마를 점화하는 단계를 포함하고, 제 2 플라즈마 에너지는 제 1 플라즈마 에너지보다 적어도 3 배 크다.
다양한 실시 예들에서, 제 1 플라즈마 에너지는 기판 당 약 200 J 내지 약 500 J이다.
다양한 실시 예들에서, 제 1 PEALD 사이클 및 제 2 PEALD 사이클은 순차적으로 교번하는 노출들로 수행된다.
다양한 실시 예들에서, 제 2 PEALD 사이클은 제 1 PEALD 사이클이 n 회 반복될 때마다 수행되고, n은 2 이상의 정수이다.
방법은 또한 제 3 플라즈마 에너지에서 수행된 제 3 PEALD 사이클을 더 포함할 수도 있고, 제 1 플라즈마 에너지는 제 2 플라즈마 에너지보다 작고 제 2 플라즈마 에너지는 제 3 플라즈마 에너지보다 작다.
다양한 실시 예들에서, 제 1 플라즈마 에너지 및 제 2 플라즈마 에너지를 생성하도록 사용된 플라즈마 전력은 동일하다.
일부 실시 예들에서, 실리콘-함유 전구체는 아미노실란이다. 예를 들어, 아미노실란은 디-이소프로필아미노실란 (DIPAS) 일 수도 있다.
다양한 실시 예들에서, 제 2 플라즈마는 기판 당 약 125 W 내지 약 1625 W의 플라즈마 전력을 사용하여 생성된다.
일부 실시 예들에서, 컨포멀한 (conformal) 실리콘 옥사이드 막은 200:1 묽은 플루오르화 수소산에서 1 A/sec 미만의 습식 에칭 레이트를 갖는다.
또 다른 양태는 기판들을 프로세싱하기 위한 장치를 수반하고, 장치는: 하나 이상의 프로세스 챔버들; 하나 이상의 프로세스 챔버들 및 연관된 플로우 제어 하드웨어 내로의 하나 이상의 가스 유입구들; 및 적어도 하나의 프로세서 및 메모리를 갖는 제어기로서, 적어도 하나의 프로세서 및 메모리는 서로 통신 가능하게 연결되고, 적어도 하나의 프로세서는 적어도 플로우 제어 하드웨어와 동작 가능하게 연결되고, 그리고 메모리는 적어도, 하나 이상의 프로세스 챔버들 중 적어도 하나로 기판의 삽입을 유발하고; 제 1 지속 기간 동안 하나 이상의 가스 유입구들을 통해 하나 이상의 프로세스 챔버들 중 적어도 하나 내로 실리콘-함유 전구체 및 산화제의 제 1 세트의 교번하는 플로우들의 도입을 유발하고; 그리고 제 2 지속 기간 동안 하나 이상의 가스 유입구들을 통해 하나 이상의 프로세스 챔버들 중 적어도 하나 내로 실리콘-함유 전구체 및 산화제의 제 2 세트의 교번하는 플로우들의 도입을 유발하도록 플로우 제어 하드웨어를 제어하게 적어도 하나의 프로세서를 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장하고, 그리고 제 2 지속 기간은 제 1 지속 기간보다 적어도 1.1 배 길다.
장치는 또한 플라즈마 생성기를 포함할 수도 있다.
다양한 실시 예들에서, 하나 이상의 프로세스 챔버들 중 적어도 하나는 전력 공급된 샤워헤드 및 기판을 홀딩하기 위한 접지된 페데스탈을 포함한다.
다양한 실시 예들에서, 하나 이상의 프로세스 챔버들 중 적어도 하나는 기판을 홀딩하기 위한 전력 공급된 페데스탈 및 접지된 샤워헤드를 포함한다.
또 다른 양태는 기판들을 프로세싱하기 위한 장치를 수반하고, 장치는: 하나 이상의 프로세스 챔버들; 하나 이상의 프로세스 챔버들 및 연관된 플로우 제어 하드웨어 내로의 하나 이상의 가스 유입구들; 플라즈마 생성기; 및 적어도 하나의 프로세서 및 메모리를 갖는 제어기로서, 적어도 하나의 프로세서 및 메모리는 서로 통신 가능하게 연결되고, 적어도 하나의 프로세서는 적어도 플로우 제어 하드웨어와 동작 가능하게 연결되고, 그리고 메모리는, 하나 이상의 프로세스 챔버들 중 적어도 하나로 기판의 삽입을 유발하고; 하나 이상의 가스 유입구들을 통해 하나 이상의 프로세스 챔버들 중 적어도 하나 내로 실리콘-함유 전구체 및 산화제의 제 1 세트의 교번하는 플로우들의 도입을 유발하고; 컨포멀한 실리콘 옥사이드 재료를 형성하도록 제 1 세트 동안 산화제의 도입을 유발할 때 제 1 플라즈마 에너지를 갖는 플라즈마의 생성을 유발하고; 그리고 하나 이상의 가스 유입구들을 통해 하나 이상의 프로세스 챔버들 중 적어도 하나 내로 실리콘-함유 전구체 및 산화제의 제 2 세트의 교번하는 플로우들의 도입을 유발하고; 그리고 컨포멀한 실리콘 옥사이드 재료를 형성하도록 제 2 세트 동안 산화제를 도입할 때 제 1 플라즈마 에너지보다 적어도 1.1 배 큰 제 2 플라즈마 에너지를 갖는 플라즈마의 생성을 유발하도록 플로우 제어 하드웨어를 제어하도록 적어도 하나의 프로세서를 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장한다.
다양한 실시 예들에서, 하나 이상의 프로세스 챔버들 중 적어도 하나는 전력 공급된 샤워헤드 및 기판을 홀딩하기 위한 접지된 페데스탈을 포함한다.
다양한 실시 예들에서, 하나 이상의 프로세스 챔버들 중 적어도 하나는 기판을 홀딩하기 위한 전력 공급된 페데스탈 및 접지된 샤워헤드를 포함한다.
이들 및 다른 양태들은 도면들을 참조하여 이하에 더 기술된다.
도 1a 및 도 1b는 특정한 개시된 실시 예들에 따라 수행된 방법들에 대한 동작들을 도시하는 프로세스 흐름도들이다.
도 2는 특정한 개시된 실시 예들에 따른 방법의 사이클들의 예를 도시하는 타이밍 시퀀스도이다.
도 3a 및 도 3b는 특정한 개시된 실시 예들에 따른, 방법의 동작들을 도시하는 프로세스 흐름도이다
도 4는 개시된 실시 예들을 수행하기 위한 예시적인 프로세스 챔버의 개략도이다.
도 5는 개시된 실시 예들을 수행하기 위한 예시적인 프로세스 툴의 개략도이다.
도 6은 다양한 플라즈마 에너지들을 사용하여 증착된 실리콘 옥사이드 막들에 대한 습식 에칭 레이트 (wet etch rate) 및 단차 커버리지를 도시하는 그래프이다.
도 7은 미리 결정된 (given) 플라즈마 전력에서 다양한 일정한 시간 및 교번하는 변환 시간에서 상이한 플라즈마-강화된 원자 층 증착 프로세스들을 사용하여 증착된 실리콘 옥사이드 막들에 대한 습식 에칭 레이트를 비교하는 그래프이다.
도 8은 특정한 개시된 실시 예들을 사용하여 증착된 피처들의 하단부, 측면부, 및 상단부에서 막들의 습식 에칭 레이트들을 비교하는 그래프이다.
이하의 기술 (description) 에서, 제시된 실시 예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시되었다. 개시된 실시 예들은 이들 구체적인 상세들 중 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 실시 예들을 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다. 개시된 실시 예들이 구체적인 실시 예들과 함께 기술될 것이지만, 이는 개시된 실시 예들을 제한하는 것으로 의도되지 않았다는 것이 이해될 것이다.
반도체 프로세싱은 고 종횡비 토포그래피 (topography) 를 갖는 패터닝된 기판들을 포함하는 다양한 기판들 상에서 수행된다. 일부 프로세싱 동작들은 다양한 과제들을 제기할 수 있는 막들의 증착을 수반한다. 예를 들어, 기술이 발전함에 따라, 복잡한 토포그래피 위에 고품질 막들을 증착하기 위한 기법들 (techniques) 이 어려워진다. 이러한 토포그래피 상에 고품질 막들을 증착하기 위한 일 특정한 기법은 원자 층 증착 (atomic layer deposition; ALD) 과 같은 컨포멀한 증착을 사용하는 것이다. ALD는 유전체, 금속, 및 다른 막들을 포함하는 상이한 타입들의 재료들을 증착하도록 사용될 수 있다. ALD에 의해 증착될 수도 있는 일 특정한 예시적인 막은 실리콘 옥사이드이다.
실리콘 옥사이드가 ALD에 의해 증착될 수도 있는 특정한 타입의 막으로서 본 명세서에 기술되지만, 다른 타입들의 재료들이 또한 ALD를 사용하여 증착될 수도 있고 실리콘 옥사이드는 단지 예로서 제공된다는 것이 이해될 것이다.
ALD는 순차적인 자기-제한 반응들을 사용하여 재료의 박층들을 증착하는 기법이다. ALD 프로세스들은 사이클들에서 층 단위 (layer-by-layer basis) 로 막들을 증착하도록 표면-매개 (surface-mediated) 증착 반응들을 사용한다. 예로서, ALD 사이클은 다음 동작들: (i) 전구체의 전달/흡착 (또한 "도즈"로 지칭됨), (ii) 챔버로부터 전구체의 퍼지, (iii) 제 2 반응 물질의 전달 및 선택 가능한 (optional) 플라즈마 생성 (또한 "변환"으로 지칭됨), 및 (iv) 챔버로부터 부산물들의 퍼지를 포함할 수도 있다. 퍼지는 일부 경우에 선택 가능할 수도 있다. 부가적으로, 도즈는 변환 전에 반드시 수행될 필요는 없을 수도 있다; 일부 경우들에서, 제 2 반응 물질의 전달은 전구체를 전달하기 전에 수행될 수도 있다. 본 명세서의 논의 목적들을 위해, ALD 사이클은 도즈, 퍼지, 변환 및 퍼지를 지칭할 것이지만, 다른 변동들이 또한 활용될 수도 있다는 것이 이해될 것이다.
플라즈마가 제 2 반응 물질의 전달 동안 사용되는 경우, 프로세스는 PEALD (plasma-enhanced atomic layer deposition) 로 지칭될 수도 있다. 기판의 표면 상에 막을 형성하기 위한 제 2 반응 물질과 흡착된 전구체 사이의 반응은 막 조성 및 특성들, 예컨대 응력, 습식 에칭 레이트, 건식 에칭 레이트, 전기적 특성들 (예를 들어, 유전 상수, 파괴 전압 (breakdown voltage) 및 누설 전류), 불순물의 혼입, 등에 영향을 준다. 부가적으로, 증착된 막의 불균일도가 또한 결정될 수도 있고, 일부 경우들에서, 감소된 불균일성이 목표될 수도 있다.
ALD 프로세스의 일 특정한 예에서, 표면 활성 사이트들의 집단을 포함하는 기판 표면은 기판을 하우징하는 챔버에 제공된 도즈로 실리콘-함유 전구체와 같은 제 1 전구체의 가스상 (gas phase) 분포에 노출된다. 이 제 1 전구체의 분자들은 제 1 전구체의 화학흡착된 종 및/또는 물리흡착된 분자들을 포함하여, 기판 표면 상으로 흡착된다. 본 명세서에 기술된 바와 같이 화합물이 기판 표면 상에 흡착될 때, 흡착된 층은 화합물뿐만 아니라 화합물의 유도체들을 포함할 수도 있다는 것이 이해될 것이다. 예를 들어, 실리콘-함유 전구체의 흡착된 층은 실리콘-함유 전구체뿐만 아니라 실리콘-함유 전구체의 유도체들을 포함할 수도 있다. 제 1 전구체 도즈 후, 챔버는 대부분 또는 흡착된 종만이 남도록 가스상으로 남아 있는 제 1 전구체의 대부분 또는 전부를 제거하도록 배기될 수도 있다. 예를 들어, 챔버는 가스상의 제 1 전구체의 분압이 반응을 완화시키기에 충분히 낮도록 배기될 수도 있다. 일부 구현 예들에서, 챔버는 완전히 배기되지 않을 수도 있다. 제 2 반응 물질, 예컨대 산소-함유 가스는 이들 제 2 반응 물질 분자들 중 일부가 기판의 표면 상의 흡착된 제 1 전구체와 반응하도록 챔버로 도입된다. 일부 프로세스에서, 제 2 반응 물질은 흡착된 제 1 전구체와 즉시 반응한다. 일부 실시 예들에서, 제 2 반응 물질은 플라즈마와 같은 활성화 소스가 적용된 후에만 반응한다. 이러한 플라즈마 노출은 일시적으로 적용될 수도 있다. 이어서 챔버는 결합되지 않은 제 2 반응 물질 분자들을 제거하기 위해 다시 배기될 수도 있다. 상기 기술된 바와 같이, 일부 실시 예들에서 챔버는 완전히 배기되지 않을 수도 있다. 상기 기술된 노출들은 기판이 시간적으로 분리된 노출들 각각의 노출에 노출되는 시간적 ALD 프로세스의 일부일 수도 있다. 막 두께를 구축하기 위해 부가적인 ALD 사이클들이 사용될 수도 있다.
본 명세서의 실시 예들은 또한 공간적 ALD 프로세스들과 관련될 수도 있다. 공간적 ALD에서, 노출 각각에 사용된 가스들은 프로세스 챔버 내에서 공간적으로 상이한 위치들 또는 "존들"에서 연속적으로 흐른다. 존 각각은 가스들의 주입 지점을 포함한다-예를 들어, 일 존은 제 1 전구체를 포함할 수도 있고, 일 존은 제 1 퍼지 가스들을 포함할 수도 있고, 일 존은 제 2 반응 물질을 포함할 수도 있고, 그리고 제 4 존은 제 2 퍼지 가스를 포함할 수도 있다. 기판은 시간적 ALD에 대해 상기 기술된 표면 반응들을 구현하기 위해 기판 표면을 상이한 노출들에 노출시키도록 존들 사이에서 회전된다. 즉, 노출들을 시간적으로 분리하는 대신, 노출들은 위치별로 분리된다.
일부 구현 예들에서, ALD 방법들은 플라즈마 활성화를 포함한다. 본 명세서에 기술된 바와 같이, 본 명세서에 기술된 ALD 방법들 및 장치들은 2011 년 4 월 11일 출원되고, 명칭이 "PLASMA ACTIVATED CONFORMAL FILM DEPOSITION"인 미국 특허 출원 번호 제 13/084,399 호 (현재 미국 특허 번호 제 8,728,956 호) 에 포괄적으로 기술된, 컨포멀한 막 증착 (conformal film deposition; CFD) 방법들일 수도 있고, 이는 전체가 참조로서 본 명세서에 인용된다. 플라즈마 활성화는 기판이 하우징되는 챔버 내에서 반응성 종을 생성하도록 인 시츄로, 또는 챔버 내에서 플라즈마를 생성하고 흡착된 전구체들의 기판 표면을 반응성 종과 콘택트함으로써 수행될 수도 있다. 일부 경우들에서, 플라즈마 활성화는 리모트 영역 또는 생성기에서 플라즈마를 생성함으로써 수행될 수도 있고, 이어서 흡착된 전구체들의 표면과 반응성 종이 콘택트하도록 플라즈마로부터의 반응성 종은 기판을 하우징하는 챔버로 전달될 수도 있다. 다양한 실시 예들에서, PEALD에 적합할 수도 있는 플라즈마 생성기는 용량 결합 플라즈마 (capacitively coupled plasma; CCP) 생성기이다. 다양한 실시 예들에서, PEALD에 적합할 수도 있는 플라즈마 생성기는 유도 결합 플라즈마 생성기 (inductively coupled plasma; ICP) 이다. 일부 ALD 및 PEALD 실시 예들이 본 명세서에 기술되지만, 다양한 개시된 실시 예들이 ALD 또는 PEALD 프로세스들에 적용 가능할 수도 있다는 것이 이해될 것이다.
ALD가 고 종횡비 피처들 내로 박막을 컨포멀하게 증착하도록 사용될 수도 있지만, 일부 ALD 프로세스들은 ALD 사이클 각각의 지속 기간으로 인해 감소된 쓰루풋을 발생시킬 수도 있다. 따라서, 일부 프로세스들은 대량 생산에서 구현하기에는 너무 비용이 많이 들 수도 있다.
막 치밀화는 변환 동작에서 발생한다. ALD는 층별 성장 프로세스이기 때문에, 반쪽 반응 각각 (흡착 및 변환) 은 목표된 막 품질 및 쓰루풋을 달성하도록 변조될 수 있다. 그러나, 특정한 ALD 프로세스들에 대해 쓰루풋과 목표된 막 특성 사이에 트레이드 오프가 있다; 변환 시간이 보다 길수록 보다 높은 품질의 막들을 발생시킬 수 있지만, 보다 긴 변환 시간은 전체 ALD 사이클 시간을 연장하여, 쓰루풋을 감소시킨다. 유사하게, 쓰루풋이 ALD 사이클의 변환 시간을 감소시킴으로써 개선될 수 있지만, 변환 시간이 보다 짧을수록 보다 낮은 품질의 막들을 발생시킨다.
특정한 기법들이 대량의 반도체 막들의 프로세싱 동안 쓰루풋을 증가시키도록 사용될 수도 있지만, 일부 기법들은 단점들을 갖는다. 예를 들어, 일 기법은 쓰루풋을 증가시키기 위해 사이클 시간 또는 모든 ALD 사이클에서 사용된 시간을 감소시키는 것이다. 쓰루풋을 증가시키기 위한 기존의 기법들은 모든 ALD 사이클의 도즈, 퍼지, 또는 변환 동작들을 수정한다; 그러나, 매 사이클에서 이들 동작들의 단축은 증착 반응 물질들의 포화에 의해 제한될 수도 있고 불량한 막 품질, 결함 문제들 및/또는 언더필 (underfilling), 및 갭 충진 적용 예들에서 고 종횡비 구조체들에서 보이드들의 존재를 발생시킬 수도 있다. 그 결과, 일부 기존 기법들은 고 쓰루풋을 갖는 고품질 막들의 형성을 달성할 수 없다.
다른 ALD 사이클들에서 짧은 변환 시간을 사용하는 동안 일부 ALD 사이클들에서 긴 변환 시간을 사용하여 총 사이클 시간을 감소시킴으로써 고 쓰루풋을 갖는 고품질 막들을 증착하는 기법들이 본 명세서에 제공된다. 긴 변환 시간은 특정한 바람직한 특성들을 갖는 증착된 막을 발생시킴으로써, 짧은 변환 시간은 막들을 증착하기 위해 사용된 평균 사이클 시간을 감소시킨다. 즉, 짧은 변환 시간을 갖는 ALD 사이클의 N 사이클들은 막 품질 또는 결함 성능을 희생하지 않고 긴 변환 시간을 갖는 것을 제외하고 동일한 ALD 사이클의 M 사이클들로 수행된다. 일반적으로, 다양한 실시 예들에서, M은 N보다 작다.
본 명세서에 사용된 용어 "변환 시간"은 흡착된 전구체를 실리콘 옥사이드와 같은 막 재료로 변환하기 위해 제 2 반응 물질에 흡착된 전구체의 노출 동안 지속 기간을 지칭하도록 사용된다는 것이 이해될 것이다. 긴 변환 시간 및 짧은 변환 시간은 변환 지속 기간을 지칭하기 위해 본 명세서에서 사용된 상대적인 용어들이다. PEALD 실시 예들에 대해, 긴 변환 시간 및 짧은 변환 시간은 동일한 플라즈마 전력에서 수행된 변환들이다, 즉, 짧은 ALD 변환 시간 사이클들의 N 사이클들 및 긴 ALD 변환 시간 사이클들의 M 사이클들을 갖는 프로세스는 변환 동안 동일한 플라즈마 전력을 사용하여 수행된다-플라즈마 노출의 지속 기간만이 N 사이클과 M 사이클 사이에서 변조된다. 이들은 증착 반응 물질들의 두 번의 분리된 노출들을 수반하는 이진 사이클들에 대한 예들이지만, 특정한 개시된 실시 예들은 3진 (ternary) 사이클들 및 4진 사이클들을 포함하는 다른 타입들의 사이클들로 수행될 수 있다는 것이 이해될 것이다.
다양한 실시 예들에서, 긴 변환 시간은 짧은 변환 시간보다 약 1.5 배 내지 약 15 배 길다. 다양한 실시 예들에서, 긴 변환 시간은 짧은 변환 시간보다 약 1.5 배 내지 약 10 배 길다. 다양한 실시 예들에서, 긴 변환 시간은 짧은 변환 시간보다 약 1.5 배 내지 약 5 배 길다. 다양한 실시 예들에서, 긴 변환 시간은 짧은 변환 시간보다 약 1.5 배 길다.
일부 실시 예들에서, 단일 긴 변환 시간 ALD 사이클은 매 1 내지 20 개 이상의 짧은 변환 시간 ALD 사이클들에 대해 사용될 수 있다. 일부 실시 예들에서, 일 긴 변환 시간 ALD 사이클마다 사용될 수도 있는 짧은 변환 시간 ALD 사이클들의 수는 짧은 변환 시간 ALD 사이클에 의해 증착된 막의 두께 및 짧은 변환 시간 및 긴 변환 시간에 사용된 지속 기간에 종속된다, 즉, 일 긴 변환 시간 ALD 사이클마다 수행되는 짧은 변환 시간 ALD 사이클들의 사이클들의 수는 일 긴 변환 시간 ALD에 의해 치밀화될 수 있는 짧은 변환 시간 ALD 사이클에 의해 증착된 막의 최대 두께에 의해 규정된다.
일부 실시 예들에서, 특정한 긴 변환 시간들 이상에서, 프로세스는 감소된 이점을 가질 수도 있다; 즉, 막 품질이 짧은 변환 시간 ALD 사이클만을 수행하는 것과 비교하여 개선될 수도 있지만, 매우 긴 변환 시간 ALD 사이클들을 사용하는 것은 짧은 변환 시간 ALD 사이클과 비교하여 보다 높은 품질의 막들을 달성하는 동안 보다 적은 프로세스 시간 감소를 나타낼 수도 있다.
일부 실시 예들에서, 블랭킷 막들에 대해, 특정한 변환 지속 기간 이상에서, 습식 에칭 레이트의 조절이 관찰되지 않는 포화 지점이 있을 수 있다. 일부 경우들에서, 이 포화 지점은 특정한 프로세스 조건들에 기초하여, 13.56 ㎒ RF 생성기를 갖는 4-스테이션 챔버 시스템에 대해 0.75 초이다.
특정한 개시된 실시 예들은 열적, 공간적, 또는 플라즈마 강화된 ALD 프로세스들에서 수행될 수도 있다. 일부 실시 예들에서, 모든 ALD 사이클들의 변환 동안 동일한 플라즈마 전력을 유지하면서 변환 시간이 변조된다. 일부 실시 예들에서, 변환 시간뿐만 아니라 목표된 막 특성을 달성하기 위해 플라즈마 전력 및 다른 프로세스 조건들도 변조된다.
특정한 개시된 실시 예들은 실리콘 옥사이드, 실리콘 나이트라이드, 금속 옥사이드들, 금속 나이트라이드들, 금속 카바이드들, 다른 옥사이드들, 나이트라이드들, 카바이드들, 옥시나이트라이드들, 옥시카바이드들, 등을 포함하지만 이로 제한되지 않는 다양한 막들을 증착하도록 사용될 수 있다.
변환 시간을 변조하는 것은 다양한 타입들의 목표된 막 특성들을 달성하도록 사용될 수 있다. 막 품질은 상이한 메트릭들을 사용하여 결정될 수 있다. 실리콘 옥사이드 막들에 대해, 막 품질에 대한 일 예시적인 메트릭은 기판을 희석된 플루오르화 수소산, 예를 들어, 180 초 동안 200:1 배스에 딥핑함으로써 (dipping) 평가될 수도 있는 습식 에칭 레이트이다. 증가된 변환 시간은 표면 반응이 일어나도록 충분한 시간을 허용하고, 목표된 반응 생성물을 생성하고, 증착된 막을 치밀화한다. 결과적으로, 증착된 막의 습식 에칭 레이트는 감소한다. 두 짧은 변환 ALD 사이클마다 하나의 보다 긴 변환 ALD 사이클을 갖는 효과는 쓰루풋을 상당히 개선하고, 놀랍게도 보다 우수한 막 품질을 달성한다. 실제로, 짧은 변환 시간보다 단지 1.1 배 보다 긴, 보다 긴 변환 시간을 사용하는 것은 사이클 시간을 상당히 감소시키면서 증가된 막 품질의 놀라운 결과를 발생시킨다.
(실리콘 블랭킷 웨이퍼 또는 필드 영역 상의 막 품질과 상이할 수도 있는) 고 종횡비 구조체의 측벽 상의 막 품질에 대한 다른 메트릭들은 측벽 두께 (단차 커버리지) 또는 측벽 습식 에칭 레이트이다. 단차 커버리지는 트렌치의 하단부, 측벽의 상이한 위치 상에 증착된 막의 평균 두께를 피처 또는 트렌치 상단부 상에 증착된 막의 평균 두께와 비교함으로써 계산될 수도 있다.
단차 커버리지의 일 예는 측벽 상에 증착된 막의 평균 두께를 피처의 상단부에 증착된 막의 평균 두께로 나누고 백분율을 얻기 위해 100을 몫에 곱함으로써 계산될 수도 있다. 백분율이 100 %에 가까울수록 피처 내부에서 막이 보다 치밀해진다. 측벽을 따른 막 특성의 단차 커버리지 및 균일성은 많은 요인들 중에서, 증착 전구체, 반응 물질 이온들 및/또는 라디칼들 (예컨대 플라즈마를 사용하여 반응 물질 가스를 점화함으로써 생성된 것들), 및 부산물들에 종속한다. ALD 프로세스의 변환 시간이 증가함에 따라, 단차 커버리지는 개선되고 100 %에 가까워진다. 일부 경우들에서, 측벽 단차 커버리지는 막 품질의 유용한 메트릭일 수도 있지만, 일부 경우들에서, 상이한 방법이 막 품질 또는 밀도의 변화들을 검출하도록 사용될 수도 있다. 이러한 일 방법은 측벽 습식 에칭 레이트를 평가하는 단계를 수반하고, 이는 소량의 샘플 또는 패터닝된 웨이퍼를 희석된 산 배스에 딥핑하고 에칭된 양을 측정함으로써 결정될 수 있다. 주어진 딥핑 시간 동안 에칭된 양이 보다 적을수록, 측벽 막 품질이 보다 우수하다.
본 명세서에 기술된 특정한 개시된 실시 예들은 배치 (batch) 프로세스에서 몇몇 기판들 상에 실리콘 옥사이드 막들을 증착하기 위한 총 프로세스 시간을 감소시키고 쓰루풋을 증가시킨다. 배치 프로세스는 하나 이상의 스테이션들을 포함할 수도 있는 프로세스 챔버 내에서 복수의 기판들을 순차적으로 프로세싱하는 것으로 본 명세서에서 지칭될 수도 있고, 스테이션 각각은 단일 웨이퍼들이 챔버 각각 내외로 이송되고 일부 실시 예들에서 스테이션들 사이에서 순환되도록 다양한 목적들을 위해 웨이퍼를 프로세싱하기 위해 사용된다. 일부 개시된 실시 예들은 막 품질을 희생하지 않고 플라즈마 변환 동안 산소와 아르곤의 혼합물을 사용하여 PEALD에 의해 두꺼운 실리콘 옥사이드 막들을 증착하는데 적합하다. 일부 개시된 실시 예들은 막 품질을 희생하지 않고 플라즈마 변환 동안 아산화질소, 산소 및 아르곤의 혼합물을 사용하여 PEALD에 의해 두꺼운 실리콘 옥사이드 막들을 증착하는데 적합하다.
특정한 이론에 얽매이지 않고 특정한 개시된 실시 예들을 사용하여 증착된 실리콘 옥사이드 막들에 대해, 흡착된 실리콘 전구체를 실리콘 옥사이드로 변환하는 변환 동작 동안 형성된 증착된 실리콘 옥사이드의 층 각각에서 결합들을 재배열하기에 불충분한 시간 때문에 보다 짧은 변환 시간을 사용하여 증착된 실리콘 옥사이드 막들이 보다 낮은 품질의 막들을 발생시킨다고 여겨진다. 반대로, 목표된 ALD 반응 생성물을 생성하기 위해 표면 반응이 일어나도록 충분한 시간을 허용하기 때문에, 보다 긴 변환 시간을 사용하여 증착될 때 막들은 보다 높은 품질을 갖는다. 예를 들어, 일 특정한 개선은 보다 높은 품질의 막들이 에칭되지 않고 보다 거친 습식 에칭 레이트 조건들을 견딜 수 있도록, 200:1 플루오르화 수소산에서 감소된 습식 에칭 레이트일 수도 있다.
PEALD 실시 예들에 대해, 플라즈마 변환 시간은 사이클마다 (from cycle to cycle) 변조될 수도 있다. 플라즈마는 반응성 종을 생성하고, 특성들은 시간의 함수일 수 있다; 따라서, 증가된 플라즈마 변환 시간은 증착된 재료의 층들을 침투하고 증착된 막의 특성들을 변조하기 위해 증착된 재료의 특성들을 개질하거나 결합들을 재 배열하기에 충분한 반응성 종을 생성할 수 있다. 일부 실시 예들에서, 반응성 종의 특성들은 블랭킷 막들의 이온 침투 깊이와 상관될 수도 있다. 일부 실시 예들에서, 반응성 종의 특성들은 플라즈마 에너지와 상관될 수 있다; 즉, 보다 높은 플라즈마 에너지는 예를 들어 상승된 플라즈마 밀도를 갖는 반응성 종을 발생시킬 수도 있다. 일부 실시 예들에서, 동일한 플라즈마 전력이 긴 지속 기간 및 짧은 지속 기간 동안 사용되지만, 지속 기간의 차로 인해, 반응성 종은 상이하게 거동할 수도 있다.
열적 및 플라즈마-강화된 ALD 프로세스들 모두에서, 고 종횡비 피처들로의 증착을 위해, 보다 긴 지속 기간은 고 종횡비 피처들 내로 증가된 확산을 발생시킬 수 있고, 이에 따라 피처들 내로 보다 깊은 품질의 막들을 증착한다.
"슈퍼 사이클"은 하나 이상의 긴 변환 시간 ALD 사이클들 및 하나 이상의 짧은 변환 ALD 사이클들을 포함하는 것으로 본 명세서에 기술된다. 슈퍼 사이클은 목표된 막을 증착하기 위해 여러 번 반복될 수도 있다.
변환 지속 기간 변조는 막의 목표된 품질을 개질하도록 사용될 수 있다. 변환 지속 기간 변조의 일 예는 ALD 사이클로부터 ALD 사이클로 짧은 변환 지속 기간과 긴 변환 지속 기간 사이를 스위칭하는 것이다. 긴 변환 지속 기간 ALD 사이클들은 짧은 지속 기간 ALD 사이클 각각 사이에 수행될 수도 있고, 또는 짧은 지속 기간 ALD 사이클들의 매 n 사이클들마다 수행될 수도 있다. 변환 지속 기간 변조의 또 다른 예는 슈퍼 사이클에서 ALD 사이클들의 복수의 변환 지속 기간들을 사용하고, 슈퍼 사이클을 반복하는 것이다. 예를 들어, 일부 실시 예들에서, "구배 (gradient)" 프로세스가 사용될 수도 있고, 구배는 사이클마다 사용되는 변환 지속 기간들의 가변하는 정도를 지칭한다. 이러한 예에서, 슈퍼 사이클은 3 개 이상의 ALD 사이클들을 포함하고, 사이클 각각은 제 1 지속 기간, 제 2 지속 기간 및 제 3 지속 기간을 포함하고, 지속 기간 각각은 이전 사이클과 비교하여 증가한다. 예를 들어, 슈퍼 사이클은 제 1 변환 시간 ALD 사이클, 이어서 제 2, 보다 긴 변환 시간 ALD 사이클 (예컨대, 변환 시간이 제 1 변환 시간의 1.5 배인 ALD 사이클), 이어서 제 3, 훨씬 보다 긴 변환 시간 ALD 사이클 (예컨대 변환 시간이 제 2 변환 시간의 1.5 배인 ALD 사이클) 을 포함할 수도 있다. 변환 시간들의 변동들은 목표된 막 품질 및 프로세스 사이클 시간 허용 오차에 따라 다양한 실시 예들에서 사용될 수도 있다. 추가 구현 예들은 도면들에 대해 이하에 상세히 기술된다.
도 1a는 특정한 개시된 실시 예들에 따라 수행된 동작들을 도시하는 프로세스 흐름도이다. 도 1a의 동작들은 하나 이상의 스테이션들을 갖는 프로세스 챔버에서 수행될 수도 있다. 다양한 실시 예들에서, 프로세스 챔버는 4 개의 스테이션들을 갖는다. 적합한 툴들은 이하의 장치 섹션에 더 기술된다.
도 1a의 동작들은 1 mTorr 내지 약 10 Torr, 또는 1 mTorr 내지 500 mTorr, 또는 약 1 Torr 내지 약 10 Torr의 챔버 압력에서 수행될 수도 있다. 도 1a의 동작들은 약 -50 ℃ 내지 약 900 ℃, 또는 약 100 ℃ 내지 약 400 ℃, 또는 약 200 ℃ 내지 약 300 ℃, 또는 약 400 ℃ 내지 550 ℃, 또는 약 400 ℃ 내지 약 600 ℃, 또는 약 400 ℃ 내지 약 700 ℃ 또는 약 400 ℃ 내지 약 800 ℃의 기판 온도에서 수행될 수도 있다. 기판 온도는 기판을 홀딩하는 페데스탈이 목표된 온도로 기판을 가열하도록 설정되는 온도로서 규정된다는 것이 이해될 것이다.
동작 132에서, 기판이 프로세스 챔버에 제공된다. 기판은 유전체, 도전 또는 반도전 재료와 같은 재료의 하나 이상의 층들이 그 위에 증착된 웨이퍼들을 포함하는, 실리콘 웨이퍼, 예를 들어, 200 ㎜ 웨이퍼, 300 ㎜ 웨이퍼, 또는 450 ㎜ 웨이퍼일 수도 있다. 하부 층들의 비제한적인 예들은 유전체 층들 및 도전 층들, 예를 들어, 실리콘 옥사이드들, 실리콘 나이트라이드들, 실리콘 카바이드들, 금속 옥사이드들, 금속 나이트라이드들, 금속 카바이드들, 및 금속 층들을 포함한다.
기판은 다양한 실시 예들에서 패터닝될 수도 있다. 패턴은 비아들, 홀들 및 트렌치들을 포함할 수도 있는 토포그래피를 포함할 수도 있다. 이러한 피처들은 고 종횡비를 가질 수도 있다. 예를 들어, 피처들의 종횡비는 적어도 약 5:1, 또는 적어도 약 10:1, 또는 적어도 약 15:1, 또는 적어도 약 170:1, 또는 약 10:1 내지 약 300:1, 예를 들어 약 180:1일 수도 있다. 피처들의 피처 개구부들은 다양한 실시 예들에서 약 10 ㎚ 내지 약 10 ㎛, 또는 약 100 ㎚ 내지 약 10 ㎛, 또는 약 10 ㎚ 미만의 범위일 수도 있다.
동작 133에서, 기판은 전구체의 흡착된 층을 형성하기 위해 기판의 표면 상에 전구체를 흡착시키기에 충분한 지속 기간 동안 전구체에 노출된다.
전구체를 흡착하기에 충분한 지속 기간은 사용된 전구체 및 전구체의 분압에 따라 결정된다. 전구체를 흡착하기에 충분한 지속 기간과 관련될 수도 있는 다른 프로세스 조건들은 기판 온도, 챔버 압력, 챔버 내 다른 가스들의 존재, 전구체 플로우 레이트, 선택된 전구체, 기판의 표면 화학 물질, 및 기판의 표면 토포그래피를 포함하지만, 이로 제한되지 않는다.
일부 실시 예들에서, 특정한 개시된 실시 예들은 임의의 비 제한적인 동작들: 도즈, 퍼지, 압력, RF 전력 및/또는 RF 에너지의 ALD 사이클들에서 교번하는 짧은 지속 기간 및 긴 지속 기간을 수반할 수도 있다. 특정한 개시된 실시 예들에서, 짧은 변환 지속 기간과 긴 변환 지속 기간 사이에서 교번하는 것은 총 사이클 시간을 감소시키고 목표된 막 특성, 예컨대 긴 변환 시간만을 사용하여 증착된 막들과 일치하는 특성을 획득하는 동안 쓰루풋을 개선하기 위해 ALD 사이클의 다른 동작들과 조합하여 또는 다른 동작들을 변조하지 않고 수행될 수도 있다.
다양한 실시 예들에서, 전구체는 아르곤과 같은 불활성 가스일 수도 있는 캐리어 가스를 사용하여 기판을 하우징하는 프로세스 챔버로 전달될 수도 있다. 일부 실시 예들에서, 캐리어 가스는 챔버 내로 흐르기 전에 방향 전환된다 (divert).
동작 134에서, 프로세스 챔버는 선택 가능하게 (optionally) 퍼지된다. 기판을 하우징하는 프로세스 챔버는 기판 표면 상에 흡착되지 않은 전구체들을 제거하도록 퍼지될 수도 있다. 챔버를 퍼지하는 것은 다른 동작들에서 사용된 캐리어 가스일 수도 있거나 상이한 가스일 수도 있는, 퍼지 가스 또는 스윕핑 가스를 흘리는 것을 수반할 수도 있다. 예시적인 퍼지 가스들은 아르곤, 질소, 수소 및 헬륨을 포함한다. 다양한 실시 예들에서, 퍼지 가스는 불활성 가스이다. 예시적인 불활성 가스들은 아르곤, 질소 및 헬륨을 포함한다. 일부 실시 예들에서, 퍼지는 챔버를 배기하는 것을 수반할 수도 있다. 일부 실시 예들에서, 퍼지 가스는 전구체를 챔버로 전달하도록 사용된 캐리어 가스와 동일하다. 일부 실시 예들에서, 동작 134는 프로세스 챔버를 배기하기 위한 하나 이상의 배기 서브 페이즈들 (subphases) 을 포함할 수도 있다. 대안적으로, 동작 134는 일부 실시 예들에서 생략될 수도 있다는 것이 이해될 것이다. 동작 134는 약 0.1 초 내지 약 2 초와 같은 임의의 적합한 지속기간을 가질 수도 있다.
동작 135에서, 기판은 흡착된 전구체를 막으로 변환하기 위해 짧은 변환 시간을 사용하여 제 2 반응 물질에 노출된다. 일부 실시 예들에서, 플라즈마는 동작 135 동안 선택 가능하게 생성된다. 다양한 실시 예들에서, 짧은 변환 시간은 약 0.05 초 내지 약 0.3 초이다.
PEALD의 경우들에서, 반응성 종은 제 2 반응 물질, 예컨대 산소 함유 가스 또는 산화제를 이온들 및 라디칼들 및 제 1 전구체의 흡착된 층과 반응하는 다른 활성화된 종으로 활성화하도록 제공된다. 예를 들어, 플라즈마는 산소 라디칼들 또는 이온들을 형성하도록 산소 함유 가스상 분자들을 직접적으로 또는 간접적으로 활성화할 수도 있다.
반응성 종은 특정한 플라즈마 에너지를 가질 수도 있고, 이는 무선 주파수 (radio frequency; (RF) 플라즈마가 턴 온되는 지속 기간 (RF 시간) 및 무선 주파수 플라즈마 전력 (RF 전력) 에 의해 결정될 수도 있다. 플라즈마 전력은 4-스테이션 툴에 대해 약 500 W 내지 약 6500 W일 수도 있고; 즉, 기판 당 플라즈마 전력은 약 125 W 내지 약 1625 W일 수도 있다.
동작 135에서, 기판은 짧은 지속 기간 동안 특정한 플라즈마 전력에 노출된다. 플라즈마 전력은 툴의 제한들 및 스퍼터링 위험에 종속될 수 있다. 일 예에서, 13.56 ㎒ 생성기를 사용하여, 0.15 초 동안 2000 W를 인가함으로써 300 J만큼 낮은 안정한 플라즈마 에너지가 생성된다. 저 에너지 플라즈마에 대한 RF 시간은 RF 생성기 및 또한 사용된 RF 전력에 종속되고, 따라서 범위는 이들 파라미터들에 기초하여 가변한다.
증착 동안 챔버 내에 존재하는 반응성 종의 양은 또한 플라즈마 전력 또는 플라즈마 시간을 변화시킴으로써 조절될 수도 있다. 그러나, PEALD 사이클들이 일 사이클로부터 또 다른 사이클로 변조되는 본 명세서에 기술된 다양한 실시 예들에서, 반응성 종의 양은 쓰루풋을 최대화하기 위해 RF 생성기에 의해 허용 가능한 동일한 최대 RF 전력을 유지하면서 RF 시간만을 변화시킴으로써 변조될 수도 있다는 것이 이해될 것이다.
다양한 실시 예들에서, 플라즈마가 챔버 내에서 기판 표면 바로 위에 형성되도록 플라즈마는 인 시츄 (in-situ) 플라즈마이다. 예를 들어, ALD 프로세스들을 위한 플라즈마들은 2 개의 용량 결합된 플레이트들을 사용하여 RF (radio frequency) 필드를 가스에 인가함으로써 생성될 수도 있다. 플라즈마는 반응성 종을 생성한다. 반응성 종은 전자들, 이온들, 라디칼들, 및 중성 종을 포함할 수도 있다. RF 필드에 의한 플레이트들 사이의 가스의 이온화는 플라즈마를 점화하고, 플라즈마 방전 영역에서 자유 전자들을 생성한다. 이들 전자들은 RF 필드에 의해 가속화되고 가스상 반응 물질 분자들과 충돌할 수도 있다. 이들 전자들의 반응 물질 분자들과의 충돌은 증착 프로세스에 참여하는 라디칼 종을 형성할 수도 있다. RF 필드는 임의의 적합한 전극들을 통해 커플링될 수도 있다는 것이 이해될 것이다. 다양한 실시 예들에서, 적어도 약 13.56 ㎒, 또는 적어도 약 27 ㎒, 또는 적어도 약 40 ㎒, 또는 적어도 약 60 ㎒의 주파수를 갖는 고 주파수 플라즈마가 사용된다. 일부 실시 예들에서, 마이크로파-기반 플라즈마가 사용될 수도 있다. 전극들의 비제한적인 예들은 프로세스 가스 분배 샤워헤드들 및 기판 지지부 페데스탈들을 포함한다. 다양한 실시 예들에서, 페데스탈은 전력 공급된 페데스탈이고 챔버는 접지된 샤워헤드를 포함한다. 일부 실시 예들에서, 페데스탈은 접지되고 샤워헤드는 전력 공급된다. ALD 프로세스들을 위한 플라즈마들은 RF 필드를 가스에 용량 결합하는 것 이외의 하나 이상의 적합한 방법들에 의해 형성될 수도 있다는 것이 인식될 것이다. 일부 실시 예들에서, 플라즈마는 제 2 반응 물질이 챔버의 업스트림의 리모트 플라즈마 생성기에서 점화되고, 이어서 기판이 하우징되는 챔버로 전달되도록 리모트 플라즈마이다.
일부 실시 예들에서, 변환 동안 제 2 반응 물질에 대한 노출의 지속 기간이 사이클마다 변조되도록 플라즈마가 사용되지 않고 열적 ALD가 대신 수행된다.
일부 실시 예들에서, 동작 135는 변환 시간 대신 또는 변환 시간에 더하여 프로세스 챔버를 조절함으로써 수행될 수도 있다. 즉, 일부 실시 예들에서, 동작 135 동안 저압이 사용되는 한편, 이하에 더 기술되는 동작 145 동안 보다 높은 압력이 사용된다. 동작 135 동안 사용된 저압은 약 1 Torr 내지 약 5 Torr의 프로세스 챔버 압력일 수도 있다. 일부 실시 예들에서, 압력은 사용된 툴에 따라 밀리토르 범위일 수도 있다. 예를 들어, 일부 실시 예들에서, ICP 플라즈마 프로세스 챔버는 약 1 mTorr의 챔버 압력으로 설정될 수도 있다.
동작 136에서, 프로세스 챔버는 전구체와 제 2 반응 물질 사이의 반응으로부터 모든 과잉 부산물들을 제거하도록 다시 선택 가능하게 퍼지된다. 동작 106에 대한 프로세스 조건들은 동작 104에 대해 상기 기술된 임의의 조건들일 수도 있다. 일부 실시 예들에서, 챔버는 약 5 slm 내지 약 70 slm의 플로우 레이트로 흐르는 불활성 가스를 사용하여 퍼지된다.
동작 133 내지 동작 136은 선택 가능하게 복수 회 반복될 수도 있고, 횟수 각각은 짧은 변환 ALD의 일 사이클을 구성한다. 감소된 습식 에칭 레이트와 같은 목표된 막 특성은 이하에 더 기술된 바와 같이 동작 133 내지 동작 136에 이어 달성된다.
동작 133 내지 동작 136을 반복하는 하나 이상의 사이클들 후에, 동작 143 내지 동작 146이 수행될 수도 있다. 동작 133 내지 동작 136이 도 1의 동작 143 내지 동작 146 전에 발생하는 것으로 도시되지만, 당업자는 동작 143 내지 동작 146이 또한 동작 133 내지 동작 136 전에 수행될 수도 있고 동작 133 내지 동작 136 및 동작 143 내지 동작 146의 임의의 조합이 임의의 순서로 수행될 수도 있다는 것을 이해할 것이다.
동작 143에서, 기판은 기판 표면 상에 전구체를 흡착하도록 전구체에 노출된다. 이 동작은 상기 기술된 동작 133과 동일할 수도 있다. 동작 144에서, 프로세스 챔버는 선택 가능하게 퍼지된다. 이 동작은 상기 기술된 바와 같은 동작 134와 동일할 수도 있다. 동작 145에서, 기판은 동작 135보다 긴 지속 기간 동안 제 2 반응 물질에 노출된다.
특정한 이론에 얽매이지 않고, PEALD 실시 예들에 대해, 긴 변환 동작은 결합들을 안정화시키거나 이미 증착된 막의 상당한 깊이에서 교차-결합을 증가시키는데 유리한 에너지를 제공하는 반응성 종 (예를 들어, 이온들 또는 라디칼들) 을 발생시켜, 표면 상의 막 품질을 개선한다다고 여겨진다. 이온들이 반응성 종일 때, 이온 침투 깊이는 이온의 크기에 따라 결정된다―즉, 보다 무거운 이온들이 보다 깊은 깊이를 침투할 수도 있다.
긴 변환 시간 사이클이 얼마나 자주 수행되는지는 짧은 변환 시간 ALD 사이클들에 의해 증착된, 보다 낮은 품질의 막의 품질 및 짧은 변환 시간 및 긴 변환 시간의 상대적인 지속 기간에 의해 결정된다.
PEALD 실시 예들에 대해, 증가된 RF 시간은 동작 135에서 사용된 동일한 RF 전력을 사용하여 수행될 수도 있다. 일부 실시 예들에서, 이는 4 개의 기판들에 대해 약 600 J 내지 약 6000 J, 또는 약 1500 J의 범위일 수도 있는 고 플라즈마 에너지를 발생시킬 수도 있다. 일부 경우들에서, 기판은 2000 W RF 전력을 사용하여 0.3 초 내지 3 초의 긴 변환 지속 기간 동안 반응성 종에 노출된다. 다양한 실시 예들에서, 기판 당 고 플라즈마 에너지는 약 150 J 내지 약 1500 J이다. 고 플라즈마 에너지는 RF 시간 및 RF 전력에 대한 툴의 제한들뿐만 아니라 산업적으로 적용 가능한 쓰루풋을 보장하도록 RF 시간에 의해 제한될 수도 있다.
상기 동작 135와 같이, 일부 실시 예들에서, 동작 145는 변환 시간 대신 또는 변환 시간에 더하여 프로세스 챔버를 조절함으로써 수행될 수도 있다. 즉, 일부 실시 예들에서, 동작 145 동안 고압이 사용되는 한편, 상기 더 기술된 동작 135 동안 저압이 사용된다. 동작 145 동안 사용된 고압은 약 10 Torr 내지 약 15 Torr의 프로세스 챔버 압력일 수도 있다. 특정한 이론에 얽매이지 않고, 보다 높은 압력은 라디칼들의 밀도를 증가시키지만 이온 에너지를 감소시킨다고 여겨진다. 따라서, 저압 및 고압 ALD 사이클들, 또는 PEALD 사이클들 사이에서 교번하는 것은 감소된 습식 에칭 레이트와 같은 특정한 목표된 특성을 갖는 막을 발생시킬 수 있다. 일련의 저압 ALD 사이클들에서 고압 ALD 사이클을 수행하는 빈도는 보다 높은 압력 조건들 및 보다 낮은 압력 조건들에 사용된 층들의 수에 종속된다. 일 특정한 예에서, 고압 ALD 사이클은 1 내지 20 저압 ALD 사이클들마다 수행될 수도 있다.
동작 146에서, 동작 134에 대해 상기 기술된 바와 같은 동일한 프로세스 조건들 및/또는 화학 물질을 사용할 수도 있는 프로세스 챔버는 다시 선택 가능하게 퍼지된다.
동작 143 내지 동작 146은 긴 변환 시간 ALD의 복수의 사이클로 반복될 수도 있다. 짧은 변환 시간 ALD의 매 N 사이클들에 대해 사용된 긴 변환 시간 사이클들의 수 (M 개의 사이클들) 는 얼마나 많은 사이클들의 짧은 변환 시간 ALD가 사용되었는지에 종속될 수도 있고, 여기서 N은 1 이상의 임의의 정수이다. 부가적으로, 긴 변환 시간 ALD의 반복된 사이클들 각각에서 사용된 변환 지속 기간은 사이클마다 가변할 수도 있다. 예를 들어, 슈퍼 사이클은 N 개의 짧은 변환 ALD 사이클들, 이어서 짧은 변환의 지속 기간의 1.1 배인 하나의 긴 변환 ALD 사이클, 이어서 N 개의 짧은 변환 ALD 사이클들, 또한 이어서 짧은 변환의 지속 기간의 5 배인 하나의 긴 변환 ALD 사이클, 등을 포함할 수도 있다.
도 1b는 특정한 개시된 실시 예들에 따라 변환 시간 PEALD를 교번함으로써 실리콘 옥사이드를 증착하기 위해 수행된 예시적인 동작들을 도시하는 프로세스 흐름도이다. 도 1b의 동작들은 하나 이상의 스테이션들을 갖는 프로세스 챔버에서 수행될 수도 있다. 다양한 실시 예들에서, 프로세스 챔버는 4 개의 스테이션들을 갖는다. 적합한 툴들은 이하의 장치 섹션에 더 기술된다.
도 1b의 동작들은 약 1 Torr 내지 약 10 Torr의 챔버 압력에서 수행될 수도 있다. 도 1b의 동작들은 약 -50 ℃ 내지 약 900 ℃, 또는 약 100 ℃ 내지 약 400 ℃, 또는 약 200 ℃ 내지 약 300 ℃의 기판 온도에서 수행될 수도 있다.
동작 102에서, 기판이 프로세스 챔버에 제공된다. 기판은 도 1a에 대해 상기 기술된 임의의 기판일 수도 있다.
동작 103에서, 기판은 전구체의 흡착된 층을 형성하기 위해 기판의 표면 상에 전구체를 흡착시키기에 충분한 지속 기간 동안 실리콘 함유 전구체에 노출된다.
개시된 실시 예들에 따라 사용하기에 적합한 실리콘-함유 전구체들은 폴리 실란들 (H3Si-(SiH2)n-SiH3) 을 포함하고, 여기서 n> 0이다. 실란들의 예들은 실란 (SiH4), 디실란 (Si2H6), 및 메틸실란, 에틸실란, 아이소프로필실란, t-부틸실란, 디메틸실란, 디에틸실란, 디-t-부틸실란, 아릴실란,sec-부틸실란, 덱실실란, 아이소아밀실란, t-부틸디실란, 디-t-부틸디실란, 등과 같은 유기실란들이다.
할로실란은 적어도 하나의 할로겐기를 포함하고 수소기 및/또는 탄소기를 포함할 수도 있고 포함하지 않을 수도 있다. 할로실란들의 예들은 요오드실란들, 브로모실란들, 클로로실란들 및 플루오로실란들이다. 할로실란들, 특히 플루오로실란들이 플라즈마가 스트라이킹될 (strike) 때 실리콘 재료들을 에칭할 수 있는 반응성 할라이드 종을 형성할 수도 있지만, 일부 실시 예들에서 플라즈마가 스트라이킹될 때 할로실란이 챔버로 도입되지 않을 수도 있어서, 할로실란으로부터 반응성 할라이드 종의 형성이 완화될 수도 있다. 특정한 클로로실란들은 테트라클로로실란, 트리클로로실란, 디클로로실란, 모노클로로실란, 클로로아릴실란, 클로로메틸실란, 디클로로메틸실란, 클로로디메틸실란, 클로로에틸실란, t-부틸클로로실란, 디-t-부틸클로로실란, 클로로아이소프로필실란, 클로로-sec-부틸실란, t-부틸디메틸클로로실란, 덱실디메틸클로로실란, 등이다.
아미노실란은 실리콘 원자에 결합된 적어도 하나의 질소 원자를 포함하지만, 또한 수소들, 산소들, 할로겐들 및 탄소들을 포함할 수도 있다. 아미노실란들의 예들은 모노-아미노실란, 디-아미노실란, 트리-아미노실란 및 테트라-아미노실란 (각각 H3Si(NH2), H2Si(NH2)2, HSi(NH2)3 및 Si(NH2)4), 뿐만 아니라 치환된 모노-아미노실란, 디-아미노실란, 트리-아미노실란 및 테트라-아미노실란, 예를 들어, t-부틸아미노실란, 메틸아미노실란, tert-부틸실란아민, 비스(tert-부틸아미노)실란 (SiH2(NHC(CH3)3)2 (BTBAS)), tert-부틸실릴카바메이트, SiH(CH3)-(N(CH3)2)2, SiHCl-(N(CH3)2)2, (Si(CH3)2NH)3 등이다. 아미노실란의 다른 예는 트리실릴아민 (N(SiH3)) 이다.
다양한 실시 예들에서, 실리콘 전구체는 디-이소프로필아미노실란 (DIPAS) 이다.
동작 104에서, 프로세스 챔버는 선택 가능하게 퍼지된다. 퍼지는 도 1a의 동작 134에 대해 상기 기술된 임의의 화학 물질들 및 프로세스 조건들을 사용하여 수행될 수도 있다.
동작 105에서, 기판은 흡착된 실리콘 전구체를 실리콘 옥사이드로 변환하도록 짧은 변환 시간에 불활성 가스를 사용하여 산소-함유 플라즈마에 노출된다. 짧은 변환을 위해 사용된 특정한 변환 시간은 증착될 막의 타입, 사용된 화학 물질들, 그리고 온도 및 압력과 같은 프로세스 조건들에 종속된다. 짧은 변환 시간은 일부 실시 예들에서 약 0.05 초 내지 약 0.3 초일 수도 있다.
산소 함유 플라즈마는 산화제를 도입하고 플라즈마를 점화함으로써 생성될 수도 있다. 플라즈마는 인 시츄로 또는 리모트 생성기에서 생성될 수도 있다. 반응성 종은 기판 표면 상에 흡착된 실리콘-함유 전구체와 반응하도록 산소-함유 플라즈마에서 기판 표면으로 전달되어 실리콘 옥사이드를 형성할 수도 있다. 예시적인 산화제들은 산소 가스, 물, 이산화탄소, 아산화질소, 과산화수소, 및 이들의 조합들을 포함한다. 다양한 실시 예들에서, 플라즈마가 점화되는 동안 기판은 산화제 및 불활성 가스에 동시에 노출된다. 예를 들어, 일 실시 예에서, 플라즈마가 점화되는 동안 산소와 아르곤의 혼합물이 기판에 도입된다.
특정한 PEALD 실시 예들에 대해, 동작 105에서 사용된 저 플라즈마 에너지는 약 200 J 내지 약 500 J 또는 일부 실시 예들에서 약 300 J일 수도 있다.
동작 106에서, 프로세스 챔버는 실리콘 전구체와 산소-함유 플라즈마 사이의 반응으로부터 모든 과잉 부산물들을 제거하도록 다시 선택 가능하게 퍼지된다. 퍼지 동안 사용된 프로세스 조건들 및 화학 물질들은 도 1a의 동작 134에 대해 상기 기술된 것들 중 임의의 것일 수 있다.
동작 103 내지 동작 106은 선택 가능하게 복수 회 반복될 수도 있고, 횟수 각각은 짧은 변환 PEALD의 일 사이클을 구성한다. 이러한 층들은 보다 덜 치밀화될 수도 있는 층들을 포함하는 보다 낮은 품질의 실리콘 옥사이드 막들을 발생시킬 수도 있고, 따라서 이 막 단독으로 높은 습식 에칭 레이트를 가질 수도 있다. 그러나, 이들 짧은 변환 PEALD 사이클들은 짧은 사이클 시간을 갖고 쓰루풋을 증가시킨다.
동작 103 내지 동작 106을 반복하는 하나 이상의 사이클들 후에, 동작 113 내지 동작 116이 수행될 수도 있다. 동작 103 내지 동작 106이 도 1의 동작 113 내지 동작 116 전에 발생하는 것으로 도시되지만, 당업자는 동작 113 내지 동작 116이 또한 동작 103 내지 동작 106 전에 수행될 수도 있고 동작 103 내지 동작 106, 및 동작 113 내지 동작 116을 수행하는 임의의 조합이 임의의 순서로 수행될 수도 있다는 것을 이해할 것이다.
동작 113에서, 기판은 기판 표면 상에 전구체를 흡착하도록 전구체에 노출된다. 이 동작은 상기 기술된 동작 103과 동일할 수도 있다. 동작 114에서, 프로세스 챔버는 선택 가능하게 퍼지된다. 이 동작은 상기 기술된 바와 같은 동작 104와 동일할 수도 있다. 동작 115에서, 기판은 실리콘 옥사이드 막의 전체 품질을 상승시키는 동안 흡착된 실리콘 전구체를 실리콘 옥사이드로 변환하도록 긴 변환 지속 기간 동안 불활성 가스와 함께 산소 함유 플라즈마에 노출된다. 일부 실시 예들에서, 1500 J PEALD의 일 사이클이 매 10 사이클의 300 J PEALD에 대해 수행되도록 300 J에서 약 10 사이클의 저 플라즈마 에너지 PEALD를 사용하여 증착된 10 개의 실리콘 옥사이드 층들에 침투하도록 1500 J의 플라즈마 에너지가 사용되어 1500 J PEALD 사이클들만을 사용하여 증착된 막과 유사한 습식 에칭 레이트 품질들을 갖는 막을 발생시킨다.
고 플라즈마 에너지는 약 600 J 내지 약 6000 J, 또는 4 개의 기판들에 대해 약 1500 J의 범위일 수도 있다. 이는 2000 W RF 전력에 대해 0.3 초 내지 3 초의 RF 시간 범위로 변환된다. 다양한 실시 예들에서, 기판 당 고 플라즈마 에너지는 약 150 J 내지 약 1500 J이다.
일부 경우들에서, 변환 지속 기간이 짧은 변환 지속 기간보다 약 1.1 배 내지 약 15 배 길도록 긴 변환 지속 기간이 사용된다.
동작 116에서, 동작 104에 대해 상기 기술된 바와 같은 동일한 프로세스 조건들 및/또는 화학 물질을 사용할 수도 있는 프로세스 챔버는 다시 선택 가능하게 퍼지된다.
동작 113 내지 동작 116은 긴 변환 단계 ALD의 복수의 사이클로 반복될 수도 있다. 사용된 긴 변환 시간 사이클들의 수 M 및 긴 변환 시간 사이클들을 수행하는 빈도는 짧은 변환 ALD의 사이클들이 얼마나 많이 사용되었는지에 종속될 수도 있고, 여기서 M은 1 이상의 임의의 정수이다. 부가적으로, 긴 변환 ALD의 반복된 사이클들 각각에서 사용된 변환 지속 기간은 사이클마다 가변할 수도 있다.
도 2는 특정한 개시된 실시 예들에 따른 방법에서 2 개의 슈퍼 사이클들 (290A 및 290B) 을 갖는 프로세스 (200) 의 예를 도시하는 타이밍 시퀀스도를 도시한다. 슈퍼 사이클 (290A) 은 하나의 짧은 변환 사이클 (230A) 및 하나의 긴 변환 사이클 (240A) 을 포함하는 한편, 슈퍼 사이클 (290B) 은 하나의 짧은 변환 사이클 (230B) 및 하나의 긴 변환 사이클 (240B) 을 포함한다. 이 예에서, 하나의 짧은 변환 사이클 및 하나의 긴 변환 사이클을 갖는 슈퍼 사이클이 반복된다. 그러나, 2 이상의 짧은 변환 사이클 또는 긴 변환 사이클이 단일 슈퍼 사이클에서 사용될 수도 있고, 또한 2 이상의 타입의 변환 지속 기간 사이클 (하나의 특정한 비 제한적인 예로서, 하나 이상의 짧은 변환 사이클들 및 하나 이상의 중간-변환 시간 사이클들 및 하나 이상의 긴 변환 사이클들) 이 사용될 수 있다는 것이 당업자에게 이해될 것이다.
PEALD의 이 특정한 예에서, 짧은 변환 사이클 (230A) 은 4 개의 페이즈들―실리콘 전구체 노출 페이즈 (203A), 퍼지 페이즈 (204A), 짧은 변환 페이즈 (205A), 및 퍼지 페이즈 (206A)―을 포함한다. 실리콘 전구체 노출 페이즈 (203A) 동안, 실리콘 전구체 플로우는 턴 온되고, 아르곤 플로우는 캐리어 가스로서 턴 온되고, 산소 플로우는 턴 오프되고, 플라즈마 전력은 0 W이다. 실리콘 전구체 노출 페이즈 (203A) 는 도 1b의 동작 103에 대응할 수도 있다.
퍼지 페이즈 (204A) 동안, 실리콘 전구체 플로우는 턴 오프되고, 아르곤 플로우는 챔버를 퍼지하도록 계속해서 흐르고, 산소 플로우는 오프된 채로 남아 있고, 플라즈마 전력은 0 W로 남아 있다. 퍼지 페이즈 (204A) 는 도 1b의 동작 104에 대응할 수도 있다.
짧은 변환 페이즈 (205A) 동안, 실리콘 전구체 플로우는 오프로 남아 있고, 산소 플로우는 턴 온되고, 아르곤 플로우는 온으로 남아 있고, 플라즈마 전력은 특정한 플라즈마 전력으로 턴 온된다. 짧은 변환 페이즈 (205A) 는 도 1b의 동작 105에 대응할 수도 있다.
퍼지 페이즈 (206A) 동안, 실리콘 전구체 플로우는 오프된 채로 남아 있고, 아르곤 플로우는 챔버를 퍼지하도록 계속해서 흐르고, 산소 플로우는 턴 오프되고, 플라즈마 전력은 0 W이다. 퍼지 페이즈 (206A) 는 도 1b의 동작 106에 대응할 수도 있다.
긴 변환 사이클 (240A) 은 4 개의 페이즈들―실리콘 전구체 노출 페이즈 (213A), 퍼지 페이즈 (214A), 긴 변환 플라즈마 페이즈 (215A), 및 퍼지 페이즈 (216A)―을 포함한다. 실리콘 전구체 노출 페이즈 (213A) 동안, 실리콘 전구체 플로우는 턴 온되고, 아르곤 플로우는 캐리어 가스로서 턴 온되고, 산소 플로우는 턴 오프되고, 플라즈마 전력은 0 W이다. 실리콘 전구체 노출 페이즈 (213A) 는 도 1b의 동작 113에 대응할 수도 있다.
퍼지 페이즈 (214A) 동안, 실리콘 전구체 플로우는 턴 오프되고, 아르곤 플로우는 챔버를 퍼지하도록 계속해서 흐르고, 산소 플로우는 오프된 채로 남아 있고, 플라즈마 전력은 0 W로 남아 있다. 퍼지 페이즈 (214A) 는 도 1b의 동작 114에 대응할 수도 있다.
긴 변환 플라즈마 페이즈 (215A) 동안, 실리콘 전구체 플로우는 오프로 남아 있고, 산소 플로우는 턴 온되고, 아르곤 플로우는 온으로 남아 있고, 플라즈마 전력은 이 예에서 짧은 변환 페이즈 (205A) 의 플라즈마 전력과 동일한 특정한 플라즈마 전력으로 턴 온되지만, 플라즈마가 온인 시간은 보다 긴 변환 플라즈마에 대응하기 위해 보다 길다. 긴 변환 플라즈마 페이즈 (215A) 는 도 1b의 동작 115에 대응할 수도 있다.
퍼지 페이즈 (216A) 동안, 실리콘 전구체 플로우는 오프된 채로 남아 있고, 아르곤 플로우는 챔버를 퍼지하도록 계속해서 흐르고, 산소 플로우는 턴 오프되고, 플라즈마 전력은 0 W이다. 퍼지 페이즈 (216A) 는 도 1b의 동작 116에 대응할 수도 있다.
짧은 변환 사이클 (230A) 및 긴 변환 사이클 (240A) 은 짧은 변환 사이클 (230B) 및 긴 변환 사이클 (240B) 을 포함하는 제 2 슈퍼 사이클 (290B) 에서 반복된다.
짧은 변환 사이클 (230B) 은 4 개의 페이즈들―실리콘 전구체 노출 페이즈 (203B), 퍼지 페이즈 (204B), 짧은 변환 플라즈마 페이즈 (205B), 및 퍼지 페이즈 (206B)―을 포함한다. 실리콘 전구체 노출 페이즈 (203B) 동안, 실리콘 전구체 플로우는 턴온되고, 아르곤 플로우는 캐리어 가스로서 턴온되고, 산소 플로우는 턴 오프되고, 플라즈마 전력은 0 W이다. 실리콘 전구체 노출 페이즈 (203A) 는 도 1b의 동작 103 내지 동작 116에 대응할 수도 있다.
퍼지 페이즈 (204B) 동안, 실리콘 전구체 플로우는 턴 오프되고, 아르곤 플로우는 챔버를 퍼지하도록 계속해서 흐르고, 산소 플로우는 오프된 채로 남아 있고, 플라즈마 전력은 0 W로 남아 있다. 퍼지 페이즈 (204B) 는 도 1b의 동작 103 내지 동작 116의 반복시 수행된 동작 104에 대응할 수도 있다.
짧은 변환 플라즈마 페이즈 (205B) 동안, 실리콘 전구체 플로우는 오프로 남아 있고, 산소 플로우는 턴 온되고, 아르곤 플로우는 온으로 남아 있고, 플라즈마 전력은 특정한 플라즈마 전력으로 턴 온된다. 짧은 변환 플라즈마 페이즈 (205B) 는 도 1b의 동작 103 내지 동작 116의 반복시 수행된 동작 105에 대응할 수도 있다.
퍼지 페이즈 (206B) 동안, 실리콘 전구체 플로우는 오프된 채로 남아 있고, 아르곤 플로우는 챔버를 퍼지하도록 계속해서 흐르고, 산소 플로우는 턴 오프되고, 플라즈마 전력은 0 W이다. 퍼지 페이즈 (206B) 는 도 1b의 동작 103 내지 동작 116의 반복시 수행된 동작 106에 대응할 수도 있다.
긴 변환 사이클 (240B) 은 4 개의 페이즈들―실리콘 전구체 노출 페이즈 (213B), 퍼지 페이즈 (214B), 긴 변환 플라즈마 페이즈 (215B), 및 퍼지 페이즈 (216B)―을 포함한다. 실리콘 전구체 노출 페이즈 (213B) 동안, 실리콘 전구체 플로우는 턴온되고, 아르곤 플로우는 캐리어 가스로서 턴온되고, 산소 플로우는 턴 오프되고, 플라즈마 전력은 0 W이다. 실리콘 전구체 노출 페이즈 (213B) 는 도 1b의 동작 103 내지 동작 116의 반복시 동작 113에 대응할 수도 있다.
퍼지 페이즈 (214B) 동안, 실리콘 전구체 플로우는 턴 오프되고, 아르곤 플로우는 챔버를 퍼지하도록 계속해서 흐르고, 산소 플로우는 오프된 채로 남아 있고, 플라즈마 전력은 0 W로 남아 있다. 퍼지 페이즈 (214B) 는 도 1b의 동작 103 내지 동작 116의 반복시 수행된 동작 114에 대응할 수도 있다.
긴 변환 플라즈마 페이즈 (215B) 동안, 실리콘 전구체 플로우는 오프로 남아 있고, 산소 플로우는 턴 온되고, 아르곤 플로우는 온으로 남아 있고, 플라즈마 전력은 이 예에서 짧은 변환 플라즈마 페이즈 (205B) 의 플라즈마 전력과 동일한 특정한 플라즈마 전력으로 턴 온되지만, 플라즈마가 온인 시간은 긴 변환 플라즈마에 대응하기 위해 보다 길다. 긴 변환 플라즈마 페이즈 (215B) 는 도 1b의 동작 103 내지 동작 116의 반복시 수행된 동작 115에 대응할 수도 있다.
퍼지 페이즈 (216B) 동안, 실리콘 전구체 플로우는 오프된 채로 남아 있고, 아르곤 플로우는 챔버를 퍼지하도록 계속해서 흐르고, 산소 플로우는 턴 오프되고, 플라즈마 전력은 0 W이다. 퍼지 페이즈 (216B) 는 도 1b의 동작 103 내지 동작 116의 반복시 수행된 동작 116에 대응할 수도 있다.
도 3a 및 도 3b는 특정한 개시된 실시 예들에 따른, 방법의 동작들을 도시하는 프로세스 흐름도이다. 도 3a는 특정한 바람직한 특성들을 갖는 전체 실리콘 옥사이드 층을 형성하도록 변환 동안 상이한 변환 지속 기간들을 사용하여 복수의 실리콘 옥사이드 층들이 증착되는 특정한 개시된 실시 예들의 변형의 예를 도시한다. 이 특정한 예에서, "구배" 플라즈마 전력 스킴이 사용된다. 동작 302에서, 기판이 프로세스 챔버에 제공된다. 이 동작은 도 1b에 대해 상기 기술된 동작 102와 동일할 수도 있다.
동작 330에서, 도 1b의 동작 103 내지 동작 106에 대응할 수도 있고 변환 동안 약 0.15 초와 같은 짧은 변환을 사용할 수도 있는 짧은 변환 PEALD에 의해 하나 이상의 실리콘 옥사이드 층들이 증착된다.
동작 340에서, 예를 들어, 실리콘 전구체의 도입, 선택 가능한 퍼지, 산소 및 아르곤의 도입 및 약 0.45 초의 지속 기간 동안 플라즈마의 점화, 및 선택 가능한 퍼지를 수반할 수도 있는, 중간-변환 시간 PEALD에 의해 하나 이상의 실리콘 옥사이드 층들이 선택 가능하게 증착된다.
동작 350에서, 도 1b의 동작 113 내지 동작 116에 대응할 수도 있고 변환 동안 약 0.75 초와 같은 긴 변환을 사용할 수도 있는 긴 변환 PEALD에 의해 하나 이상의 실리콘 옥사이드 층들이 증착된다.
이는 슈퍼 사이클에서 변환 시간을 증가시키는 특정한 예로서 0.15 초, 0.45 초, 및 0.75 초의 증가하는 변환 시간 때문에 본 명세서에서 "구배" 스킴으로서 기술된다. 이어서 동작 330 내지 동작 350은 목표된 바와 같이 복수의 사이클들로 반복될 수도 있다.
도 3b는 긴 변환 PEALD 사이클이 짧은 변환 PEALD 사이클의 n 번째 사이클마다 수행되는 또 다른 대안적인 실시 예를 도시하고, 여기서 n은 1 이상의 정수이다.
동작 302는 도 3a의 동작 302와 일치한다. 동작 330은 도 3a의 동작 330과 일치한다. 동작 360에서, 하나 이상의 실리콘 옥사이드 층들은 매 n 번째 짧은 변환 PEALD 사이클 동안 긴 변환 PEALD에 의해 증착된다. 일 슈퍼 사이클은 슈퍼 사이클이 복수 회 반복되도록 N 사이클의 짧은 변환 PEALD 및 M 사이클의 긴 변환 PEALD를 포함할 수도 있고, 여기서 N 및 M은 각각 1 이상의 정수이다. 또한, N 및 M은 상이하거나 동일한 정수일 수 있다. 이어서 동작 330 및 동작 360은 사이클들로 반복될 수도 있다.
본 명세서에 기술된 교번하는 변환 시간 ALD 기법들을 사용하여 증착된 실리콘 옥사이드 막들은 180 초 동안 200:1 플루오르화 수소산에서 약 1 Å/분 미만, 또는 약 0.5 내지 약 0.6 Å/분의 습식 에칭 레이트를 달성할 수도 있다.
실리콘 옥사이드 막들이 본 명세서에 기술되지만, 특정한 개시된 실시 예들의 적용 예들은 실리콘 나이트라이드, 실리콘 카바이드, 실리콘 옥시나이트라이드, 실리콘 카복시나이트라이드, 실리콘 옥시카바이드, 및 폴리-실리콘을 포함하지만 이로 제한되지 않는 다른 실리콘-함유 막들을 증착하기 위해 적용 가능할 수도 있다는 것이 이해될 것이다.
PEALD가 예로서 본 명세서에 기술되지만, 특정한 개시된 실시 예들은 열적 및 공간적 ALD를 포함하는 임의의 ALD 기법에 적용될 수 있고, 또한 변환 시간이 본 명세서에 기술되지만, 도즈, 퍼지, RF 전력 및/또는 압력이 또한 변조될 수 있다.
장치
도 4는 저압 분위기를 유지하기 위한 프로세스 챔버 바디 (402) 를 갖는 ALD (atomic layer deposition) 프로세스 스테이션 (400) 의 실시 예의 개략적인 예시를 도시한다. 복수의 ALD 프로세스 스테이션들 (400) 이 공통 저압 프로세스 툴 분위기에 포함될 수도 있다. 예를 들어, 도 5는 멀티-스테이션 프로세싱 툴 (500) 의 실시 예를 도시한다. 일부 실시 예들에서, 이하에 상세히 논의된 것을 포함하는, ALD 프로세스 스테이션 (400) 의 하나 이상의 하드웨어 파라미터들이 하나 이상의 제어기들 (450) 에 의해 프로그램적으로 조정될 수도 있다는 것이 인식될 것이다.
ALD 프로세스 스테이션 (400) 은 샤워헤드 (406) 로 프로세스 가스들을 전달하기 위해 반응 물질 전달 시스템 (401a) 과 유체로 연통한다. 반응 물질 전달 시스템 (401a) 은 샤워헤드 (406) 로의 전달을 위해, 실리콘 전구체 가스와 같은 프로세스 가스들, 또는 제 2 반응 물질 가스 (예를 들어, 산소 및 아르곤) 를 블렌딩 및/또는 컨디셔닝하기 위한 혼합 용기 (404) 를 포함한다. 하나 이상의 혼합 용기 유입구 밸브들 (420) 은 프로세스 가스들의 혼합 용기 (404) 로의 도입을 제어할 수도 있다. 아르곤 플라즈마는 또한 샤워헤드 (406) 로 전달될 수도 있고 또는 ALD 프로세스 스테이션 (400) 에서 생성될 수도 있다.
예로서, 도 4의 실시 예는 혼합 용기 (404) 로 공급될 액체 반응 물질을 기화시키기 위한 기화 지점 (403) 을 포함한다. 일부 실시 예들에서, 기화 지점 (403) 은 가열된 기화기일 수도 있다. 이러한 기화기들로부터 생성된 포화된 반응 물질 증기가 다운스트림 전달 파이프에서 응결될 수도 있다. 응결된 반응 물질로의 양립할 수 없는 가스들의 노출은 작은 입자들을 생성할 수도 있다. 이들 작은 입자들은 파이프를 막고, 밸브 동작을 방해하고, 기판들을 오염시키는, 등을 할 수도 있다. 이들 문제들을 해결하기 위한 일부 접근법들은 잔류 반응 물질을 제거하기 위해 전달 파이프를 퍼지 및/또는 배기하는 것을 수반한다. 그러나, 전달 파이프를 퍼지하는 것은 프로세스 스테이션 사이클 시간을 증가시킬 수도 있어, 프로세스 스테이션 쓰루풋을 열화시킨다. 따라서, 일부 실시 예들에서, 기화 지점 (403) 의 다운스트림 전달 파이프는 열 추적될 수도 있다. 일부 예들에서, 혼합 용기 (404) 는 또한 열 추적될 수도 있다. 일 비제한적인 예에서, 기화 지점 (403) 의 다운스트림 파이프는 혼합 용기 (404) 에서 대략 100 ℃로부터 대략 150 ℃로 연장하는 상승하는 온도 프로파일을 갖는다.
일부 실시 예들에서, 액체 전구체 또는 액체 반응 물질은 액체 주입기에서 기화될 수도 있다. 예를 들어, 액체 주입기는 액체 반응 물질의 펄스들을 혼합 용기의 업스트림의 캐리어 가스 스트림 내로 주입할 수도 있다. 일 실시 예에서, 액체 주입기는 보다 높은 압력으로부터 보다 낮은 압력으로 액체를 플래싱 (flashing) 함으로써 반응 물질을 기화할 수도 있다. 또 다른 예에서, 액체 주입기는 가열된 전달 파이프 내에서 나중에 기화되는 분산된 마이크로액적들 (microdroplets) 로 액체를 원자화할 수도 있다. 보다 작은 액적들이 보다 큰 액적들보다 빠르게 기화될 수도 있고, 액체 주입과 완전한 기화 사이의 지연을 감소시킨다. 보다 빠른 기화는 기화 지점 (403) 으로부터 다운스트림의 파이프 길이를 감소시킬 수도 있다. 일 시나리오에서, 액체 주입기는 혼합 용기 (404) 에 바로 장착될 수도 있다. 또 다른 시나리오에서, 액체 주입기는 샤워헤드 (406) 에 바로 장착될 수도 있다.
일부 실시 예들에서, 기화 지점 (403) 의 업스트림의 LFC (Liquid Flow Controller) 가 기화 및 ALD 프로세스 스테이션 (400) 으로의 전달을 위해 액체의 대량 플로우를 제어하기 위해 제공될 수도 있다. 예를 들어, LFC는 LFC의 다운스트림에 위치된 열적 MFM (thermal Mass Flow Meter) 을 포함할 수도 있다. 이어서 LFC의 플런저 밸브가 MFM과 전기적으로 통신하는 PID (proportional-integral-derivative) 제어기에 의해 제공된 피드백 제어 신호들에 응답하여 조정될 수도 있다. 그러나, 이는 피드백 제어를 사용하여 액체 플로우를 안정화시키기 위해 1 초 이상 걸릴 수도 있다. 이는 액체 반응 물질을 도징하기 위한 시간을 연장할 수도 있다. 따라서, 일부 실시 예들에서, LFC는 피드백 제어 모드와 직접 제어 모드 사이에서 동적으로 스위칭될 수도 있다. 일부 실시 예들에서, 이는 LFC 및 PID 제어기의 센스 튜브를 디스에이블함으로써 (disable) 수행될 수도 있다.
샤워헤드 (406) 는 기판 (412) 을 향해 프로세스 가스들을 분배한다. 도 4에 도시된 실시 예에서, 기판 (412) 은 샤워헤드 (406) 밑에 위치되고 페데스탈 (408) 상에 놓인 것으로 도시된다. 샤워헤드 (406) 는 임의의 적합한 형상을 가질 수도 있고, 기판 (412) 으로 프로세스 가스들을 분배하기 위해 임의의 적합한 수 및 배열의 포트들을 가질 수도 있다.
일부 실시 예들에서, 페데스탈 (408) 은 기판 (412) 과 샤워헤드 (406) 사이의 볼륨에 기판 (412) 을 노출시키도록 상승되거나 하강될 수도 있다. 일부 실시 예들에서, 페데스탈 높이는 제어기 (450) 에 의해 프로그램적으로 조정될 수도 있다는 것이 인식될 것이다.
또 다른 시나리오에서, 페데스탈 (408) 의 높이를 조정하는 것은 플라즈마 밀도로 하여금 플라즈마가 점화되는 실시 예들에서 프로세스의 플라즈마 활성화 사이클들 동안 가변하게할 수도 있다. 프로세스 페이즈의 종료시, 페데스탈 (408) 은 페데스탈 (408) 로부터 기판 (412) 의 제거를 허용하도록 또 다른 기판 이송 페이즈 동안 하강될 수도 있다.
일부 실시 예들에서, 페데스탈 (408) 은 히터 (410) 를 통해 온도 제어될 수도 있다. 일부 실시 예들에서, 페데스탈 (408) 은 적어도 약 250 ℃, 또는 일부 실시 예들에서, 개시된 실시 예들에 기술된 바와 같이 실리콘 옥사이드 막들의 증착 동안 약 300 ℃ 미만, 예컨대 약 250 ℃의 온도로 가열될 수도 있다. 일부 실시 예들에서, 페데스탈은 약 -50 ℃ 내지 약 300 ℃, 또는 약 50 ℃ 내지 약 300 ℃의 온도, 예컨대 약 200 ℃ 내지 약 275 ℃의 온도로 설정된다. 일부 실시 예들에서, 페데스탈은 약 50 ℃ 내지 약 300 ℃의 온도로 설정된다. 일부 실시 예들에서, 페데스탈은 약 200 ℃ 내지 약 275 ℃의 온도로 설정된다.
또한, 일부 실시 예들에서, ALD 프로세스 스테이션 (400) 에 대한 압력 제어가 버터플라이 밸브 (418) 에 의해 제공될 수도 있다. 도 4의 실시 예에 도시된 바와 같이, 버터플라이 밸브 (418) 는 다운스트림 진공 펌프 (미도시) 에 의해 제공된 진공을 쓰로틀한다 (throttle). 그러나, 일부 실시 예들에서, ALD 프로세스 스테이션 (400) 의 압력 제어는 또한 ALD 프로세스 스테이션 (400) 으로 도입된 하나 이상의 가스들의 플로우 레이트를 가변시킴으로써 조정될 수도 있다.
일부 실시 예들에서, 샤워헤드 (406) 의 위치는 기판 (412) 과 샤워헤드 (406) 사이의 볼륨을 가변하도록 페데스탈 (408) 에 대해 조정될 수도 있다. 또한, 페데스탈 (408) 및/또는 샤워헤드 (406) 의 수직 위치는 본 개시의 범위 내의 임의의 적합한 메커니즘에 의해 가변될 수도 있다는 것이 인식될 것이다. 일부 실시 예들에서, 페데스탈 (408) 은 기판 (412) 의 배향을 회전시키기 위한 회전 축을 포함할 수도 있다. 일부 실시 예들에서, 이들 예시적인 조정들 중 하나 이상이 하나 이상의 제어기들 (450) 에 의해 프로그램적으로 수행될 수도 있다는 것이 인식될 것이다.
상기 논의된 바와 같이 플라즈마가 사용될 수도 있는 일부 실시 예들에서, 샤워헤드 (406) 및 페데스탈 (408) 은 플라즈마에 전력을 공급하기 위해 RF (radio frequency) 전력 공급부 (414) 및 매칭 네트워크 (416) 와 전기적으로 통신한다. 다양한 실시 예들에서, 페데스탈은 전력 공급된 페데스탈이고 챔버는 접지된 샤워헤드를 포함한다. 일부 실시 예들에서, 페데스탈은 접지되고 샤워헤드는 전력 공급된다. 짧은 변환 시간 및 긴 변환 시간에 대한 변환 동안 사용된 플라즈마 지속 기간은 제어기 (450) 를 사용하여 제어될 수도 있다. 일부 실시 예들에서, 플라즈마 에너지는 플라즈마 전력 및 변환 지속 기간의 조합을 사용하여 변조된다. 일부 실시 예들에서, 플라즈마 에너지는 프로세스 스테이션 압력, 가스 농도, RF 소스 전력, RF 소스 주파수, 및 플라즈마 전력 펄스 타이밍 중 하나 이상을 제어함으로써 제어될 수도 있다. 예를 들어, RF 전력 공급부 (414) 및 매칭 네트워크 (416) 는 목표된 조성의 라디칼 종을 갖는 플라즈마를 형성하도록 임의의 적합한 전력에서 동작될 수도 있다. 적합한 전력들의 예들이 상기에 포함되었다. 유사하게, RF 전력 공급부 (414) 는 임의의 적합한 주파수의 RF 전력을 제공할 수도 있다. 일부 실시 예들에서, RF 전력 공급부 (414) 는 고주파수 RF 전력 소스 및 저주파수 RF 전력 소스를 서로 독립적으로 제어하도록 구성될 수도 있다. 예시적인 저주파수 RF 주파수들은, 이로 제한되는 것은 아니지만, 0 ㎑ 내지 500 ㎑의 주파수들을 포함할 수도 있다. 예시적인 고주파수 RF 주파수들은, 이로 제한되는 것은 아니지만, 1.8 ㎒ 내지 2.45 ㎓, 또는 약 13.56 ㎒보다 크거나, 27 ㎒보다 크거나, 40 ㎒보다 크거나, 60 ㎒보다 큰 주파수들을 포함할 수도 있다. 임의의 적합한 파라미터들은 표면 반응들을 개시하도록 이산적으로 또는 연속적으로 조절될 수도 있다는 것이 인식될 것이다.
일부 실시 예들에서, 플라즈마는 하나 이상의 플라즈마 모니터들에 의해 인 시츄 (in-situ) 모니터링될 수도 있다. 일 시나리오에서, 플라즈마 전력은 하나 이상의 전압 센서, 전류 센서 (예를 들어, VI 프로브들) 에 의해 모니터링될 수도 있다. 또 다른 시나리오에서, 플라즈마 밀도 및/또는 프로세스 가스 농도는 하나 이상의 OES (optical emission spectroscopy) 센서들에 의해 측정될 수도 있다. 일부 실시 예들에서, 하나 이상의 플라즈마 파라미터들은 이러한 인 시츄 플라즈마 모니터들로부터의 측정 값들에 기초하여 프로그램적으로 조정될 수도 있다. 예를 들어, OES 센서는 플라즈마 전력의 프로그램적 제어를 제공하기 위해 피드백 루프에서 사용될 수도 있다. 일부 실시 예들에서, 다른 모니터들이 플라즈마 및 다른 프로세스 특성들을 모니터링하도록 사용될 수도 있다는 것이 인식될 것이다. 이러한 모니터들은 이로 제한되는 것은 아니지만, IR (infrared) 모니터들, 음향 모니터들, 및 압력 트랜스듀서들 (transducers) 을 포함할 수도 있다.
일부 실시 예들에서, 제어기 (450) 에 대한 인스트럭션들은 IOC (input/output control) 시퀀싱 인스트럭션들을 통해 제공될 수도 있다. 일 예에서, 프로세스 페이즈를 위한 조건들을 설정하기 위한 인스트럭션들은 프로세스 레시피의 대응하는 레시피 페이즈에 포함될 수도 있다. 일부 경우들에서, 프로세스 레시피 페이즈들은 프로세스 페이즈에 대한 모든 인스트럭션들이 그 프로세스 페이즈와 동시에 실행되도록 순차적으로 배열될 수도 있다. 일부 실시 예들에서, 하나 이상의 반응기 파라미터들을 설정하기 위한 인스트럭션들은 레시피 페이즈에 포함될 수도 있다. 예를 들어, 제 1 레시피 페이즈는 불활성 및/또는 반응 물질 가스 (예를 들어, 제 1 전구체) 의 플로우 레이트를 설정하기 위한 인스트럭션들, 캐리어 가스 (예컨대 아르곤) 의 플로우 레이트를 설정하기 위한 인스트럭션들, 및 제 1 레시피 페이즈에 대한 시간 지연 인스트럭션들을 포함할 수도 있다. 제 2, 후속하는 레시피 페이즈는 불활성 가스 및/또는 반응 물질 가스의 플로우 레이트를 조절하거나 중단하기 위한 인스트럭션들, 및 캐리어 가스 또는 퍼지 가스의 플로우 레이트를 조절하기 위한 인스트럭션들, 및 제 2 레시피 페이즈에 대한 시간 지연 인스트럭션들을 포함할 수도 있다. 제 3 레시피 페이즈는 제 2 반응 물질 가스의 플로우 레이트를 조절하기 위한 인스트럭션들, 제 2 반응 물질 가스의 플로우의 지속 기간을 변조하기 위한 인스트럭션들, 캐리어 또는 퍼지 가스의 플로우 레이트를 조절하기 위한 인스트럭션들, 및 제 3 레시피 페이즈를 위한 시간 지연 인스트럭션들을 포함할 수도 있다. 제 4, 후속하는 레시피 페이즈는 불활성 가스 및/또는 반응 물질 가스의 플로우 레이트를 조절하거나 중단하기 위한 인스트럭션들, 및 캐리어 가스 또는 퍼지 가스의 플로우 레이트를 설정하기 위한 인스트럭션들, 및 제 4 레시피 페이즈에 대한 시간 지연 인스트럭션들을 포함할 수도 있다. 이들 레시피 페이즈들은 개시된 실시 예들의 범위 내에서 임의의 적합한 방식으로 더 세분되고 그리고/또는 반복될 수도 있다는 것이 인식될 것이다. 일부 실시 예들에서, 제어기 (450) 는 도 5의 시스템 제어기 (550) 에 대해 이하에 기술된 임의의 피처들을 포함할 수도 있다.
상기 기술된 바와 같이, 하나 이상의 프로세스 스테이션들이 멀티-스테이션 프로세싱 툴에 포함될 수도 있다. 도 5는 인바운드 로드록 (502) 및 아웃바운드 로드록 (504) 을 갖는 멀티-스테이션 프로세싱 툴 (500) 의 실시 예의 개략도를 도시하고, 인바운드 로드록 (502) 및 아웃바운드 로드록 (504) 중 하나 또는 모두는 리모트 플라즈마 소스를 포함할 수도 있다. 대기압에서 로봇 (506) 은, 카세트로부터 포드 (508) 를 통해 로딩된 웨이퍼들을 인바운드 로드록 (502) 으로 대기 포트 (510) 를 통해 이동시키도록 구성된다. 웨이퍼는 인바운드 로드록 (502) 내의 페데스탈 (512) 상에 로봇 (506) 에 의해 배치되고, 대기 포트 (510) 는 폐쇄되고, 로드록은 펌프 다운된다 (pump down). 인바운드 로드록 (502) 이 리모트 플라즈마 소스를 포함하면, 웨이퍼는 프로세싱 챔버 (514) 내로 도입되기 전에 로드록 내에서 리모트 플라즈마 처리에 노출될 수도 있다. 또한, 웨이퍼는 또한 예를 들어, 수분 및 흡착된 가스들을 제거하기 위해 인바운드 로드록 (502) 내에서 또한 가열될 수도 있다. 다음에, 프로세싱 챔버 (514) 로의 챔버 이송 포트 (516) 가 개방되고, 또 다른 로봇 (미도시) 이 프로세싱을 위한 반응기 내에 도시된 제 1 스테이션의 페데스탈 상의 반응기 내로 웨이퍼를 배치한다. 도 5에 도시된 실시 예는 로드록들을 포함하지만, 일부 실시 예들에서, 프로세스 스테이션 내로 웨이퍼의 직접 진입이 제공될 수도 있다는 것이 인식될 것이다.
도시된 프로세싱 챔버 (514) 는 도 5에 도시된 실시 예에서 1 내지 4로 번호가 붙여진, 4 개의 프로세스 스테이션들을 포함한다. 스테이션 각각은 가열된 페데스탈 (스테이션 1에 대해 518로 도시됨), 및 가스 라인 유입구들을 갖는다. 일부 실시 예들에서, 프로세스 스테이션 각각이 상이한 목적들 또는 복수의 목적들을 가질 수도 있다는 것이 인식될 것이다. 예를 들어, 일부 실시 예들에서, 프로세스 스테이션은 ALD 프로세스 모드와 PEALD 프로세스 모드 사이에서 스위칭가능할 수도 있다. 부가적으로 또는 대안적으로, 일부 실시 예들에서, 프로세싱 챔버 (514) 는 ALD 및 PEALD 프로세스 스테이션들에서 하나 이상의 매칭된 쌍들을 포함할 수도 있다. 도시된 프로세싱 챔버 (514) 는 4 개의 스테이션들을 포함하지만, 본 개시에 따른 프로세싱 챔버는 임의의 적합한 수의 스테이션들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 일부 실시 예들에서, 프로세싱 챔버는 5 개 이상의 스테이션들을 가질 수도 있는 반면, 다른 실시 예들에서 프로세싱 챔버는 3 개 이하의 스테이션들을 가질 수도 있다.
도 5는 프로세싱 챔버 (514) 내에서 웨이퍼들을 이송하기 위한 웨이퍼 핸들링 시스템의 실시 예를 도시한다. 일부 실시 예들에서, 웨이퍼 핸들링 시스템은 다양한 프로세스 스테이션들 사이 그리고/또는 프로세스 스테이션과 로드록 사이에서 웨이퍼들을 이송할 수도 있다. 임의의 적합한 웨이퍼 핸들링 시스템이 채용될 수도 있다는 것이 인식될 것이다. 비-제한적인 예들은 웨이퍼 캐로절들 (carousels) 및 웨이퍼 핸들링 로봇들을 포함한다. 도 5는 또한 멀티-스테이션 프로세싱 툴 (500) 의 프로세스 조건들 및 하드웨어 상태들을 제어하도록 채용된 시스템 제어기 (550) 의 실시 예를 도시한다. 시스템 제어기 (550) 는 하나 이상의 메모리 디바이스들 (556), 하나 이상의 대용량 저장 디바이스들 (554), 및 하나 이상의 프로세서들 (552) 을 포함할 수도 있다. 프로세서 (552) 는 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부 및/또는 디지털 입력/출력 연결부, 스텝퍼 모터 제어 보드들, 등을 포함할 수도 있다.
일부 실시 예들에서, 시스템 제어기 (550) 는 멀티-스테이션 프로세싱 툴 (500) 의 모든 액티비티들을 제어한다. 시스템 제어기 (550) 는 대용량 저장 디바이스 (554) 에 저장되고 메모리 디바이스 (556) 내로 로딩되어 프로세서 (552) 상에서 실행되는 시스템 제어 소프트웨어 (558) 를 실행한다. 대안적으로, 제어 로직은 시스템 제어기 (550) 에 하드코딩될 수도 있다. ASIC들 (Applications Specific Integrated Circuits), PLD들 (Programmable Logic Devices) (예를 들어, Field-Programmable Gate Arrays, 또는 FPGA들) 등이 이들 목적들을 위해 사용될 수도 있다. 이하의 논의에서, “소프트웨어” 또는 “코드”가 사용될 때마다, 기능적으로 비슷한 하드코딩된 로직이 그 자리에 사용될 수도 있다. 시스템 제어 소프트웨어 (558) 는 타이밍, 가스의 혼합물, 가스 플로우 레이트들, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 웨이퍼 온도, 타겟 전력 레벨들, RF 전력 레벨들, 기판 페데스탈, 척 및/또는 서셉터 (susceptor) 위치를 제어하기 위한 인스트럭션들, 및 멀티-스테이션 프로세싱 툴 (500) 에 의해 수행되는 특정한 프로세스의 다른 파라미터들을 포함할 수도 있다. 시스템 제어 소프트웨어 (558) 는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 프로세스들을 실행하는데 사용된 프로세스 툴 컴포넌트들의 동작을 제어하도록 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 객체들이 작성될 수도 있다. 시스템 제어 소프트웨어 (558) 는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.
일부 실시 예들에서, 시스템 제어 소프트웨어 (558) 는 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (Input/Output Control) 시퀀싱 인스트럭션들을 포함할 수도 있다. 시스템 제어기 (550) 와 연관된 대용량 저장 디바이스 (554) 및/또는 메모리 디바이스 (556) 에 저장된 다른 컴퓨터 소프트웨어 및/또는 프로그램들이 일부 실시 예들에서 채용될 수도 있다. 이 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 (positioning) 프로그램, 프로세스 가스 제어 프로그램, 압력 제어 프로그램, 히터 제어 프로그램, 및 플라즈마 제어 프로그램을 포함한다.
기판 포지셔닝 프로그램은 페데스탈 (518) 상에 기판을 로딩하고 기판과 멀티-스테이션 프로세싱 툴 (500) 의 다른 부분들 사이의 간격을 제어하도록 사용되는 프로세스 툴 컴포넌트들에 대한 프로그램 코드를 포함할 수도 있다.
프로세스 가스 제어 프로그램은 가스 조성 (예를 들어, 본 명세서에 기술된 바와 같은 요오드-함유 실리콘 전구체 가스들, 및 질소-함유 가스들, 캐리어 가스들 및 퍼지 가스들) 및 플로우 레이트들을 제어하기 위한 코드 그리고 선택가능하게 프로세스 스테이션 내 압력을 안정화하기 위해 증착 전에 하나 이상의 프로세스 스테이션들 내로 가스를 흘리기 위한 코드를 포함할 수도 있다. 압력 제어 프로그램이 예를 들어, 프로세스 스테이션의 배기 시스템의 쓰로틀 밸브를 조절함으로써, 프로세스 스테이션 내 압력, 프로세스 스테이션 내로 가스 플로우, 등을 제어하기 위한 코드를 포함할 수도 있다.
히터 제어 프로그램은 기판을 가열하도록 사용되는 가열 유닛으로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 (헬륨과 같은) 열 전달 가스의 기판으로의 전달을 제어할 수도 있다.
플라즈마 제어 프로그램은 본 명세서의 실시 예들에 따라 하나 이상의 프로세스 스테이션들의 프로세스 전극들로 인가된 RF 전력 레벨들을 설정하기 위한 코드를 포함할 수도 있다.
압력 제어 프로그램은 본 명세서의 실시 예에 따라 반응 챔버 내 압력을 유지하기 위한 코드를 포함할 수도 있다.
일부 실시 예들에서, 시스템 제어기 (550) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
일부 실시 예들에서, 시스템 제어기 (550) 에 의해 조정된 파라미터들은 프로세스 조건들에 관련될 수도 있다. 비제한적인 예들은 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, (RF 바이어스 전력 레벨들과 같은) 플라즈마 조건들, 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는 레시피의 형태로 사용자들에게 제공될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (550) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 멀티-스테이션 프로세싱 툴 (500) 의 아날로그 출력 연결부 및 디지털 출력 연결부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비한정적인 예들은 질량 플로우 레이트 제어기들, (마노미터들 (manometers) 과 같은) 압력 센서들, 열전대들 (thermocouples), 등을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터 데이터로 사용될 수도 있다.
시스템 제어기 (550) 는 상기 기술된 증착 프로세스들을 구현하기 위한 프로그램 인스트럭션들을 제공할 수도 있다. 프로그램 인스트럭션들은 DC 전력 레벨, RF 바이어스 전력 레벨, 압력, 온도, 등과 같은 다양한 프로세스 파라미터들을 제어할 수도 있다. 인스트럭션들은 본 명세서에 기술된 다양한 실시 예들에 따라 막 스택들의 인 시츄 증착을 동작시키도록 파라미터들을 제어할 수도 있다.
시스템 제어기 (550) 는 통상적으로 장치가 개시된 실시 예들에 따른 방법을 수행하도록 인스트럭션들을 실행하게 구성된, 하나 이상의 메모리 디바이스들 (556) 및 하나 이상의 프로세서들을 포함할 것이다. 개시된 실시 예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션을 담는 머신-판독가능 매체가 시스템 제어기 (550) 에 커플링될 수도 있다.
일부 구현예들에서, 시스템 제어기 (550) 는 상기 기술된 예들의 일부일 수도 있는, 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에, 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 “제어기”로서 지칭될 수도 있다. 시스템 제어기 (550) 는, 시스템의 프로세싱 조건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 시스템 제어기 (550) 는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 시스템 제어기 (550) 로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
시스템 제어기 (550) 는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합인 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 시스템 제어기 (550) 는 웨이퍼 프로세싱의 원격 액세스를 가능하게할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현재 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 메트릭들을 조사하고, 현재 프로세싱의 파라미터들을 변경하고, 현재 프로세싱에 후속하는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하도록 시스템에 대한 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 가 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 시스템 제어기 (550) 는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 시스템 제어기 (550) 가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 시스템 제어기 (550) 는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동되는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 일 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD 챔버 또는 모듈, CVD 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 시스템 제어기 (550) 는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
본 명세서에 개시된 방법들을 수행하기 위한 적절한 장치는 제 2011 년 4 월 11 일 출원되고 명칭이 "PLASMA ACTIVATED CONFORMAL FILM DEPOSITION"인 미국 특허 출원 번호 제 13/084,399 호 (현재 미국 특허 제 8,728,956 호); 및 2011 년 4 월 11 일 출원되고 명칭이 "SILICON NITRIDE FILMS AND METHODS"인 제 13/084,305 호에 더 논의되고 기술되고, 이들 각각은 그 전체가 본 명세서에 인용된다.
본 명세서에 기술된 장치/프로세스는 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위해 리소그래픽 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시 그러한 것은 아니지만, 이러한 툴들/프로세스들은 공통 제조 설비에서 함께 사용되거나 수행될 것이다. 막의 리소그래픽 패터닝은 통상적으로 동작 각각이 다수의 가능한 툴들을 사용하여 인에이블되는 이하의 동작들: (1) 스핀온 (spin-on) 툴 또는 스프레이온 (spray-on) 툴을 사용하여 워크피스, 즉, 기판 상에 포토레지스트를 도포하는 동작; (2) 핫 플레이트 또는 노 또는 UV 경화 툴을 사용하여 포토레지스트를 경화하는 동작; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광선 또는 UV 또는 x-선 광에 포토레지스트를 노출시키는 동작; (4) 습식 벤치와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 레지스트를 패터닝하도록 레지스트를 현상하는 동작; (5) 건식 또는 플라즈마 보조 에칭 툴을 사용함으로써 아래에 놓인 막 또는 워크피스 내로 레지스트 패턴을 전사하는 동작; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 동작 중 일부 또는 전부를 포함한다.
실험
실험 1
180 초 동안 200:1 희석된 HF에서 습식 에칭 레이트 비 및 2000 W의 플라즈마 전력에서 단차 커버리지를 평가하기 위해 상이한 변환 시간들에서 증착된 다양한 실리콘 옥사이드 막들에 대해 200 ℃에서 실험이 수행되었다. 결과들은 도 6에 도시된다.
RF 변환 시간은 RF ON 시간을 가변시킴으로써 변조되었고, 도 6에서 화살표로 증가하는 변환 시간을 나타낸다. 원 (circle) 플롯들은 습식 에칭 레이트 비 (열적 옥사이드의 습식 에칭 레이트에 의해 정규화된 ALD 옥사이드 막의 습식 에칭 레이트) 에 대한 것인 반면, 사각형 플롯들은 단차 커버리지에 대한 것이다. 도시된 바와 같이, RF 변환 시간은 습식 에칭 레이트 비를 감소시키고 우수한 단차 커버리지를 달성하기 위해 약 0.75 초의 포화 지점을 갖고, 보다 짧은 변환 시간 (예를 들어, 보다 낮은 RF 예산들) 에서, 습식 에칭 레이트 비는 보다 높고 단차 커버리지는 실질적으로 100 이상이지만, 100에 보다 가깝다는 것은 개선된 단차 커버리지를 나타낸다. 이들 결과들은 개선된 막 품질이 보다 긴 RF 변환 시간들에서 달성될 수 있다는 것을 시사하지만, 이러한 변환 시간들은 증가된 시간의 대가이다.
실험 2
실험은 다양한 기법들을 사용하여 증착된 다양한 실리콘 옥사이드 막들의 습식 에칭 레이트들을 비교하기 위해 300 ℃에서 수행되었다. 본 명세서에 사용된 플라즈마는 13 ㎒ 주파수의 플라즈마 생성기를 수반한다.
제 1 실리콘 옥사이드 막 (SiOx #1) 은: DIPAS 도즈, 퍼지, 아르곤과 함께 산소 플라즈마, 퍼지의 반복되는 사이클들을 사용하여 복수의 짧은 변환 사이클들 (일명 저 플라즈마 에너지) PEALD를 사용하여 증착되었다. 아르곤과 함께 산소 플라즈마 동안 RF 변환 시간은 0.15 초이고, RF 전력은 2000 W이다. 일 ALD 사이클의 지속 기간은 0.95 초이다.
제 2 실리콘 옥사이드 막 (SiOx #2) 은: DIPAS 도즈, 퍼지, 0.15 초의 RF 변환 시간 동안 아르곤과 함께 산소 플라즈마, 퍼지, 0.75 초의 RF 변환 시간 동안 아르곤과 함께 산소 플라즈마, 퍼지의 사이클들을 사용하여 짧은 변환 PEALD와 긴 변환 PEALD 사이에서 교번하는 복수의 사이클들을 사용하여 증착되었다. RF 전력은 2000 W이다. 일 ALD 사이클의 평균 지속 기간은 1.25 초이다.
제 3 실리콘 옥사이드 막 (SiOx #3) 은: DIPAS 도즈, 퍼지, 0.45 초의 RF 변환 시간 동안 아르곤과 함께 산소 플라즈마, 퍼지, DIPAS 도즈, 퍼지, 0.75 초의 RF 변환 시간 동안 아르곤과 함께 산소 플라즈마, 퍼지의 사이클들을 사용하여 중간 변환 PEALD와 긴 변환 PEALD 사이에서 교번하는 복수의 사이클들을 사용하여 증착되었다. RF 전력은 2000 W이다. 일 ALD 사이클의 평균 지속 기간은 1.4 초이다.
제 4 실리콘 옥사이드 막 (SiOx #4) 은: 0.75 초의 RF 시간 동안 DIPAS 도즈, 퍼지, 아르곤과 함께 산소 플라즈마, 퍼지의 사이클들을 사용하여 긴 변환 PEALD의 다중 사이클들을 사용하여 증착되었다. RF 전력은 2000 W이다. 일 ALD 사이클의 평균 지속 기간은 1.55 초이다.
이들 실리콘 옥사이드 막들 각각의 습식 에칭 레이트들은 180 초 동안 200:1 플루오르화 수소산에서 평가되었다. 습식 에칭 레이트 값들의 결과들은 이하의 표 1 및 도 7에 제공된다.
표 1 및 도 7에 도시된 바와 같이, 제 1 기법은 바람직하지 않은 고 습식 에칭 레이트를 발생시킨다. 제 4 기법은 저 습식 에칭 레이트를 달성하지만, 사이클들의 지속 기간을 연장하고 전체적으로 쓰루풋을 감소시키는 긴 변환 (일명 고 RF 예산) 을 사용한다. 제 2 기법 및 제 3 기법은 모든 ALD 사이클에서 긴 변환 시간들을 사용하지 않고 제 4 기법과 필적할만한 저 습식 에칭 레이트들을 달성하고 따라서 전체 프로세스의 지속 기간을 감소시키고 쓰루풋을 증가시킨다. 제 3 기법과 제 4 기법 사이에 상당히 유사한 단차 커버리지를 나타내는 제 3 기법 및 제 4 기법을 사용하여 증착된 실리콘 옥사이드 막들에 대한 단차 커버리지가 획득되고, 이는 교번하는 변환 시간 PEALD 사이클들을 사용하는 필적할만한 고품질 막 결과들을 시사한다.
실험 3
콘택트의 제조를 위해 비아 내로 라이너 막을 증착하도록 실험이 수행되었다. 도즈, 퍼지, 0.25 초 동안 변환, 및 퍼지를 수반하는 ALD의 제 1 사이클; 및 도즈, 퍼지, 1.55 초 동안 변환, 및 퍼지를 수반하는 제 2 사이클의 ALD를 사용하여 막이 증착되었다. 2 개의 사이클들은 4 개의 기판들에 대해 5500 W의 변환 플라즈마 전력을 사용하여 교번되었다. 제 2 막은 도즈, 퍼지, 1.55 초 동안 변환, 및 퍼지를 수반하는 ALD 사이클만을 사용하여 증착된다. 피처들의 하단부, 중간부 및 상단부의 발생되는 습식 에칭 레이트들이 평가되고 도 8에 도시된다.
도 8은 1.55 초 사이클만을 사용하여 증착된 막들에 대한 대각선으로 음영 처리된 바들을 도시하고 교번하는 변환 시간 사이클들을 사용하여 증착된 막들에 대해 완전히 음영 처리된 바들을 도시한다. 도시된 바와 같이, 2 개의 막들은 하단부 및 중간부에 대해 유사한 습식 에칭 레이트를 나타내고, 이는 모든 1.55 초 변환 시간들을 사용하고 1.55 초와 0.25 초 사이의 변환 시간들을 교번하여 달성된 유사한 막 품질을 시사하고, 후자는 쓰루풋을 상당히 상승시킬 수 있다.
결론
전술한 실시 예들이 이해의 명확성의 목적들을 위해 다소 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 본 실시 예들의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 이에 따라, 본 실시 예들은 예시적이고, 제한적이지 않은 것으로 간주될 것이며, 실시 예들은 본 명세서에 주어진 상세들로 한정되지 않을 것이다.

Claims (12)

  1. 막을 증착하는 방법에 있어서,
    프로세싱 챔버에 기판을 제공하는 단계;
    제 1 ALD (atomic layer deposition) 사이클로 상기 기판 위에 제 1 양의 재료를 증착하는 단계로서, 상기 제 1 ALD 사이클은,
    전구체로 하여금 상기 기판의 표면 상으로 흡착되게 하는 조건들 하에서 상기 기판을 상기 전구체에 노출시켜, 상기 전구체의 제 1 흡착된 층을 형성하는 단계; 및
    상기 제 1 양의 상기 재료를 형성하도록 제 1 지속 기간 동안 상기 전구체의 상기 제 1 흡착된 층을 반응성 종에 노출시키는 단계를 포함하는, 상기 제 1 ALD 사이클로 증착하는 단계; 및
    상기 제 1 ALD 사이클에 후속하여, 제 2 ALD 사이클을 이용하여 상기 제 1 양의 상기 재료 상에 제 2 양의 상기 재료를 증착하는 단계로서, 상기 제 2 ALD 사이클은,
    상기 전구체로 하여금 상기 기판의 표면 상으로 흡착되게 하는 조건들 하에서 상기 기판을 상기 전구체에 노출시켜, 상기 전구체의 제 2 흡착된 층을 형성하는 단계; 및
    상기 제 2 양의 상기 재료를 형성하도록 제 2 지속 기간 동안 상기 전구체의 상기 제 2 흡착된 층을 반응성 종에 노출시키는 단계를 포함하는, 상기 제 2 ALD 사이클로 증착하는 단계를 포함하고,
    상기 제 2 지속 기간은 상기 제 1 지속 기간보다 길고, 상기 제 2 지속 기간은 상기 재료의 증가된 품질을 발생시키는, 막을 증착하는 방법.
  2. 막을 증착하는 방법에 있어서,
    프로세스 챔버에 기판을 제공하는 단계; 및
    적어도 제 1 PEALD (plasma-enhanced atomic layer deposition) 사이클 및 제 2 PEALD 사이클을 포함하는 2 회 이상의 PEALD 사이클들에 상기 기판을 노출함으로써 상기 기판 위에 컨포멀한 (conformal) 막을 증착하는 단계로서, 상기 제 2 PEALD 사이클은 상기 제 1 PEALD 사이클에 후속적으로 수행되는, 상기 기판 위에 컨포멀한 막을 증착하는 단계를 포함하고,
    상기 제 1 PEALD 사이클은,
    상기 기판의 표면 상에 전구체의 흡착된 층을 형성하도록 상기 전구체를 도입하는 단계,
    상기 전구체의 상기 흡착된 층을 반응 물질 및 아르곤에 노출하고 제 1 플라즈마 에너지로 제 1 플라즈마를 점화하는 단계를 포함하고, 그리고
    상기 제 1 PEALD 사이클에 후속적인 상기 제 2 PEALD 사이클은,
    상기 기판의 표면 상에 상기 전구체의 흡착된 층을 형성하도록 상기 전구체를 도입하는 단계,
    상기 전구체의 상기 흡착된 층을 반응 물질 및 아르곤에 노출하고 제 2 플라즈마 에너지로 제 2 플라즈마를 점화하는 단계를 포함하고,
    상기 제 2 플라즈마 에너지는 상기 제 1 플라즈마 에너지보다 적어도 3 배 큰, 막을 증착하는 방법.
  3. 기판들을 프로세싱하기 위한 장치에 있어서,
    하나 이상의 프로세스 챔버들;
    상기 하나 이상의 프로세스 챔버들 및 연관된 플로우 제어 하드웨어 내로의 하나 이상의 가스 유입구들; 및
    적어도 하나의 프로세서 및 메모리를 갖는 제어기를 포함하고, 상기 적어도 하나의 프로세서 및 상기 메모리는 서로 통신 가능하게 연결되고, 상기 적어도 하나의 프로세서는 적어도 상기 플로우 제어 하드웨어와 동작 가능하게 연결되고, 그리고 상기 메모리는 적어도,
    상기 하나 이상의 프로세스 챔버들 중 적어도 하나로 기판의 삽입을 유발하고;
    제 1 지속 기간 동안 상기 하나 이상의 가스 유입구들을 통해 상기 하나 이상의 프로세스 챔버들 중 상기 적어도 하나 내로 전구체 및 반응 물질의 제 1 세트의 교번하는 플로우들의 도입을 유발하고; 그리고
    제 2 지속 기간 동안 상기 하나 이상의 가스 유입구들을 통해 상기 하나 이상의 프로세스 챔버들 중 상기 적어도 하나 내로 상기 전구체 및 상기 반응 물질의 제 2 세트의 교번하는 플로우들의 도입을 유발하도록,
    상기 플로우 제어 하드웨어를 제어하게 상기 적어도 하나의 프로세서를 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장하고, 그리고
    상기 제 2 세트는 상기 제 1 세트에 후속적으로 도입되고, 그리고
    상기 제 2 지속 기간은 상기 제 1 지속 기간보다 적어도 1.1 배 긴, 기판 프로세싱 장치.
  4. 기판들을 프로세싱하기 위한 장치에 있어서,
    하나 이상의 프로세스 챔버들;
    상기 하나 이상의 프로세스 챔버들 및 연관된 플로우 제어 하드웨어 내로의 하나 이상의 가스 유입구들;
    플라즈마 생성기; 및
    적어도 하나의 프로세서 및 메모리를 갖는 제어기를 포함하고, 상기 적어도 하나의 프로세서 및 상기 메모리는 서로 통신 가능하게 연결되고, 상기 적어도 하나의 프로세서는 적어도 상기 플로우 제어 하드웨어와 동작 가능하게 연결되고, 그리고 상기 메모리는 적어도,
    상기 하나 이상의 프로세스 챔버들 중 적어도 하나로 기판의 삽입을 유발하고;
    상기 하나 이상의 가스 유입구들을 통해 상기 하나 이상의 프로세스 챔버들 중 상기 적어도 하나 내로 전구체 및 반응 물질의 제 1 세트의 교번하는 플로우들의 도입을 유발하고;
    컨포멀한 재료를 형성하도록 상기 제 1 세트 동안 상기 반응 물질의 도입을 유발할 때 제 1 플라즈마 에너지를 갖는 플라즈마의 생성을 유발하고; 그리고
    상기 하나 이상의 가스 유입구들을 통해 상기 하나 이상의 프로세스 챔버들 중 상기 적어도 하나 내로 상기 전구체 및 상기 반응 물질의 제 2 세트의 교번하는 플로우들의 도입을 유발하고, 그리고
    상기 제 1 플라즈마 에너지를 갖는 상기 플라즈마의 생성 후에, 컨포멀한 재료를 형성하도록 상기 제 2 세트 동안 상기 반응 물질을 도입할 때 상기 제 1 플라즈마 에너지보다 적어도 1.1 배 큰 제 2 플라즈마 에너지를 갖는 플라즈마의 생성을 유발하도록 상기 플로우 제어 하드웨어를 제어하게 상기 적어도 하나의 프로세서를 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장하는, 기판 프로세싱 장치.
KR1020217039337A2019-05-012019-07-03변조된 원자 층 증착ActiveKR102726216B1 (ko)

Priority Applications (1)

Application NumberPriority DateFiling DateTitle
KR1020247036444AKR20240160679A (ko)2019-05-012019-07-03변조된 원자 층 증착

Applications Claiming Priority (3)

Application NumberPriority DateFiling DateTitle
US201962841463P2019-05-012019-05-01
US62/841,4632019-05-01
PCT/US2019/040648WO2020222853A1 (en)2019-05-012019-07-03Modulated atomic layer deposition

Related Child Applications (1)

Application NumberTitlePriority DateFiling Date
KR1020247036444ADivisionKR20240160679A (ko)2019-05-012019-07-03변조된 원자 층 증착

Publications (2)

Publication NumberPublication Date
KR20210150606A KR20210150606A (ko)2021-12-10
KR102726216B1true KR102726216B1 (ko)2024-11-04

Family

ID=73029063

Family Applications (2)

Application NumberTitlePriority DateFiling Date
KR1020217039337AActiveKR102726216B1 (ko)2019-05-012019-07-03변조된 원자 층 증착
KR1020247036444APendingKR20240160679A (ko)2019-05-012019-07-03변조된 원자 층 증착

Family Applications After (1)

Application NumberTitlePriority DateFiling Date
KR1020247036444APendingKR20240160679A (ko)2019-05-012019-07-03변조된 원자 층 증착

Country Status (6)

CountryLink
US (2)US12040181B2 (ko)
JP (1)JP7494209B2 (ko)
KR (2)KR102726216B1 (ko)
SG (1)SG11202111962QA (ko)
TW (2)TW202510047A (ko)
WO (1)WO2020222853A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US9257274B2 (en)2010-04-152016-02-09Lam Research CorporationGapfill of variable aspect ratio features with a composite PEALD and PECVD method
JP2022534793A (ja)2019-06-072022-08-03ラム リサーチ コーポレーション原子層堆積時における膜特性の原位置制御
WO2021087132A1 (en)*2019-10-292021-05-06Lam Research CorporationMethods to enable seamless high quality gapfill
JP2023512681A (ja)*2020-02-072023-03-28ラム リサーチ コーポレーションケイ素含有膜の高温堆積のための前駆体
TW202229601A (zh)*2020-08-272022-08-01荷蘭商Asm Ip私人控股有限公司形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
US11521971B2 (en)*2020-11-132022-12-06Taiwan Semiconductor Manufacturing Company, Ltd.Gate dielectric having a non-uniform thickness profile
JP7563845B2 (ja)2020-12-162024-10-08東京エレクトロン株式会社成膜方法
CN112864280A (zh)*2021-01-292021-05-28通威太阳能(安徽)有限公司一种高可靠性的双面电池及其制备方法
US11961716B2 (en)2021-12-092024-04-16Industrial Technology Research InstituteAtomic layer deposition method
KR102829807B1 (ko)*2022-12-282025-07-03에스케이트리켐 주식회사실리콘 함유 박막 형성용 전구체, 이를 이용한 실리콘 함유 박막 형성 방법 및 상기 실리콘 함유 박막을 포함하는 반도체 소자.
US20240332071A1 (en)*2023-03-312024-10-03Intel CorporationPlasma enhanced atomic layer deposition of dielectric material upon oxidizable material
US20250299946A1 (en)*2024-03-192025-09-25Applied Materials, Inc.Method for forming conformal silicon oxide thin film

Citations (5)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US20160020092A1 (en)2010-09-232016-01-21Lam Research CorporationMethods for depositing silicon oxide
JP2016063232A (ja)*2014-09-172016-04-25エーエスエム アイピー ホールディング ビー.ブイ.SiNの堆積
US20180005814A1 (en)2016-07-012018-01-04Lam Research CorporationSelective atomic layer deposition with post-dose treatment
JP2018011050A (ja)*2016-06-302018-01-18ラム リサーチ コーポレーションLam Research Corporationギャップ充填時の蒸着およびエッチングのための装置および方法
US20180108518A1 (en)2016-10-142018-04-19Tokyo Electron LimitedFilm forming apparatus, cleaning method for film forming apparatus and recording medium

Family Cites Families (505)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JPS4843472A (ko)1971-10-041973-06-23
US4500563A (en)1982-12-151985-02-19Pacific Western Systems, Inc.Independently variably controlled pulsed R.F. plasma chemical vapor processing
CA1327338C (en)1987-02-021994-03-01Chorng-Ping ChangProcess for producing devices containing silicon nitride films
JPH0293071A (ja)1988-09-291990-04-03Toshiba Corp薄膜の形成方法
JPH0311635A (ja)1989-06-081991-01-18Sekiyu Sangyo Katsuseika Center化合物半導体装置の製造方法
US5094984A (en)1990-10-121992-03-10Hewlett-Packard CompanySuppression of water vapor absorption in glass encapsulation
TW201848B (ko)1991-11-081993-03-11Advanced Micro Devices Inc
DE4136987A1 (de)1991-11-111993-05-13Leybold AgVerfahren zur oberflaechenpassivierung von sensoren
JPH05226279A (ja)1992-02-101993-09-03Toshiba Corp半導体装置の製造方法
US5223443A (en)1992-02-191993-06-29Integrated Device Technology, Inc.Method for determining wafer cleanliness
US5286297A (en)1992-06-241994-02-15Texas Instruments IncorporatedMulti-electrode plasma processing apparatus
JPH06177120A (ja)1992-10-271994-06-24Sony Corp層間絶縁膜の形成方法
US5932286A (en)1993-03-161999-08-03Applied Materials, Inc.Deposition of silicon nitride thin films
JPH0781271A (ja)1993-09-201995-03-28Hitachi Ltd自動頁めくり制御方式
US5496608A (en)1993-09-221996-03-05Brother Kogyo Kabushiki KaishaOptical recording medium
JPH07176084A (ja)1993-12-201995-07-14Kuraray Co Ltd情報記録媒体用ポリカーボネート樹脂および情報記録媒体の製造方法
US20010028922A1 (en)1995-06-072001-10-11Sandhu Gurtej S.High throughput ILD fill process for high aspect ratio gap fill
JPH09102494A (ja)1995-10-091997-04-15Toshiba Corp半導体装置の保護膜およびその形成方法
JPH09167755A (ja)1995-12-151997-06-24Nec Corpプラズマ酸化膜処理装置
US6191026B1 (en)1996-01-092001-02-20Applied Materials, Inc.Method for submicron gap filling on a semiconductor substrate
US5593914A (en)1996-03-191997-01-14Radiant Technologies, Inc.Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
US6342277B1 (en)1996-08-162002-01-29Licensee For Microelectronics: Asm America, Inc.Sequential chemical vapor deposition
US6399221B1 (en)1996-06-252002-06-04Northwestern UniversityOrganic light-emitting diodes and methods for assembly and emission control
US6156149A (en)1997-05-072000-12-05Applied Materials, Inc.In situ deposition of a dielectric oxide layer and anti-reflective coating
US5670432A (en)1996-08-011997-09-23Taiwan Semiconductor Manufacturing Company, Ltd.Thermal treatment to form a void free aluminum metal layer for a semiconductor device
US5916365A (en)1996-08-161999-06-29Sherman; ArthurSequential chemical vapor deposition
JPH1098032A (ja)1996-09-201998-04-14Hitachi Ltd薄膜形成方法及び薄膜形成装置
US5994209A (en)1996-11-131999-11-30Applied Materials, Inc.Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6809421B1 (en)1996-12-022004-10-26Kabushiki Kaisha ToshibaMultichip semiconductor device, chip therefor and method of formation thereof
US6069058A (en)1997-05-142000-05-30United Semiconductor Corp.Shallow trench isolation for semiconductor devices
US7393561B2 (en)1997-08-112008-07-01Applied Materials, Inc.Method and apparatus for layer by layer deposition of thin films
US5874368A (en)1997-10-021999-02-23Air Products And Chemicals, Inc.Silicon nitride from bis(tertiarybutylamino)silane
US6861356B2 (en)1997-11-052005-03-01Tokyo Electron LimitedMethod of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US5856003A (en)1997-11-171999-01-05Taiwan Semiconductor Manufacturing Company, Ltd.Method for forming pseudo buried layer for sub-micron bipolar or BiCMOS device
US6346741B1 (en)1997-11-202002-02-12Advanced Technology Materials, Inc.Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
US6100202A (en)1997-12-082000-08-08Taiwan Semiconductor Manufacturing CompanyPre deposition stabilization method for forming a void free isotropically etched anisotropically patterned doped silicate glass layer
US6509601B1 (en)1998-07-312003-01-21Samsung Electronics Co., Ltd.Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100275738B1 (ko)1998-08-072000-12-15윤종용원자층 증착법을 이용한 박막 제조방법
US6218293B1 (en)1998-11-132001-04-17Micron Technology, Inc.Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
DE10080457T1 (de)1999-02-122001-04-26Gelest IncCVD-Abscheidung von Wolframnitrid
US6200893B1 (en)1999-03-112001-03-13Genus, IncRadical-assisted sequential CVD
KR100420753B1 (ko)1999-03-172004-03-02세미컨덕터300 게엠베하 운트 코 카게반도체 웨이퍼 상의 갭 충진 방법
KR100273473B1 (ko)1999-04-062000-11-15이경수박막 형성 방법
WO2001007967A1 (en)1999-07-222001-02-01Corning IncorporatedExtreme ultraviolet soft x-ray projection lithographic method and mask devices
US6313042B1 (en)1999-09-032001-11-06Applied Materials, Inc.Cleaning contact with successive fluorine and hydrogen plasmas
US6576053B1 (en)1999-10-062003-06-10Samsung Electronics Co., Ltd.Method of forming thin film using atomic layer deposition method
KR100356473B1 (ko)1999-12-292002-10-18주식회사 하이닉스반도체반도체 소자의 알루미늄 옥사이드 박막 형성 방법
JP3437832B2 (ja)2000-03-222003-08-18東京エレクトロン株式会社成膜方法及び成膜装置
JP2001274404A (ja)2000-03-242001-10-05Toshiba Corp薄膜トランジスタおよびその製造方法
US6759325B2 (en)2000-05-152004-07-06Asm Microchemistry OySealing porous structures
US20030008070A1 (en)2001-06-122003-01-09Applied Materials,IncLow-resistivity tungsten from high-pressure chemical vapor deposition using metal-organic precursor
JP2002009072A (ja)2000-06-232002-01-11Tokyo Electron Ltdシリコン窒化膜の形成方法及び形成装置
KR100721503B1 (ko)2000-06-082007-05-23에이에스엠지니텍코리아 주식회사박막 형성 방법
EP1292970B1 (en)2000-06-082011-09-28Genitech Inc.Thin film forming method
US20050230047A1 (en)2000-08-112005-10-20Applied Materials, Inc.Plasma immersion ion implantation apparatus
US6482726B1 (en)2000-10-172002-11-19Advanced Micro Devices, Inc.Control trimming of hard mask for sub-100 nanometer transistor gate
JP2002134497A (ja)2000-10-232002-05-10Sony Corp半導体装置の製造方法
US6689220B1 (en)2000-11-222004-02-10Simplus Systems CorporationPlasma enhanced pulsed layer deposition
JP3437830B2 (ja)2000-11-282003-08-18東京エレクトロン株式会社成膜方法
US6878402B2 (en)2000-12-062005-04-12Novellus Systems, Inc.Method and apparatus for improved temperature control in atomic layer deposition
KR100385947B1 (ko)2000-12-062003-06-02삼성전자주식회사원자층 증착 방법에 의한 박막 형성 방법
US6428859B1 (en)2000-12-062002-08-06Angstron Systems, Inc.Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6416822B1 (en)2000-12-062002-07-09Angstrom Systems, Inc.Continuous method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US20020076507A1 (en)2000-12-152002-06-20Chiang Tony P.Process sequence for atomic layer deposition
KR20020048617A (ko)2000-12-182002-06-24박종섭플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
US6951804B2 (en)2001-02-022005-10-04Applied Materials, Inc.Formation of a tantalum-nitride layer
KR100408733B1 (ko)2001-02-022003-12-11주성엔지니어링(주)박막 증착 방법
AU2002306436A1 (en)2001-02-122002-10-15Asm America, Inc.Improved process for deposition of semiconductor films
US6632478B2 (en)2001-02-222003-10-14Applied Materials, Inc.Process for forming a low dielectric constant carbon-containing film
JP4406178B2 (ja)2001-03-282010-01-27株式会社渡辺商行成膜装置
US7005392B2 (en)2001-03-302006-02-28Advanced Technology Materials, Inc.Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US6448192B1 (en)2001-04-162002-09-10Motorola, Inc.Method for forming a high dielectric constant material
US6610169B2 (en)2001-04-212003-08-26Simplus Systems CorporationSemiconductor processing system and method
US6528430B2 (en)2001-05-012003-03-04Samsung Electronics Co., Ltd.Method of forming silicon containing thin films by atomic layer deposition utilizing Si2C16 and NH3
CN100355058C (zh)2001-05-042007-12-12东京毅力科创株式会社具有连续沉积和蚀刻的电离pvd
KR100474847B1 (ko)2001-05-072005-03-08삼성전자주식회사다성분계 박막 및 그 형성 방법
US6828218B2 (en)2001-05-312004-12-07Samsung Electronics Co., Ltd.Method of forming a thin film using atomic layer deposition
US6391803B1 (en)2001-06-202002-05-21Samsung Electronics Co., Ltd.Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
KR100403630B1 (ko)2001-07-072003-10-30삼성전자주식회사고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
US7098131B2 (en)2001-07-192006-08-29Samsung Electronics Co., Ltd.Methods for forming atomic layers and thin films including tantalum nitride and devices including the same
JP2003045864A (ja)2001-08-022003-02-14Hitachi Kokusai Electric Inc基板処理装置
JP4666912B2 (ja)2001-08-062011-04-06エー・エス・エムジニテックコリア株式会社プラズマで補強した原子層蒸着装置及びこれを利用した薄膜形成方法
US6756318B2 (en)2001-09-102004-06-29Tegal CorporationNanolayer thick film processing system and method
US20030092280A1 (en)2001-11-092003-05-15Applied Materials, Inc.Method for etching tungsten using NF3 and Cl2
US6551893B1 (en)2001-11-272003-04-22Micron Technology, Inc.Atomic layer deposition of capacitor dielectric
US7081271B2 (en)2001-12-072006-07-25Applied Materials, Inc.Cyclical deposition of refractory metal silicon nitride
US7108771B2 (en)2001-12-132006-09-19Advanced Technology Materials, Inc.Method for removal of impurities in cyclic siloxanes useful as precursors for low dielectric constant thin films
JP2003197615A (ja)2001-12-262003-07-11Tokyo Electron Ltdプラズマ処理装置およびそのクリーニング方法
DE10208450B4 (de)2002-02-272004-09-16Infineon Technologies AgVerfahren zum Abscheiden dünner Schichten mittels ALD/CVD-Prozessen in Verbindung mit schnellen thermischen Prozessen
US6962876B2 (en)2002-03-052005-11-08Samsung Electronics Co., Ltd.Method for forming a low-k dielectric layer for a semiconductor device
US7250083B2 (en)2002-03-082007-07-31Sundew Technologies, LlcALD method and apparatus
EP1490529A1 (en)2002-03-282004-12-29President And Fellows Of Harvard CollegeVapor deposition of silicon dioxide nanolaminates
KR20030081144A (ko)2002-04-112003-10-17가부시키가이샤 히다치 고쿠사이 덴키종형 반도체 제조 장치
US6987240B2 (en)2002-04-182006-01-17Applied Materials, Inc.Thermal flux processing by scanning
US7374617B2 (en)2002-04-252008-05-20Micron Technology, Inc.Atomic layer deposition methods and chemical vapor deposition methods
KR100468729B1 (ko)2002-04-252005-01-29삼성전자주식회사Hcd 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
US6682603B2 (en)2002-05-072004-01-27Applied Materials Inc.Substrate support with extended radio frequency electrode upper surface
US6777308B2 (en)2002-05-172004-08-17Micron Technology, Inc.Method of improving HDP fill process
US20040129212A1 (en)2002-05-202004-07-08Gadgil Pradad N.Apparatus and method for delivery of reactive chemical precursors to the surface to be treated
US7041335B2 (en)2002-06-042006-05-09Applied Materials, Inc.Titanium tantalum nitride silicide layer
KR100472777B1 (ko)2002-06-262005-03-10동부전자 주식회사박막 적층 방법
US7294582B2 (en)2002-07-192007-11-13Asm International, N.V.Low temperature silicon compound deposition
JP5005170B2 (ja)2002-07-192012-08-22エーエスエム アメリカ インコーポレイテッド超高品質シリコン含有化合物層の形成方法
KR100542736B1 (ko)2002-08-172006-01-11삼성전자주식회사원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
US6784049B2 (en)2002-08-282004-08-31Micron Technology, Inc.Method for forming refractory metal oxide layers with tetramethyldisiloxane
US6794284B2 (en)2002-08-282004-09-21Micron Technology, Inc.Systems and methods for forming refractory metal nitride layers using disilazanes
US6967159B2 (en)2002-08-282005-11-22Micron Technology, Inc.Systems and methods for forming refractory metal nitride layers using organic amines
US6730164B2 (en)2002-08-282004-05-04Micron Technology, Inc.Systems and methods for forming strontium- and/or barium-containing layers
US6774040B2 (en)2002-09-122004-08-10Applied Materials, Inc.Apparatus and method for surface finishing a silicon film
AU2003279751A1 (en)2002-10-032004-04-23Pan Jit Americas, Inc.Method of fabricating semiconductor by nitrogen doping of silicon film
US7531679B2 (en)2002-11-142009-05-12Advanced Technology Materials, Inc.Composition and method for low temperature deposition of silicon-containing films such as films including silicon nitride, silicon dioxide and/or silicon-oxynitride
KR100496265B1 (ko)2002-11-292005-06-17한국전자통신연구원반도체 소자의 박막 형성방법
US7097886B2 (en)2002-12-132006-08-29Applied Materials, Inc.Deposition process for high aspect ratio trenches
CN100567564C (zh)2002-12-202009-12-09应用材料有限公司形成高质量的低温氮化硅层的方法和设备
US7172792B2 (en)2002-12-202007-02-06Applied Materials, Inc.Method for forming a high quality low temperature silicon nitride film
US6890656B2 (en)2002-12-202005-05-10General Electric CompanyHigh rate deposition of titanium dioxide
KR100546852B1 (ko)2002-12-282006-01-25동부아남반도체 주식회사반도체 소자의 제조 방법
US7122222B2 (en)2003-01-232006-10-17Air Products And Chemicals, Inc.Precursors for depositing silicon containing films and processes thereof
US7713592B2 (en)2003-02-042010-05-11Tegal CorporationNanolayer deposition process
US6930059B2 (en)2003-02-272005-08-16Sharp Laboratories Of America, Inc.Method for depositing a nanolaminate film by atomic layer deposition
US7288292B2 (en)2003-03-182007-10-30International Business Machines CorporationUltra low k (ULK) SiCOH film and method
US6930058B2 (en)2003-04-212005-08-16Micron Technology, Inc.Method of depositing a silicon dioxide comprising layer doped with at least one of P, B and Ge
CN1777697B (zh)2003-04-232011-06-22集勒思公司瞬时增强原子层沉积
US7115528B2 (en)2003-04-292006-10-03Micron Technology, Inc.Systems and method for forming silicon oxide layers
US6949442B2 (en)2003-05-052005-09-27Infineon Technologies AgMethods of forming MIM capacitors
US6765303B1 (en)2003-05-062004-07-20Advanced Micro Devices, Inc.FinFET-based SRAM cell
KR100541195B1 (ko)2003-05-092006-01-11주식회사 아이피에스산화 금속막 증착 챔버의 세정 방법 및 이를 수행하기위한 증착 장치
JP4329403B2 (ja)2003-05-192009-09-09東京エレクトロン株式会社プラズマ処理装置
US7205240B2 (en)2003-06-042007-04-17Applied Materials, Inc.HDP-CVD multistep gapfill process
US6930060B2 (en)2003-06-182005-08-16International Business Machines CorporationMethod for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
US7125815B2 (en)2003-07-072006-10-24Micron Technology, Inc.Methods of forming a phosphorous doped silicon dioxide comprising layer
US7264849B2 (en)2003-07-112007-09-04Optisolar, Inc.Roll-vortex plasma chemical vapor deposition method
US7399388B2 (en)2003-07-252008-07-15Applied Materials, Inc.Sequential gas flow oxide deposition technique
US6943097B2 (en)2003-08-192005-09-13International Business Machines CorporationAtomic layer deposition of metallic contacts, gates and diffusion barriers
KR100568859B1 (ko)2003-08-212006-04-10삼성전자주식회사디램 반도체 장치의 트랜지스터 제조방법
US7601860B2 (en)2003-10-102009-10-13Advanced Technology Materials, Inc.Composition and method for low temperature chemical vapor deposition of silicon-containing films including silicon carbonitride and silicon oxycarbonitride films
KR100500472B1 (ko)2003-10-132005-07-12삼성전자주식회사리세스 게이트 트랜지스터 구조 및 형성방법
JP3999189B2 (ja)2003-10-312007-10-31松下電器産業株式会社半導体装置及びその製造方法
US7261919B2 (en)2003-11-182007-08-28Flx Micro, Inc.Silicon carbide and other films and method of deposition
US20050109276A1 (en)2003-11-252005-05-26Applied Materials, Inc.Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber
US7291271B2 (en)2003-12-092007-11-06Separation Design Group, LlcMeso-frequency traveling wave electro-kinetic continuous adsorption system
JP2005210076A (ja)2003-12-252005-08-04Semiconductor Leading Edge Technologies Inc窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
KR100545697B1 (ko)2003-12-292006-01-24주식회사 하이닉스반도체반도체소자의 트렌치 소자분리 방법
KR100560654B1 (ko)2004-01-082006-03-16삼성전자주식회사질화실리콘막을 형성을 위한 질소화합물 및 이를 이용한질화실리콘 막의 형성방법
US20050181535A1 (en)2004-02-172005-08-18Yun Sun J.Method of fabricating passivation layer for organic devices
US7088003B2 (en)2004-02-192006-08-08International Business Machines CorporationStructures and methods for integration of ultralow-k dielectrics with improved reliability
JP4279176B2 (ja)2004-03-022009-06-17株式会社アルバックシリコン窒化膜の形成方法
KR100538096B1 (ko)2004-03-162005-12-21삼성전자주식회사원자층 증착 방법을 이용하는 커패시터 형성 방법
JP2005310927A (ja)2004-04-202005-11-04Toshiba Corp紫外線照射による高品質シリコン窒化膜の成膜方法
US7259050B2 (en)2004-04-292007-08-21Taiwan Semiconductor Manufacturing Company, Ltd.Semiconductor device and method of making the same
US7001844B2 (en)2004-04-302006-02-21International Business Machines CorporationMaterial for contact etch layer to enhance device performance
US7651729B2 (en)2004-05-142010-01-26Samsung Electronics Co., Ltd.Method of fabricating metal silicate layer using atomic layer deposition technique
US8119210B2 (en)2004-05-212012-02-21Applied Materials, Inc.Formation of a silicon oxynitride layer on a high-k dielectric material
KR100591157B1 (ko)2004-06-072006-06-19동부일렉트로닉스 주식회사반도체 소자의 제조방법
US7449345B2 (en)2004-06-152008-11-11Headway Technologies, Inc.Capping structure for enhancing dR/R of the MTJ device
JP4396547B2 (ja)2004-06-282010-01-13東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
US20050287747A1 (en)2004-06-292005-12-29International Business Machines CorporationDoped nitride film, doped oxide film and other doped films
US7488690B2 (en)2004-07-062009-02-10Applied Materials, Inc.Silicon nitride film with stress control
JP4595702B2 (ja)2004-07-152010-12-08東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
US7241686B2 (en)2004-07-202007-07-10Applied Materials, Inc.Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
JP4179311B2 (ja)2004-07-282008-11-12東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
JP4470023B2 (ja)2004-08-202010-06-02レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロードシリコン窒化物膜の製造方法
US7629270B2 (en)2004-08-272009-12-08Asm America, Inc.Remote plasma activated nitridation
CN101053063B (zh)2004-09-012012-10-03艾克塞利斯技术公司用于增加光阻移除率之装置及等离子体灰化方法
US20060084283A1 (en)2004-10-202006-04-20Paranjpe Ajit PLow temperature sin deposition methods
US7790633B1 (en)2004-10-262010-09-07Novellus Systems, Inc.Sequential deposition/anneal film densification method
US7148155B1 (en)2004-10-262006-12-12Novellus Systems, Inc.Sequential deposition/anneal film densification method
JP2006135029A (ja)2004-11-042006-05-25Sharp Corpドライエッチング装置
US20060105106A1 (en)2004-11-162006-05-18Applied Materials, Inc.Tensile and compressive stressed materials for semiconductors
KR100648252B1 (ko)2004-11-222006-11-24삼성전자주식회사텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
JP4701691B2 (ja)2004-11-292011-06-15東京エレクトロン株式会社エッチング方法
US8193096B2 (en)2004-12-132012-06-05Novellus Systems, Inc.High dose implantation strip (HDIS) in H2 base chemistry
US7482247B1 (en)2004-12-302009-01-27Novellus Systems, Inc.Conformal nanolaminate dielectric deposition and etch bag gap fill process
US7205187B2 (en)2005-01-182007-04-17Tokyo Electron LimitedMicro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
US20060162661A1 (en)2005-01-222006-07-27Applied Materials, Inc.Mixing energized and non-energized gases for silicon nitride deposition
US7838072B2 (en)2005-01-262010-11-23Tokyo Electron LimitedMethod and apparatus for monolayer deposition (MLD)
US20060183055A1 (en)2005-02-152006-08-17O'neill Mark LMethod for defining a feature on a substrate
KR100622609B1 (ko)2005-02-162006-09-19주식회사 하이닉스반도체박막 형성 방법
US7629267B2 (en)2005-03-072009-12-08Asm International N.V.High stress nitride film and method for formation thereof
CN100554506C (zh)2005-03-092009-10-28东京毅力科创株式会社半导体处理用的成膜方法及装置
JP4258518B2 (ja)2005-03-092009-04-30東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
US7109129B1 (en)2005-03-092006-09-19Novellus Systems, Inc.Optimal operation of conformal silica deposition reactors
KR100640638B1 (ko)2005-03-102006-10-31삼성전자주식회사원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
JP4506677B2 (ja)2005-03-112010-07-21東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
US7608549B2 (en)2005-03-152009-10-27Asm America, Inc.Method of forming non-conformal layers
JP2006261434A (ja)2005-03-172006-09-28L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claudeシリコン酸化膜の形成方法
US7435454B2 (en)2005-03-212008-10-14Tokyo Electron LimitedPlasma enhanced atomic layer deposition system and method
US7314835B2 (en)2005-03-212008-01-01Tokyo Electron LimitedPlasma enhanced atomic layer deposition system and method
US7341959B2 (en)2005-03-212008-03-11Tokyo Electron LimitedPlasma enhanced atomic layer deposition system and method
JP4228150B2 (ja)2005-03-232009-02-25東京エレクトロン株式会社成膜装置、成膜方法及び記憶媒体
US7422636B2 (en)2005-03-252008-09-09Tokyo Electron LimitedPlasma enhanced atomic layer deposition system having reduced contamination
JP4607637B2 (ja)2005-03-282011-01-05東京エレクトロン株式会社シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US7687409B2 (en)2005-03-292010-03-30Micron Technology, Inc.Atomic layer deposited titanium silicon oxide films
US7365027B2 (en)2005-03-292008-04-29Micron Technology, Inc.ALD of amorphous lanthanide doped TiOx films
JP4642528B2 (ja)2005-03-312011-03-02東京エレクトロン株式会社プラズマ処理装置およびプラズマ処理方法
US7361538B2 (en)2005-04-142008-04-22Infineon Technologies AgTransistors and methods of manufacture thereof
US7875556B2 (en)2005-05-162011-01-25Air Products And Chemicals, Inc.Precursors for CVD silicon carbo-nitride and silicon nitride films
US7176084B2 (en)2005-06-092007-02-13Taiwan Semiconductor Manufacturing Co., Ltd.Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory
US7473655B2 (en)2005-06-172009-01-06Applied Materials, Inc.Method for silicon based dielectric chemical vapor deposition
US7651955B2 (en)2005-06-212010-01-26Applied Materials, Inc.Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en)2005-06-212006-12-21Applied Materials. Inc.Method for forming silicon-containing materials during a photoexcitation deposition process
JP4752349B2 (ja)2005-06-232011-08-17大日本印刷株式会社パターン形成体およびその製造方法
US7329586B2 (en)2005-06-242008-02-12Applied Materials, Inc.Gapfill using deposition-etch sequence
JP2007019145A (ja)2005-07-062007-01-25Tokyo Electron Ltdシリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP2007043147A (ja)2005-07-292007-02-15Samsung Electronics Co Ltd原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
US7132353B1 (en)2005-08-022006-11-07Applied Materials, Inc.Boron diffusion barrier by nitrogen incorporation in spacer dielectrics
JP4305427B2 (ja)2005-08-022009-07-29東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
KR100652427B1 (ko)2005-08-222006-12-01삼성전자주식회사Ald에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법
KR100734748B1 (ko)2005-09-082007-07-03주식회사 아이피에스인시튜 질화물(in-situ nitride) 박막증착방법
US20070065576A1 (en)2005-09-092007-03-22Vikram SinghTechnique for atomic layer deposition
US20070087581A1 (en)2005-09-092007-04-19Varian Semiconductor Equipment Associates, Inc.Technique for atomic layer deposition
US7785658B2 (en)2005-10-072010-08-31Asm Japan K.K.Method for forming metal wiring structure
US7524743B2 (en)2005-10-132009-04-28Varian Semiconductor Equipment Associates, Inc.Conformal doping apparatus and method
CN101288162B (zh)2005-10-142010-06-09日本电气株式会社半导体装置的制造方法及其制造装置
TWI332532B (en)2005-11-042010-11-01Applied Materials IncApparatus and process for plasma-enhanced atomic layer deposition
US7897217B2 (en)2005-11-182011-03-01Tokyo Electron LimitedMethod and system for performing plasma enhanced atomic layer deposition
KR100891779B1 (ko)2005-11-282009-04-07허니웰 인터내셔날 인코포레이티드증착 공정용의 유기금속 전구체 및 관련된 중간체, 이들의제조 방법, 및 이들의 사용 방법
US7592251B2 (en)2005-12-082009-09-22Micron Technology, Inc.Hafnium tantalum titanium oxide films
US7615438B2 (en)2005-12-082009-11-10Micron Technology, Inc.Lanthanide yttrium aluminum oxide dielectric films
US7829159B2 (en)2005-12-162010-11-09Asm Japan K.K.Method of forming organosilicon oxide film and multilayer resist structure
KR20070066945A (ko)2005-12-212007-06-27에이에스엠 저펜 가부시기가이샤원자층 성장 및 화학증기 증착에 의한 박막형성 방법
JP2007180362A (ja)2005-12-282007-07-12Toshiba Corp半導体装置
JP4434149B2 (ja)2006-01-162010-03-17東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
US20070215036A1 (en)2006-03-152007-09-20Hyung-Sang ParkMethod and apparatus of time and space co-divided atomic layer deposition
US20070218701A1 (en)2006-03-152007-09-20Asm Japan K.K.Semiconductor-processing apparatus with rotating susceptor
US7959985B2 (en)2006-03-202011-06-14Tokyo Electron LimitedMethod of integrating PEALD Ta-containing films into Cu metallization
US20070238301A1 (en)2006-03-282007-10-11Cabral Stephen HBatch processing system and method for performing chemical oxide removal
CN101416293B (zh)2006-03-312011-04-20应用材料股份有限公司用于介电膜层的阶梯覆盖与图案加载
US7601651B2 (en)2006-03-312009-10-13Applied Materials, Inc.Method to improve the step coverage and pattern loading for dielectric films
US7645484B2 (en)2006-03-312010-01-12Tokyo Electron LimitedMethod of forming a metal carbide or metal carbonitride film having improved adhesion
JP4929811B2 (ja)2006-04-052012-05-09東京エレクトロン株式会社プラズマ処理装置
JP2007287889A (ja)2006-04-142007-11-01Kochi Univ Of Technology絶縁膜の成膜方法、半導体装置の製法
JP2007287890A (ja)2006-04-142007-11-01Kochi Univ Of Technology絶縁膜の成膜方法、半導体装置の製法、プラズマcvd装置
US7524750B2 (en)2006-04-172009-04-28Applied Materials, Inc.Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
US7727413B2 (en)2006-04-242010-06-01Applied Materials, Inc.Dual plasma source process using a variable frequency capacitively coupled source to control plasma ion density
FR2900276B1 (fr)2006-04-252008-09-12St Microelectronics SaDepot peald d'un materiau a base de silicium
US7431859B2 (en)2006-04-282008-10-07Applied Materials, Inc.Plasma etch process using polymerizing etch gases with different etch and polymer-deposition rates in different radial gas injection zones with time modulation
KR100756809B1 (ko)2006-04-282007-09-07주식회사 하이닉스반도체반도체 소자 및 그 제조 방법
US7798096B2 (en)2006-05-052010-09-21Applied Materials, Inc.Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US8530361B2 (en)2006-05-232013-09-10Air Products And Chemicals, Inc.Process for producing silicon and oxide films from organoaminosilane precursors
US7498273B2 (en)2006-05-302009-03-03Applied Materials, Inc.Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
US20070281106A1 (en)2006-05-302007-12-06Applied Materials, Inc.Process chamber for dielectric gapfill
US20090324971A1 (en)2006-06-162009-12-31Fujifilm Manufacturing Europe B.V.Method and apparatus for atomic layer deposition using an atmospheric pressure glow discharge plasma
US7625820B1 (en)2006-06-212009-12-01Novellus Systems, Inc.Method of selective coverage of high aspect ratio structures with a conformal film
US8232176B2 (en)2006-06-222012-07-31Applied Materials, Inc.Dielectric deposition and etch back processes for bottom up gapfill
US20080014759A1 (en)2006-07-122008-01-17Applied Materials, Inc.Method for fabricating a gate dielectric layer utilized in a gate structure
US7435684B1 (en)2006-07-262008-10-14Novellus Systems, Inc.Resolving of fluorine loading effect in the vacuum chamber
KR100791334B1 (ko)2006-07-262008-01-07삼성전자주식회사원자층 증착법을 이용한 금속 산화막 형성 방법
US7601648B2 (en)2006-07-312009-10-13Applied Materials, Inc.Method for fabricating an integrated gate dielectric layer for field effect transistors
US7592231B2 (en)2006-08-012009-09-22United Microelectronics Corp.MOS transistor and fabrication thereof
US7749879B2 (en)2006-08-032010-07-06Micron Technology, Inc.ALD of silicon films on germanium
JP4929932B2 (ja)2006-09-012012-05-09東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
WO2008035678A1 (en)2006-09-192008-03-27Tokyo Electron LimitedPlasma cleaning process and plasma cvd method
TWI462179B (zh)2006-09-282014-11-21Tokyo Electron Ltd用以形成氧化矽膜之成膜方法與裝置
JP5258229B2 (ja)2006-09-282013-08-07東京エレクトロン株式会社成膜方法および成膜装置
US7939455B2 (en)2006-09-292011-05-10Tokyo Electron LimitedMethod for forming strained silicon nitride films and a device containing such films
WO2008042981A2 (en)2006-10-052008-04-10Asm America, Inc.Ald of metal silicate films
US20080087890A1 (en)2006-10-162008-04-17Micron Technology, Inc.Methods to form dielectric structures in semiconductor devices and resulting devices
US20080139003A1 (en)2006-10-262008-06-12Shahid PirzadaBarrier coating deposition for thin film devices using plasma enhanced chemical vapor deposition process
KR100816759B1 (ko)2006-11-092008-03-25삼성전자주식회사가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법
US20080142483A1 (en)2006-12-072008-06-19Applied Materials, Inc.Multi-step dep-etch-dep high density plasma chemical vapor deposition processes for dielectric gapfills
US7884025B2 (en)2007-01-302011-02-08Applied Materials, Inc.Plasma process uniformity across a wafer by apportioning ground return path impedances among plural VHF sources
CN101657564A (zh)2007-02-122010-02-24莲花应用技术有限责任公司用原子层沉积制备复合材料
US20080213479A1 (en)2007-02-162008-09-04Tokyo Electron LimitedSiCN film formation method and apparatus
US20080207007A1 (en)2007-02-272008-08-28Air Products And Chemicals, Inc.Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films
KR100805018B1 (ko)2007-03-232008-02-20주식회사 하이닉스반도체반도체 소자의 제조 방법
US7651961B2 (en)2007-03-302010-01-26Tokyo Electron LimitedMethod for forming strained silicon nitride films and a device containing such films
US7776733B2 (en)2007-05-022010-08-17Tokyo Electron LimitedMethod for depositing titanium nitride films for semiconductor manufacturing
KR101457656B1 (ko)2007-05-172014-11-04가부시키가이샤 한도오따이 에네루기 켄큐쇼반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
JP2008294260A (ja)2007-05-252008-12-04Sony Corp半導体装置とその製造方法並びに積層絶縁膜とその形成方法
JP5151260B2 (ja)2007-06-112013-02-27東京エレクトロン株式会社成膜方法及び成膜装置
US8262920B2 (en)2007-06-182012-09-11Lam Research CorporationMinimization of mask undercut on deep silicon etch
KR100956210B1 (ko)2007-06-192010-05-04에어 프로덕츠 앤드 케미칼스, 인코오포레이티드금속 실리콘 질화물 박막의 플라즈마 강화 사이클릭증착방법
US8017182B2 (en)2007-06-212011-09-13Asm International N.V.Method for depositing thin films by mixed pulsed CVD and ALD
US7638170B2 (en)2007-06-212009-12-29Asm International N.V.Low resistivity metal carbonitride thin film deposition by atomic layer deposition
EP2011898B1 (en)2007-07-032021-04-07Beneq OyMethod in depositing metal oxide materials
US7572052B2 (en)2007-07-102009-08-11Applied Materials, Inc.Method for monitoring and calibrating temperature in semiconductor processing chambers
US8197636B2 (en)2007-07-122012-06-12Applied Materials, Inc.Systems for plasma enhanced chemical vapor deposition and bevel edge etching
US20090041952A1 (en)2007-08-102009-02-12Asm Genitech Korea Ltd.Method of depositing silicon oxide films
JP5098882B2 (ja)2007-08-312012-12-12東京エレクトロン株式会社プラズマ処理装置
US7633125B2 (en)2007-08-312009-12-15Intel CorporationIntegration of silicon boron nitride in high voltage and small pitch semiconductors
US20090065896A1 (en)2007-09-072009-03-12Seoul National University Industry FoundationCAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
CN101889331A (zh)2007-09-182010-11-17乔治洛德方法研究和开发液化空气有限公司形成含硅膜的方法
US8119424B2 (en)2007-09-282012-02-21Everspin Technologies, Inc.Electronic device including a magneto-resistive memory device and a process for forming the electronic device
US7867923B2 (en)2007-10-222011-01-11Applied Materials, Inc.High quality silicon oxide films by remote plasma CVD from disilane precursors
US7651959B2 (en)2007-12-032010-01-26Asm Japan K.K.Method for forming silazane-based dielectric film
KR20090057665A (ko)2007-12-032009-06-08주식회사 아이피에스금속을 함유하는 박막 형성방법
US20090155606A1 (en)2007-12-132009-06-18Asm Genitech Korea Ltd.Methods of depositing a silicon nitride film
KR101221598B1 (ko)2007-12-182013-01-14삼성전자주식회사유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법.
US7964515B2 (en)2007-12-212011-06-21Tokyo Electron LimitedMethod of forming high-dielectric constant films for semiconductor devices
KR20090067576A (ko)2007-12-212009-06-25삼성전자주식회사트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
JP4935684B2 (ja)2008-01-122012-05-23東京エレクトロン株式会社成膜方法及び成膜装置
JP4935687B2 (ja)2008-01-192012-05-23東京エレクトロン株式会社成膜方法及び成膜装置
JP5297048B2 (ja)2008-01-282013-09-25三菱重工業株式会社プラズマ処理方法及びプラズマ処理装置
TWI420722B (zh)2008-01-302013-12-21Osram Opto Semiconductors Gmbh具有封裝單元之裝置
JP4959733B2 (ja)2008-02-012012-06-27東京エレクトロン株式会社薄膜形成方法、薄膜形成装置及びプログラム
TWI445083B (zh)2008-02-082014-07-11Tokyo Electron LtdInsulation film formation method, the computer can read the memory media and processing system
US20090203197A1 (en)2008-02-082009-08-13Hiroji HanawaNovel method for conformal plasma immersed ion implantation assisted by atomic layer deposition
US8153348B2 (en)2008-02-202012-04-10Applied Materials, Inc.Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
JP5405031B2 (ja)2008-03-062014-02-05AzエレクトロニックマテリアルズIp株式会社シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
US8247030B2 (en)2008-03-072012-08-21Tokyo Electron LimitedVoid-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
JP2009260151A (ja)2008-04-182009-11-05Tokyo Electron Ltd金属ドープ層の形成方法、成膜装置及び記憶媒体
US8383525B2 (en)2008-04-252013-02-26Asm America, Inc.Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
KR101436564B1 (ko)2008-05-072014-09-02한국에이에스엠지니텍 주식회사비정질 실리콘 박막 형성 방법
US20090286402A1 (en)2008-05-132009-11-19Applied Materials, IncMethod for critical dimension shrink using conformal pecvd films
US8133797B2 (en)2008-05-162012-03-13Novellus Systems, Inc.Protective layer to enable damage free gap fill
US7622369B1 (en)2008-05-302009-11-24Asm Japan K.K.Device isolation technology on semiconductor substrate
US8298628B2 (en)2008-06-022012-10-30Air Products And Chemicals, Inc.Low temperature deposition of silicon-containing films
JP5190307B2 (ja)2008-06-292013-04-24東京エレクトロン株式会社成膜方法、成膜装置及び記憶媒体
US8373254B2 (en)2008-07-292013-02-12Taiwan Semiconductor Manufacturing Company, Ltd.Structure for reducing integrated circuit corner peeling
ES2335638B1 (es)2008-08-012011-02-09Cosentino, S.A.Articulo en forma de tabla o losa fabricado de aglomerado petreo recubierto con laminas delgadas transparentes de tio2 o zno mediante tecnicas de deposicion en via seca con alta resistencia frente a la degradacion solar.
US8129555B2 (en)2008-08-122012-03-06Air Products And Chemicals, Inc.Precursors for depositing silicon-containing films and methods for making and using same
US8357617B2 (en)2008-08-222013-01-22Taiwan Semiconductor Manufacturing Company, Ltd.Method of patterning a metal gate of semiconductor device
US20100051578A1 (en)2008-09-042010-03-04Shuo-Che ChangMethod for fabricating an integrated circuit
JP2010103484A (ja)2008-09-292010-05-06Adeka Corp半導体デバイス、その製造装置及び製造方法
US8303780B2 (en)2008-09-302012-11-06Tdk CorporationMethod of forming mask for dry etching and manufacturing method of magnetic head using the same method
JP5233562B2 (ja)2008-10-042013-07-10東京エレクトロン株式会社成膜方法及び成膜装置
US8591661B2 (en)2009-12-112013-11-26Novellus Systems, Inc.Low damage photoresist strip method for low-K dielectrics
US7910491B2 (en)2008-10-162011-03-22Applied Materials, Inc.Gapfill improvement with low etch rate dielectric liners
US7745346B2 (en)2008-10-172010-06-29Novellus Systems, Inc.Method for improving process control and film conformality of PECVD film
US8252653B2 (en)2008-10-212012-08-28Applied Materials, Inc.Method of forming a non-volatile memory having a silicon nitride charge trap layer
US20100102417A1 (en)2008-10-272010-04-29Applied Materials, Inc.Vapor deposition method for ternary compounds
US8580993B2 (en)2008-11-122013-11-12Air Products And Chemicals, Inc.Amino vinylsilane precursors for stressed SiN films
US10378106B2 (en)2008-11-142019-08-13Asm Ip Holding B.V.Method of forming insulation film by modified PEALD
US8647722B2 (en)2008-11-142014-02-11Asm Japan K.K.Method of forming insulation film using plasma treatment cycles
US7994002B2 (en)2008-11-242011-08-09Applied Materials, Inc.Method and apparatus for trench and via profile modification
CN101736326B (zh)2008-11-262011-08-10中微半导体设备(上海)有限公司电容耦合型等离子体处理反应器
US20100136313A1 (en)2008-12-012010-06-03Asm Japan K.K.Process for forming high resistivity thin metallic film
GB0823565D0 (en)2008-12-242009-01-28Oxford Instr Plasma TechnologySignal generating system
JP5293168B2 (ja)2008-12-252013-09-18富士通株式会社レジスト組成物及びそれを用いた半導体装置の製造方法
JP2010183069A (ja)2009-01-072010-08-19Hitachi Kokusai Electric Inc半導体装置の製造方法及び基板処理装置
US8142862B2 (en)2009-01-212012-03-27Asm Japan K.K.Method of forming conformal dielectric film having Si-N bonds by PECVD
US7919416B2 (en)2009-01-212011-04-05Asm Japan K.K.Method of forming conformal dielectric film having Si-N bonds by PECVD
US7972980B2 (en)2009-01-212011-07-05Asm Japan K.K.Method of forming conformal dielectric film having Si-N bonds by PECVD
JP2010177652A (ja)2009-02-022010-08-12Toshiba Corp半導体装置の製造方法
JP5298938B2 (ja)2009-02-242013-09-25住友電気工業株式会社半導体素子の製造方法
JP4792097B2 (ja)2009-03-252011-10-12株式会社東芝不揮発性記憶装置及びその製造方法
US8197915B2 (en)2009-04-012012-06-12Asm Japan K.K.Method of depositing silicon oxide film by plasma enhanced atomic layer deposition at low temperature
JP2010251654A (ja)2009-04-202010-11-04Elpida Memory Inc成膜方法および半導体装置の製造方法
KR101114283B1 (ko)2009-04-242012-03-05(주)제이하라플라즈마 발생장치
JP5408483B2 (ja)2009-07-032014-02-05ルネサスエレクトロニクス株式会社半導体装置の製造方法
JP2011023718A (ja)2009-07-152011-02-03Asm Japan KkPEALDによってSi−N結合を有するストレス調節された誘電体膜を形成する方法
JP2011023576A (ja)2009-07-162011-02-03Hitachi Kokusai Electric Inc半導体装置の製造方法及び基板処理装置
JP2011023655A (ja)2009-07-172011-02-03Shimadzu Corp窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置
US9548228B2 (en)2009-08-042017-01-17Lam Research CorporationVoid free tungsten fill in different sized features
US8169024B2 (en)2009-08-182012-05-01International Business Machines CorporationMethod of forming extremely thin semiconductor on insulator (ETSOI) device without ion implantation
US7989365B2 (en)2009-08-182011-08-02Applied Materials, Inc.Remote plasma source seasoning
JP5569153B2 (ja)2009-09-022014-08-13ソニー株式会社固体撮像装置およびその製造方法
KR101680899B1 (ko)2009-09-022016-11-29소니 주식회사고체 촬상 장치 및 그 제조 방법
KR101732187B1 (ko)2009-09-032017-05-02에이에스엠 저펜 가부시기가이샤플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
US8072800B2 (en)2009-09-152011-12-06Grandis Inc.Magnetic element having perpendicular anisotropy with enhanced efficiency
US8278224B1 (en)2009-09-242012-10-02Novellus Systems, Inc.Flowable oxide deposition using rapid delivery of process gases
JP2011067744A (ja)2009-09-252011-04-07Dowa Holdings Co Ltd水素製造用触媒、水素製造方法、水素製造装置および燃料電池システム
KR101133250B1 (ko)2009-09-292012-04-05부산대학교 산학협력단상압 플라즈마 표면처리된 폴리머 기판을 이용한 투명전극의 제조방법
US8076241B2 (en)2009-09-302011-12-13Tokyo Electron LimitedMethods for multi-step copper plating on a continuous ruthenium film in recessed features
US8173554B2 (en)2009-10-142012-05-08Asm Japan K.K.Method of depositing dielectric film having Si-N bonds by modified peald method
WO2011058947A1 (ja)2009-11-112011-05-19日本電気株式会社抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US8691675B2 (en)2009-11-252014-04-08International Business Machines CorporationVapor phase deposition processes for doping silicon
WO2011072143A2 (en)2009-12-092011-06-16Novellus Systems, Inc.Novel gap fill integration
US20110143548A1 (en)2009-12-112011-06-16David CheungUltra low silicon loss high dose implant strip
KR20120103719A (ko)2009-12-222012-09-19어플라이드 머티어리얼스, 인코포레이티드연속 플라즈마에 의한 pecvd 다단계 공정
US8662053B2 (en)2009-12-222014-03-04Cummins Inc.Pre-combustion device for an internal combustion engine
US8501629B2 (en)2009-12-232013-08-06Applied Materials, Inc.Smooth SiConi etch for silicon-containing films
US20110159202A1 (en)2009-12-292011-06-30Asm Japan K.K.Method for Sealing Pores at Surface of Dielectric Layer by UV Light-Assisted CVD
JP2011166106A (ja)2010-01-132011-08-25Renesas Electronics Corp半導体装置の製造方法及び半導体装置
US8703625B2 (en)2010-02-042014-04-22Air Products And Chemicals, Inc.Methods to prepare silicon-containing films
JP5514129B2 (ja)2010-02-152014-06-04東京エレクトロン株式会社成膜方法、成膜装置、および成膜装置の使用方法
JP5742185B2 (ja)2010-03-192015-07-01東京エレクトロン株式会社成膜装置、成膜方法、回転数の最適化方法及び記憶媒体
US20130078376A1 (en)2010-04-012013-03-28L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges ClaudeMetal nitride containing film deposition using combination of amino-metal and halogenated metal precursors
US9373500B2 (en)2014-02-212016-06-21Lam Research CorporationPlasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US8956983B2 (en)2010-04-152015-02-17Novellus Systems, Inc.Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9257274B2 (en)2010-04-152016-02-09Lam Research CorporationGapfill of variable aspect ratio features with a composite PEALD and PECVD method
US8637411B2 (en)2010-04-152014-01-28Novellus Systems, Inc.Plasma activated conformal dielectric film deposition
US20110256734A1 (en)2010-04-152011-10-20Hausmann Dennis MSilicon nitride films and methods
US9390909B2 (en)2013-11-072016-07-12Novellus Systems, Inc.Soft landing nanolaminates for advanced patterning
US8993460B2 (en)2013-01-102015-03-31Novellus Systems, Inc.Apparatuses and methods for depositing SiC/SiCN films via cross-metathesis reactions with organometallic co-reactants
US9611544B2 (en)2010-04-152017-04-04Novellus Systems, Inc.Plasma activated conformal dielectric film deposition
US9892917B2 (en)2010-04-152018-02-13Lam Research CorporationPlasma assisted atomic layer deposition of multi-layer films for patterning applications
US9076646B2 (en)2010-04-152015-07-07Lam Research CorporationPlasma enhanced atomic layer deposition with pulsed plasma exposure
US9997357B2 (en)2010-04-152018-06-12Lam Research CorporationCapped ALD films for doping fin-shaped channel regions of 3-D IC transistors
EP3664165B1 (en)2010-05-212022-06-29ASM International N.V.Method of manufacturing a solar cell
US8343881B2 (en)2010-06-042013-01-01Applied Materials, Inc.Silicon dioxide layer deposited with BDEAS
KR101710658B1 (ko)2010-06-182017-02-27삼성전자 주식회사관통 전극을 갖는 3차원 적층 구조의 반도체 장치 및 그 반도체 장치의 시그널링 방법
KR20160068986A (ko)2010-07-222016-06-15비코 에이엘디 인코포레이티드원자층 증착에서 불활성 기체 플라즈마를 이용한 기판 표면의 처리
JP5490753B2 (ja)2010-07-292014-05-14東京エレクトロン株式会社トレンチの埋め込み方法および成膜システム
US8669185B2 (en)2010-07-302014-03-11Asm Japan K.K.Method of tailoring conformality of Si-containing film
KR101147728B1 (ko)2010-08-022012-05-25주식회사 유진테크사이클릭 박막 증착 방법
US8394466B2 (en)2010-09-032013-03-12Asm Japan K.K.Method of forming conformal film having si-N bonds on high-aspect ratio pattern
US20120064682A1 (en)2010-09-142012-03-15Jang Kyung-TaeMethods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US8101531B1 (en)2010-09-232012-01-24Novellus Systems, Inc.Plasma-activated deposition of conformal films
US8524612B2 (en)2010-09-232013-09-03Novellus Systems, Inc.Plasma-activated deposition of conformal films
US20120213940A1 (en)2010-10-042012-08-23Applied Materials, Inc.Atomic layer deposition of silicon nitride using dual-source precursor and interleaved plasma
TW201224190A (en)2010-10-062012-06-16Applied Materials IncAtomic layer deposition of photoresist materials and hard mask precursors
KR101815527B1 (ko)2010-10-072018-01-05삼성전자주식회사반도체 소자 및 그 제조 방법
WO2012057889A1 (en)2010-10-292012-05-03Applied Materials, Inc.Atomic layer deposition film with tunable refractive index and absorption coefficient and methods of making
US8440571B2 (en)2010-11-032013-05-14Applied Materials, Inc.Methods for deposition of silicon carbide and silicon carbonitride films
KR102496406B1 (ko)2010-11-102023-02-06나노시스, 인크.양자 도트 필름들, 조명 디바이스들, 및 조명 방법들
US20120164834A1 (en)2010-12-222012-06-28Kevin JenningsVariable-Density Plasma Processing of Semiconductor Substrates
US8901016B2 (en)2010-12-282014-12-02Asm Japan K.K.Method of forming metal oxide hardmask
JP2012160671A (ja)2011-02-022012-08-23Toshiba Corp磁気ランダムアクセスメモリ及びその製造方法
JP5661523B2 (ja)2011-03-182015-01-28東京エレクトロン株式会社成膜方法及び成膜装置
US8647993B2 (en)2011-04-112014-02-11Novellus Systems, Inc.Methods for UV-assisted conformal film deposition
US20140120270A1 (en)2011-04-252014-05-01James M. TourDirect growth of graphene films on non-catalyst surfaces
US8771807B2 (en)2011-05-242014-07-08Air Products And Chemicals, Inc.Organoaminosilane precursors and methods for making and using same
US9006802B2 (en)2011-08-182015-04-14Taiwan Semiconductor Manufacturing Company, Ltd.Semiconductor device manufacturing methods and methods of forming insulating material layers
JP5551129B2 (ja)2011-09-072014-07-16株式会社東芝記憶装置
JP2013058521A (ja)2011-09-072013-03-28Toshiba Corp記憶装置及びその製造方法
TW201319299A (zh)2011-09-132013-05-16Applied Materials Inc用於低溫電漿輔助沉積的活化矽前驅物
WO2013039881A2 (en)2011-09-132013-03-21Applied Materials, Inc.Carbosilane precursors for low temperature film deposition
KR101975071B1 (ko)2011-09-232019-05-03노벨러스 시스템즈, 인코포레이티드플라즈마 활성화된 컨포멀 유전체 막 증착
US8569184B2 (en)2011-09-302013-10-29Asm Japan K.K.Method for forming single-phase multi-element film by PEALD
US8809169B2 (en)2011-09-302014-08-19Tokyo Electron LimitedMulti-layer pattern for alternate ALD processes
JP6043546B2 (ja)2011-10-212016-12-14株式会社日立国際電気半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2013065806A1 (ja)2011-11-022013-05-10宇部興産株式会社トリス(ジアルキルアミド)アルミニウム化合物及び当該アルミニウム化合物を用いるアルミニウム含有薄膜の製造方法
US9318431B2 (en)2011-11-042016-04-19Taiwan Semiconductor Manufacturing Company, Ltd.Integrated circuit having a MOM capacitor and method of making same
US9059263B2 (en)2011-11-092015-06-16QUALCOMM IncorpatedLow-K dielectric protection spacer for patterning through substrate vias through a low-K wiring layer
KR20130056608A (ko)2011-11-222013-05-30에스케이하이닉스 주식회사상변화 메모리 장치 및 그의 제조방법
KR20200043526A (ko)2011-12-202020-04-27인텔 코포레이션등각 저온 밀봉 유전체 확산 장벽들
US8592328B2 (en)2012-01-202013-11-26Novellus Systems, Inc.Method for depositing a chlorine-free conformal sin film
US9200167B2 (en)2012-01-272015-12-01Air Products And Chemicals, Inc.Alkoxyaminosilane compounds and applications thereof
US8728955B2 (en)2012-02-142014-05-20Novellus Systems, Inc.Method of plasma activated deposition of a conformal film on a substrate surface
JP5843318B2 (ja)2012-02-142016-01-13株式会社AdekaAld法用窒化アルミニウム系薄膜形成用原料及び該薄膜の製造方法
US8846484B2 (en)2012-02-152014-09-30Intermolecular, Inc.ReRAM stacks preparation by using single ALD or PVD chamber
WO2013137115A1 (ja)2012-03-152013-09-19東京エレクトロン株式会社成膜方法及び成膜装置
JP5547763B2 (ja)2012-03-162014-07-16三井造船株式会社プラズマ生成方法、この方法を用いた薄膜形成方法及びプラズマ生成装置
JP6125247B2 (ja)2012-03-212017-05-10株式会社日立国際電気半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US8952765B2 (en)2012-03-232015-02-10Mks Instruments, Inc.System and methods of bimodal automatic power and frequency tuning of RF generators
TWI602283B (zh)2012-03-272017-10-11諾發系統有限公司鎢特徵部塡充
SG195494A1 (en)2012-05-182013-12-30Novellus Systems IncCarbon deposition-etch-ash gap fill process
US8956704B2 (en)2012-05-212015-02-17Novellus Systems, Inc.Methods for modulating step coverage during conformal film deposition
US8716149B2 (en)2012-05-292014-05-06GlobalFoundries, Inc.Methods for fabricating integrated circuits having improved spacers
US20130320429A1 (en)2012-05-312013-12-05Asm Ip Holding B.V.Processes and structures for dopant profile control in epitaxial trench fill
US8962078B2 (en)2012-06-222015-02-24Tokyo Electron LimitedMethod for depositing dielectric films
US20140030444A1 (en)2012-07-302014-01-30Novellus Systems, Inc.High pressure, high power plasma activated conformal film deposition
US8795774B2 (en)2012-09-232014-08-05Rohm And Haas Electronic Materials LlcHardmask
KR102207992B1 (ko)2012-10-232021-01-26램 리써치 코포레이션서브-포화된 원자층 증착 및 등각막 증착
SG2013083241A (en)2012-11-082014-06-27Novellus Systems IncConformal film deposition for gapfill
JP6538300B2 (ja)2012-11-082019-07-03ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated感受性基材上にフィルムを蒸着するための方法
US10279959B2 (en)2012-12-112019-05-07Versum Materials Us, LlcAlkoxysilylamine compounds and applications thereof
US9824881B2 (en)2013-03-142017-11-21Asm Ip Holding B.V.Si precursors for deposition of SiN at low temperatures
US8846550B1 (en)2013-03-142014-09-30Asm Ip Holding B.V.Silane or borane treatment of metal thin films
US20140271097A1 (en)2013-03-152014-09-18Applied Materials, Inc.Processing systems and methods for halide scavenging
US9012336B2 (en)2013-04-082015-04-21Applied Materials, Inc.Method for conformal treatment of dielectric films using inductively coupled plasma
JP6230809B2 (ja)2013-04-222017-11-15株式会社日立国際電気半導体装置の製造方法、基板処理装置およびプログラム
JP6494940B2 (ja)2013-07-252019-04-03ラム リサーチ コーポレーションLam Research Corporation異なるサイズのフィーチャへのボイドフリータングステン充填
CN104347421A (zh)2013-08-072015-02-11中芯国际集成电路制造(北京)有限公司鳍式场效应管的形成方法
KR102081195B1 (ko)2013-08-282020-02-25삼성전자주식회사반도체 장치 및 이의 제조 방법
US9564361B2 (en)2013-09-132017-02-07Qualcomm IncorporatedReverse self aligned double patterning process for back end of line fabrication of a semiconductor device
TWI649803B (zh)2013-09-302019-02-01蘭姆研究公司具有電漿輔助式原子層沉積及電漿輔助式化學氣相沉積合成法之深寬比可變的特徵物之間隙填充
US9368348B2 (en)2013-10-012016-06-14Taiwan Semiconductor Manufacturing Company, Ltd.Self-aligned patterning process
CA2927191C (en)2013-10-172022-02-15Nanosys, Inc.Light emitting diode (led) devices
CN104576506A (zh)2013-10-222015-04-29中微半导体设备(上海)有限公司一种刻蚀硅通孔的方法
US10106887B2 (en)2013-11-132018-10-23L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges ClaudeGroup 5 transition metal-containing compounds for vapor deposition of group 5 transition metal-containing films
US10179947B2 (en)2013-11-262019-01-15Asm Ip Holding B.V.Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
TWI480415B (zh)2013-11-272015-04-11Ind Tech Res Inst多模式薄膜沉積設備以及薄膜沉積方法
US20150159271A1 (en)2013-12-092015-06-11Veeco Ald Inc.Deposition of non-isostructural layers for flexible substrate
US9401273B2 (en)2013-12-112016-07-26Asm Ip Holding B.V.Atomic layer deposition of silicon carbon nitride based materials
WO2015094596A1 (en)2013-12-172015-06-25Applied Materials, Inc.Semiconductor system assemblies and methods of operation
US9214334B2 (en)2014-02-182015-12-15Lam Research CorporationHigh growth rate process for conformal aluminum nitride
JP6320248B2 (ja)2014-03-042018-05-09東京エレクトロン株式会社プラズマエッチング方法
CN103928396A (zh)2014-04-082014-07-16上海华力微电子有限公司扩大沟槽开口的方法
US9305837B2 (en)2014-04-102016-04-05Taiwan Semiconductor Manufacturing Company LimitedSemiconductor arrangement and formation thereof
US9543375B2 (en)2014-06-272017-01-10Taiwan Semiconductor Manufacturing Co., Ltd.MIM/RRAM structure with improved capacitance and reduced leakage current
US10094018B2 (en)2014-10-162018-10-09Lam Research CorporationDynamic precursor dosing for atomic layer deposition
TWI735912B (zh)2014-08-222021-08-11美商蘭姆研究公司在一狀態期間中的次脈動用之電漿系統、電漿工具、射頻產生器、控制器、及方法
JP6512962B2 (ja)2014-09-172019-05-15東京エレクトロン株式会社プラズマ処理装置
US10115567B2 (en)2014-09-172018-10-30Tokyo Electron LimitedPlasma processing apparatus
US9214333B1 (en)2014-09-242015-12-15Lam Research CorporationMethods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9184060B1 (en)2014-11-142015-11-10Lam Research CorporationPlated metal hard mask for vertical NAND hole etch
US9564312B2 (en)2014-11-242017-02-07Lam Research CorporationSelective inhibition in atomic layer deposition of silicon-containing films
US9589790B2 (en)2014-11-242017-03-07Lam Research CorporationMethod of depositing ammonia free and chlorine free conformal silicon nitride film
US9997373B2 (en)2014-12-042018-06-12Lam Research CorporationTechnique to deposit sidewall passivation for high aspect ratio cylinder etch
CN105719954B (zh)2014-12-042018-09-07中芯国际集成电路制造(上海)有限公司半导体结构的形成方法
US9620377B2 (en)2014-12-042017-04-11Lab Research CorporationTechnique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9496169B2 (en)2015-02-122016-11-15Taiwan Semiconductor Manufacturing Company, Ltd.Method of forming an interconnect structure having an air gap and structure thereof
US9502238B2 (en)2015-04-032016-11-22Lam Research CorporationDeposition of conformal films by atomic layer deposition and atomic layer etch
US9406693B1 (en)2015-04-202016-08-02Sandisk Technologies LlcSelective removal of charge-trapping layer for select gate transistors and dummy memory cells in 3D stacked memory
JP6456764B2 (ja)2015-04-282019-01-23株式会社Kokusai Electric半導体装置の製造方法、基板処理装置およびプログラム
US9502428B1 (en)2015-04-292016-11-22Sandisk Technologies LlcSidewall assisted process for wide and narrow line formation
US9299830B1 (en)2015-05-072016-03-29Texas Instruments IncorporatedMultiple shielding trench gate fet
US20160329206A1 (en)2015-05-082016-11-10Lam Research CorporationMethods of modulating residual stress in thin films
US10378107B2 (en)2015-05-222019-08-13Lam Research CorporationLow volume showerhead with faceplate holes for improved flow uniformity
US9653571B2 (en)2015-06-152017-05-16International Business Machines CorporationFreestanding spacer having sub-lithographic lateral dimension and method of forming same
US10526701B2 (en)*2015-07-092020-01-07Lam Research CorporationMulti-cycle ALD process for film uniformity and thickness profile modulation
CN106373880B (zh)2015-07-222021-05-25联华电子股份有限公司半导体元件及其形成方法
US9972504B2 (en)2015-08-072018-05-15Lam Research CorporationAtomic layer etching of tungsten for enhanced tungsten deposition fill
US10410857B2 (en)2015-08-242019-09-10Asm Ip Holding B.V.Formation of SiN thin films
US9523148B1 (en)2015-08-252016-12-20Asm Ip Holdings B.V.Process for deposition of titanium oxynitride for use in integrated circuit fabrication
US9768272B2 (en)2015-09-302017-09-19International Business Machines CorporationReplacement gate FinFET process using a sit process to define source/drain regions, gate spacers and a gate cavity
KR102250656B1 (ko)2015-10-082021-05-11삼성전자주식회사반도체 소자의 패턴 형성 방법
CN205164805U (zh)2015-11-262016-04-20醴陵市三塘瓷业有限公司日用陶瓷胚料混合粉碎一体机
US9627221B1 (en)2015-12-282017-04-18Asm Ip Holding B.V.Continuous process incorporating atomic layer etching
JP6777754B2 (ja)2016-02-262020-10-28バーサム マテリアルズ ユーエス,リミティド ライアビリティ カンパニーケイ素含有膜の堆積のための組成物及びそれを使用した方法
KR101802384B1 (ko)2016-03-032017-11-28임경철증착 장치 및 방법
US10157736B2 (en)2016-05-062018-12-18Lam Research CorporationMethods of encapsulation
US10347547B2 (en)2016-08-092019-07-09Lam Research CorporationSuppressing interfacial reactions by varying the wafer temperature throughout deposition
US10037884B2 (en)2016-08-312018-07-31Lam Research CorporationSelective atomic layer deposition for gapfill using sacrificial underlayer
US9865455B1 (en)*2016-09-072018-01-09Lam Research CorporationNitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10655221B2 (en)2017-02-092020-05-19Asm Ip Holding B.V.Method for depositing oxide film by thermal ALD and PEALD
US10269559B2 (en)2017-09-132019-04-23Lam Research CorporationDielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10633740B2 (en)2018-03-192020-04-28Applied Materials, Inc.Methods for depositing coatings on aerospace components
WO2020093013A1 (en)2018-11-012020-05-07Lam Research CorporationMethod for generating high quality plasma for enhanced atomic layer deposition
JP7164789B2 (ja)2018-12-212022-11-02レール・リキード-ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード550℃以上の温度でALDを使用してSi含有膜を堆積させるための前駆体及びプロセス
JP2022534793A (ja)2019-06-072022-08-03ラム リサーチ コーポレーション原子層堆積時における膜特性の原位置制御
US12071688B2 (en)2020-03-312024-08-27Entegris, Inc.Precursors and methods for preparing silicon-containing films

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US20160020092A1 (en)2010-09-232016-01-21Lam Research CorporationMethods for depositing silicon oxide
JP2016063232A (ja)*2014-09-172016-04-25エーエスエム アイピー ホールディング ビー.ブイ.SiNの堆積
JP2018011050A (ja)*2016-06-302018-01-18ラム リサーチ コーポレーションLam Research Corporationギャップ充填時の蒸着およびエッチングのための装置および方法
US20180005814A1 (en)2016-07-012018-01-04Lam Research CorporationSelective atomic layer deposition with post-dose treatment
US20180108518A1 (en)2016-10-142018-04-19Tokyo Electron LimitedFilm forming apparatus, cleaning method for film forming apparatus and recording medium

Also Published As

Publication numberPublication date
WO2020222853A1 (en)2020-11-05
KR20240160679A (ko)2024-11-11
US20220208543A1 (en)2022-06-30
JP7494209B2 (ja)2024-06-03
SG11202111962QA (en)2021-11-29
JP2022543953A (ja)2022-10-17
US12040181B2 (en)2024-07-16
TW202042289A (zh)2020-11-16
TWI862503B (zh)2024-11-21
KR20210150606A (ko)2021-12-10
TW202510047A (zh)2025-03-01
US20240332007A1 (en)2024-10-03
CN114127890A (zh)2022-03-01

Similar Documents

PublicationPublication DateTitle
KR102726216B1 (ko)변조된 원자 층 증착
KR102757602B1 (ko)실리콘-함유 막들의 원자층 증착에서의 선택적인 억제
KR102810577B1 (ko)Peald 프로세스 및 열적 ald 프로세스에 의해 형성된 나이트라이드 막
KR102510157B1 (ko)반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들
US10679848B2 (en)Selective atomic layer deposition with post-dose treatment
US10903071B2 (en)Selective deposition of silicon oxide
KR102711787B1 (ko)유전체 막의 기하학적으로 선택적인 증착
KR102649860B1 (ko)고 계수 ald sio2 스페이서를 위한 방법
KR102474327B1 (ko)반도체 패터닝 애플리케이션을 위한 고 건식 에칭 레이트 재료들
US12431349B2 (en)In-situ control of film properties during atomic layer deposition
CN114127890B (zh)调整的原子层沉积

Legal Events

DateCodeTitleDescription
PA0105International application

Patent event date:20211130

Patent event code:PA01051R01D

Comment text:International Patent Application

PG1501Laying open of application
PA0201Request for examination

Patent event code:PA02012R01D

Patent event date:20220701

Comment text:Request for Examination of Application

E902Notification of reason for refusal
PE0902Notice of grounds for rejection

Comment text:Notification of reason for refusal

Patent event date:20231126

Patent event code:PE09021S01D

E701Decision to grant or registration of patent right
PE0701Decision of registration

Patent event code:PE07011S01D

Comment text:Decision to Grant Registration

Patent event date:20240801

GRNTWritten decision to grant
PR0701Registration of establishment

Comment text:Registration of Establishment

Patent event date:20241031

Patent event code:PR07011E01D

PR1002Payment of registration fee

Payment date:20241031

End annual number:3

Start annual number:1

PG1601Publication of registration

[8]ページ先頭

©2009-2025 Movatter.jp