KR100858818B1

Movatterモバイル変換

Info

Publication number: KR100858818B1
Application number: KR1020070027246A
Authority: KR
Inventors: 고무순
Original assignee: 삼성에스디아이 주식회사
Priority date: 2007-03-20
Filing date: 2007-03-20
Publication date: 2008-09-17
Anticipated expiration: 2027-03-20

Abstract

A thin film transistor and a flat panel display having the same are provided to prevent oxidation and damage by forming top layers of source/drain electrodes and a wiring with ITO(Indium Tin Oxide). Source/drain electrodes(170) have a plurality of layered structures. Top layers of the source/drain electrodes are formed with ITO. A semiconductor layer(130) is connected to the source/drain electrodes. A gate electrode(150) includes the source electrode, the drain electrode, and a gate electrode isolated from the semiconductor layer. Upper layers positioned under the top layers of the source/drain electrodes are composed of titanium layers or molybdenum layers. Layers positioned under the upper layers are composed of aluminum layers.

Description

Translated fromKorean

박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치{Thin film transistor and flat panel display comprising the same}Thin film transistor and flat panel display device having the same {Thin film transistor and flat panel display comprising the same}

도 1은 종래의 유기 발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically illustrating a part of a conventional organic light emitting display device.

도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 단면도이다.2 is a cross-sectional view schematically illustrating a thin film transistor according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.3 is a cross-sectional view schematically illustrating a portion of an organic light emitting display device according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 디스플레이부 110: 기판100: display unit 110: substrate

120: 버퍼층 130: 반도체층120: buffer layer 130: semiconductor layer

140: 게이트 절연막 150: 게이트 전극140: gate insulating film 150: gate electrode

160: 층간 절연막 170: 소스/드레인 전극160: interlayer insulating film 170: source / drain electrodes

180: 보호막 210: 제1전극180: protective film 210: first electrode

220: 화소 정의막230: 중간층220: pixel defining layer 230: intermediate layer

250: 제2전극300: 배선250: second electrode 300: wiring

400: 봉지기판400: sealing board

본 발명은 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 박막 트랜지스터의 전극과 동시에 형성되는 배선의 저항을 감소시키면서도 제조 중 배선이 손상되는 것을 방지하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a flat panel display device having the same, and more particularly, to a thin film transistor and a flat plate having the same to reduce the resistance of the wiring formed at the same time as the electrode of the thin film transistor while preventing the wiring. It relates to a display device.

도 1은 종래의 유기 발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 도 1에 도시된 것과 같이 일반적으로 평판 디스플레이 장치는 기판(11) 상에 형성된 디스플레이부(10)와, 디스플레이부(10) 외측의 배선부(A)에 형성된 배선(30)을 구비한다. 유기 발광 디스플레이 장치 등과 같은 평판 디스플레이 장치의 경우 디스플레이부에 화소전극(21), 중간층(23) 및 대향전극(25)을 구비한 복수개의 유기 발광 소자들이 배치되는데, 능동 구동형 유기 발광 디스플레이 장치의 경우에는 각 유기 발광 소자에 구비된 박막 트랜지스터를 통해 각 유기 발광 소자의 발광여부 및 발광정도를 제어한다. 이 경우 제조 공정을 단순화하고 제조비용을 절약하기 위하여 통상적으로 디스플레이부에 배치되는 박막 트랜지스터의 소스 전극 및 드레인 전극 형성 시 디스플레이부 외측에 배치되는 배선의 형성을 동시에 하게 된다.1 is a cross-sectional view schematically illustrating a part of a conventional organic light emitting display device. As shown in FIG. 1, a flat panel display apparatus generally includes adisplay unit 10 formed on asubstrate 11 and awiring unit 30 formed in a wiring unit A outside thedisplay unit 10. In the case of a flat panel display device such as an organic light emitting display device, a plurality of organic light emitting devices including apixel electrode 21, anintermediate layer 23, and anopposite electrode 25 is disposed in a display unit. In this case, whether or not light emission of each organic light emitting diode is controlled through the thin film transistor provided in each organic light emitting diode. In this case, in order to simplify the manufacturing process and reduce the manufacturing cost, at the same time, the source and drain electrodes of the thin film transistor disposed in the display unit are simultaneously formed to form the wiring disposed outside the display unit.

통상적으로 종래의 박막 트랜지스터의 소스 전극 및 드레인 전극은 Ti층 및 Al층을 포함한 다층으로 형성되거나 Mo층 및 Al층을 포함한 다층으로 형성되었다.In general, the source electrode and the drain electrode of the conventional thin film transistor are formed in a multilayer including a Ti layer and an Al layer, or a multilayer including a Mo layer and an Al layer.

그러나 Ti층이 최상부에 위치할 경우 소스 전극 및 드레인 전극을 형성한 후의 후속 공정이 질소 분위기에서 이루어질 경우 Ti층이 질화되거나, 후속 공정 중 식각 등의 공정을 거칠 경우 Ti층이 산화된다는 문제점이 있었다. 소스 전극 및 드레인 전극의 최상부층인 Ti층의 질화 또는 산화는 이후 소스 전극 및 드레인 전극 중 어느 한 전극에 전기적으로 연결되는 발광 소자 등의 화소 전극(21)과의 소스 전극 및 드레인 전극 사이의 컨택저항이 커져 평판 디스플레이 장치의 품질을 저하시킨다는 문제가 있었다.However, when the Ti layer is located at the top, there is a problem that the Ti layer is nitrided when the subsequent process after forming the source electrode and the drain electrode is performed in a nitrogen atmosphere, or the Ti layer is oxidized when the Ti layer is subjected to an etching process during the subsequent process. . Nitriding or oxidization of the Ti layer, which is the top layer of the source electrode and the drain electrode, is then performed by contact between the source electrode and the drain electrode with thepixel electrode 21 such as a light emitting element electrically connected to either one of the source electrode and the drain electrode. There has been a problem that the resistance is increased to lower the quality of the flat panel display device.

또한 Mo층이 최상부에 위치할 경우 소스 전극 및 드레인 전극을 형성할 시 동시에 형성하는 배선(30)의 최상부층 역시 Mo층이 되는 바, 이는 배선(30)을 형성한 후 후속 공정에서 화소 전극(21) 등을 형성하면서 거치게 되는 식각 공정 중 쉽게 손상된다는 문제점이 있었다.In addition, when the Mo layer is located at the top, the top layer of thewiring 30 simultaneously formed when the source electrode and the drain electrode are formed also becomes the Mo layer, which is formed in the subsequent process after thewiring 30 is formed. 21) There was a problem that easily damaged during the etching process to go through forming the back.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 박막 트랜지스터의 전극과 동시에 형성되는 배선의 저항을 감소시키면서도 제조 중 배선이 손상되는 것을 방지하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve a number of problems, including the above problems, a thin film transistor and a flat panel display device having the same to prevent damage to the wiring during manufacturing while reducing the resistance of the wiring formed at the same time as the electrode of the thin film transistor. The purpose is to provide.

본 발명은 복수개의 층상 구조를 가지며 최상부층은 ITO로 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하는 반도체층과, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층으로부터 절연된 게이트 전극 을 구비하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.The present invention has a plurality of layered structure and the top layer is a source electrode and drain electrode formed of ITO, a semiconductor layer in contact with the source electrode and the drain electrode, respectively, insulated from the source electrode, the drain electrode and the semiconductor layer Provided is a thin film transistor comprising a gate electrode.

이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극의 차상부층은 티타늄으로 형성된 층인 것으로 할 수 있다.According to another aspect of the present invention, the difference between the source layer and the drain layer of the drain electrode may be a layer formed of titanium.

본 발명의 또 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극의 차상부층은 몰리브덴으로 형성된 층인 것으로 할 수 있다.According to still another feature of the present invention, the difference layer between the source electrode and the drain electrode may be a layer formed of molybdenum.

본 발명의 또 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극의 차상부층의 하부층은 알루미늄으로 형성된 층인 것으로 할 수 있다.According to still another feature of the present invention, the lower layer of the upper layer of the source electrode and the drain electrode may be a layer formed of aluminum.

본 발명은 또한 (i) 기판과, (ii) 상기 기판 상에 배치되며, 복수개의 층상 구조를 가지며 최상부층은 ITO로 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하는 반도체층과, 상기 소스 전극과 상기 드레인 전극과 상기 반도체층으로부터 절연된 게이트 전극을 구비하는 박막 트랜지스터와, (iii) 상기 기판 상에 배치되며, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 구조를 갖는 배선을 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.The present invention also relates to (i) a substrate, (ii) a source electrode and a drain electrode disposed on the substrate, the top layer having a plurality of layered structures formed of ITO, and a semiconductor contacting the source electrode and the drain electrode, respectively. A thin film transistor having a layer, the source electrode, the drain electrode, and a gate electrode insulated from the semiconductor layer, and (iii) disposed on the substrate and having the same structure as the source electrode and the drain electrode of the thin film transistor. Provided is a flat panel display device comprising wiring.

이러한 본 발명의 다른 특징에 의하면, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극 중 어느 한 전극에 전기적으로 연결된 유기 발광 소자를 더 구비하는 것으로 할 수 있다.According to another aspect of the present invention, an organic light emitting device may be further provided that is electrically connected to any one of a source electrode and a drain electrode of the thin film transistor.

본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 상기 배선의 차상부층은 티타늄으로 형성된 층인 것으로 할 수 있다.According to still another feature of the present invention, the source and drain electrodes of the thin film transistor and the difference upper layer of the wiring may be a layer formed of titanium.

본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터의 소스 전극 및 드 레인 전극과 상기 배선의 차상부층은 몰리브덴으로 형성된 층인 것으로 할 수 있다.According to still another feature of the present invention, the source electrode and drain electrode of the thin film transistor and the difference upper layer of the wiring may be a layer formed of molybdenum.

본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 상기 배선의 차상부층의 하부층은 알루미늄으로 형성된 층인 것으로 할 수 있다.According to still another feature of the present invention, the source layer and the drain electrode of the thin film transistor and the lower layer of the upper layer of the wiring may be formed of aluminum.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2를 참조하면, 기판(110) 상에 박막 트랜지스터가 형성되어 있다. 이 박막 트랜지스터는 소스 전극과 드레인 전극(170), 소스 전극과 드레인 전극(170)에 각각 접하는 반도체층(130), 소스 전극과 드레인 전극(170) 및 반도체층(130)으로부터 절연된 게이트 전극(150)을 구비한다. 물론 도 2에 도시된 것과 같이 실리콘 나이트라이드 또는 실리콘 옥사이드 등과 같은 절연성 물질로 형성된 게이트 절연막(140) 또는 층간 절연막(160)을 더 구비할 수도 있다.Referring to FIG. 2, a thin film transistor is formed on thesubstrate 110. The thin film transistor includes a source electrode and adrain electrode 170, asemiconductor layer 130 in contact with the source electrode and thedrain electrode 170, a gate electrode insulated from the source electrode and thedrain electrode 170, and thesemiconductor layer 130. 150). Of course, as shown in FIG. 2, thegate insulating layer 140 or theinterlayer insulating layer 160 formed of an insulating material such as silicon nitride or silicon oxide may be further provided.

상기와 같은 구조에 있어서, 본 실시예에 따른 박막 트랜지스터의 소스 전극 및 드레인 전극(170)은 복수개의 층상구조를 갖는데, 최상부층(173)은 ITO로 형성된 층이다.In the above structure, the source electrode and thedrain electrode 170 of the thin film transistor according to the present embodiment have a plurality of layered structures, and theuppermost layer 173 is a layer formed of ITO.

전술한 바와 같이 통상적으로 종래의 박막 트랜지스터의 소스 전극 및 드레인 전극은 Ti층 및 Al층을 포함한 다층으로 형성되거나 Mo층 및 Al층을 포함한 다 층으로 형성되었다. 그러나 Ti층이 최상부에 위치할 경우 소스 전극 및 드레인 전극을 형성한 후의 후속 공정이 질소 분위기에서 이루어질 경우 Ti층이 질화되거나, 후속 공정 중 식각 등의 공정을 거칠 경우 Ti층이 산화된다는 문제점이 있었다. 또한 Mo층이 최상부에 위치할 경우 소스 전극 및 드레인 전극을 형성할 시 동시에 형성하는 배선의 최상부층 역시 Mo층이 되는 바, 이는 배선을 형성한 후 후속 공정에서 화소전극 등을 형성하면서 거치게 되는 식각 공정 중 쉽게 손상된다는 문제점이 있었다.As described above, the source electrode and the drain electrode of the conventional thin film transistor are typically formed of a multilayer including a Ti layer and an Al layer, or a multilayer including a Mo layer and an Al layer. However, when the Ti layer is located at the top, there is a problem that the Ti layer is nitrided when the subsequent process after forming the source electrode and the drain electrode is performed in a nitrogen atmosphere, or the Ti layer is oxidized when the Ti layer is subjected to an etching process during the subsequent process. . In addition, when the Mo layer is located at the top, the top layer of the wiring formed simultaneously when forming the source electrode and the drain electrode is also the Mo layer, which is etched through forming the pixel electrode in a subsequent process after forming the wiring. There was a problem of being easily damaged during the process.

그러나 본 실시예에 따른 박막 트랜지스터의 경우에는 소스 전극 및 드레인 전극(170)의 최상부층(173)은 ITO로 형성되는 바, 이러한 ITO로 형성되는 최상부층(173)은 그 물질적인 특성 상 소스 전극 및 드레인 전극을 형성한 후의 후속 공정이 질소 분위기에서 이루어지더라도 질화되지 않으며, 또한 후속 공정 중 식각 등의 공정을 거칠 경우에도 산화되거나 손상되지 않는다. 따라서 복수개의 층상구조를 갖는 소스 전극 및 드레인 전극(170)의 최상부층(173)으로서 ITO층을 갖는 본 실시예에 따른 박막 트랜지스터를 이용하여 평판 디스플레이 장치를 제조하게 되면, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)과 발광 소자 사이의 컨택에 있어서 컨택저항을 낮게 유지할 수 있으며, 또한 우수한 품질의 평판 디스플레이 장치를 구현할 수 있다.However, in the thin film transistor according to the present exemplary embodiment, thetop layer 173 of the source electrode and thedrain electrode 170 is formed of ITO, and thetop layer 173 formed of the ITO has a source electrode due to its physical properties. And even if the subsequent process after forming the drain electrode is made in a nitrogen atmosphere, it is not nitrided, and also does not oxidize or damage even if it undergoes a process such as etching during the subsequent process. Therefore, when the flat panel display device is manufactured using the thin film transistor according to the present embodiment having the ITO layer as thetop layer 173 of the source electrode and thedrain electrode 170 having the plurality of layered structures, the source electrode of the thin film transistor and In the contact between thedrain electrode 170 and the light emitting device, the contact resistance may be kept low, and a flat display device having excellent quality may be implemented.

한편 박막 트랜지스터의 소스 전극 및 드레인 전극(170), 그리고 이 소스 전극 및 드레인 전극(170)과 동시에 형성되는 배선 등의 저항을 낮추기 위하여, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)의 다층에는 Al층(171)이 포함되도록 할 수 있다. 그러나 이러한 Al층(171)은 저항이 낮고 전기 전도도가 높다는 장점이 있으나 후속 공정에 있어서 쉽게 손상된다는 문제점이 있다. 그러므로 도 2에 도시된 것과 같이 Al층(171)을 덮는 Ti층 또는 Mo층(172)이 구비되도록 하는 것이 바람직하다. 물론 이러한 Al층 또는 Mo층(172)은 ITO층(173)에 의해 덮여 있으므로 후속 공정에 있어서 손상되지 않으며 문제를 야기하지 않게 된다. 결과적으로 본 실시예에 따른 박막 트랜지스터의 소스 전극과 드레인 전극(170)의 차상부층은 티타늄 또는 몰리브덴으로 형성된 층(172)이고, 차상부층(172)의 하부층(173)은 알루미늄으로 형성된 층인 것으로 할 수 있다.On the other hand, in order to lower the resistance of the source electrode and thedrain electrode 170 of the thin film transistor and the wiring formed at the same time as the source electrode and thedrain electrode 170, Al is formed on the multilayer of the source electrode and thedrain electrode 170 of the thin film transistor.Layer 171 may be included. However, theAl layer 171 has the advantage of low resistance and high electrical conductivity, but has a problem in that it is easily damaged in subsequent processes. Therefore, as shown in FIG. 2, the Ti layer or theMo layer 172 covering theAl layer 171 is preferably provided. Of course, since the Al layer orMo layer 172 is covered by theITO layer 173, it will not be damaged in a subsequent process and will not cause a problem. As a result, the top layer of the source electrode and thedrain electrode 170 of the thin film transistor according to the present embodiment is alayer 172 formed of titanium or molybdenum, and thebottom layer 173 of thetop layer 172 is a layer formed of aluminum. Can be.

도 3을 참조하면, 글라스재, 금속재 또는 플라스틱재 등의 기판(110) 상에 디스플레이부(100)가 구비되어 있고, 이 디스플레이부(100) 외측에 배선부(A)가 구비되어 있다. 배선부(A)에는 배선(300)이 구비되어 있다. 디스플레이부(100)에는 유기 발광 소자가 구비되는데, 이 유기 발광 소자는, 제1전극(210, 화소전극)과, 이에 대향된 제2전극(250)과, 제1전극(210)과 제2전극(250) 사이에 개재된 적어도 발광층을 포함하는 중간층(230)을 구비한다. 기판(110)의 외측 가장자리에는 밀봉재(미도시)가 구비되어 기판(110)과 봉지기판(400)을 밀봉시킨다.Referring to FIG. 3, thedisplay unit 100 is provided on asubstrate 110 made of glass, metal, or plastic, and the wiring unit A is provided outside thedisplay unit 100. Thewiring part 300 is provided with thewiring part 300. Thedisplay unit 100 includes an organic light emitting device, which includes a first electrode 210 (pixel electrode), asecond electrode 250 facing thefirst electrode 210, afirst electrode 210, and a second electrode. Anintermediate layer 230 including at least a light emitting layer interposed between theelectrodes 250 is provided. The outer edge of thesubstrate 110 is provided with a sealing material (not shown) to seal thesubstrate 110 and the sealingsubstrate 400.

기판(110)에는 복수개의 박막 트랜지스터들이 구비되어 있는데, 이들은 회로 구동부에 구비된 박막 트랜지스터들일 수도 있고, 디스플레이부(100) 내에 구비된 박막 트랜지스터들일 수도 있으며, 필요에 따라 구비된 그 이외의 박막 트랜지스터 들일 수도 있다.Thesubstrate 110 includes a plurality of thin film transistors, which may be thin film transistors provided in the circuit driving part, thin film transistors provided in thedisplay part 100, and other thin film transistors provided as necessary. It may be.

기판의 외측 가장자리의 배선부(A)에는 배선(300)이 배치되어 있는데, 도 3에 도시된 것과 달리 복수개의 배선이 배치될 수도 있는 등 다양한 변형이 가능함은 물론이다. 이러한 배선(300)은 도 3에 도시된 것과 같이 제2전극(250)에 전원을 공급하는 전극전원배선일 수도 있으나, 이 외에도 회로 구동부와 디스플레이부(100)를 연결하는 배선일 수도 있는 등 다양한 변형이 가능하다.Although thewiring 300 is disposed in the wiring portion A of the outer edge of the substrate, various modifications are possible, such as a plurality of wirings may be arranged, unlike in FIG. 3. Thewiring 300 may be an electrode power wiring for supplying power to thesecond electrode 250 as shown in FIG. 3, but may also be a wiring for connecting the circuit driver and thedisplay unit 100. It is possible.

상기 디스플레이부(100) 및 유기 발광 소자의 구성을 더 자세히 설명하자면 다음과 같다.The configuration of thedisplay unit 100 and the organic light emitting diode will be described in more detail as follows.

먼저 기판(110)상에 SiO₂ 등으로 버퍼층(120)이 구비되어 있다. 버퍼층(120)의 일면 상에는 반도체층(130)이 구비되는데, 반도체층(130)은 비정질 실리콘층 또는 다결정질 실리콘층으로 형성될 수 있으며, 또는 유기 반도체 물질로 형성될 수도 있다. 도면에서 자세히 도시되지는 않았으나, 필요에 따라 반도체층(130)은 N+형 또는 P+형의 도펀트들로 도핑되는 소스 및 드레인 영역과, 채널 영역을 구비할 수 있다.First, abuffer layer 120 is provided on thesubstrate 110, for example, SiO₂ . Thesemiconductor layer 130 is provided on one surface of thebuffer layer 120, and thesemiconductor layer 130 may be formed of an amorphous silicon layer or a polycrystalline silicon layer, or may be formed of an organic semiconductor material. Although not shown in detail in the drawing, thesemiconductor layer 130 may include source and drain regions doped with N + or P + type dopants and channel regions as necessary.

반도체층(130)의 상부에는 게이트 전극(150)이 구비되는데, 이 게이트 전극(150)에 인가되는 신호에 따라 소스 전극과 드레인 전극(170)이 전기적으로 소통된다. 게이트 전극(150)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예를 들어 MoW, Al/Cu 등과 같은 물질로 형성된다. 이때 반도체층(130)과 게이트 전극(150)과의 절연성을 확보하기 위하여, 예컨대 플라즈마 강화 화학 기상 증착(PECVD)을 통해 SiO₂ 등으로 구성되는 게이트 절연막(140)이 반도체층(130)과 게이트 전극(150) 사이에 개재된다.Thegate electrode 150 is provided on thesemiconductor layer 130, and the source electrode and thedrain electrode 170 are electrically communicated according to a signal applied to thegate electrode 150. Thegate electrode 150 is formed of a material such as MoW, Al / Cu, etc. in consideration of adhesion to adjacent layers, surface flatness of the stacked layers, and workability. In this case, in order to secure insulation between thesemiconductor layer 130 and thegate electrode 150, for example, agate insulating layer 140 made of SiO₂ or the like may be formed by plasma enhanced chemical vapor deposition (PECVD). It is interposed between theelectrodes 150.

게이트 전극(150)의 상부에는 층간 절연막(160)이 구비되는데, 이는 SiO₂, SiNx 등의 물질로 단층으로 형성되거나 또는 다중층으로 형성될 수도 있다. 층간 절연막(160)의 상부에는 소스/드레인 전극(170)이 형성된다. 소스/드레인 전극(170)은 층간 절연막(160)과 게이트 절연층(140)에 형성되는 컨택홀을 통하여 반도체층에 각각 전기적으로 연결된다.An interlayer insulatinglayer 160 is provided on thegate electrode 150, which may be formed of a single layer or a multilayer of a material such as SiO₂ or SiNx. The source /drain electrode 170 is formed on theinterlayer insulating layer 160. The source /drain electrodes 170 are electrically connected to the semiconductor layers through contact holes formed in theinterlayer insulating layer 160 and thegate insulating layer 140, respectively.

소스/드레인 전극(170)의 상부에는 보호막(패시베이션층 및/또는 평탄화층, 180)이 구비되어, 하부의 박막 트랜지스터를 보호하고 평탄화시킨다. 이 보호막(180)은 다양한 형태로 구성될 수 있는데, BCB(benzocyclobutene) 또는 아크릴(acryl) 등과 같은 유기물, 또는 SiNx와 같은 무기물로 형성될 수도 있고, 단층으로 형성되거나 이중 혹은 다중층으로 구성될 수도 있는 등 다양한 변형이 가능하다.A passivation layer (passivation layer and / or planarization layer 180) is provided on the source /drain electrode 170 to protect and planarize the lower thin film transistor. Thepassivation layer 180 may be formed in various forms. Theprotective layer 180 may be formed of an organic material such as benzocyclobutene (BCB) or acryl, or an inorganic material such as SiNx, or may be formed of a single layer or a double or multiple layers. Various variations are possible.

이 보호막(180) 상에는 다양한 디스플레이 소자가 구비될 수 있는데, 본 실시예의 경우에는 유기 발광 소자가 구비되어 있다. 이 유기 발광 소자는 제1전극(210)과, 이 제1전극에 대향하는 제2전극(250)과, 이 전극들 사이에 개재된 적어도 발광층을 포함하는 중간층(230)을 구비한다.Various display elements may be provided on thepassivation layer 180. In this embodiment, an organic light emitting element is provided. The organic light emitting device includes afirst electrode 210, asecond electrode 250 facing the first electrode, and anintermediate layer 230 including at least a light emitting layer interposed between the electrodes.

제1전극(210)은 보호막(180) 상에 구비되는데, 이 제1전극(210)은 보호막(180)에 형성된 컨택홀을 통하여 하부의 소스 또는 드레인 전극(170)에 전기적으 로 연결된다. 제1전극(210)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In₂O₃로 구비될 수 있다. 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In₂O₃를 형성할 수 있다.Thefirst electrode 210 is provided on thepassivation layer 180. Thefirst electrode 210 is electrically connected to the lower source ordrain electrode 170 through a contact hole formed in thepassivation layer 180. Thefirst electrode 210 may be provided as a transparent electrode or a reflective electrode. When thefirst electrode 210 is used as a transparent electrode, thefirst electrode 210 may be provided as ITO, IZO, ZnO, or In₂ O₃ . When used as a reflective electrode, a reflective film is formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, or a compound thereof, and then ITO, IZO, ZnO, or In₂ O₃ is formed thereon. Can be formed.

한편, 제2전극(250)도 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물이 중간층을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In₂O₃ 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 제1전극 및 제2전극으로 전도성 폴리머 등 유기물을 사용할 수도 있다.Meanwhile, thesecond electrode 250 may also be provided as a transparent electrode or a reflective electrode. When used as the transparent electrode, a metal having a small work function, that is, Li, Ca, LiF / Ca, LiF / Al, Al, Ag, After the Mg and the compound thereof are deposited to face the intermediate layer, an auxiliary electrode layer or a bus electrode line may be formed on the transparent electrode forming material such as ITO, IZO, ZnO, or In₂ O₃ . When used as a reflective electrode, Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg and their compounds are formed by full deposition. However, the present invention is not limited thereto, and organic materials such as a conductive polymer may be used as the first electrode and the second electrode.

중간층(230)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물로 형성될 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 물질이 사용될 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다. 고분자 유기물로 형성될 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 물론 상기와 같은 중간층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.Theintermediate layer 230 may be formed of low molecular weight or high molecular organic material. When formed of a low molecular organic material, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), an electron injection layer (EIL) : Electron Injection Layer) can be formed by stacking single or complex structure, and usable organic materials are copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N '-Diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), tris-8-hydroxyquinoline aluminum ( Various materials can be used, including Alq3). These layers can be formed by vacuum deposition. In the case of being formed of a polymer organic material, it may have a structure which is usually provided with a hole transport layer (HTL) and a light emitting layer (EML). Polymer organic materials, such as fluorene-based, are used, and can be formed by screen printing or inkjet printing. Of course, the intermediate layer as described above is not necessarily limited thereto, and various embodiments may be applied.

상기와 같은 구조에 있어서, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)은 복수개의 층상 구조를 갖되 최상부층(173)은 ITO로 형성된다. 그리고 배선부(A)의 배선(300)은 박막 트랜지스터의 소스 전극 및 드레인 전극(170)과 동일한 구조를 갖는다. 따라서 배선(300) 역시 복수개의 층상 구조를 갖되 최상부층(303)은 ITO로 형성된다.In the above structure, the source electrode and thedrain electrode 170 of the thin film transistor have a plurality of layered structures, but theuppermost layer 173 is formed of ITO. Thewiring 300 of the wiring portion A has the same structure as the source electrode and thedrain electrode 170 of the thin film transistor. Therefore, thewiring 300 also has a plurality of layered structures, but theuppermost layer 303 is formed of ITO.

이와 같은 본 실시예에 따른 평판 디스플레이 장치의 경우에는 박막 트랜지스터의 소스 전극 및 드레인 전극(170)의 최상부층(173)과 배선(300)의 최상부층(303)은 ITO로 형성되는 바, 이러한 ITO로 형성되는 최상부층(173, 303)은 그 물질적인 특성 상 소스 전극 및 드레인 전극을 형성한 후의 후속 공정이 질소 분위기에서 이루어지더라도 질화되지 않으며, 또한 후속 공정 중 식각 등의 공정을 거칠 경우에도 산화되거나 손상되지 않는다. 따라서 복수개의 층상구조를 갖는 소스 전 극 및 드레인 전극(170)의 최상부층(173) 및 배선(300)의 최상부층(303)으로서 ITO층을 갖는 본 실시예에 따른 평판 디스플레이 장치의 경우, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)과 유기 발광 소자의 화소전극(210)과의 컨택에 있어서 컨택저항을 낮게 유지할 수 있으며, 또한 우수한 품질의 평판 디스플레이 장치를 구현할 수 있다.In the flat panel display device according to the present exemplary embodiment, thetop layer 173 of the source electrode and thedrain electrode 170 of the thin film transistor and thetop layer 303 of thewiring 300 are formed of ITO. Theuppermost layers 173 and 303 formed of Hg are not nitrided even if the subsequent process after the source electrode and the drain electrode are formed in a nitrogen atmosphere due to the material properties thereof, It is not oxidized or damaged. Therefore, in the case of the flat panel display device according to the present embodiment having the ITO layer as thetop layer 173 of the source electrode anddrain electrode 170 having the plurality of layer structures and thetop layer 303 of thewiring 300, the thin film In the contact between the source and drainelectrodes 170 of the transistor and thepixel electrode 210 of the organic light emitting diode, the contact resistance may be kept low, and a flat panel display device having excellent quality may be implemented.

한편 박막 트랜지스터의 소스 전극 및 드레인 전극(170), 그리고 이 소스 전극 및 드레인 전극(170)과 동시에 형성되는 배선(300) 등의 저항을 낮추기 위하여, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)의 다층과 배선(300)의 다층에는 Al층(171, 301)이 포함되도록 할 수 있다. 그러나 이러한 Al층(171, 301)은 저항이 낮고 전기 전도도가 높다는 장점이 있으나 후속 공정에 있어서 쉽게 손상된다는 문제점이 있다. 그러므로 도 3에 도시된 것과 같이 Al층(171, 301)을 덮는 Ti층 또는 Mo층(172, 302)이 구비되도록 하는 것이 바람직하다. 물론 이러한 Al층 또는 Mo층(172, 302)은 ITO층(173, 303)에 의해 덮여 있으므로 후속 공정에 있어서 손상되지 않으며 문제를 야기하지 않게 된다. 결과적으로 본 실시예에 따른 박막 트랜지스터의 소스 전극과 드레인 전극(170)의 차상부층 및 배선(300)의 차상부층은 티타늄 또는 몰리브덴으로 형성된 층(172, 302)이고, 차상부층(172, 302)의 하부층(173, 303)은 알루미늄으로 형성된 층인 것으로 할 수 있다.On the other hand, in order to lower the resistance of the source electrode and thedrain electrode 170 of the thin film transistor and thewiring 300 formed at the same time as the source electrode and thedrain electrode 170, the source electrode and thedrain electrode 170 of the thin film transistor The Al layers 171 and 301 may be included in the multilayer and the multilayer of thewiring 300. However, the Al layers 171 and 301 have the advantage of low resistance and high electrical conductivity, but have a problem of being easily damaged in subsequent processes. Therefore, as shown in FIG. 3, it is preferable to provide a Ti layer or aMo layer 172 and 302 covering the Al layers 171 and 301. Of course, the Al or Mo layers 172 and 302 are covered by the ITO layers 173 and 303 so that they will not be damaged and cause problems in subsequent processes. As a result, the upper layer of the source electrode and thedrain electrode 170 of the thin film transistor according to the present embodiment and the upper layer of thewiring 300 arelayers 172 and 302 formed of titanium or molybdenum, and theupper layer 172 and 302. Thelower layers 173 and 303 may be layers formed of aluminum.

물론 도 3 및 이를 참조한 본 실시예에서는 디스플레이부에 구비되는 발광 소자로서 유기 발광 소자를 예로 들어 설명하였으나, 본 발명이 이에 한정되지 않으며 액정 표시 소자 등과 같은 다양한 소자가 구비된 경우에도 적용될 수 있음은 물론이다.Of course, although the organic light emitting device is illustrated as an example of the light emitting device provided in the display unit in FIG. 3 and the present embodiment, the present invention is not limited thereto and may be applied to various devices such as a liquid crystal display device. Of course.

상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 따르면, 박막 트랜지스터의 전극과 동시에 형성되는 배선의 저항을 감소시키면서도 제조 중 배선이 손상되는 것을 방지하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공할 수 있다.According to the thin film transistor of the present invention and the flat panel display device having the same as described above, the thin film transistor and the flat plate having the same to reduce the resistance of the wiring formed at the same time as the electrode of the thin film transistor while preventing the wiring It is possible to provide a display device.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.