





















도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,1 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention.
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,2 is a cross-sectional view taken along the line II-II in FIG.
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,3A is a layout view showing a thin film transistor substrate in a first step of manufacturing according to the first embodiment of the present invention;
도 3b는 도 3a에서 Ⅲb-Ⅲb 선에 대한 단면도이고,FIG. 3B is a cross sectional view taken along line IIIb-IIIb in FIG. 3A;
도 4a는 도 3a 다음 단계에서의 배치도이고,FIG. 4a is a layout view in the next step of FIG. 3a;
도 4b는 도 4a에서 선에 대한 단면도이고,4B is a cross-sectional view of the line in FIG. 4A;
도 5a는 도 4a 다음 단계에서의 배치도이고,FIG. 5A is a layout view of the next step of FIG. 4A;
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,FIG. 5B is a cross sectional view taken along the line Vb-Vb in FIG. 5A;
도 6a는 도 5a 다음 단계에서의 배치도이고,FIG. 6a is a layout view in the next step of FIG. 5a;
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이고,FIG. 6B is a cross sectional view taken along the line VIb-VIb in FIG. 6A;
도 7a는 도 6a 다음 단계에서의 배치도이고,FIG. 7a is a layout view in the next step of FIG.
도 7b는 도 7a에서 Ⅶb-Ⅶb 선에 대한 단면도이고,FIG. 7B is a cross sectional view taken along the line VIIb-VIIb in FIG. 7A;
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,8 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
도 9는 도 8에서 Ⅸ-Ⅸ 선에 대한 단면도이고,9 is a cross-sectional view taken along line VII-VII in FIG. 8,
도 10a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,10A is a layout view showing a thin film transistor substrate in a first step of manufacturing according to the second embodiment of the present invention;
도 10b는 도 10a에서 Ⅹb-Ⅹb 선에 대한 단면도이고,FIG. 10B is a cross-sectional view taken along the line VIIb-VIIb in FIG. 10A;
도 11a는 도 10a 다음 단계에서의 배치도이고,FIG. 11A is a layout view in the next step of FIG. 10A;
도 11b는 도 11a에서 XⅠb-XⅠb 선에 대한 단면도이고,FIG. 11B is a cross-sectional view taken along the line XIB-XIB in FIG. 11A,
도 12a는 도 11a 다음 단계에서의 배치도이고,12A is a layout view at the next step of FIG. 11A;
도 12b는 도 12a에서 XⅡb-XⅡb 선에 대한 단면도이고,FIG. 12B is a cross sectional view taken along the line XIIb-XIIb in FIG. 12A;
도 13a는 도 12a 다음 단계에서의 배치도이고,FIG. 13A is a layout view in the next step of FIG. 12A;
도 13b는 도 13a에서 XⅢb-XⅢb 선에 대한 단면도이다.FIG. 13B is a cross-sectional view taken along the line XIIIb-XIIIb in FIG. 13A.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 투과율을 향상시키는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate for a liquid crystal display device and a manufacturing method thereof, and more particularly, to a thin film transistor substrate for a liquid crystal display device and a method for manufacturing the same, which improve transmittance.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층 으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two glass substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. The liquid crystal molecules of the liquid crystal layer are applied by applying a voltage to the two electrodes. A display device for controlling the amount of light transmitted by rearranging them.
이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 데이터선을 포함하는 배선, 외부로부터 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있다. 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.One substrate of such a liquid crystal display device generally includes a thin film transistor for switching a voltage applied to an electrode. In addition to the thin film transistor, the substrate includes a wiring including a gate line and a data line and a gate line receiving a signal from the outside. And gate pads and data pads respectively transferred to the data lines. A pixel electrode electrically connected to the thin film transistor is formed in the pixel region defined by the intersection of the gate line and the data line.
액정 표시 장치의 다른 한 기판에는 색 필터가 형성되어 있고, 색 필터 사이에 블랙 매트릭스가 형성되어 있으며, 박막 트랜지스터 기판의 화소 전극과 함께 전기장을 형성하는 공통 전극도 형성되어 있다.A color filter is formed on another substrate of the liquid crystal display device, a black matrix is formed between the color filters, and a common electrode which forms an electric field together with the pixel electrode of the thin film transistor substrate is also formed.
이러한 액정 표시 장치에서 광시야각을 확보하기 위해 화소 전극이나 공통 전극에 개구 패턴 또는 돌기 패턴을 형성하는 방법이 제시되고 있으나, 개구율 손실에 따른 광투과율 저하라는 문제점이 있다.In order to secure a wide viewing angle in such a liquid crystal display, a method of forming an opening pattern or a protrusion pattern in a pixel electrode or a common electrode has been proposed, but there is a problem in that light transmittance is lowered due to an aperture ratio loss.
본 발명이 이루고자 하는 기술적 과제는 투과율을 향상시키는 것이다.The technical problem to be achieved by the present invention is to improve the transmittance.
이러한 과제를 달성하기 위하여 본 발명에서는 색 필터와 블랙 매트릭스를 하판에 함께 형성한다.In order to achieve this problem, in the present invention, the color filter and the black matrix are formed together on the lower plate.
본 발명에 따르면, 절연 기판 위에 색 필터가 형성되어 있고, 게이트선 및 게이트선과 연결되어 있는 게이트 패드를 포함하는 게이트 배선이 형성되어 있다. 게이트 배선과 동일한 층으로 게이트선 사이에 위치하는 유지 용량선, 유지 용량선에 연결되어 있는 유지 용량 전극 및 유지 용량 전극의 가지인 유지 용량 가지선을 포함하는 유지 용량 배선이 형성되어 있다. 게이트선과 절연되어 교차하며 화소 영역을 정의하는 데이터선 및 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선이 형성되어 있고, 데이터 배선 위에 보호막이 형성되어 있다. 보호막 위에 데이터선의 일부와 중첩되어 있는 화소 전극이 형성되어 있다.According to the present invention, a color filter is formed on an insulating substrate, and a gate wiring including a gate line and a gate pad connected to the gate line is formed. In the same layer as the gate wiring, a storage capacitor wiring including a storage capacitor line positioned between the gate lines, a storage capacitor electrode connected to the storage capacitor line, and a storage capacitor branch line which is a branch of the storage capacitor electrode is formed. A data line including a data line that is insulated from and intersects the gate line and defines a pixel area and a data pad connected to the data line is formed, and a protective film is formed on the data line. A pixel electrode overlapping a part of the data line is formed on the passivation film.
여기서, 색 필터는 화소 영역에 형성되어 있으며 데이터선의 일부와 중첩되어 있고, 화소 전극의 데이터선과 나란한 변은 데이터선과 색 필터의 중첩면 내에 위치하는 것이 바람직하다.Here, the color filter is formed in the pixel region and overlaps with a part of the data line, and the side parallel to the data line of the pixel electrode is preferably located in the overlapping surface of the data line and the color filter.
한편, 기판은 화소 영역이 다수 모여 있는 표시 영역과 게이트 패드 및 데이터 패드가 위치하는 패드부로 나누어지며, 표시 영역과 패드부 사이에 블랙 매트릭스가 형성되어 있을 수 있다.The substrate may be divided into a display area in which a plurality of pixel areas are collected, a pad part in which gate pads and a data pad are located, and a black matrix may be formed between the display area and the pad part.
색 필터는 오버코트막으로 덮여 있으며, 화소 전극은 유지 용량 가지선과 중첩하는 개구부를 가질 수 있다.The color filter is covered with an overcoat layer, and the pixel electrode may have an opening overlapping the storage capacitor branch line.
화소 전극과 동일한 층으로 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있을 수 있다.An auxiliary gate pad and an auxiliary data pad connected to the gate pad and the data pad may be formed on the same layer as the pixel electrode.
이러한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때, 먼저 절연 기판 위에 블랙 매트릭스를 형성하고, 색 필터를 형성한다. 다음, 게이트선 및 게이트선과 연결되어 있는 게이트 패드를 포함하는 게이트 배선과 유 지 용량 배선을 형성한다. 다음, 게이트 배선 및 유지 용량 배선을 덮는 게이트 절연막을 형성하고, 그 위에 반도체층 및 저항성 접촉층을 차례로 형성한다. 다음, 저항성 접촉층 위에 데이터선 및 데이터선과 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성하고, 데이터 배선 위에 보호막을 형성한다. 다음, 데이터선의 일부와 중첩되는 화소 전극을 형성하는데, 이때 블랙 매트릭스를 게이트 패드 및 데이터 패드가 형성되어 있는 패드부와 화소 전극이 형성되어 있는 표시 영역의 사이에 형성하는 것이 바람직하다.When manufacturing the thin film transistor substrate for a liquid crystal display device according to the present invention, a black matrix is first formed on an insulating substrate, and a color filter is formed. Next, a gate line including a gate line and a gate pad connected to the gate line and a storage capacitor line are formed. Next, a gate insulating film covering the gate wiring and the storage capacitor wiring is formed, and a semiconductor layer and an ohmic contact layer are sequentially formed thereon. Next, a data line including a data line and a data pad connected to the data line is formed on the ohmic contact layer, and a protective film is formed on the data line. Next, a pixel electrode overlapping with a part of the data line is formed, wherein a black matrix is preferably formed between the pad portion where the gate pad and the data pad are formed and the display region where the pixel electrode is formed.
한편, 색 필터는 데이터선과 중첩하며, 색 필터와 데이터선이 이루는 중첩면 내에 화소 전극의 데이터선과 나란한 변이 위치하는 것이 바람직하다.On the other hand, it is preferable that the color filter overlaps the data line, and a side parallel to the data line of the pixel electrode is located in the overlapping surface formed by the color filter and the data line.
또한, 색 필터를 형성한 후 오버코트막을 형성할 수 있으며, 화소 전극은 게이트선과 중첩할 수도 있다.In addition, after the color filter is formed, an overcoat film may be formed, and the pixel electrode may overlap the gate line.
본 발명의 다른 실시예에 따르면, 절연 기판 위에 게이트선 및 게이트선과 연결되어 있는 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 게이트 배선과 동일한 층으로 게이트선 사이에 위치하는 유지 용량선, 유지 용량선에 연결되어 있는 유지 용량 전극 및 유지 용량 전극의 가지인 유지 용량 가지선을 포함하는 유지 용량 배선이 형성되어 있다. 게이트선과 절연되어 교차하며 화소 영역을 정의하는 데이터선 및 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. 화소 영역에 데이터선의 일부와 중첩되어 있는 색 필터가 형성되어 있고, 색 필터 위에 화소 전극이 형성되어 있다.According to another embodiment of the present invention, a gate line including a gate line and a gate pad connected to the gate line is formed on an insulating substrate, and the storage capacitor line and the storage capacitor are positioned between the gate lines in the same layer as the gate wire. A storage capacitor wiring including a storage capacitor branch connected to a line and a storage capacitor branch line which is a branch of the storage capacitor electrode is formed. A data line including a data line connected to the data line and insulated from and intersecting the gate line and defining a pixel area is formed. A color filter overlapping a part of the data line is formed in the pixel region, and a pixel electrode is formed on the color filter.
여기서, 화소 전극의 데이터선과 나란한 변은 데이터선과 색 필터의 중첩면 내에 위치하며, 색 필터와 화소 전극 사이에 오버코트막이 형성되어 있을 수 있다.Here, the side parallel to the data line of the pixel electrode may be located in an overlapping surface of the data line and the color filter, and an overcoat layer may be formed between the color filter and the pixel electrode.
한편, 화소 전극은 유지 용량 가지선과 중첩하는 개구부를 가질 수 있으며, 화소 전극과 동일한 층으로 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있을 수 있다.The pixel electrode may have an opening overlapping the storage capacitor branch line, and the auxiliary gate pad and the auxiliary data pad connected to the gate pad and the data pad may be formed in the same layer as the pixel electrode.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때, 먼저 절연 기판 위에 게이트선 및 게이트선과 연결되어 있는 게이트 패드를 포함하는 게이트 배선 및 유지 용량 배선을 형성하고, 게이트 배선 및 유지 용량 배선을 덮는 게이트 절연막을 형성한다. 다음, 게이트 절연막 위에 반도체층과 저항성 접촉층을 차례로 형성한다. 다음, 저항성 접촉층 위에 데이터선 및 데이터선과 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 색 필터를 형성하고, 색 필터 위에 데이터선의 일부와 중첩되는 화소 전극을 형성한다.When manufacturing a thin film transistor substrate for a liquid crystal display device according to an exemplary embodiment of the present invention, first, a gate wiring and a storage capacitor wiring including a gate line and a gate pad connected to the gate line are formed on an insulating substrate, and the gate wiring and A gate insulating film covering the storage capacitor wirings is formed. Next, a semiconductor layer and an ohmic contact layer are sequentially formed on the gate insulating film. Next, a data line including a data line and a data pad connected to the data line is formed on the ohmic contact layer. Next, a color filter is formed, and a pixel electrode overlapping a part of the data line is formed on the color filter.
이때, 색 필터는 데이터선과 중첩하며, 색 필터와 데이터선이 이루는 중첩면 내에 화소 전극의 데이터선과 나란한 변이 위치하는 것이 바람직하다.In this case, it is preferable that the color filter overlaps the data line and a side parallel to the data line of the pixel electrode is positioned in the overlapping surface formed by the color filter and the data line.
또한, 색 필터를 형성한 후 오버코트막을 형성할 수도 있다.In addition, the overcoat film may be formed after the color filter is formed.
이러한 본 발명에서는 화소 전극이 게이트선, 전단의 게이트선 및 데이터선과 중첩되어 있어 빛샘을 방지하며, 색 필터 및 블랙 매트릭스를 박막 트랜지스터 기판 위에 형성하여 하판과 상판의 오정렬로 인한 개구율 손실을 방지함으로써 투과율을 향상시킬 수 있다. 또한, 정렬키 패턴을 형성하기 위한 공정을 따로 실시하지 않고 돌기 패턴과 동일한 층으로 상판에 정렬키 패턴을 형성하므로 공정 수를 줄일 수 있다.In the present invention, the pixel electrode overlaps the gate line, the front gate line and the data line to prevent light leakage, and a color filter and a black matrix are formed on the thin film transistor substrate to prevent loss of aperture ratio due to misalignment of the lower and upper plates. Can improve. In addition, since the alignment key pattern is formed on the top plate with the same layer as the protrusion pattern without separately performing the process for forming the alignment key pattern, the number of processes can be reduced.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Next, a thin film transistor substrate for a liquid crystal display device and a method for manufacturing the same according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the same. do.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.First, a structure of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이다.1 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 적, 녹, 청의 색 필터(11)가 스트라이프(stripe) 형태로 세로 방향으로 형성되어 있으며, 색 필터(11)의 좌우 양쪽은 이후 설명하는 데이터선(61)과 중첩되어 있다. 이때, 각 색깔 별로 하나의 스트라이프를 이룬다. 한편, 여기서 도시하지는 않았지만 색 필터(11)가 형성되어 있는 표시 영역과 이후 설명하는 게이트 패드(23) 및 데이터 패드(64)가 형성되어 있는 패드부 사이에는 블랙 매트릭스가 형성되어 있다.As shown in FIGS. 1 and 2, the red, green, and
색 필터(11) 위에는 오버코트(overcoat)막(15)이 형성되어 있다.An
오버코트막(15) 위에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23)과 유지 용량 배선(25, 261, 262, 271, 272)이 형성되어 있다.On the
게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부 인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.The gate wiring is connected to the
유지 용량 배선은 게이트선(21) 사이에 위치하며 게이트선(21)과 평행한 유지 용량선(25), 이후 설명하는 데이터선(61)에 인접한 유지 용량선(25) 부분에서 수직하게 뻗어나와 화소 영역의 좌우에 각각 구비되어 있는 제1 및 제2 유지 용량 전극(261, 262), 제2 유지 용량 전극(262)의 가지인 유지 용량 가지선(271, 272)을 포함한다.The storage capacitor line is positioned between the gate lines 21 and extends perpendicularly from the
게이트 배선(21, 22, 23) 및 유지 용량 배선(25, 261, 262, 271, 272)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al(또는 Al 합금)/Mo의 이중층을 들 수 있다.The gate wirings 21, 22, 23 and the
게이트 배선(21, 22, 23) 및 유지 용량 배선(25, 261, 262, 271, 272) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.A
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물로 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.A
저항성 접촉층(52, 53) 및 게이트 절연막(30) 위에는 알루미늄 또는 알루미 늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.On the
데이터 배선(61, 62, 63, 64)도 게이트 배선(21, 22, 23)과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.The data wirings 61, 62, 63, and 64 can be formed in a single layer similarly to the gate wirings 21, 22, and 23, but can also be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화 규소 또는 유기막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)에는 드레인 전극(63)을 드러내는 접촉 구멍(72)이 형성되어 있으며, 게이트 패드(23) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(73, 74)이 형성되어 있다.A
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.The
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 화소 전극(80)은 유지 용량선(25)과 제1 및 제2 유지 용량 전극(261, 262)과 중첩되어 유지 용량을 이룬다. 또한, 화소 전극(80)은 유지 용량 가지선(271, 272)의 모양을 따라 패터닝되어 개구부(88, 89)를 가지며, 화소 영역의 오른쪽 가장자리 가운데에서부터 중심부로 향하며 갈수록 폭이 좁아지는 모양의 개구부(87)를 갖는다. 화소 전극(80)의 패턴에 대응하는 상판(도시하지 않음)에는 돌기 패턴이 형성되어 있는데, 이와 같이 화소 전극(80)의 개구부(87, 88, 89)와 돌기 패턴을 형성하면 액정 분자의 경사 방향이 다른 다중 영역이 생성되므로 광시야각을 확보할 수 있다.The
이때, 화소 전극(80)은 게이트선(21), 전단의 게이트선(21) 및 화소 전극(80)의 좌우에 위치하는 데이터선(61)과도 중첩되어 있는데, 데이터선(61)과의 중첩 지점은 데이터선(61)과 앞서 설명한 색 필터(11) 사이에 위치한다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 드러나 있는 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있다.In this case, the
그러면, 이러한 박막 트랜지스터 기판과 마주하는 상판에 대하여 간략히 설명한다. 상판에 대하여 도면으로 도시하지는 않았지만, 상판 위에는 ITO와 같은 투명 도전 물질로 이루어진 공통 전극이 전면에 형성되어 있으며, 공통 전극 위에는 앞서 설명한 바와 같이 돌기 패턴이 형성되어 있다. 돌기 패턴과 동일한 층으로 상하판의 정렬을 맞추기 위한 정렬키 패턴이 형성되어 있다.Next, the upper plate facing the thin film transistor substrate will be briefly described. Although not shown in the drawings with respect to the top plate, a common electrode made of a transparent conductive material such as ITO is formed on the entire surface of the top plate, and a protrusion pattern is formed on the common electrode as described above. Alignment key patterns for aligning the upper and lower plates are formed in the same layer as the projection pattern.
이러한 액정 표시 장치용 박막 트랜지스터 기판에서는 화소 전극(80)이 게이트선(21), 전단의 게이트선(21) 및 데이터선(61)과 중첩되어 있어 빛샘을 방지할 수 있으므로 블랙 매트릭스를 표시 영역의 바깥쪽에만 형성하면 된다.In the thin film transistor substrate for the liquid crystal display, the
색 필터(11) 및 블랙 매트릭스를 박막 트랜지스터 기판 위에 형성하여 하판 과 상판의 오정렬로 인한 개구율 손실을 방지함으로써 투과율을 향상시킬 수 있다. 한편, 정렬키 패턴을 형성하기 위한 공정을 따로 실시하지 않고 돌기 패턴과 동일한 층으로 상판에 정렬키 패턴을 형성할 수 있어서 공정 수를 줄일 수 있다.The transmittance can be improved by forming the
그러면 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 7b, 앞서의 도 1 및 도 2를 참조하여 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention will be described with reference to FIGS. 3A to 7B and FIGS. 1 and 2.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 이후 형성하는 색 필터(11)가 위치하는 표시 영역과 패드부 사이의 영역을 따라 블랙 매트릭스(도시하지 않음)를 형성하고, 표시 영역에는 적, 녹, 청의 안료가 포함되어 있는 감광성 수지를 각각 도포하고 사진 현상하여 스트라이프 형태로 세로 방향으로 색 필터(11)를 형성한다. 이때, 색 필터(11)를 형성하는 공정을 자세히 설명하면 다음과 같다. 먼저, 적색 안료를 포함하는 감광성 수지를 도포하고 사진 현상하여 적색 색 필터를 형성한다. 다음, 녹색 안료를 포함하는 감광성 수지를 도포하고 사진 현상하여 적색 색 필터 사이에 위치하는 녹색 색 필터를 형성한다. 다음, 마지막으로 청색 안료를 포함하는 감광성 수지를 도포하고 사진 현상하여 적색 색 필터와 녹색 색 필터 사이에 위치하는 청색 색 필터를 형성한다. 이때, 적, 녹, 청의 색 필터를 형성하는 순서는 바뀔 수도 있다. 다음, 색 필터(11)를 덮는 오버코트막(15)을 형성한다.First, as shown in FIGS. 3A and 3B, a black matrix (not shown) is formed on the insulating
다음, 도 4a 및 도 4b에서와 같이, 게이트 배선용 도전체 또는 금속을 스퍼터링(sputtering) 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스 크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 용량선(25), 제1 및 제2 유지 용량 전극(261, 262) 및 유지 용량 가지선(271, 272)을 포함하는 유지 용량 배선을 형성한다.Next, as shown in FIGS. 4A and 4B, a gate wiring conductor or a metal is deposited to a thickness of 1,000 kV to 3,000 kV by a method such as sputtering, and patterned by a photolithography process using a mask. ), The gate wiring including the
다음, 도 5a 및 도 5b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법(CVD: chemical vapor deposition) 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.Next, as shown in FIGS. 5A and 5B, the
다음, 도 6a 및 도 6b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.6A and 6B, a data wiring conductor or metal is deposited to a thickness of 1,500 kV to 3,000 kV by a method such as sputtering, and patterned by a photolithography process using a mask to form a
다음, 도 7a 및 도 7b에서와 같이, 질화 규소를 화학 기상 증착법 따위를 이용하여 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000Å 이상의 두께로 보호막(70)을 형성하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.Next, as shown in FIGS. 7A and 7B, silicon nitride is deposited using a chemical vapor deposition method, or spin coating an organic insulating material to form a
다음, 앞서의 도 1 및 도 2에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같 은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.Next, as shown in FIGS. 1 and 2, a transparent conductive material such as ITO or IZO is deposited on the
한편, 색 필터(11)를 본 발명의 제1 실시예에서와 같이 배선 하부에 형성할 수도 있지만, 배선 상부에 형성할 수도 있는데 이에 대하여 본 발명의 제2 실시예로 설명한다.On the other hand, although the
먼저, 도 8 및 도 9를 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.First, a structure of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 8 and 9.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 9는 도 8에서 Ⅸ-Ⅸ 선에 대한 단면도이다.FIG. 8 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along line VII-VII of FIG. 8.
도 8 및 도 9에서와 같이, 절연 기판 위에 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 용량선(25), 유지 용량 전극(261, 262) 및 유지 용량 가지선(271, 272)을 포함하는 유지 용량 배선이 형성되어 있고, 그 위에 게이트 절연막(30), 반도체층(41) 및 저항성 접촉층(52, 53)이 차례로 형성되어 있다. 저항성 접촉층(52, 53) 및 게이트 절연막(30) 위에 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선이 형성되어 있다. 게이트 절연막(30) 위에는 적, 녹, 청의 색 필터(11)가 스트라이프 형태로 세로 방향으로 형성되어 있으며, 색 필터(11)의 좌우 양쪽의 데이터선(61)과 중첩되어 있다. 색 필터(11)에는 드레인 전극(63)을 드러내는 접촉 구멍(72)이 형성되어 있으며, 게이트 절연막(30)에는 게이트 패드(23)를 드러내는 접 촉 구멍(73)이 형성되어 있고, 데이터 패드(64)는 노출되어 있다. 색 필터(11) 위에는 접촉 구멍(72)을 통해 드레인 전극(63)과 연결되며, 제1 실시예와 동일한 모양으로 패터닝되어 있는 화소 전극(80)이 형성되어 있다. 화소 전극(80)과 동일한 층으로 게이트 패드(23) 위에는 보조 게이트 패드(83)가 형성되어 있고, 데이터 패드(64) 위에는 보조 데이터 패드(84)가 형성되어 있다.8 and 9, the gate wiring including the
한편, 색 필터(11) 위에 오버코트막이 형성되어 있고 그 위에 화소 전극(80)이 형성되어 있을 수도 있다. 색 필터(11)와 화소 전극(80) 사이에 오버코트막을 형성하는 경우에는 공정을 추가로 실시해야 하지만, 화소 전극(80)을 패터닝할 때 사용하는 식각 공정에서 색 필터(11)가 손상되는 것을 방지할 수 있는 이점이 있다.On the other hand, an overcoat film may be formed on the
이러한 박막 트랜지스터 기판에 대응하는 상판에는 공통 전극이 형성되어 있고 공통 전극 위에 돌기 패턴이 형성되어 있으며, 박막 트랜지스터 기판의 표시 영역 바깥쪽에 대응하는 영역에 블랙 매트릭스가 형성되어 있다.A common electrode is formed on the upper plate corresponding to the thin film transistor substrate, a projection pattern is formed on the common electrode, and a black matrix is formed in a region corresponding to the outside of the display area of the thin film transistor substrate.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 10a 내지 도 13b, 앞서의 도 8 및 도 9를 참조하여 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 10A to 13B and FIGS. 8 and 9.
먼저, 도 10a 및 도 10b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 증착하고 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 용량선(25), 유지 용량 전극(261, 262) 및 유지 용량 가지선(271, 272)을 포함하는 유지 용량 배선을 형성한다.First, as shown in FIGS. 10A and 10B, a gate wiring conductor or a metal is deposited on the insulating
다음, 도 11a 및 도 11b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 차례로 증착하고, 상부의 두 층을 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.Next, as shown in FIGS. 11A and 11B, the
다음, 도 12a 및 도 12b에서와 같이, 데이터 배선용 도전체 또는 금속을 증착하고 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.Next, as shown in FIGS. 12A and 12B, a conductor or a metal for data wiring is deposited and patterned by a photolithography process to form the
다음, 도 13a 및 도 13b에서와 같이, 적, 녹, 청의 안료가 포함되어 있는 감광성 수지를 각각 도포하고 사진 현상하여 스트라이프 형태로 세로 방향으로 색 필터(11)를 형성한다. 이때, 색 필터(11)는 앞서 제1 실시예에서 설명한 바와 같이 각 색깔 별로 감광성 수지를 도포하고 사진 현상하는 공정을 세 번씩 실시하여 형성하며, 이때 적, 녹, 청의 색 필터(11)를 형성하는 순서는 바뀔 수도 있다. 다음, 색 필터(11)를 사진 식각 공정으로 패터닝하여 드레인 전극(63)을 드러내는 접촉 구멍(72)을 형성하며, 게이트 절연막(30)을 제거하여 게이트 패드(23)를 드러내는 접촉 구멍(73)을 형성한다. 이때, 데이터 패드(64)는 이미 드러나 있다.Next, as shown in FIGS. 13A and 13B, photosensitive resins containing red, green, and blue pigments are coated and photographed to form
다음, 앞서의 도 8 및 도 9에서와 같이, ITO 또는 IZO와 같은 투명 도전 물질을 증착하고 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.Next, as shown in FIGS. 8 and 9, a transparent conductive material, such as ITO or IZO, is deposited and patterned by a photolithography process, thereby forming the
한편, 색 필터(11) 위에 오버코트막을 형성하는 경우에는 오버코트막이 게이트 패드(23) 및 데이터 패드(64) 위에도 형성되어 있으므로 드레인 전극(63)을 드러내는 접촉 구멍(72)을 형성할 때 오버코트막과 색 필터(11)를 모두 제거한다. 이와 함께 오버코트막과 게이트 절연막(30)을 제거하여 게이트 패드(23)를 드러내는 접촉 구멍(73)을 형성하고, 오버코트막을 제거하여 데이터 패드(64)를 드러내는 접촉 구멍을 형성한다.On the other hand, when the overcoat film is formed on the
이와 같이 본 발명의 제1 및 제2 실시예에서는 유지 용량 배선(25, 261, 262, 271, 272)과 화소 전극(80)이 절연막을 사이에 두고 중첩되어 유지 용량을 형성하지만, 유지 용량 배선을 형성하지 않고 전단의 게이트선(21)과 화소 전극(80)이 절연막을 사이에 두고 중첩되어 유지 용량을 형성할 수도 있다.As described above, in the first and second embodiments of the present invention, the
이와 같이 본 발명에서는 화소 전극이 게이트선, 전단의 게이트선 및 데이터선과 중첩되어 있어 빛샘을 방지하며, 색 필터 및 블랙 매트릭스를 박막 트랜지스터 기판 위에 형성하여 하판과 상판의 오정렬로 인한 개구율 손실을 방지함으로써 투과율을 향상시킬 수 있다. 또한, 정렬키 패턴을 형성하기 위한 공정을 따로 실시하지 않고 돌기 패턴과 동일한 층으로 상판에 정렬키 패턴을 형성하므로 공정 수를 줄일 수 있다.As described above, in the present invention, the pixel electrode overlaps the gate line, the front gate line, and the data line to prevent light leakage, and a color filter and a black matrix are formed on the thin film transistor substrate to prevent loss of aperture ratio due to misalignment of the lower and upper plates. The transmittance can be improved. In addition, since the alignment key pattern is formed on the top plate with the same layer as the protrusion pattern without separately performing the process for forming the alignment key pattern, the number of processes can be reduced.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010021041AKR100777699B1 (en) | 2001-04-19 | 2001-04-19 | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010021041AKR100777699B1 (en) | 2001-04-19 | 2001-04-19 | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof |
| Publication Number | Publication Date |
|---|---|
| KR20020081719A KR20020081719A (en) | 2002-10-30 |
| KR100777699B1true KR100777699B1 (en) | 2007-11-21 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010021041AExpired - LifetimeKR100777699B1 (en) | 2001-04-19 | 2001-04-19 | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof |
| Country | Link |
|---|---|
| KR (1) | KR100777699B1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08122824A (en)* | 1994-10-19 | 1996-05-17 | Sony Corp | Color display device |
| JPH10288796A (en)* | 1997-04-11 | 1998-10-27 | Nec Corp | Active matrix type liquid crystal display device and its production |
| KR20000060830A (en)* | 1999-03-19 | 2000-10-16 | 구본준 | Liquid Crystal Display Device And Method Thereof |
| KR100291228B1 (en)* | 1996-05-22 | 2001-06-01 | 가네꼬 히사시 | A liquid-crystal panel |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08122824A (en)* | 1994-10-19 | 1996-05-17 | Sony Corp | Color display device |
| KR100291228B1 (en)* | 1996-05-22 | 2001-06-01 | 가네꼬 히사시 | A liquid-crystal panel |
| JPH10288796A (en)* | 1997-04-11 | 1998-10-27 | Nec Corp | Active matrix type liquid crystal display device and its production |
| KR20000060830A (en)* | 1999-03-19 | 2000-10-16 | 구본준 | Liquid Crystal Display Device And Method Thereof |
| Publication number | Publication date |
|---|---|
| KR20020081719A (en) | 2002-10-30 |
| Publication | Publication Date | Title |
|---|---|---|
| KR100695299B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100870013B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100925458B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100905470B1 (en) | Thin film transistor array substrate | |
| KR100859521B1 (en) | Thin film transistor array substrate | |
| KR100848108B1 (en) | liquid crystal display, thin film transistor array plate and method for fabricating the plate | |
| KR100623980B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100646781B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100777699B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100601170B1 (en) | Thin film transistor substrate for display device and manufacturing method thereof | |
| KR20010060519A (en) | Thin film transistor panels for liquid crystal display and methods for manufacturing the same | |
| KR100612993B1 (en) | Wide viewing angle liquid crystal display device and substrate used therein | |
| KR100333984B1 (en) | Liquid crystal display and manufacturing method thereof | |
| KR100759963B1 (en) | Liquid crystal display device and thin film transistor substrate manufacturing method thereof | |
| KR100910566B1 (en) | Method of manufacturing thin film transistor array panel and mask therefor | |
| KR100816334B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100806893B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100870009B1 (en) | Contact portion of wiring, manufacturing method thereof, and thin film transistor array substrate including same and manufacturing method thereof | |
| KR100720096B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100796790B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100783699B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
| KR100623976B1 (en) | Thin film transistor substrate for reflective liquid crystal display device and manufacturing method thereof | |
| KR100729776B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100992123B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100878263B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof |
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | Patent event code:PA01091R01D Comment text:Patent Application Patent event date:20010419 | |
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination | Patent event code:PA02012R01D Patent event date:20060403 Comment text:Request for Examination of Application Patent event code:PA02011R01I Patent event date:20010419 Comment text:Patent Application | |
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection | Comment text:Notification of reason for refusal Patent event date:20070614 Patent event code:PE09021S01D | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | Patent event code:PE07011S01D Comment text:Decision to Grant Registration Patent event date:20071018 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | Comment text:Registration of Establishment Patent event date:20071113 Patent event code:PR07011E01D | |
| PR1002 | Payment of registration fee | Payment date:20071114 End annual number:3 Start annual number:1 | |
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee | Payment date:20101014 Start annual number:4 End annual number:4 | |
| PR1001 | Payment of annual fee | Payment date:20111017 Start annual number:5 End annual number:5 | |
| FPAY | Annual fee payment | Payment date:20121015 Year of fee payment:6 | |
| PR1001 | Payment of annual fee | Payment date:20121015 Start annual number:6 End annual number:6 | |
| FPAY | Annual fee payment | Payment date:20131031 Year of fee payment:7 | |
| PR1001 | Payment of annual fee | Payment date:20131031 Start annual number:7 End annual number:7 | |
| FPAY | Annual fee payment | Payment date:20141030 Year of fee payment:8 | |
| PR1001 | Payment of annual fee | Payment date:20141030 Start annual number:8 End annual number:8 | |
| FPAY | Annual fee payment | Payment date:20151030 Year of fee payment:9 | |
| PR1001 | Payment of annual fee | Payment date:20151030 Start annual number:9 End annual number:9 | |
| FPAY | Annual fee payment | Payment date:20171101 Year of fee payment:11 | |
| PR1001 | Payment of annual fee | Payment date:20171101 Start annual number:11 End annual number:11 | |
| FPAY | Annual fee payment | Payment date:20181101 Year of fee payment:12 | |
| PR1001 | Payment of annual fee | Payment date:20181101 Start annual number:12 End annual number:12 | |
| FPAY | Annual fee payment | Payment date:20191028 Year of fee payment:13 | |
| PR1001 | Payment of annual fee | Payment date:20191028 Start annual number:13 End annual number:13 | |
| PR1001 | Payment of annual fee | Payment date:20201102 Start annual number:14 End annual number:14 | |
| PC1801 | Expiration of term | Termination date:20211019 Termination category:Expiration of duration |