KR100768727B1 - Method for selectively forming HSS-Si in the trench inner wall only - Google Patents
Method for selectively forming HSS-Si in the trench inner wall onlyDownload PDFInfo
- Publication number
- KR100768727B1 KR100768727B1KR1020010001774AKR20010001774AKR100768727B1KR 100768727 B1KR100768727 B1KR 100768727B1KR 1020010001774 AKR1020010001774 AKR 1020010001774AKR 20010001774 AKR20010001774 AKR 20010001774AKR 100768727 B1KR100768727 B1KR 100768727B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- hsg
- susceptor
- substrate
- heater
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Translated fromKoreanDescription
Translated fromKorean도 1은 본 발명에 따른 HSG-Si 형성방법에 사용되는 HSG-Si 형성장치를 설명하기 위한 개략도;1 is a schematic view for explaining the HSG-Si forming apparatus used in the HSG-Si forming method according to the present invention;
도 2는 도 1의 서셉터(120) 상에 수평 안착되어지는 기판(10) 표면에 형성된 딥 트렌치(deep trench)를 개략적으로 나타낸 도면;FIG. 2 schematically illustrates a deep trench formed in a surface of a
도 3a 및 도 3b는 벨자히터(130a)의 온도에 따른 영향을 보기 위하여 HSG-Si을 형성한 후에 트렌치를 관찰한 주사전자현미경(SEM) 사진들이다.
3A and 3B are scanning electron microscope (SEM) images of trenches after HSG-Si is formed to see the effect of the temperature of the Belza
< 도면의 주요 부분에 대한 참조번호의 설명 ><Description of Reference Numbers for Main Parts of Drawings>
10: 기판 20: 비정질 실리콘막10: substrate 20: amorphous silicon film
30: 질화막 110: 챔버30: nitride film 110: chamber
110a: 하부챔버 110b: 석영돔110a:
120: 서셉터 130: 벨자120: susceptor 130: Belza
130a: 벨자히터 150: 인젝터
130a: Belza heater 150: injector
본 발명은 HSG-Si(hemispherical grained Si) 형성방법에 관한 것으로서, 특히 트렌치 내벽에만 선택적으로 HSG-Si을 형성시키는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming HSG-Si (hemispherical grained Si), and more particularly to a method of selectively forming HSG-Si only in trench inner walls.
반도체 메모리 소자의 셀 정전용량을 증대시키기 위하여, 국부적으로 면적을 증가시킨 요철형 하부전극의 제조방법에 대하여 많은 연구가 진행되어 왔다. 이러한 요철형 하부전극 제조방법 중에서 대표적인 것이 하부전극의 표면에 요철이 생기도록 HSG-Si을 형성하는 방법이다.In order to increase the cell capacitance of a semiconductor memory device, many studies have been conducted on a method of manufacturing an uneven lower electrode having a locally increased area. A typical method of manufacturing the uneven lower electrode is a method of forming HSG-Si so that unevenness occurs on the surface of the lower electrode.
HSG-Si을 형성하는 방법으로는 (1) 비정질 실리콘에서 다결정 실리콘으로 상 변태하는 온도에서 실리콘을 화학기상증착하는 방법, (2) 자연산화막이 없는 비정질 실리콘을 고진공에서 어닐링(annealing)하는 방법, (3) SiH4 나 Si2H6 등이 기체를 이용한 화학기상증착방법으로 HSG-Si 종자(seed)를 형성한 후에 이를 성장시키는 방법, (4) SiH4나 Si2H6 분자를 빔(beam) 형태로 비정질 실리콘에 조사(irradiation)하여 HSG-Si 종자를 형성한 후에 이를 성장시키는 방법 등이 있다Formation of HSG-Si includes (1) chemical vapor deposition of silicon at a temperature of phase transformation from amorphous silicon to polycrystalline silicon, (2) annealing of amorphous silicon without a natural oxide film at high vacuum, (3) SiH4 or Si2 H6 is a method of chemical vapor deposition using a gas to form HSG-Si seed (seed) and then grow it, (4) SiH4 or Si2 H6 molecules beam ( Irradiation of amorphous silicon in a beam form to form HSG-Si seeds and then grow them.
트렌치형 커패시터의 경우에는 트렌치 내에만 선택적으로 요철형 하부전극을 형성시켜야 한다. 트렌치 외부 표면에도 요철형 하부전극이 생기게 되면, 이웃하는 다른 하부전극과 단락(short)이 될 수 있기 때문이다. 따라서, 트렌치 내에만 선택 적으로 하부전극을 형성시키지 못하면, 이러한 단락을 피하기 위해 트렌치 외부 표면의 하부전극을 식각해서 제거해야 하는 번거로움이 있고, 또한 이러한 식각이 제대로 되지 않을 경우에 대한 공정부담이 뒤따르게 된다.In the case of a trench capacitor, an uneven lower electrode should be selectively formed only in the trench. This is because if the bottom surface of the trench is formed on the outer surface of the trench, it may be shorted with another neighboring bottom electrode. Therefore, if the lower electrode is not selectively formed only in the trench, it is cumbersome to etch and remove the lower electrode on the outer surface of the trench to avoid such a short circuit, and the process burden for the case where the etching is not performed properly. Will follow.
HSG-Si은 기판이 여러장 장입되는 배치형 챔버(batch type chamber) 또는 기판이 한장씩 장입되는 매엽식 챔버(single wafer type chamber)에서 형성할 수 있다. 여기서, 배치형 챔버는 주로 챔버 전체를 가열하는 온벽형(warm wall type)이기 때문에, 기체가 이미 어느 정도 활성화된 상태로 기판에 도달하게 되어 박막의 단차 피복성(step coverage) 및 균일도(uniformity)가 우수하게 된다.The HSG-Si may be formed in a batch type chamber in which several substrates are loaded or in a single wafer type chamber in which substrates are loaded one by one. Here, since the batch chamber is mainly a warm wall type that heats the entire chamber, the gas reaches the substrate with the gas already activated to some extent, so that the step coverage and the uniformity of the thin film are reduced. Becomes excellent.
그러나, 챔버가 크기 때문에 고진공(high vacuum)을 유지하기가 어렵고, 기판 장입시간이 많이 소요되므로 자연산화막이 형성될 가능성이 커지게 된다. 산화막 상에는 HSG-Si이 잘 성장하지 못하기 때문에 배치형 챔버를 이용하여 HSG-Si을 형성하는 것은 이러한 측면에서 바람직하지 못하다.However, since the chamber is large, it is difficult to maintain a high vacuum, and since the substrate loading time is long, the possibility of forming a natural oxide film is increased. Since HSG-Si does not grow well on the oxide film, forming HSG-Si using a batch chamber is not preferable in this respect.
자연산화막을 제거하기 위하여 HSG-Si을 성장시키기 전에 HF 등을 이용하여 기판을 습식세정을 하는데, 습식세정 후에도 오랜시간, 예컨대 약30분 이상 대기중에 방치되면 다시 상기와 같은 현상이 발생하므로 습식세정후에 지체시간을 두지 말고 바로 HSG-Si을 성장시켜야 하는 부담이 있다. 이러한 여러 이유로, 배치형 챔버를 이용할 경우에는 HSG-Si이 꽈리 모양이 아니라 그 보다 완만한 얕은 동산 모양을 하게 된다.In order to remove the natural oxide film, the substrate is wet-washed using HF, etc. before growing the HSG-Si. When the wet-cleaned substrate is left in the air for a long time, for example, about 30 minutes or more, the above phenomenon occurs again. There is a burden to grow HSG-Si immediately without delay. For these reasons, when using a batch chamber, the HSG-Si is not shallow but rather shallower.
따라서, 배치형 보다는 매엽식 챔버를 사용하여 HSG-Si을 형성하는 것이 바람직하다. 매엽식 챔버은 기체의 유입방식에 따라 샤워헤드 방식(showerhead type) 과 인젝터 방식(injector type)으로 구분할 수 있다.Therefore, it is preferable to form the HSG-Si using a sheet type chamber rather than a batch type. The sheet type chamber may be classified into a showerhead type and an injector type according to a gas inflow method.
상술한 HSG-Si 형성방법 중에서 첫번째 방법과 세번째 방법의 경우에는 실리콘 소스기체를 챔버 내로 유입시켜야 하는데, 샤워헤드 방식의 경우에는 기판 바로 수mm 위에서 기판 쪽으로 기체가 분사되기 때문에 기체가 제대로 활성화되지 않아 단차도포성이 나쁘다는 단점이 있다.
In the first and third methods of HSG-Si forming method described above, the silicon source gas should be introduced into the chamber. In the case of the showerhead method, the gas is not activated properly because the gas is injected onto the substrate just a few mm above the substrate. There is a disadvantage that the step coverage is bad.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 배치형이 아닌 매엽식 챔버를 이용하여 HSG-Si을 형성하되, 트렌치형 요철형 하부전극을 제조함에 있어서 트렌치 내벽에만 선택적으로 균일하게 HSG-Si이 형성되도록 할 수 있는 HSG-Si 형성방법을 제공하는 데 있다.
Accordingly, the technical problem to be achieved by the present invention is to form HSG-Si using a single chamber instead of a batch type, but in the manufacture of the trench type uneven bottom electrode, HSG-Si is selectively uniformly formed only on the inner wall of the trench. It is to provide a method of forming HSG-Si that can be.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 HSG-Si 형성방법은, 상부가 석영돔으로 이루어지는 매엽식 챔버와, 상기 석영돔을 덮도록 설치되는 벨자와, 상기 챔버 내에 설치되는 서셉터와, 상기 서셉터를 가열하기 위하여 상기 서셉터에 설치되는 서셉터 히터와, 상기 챔버 내부를 가열하기 위하여 상기 벨자에 설치되는 벨자히터를 포함하여 이루어지는 HSG-Si 형성장치를 마련하는 단계; 그 표면에는 트렌치가 형성되며, 상기 트렌치의 내벽에는 비정질 실리콘층이 형성된 기판을 상기 서셉터 상에 수평안착시키는 단계; 및 상기 트렌치 내부보다는 상기 트렌치 외 부 표면의 온도가 더 낮도록 상기 서셉터 히터 및 상기 벨자 히터로 상기 기판을 가열하여 상기 트렌치 내벽에만 선택적으로 HSG-Si을 성장시키는 단계를 포함하는 것을 특징으로 한다.HSG-Si forming method according to the present invention for achieving the above technical problem, a sheet-type chamber consisting of a quartz dome upper portion, a bell jar is installed to cover the quartz dome, a susceptor is installed in the chamber, and Providing an HSG-Si forming apparatus comprising a susceptor heater installed in the susceptor to heat a susceptor, and a bellza heater installed in the bellza to heat the inside of the chamber; Forming a substrate on the susceptor, the trench having a trench formed on a surface thereof, and an amorphous silicon layer formed on an inner wall of the trench; And selectively growing only the inner wall of the trench by heating the substrate with the susceptor heater and the Belza heater so that the temperature of the outer surface of the trench is lower than that of the trench. .
여기서, 상기 트렌치 내부의 온도는 600~630℃이고, 상기 트렌치 외부 표면의 온도는 580~600℃ 인 것이 바람직하다. 상기 서셉터 히터의 온도는 600~650℃이고, 상기 벨자히터의 온도는 25~300℃ 일 수가 있다.Here, the temperature inside the trench is 600 ~ 630 ℃, the temperature of the outer surface of the trench is preferably 580 ~ 600 ℃. The temperature of the susceptor heater is 600 ~ 650 ℃, the temperature of the bell heater may be 25 ~ 300 ℃.
상기 트렌치의 종횡비는 1: 40 ~ 1: 60일 수가 있으며, 상기 트렌치의 외부표면에는 질화막이 형성되어 있을 수 있다.An aspect ratio of the trench may be 1:40 to 1:60, and a nitride film may be formed on an outer surface of the trench.
상기 HSG-Si 형성장치의 챔버에는 인젝터가 더 설치되고, 상기 인젝터로 실리콘 소스기체가 공급될 수 있다. 이 때, 상기 실리콘 소스기체가 아래에서 윗방향으로 분사되도록 상기 인젝터를 설치하는 것이 바람직하다.
An injector may be further installed in the chamber of the HSG-Si forming apparatus, and a silicon source gas may be supplied to the injector. At this time, it is preferable to install the injector so that the silicon source gas is injected from below.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
도 1은 본 발명에 따른 HSG-Si 형성방법에 사용되는 HSG-Si 형성장치를 설명하기 위한 개략도이다. 본 발명은 종래의 샤워헤드형 매엽식 챔버의 단점을 보완하기 위하여, 인젝터 방식이면서 온벽형(warm wall type)인 매엽식 챔버를 사용한다.1 is a schematic diagram illustrating an HSG-Si forming apparatus used in the HSG-Si forming method according to the present invention. The present invention uses an injector type warm wall type single leaf type chamber to compensate for the shortcomings of the conventional showerhead type single leaf type chamber.
도 1을 참조하면, 챔버(100)는 매엽식이며, 하부챔버(110a)와 그 상부를 구성하는 석영돔(110b)으로 이루어진다. 석영돔(110b)의 외측에는 석영돔(110b)을 덮는 벨자(130)가 설치되는데, 벨자(130)에는 벨자히터(130a)가 설치된다. 벨자히터(130a)는 석영돔(110b)을 완전히 둘러싸도록 설치되는 것이 바람직하다. 벨자히터(130a)를 통하여 나오는 복사열은 석영돔(110b)을 투과하여 챔버(100) 내부를 가열한다.Referring to FIG. 1, the chamber 100 is a single leaf type, and includes a
챔버(100) 내에는 서셉터(120)가 설치되어 있으며, 서셉터(120)에는 서셉터 히터(미도시)가 설치된다. 서셉터 히터에 의해 서셉터(120)가 가열되고 이로 인해 서셉터(120) 상에 수평 안착되는 기판이 가열되게 된다.The
상술한 HSG-Si 형성방법 중에서 두번째 방법 즉, 비정질 실리콘을 어닐링하여 HSG-Si을 형성하는 방법의 경우에는 인젝터(150)가 필요없지만, 첫번째와 세번째 방법 즉, 실리콘을 화학증착하는 경우에는 실리콘 소스기체, 예컨대 SiH4 나 Si2H6기체를 챔버(100) 내부로 주입하기 위한 인젝터(150)가 설치되어야 한다.In the HSG-Si forming method described above, the second method, that is, the method of annealing amorphous silicon to form HSG-Si, the
인젝터(150)를 통하여 주입된 기체는 석영돔(110b) 벽에 부딪혀 챔버(100) 내에 골고루 분포되도록 아래에서 윗방향으로 기체를 분사하도록 설치되는 것이 바람직하다. 골고루 분산되는 과정에서 벨자 히터(130a)에 의해 가열되므로 기판에 닿기 전에 이미 기체들이 어느 정도 활성화되게 된다.The gas injected through the
도 2는 도 1의 서셉터(120) 상에 수평 안착되어지는 기판(10) 표면에 형성된 딥 트렌치(deep trench)를 개략적으로 나타낸 것이다. 트렌치 외부 표면에는 트렌치 형성시에 식각방지막 역할을 하는 질화막(30)이 형성되어 있으며, 트렌치 내벽 표면에는 비정질 실리콘막(20)이 형성되어 있다.FIG. 2 schematically illustrates a deep trench formed on the surface of the
트렌치형 커패시터의 경우에 트렌치가 깊을수록 정전용량이 증가하게 되는 데, 종횡비(A/R)가 40 ~ 60이 되는 경우에는 트렌치 내에만 선택적으로 균일하게 HSG-Si을 형성시키는 것은 매우 어렵다. 본 발명은 HSG-Si의 선택적 형성을 위해 트렌치의 외부 표면이 트렌치 내부보다 낮은 온도를 갖도록 하였다.In the case of the trench capacitor, the deeper the trench, the higher the capacitance. When the aspect ratio (A / R) is 40 to 60, it is very difficult to selectively and uniformly form HSG-Si only in the trench. The present invention allows the outer surface of the trench to have a lower temperature than the inside of the trench for the selective formation of HSG-Si.
트렌치의 내벽에만 선택적으로 HSG-Si을 성장시키려면, 트렌치 내부의 온도는 600~630℃ 가 되어야 하고, 트렌치 외부 표면의 온도는 그 이하이어야 한다. 예컨대 트렌치 외부 표면의 온도는 580~600℃ 정도가 되면 된다. 본 발명은 이러한 온도분포를 갖도록 하기 위해 서셉터 히터보다는 벨자 히터(130a)의 온도를 더 낮게 하였다. 서셉터 히터의 온도는 600~650℃이면 바람직하고, 벨자히터(130a)의 온도는 25~300℃이면 바람직하다.To selectively grow HSG-Si only on the inner wall of the trench, the temperature inside the trench must be between 600 and 630 ° C and the temperature on the outer surface of the trench should be below. For example, the temperature of the trench outer surface may be about 580 to 600 ° C. The present invention lowers the temperature of the Belza
도 3a 및 도 3b는 벨자히터(130a)의 온도에 따른 영향을 보기 위하여, 서셉터 히터를 600℃로 하고, 인젝터(150)를 통하여는 Si2H6을 주입하여, HSG-Si을 형성한 후에 트렌치를 관찰한 주사전자현미경(SEM) 사진들으로서, 도 3a는 벨자히터(130a)를 380℃로 한 경우이고, 도 3b는 벨자히터를 280℃로 한 경우이다. 이때의 트렌치의 폭은 약 1700Å이었고, 깊이는 약 7㎛이었다.3A and 3B illustrate that the susceptor heater is 600 ° C. and the Si2 H6 is injected through the
도 3a 및 도 3b를 참조하면, 벨자히터(130a)의 온도가 380℃인 경우에는 트렌치 외부 표면에도 HSG-Si가 형성된 반면, 벨자히터(130a)가 280℃로써 낮은 경우에는 트렌치 외부 표면에 HSG-Si가 형성되지 않았음을 볼 수 있다.3A and 3B, when the temperature of the
상술한 바와 같은 본 발명에 따른 HSG-Si 형성방법에 의하면, 매엽식 HSG-Si 형성장치를 이용하여 트렌치 내부보다는 트렌치 외부 표면의 온도를 더 낮게 함으로써 트렌치 내벽에만 선택적으로 HSG-Si을 성장시킬 수 있게 된다. 따라서, 본 발명에 의하면 높은 셀 정전용량을 확보할 수 있게 된다.According to the HSG-Si forming method according to the present invention as described above, by using a sheet-type HSG-Si forming apparatus to lower the temperature of the trench outer surface than the inside of the trench can selectively grow HSG-Si only in the trench inner wall. Will be. Therefore, according to the present invention, a high cell capacitance can be ensured.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
Claims (7)
Translated fromKoreanPriority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010001774AKR100768727B1 (en) | 2001-01-12 | 2001-01-12 | Method for selectively forming HSS-Si in the trench inner wall only |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010001774AKR100768727B1 (en) | 2001-01-12 | 2001-01-12 | Method for selectively forming HSS-Si in the trench inner wall only |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020060795A KR20020060795A (en) | 2002-07-19 |
| KR100768727B1true KR100768727B1 (en) | 2007-10-19 |
Family
ID=27691497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010001774AExpired - Fee RelatedKR100768727B1 (en) | 2001-01-12 | 2001-01-12 | Method for selectively forming HSS-Si in the trench inner wall only |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100768727B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304273A (en)* | 1991-06-21 | 1993-11-16 | Nec Corp | Manufacture of semiconductor device |
| KR980006231A (en)* | 1996-06-28 | 1998-03-30 | 김광호 | HSG (hemispherical grain) polysilicon film forming method and apparatus therefor |
| KR19980041242A (en)* | 1996-11-30 | 1998-08-17 | 김광호 | Warm well type reaction chamber and capacitor manufacturing method using same |
| KR19990039111A (en)* | 1997-11-10 | 1999-06-05 | 윤종용 | Capacitor Formation Method Using Hemispherical Grain Silicon Layer by Selective Deposition Process |
| KR20000067215A (en)* | 1999-04-26 | 2000-11-15 | 윤종용 | Method for forming hemispherical grain |
- 2001
- 2001-01-12KRKR1020010001774Apatent/KR100768727B1/ennot_activeExpired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304273A (en)* | 1991-06-21 | 1993-11-16 | Nec Corp | Manufacture of semiconductor device |
| KR980006231A (en)* | 1996-06-28 | 1998-03-30 | 김광호 | HSG (hemispherical grain) polysilicon film forming method and apparatus therefor |
| KR19980041242A (en)* | 1996-11-30 | 1998-08-17 | 김광호 | Warm well type reaction chamber and capacitor manufacturing method using same |
| KR19990039111A (en)* | 1997-11-10 | 1999-06-05 | 윤종용 | Capacitor Formation Method Using Hemispherical Grain Silicon Layer by Selective Deposition Process |
| KR20000067215A (en)* | 1999-04-26 | 2000-11-15 | 윤종용 | Method for forming hemispherical grain |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020060795A (en) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240301584A1 (en) | Method and apparatus for precleaning a substrate surface prior to epitaxial growth | |
| KR102612989B1 (en) | High etch selectivity amorphous carbon film | |
| JP6554438B2 (en) | Method and apparatus for forming silicon film | |
| US7109097B2 (en) | Process sequence for doped silicon fill of deep trenches | |
| KR20200104923A (en) | Processing methods for silicon nitride thin films | |
| US20080283086A1 (en) | Substrate processing apparatus and cleaning method therefor | |
| JPH0719777B2 (en) | Method for manufacturing semiconductor device | |
| KR101234706B1 (en) | Substrate processing apparatus and substrate processing method using the same | |
| US6664202B2 (en) | Mixed frequency high temperature nitride CVD process | |
| JP2001102367A (en) | Coating removal using a remote plasma source | |
| KR100768727B1 (en) | Method for selectively forming HSS-Si in the trench inner wall only | |
| US6147011A (en) | Methods of forming dielectric layers and methods of forming capacitors | |
| KR100348833B1 (en) | A manufacturing process for a semiconductor device | |
| KR100440501B1 (en) | Method for forming a gate oxide layer of a semiconductor device | |
| KR102072044B1 (en) | Substrate processing apparatus | |
| JP2004165533A (en) | Method for manufacturing semiconductor device | |
| KR20020058594A (en) | Method for forming thin film of semiconductor device | |
| KR101239108B1 (en) | Method for manufacturing polysilicon and method for manufactruing thin film transistor having the same | |
| KR100729996B1 (en) | Outgassing prevention device of board | |
| JPH11163274A (en) | Method of forming capacitor using hemispherical grain silicon layer by selective deposition process | |
| KR100296652B1 (en) | Method for manufacturing semiconductor device | |
| TW202300243A (en) | Substrate processing method and substrate processing apparatus | |
| JP2000256858A (en) | Plasma chemical vapor phase growth device | |
| KR20030064489A (en) | Plasma enhanced chemical vapor deposition apparatus | |
| JPH0555156A (en) | Method of doping arsenic into silicon semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | St.27 status event code:A-0-1-A10-A12-nap-PA0109 | |
| PN2301 | Change of applicant | St.27 status event code:A-3-3-R10-R13-asn-PN2301 St.27 status event code:A-3-3-R10-R11-asn-PN2301 | |
| PG1501 | Laying open of application | St.27 status event code:A-1-1-Q10-Q12-nap-PG1501 | |
| PN2301 | Change of applicant | St.27 status event code:A-3-3-R10-R13-asn-PN2301 St.27 status event code:A-3-3-R10-R11-asn-PN2301 | |
| A201 | Request for examination | ||
| PA0201 | Request for examination | St.27 status event code:A-1-2-D10-D11-exm-PA0201 | |
| D13-X000 | Search requested | St.27 status event code:A-1-2-D10-D13-srh-X000 | |
| D14-X000 | Search report completed | St.27 status event code:A-1-2-D10-D14-srh-X000 | |
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection | St.27 status event code:A-1-2-D10-D21-exm-PE0902 | |
| E13-X000 | Pre-grant limitation requested | St.27 status event code:A-2-3-E10-E13-lim-X000 | |
| P11-X000 | Amendment of application requested | St.27 status event code:A-2-2-P10-P11-nap-X000 | |
| P13-X000 | Application amended | St.27 status event code:A-2-2-P10-P13-nap-X000 | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | St.27 status event code:A-1-2-D10-D22-exm-PE0701 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | St.27 status event code:A-2-4-F10-F11-exm-PR0701 | |
| PR1002 | Payment of registration fee | St.27 status event code:A-2-2-U10-U11-oth-PR1002 Fee payment year number:1 | |
| PG1601 | Publication of registration | St.27 status event code:A-4-4-Q10-Q13-nap-PG1601 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:4 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:5 | |
| FPAY | Annual fee payment | Payment date:20121011 Year of fee payment:6 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:6 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| FPAY | Annual fee payment | Payment date:20131001 Year of fee payment:7 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:7 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:8 | |
| FPAY | Annual fee payment | Payment date:20150903 Year of fee payment:9 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:9 | |
| FPAY | Annual fee payment | Payment date:20160927 Year of fee payment:10 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:10 | |
| FPAY | Annual fee payment | Payment date:20171011 Year of fee payment:11 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:11 | |
| FPAY | Annual fee payment | Payment date:20181001 Year of fee payment:12 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:12 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| FPAY | Annual fee payment | Payment date:20191001 Year of fee payment:13 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:13 | |
| PC1903 | Unpaid annual fee | St.27 status event code:A-4-4-U10-U13-oth-PC1903 Not in force date:20201016 Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE | |
| PC1903 | Unpaid annual fee | St.27 status event code:N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date:20201016 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 |