Movatterモバイル変換


[0]ホーム

URL:


KR100672909B1 - Sls 방법에 의한 처리중 및 처리후의 실리콘 박막의표면 평탄화 - Google Patents

Sls 방법에 의한 처리중 및 처리후의 실리콘 박막의표면 평탄화
Download PDF

Info

Publication number
KR100672909B1
KR100672909B1KR1020017014881AKR20017014881AKR100672909B1KR 100672909 B1KR100672909 B1KR 100672909B1KR 1020017014881 AKR1020017014881 AKR 1020017014881AKR 20017014881 AKR20017014881 AKR 20017014881AKR 100672909 B1KR100672909 B1KR 100672909B1
Authority
KR
South Korea
Prior art keywords
thin film
polycrystalline
laser pulse
single crystal
energy density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020017014881A
Other languages
English (en)
Other versions
KR20020002466A (ko
Inventor
임제임스에스.
스포실리로버트에스.
크라우더마크에이.
Original Assignee
더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕filedCritical더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20020002466ApublicationCriticalpatent/KR20020002466A/ko
Application grantedgrantedCritical
Publication of KR100672909B1publicationCriticalpatent/KR100672909B1/ko
Anticipated expirationlegal-statusCritical
Expired - Fee Relatedlegal-statusCriticalCurrent

Links

Images

Classifications

Landscapes

Abstract

SLS 공정에 의하여 생산된 다결정 또는 단결정 박막의 표면 거칠기를 감소시키기 위한 시스템 및 방법을 제시한다. 한 실시예에서, 시스템은 소정의 에너지 밀도를 지닌 다수의 엑시머 레이저 펄스를 생성하는 엑시머 레이저(110), 엑시머 레이저 펄스의 에너지 밀도를 제어 변조하여 그 에너지 밀도가 완전히 용융된 박막에 필요한 수준 이하가 되도록 하는 에너지 밀도 변조기(120), 소정판에 변조된 레이저 펄스를 균질화하기 위한 빔 균질화기(144), 레이저 펄스에 대응하는 다결정 또는 단결정 박막의 부분을 부분적으로 용융시키기 위해, 균질화한 펄스를 수신하는 샘플 스테이지(170), 레이저 펄스에 대하여 샘플 스테이지(170)의 상대적인 부분을 제어 이동하기 위한 이동 수단, 및 엑시머 펄스 생성과 에너지 밀도 변조를 샘플 스테이지의 상대 위치(170)와 조화시키는 컴퓨터(110)를 포함한다. 따라서 레이저 펄스에 대하여 샘플 스테이지(170)의 순차 이동에 의하여 다결정 또는 단결정 박막을 처리한다.
비결정질, 박막, 엑시머 레이저, 평탄화, 실리콘

Description

SLS 방법에 의한 처리중 및 처리후의 실리콘 박막의 표면 평탄화 {SURFACE PLANARIZATION OF THIN SILICON FILMS DURING AND AFTER PROCESSING BY THE SEQUENTIAL LATERAL SOLIDIFICATION METHOD}
본 발명은 반도체 처리 기술에 관한 것으로, 보다 상세하게는 저온에서 실시할 수 있는 반도체 처리에 관한 것이다.
미국 정부는 본 발명에 대하여 미국방위고등연구계획국의 부여 번호 제 N66001-98-1-8913호에 따라 특정 권리를 가진다.
반도체 처리 분야에서 비결정질 실리콘 박막을 다결정질 박막으로 변환하기 위하여 레이저를 사용한 다양한 시도가 이루어져 왔다. 종래의 엑시머 레이저 어닐링 기술의 개관은 James Im 등에 의하여 1996년에 발행된 11 MRS Bulletin 39의 "Crystalline Si Films for Integrated Active-Matrix Liquid Crystal Displays(집적 능동 매트릭스 액정 표시 장치용 결정질 Si 막)"에 제시되었다. 엑시머 레이저 어닐링을 실시하는 데 사용되는 시스템에서, 엑시머 레이저빔은 통상적으로 길이가 30cm이고, 폭이 500㎛ 이상인 긴 빔으로 형성된다. 형성된 빔은 비결정질 실리콘 샘플에 주사되어, 샘플의 용융을 용이하게 하고, 샘플의 재고형화시 다결정 실리콘을 형성시킨다.
다결정 또는 단결정 실리콘을 제조하기 위한 종래의 엑시머 레이저 어닐링 기술의 사용은 몇몇 이유에서 문제점이 있다. 첫 번째로, 제조시 생성된 실리콘은 통상적으로 랜덤한 미세 구조의 작은 결정 및/또는 불균일한 입자 크기를 지니므로 저품질 및 불균일 소자를 제조하여 생산성이 떨어진다. 두 번째로, 수용할만한 실시 수준을 얻는데 필요한 처리 기술은 다결정 실리콘 제조시 제조 산출량이 낮게 유지될 것을 요한다. 또한 이러한 처리는 일반적으로 분위기의 제어와 비결정질 실리콘 샘플의 예열을 요하며, 이는 처리 속도를 더욱 느리게 한다. 결국, 제조된 막은 일반적으로 수용할 수 없을 정도의 표면 거칠기를 나타내고, 이는 마이크로 전자 소자의 성능에 문제점이 될 수 있다.
이 분야에서는 높은 산출 속도로 고품질의 다결정 실리콘 및 단결정 실리콘을 생성할 필요가 있다. 또한, 평판 표시 장치 등 고품질 소자의 제조에 사용되는 다결정 및 단결정 실리콘 박막 등의 표면 거칠기를 감소시키는 제조 기술이 필요하다.
본 발명의 목적은 다결정 및 단결정 실리콘 박막 반도체의 표면을 평탄화하는 기술을 제공하는 데 있다.
본 발명의 또다른 목적은 표면 평탄화 기술을 제공하여, SLS(sequential lateral solidification) 공정 동안 제조되는 다결정 및 단결정 실리콘 박막 반도체에 후처리 단계로서 적용할 수 있도록 하는 데 있다.
또한 본 발명의 또다른 목적은 표면 평탄화 기술을 제공하여, SLS 공정시 다 결정 및 단결정 박막 반도체 제조 동안에 처리 단계로서 적용할 수 있도록 하는 데 있다.
또한 본 발명의 또다른 목적은 표시 장치 및 기타 제품을 제조하는 데 유용한 고품질의 반도체 소자 제조 기술을 제공하는 데 있다.
이하의 명세서를 참조하여 명백하게 되는 이러한 목적 및 기타 다른 목적을 달성하기 위하여, 본 발명은 사전에 SLS 공정로 제조된 다결정 또는 단결정 박막의 표면 거칠기를 감소시키기 위한 시스템 및 방법을 제공한다. 한 실시예에서의 시스템은 소정 에너지 밀도의 다수의 엑시머 레이저 펄스를 생성하기 위한 엑시머 레이저, 엑시머 레이저 펄스의 에너지 밀도를 제어 변조하여 그 에너지 밀도를, 박막을 완전히 용융하는 데 필요한 레벨 이하로 하는 에너지 밀도 변조기, 소정 평면에서 변조된 레이저 펄스를 균질화하기 위한 빔 균질화기, 레이저 펄스에 대응하는 다결정 또는 단결정 박막의 부분을 부분적으로 용융시키기 위해, 균질화된 레이저 펄스를 수신하기 위한 샘플 스테이지, 레이저 펄스에 대한 샘플 스테이지의 상대 위치를 제어하여 이동하기 위한 이동 수단, 및 엑시머 펄스 생성 및 에너지 밀도 변조를 샘플 스테이지의 상대 위치와 조화시키기 위한 컴퓨터를 포함한다. 따라서 레이저 펄스에 대한 샘플 스테이지의 순차 이동으로써 다결정 또는 단결정 박막을 처리한다. 엑시머 레이저는 자외선 엑시머 레이저 펄스 생성용의 자외선 엑시머 레이저인 것이 바람직하다.
한 실시예에서, 빔 균질화기는 레이저 펄스를 X 방향 및 Y 방향 모두로 탑햇(tophat) 프로파일을 지닌 레이저 펄스를 형성하도록 동작할 수 있다. 에너지 밀도 변조기는 엑시머 레이저 펄스의 에너지 밀도를 감쇄시켜서, 다결정 또는 단결정 박막의 완전 용융 임계값의 약 25% 내지 75%가 되도록 동작할 수 있다.
이동 단계는 X 이동부 및 Y 이동부를 포함하는 것이 바람직하며, 이들 각각은 컴퓨터와 결합되어 레이저 펄스에 의하여 형성된 경로에 수직인 2개의 직각 방향으로 이동할 수 있게 하고, 샘플을 이러한 컴퓨터의 제어하에 이동가능한 두 방향을 따라서 제어 이동하기 위한 컴퓨터로 제어할 수 있다. 또한 빔 균질화기는 X 방향 및 Y 방향에서 탑햇 프로파일을 지닌 레이저 펄스를 형성하도록 동작할 수 있고, 이동 수단은 다결정 또는 단결정 박막을 레이저 펄스의 방향에 수직인 두 방향으로 이동하여, 순차적으로 균질화된 레이저 펄스가 두 방향으로 다결정 또는 단결정 박막이 약간 겹치는 영역에 입사되도록 동작할 수 있다.
또다른 실시예에서, 본 발명은 비결정질 실리콘 박막 샘플을 표면 거칠기가 감소한 단결정 또는 다결정 실리콘 박막으로 제조하기 위한 시스템 및 방법을 위하여 제공된다. 한 실시예에서, 본 방법은 충분한 두께를 지닌 비결정질 실리콘 박막 샘플상에 단단한 캡(cap)층을 형성하는 과정을 포함하므로, SLS 공정동안 실리콘 박막의 용융 및 재고형화시의 수축 및 팽창에 견딘다. 또한 본 방법은 순차적인 엑시머 레이저 펄스를 생성하는 단계, 순차적인 엑시머 레이저 펄스를 소정 에너지 밀도까지 제어 변조하는 단계, 소정 평면에서 각 변조된 순차적인 레이저 펄스를 균질화하는 단계, 에너지 밀도가 제어된, 균질화된 각각의 순차적인 레이저 펄스의 부분을 마스킹(masking)하여 패턴화된 빔렛(beamlet)의 에너지 밀도가 제어된 순차적인 펄스의 패턴화된 빔렛을 생성하는 단계, 비결정질 실리콘 박막 샘플에 에너지 밀도가 제어된, 순차적인, 패턴화된 빔렛을 조사하여 그 부분을 용융시키는 단계, 패턴화된 빔의 각 에너지 밀도가 제어된 펄스 각각에 대한 샘플을 제어가능하게 순차적으로 이동하여 비결정질 실리콘 박막을 표면 거칠기가 감소된 단결정 또는 다결정 실리콘 박막으로 처리하는 단계, 및 처리된 단결정 또는 다결정 실리콘 박막으로부터 캡층을 제거하는 단계를 포함한다.
본 발명을 이루며, 이에 결부된 첨부 도면은 본 발명의 바람직한 실시예를 예시하고, 본 발명의 개념을 설명하는 데 뒷받침한다.
도 1은 본 발명의 바람직한 공정을 실행하는 데 이로운 SLS 공정 실행용 시스템의 기능도이다.
도 2는 도 1의 SLS 시스템으로 처리한 통상적인 막의 표면 프로파일을 나타낸 도이다.
도 3은 본 발명에 따른 SLS 공정중에 제조된 다결정 또는 단결정 박막 반도체의 표면을 평탄화하기 위한 바람직한 시스템의 기능도이다.
도 4a 및 도 4b는 폭이 좁은 빔을 사용하여 도 3의 시스템에 의하여 처리된 결정화 실리콘막의 예시도이다.
도 5는 폭이 넓은 빔을 사용하여 도 3의 시스템으로 처리한 결정화 실리콘막을 예시도이다.
도 6a , 도 6b 및 도 7은 도 3의 시스템에 의한 처리 전후의 통상적인 막의 표면 프로파일을 나타낸 그래프이다.
도 8은 본 발명의 제2 실시예에 따른 도 1의 시스템으로 처리한 결정화 실리콘막의 단면을 예시한 그래프이다.
도 9는 본 발명의 제2 실시예에 따라 처리한 통상적인 막의 표면 프로파일을 나타낸 그래프이다.
도 10은 본 발명의 제1 실시예에 따라 도 3의 시스템에서 실행한 단계를 예시한 순서도이다.
도 11은 본 발명의 제2 실시예에 따라 도 1의 시스템에서 실행한 단계를 예시한 순서도이다.
본 발명은 다결정 및 단결정 박막 반도체의 표면을 평탄화하기 위한 기술을 제공한다. 바람직한 실시예에서, 표면 평탄화 기술은 SLS 공정 중에 생산된 다결정 및 단결정 박막 반도체에 대한 후처리 단계 또는 SLS 공정에서 다결정 및 단결정 박막 반도체의 제조중 처리 단계로서 적용된다. 따라서, 이러한 기술을 완전히 이해하기 위해서는 먼저 SLS 공정을 이해해야 한다.
SLS 공정은 엑시머 레이저에 의해서 방출된 순차적인 펄스간에 실리콘 샘플의 소규모 전방향 이동을 통해서 대형 입자 실리콘 구조를 생산하기 위한 기술이다. 각 펄스는 샘플에 의해서 흡수되기 때문에 샘플의 소영역은 펄스 세트의 선행 펄스에 의하여 제조된 결정 영역으로 완전 용융되어 재고형화된다.
이 공정을 실행하기 위하여 특히 유리한 SLS 공정 및 장치는, 본 출원과 같이 계류중이며 결부되고, 1999년 9월 3일에 출원된 특허 출원 제09/390,537호인 "Systems and Methods using Sequential Lateral Solidification for Producing Single or Polycrystalline Silicon Thin Films at Low Temperatures(저온에서 단 결정 또는 다결정 실리콘 박막 제조용 SLS 시스템 및 방법)"에 기재되어 있다. 전술한 바는 본 출원과 같이 계류중인 특허 출원에 기재된 특정 기술을 참조하여 기재되었을 뿐만 아니라, 다른 SLS 기술을 본 발명의 실시에 있어서 용이하게 적용할 수 있다는 것을 이해해야 할 것이다.
도 1에 나타낸 바와 같이, 같이 계류중인 본 특허 출원은 엑시머 레이저(110), 레이저빔(111)의 에너지 밀도를 급속 변경하는 에너지 밀도 변조기(120), 빔 감쇄기 및 셔터(130), 광학 기기(140, 141, 142, 143), 빔 균질화기(144), 렌즈 시스템(145, 146, 148), 마스킹 시스템(150), 렌즈 시스템(161, 162, 163), 입사 레이저 펄스(164), 실리콘 박막 샘플(170), 샘플 이동 스테이지(180), 화강암 블록(190), 지지 시스템(191, 192, 193, 194, 195, 196) 및 관리형 컴퓨터(100)를 포함하며, 실리콘 샘플(170)의 X 방향 및 Y 방향 이동은 마스킹 시스템(150)내의 마스크(710)의 이동 또는 컴퓨터(100) 방향하에서 샘플 이동 스테이지(180)의 이동에 의하여 영향을 받을 수 있다.
또한 본 출원과 같이 계류중인 출원에서 기재한 바와 같이, 비결정질 실리콘 박막은 단결정 또는 다결정 실리콘 박막으로 다음과 같이 제조된다. 소정 에너지 밀도의 다수의 엑시머 레이저 펄스를 생성하는 단계, 엑시머 레이저 펄스의 에너지 밀도를 제어 변조하는 단계, 소정 평면에서 변조된 레이저 펄스를 균질화하는 단계, 균질화한 변조된 레이저 펄스 부분을 패턴화된 빔렛에 마스킹하는 단계, 비결정질 실리콘 박막 샘플에 패턴화된 빔렛을 조사하여 빔렛에 대응하는 부분을 용융하는 단계, 및 패턴화된 빔렛 및 제어 변조에 대하여 샘플을 제어 이동하는 단계를 통하여 제조한다. 따라서 패턴화된 빔렛에 대한 샘플의 순차적인 이동 및 대응하는 순차적인 위치 상에서 에너지 밀도가 제어된 패턴화된 빔렛에 의해 샘플을 조사하여 비결정질 실리콘 박막 샘플을 단결정 또는 다결정 실리콘 박막으로 처리할 수 있다.
단결정 또는 입자가 큰 다결정 실리콘 박막을 제조함에 있어서 SLS 공정이 매우 이롭지만, 제조된 결정은 때때로 결정 성장 과정에 고유한 용융 및 재고형화의 조사 특성으로 인한 표면 거칠기를 나타낸다. 따라서 도 2에 나타낸 바와 같이, 200㎚ 두께의 결정은 결정 길이에 걸쳐 그 높이에 변화를 보인다. 도 2에서, 높이 0은 200㎚ 두께의 결정에서 최적 높이를 나타내고, 높이 175㎚∼225㎚는 결정 높이에서 보통을 나타낸다. 결정 두께가 최적 두께인 200㎚를 넘어 350㎚인 결정 경계의 대형 범프(210)가 주목할만하다.
도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 대하여 기재한다. 도 3은 SLS 처리로써 생산된 다결정 및 단결정 박막 반도체를 평탄화하기 위한 후처리 시스템의 실시예를 나타낸다. 이 시스템은 엑시머 레이저(310), 빔 감쇄기 및 셔터(330), 반사판(330), 망원 렌즈(331, 332), 반사판(333), 빔 균질화기(340), 압축 렌즈(345), 반사판(347), 필드 렌즈(350), 샘플(360), 샘플 이동 스테이지(370), 광학 테이블(380) 및 관리 컴퓨터(100)를 포함한다. 함께 계류중인 특허 출원 제 09/390,537호에서 레이저(310), 감쇄기(320), 망원 렌즈(332, 332), 균질화기(340) 및 샘플 이동 스테이지(370)는 각각 두 직각 방향으로 이동할 수 있는 것이 바람직하다고 기재되어 있다. 테이블(380)은 그 특허 출원에 기재된 것으로 할 수 있고, 통상적인 테이블도 될 수 있다. 균질화한 빔(346)은 X 방향 및 Y 방향 모두 탑햇 프로파일로 형성되는 것이 바람직하고, 빔 에너지 밀도는 샘플(360)을 완전히 용융하는 데 필요한 레벨 이하인 것이 필수적이다.
도 4a 및 도 4b를 참조하여, 샘플(360)을 보다 상세하게 나타낸다. 본 실시예에서의 샘플은 이미 처리되었으므로, 셰브론(chevron) 형상의 결정(365)으로 나타낸 바와 같이 이미 다수의 단결정 영역을 포함한다. 균질화된 빔(346)은 샘플(360)의 일부(361)에 입사되어 부분 용융을 일으키는 것을 나타낸다.
200㎚ 두께의 실리콘 박막에 있어서, 완전 용융 임계값은 대략 600mJ/cm2이다. 따라서 일부(361)에 충분한 부분 용융을 일으키기 위하여, 전체 용융 임계값의 대략 25% 내지 75%의 에너지를 지닌 빔(346)을 사용해야 한다. 빔의 에너지가 보다 높으면, 엑시머 레이저 고유의 에너지 파동은 샘플 영역(361)의 완전 용융을 일으킬 수 있다. 빔의 에너지가 낮으면, 샘플의 일부(361)는 만족할 만할 정도로 평탄화될 만큼 충분히 용융되지 않는다.
도 4b에 나타낸 바와 같이, 샘플(360)은 실리콘 산화물 기재층(400) 및 실리콘층(410)을 포함한다. 본 발명에 따라, 실리콘층(410)의 외부 표면은 도면 부호 420으로 나타낸 깊이까지 용융된다. 재고형화시 거친 표면(430)은 보다 평탄화된 방법으로 재형성된다.
전체 융융 임계값의 약 25% 내지 75%인 에너지를 지닌 단일 균질화 빔펄스는 영역(361)의 부분 용융을 야기할만큼 충분하지만, 다수의 빔펄스는 모든 각 영역에 조사되도록 하는 것이 바람직하다. 각 수반된 빔펄스는 영역(361)의 부분 용융을 일으키고, 재고형화시 보다 평탄화된 표면을 드러낸다. 따라서 영역(361)당 10개의 빔펄스를 사용하면 단일 펄스를 사용할 때보다 부드러운 표면(430)이 제조된다.
도 4a를 다시 참조하면 컴퓨터(300)의 제어하에 샘플 스테이지(370)를 우측으로부터 좌측으로 이동하여 균질화된 빔(346)으로 하여금 샘플(360)상에서 도면 부호 450으로 나타낸 바와 같이 좌측에서 우측으로 샘플(360)을 조사하게 한다. 다음으로 스테이지(370)는 Y 방향으로 나타낸 바와 같이 직각 방향으로 이동하여 새 위치(460)에 샘플을 재정렬하고, 반대 방향으로의 이동을 도면 부호 470과 같이 시작한다. 샘플(360)의 전체 표면을 균질화된 빔(346)으로 주사할 때까지 이러한 공정을 반복한다.
샘플 스테이지가 Y 방향을 따라서 이동되는 경우, 균질화한 빔을 정렬하여 미리 주사된 샘플(360) 영역을 약간 겹치도록 하는 것이 이로울 수 있다. 따라서 영역(361)이 1.2cm ×1.2cm이고, 균질화한 빔의 불규칙성에 의하여 야기되는 에지 효과를 회피할 수 있도록 1.15cm의 Y 방향 이동을 이용할 수 있다. 이와 비슷하게, X 방향 이동과 약간 겹치게 하여 효과를 주는 것이 유리하다.
전술한 바는 탑햇 프로파일 정사각형 균질화 빔에 관하여 기재되었지만, 기타 모양의 빔을 사용할 수 있다. 따라서 도 5에 나타낸 바와 같이, X 방향 이동이 필요하지 않도록 폭이 충분히 넓은 균질화된 빔(500)을, 이동 스테이지(360)의 이동 필요 절감에 따른 이득과 함께 사용할 수 있고, 출력이 현저히 커진다. 이와 유사하게, X 방향 이동간에 보다 중첩이 커지도록 하면, X 방향으로 가우시안(Gaussian) 프로파일로 형성된 빔을 사용할 수 있다.
도 6a, 도 6b 및 도 7에 나타낸 바와 같이, 도 3 내지 4a를 참조하여 기재한 공정 결과에 대하여 설명한다. SLS 공정에 따라 제조된 샘플(360)의 프로파일을 도 6a에 나타낸다. 샘플은 최적 높이 200㎚에서 ±25㎚의 표면 불규칙성을 나타낸다.
도 6b에 나타낸 바와 같이, 본 발명에 따른 단일 레이저 펄스에 의한 후처리 후, 이러한 표면 불규칙성은 현저히 감소된다. 이러한 결과를 또한 도 7에 예시하며, 여기서 본 발명에 따른 후처리로 인하여 표면 거칠기는 100% 이상 감소됨을 나타낸다.
다음으로 도 8을 참조하여 본 발명의 제2 실시예에 대하여 기재한다. 본 실시예에서 실리콘 박막의 표면은 SLS 공정중에 단단한 캡층의 수용을 통하여 평탄하게 유지된다. 따라서 도 8은 실리콘 산화물 기재층(820)상에 증착되고 50㎚∼200㎚ 두께의 비결정질 실리콘층(810)으로 형성된 실리콘 박막 샘플을 나타낸다. 이러한 샘플은 실질적으로 단단한 대략 2㎛ 두께의 두꺼운 제2 실리콘층(820)상에 놓인다. 캡층은 SLS 공정중의 실리콘층의 용융 및 재고형화시 수축 및 팽창에 견디도록 충분히 두꺼워야 한다.
다음으로 캡층(830)이 형성된 샘플은 SLS 공정시 샘플(170) 대신에 사용되고, 이는 앞서 언급한 특허 출원 제09/390,537호에 전부 기재되어 있다. 이러한 공정 후, 캡층(830)은 통상적인 건식 또는 습식 에칭 기술로 샘플로부터 제거된다. 도 9에 나타낸 바와 같이, 도 8을 참조하여 기재한 공정 결과를 설명한다.
도 10을 참조하여 도 1의 SLS 공정 및 도 3에 관하여 실행하는 표면 평탄화 처리 양자 모두를 제어하기 위하여 컴퓨터(300)에 의하여 실행되는 단계를 기술한다. 시스템의 다양한 전자 공업은 컴퓨터(300)에 의하여 도면 부호 1000으로 초기화되어 공정을 개시한다. 다음으로 샘플은 샘플 이동 스테이지상에 적재된다(1005). 이러한 적재가 컴퓨터(300)의 제어하에 수동 또는 로봇으로 실행된다는 것을 주목해야 한다. 다음으로 샘플은 도 1의 장치를 사용하여 SLS 공정에 따라 처리된다(1010). 처리된 샘플은 평탄화를 위하여 놓인다(1015). 필요하면 시스템의 다양한 광학 요소의 초점을 맞춘다(1020). 다음으로 레이저는 본 발명의 지시에 따라 샘플을 부분 용융하는 데 필요한 만큼 바람직한 에너지 레벨 및 평판 속도로 안정화된다(1025). 필요하면, 레이저 펄스의 감쇄는 미세하게 조정된다(1030).
다음으로 샘플의 이동은 샘플의 사전 SLS 공정 영역에 따라 소정 속도 및 소정 방향으로 시작된다(1035). 셔터가 열려서(1040), 샘플을 조사하므로 평탄화 처리가 시작된다.
평탄화가 완료될 때까지(1045, 1050), 샘플 이동 및 조사가 계속되고, 이 때 컴퓨터는 셔터를 닫고 이동을 정지한다(1055, 1060). 샘플상의 다른 영역이 평탄화를 위하여 지정되면, 샘플은 재위치하여 공정을 새 영역에 반복한다(1065, 1066). 더 이상의 영역이 평탄화를 위해 지정되지 않으면, 레이저는 차단되고(1070), 하드웨어가 차폐되며(1075), 공정이 완료된다(1080).
다음으로 도 11을 참조하여, 도 1에서 실행되는 표면 평탄화 단계와 함께 결정 성장 공정을 제어하도록 컴퓨터(100)에 의하여 수행되는 단계에 대하여 기재한 다. 도 10은 도 8에 나타낸 바와 같이 상층이 씌워진 샘플을 사용하여 도 1의 시스템에서 실행되는 기초 단계를 예시하는 순서도이다. 산화층은 기재상에 증착된다(1100). 다음으로 실리콘층은 산화 버퍼층상에 증착되고(1110), 상부 산화층은 샘플의 최상층에 증착된다(1120).
다음으로, 샘플은 도 1의 장치를 사용하여 SLS 공정에 따라 처리된다(1030). 처리 후, 예를 들면 희석된 불화 수소산 용액으로 상부 산화물을 제거한다.
본 발명의 주요 부분에 대하여 전술한 바와 같이 설명하였다. 기재된 실시예에 대하여 다양한 변형 및 수정이 가재한 바에 대하여 당업자에게 명백할 것이다. 예를 들면, 희석된 불화 수소산 용액의 사용에 관하여 캡층을 제거하는 것으로 기재하였지만, 캡층은 건식 에칭 등의 종래 기술로써 제거할 수 있다. 따라서 여기서 명백하게 나타내고 기재하지 않았지만, 당업자는 본 발명의 사상 및 범위내에서 다양한 시스템 및 방법을 고안하여 본 발명의 사상을 구현할 수 있다는 것을 이해할 수 있을 것이다.

Claims (21)

KR1020017014881A2000-03-212000-03-21Sls 방법에 의한 처리중 및 처리후의 실리콘 박막의표면 평탄화Expired - Fee RelatedKR100672909B1 (ko)

Applications Claiming Priority (1)

Application NumberPriority DateFiling DateTitle
PCT/US2000/007479WO2001071791A1 (en)2000-03-212000-03-21Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method

Publications (2)

Publication NumberPublication Date
KR20020002466A KR20020002466A (ko)2002-01-09
KR100672909B1true KR100672909B1 (ko)2007-01-22

Family

ID=21741175

Family Applications (1)

Application NumberTitlePriority DateFiling Date
KR1020017014881AExpired - Fee RelatedKR100672909B1 (ko)2000-03-212000-03-21Sls 방법에 의한 처리중 및 처리후의 실리콘 박막의표면 평탄화

Country Status (10)

CountryLink
EP (1)EP1196947A4 (ko)
JP (1)JP4220156B2 (ko)
KR (1)KR100672909B1 (ko)
CN (1)CN1186802C (ko)
AU (1)AU2000240180A1 (ko)
CA (1)CA2374498A1 (ko)
HK (1)HK1046469A1 (ko)
MX (1)MXPA01011852A (ko)
TW (1)TW499717B (ko)
WO (1)WO2001071791A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US6555449B1 (en)1996-05-282003-04-29Trustees Of Columbia University In The City Of New YorkMethods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
KR100333275B1 (ko)*1999-05-202002-04-24구본준, 론 위라하디락사액정표시장치의 tft 및 그 제조방법
US7135070B2 (en)2002-04-232006-11-14Sharp Laboratories Of America, Inc.Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
US7156916B2 (en)2002-04-232007-01-02Sharp Laboratories Of America, Inc.Monolithic integrated crystal-structure-processed mechanical, and combined mechanical and electrical devices, and methods and systems for making
US7125451B2 (en)2002-04-232006-10-24Sharp Laboratories Of America, Inc.Crystal-structure-processed mechanical devices and methods and systems for making
US7128783B2 (en)2002-04-232006-10-31Sharp Laboratories Of America, Inc.Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
US6860939B2 (en)2002-04-232005-03-01Sharp Laboratories Of America, Inc.Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
WO2004017380A2 (en)2002-08-192004-02-26The Trustees Of Columbia University In The City Of New YorkA single-shot semiconductor processing system and method having various irradiation patterns
KR101131040B1 (ko)*2002-08-192012-03-30더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
TWI359441B (en)2003-09-162012-03-01Univ ColumbiaProcesses and systems for laser crystallization pr
US7364952B2 (en)2003-09-162008-04-29The Trustees Of Columbia University In The City Of New YorkSystems and methods for processing thin films
US7164152B2 (en)2003-09-162007-01-16The Trustees Of Columbia University In The City Of New YorkLaser-irradiated thin films having variable thickness
WO2005029547A2 (en)2003-09-162005-03-31The Trustees Of Columbia University In The City Of New YorkEnhancing the width of polycrystalline grains with mask
US7318866B2 (en)2003-09-162008-01-15The Trustees Of Columbia University In The City Of New YorkSystems and methods for inducing crystallization of thin films using multiple optical paths
WO2005034193A2 (en)2003-09-192005-04-14The Trustees Of Columbia University In The City Ofnew YorkSingle scan irradiation for crystallization of thin films
JP2005129769A (ja)2003-10-242005-05-19Hitachi Ltd半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
JP2007165716A (ja)2005-12-152007-06-28Advanced Lcd Technologies Development Center Co Ltdレーザー結晶化装置及び結晶化方法
JP2009032969A (ja)*2007-07-272009-02-12Sharp Corp半導体薄膜の製造装置、その方法、その方法によって作製された半導体薄膜および半導体素子
TW200942935A (en)2007-09-212009-10-16Univ ColumbiaCollections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
WO2009067687A1 (en)2007-11-212009-05-28The Trustees Of Columbia University In The City Of New YorkSystems and methods for preparation of epitaxially textured thick films
US9646831B2 (en)2009-11-032017-05-09The Trustees Of Columbia University In The City Of New YorkAdvanced excimer laser annealing for thin films
US9087696B2 (en)2009-11-032015-07-21The Trustees Of Columbia University In The City Of New YorkSystems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en)2009-11-242013-05-14The Trustees Of Columbia University In The City Of New YorkSystems and methods for non-periodic pulse sequential lateral solidification
CN103745925A (zh)*2013-11-142014-04-23上海和辉光电有限公司一种平坦化多晶硅薄膜的制造方法
US20160074968A1 (en)*2014-09-112016-03-17Suss Microtec Photonic Systems Inc.Laser etching system including mask reticle for multi-depth etching
TWI577488B (zh)*2014-11-172017-04-11財團法人工業技術研究院表面加工方法
CN104779139A (zh)*2015-03-312015-07-15深超光电(深圳)有限公司半导体薄膜的制造方法及薄膜晶体管的制造方法
CN106298451A (zh)*2016-08-182017-01-04昆山国显光电有限公司激光晶化方法及装置
WO2019146021A1 (ja)*2018-01-242019-08-01ギガフォトン株式会社レーザ加工方法及びレーザ加工システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US5523193A (en)*1988-05-311996-06-04Texas Instruments IncorporatedMethod and apparatus for patterning and imaging member
US5591668A (en)*1994-03-141997-01-07Matsushita Electric Industrial Co., Ltd.Laser annealing method for a semiconductor thin film

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP2569711B2 (ja)*1988-04-071997-01-08株式会社ニコン露光制御装置及び該装置による露光方法
JPH0433327A (ja)*1990-05-301992-02-04Kyocera Corp半導体結晶化膜の形成方法
JP2973492B2 (ja)*1990-08-221999-11-08ソニー株式会社半導体薄膜の結晶化方法
KR100299292B1 (ko)*1993-11-022001-12-01이데이 노부유끼다결정실리콘박막형성방법및그표면처리장치
US5496768A (en)*1993-12-031996-03-05Casio Computer Co., Ltd.Method of manufacturing polycrystalline silicon thin film
JP3326654B2 (ja)*1994-05-022002-09-24ソニー株式会社表示用半導体チップの製造方法
TW297138B (ko)*1995-05-311997-02-01Handotai Energy Kenkyusho Kk
CA2256699C (en)*1996-05-282003-02-25The Trustees Of Columbia University In The City Of New YorkCrystallization processing of semiconductor film regions on a substrate, and devices made therewith
GB9819338D0 (en)*1998-09-041998-10-28Philips Electronics NvLaser crystallisation of thin films
US6573531B1 (en)*1999-09-032003-06-03The Trustees Of Columbia University In The City Of New YorkSystems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
US6368945B1 (en)*2000-03-162002-04-09The Trustees Of Columbia University In The City Of New YorkMethod and system for providing a continuous motion sequential lateral solidification

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US5523193A (en)*1988-05-311996-06-04Texas Instruments IncorporatedMethod and apparatus for patterning and imaging member
US5591668A (en)*1994-03-141997-01-07Matsushita Electric Industrial Co., Ltd.Laser annealing method for a semiconductor thin film

Also Published As

Publication numberPublication date
CN1186802C (zh)2005-01-26
AU2000240180A1 (en)2001-10-03
CN1363117A (zh)2002-08-07
MXPA01011852A (es)2002-05-06
CA2374498A1 (en)2001-09-27
TW499717B (en)2002-08-21
HK1046469A1 (zh)2003-01-10
JP2003528463A (ja)2003-09-24
WO2001071791A1 (en)2001-09-27
EP1196947A1 (en)2002-04-17
JP4220156B2 (ja)2009-02-04
EP1196947A4 (en)2003-08-13
KR20020002466A (ko)2002-01-09

Similar Documents

PublicationPublication DateTitle
KR100672909B1 (ko)Sls 방법에 의한 처리중 및 처리후의 실리콘 박막의표면 평탄화
US7220660B2 (en)Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6368945B1 (en)Method and system for providing a continuous motion sequential lateral solidification
US6555449B1 (en)Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP2007288159A (ja)逐次的横方向結晶化法による処理中及び処理後のシリコンフィルムの表面平坦化法

Legal Events

DateCodeTitleDescription
PA0105International application

St.27 status event code:A-0-1-A10-A15-nap-PA0105

PG1501Laying open of application

St.27 status event code:A-1-1-Q10-Q12-nap-PG1501

A201Request for examination
PA0201Request for examination

St.27 status event code:A-1-2-D10-D11-exm-PA0201

E902Notification of reason for refusal
PE0902Notice of grounds for rejection

St.27 status event code:A-1-2-D10-D21-exm-PE0902

P11-X000Amendment of application requested

St.27 status event code:A-2-2-P10-P11-nap-X000

P13-X000Application amended

St.27 status event code:A-2-2-P10-P13-nap-X000

E701Decision to grant or registration of patent right
PE0701Decision of registration

St.27 status event code:A-1-2-D10-D22-exm-PE0701

GRNTWritten decision to grant
PR0701Registration of establishment

St.27 status event code:A-2-4-F10-F11-exm-PR0701

PR1002Payment of registration fee

St.27 status event code:A-2-2-U10-U12-oth-PR1002

Fee payment year number:1

PG1601Publication of registration

St.27 status event code:A-4-4-Q10-Q13-nap-PG1601

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:4

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:5

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:6

FPAYAnnual fee payment

Payment date:20130108

Year of fee payment:7

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:7

R18-X000Changes to party contact information recorded

St.27 status event code:A-5-5-R10-R18-oth-X000

FPAYAnnual fee payment

Payment date:20140702

Year of fee payment:8

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:8

FPAYAnnual fee payment

Payment date:20150106

Year of fee payment:9

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:9

FPAYAnnual fee payment

Payment date:20160621

Year of fee payment:10

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:10

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:11

LAPSLapse due to unpaid annual fee
PC1903Unpaid annual fee

St.27 status event code:A-4-4-U10-U13-oth-PC1903

Not in force date:20180117

Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903Unpaid annual fee

St.27 status event code:N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date:20180117


[8]ページ先頭

©2009-2025 Movatter.jp