KR100672621B1 - Driving circuit of liquid crystal display device - Google Patents

Abstract

Translated fromKorean

본 발명은 R, G, B 채널별 디코더마다 개별적으로 레퍼런스 전압을 적용하여 채널별 출력 전압을 서로 다르게 함으로써, 색도 조절 및 화이트 밸런스의 조정이 가능한 액정표시장치의 구동회로를 제공하기 위한 것으로, 본 발명 액정표시장치의 구동회로는 입력되는 R, G, B 디지털 데이터를 아날로그 데이터로 변환하여 출력하는 액정표시장치의 구동회로에 있어서, R, G, B 채널별로 레퍼런스 전압을 출력하는 제 1, 제 2, 제 3 레퍼런스 전압 발생부와, 해당 레퍼런스 전압 발생부의 출력 전압을 이용하여 해당 채널별 디지털 데이터에 상응하는 아날로그 전압을 출력하는 디지털/아날로그 컨버터부와, 상기 디지털/아날로그 컨버터부의 출력을 버퍼링하고 제어신호에 의해 일시적으로 데이터 라인으로 출력하는 버퍼부를 포함하여 구성된다.The present invention is to provide a driving circuit of a liquid crystal display device capable of adjusting chromaticity and white balance by varying the output voltage for each channel by applying a reference voltage separately for each decoder for each of the R, G, and B channels. The driving circuit of the liquid crystal display device is a driving circuit of a liquid crystal display device which converts input digital data of R, G, B into analog data, and outputs the reference voltage for each of the R, G, and B channels. 2, a digital / analog converter for outputting an analog voltage corresponding to digital data for each channel by using the third reference voltage generator, the output voltage of the reference voltage generator, and buffering the output of the digital / analog converter; And a buffer unit for temporarily outputting the data line by the control signal.

레퍼런스 전압, DAC Reference Voltage, DAC

Description

Translated fromKorean

액정표시장치의 구동회로{Circuit for driving liquid crystal display device}Circuit for driving liquid crystal display device

도 1은 일반적인 소스 드라이버의 구성도1 is a configuration diagram of a general source driver

도 2는 종래 액정표시장치에 따른 구동회로의 구성도2 is a block diagram of a driving circuit according to a conventional liquid crystal display device.

도 3은 본 발명 액정표시장치의 구동회로의 구성도3 is a configuration diagram of a driving circuit of the liquid crystal display device of the present invention.

도 4는 본 발명의 구동회로에 따른 디지털/아날로그 컨버터의 확대도4 is an enlarged view of a digital / analog converter according to a driving circuit of the present invention;

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

31 : 제 1 레퍼런스 전압 발생부31: first reference voltage generator

33 : 제 1 디지털/아날로그 컨버터부33: first digital / analog converter

35 : 제 2 레퍼런스 전압 발생부35: second reference voltage generator

37 : 제 2 디지털/아날로그 컨버터부37: second digital / analog converter

39 : 제 3 레퍼런스 전압 발생부39: third reference voltage generator

41 : 제 3 디지털/아날로그 컨버터부41: third digital / analog converter

43, 45 : 제 1, 제 2 디코더부 47 : 출력 선택부43, 45: first and second decoder unit 47: output selection unit

49 : 버퍼부49: buffer part

본 발명은 디스플레이 장치에 관한 것으로, 특히 액정표시장치의 구동회로에 관한 것이다.The present invention relates to a display device, and more particularly to a driving circuit of a liquid crystal display device.

디스플레이 장치 중 하나인 씨알티(CRT: Cathode Ray Tube)는 텔레비젼을 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되어 왔으나, CRT자체의 무게나 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수가 없었다.Cathode Ray Tube (CRT), one of the display devices, has been used mainly for monitors such as TVs, measuring devices, and information terminal devices.However, due to the weight and size of the CRT itself, it is necessary to reduce the size and weight of electronic products. Couldn't respond positively.

이러한 CRT를 대체하기 위해 경박,단소화의 장점을 갖고 있는 액정표시장치(Liquid Crystal Display: LCD)가 활발하게 개발되어져 왔고, 최근에는 평판형 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 그 수요가 점차 증가하고 있는 추세에 있다.In order to replace the CRT, Liquid Crystal Display (LCD), which has the advantages of light and thin, has been actively developed, and recently, the liquid crystal display (LCD) has been developed enough to perform a role as a flat panel display device. Demand is on the rise.

통상, 저코스트 및 고성능의 박막 트랜지스터 액정표시소자(TFT-LCD)에서는 스위칭 소자로 비정질 실리콘 박막 트랜지스터를 사용하고 있으며, 현재, 액정표시소자는 VGA(Video Graphic Array; 최대 해상도는 640×480화소)에서 SVGA(800×600), XVGA(1024×768)로 고해상도를 지향하고 있다.In general, a low cost and high performance thin film transistor liquid crystal display (TFT-LCD) uses an amorphous silicon thin film transistor as a switching device. Currently, the liquid crystal display device is a VGA (Video Graphic Array; maximum resolution is 640 x 480 pixels). It aims at high resolution with SVGA (800 × 600) and XVGA (1024 × 768).

TFT-LCD 산업의 발전과 그 응용은 크기의 증가, 해상도의 증가에 의해 가속화되었으며, 생산성의 증가와 낮은 가격을 위해서 제조공정의 단순화 및 수율 향상의 관점에서 많은 노력이 계속되고 있다.The development of the TFT-LCD industry and its application has been accelerated by the increase in size and the increase in resolution, and much effort has been made in terms of simplification of the manufacturing process and improvement of yield for the purpose of increasing productivity and low cost.

이러한 액정표시장치는 크게, 액정 패널, 게이트 드라이브 IC, 소스 드라이브 IC로 구성되며, 게이트 드라이브 IC는 액정 패널에 형성된 복수개의 주사 라인 에 순차적으로 게이트 구동신호를 출력하고, 소스 드라이브 IC는 액정 패널의 데이터 라인에 R, G, B 영상신호를 출력한다.The liquid crystal display device includes a liquid crystal panel, a gate drive IC, and a source drive IC. The gate drive IC sequentially outputs a gate driving signal to a plurality of scan lines formed in the liquid crystal panel, and the source drive IC of the liquid crystal panel Outputs R, G, and B video signals to the data line.

여기서, 상기 소스 드라이브 IC를 보다 상세하게 설명하면 다음과 같다.Here, the source drive IC will be described in more detail as follows.

도 1은 일반적인 소스 드라이브 IC의 구성도로서, 쉬프트 레지스터부(11), 샘플링 래치부(13), 홀딩 래치부(15), 디지털/아날로그 컨버터부(17), 그리고 증폭부(19)로 구성된다.1 is a block diagram of a general source drive IC, and includes ashift register 11, asampling latch 13, aholding latch 15, a digital /analog converter 17, and anamplifier 19. do.

상기 쉬프트 레지스터부(11)는 수평동기 신호 펄스(HSYNC)를 소스 펄스 클럭(HCLK)에 의해 쉬프트시켜 래치 클럭을 샘플링 래치부(13)로 출력한다.The shift register 11 shifts the horizontal synchronizing signal pulse HSYNC by the source pulse clock HCLK and outputs the latch clock to thesampling latch unit 13.

샘플링 래치부(13)는 쉬프트 레지스터부(11)에서 출력되는 래치 클럭에 따라 디지털 R, G, B 데이터를 칼럼(Column) 라인별로 샘플링하여 래치(latch)한다.Thesampling latch unit 13 latches the digital R, G, and B data by column lines according to the latch clock output from theshift register unit 11.

홀딩 래치부(15)는 샘플링 래치부(13)에 래치된 R, G, B 데이터를 로드(load) 신호에 의해 동시에 전달받아 래치한다.Theholding latch unit 15 simultaneously receives and latches R, G, and B data latched to thesampling latch unit 13 by a load signal.

디지털/아날로그 컨버터부(17)는 홀딩 래치부(15)에 저장된 디지털 R, G, B 데이터를 아날로그 R, G, B 데이터로 변환한다.The digital /analog converter unit 17 converts the digital R, G, and B data stored in theholding latch unit 15 into analog R, G, and B data.

증폭부(19)는 디지털/아날로그 컨버터부(17)에서 아날로그 신호로 변환된 R, G, B 데이터를 일정 수준으로 증폭하여 패널의 데이터 라인으로 출력한다.Theamplifier 19 amplifies the R, G, and B data converted into the analog signal by the digital /analog converter 17 to a predetermined level and outputs the data to the panel data line.

이와 같은 소스 드라이브 IC는 1수평 주기 동안에 한 번의 데이터 출력이 이루어지는데, 즉, 1수평 주기 동안에 디지털 R, G, B데이터를 샘플 앤 홀딩(Sample & holding)한 후에, 아날로그 R, G, B 데이터로 변환하고, 이를 일정폭으로 증폭하여 출력하게 되는데, 상기 홀딩 래치부(15)가 n번째 칼럼 라인에 해당하는 R, G, B 데이터를 홀딩하고 있으면, 샘플링 래치부(13)는 n+1번째 칼럼 라인에 해당하는 R, G, B데이터를 샘플링하게 된다.Such a source drive IC generates one data output during one horizontal period, that is, analog R, G, and B data after sample & hold of digital R, G, and B data during one horizontal period. When theholding latch unit 15 holds R, G, and B data corresponding to the nth column line, thesampling latch unit 13 is n + 1. The R, G, and B data corresponding to the first column line are sampled.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치의 구동회로를 설명하기로 한다.Hereinafter, a driving circuit of a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 2는 종래 기술에 따른 액정표시장치의 구동회로를 도시한 것으로서, 소오스 드라이브 IC의 구성요소 중 R, G, B 디지털 신호를 아날로그 신호로 변환시켜 주는 디지털/아날로그 컨버터부의 상세 구성도이다.FIG. 2 illustrates a driving circuit of a liquid crystal display according to the related art, and is a detailed configuration diagram of a digital / analog converter unit for converting R, G, and B digital signals into analog signals among components of a source drive IC.

도 2에 도시된 바와 같이, 입력되는 R, G, B 디지털 데이터 중 각각의 데이터에 상응하는 아날로그 전압으로 디코딩하는 제 1, 제 2 디코더부(21,23)와, 선택신호(POLC)에 의해 상기 제 1 디코더부(21)의 출력과 제 2 디코더부(23)의 출력 중 어느 하나를 선택적으로 출력하는 먹스부(25)와, 상기 제 1 디코더부(21)가 아날로그 전압으로 디코딩할 수 있도록 VH63~VH0까지의 레벨로 분압된 레퍼런스 전압과 상기 제 2 디코더부(23)가 아날로그 전압으로 디코딩할 수 있도록 VL63~VL0까지의 레벨로 분압된 레퍼런스 전압을 출력하는 레퍼런스 전압 출력부(27)로 구성된다.As shown in FIG. 2, the first andsecond decoders 21 and 23 decoding the analog voltage corresponding to the respective data among the R, G, and B digital data inputted by the selection signal POLCA mux unit 25 for selectively outputting either the output of thefirst decoder unit 21 or the output of thesecond decoder unit 23, and thefirst decoder unit 21 can decode the analog voltage. A referencevoltage output unit 27 for outputting a reference voltage divided to a level from VH63 to VH0 and a reference voltage divided to a level from VL63 to VL0 so that thesecond decoder 23 can decode the analog voltage. It consists of.

여기서, 상기 제 1 디코더부(21)는 상기 VH63~VH0까지 분압된 레퍼런스 전압을 이용하여 입력되는 디지털 데이터에 상응하는 레벨의 아날로그 전압으로 출력하는데, 이는 액정을 정(+) 구동하기 위한 전압이다. 그리고 제 2 디코더부(23)는 VL63~VL0까지 분압된 레퍼런스 전압을 이용하여 입력되는 디지털 데이터에 상응하는 레벨의 아날로그 전압을 출력하는 것으로 액정을 부(-) 구동하기 위한 전압이다. 이때, 상기 디지털 데이터는 제 1, 제 2 디코더부(21,23)로 동시에 입력된다.Here, thefirst decoder 21 outputs an analog voltage of a level corresponding to the digital data input by using the reference voltage divided from VH63 to VH0, which is a voltage for positively driving the liquid crystal. . Thesecond decoder 23 outputs an analog voltage having a level corresponding to the input digital data by using the reference voltage divided from VL63 to VL0, and is a voltage for negatively driving the liquid crystal. At this time, the digital data is simultaneously input to the first andsecond decoders 21 and 23.

상기 R, G, B 디지털 데이터는 R(1)[5:0], G(1)[5:0], B(1)[5:0]에서부터 R(n)[5:0], G(n)[5:0], B(n)[5:0]까지 구성되며, 상기 [5:0]은 6비트(bits) 구동을 의미하며, 만일 8비트 구동이면 [7:0]으로 표기된다. 여기서는 6비트 구동을 예로 한 것이다.The R, G, and B digital data are R (1) [5: 0], G (1) [5: 0], B (1) [5: 0] to R (n) [5: 0], G (n) [5: 0], up to B (n) [5: 0], where [5: 0] means 6-bits driving, and if 8-bits driving, [7: 0] Is indicated. In this example, 6-bit driving is used.

상기 VH63~VHO은 전술한 바와 같이, 포지티브(positive) 디코더용 레퍼런스 전압으로서, 8비트 구동일 경우에는 VH255~VH0으로 분압된다. 상기 VL63~VL0은 네가티브(negative) 디코더용 레퍼런스 전압으로서, 8비트 구동일 경우에는 VL255~VL0으로 분압된다.As described above, the VH63 to VHO are positive reference voltages for the decoder and are divided into VH255 to VH0 in the case of 8-bit driving. VL63 to VL0 are negative decoder reference voltages, and are divided into VL255 to VL0 in the case of 8-bit driving.

상기 먹스부(25)는 상기 제 1 디코더부(21)의 출력 전압과 제 2 디코더부(23)의 출력 전압을 교번하여 출력하는데, 이는 액정을 정(+), 부(-)로 교번하여 구동하기 위한 선택신호(POLC)에 의해 제어된다.Themux unit 25 alternately outputs the output voltage of thefirst decoder unit 21 and the output voltage of thesecond decoder unit 23, which alternates the liquid crystal to be positive (+) or negative (-). It is controlled by the selection signal POLC for driving.

이와 같은 종래 액정표시장치의 구동회로의 동작을 설명하면 다음과 같다.The operation of the driving circuit of the conventional liquid crystal display will be described as follows.

먼저, 디지털/아날로그 컨버터부(DAC)는 입력되는 R, G, B 디지털 데이터를 아날로그 데이터로 변환하는 부분으로서, 입력되는 R, G, B 디지털 데이터를 액정을 정(+) 구동하기 위한 전압과 부(-)구동하기 위한 전압으로 출력하기 위해 제 1, 제 2 디코더부(21,23)에서 디코딩한다. 이때, 제 1 디코더부(21)는 VH63~VH0으로 분압된 레퍼런스 전압을 이용하여 디코딩하고, 제 2 디코더부(23)는 VL63~VL0으로 분압된 레퍼런스 전압을 이용하여 디코딩한다.First, the digital-to-analog converter (DAC) converts R, G, and B digital data into analog data, and inputs the R, G, and B digital data to drive a liquid crystal positively. The first andsecond decoders 21 and 23 decode to output a voltage for negative driving. At this time, thefirst decoder unit 21 decodes using the reference voltage divided into VH63 to VH0, and thesecond decoder unit 23 decodes using the reference voltage divided into VL63 to VL0.

이후, 아날로그 전압으로 디코딩된 제 1 디코더부(21)의 출력 전압과 제 2 디코더부(23)의 출력 전압은 먹스부(25)에 의해 교번하여 출력되며, 상기 먹스부(25)에서 출력된 R, G, B 아날로그 데이터는 버퍼부(29)를 통해 데이터 라인으로 전달된다.Thereafter, the output voltage of thefirst decoder unit 21 and the output voltage of thesecond decoder unit 23 decoded by the analog voltage are alternately output by themux unit 25 and output from themux unit 25. R, G, and B analog data are transferred to the data line through thebuffer unit 29.

그러나 상기와 같은 종래 액정표시장치의 구동회로는 다음과 같은 문제점이 있었다.However, the driving circuit of the conventional liquid crystal display device has the following problems.

레퍼런스 전압이 R, G, B 각 채널별 디코더에 일률적으로 적용되고, 이때, 각 채널에 동일한 데이터가 입력되면 R, G, B 출력 전압도 동일한 값으로 출력된다.The reference voltage is uniformly applied to the decoder for each channel of R, G, and B. In this case, when the same data is input to each channel, the R, G, and B output voltages are also output with the same value.

따라서, 화상의 색좌표 또는 화이트 밸런스(White balance)를 조정할 수 없기 때문에 색감 및 색도 조절에 대한 소비자의 욕구를 충족시킬 수가 없다.Therefore, it is impossible to adjust the color coordinates or the white balance of the image and thus cannot satisfy the consumer's desire for color and chromaticity adjustment.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, R, G, B 채널별 디코더마다 개별적으로 레퍼런스 전압을 적용하여 채널별 출력 전압을 서로 다르게 함으로써, 색도 조절 및 화이트 밸런스의 조정이 가능한 액정표시장치의 구동회로를 제공하는데 그 목적이 있다.The present invention has been made to solve the above-described problems of the prior art, by adjusting the output voltage for each channel by applying a reference voltage for each decoder for each of the R, G, and B channels, thereby adjusting the chromaticity adjustment and the white balance adjustment. It is an object of the present invention to provide a driving circuit of a liquid crystal display device.

상기 목적을 달성하기 위한 본 발명 액정표시장치의 구동회로는 입력되는 R, G, B 디지털 데이터를 아날로그 데이터로 변환하여 출력하는 액정표시장치의 구동회로에 있어서, R, G, B 채널별로 레퍼런스 전압을 출력하는 제 1, 제 2, 제 3 레퍼런스 전압 발생부와, 해당 레퍼런스 전압 발생부의 출력 전압을 이용하여 해당 채널별 디지털 데이터에 상응하는 아날로그 전압을 출력하는 디지털/아날로그 컨버 터부와, 상기 디지털/아날로그 컨버터부의 출력을 버퍼링하고 제어신호에 의해 일시적으로 데이터 라인으로 출력하는 버퍼부를 포함하여 구성되는 것을 특징으로 한다.The driving circuit of the liquid crystal display device of the present invention for achieving the above object is a driving circuit of the liquid crystal display device for converting the inputted R, G, B digital data into analog data, and outputs the reference voltage for each R, G, B channel A digital / analog converter unit for outputting an analog voltage corresponding to the digital data for each channel by using the first, second, and third reference voltage generators for outputting the digital signal; And a buffer unit for buffering the output of the analog converter unit and temporarily outputting the output to the data line by a control signal.

이와 같은 본 발명의 액정표시장치의 구동회로는 R, G, B 각각의 채널마다 서로 다른 레퍼런스 전압을 적용하여 R, G, B별로 색도 조절 및 화이트 밸런스의 조정이 가능하도록 함으로써, 색도 및 색감에 대한 소비자의 욕구를 충족시킬 수 있도록 하였다.The driving circuit of the liquid crystal display device according to the present invention applies different reference voltages to each of the channels R, G, and B so that the chromaticity and the white balance can be adjusted for each of the R, G, and B channels. To satisfy the needs of consumers.

이하, 첨부된 도면을 참조하여 본 발명 액정표시장치의 구동회로를 설명하기로 한다.Hereinafter, a driving circuit of the liquid crystal display of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명 액정표시장치의 구동회로를 도시한 것으로서, R, G, B 채널별 디지털 데이터를 각각 별도의 레퍼런스 전압을 이용하여 아날로그 데이터로 변환하는 구조이다. 즉, 입력되는 R색 디지털 데이터를 제 1 레퍼런스 전압 발생부(31)의 출력을 이용하여 아날로그 데이터로 변환하는 제 1 디지털/아날로그 컨버터(33)와, 입력되는 G색 디지털 데이터를 제 2 레퍼런스 전압 발생부(35)의 출력을 이용하여 아날로그 데이터로 변환하는 제 2 디지털/아날로그 컨버터(37)와, 입력되는 B색의 디지털 데이터를 제 3 레퍼런스 전압 발생부(39)의 출력을 이용하여 아날로그 데이터로 변환하는 제 3 디지털/아날로그 컨버터(41)로 구성되며, 각각의 디지털/아날로그 컨버터(33,37,41)들은 해당 색의 디지털 데이터를 디코딩하는 제 1 디코더부(43)와 제 2 디코더부(45)를 구비하고, 상기 제 1, 제 2 디코더부(43,45)의 출력을 교번하여 출력케하는 출력 선택부(47)를 구비한다.3 illustrates a driving circuit of the liquid crystal display device according to the present invention, in which digital data for each of R, G, and B channels is converted into analog data using separate reference voltages. That is, the first digital-to-analog converter 33 converts the input R color digital data into analog data using the output of the firstreference voltage generator 31, and converts the input G color digital data into the second reference voltage. The second digital /analog converter 37 converts the analog data by using the output of thegenerator 35, and the digital data of the input B color by using the output of the thirdreference voltage generator 39. And a third digital-to-analog converter 41 for converting the data into the first and second digital-to-analog converters 41, 37, and 41, respectively. And anoutput selector 47 for alternately outputting the outputs of the first andsecond decoders 43 and 45.                    

상기 제 1, 제 2, 제 3 레퍼런스 전압 발생부(31,35,39)는 각각 VHn~VH0까지의 레벨로 분압된 전압과, VLn~VL0까지의 레벨로 분압된 전압으로 구분되는데, 상기 제 1 디지털/아날로그 컨버터부(33)의 제 1 디코더부(43)는 상기 제 1 레퍼런스 전압 발생부(31)의 출력 전압 중 VHn~VH0까지의 레벨로 분압된 전압을 이용하여 액정을 정(+) 구동하기 위한 아날로그 전압으로 디코딩하고, 제 2 디코더부(45)는 상기 제 1 레퍼런스 전압 발생부(31)의 출력 전압 중 VLn~VL0까지의 레벨로 분압된 전압을 이용하여 액정을 부(-) 구동하기 위한 아날로그 전압으로 디코딩한다.The first, second, and thirdreference voltage generators 31, 35, and 39 are divided into voltages divided at levels of VHn to VH0 and voltages divided to levels of VLn to VL0, respectively. Thefirst decoder 43 of the first digital-to-analog converter 33 uses the voltage divided by the level of VHn to VH0 among the output voltages of the firstreference voltage generator 31 to positively (+) the liquid crystal. Decoded to an analog voltage for driving, and thesecond decoder unit 45 uses the voltage divided by the level of VLn to VL0 among the output voltages of the firstreference voltage generator 31 to negative (-). Decode to analog voltage to drive.

또한, 상기 제 2 디지털/아날로그 컨버터부(37)의 제 1 디코더부(43)는 상기 제 2 레퍼런스 전압 발생부(35)의 출력 전압 중 VHn~VH0까지의 레벨로 분압된 전압을 이용하여 액정을 정(+) 구동하기 위한 아날로그 전압으로 디코딩하고, 제 2 디코더부(45)는 상기 제 2 레퍼런스 전압 발생부(35)의 출력 전압 중 VLn~VL0까지의 레벨로 분압된 전압을 이용하여 액정을 부(-) 구동하기 위한 아날로그 전압으로 디코딩한다.In addition, thefirst decoder unit 43 of the second digital /analog converter unit 37 uses the voltage divided by the level of VHn to VH0 among the output voltages of the secondreference voltage generator 35. Is decoded into an analog voltage for positive driving, and thesecond decoder unit 45 uses the voltage divided by the level of VLn to VL0 among the output voltages of the secondreference voltage generator 35. Decodes into analog voltage to drive negative.

제 3 디지털/아날로그 컨버터부(41)의 제 1 디코더부(43)는 상기 제 3 레퍼런스 전압 발생부(39)의 출력 전압 중 VHn~VH0까지의 레벨로 분압된 전압을 이용하여 액정을 정(+) 구동하기 위한 아날로그 전압으로 디코딩하고, 제 2 디코더부(45)는 상기 제 3 레퍼런스 전압 발생부(39)의 출력 전압 중 VLn~VL0까지의 레벨로 분압된 전압을 이용하여 액정을 부(-) 구동하기 위한 아날로그 전압으로 디코딩한다.Thefirst decoder unit 43 of the third digital /analog converter unit 41 may set the liquid crystal by using a voltage divided to a level of VHn to VH0 among the output voltages of the thirdreference voltage generator 39. Thesecond decoder 45 decodes an analog voltage for driving, and thesecond decoder 45 negatively uses the voltage divided by the level of VLn to VL0 among the output voltages of the thirdreference voltage generator 39. -) Decode to analog voltage to drive.

여기서, 각각의 레퍼런스 전압 발생부(31,35,39)는 전원전압단과 접지단 사이에 복수개의 저항을 시리얼(Serial)하게 연결하여 저항 분배를 통해 상기 레벨의 전압을 출력하는데, 상기 각 디지털/아날로그 컨버터부(33,37,41)의 제 1 디코더부(43)들 및 제 2 디코더부(45)들은 상기 저항 분배를 통해 출력되는 복수개의 레벨 중 다수의 레벨을 선택적으로 조합하여 입력되는 디지털 데이터에 상응하는 만큼의 전압을 출력한다.Here, each of thereference voltage generators 31, 35, and 39 serially connects a plurality of resistors between a power supply voltage terminal and a ground terminal to output a voltage of the level through resistance distribution. Thefirst decoder units 43 and thesecond decoder units 45 of theanalog converter units 33, 37, and 41 are digitally input by selectively combining a plurality of levels of a plurality of levels output through the resistance distribution. Output as much voltage as the data.

또한, 각각의 레퍼런스 전압 발생부(31,35,39)를 구성하는 복수개의 저항들 중 적어도 하나, 일예로 시리얼하게 연결된 복수개의 저항 중 가장 큰 값을 갖는 저항은 소스 드라이브 IC의 외부에서 그 값을 조정할 수 있는 가변저항으로 구성한다.In addition, at least one of the plurality of resistors constituting each of thereference voltage generators 31, 35, and 39, for example, the resistor having the largest value among the plurality of resistors connected in series, may be external to the source drive IC. It consists of a variable resistor that can be adjusted.

따라서, R, G, B 각 채널별 출력 기준이 되는 레퍼런스 전압을 상기 제 1, 제 2, 제 3 디지털/아날로그 컨버터부(33,37,41)마다 다르게 인가할 수 있다. 이는 색도 조절 및 화이트 밸런스의 조정을 가능하게 한다.Therefore, a reference voltage serving as an output reference for each of the R, G, and B channels may be differently applied to each of the first, second, and third digital /analog converters 33, 37, and 41. This makes it possible to adjust the chromaticity and the white balance.

도 3은 R, G, B 한 픽셀의 데이터를 예로 하였으나, VGA(Video Graphic Array; 최대 해상도는 640×480픽셀), SVGA(800×600), XVGA(1024×768)에 따라 디지털/아날로그 컨버터의 구조는 도 4와 같은 반복적인 구조를 갖는다.3 illustrates data of one pixel of R, G, and B, but is a digital / analog converter according to VGA (Video Graphic Array; maximum resolution is 640 × 480 pixels), SVGA (800 × 600), and XVGA (1024 × 768). The structure of has a repetitive structure as shown in FIG.

이와 같은 본 발명에 따른 구동회로의 동작을 설명하면 다음과 같다.Referring to the operation of the driving circuit according to the present invention as follows.

제 1, 제 2, 제 3 디지털/아날로그 컨버터부(33,37,41)로 해당 채널의 디지털 데이터가 입력되면, 상기 각각의 디지털/아날로그 컨버터부(33,37,41)는 입력되는 해당 채널의 디지털 데이터에 상응하여 정(+) 구동을 위한 전압과 부(-) 구동을 위한 전압으로 디코딩 한다. 즉, 제 1 디지털/아날로그 컨버터부(33)의 제 1 디코더부(43)는 제 1 레퍼런스 전압 발생부(31)에서 출력되는 VH63~VH0까지의 레벨 중 임의의 레벨을 선택적으로 조합하여 해당 디지털 데이터에 상응하는 아날로그 전압으로 디코딩하고, 제 2 디코더부(45)는 제 1 레퍼런스 전압 발생부(31)에서 출력되는 VL63~VL0까지의 레벨 중 임의의 레벨을 선택적으로 조합하여 해당 디지털 데이터에 상응하는 아날로그 전압으로 디코딩한다.When digital data of a corresponding channel is input to the first, second, and third digital /analog converters 33, 37, and 41, each of the digital /analog converters 33, 37, and 41 is input to the corresponding channel. It decodes the voltage for positive driving and the voltage for negative driving according to the digital data. That is, thefirst decoder unit 43 of the first digital-analog converter unit 33 selectively combines any level among the levels from VH63 to VH0 output from the firstreference voltage generator 31 to the corresponding digital unit. Decoded to an analog voltage corresponding to the data, and thesecond decoder 45 selectively combines any level among the levels from VL63 to VL0 output from the firstreference voltage generator 31 to correspond to the corresponding digital data. Decode to analog voltage.

또한, 제 2 디지털/아날로그 컨버터부(37)의 제 1 디코더부(43)는 제 2 레퍼런스 전압 발생부(35)에서 출력되는 VH63~VH0까지의 레벨 중 임의의 레벨을 선택적으로 조합하여 해당 디지털 데이터에 상응하는 아날로그 전압으로 디코딩하고, 제 2 디코더부(45)는 제 2 레퍼런스 전압 발생부(35)에서 출력되는 VL63~VL0까지의 레벨 중 임의의 레벨을 선택적으로 조합하여 해당 디지털 데이터에 상응하는 아날로그 전압으로 디코딩한다.In addition, thefirst decoder unit 43 of the second digital-to-analog converter unit 37 selectively combines any level among the levels from VH63 to VH0 output from the secondreference voltage generator 35 to perform the corresponding digital operation. Decoded to an analog voltage corresponding to the data, and thesecond decoder 45 selectively combines any level among the levels from VL63 to VL0 output from the secondreference voltage generator 35 to correspond to the corresponding digital data. Decode to analog voltage.

그리고 제 3 디지털/아날로그 컨버터부(41)의 제 1 디코더부(43)는 제 3 레퍼런스 전압 발생부(39)에서 출력되는 VH63~VH0까지의 레벨 중 임의의 레벨을 선택적으로 조합하여 해당 디지털 데이터에 상응하는 아날로그 전압으로 디코딩하고, 제 2 디코더부(45)는 제 3 레퍼런스 전압 발생부(39)에서 출력되는 VL63~VL0까지의 레벨 중 임의의 레벨을 선택적으로 조합하여 해당 디지털 데이터에 상응하는 아날로그 전압으로 디코딩한다.In addition, thefirst decoder 43 of the third digital-to-analog converter 41 selectively combines any level among the levels of VH63 to VH0 output from the thirdreference voltage generator 39 to provide the corresponding digital data. Thesecond decoder 45 selectively combines any level among the levels from VL63 to VL0 output from the thirdreference voltage generator 39 to correspond to the corresponding digital data. Decode to analog voltage.

이후, 출력 선택부(47)는 입력되는 선택신호(POLC)에 따라 상기 R, G, B 채널별로 정(+) 구동을 위한 아날로그 전압과 부(-) 구동을 위한 아날로그 전압을 교번하여 출력한다. 여기서, 상기 출력 선택부(47)는 상기 제 1, 제 2 디코더부(43,45)의 출력 전압을 교번하여 스위칭하는 스위칭소자 또는 상기 선택 신호에 의해 동작하는 멀티플렉서(Multiplexer)로 구성된다.Thereafter, theoutput selector 47 alternately outputs an analog voltage for positive driving and an analog voltage for negative driving for each of the R, G, and B channels according to the input selection signal POLC. . Here, theoutput selector 47 includes a switching element that alternately switches the output voltages of the first andsecond decoders 43 and 45 or a multiplexer operated by the selection signal.

상기 출력 선택부(47)에 의해 선택된 각 디지털/아날로그 컨버터부(33,37,41)의 출력신호는 해당 버퍼부(49)로 입력된 후, 해당 데이터 라인으로 출력된다.The output signals of the respective digital /analog converters 33, 37, and 41 selected by theoutput selector 47 are input to the corresponding buffer unit 49 and then output to the corresponding data lines.

참고적으로, 본 발명의 실시예에 따른 구동회로는 R, G, B 데이터가 6비트인 것을 예로 하였으나, 6비트에 한정하지 않는다.For reference, the driving circuit according to the embodiment of the present invention is an example that the R, G, B data is 6 bits, but is not limited to 6 bits.

이상 상술한 바와 같이, 본 발명의 액정표시장치의 구동회로는 R, G, B 채널 디지털 데이터를 아날로그 전압으로 변환하기 위해 R, G, B 채널별로 각각 레퍼런스 전압을 적용하므로써, 색도 조절 및 화이트 밸런스(White balance)의 조정이 가능하고, 이에 따라 소비자에게 질 좋은 화질을 제공할 수 있다.As described above, the driving circuit of the liquid crystal display device of the present invention applies chromaticity control and white balance by applying reference voltages for each of R, G, and B channels to convert R, G, and B channel digital data into analog voltages. (White balance) can be adjusted, thereby providing a good image quality to the consumer.

Claims (10)

Translated fromKorean

입력되는 R, G, B 디지털 데이터를 아날로그 데이터로 변환하여 출력하는 액정표시장치의 구동회로에 있어서,In a driving circuit of a liquid crystal display device for converting inputted R, G, B digital data into analog data and outputting the same,R, G, B 채널별로 레퍼런스 전압을 출력하는 제 1, 제 2, 제 3 레퍼런스 전압 발생부;First, second, and third reference voltage generators for outputting reference voltages for R, G, and B channels;해당 레퍼런스 전압 발생부의 출력 전압을 이용하여 해당 채널별 디지털 데이터에 상응하는 아날로그 전압을 출력하는 디지털/아날로그 컨버터부;A digital / analog converter configured to output an analog voltage corresponding to digital data for each channel by using an output voltage of the reference voltage generator;상기 디지털/아날로그 컨버터부의 출력을 버퍼링하고 제어신호에 의해 일시적으로 데이터 라인으로 출력하는 버퍼부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.And a buffer unit for buffering an output of the digital / analog converter unit and temporarily outputting the digital / analog converter unit to a data line by a control signal.제 1 항에 있어서, 상기 디지털/아날로그 컨버터부는,The method of claim 1, wherein the digital to analog converter,상기 제 1 레퍼런스 전압 발생부의 출력 전압을 이용하여 R색의 디지털 데이터에 상응하는 아날로그 전압을 출력하는 출력단을 구비한 제 1 디지털/아날로그 컨버터와,A first digital / analog converter having an output terminal for outputting an analog voltage corresponding to digital data of R color using the output voltage of the first reference voltage generator;상기 제 2 레퍼런스 전압 발생부의 출력 전압을 이용하여 G색의 디지털 데이터에 상응하는 아날로그 전압을 출력하는 출력단을 구비한 제 2 디지털/아날로그 컨버터와,A second digital / analog converter having an output terminal for outputting an analog voltage corresponding to G color digital data by using the output voltage of the second reference voltage generator;상기 제 3 레퍼런스 전압 발생부의 출력 전압을 이용하여 B색의 디지털 데이터에 상응하는 아날로그 전압을 출력하는 출력단을 구비한 제 3 디지털/아날로그 컨버터로 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.And a third digital / analog converter having an output terminal for outputting an analog voltage corresponding to digital data of B color using the output voltage of the third reference voltage generator.제 2 항에 있어서, 상기 각각의 디지털/아날로그 컨버터는,The method of claim 2, wherein each of the digital to analog converter,액정을 정(+) 구동하기 위한 전압으로 디코딩하는 제 1 디코더부와,A first decoder to decode the liquid crystal to a voltage for positive driving;액정을 부(-) 구동하기 위한 전압으로 디코딩하는 제 2 디코더부로 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.And a second decoder section for decoding the liquid crystal into a voltage for negative driving.제 3 항에 있어서, 상기 각각의 디지털/아날로그 컨버터의 출력단에는 상기 제 1 디코더부의 출력과 상기 제 2 디코더부의 출력을 선택적으로 출력하는 출력 선택부가 더 구비되는 것을 특징으로 하는 액정표시장치의 구동회로.4. The driving circuit of claim 3, wherein an output selector for selectively outputting the output of the first decoder unit and the output of the second decoder unit is further provided at an output terminal of each of the digital / analog converters. .제 4 항에 있어서, 상기 출력 선택부는,The method of claim 4, wherein the output selector,상기 제 1 디코더부의 출력 전압과 상기 제 2 디코더부의 출력 전압을 교번하여 출력하는 것을 특징으로 하는 액정표시장치의 구동회로.And an output voltage of the first decoder unit and an output voltage of the second decoder unit are alternately output.제 4 항에 있어서, 상기 출력 선택부는,The method of claim 4, wherein the output selector,선택신호에 의해 제어되는 멀티플렉스 또는 스위칭 소자로 구성하는 것을 특징으로 하는 액정표시장치의 구동회로.A driving circuit for a liquid crystal display device, characterized by comprising a multiplexing or switching element controlled by a selection signal.제 3 항에 있어서, 상기 각각의 제 1 디코더부는 해당 레퍼런스 전압 발생부에서 출력되는 VHn~VH0까지의 레벨로 분압된 레퍼런스 전압을 이용하여 디코딩하는 것을 특징으로 하는 액정표시장치의 구동회로.4. The driving circuit of claim 3, wherein each of the first decoders decodes the reference voltages divided by a level of VHn to VH0 output from the corresponding reference voltage generator.제 3 항에 있어서, 상기 각각의 제 2 디코더부는 해당 레퍼런스 전압 발생부에서 출력되는 VLn~VL0까지의 레벨로 분압된 레퍼런스 전압을 이용하여 디코딩하는 것을 특징으로 하는 액정표시장치의 구동회로.4. The driving circuit of claim 3, wherein each of the second decoders decodes the reference voltage divided by the level of VLn to VL0 output from the reference voltage generator.제 1 항에 있어서, 상기 각각의 레퍼런스 전압 발생부는,The method of claim 1, wherein each reference voltage generator,복수개의 저항이 전원전압단과 접지단 사이에 시리얼하게 연결된 것을 특징으로 하는 액정표시장치의 구동회로.A driving circuit of a liquid crystal display device, characterized in that a plurality of resistors are connected in series between the power supply voltage terminal and the ground terminal.제 9 항에 있어서, 상기 복수개의 저항 중 적어도 하나는 구동회로부 외부에서 그 값을 조정할 수 있는 가변 저항인 것을 특징으로 하는 액정표시장치의 구동회로.10. The driving circuit of claim 9, wherein at least one of the plurality of resistors is a variable resistor that can adjust its value outside the driving circuit unit.

Images