KR100669740B1 - Flat panel display - Google Patents

Abstract

Translated fromKorean

본 발명은 외부 정전기로부터 화소를 보호하기 위한 것으로, 기판과, 상기 기판 상에 형성된 복수개의 화소 전극과, 상기 화소 전극과 절연되도록 기판 상에 형성된 도전 패턴을 포함하는 것을 특징으로 하는 평판 표시 장치에 관한 것이다.According to an aspect of the present invention, a pixel is provided to protect a pixel from external static electricity, and includes a substrate, a plurality of pixel electrodes formed on the substrate, and a conductive pattern formed on the substrate to be insulated from the pixel electrode. It is about.

Description

Translated fromKorean

평판 표시 장치{Flat display device}Flat display device

도 1은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치를 개략적으로 도시한 것으로, 유기 전계 발광 표시장치의 일 화소를 도시한 단면도,1 is a schematic view of a flat panel display device according to an exemplary embodiment of the present invention, which is a cross-sectional view showing one pixel of an organic light emitting display device;

도 2는 도 1의 화소를 포함한 일부 화소들의 평면도,2 is a plan view of some pixels including the pixel of FIG. 1;

도 3은 전체 화면을 개략적으로 도시한 것으로, 도전 패턴을 접지한 상태를 도시한 평면도,3 is a schematic view of an entire screen and a plan view showing a state in which a conductive pattern is grounded;

도 4는 전체 화면을 개략적으로 도시한 것으로, 도전 패턴을 접지한 상태를 도시한 평면도.4 is a schematic plan view of an entire screen, and a plan view illustrating a state in which a conductive pattern is grounded;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 기판11: 버퍼층10: substrate 11: buffer layer

12: 활성층13: 게이트 절연막12: active layer 13: gate insulating film

14: 게이트 전극16: 층간 절연막14: gate electrode 16: interlayer insulating film

17: 소스 전극18: 드레인 전극17: source electrode 18: drain electrode

20: 절연막21: 화소 정의막20: insulating film 21: pixel defining film

30: 화소 전극31: 유기 발광막30pixel electrode 31 organic light emitting film

32: 대향 전극40: 도전 패턴32: counter electrode 40: conductive pattern

41: 전압 유지회로43: 제노 다이오드41: voltage holding circuit 43: xenodiode

본 발명은 평판 표시 장치에 관한 것으로서, 보다 상세하게는 정전기를 방지할 수 있도록 구조가 개선된 평판 표시 장치에 관한 것이다.The present invention relates to a flat panel display, and more particularly, to a flat panel display having an improved structure to prevent static electricity.

통상적으로, 평판 표시 장치(flat displat device)는 크게 발광형과 수광형으로 분류할 수 있다. 발광형으로는 평판 음극선관(flat cathode ray tube)과, 플라즈마 디스플레이 패널(plasma display panel)과, 전계 발광 소자(electro luminescent device)와, 발광 다이오드(light emitting diode) 등이 있다. 수광형으로는 액정 디스플레이(liquid crystal display)를 들 수 있다.In general, a flat displat device may be classified into a light emitting type and a light receiving type. The light emitting type includes a flat cathode ray tube, a plasma display panel, an electroluminescent device, a light emitting diode, and the like. As a light receiving type, a liquid crystal display is mentioned.

이러한 평판 표시장치에 있어서는, 통상, 각 화소마다 패터닝된 화소전극이 구비되며, 액티브 매트릭스형의 경우, 이 화소 전극에 선택 구동회로가 연결된다. 이 선택 구동회로는 하나 이상의 TFT와, 데이터를 저장할 수 있는 하나 이상의 스토리지 커패시터를 구비한다.In such a flat panel display, a patterned pixel electrode is usually provided for each pixel, and in the case of an active matrix type, a selection driving circuit is connected to the pixel electrode. The selection driving circuit includes one or more TFTs and one or more storage capacitors capable of storing data.

그런데, 상기 스토리지 커패시터가 외부의 정전기에 의해 대전될 경우, 화상이 변형되어 원하지 않는 얼룩이 나타나거나, 손상을 받을 수 있다.However, when the storage capacitor is charged by external static electricity, the image may be deformed and unwanted stains may appear or be damaged.

이러한 현상은 유기 전계 발광 표시장치에 특히 많이 나타나는 데, LCD의 경우에는 TFT가 형성된 기판이 액정을 중심으로 디스플레이 표면의 반대측에 위치하고, 디스플레이 표면에는 컬러 필터가 형성된 기판이 배치되어 있어, 외부의 대전(정전기)에 상대적으로 둔감할 수 있으나, 유기 전계 발광 표시장치의 경우, 디스플 레이 표면으로부터 커패시터 전극까지의 거리가 짧아 외부 정전기에 매우 민감하게 된다.This phenomenon is particularly common in organic electroluminescent displays. In the case of LCDs, a substrate on which a TFT is formed is located on the opposite side of the display surface centered on the liquid crystal, and a substrate on which a color filter is formed is disposed on the display surface. Although it may be relatively insensitive to (electrostatic), an organic light emitting display device has a short distance from the surface of the display to the capacitor electrode, making it very sensitive to external static electricity.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 외부 정전기로부터 화소를 보호할 수 있는 평판 표시 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a flat panel display device that can protect a pixel from external static electricity.

상기과 같은 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판 상에 형성된 복수개의 화소 전극과, 상기 화소 전극과 절연되도록 기판 상에 형성된 도전 패턴을 포함하는 것을 특징으로 하는 평판 표시 장치를 제공한다.In order to achieve the above object, the present invention provides a flat panel display device comprising a substrate, a plurality of pixel electrodes formed on the substrate, and a conductive pattern formed on the substrate so as to be insulated from the pixel electrodes. do.

이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 평판 표시 장치를 상세하게 설명하고자 한다.Hereinafter, a flat panel display device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치를 개략적으로 도시한 것으로, 유기 전계 발광 표시장치의 일부 화소를 도시한 것이다.FIG. 1 schematically illustrates a flat panel display according to an exemplary embodiment of the present invention, and illustrates some pixels of an organic light emitting display.

도 2는 도 1의 화소를 포함한 일부 화소들의 평면도이며, 도 3 및 도 4는 전체 화면을 개략적으로 도시한 평면도이다.2 is a plan view of some pixels including the pixel of FIG. 1, and FIGS. 3 and 4 are plan views schematically illustrating an entire screen.

도 1을 참조하면, 상기 유기 전계 발광 표시장치의 각 화소들은 적, 녹, 청색의 화소(pixel)들이 반복하여 배치되도록 구비되어 있으며, 이러한 화소들의 구성은 반드시 이에 한정되는 것은 아니며, 각 색상의 화소들이 모자이크, 격자상등 다양한 패턴으로 배열될 수 있다. 이러한 화소들은 유기 전계 발광 표시장치의 표 시 영역(미도시)에 복수개가 배열되어 소정의 화상을 구현하게 되고, 표시 영역의 각 화소들은 도 1에서 볼 수 있는 바와 같은 TFT, 커패시터(Cst) 등을 갖는 선택 구동 회로와, 발광 소자인 EL 소자(OLED)를 갖는다. 표시 영역의 외측으로는 도시되지는 않았으나, 각종 구동 회로와, 외부 전원 및 전자 부품들과 연결되는 단자들이 위치한다. 이 표시 영역은 외기와 차단되도록 밀봉된다.Referring to FIG. 1, each pixel of the organic light emitting display device is provided such that red, green, and blue pixels are repeatedly arranged, and the configuration of the pixels is not limited thereto. The pixels may be arranged in various patterns such as a mosaic or a grid. These pixels are arranged in a display area (not shown) of the organic light emitting display device to implement a predetermined image, and each pixel of the display area is a TFT, a capacitor (Cst), etc. as shown in FIG. And a selective driving circuit having a light emitting element and an EL element OLED which is a light emitting element. Although not shown outside the display area, various driving circuits and terminals connected to external power sources and electronic components are positioned. This display area is sealed to block outside air.

여기서, 도 1은 유기 전계 발광 표시 장치의 일 구동 단위인 적, 녹, 청색의 화소들중 어느 한 화소에 대해 확대 도시한 것이다.1 is an enlarged view of one of red, green, and blue pixels as one driving unit of an organic light emitting display device.

상기 TFT는 반드시 도 1에 도시된 구조로만 가능한 것은 아니며, 그 수와 구조는 다양하게 변형 가능하다. 이러한 능동 구동형 유기 전계 발광 소자를 보다 상세히 설명하면 다음과 같다.The TFT is not necessarily possible only with the structure shown in FIG. 1, and the number and structure can be variously modified. The active driving organic electroluminescent device will be described in more detail as follows.

도 1에서 볼 수 있듯이, 글라스 기판(10)상에 버퍼층(11)이 형성되어 있고, 이 버퍼층(11) 상부로 전술한 TFT가 구비된다.As shown in Fig. 1, abuffer layer 11 is formed on aglass substrate 10, and the above-described TFT is provided on thebuffer layer 11 above.

기판(10)은 투명한 글라스재가 사용될 수 있는 데, 이 외에도, 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있다. 물론, 이 외에도 불투명한 소재가 사용될 수도 있다.Substrate 10 may be a transparent glass material, in addition, acrylic, polyimide, polycarbonate, polyester, mylar and other plastic materials may be used. Of course, opaque materials may also be used.

버퍼층(11)은 기판(10)으로부터의 불순원소의 침투를 차단하기 위하여, SiO2 및/또는 SiNx 등으로 이루질 수 있는 데, 반드시 이에 한정되는 것은 아니며, 무기막과 유기막이 반복 적층되어 수분침투를 차단하는 베리어층으로 형성될 수 있다.Thebuffer layer 11 may be made of SiO 2 and / or SiN x to block the infiltration of impurity elements from thesubstrate 10, but is not limited thereto. The inorganic layer and the organic layer may be repeatedly stacked to penetrate moisture. It may be formed as a barrier layer to block the.

상기 TFT는 버퍼층(11) 상에 형성된 활성층(12)과, 이 활성층(12)의 상부에 형성된 게이트 절연막(13)과, 게이트 절연막(13) 상부의 게이트 전극(14)과, 활성 층(12)의 소스/드레인 영역에 접촉되는 소스 전극(17) 및 드레인 전극(18)을 갖는다.The TFT includes anactive layer 12 formed on thebuffer layer 11, agate insulating film 13 formed on theactive layer 12, agate electrode 14 on thegate insulating film 13, and anactive layer 12. And asource electrode 17 and adrain electrode 18 in contact with the source / drain region.

상기 활성층(12)은 비정질 실리콘 박막 또는 다결정질 실리콘 박막으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 유기 반도체도 사용 가능하다. 이 반도체 활성층은 소스 및 드레인 영역을 갖는다.Theactive layer 12 may be formed of an amorphous silicon thin film or a polycrystalline silicon thin film, but is not limited thereto, and an organic semiconductor may be used. This semiconductor active layer has a source and a drain region.

상기 활성층(12)의 상부에는 SiO2 및/또는 SiNx, 및 기타 절연성 소재 등에 의해 게이트 절연막(13)이 구비되고, 게이트 절연막(13) 상부의 소정 영역에는 MoW, Al/Cu, 기타 도전성 폴리머 등의 도전막으로 게이트 전극(14)이 형성된다. 상기 게이트 전극(14)은 TFT 온/오프 신호를 인가하는 게이트 라인과 연결되어 있다. 그리고, 상기 게이트 전극(14)이 형성되는 영역은 활성층(12)의 채널 영역에 대응된다.Thegate insulating layer 13 is provided on theactive layer 12 by SiO 2 and / or SiNx, and other insulating materials. The predetermined region on thegate insulating layer 13 is formed of MoW, Al / Cu, other conductive polymers, or the like. Thegate electrode 14 is formed of a conductive film. Thegate electrode 14 is connected to a gate line for applying a TFT on / off signal. The region where thegate electrode 14 is formed corresponds to the channel region of theactive layer 12.

상기 게이트 전극(12)의 상부로는 층간 절연막(inter-insulator:16)이 형성되고, 층간 절연막(16) 상에는 소스 전극(17) 및 드레인 전극(18)이 형성된다. 소스 전극(17)과 드레인 전극(18)은 각각 층간 절연막(16)에 형성된 컨택 홀을 통해 활성층(12)의 소스 영역 및 드레인 영역에 접하도록 한다.An inter-insulator: 16 is formed on thegate electrode 12, and asource electrode 17 and adrain electrode 18 are formed on theinterlayer insulating film 16. Thesource electrode 17 and thedrain electrode 18 are in contact with the source region and the drain region of theactive layer 12 through contact holes formed in theinterlayer insulating layer 16, respectively.

소스 및 드레인 전극(17)(18) 상부로는 절연막(20)이 형성된다. 이 절연막(20)은 SiO2 및/또는 SiNx 등의 무기물로 얇게 형성된 후, 아크릴, 폴리 이미드 등의 유기물로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 유기물 또는 무기물 단일층 구조로 형성될 수도 있다.Aninsulating film 20 is formed on the source anddrain electrodes 17 and 18. Theinsulating film 20 may be thinly formed of an inorganic material such as SiO 2 and / or SiN x, and then formed of an organic material such as acrylic or polyimide. However, the present invention is not limited thereto, and may be formed in an organic or inorganic single layer structure.

한편, 상기 TFT에는 적어도 하나의 커패시터(Cst)가 연결되는 데, 커패시터 (Cst)의 한 전극(15)은 게이트 전극(14)과 동일층에 형성되고, 다른 한 전극(19)은 TFT의 소스 전극(17)에 연결될 수 있다. 이러한 커패시터의 구조는 반드시 이에 한정되는 것은 아니며, 다양하게 변형 가능함은 물론이다.At least one capacitor Cst is connected to the TFT, wherein oneelectrode 15 of the capacitor Cst is formed on the same layer as thegate electrode 14, and theother electrode 19 is a source of the TFT. It may be connected to theelectrode 17. The structure of such a capacitor is not necessarily limited thereto, and may be variously modified.

한편, 상기 드레인 전극(18)에 유기 전계 발광 소자(OLED)가 연결되는 데, 상기 유기 전계 발광 소자(OLED)의 애노우드 전극이 되는 화소 전극(30)에 연결된다. 상기 화소 전극(30)은 절연막(20)의 상부에 형성되어 있고, 그 상부로는 절연성 화소정의막(21)이 형성되어 있으며, 이 화소정의막(21)에 소정의 개구부(22)를 형성한 후, 유기 발광막(31)을 형성한다.Meanwhile, an organic light emitting diode OLED is connected to thedrain electrode 18, and is connected to apixel electrode 30 serving as an anode of the organic light emitting diode OLED. Thepixel electrode 30 is formed on theinsulating film 20, and an insulatingpixel definition film 21 is formed on thepixel electrode 30, and apredetermined opening 22 is formed in thepixel definition film 21. After that, the organiclight emitting film 31 is formed.

상기 유기 전계 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, TFT의 드레인 전극(18)에 연결되어 이로부터 플러스 전원을 공급받는 화소 전극(30)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 대향 전극(32), 및 이들 화소 전극(30)과 대향 전극(32)의 사이에 배치되어 발광하는 유기 발광막(31)으로 구성된다.The organic light emitting diode (OLED) emits red, green, and blue light according to the flow of current to display predetermined image information, and is connected to thedrain electrode 18 of the TFT and receives positive power therefrom. Thepixel electrode 30 and thecounter electrode 32 provided to cover all the pixels to supply negative power, and the organiclight emitting film 31 disposed between thepixel electrodes 30 and thecounter electrode 32 to emit light. It is composed of

상기 유기 발광막(31)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기 발광막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.The organiclight emitting layer 31 may be a low molecular or high molecular organic layer. When the low molecular organic light emitting layer is used, a hole injection layer (HIL), a hole transport layer (HTL), and an emission layer (EML) are emitted. Layer, Electron Transport Layer (ETL), Electron Injection Layer (EIL), etc. can be formed by stacking single or complex structure. Usable organic materials are also copper phthalocyanine (CuPc) ), N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB) And tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic layers are formed by the vacuum deposition method.

고분자 유기 발광막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic light emitting film, it may have a structure generally provided with a hole transporting layer (HTL) and a light emitting layer (EML). Polymeric organic materials such as ore (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

상기 화소 전극(30)은 애노우드 전극의 기능을 하고, 상기 대향 전극(32)은 캐소오드 전극의 기능을 한다. 물론, 이들 화소 전극(30)과 대향 전극(32)의 극성은 반대로 되어도 무방하다.Thepixel electrode 30 functions as an anode electrode, and thecounter electrode 32 functions as a cathode electrode. Of course, the polarities of thesepixel electrodes 30 and thecounter electrodes 32 may be reversed.

상기 화소 전극(30)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명전극으로 사용될 때에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다.Thepixel electrode 30 may be provided as a transparent electrode or a reflective electrode. When used as a transparent electrode may be provided with ITO, IZO, ZnO, or In2O3, when used as a reflective electrode Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and compounds thereof After the reflection film is formed, ITO, IZO, ZnO, or In 2 O 3 can be formed thereon.

상기 대향 전극(32)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 이 대향 전극(32)이 캐소드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기 발광막(31)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등 의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.Thecounter electrode 32 may also be provided as a transparent electrode or a reflective electrode. When thecounter electrode 32 is used as a transparent electrode, since thecounter electrode 32 is used as a cathode, a metal having a small work function, that is, Li, Ca, LiF / After depositing Ca, LiF / Al, Al, Mg, and compounds thereof to face the organiclight emitting layer 31, the auxiliary electrode layer is formed thereon with a material for forming a transparent electrode such as ITO, IZO, ZnO, or In2O3. Or a bus electrode line can be formed. When used as a reflective electrode, Li, Ca, LiF / Ca, LiF / Al, Al, Mg, and compounds thereof are formed by depositing the entire surface.

상술한 바와 같이, 기판(10) 상에 형성된 유기 전계 발광 표시장치는, 별도의 대향부재(미도시)에 의해 밀봉된다. 대향부재는 기판(10)과 동일하게 글라스 또는 플라스틱재로 구비될 수 있는 데, 이 외에도, 메탈 캡(metal cap) 등으로 형성될 수도 있다. 뿐만 아니라, 상기 기판(10)은 별도의 무기막/유기막의 단일 또는 복합물질에 의해 코팅되어 밀봉될 수도 있다.As described above, the organic light emitting display device formed on thesubstrate 10 is sealed by a separate counter member (not shown). The counter member may be provided with a glass or plastic material in the same manner as thesubstrate 10. In addition, the opposing member may be formed with a metal cap or the like. In addition, thesubstrate 10 may be coated and sealed by a single or a composite material of a separate inorganic film / organic film.

한편, 본 발명에서 상기 평탄화막(20) 상에는 별도의 도전 패턴(40)이 더 형성된다. 이 도전 패턴(40)은 화소 전극(30)과 동일한 층에 화소 전극(30)과 동일한 물질로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 다양한 층에 형성될 수 있다.Meanwhile, in the present invention, a separateconductive pattern 40 is further formed on theplanarization film 20. Theconductive pattern 40 may be formed of the same material as thepixel electrode 30 on the same layer as thepixel electrode 30, but is not limited thereto and may be formed on various layers.

상기 도전 패턴(40)은 화소 전극(30)과는 절연되도록 소정 간격 이격될 수 있으며, 도 2에서 볼 수 있듯이, 메쉬(mesh)형태로 형성될 수 있다.Theconductive pattern 40 may be spaced apart from thepixel electrode 30 by a predetermined interval, and as shown in FIG. 2, may be formed in a mesh shape.

이러한 도전 패턴(40)을 화소 전극(30)과 동일 물질로 형성할 때에, 화소 전극(30)이 단일층일 경우 단일층으로 형성될 수 있지만, 화소 전극(30)이 전술한 바와 같이 반사형 전극 구조로 형성될 경우에는 그중 어느 한 층만이 도전 패턴(40)에 채용될 수 있다.When theconductive pattern 40 is formed of the same material as thepixel electrode 30, thepixel electrode 30 may be formed as a single layer when thepixel electrode 30 is a single layer, but thepixel electrode 30 is a reflective electrode as described above. When formed as a structure, only one of the layers may be employed in theconductive pattern 40.

이러한 도전 패턴(40)은 도 3에서 볼 수 있듯이, 전체 화소의 도전 패턴(40)이 연결되어 접지될 수 있고, 도 4에서 볼 수 있듯이, 제노 다이오드(43)를 포함하 는 전압 유지 회로(41)에 연결될 수 있다.As shown in FIG. 3, theconductive pattern 40 may be grounded by connecting theconductive patterns 40 of all pixels, and as shown in FIG. 4, the voltage sustain circuit including thexenodiode 43 may be formed. 41).

전압 유지 회로(41)는 제노 다이오드(43)와 제노 다이오드(43)에 병렬로 연결된 커패시터(42)를 포함할 수 있는 데, 반드시 이에 한정되는 것은 아니며, 다양한 종류의 전압 유지 회로(41)가 적용 가능하다.Thevoltage holding circuit 41 may include agenodiode 43 and acapacitor 42 connected in parallel to thegenodiode 43. However, thevoltage holding circuit 41 is not limited thereto. Applicable

이러한 접지 또는 전압 유지 회로(41)에 의해 도전 패턴(40)은 일정한 정전압 상태가 되며, 이에 따라, 정전기에 의한 화상 일그러짐을 방지할 수 있다.By the ground or thevoltage holding circuit 41, theconductive pattern 40 is in a constant constant voltage state, whereby image distortion by static electricity can be prevented.

상기 도전 패턴(40)에는 흑색 안료를 첨가하거나, 흑색 처리를 하여 콘트라스트를 향상시키도록 할 수도 있다.A black pigment may be added or the black treatment may be performed to theconductive pattern 40 to improve contrast.

이상 설명한 본 발명은 반드시 유기 전계 발광 표시장치에만 적용될 것은 아니며, 액정 표시장치, 무기 전계 발광 표시장치, 및 전자 방출 표시장치 등 다양한 평판 표시장치에 그대로 적용될 수 있음은 물론이다.The present invention described above is not necessarily applied only to an organic light emitting display device, but may be applied to various flat panel display devices such as a liquid crystal display, an inorganic electroluminescent display, and an electron emission display.

이상의 설명에서와 같이 본 발명의 평판 표시 장치에 의하면, 정전기에 의한 화상 일그러짐을 방지할 수 있다.As described above, according to the flat panel display of the present invention, image distortion due to static electricity can be prevented.

또한, 도전 패턴을 흑색 처리함으로써 콘트라스트를 향상시킬 수 있다.Moreover, contrast can be improved by black-processing a conductive pattern.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (7)

Translated fromKorean

기판;Board;상기 기판 상에 형성된 복수개의 화소 전극; 및A plurality of pixel electrodes formed on the substrate; And상기 화소 전극과 절연되도록 기판 상에 형성된 도전 패턴;을 포함하고,And a conductive pattern formed on the substrate to be insulated from the pixel electrode.상기 도전 패턴은 접지된 평판 표시 장치.And the conductive pattern is grounded.제 1 항에 있어서,The method of claim 1,상기 기판은 각 화소 전극에 전기적으로 연결된 복수개의 선택 구동회로를 포함하고, 상기 선택 구동회로는 적어도 하나의 박막 트랜지스터와 적어도 하나의 스토리지 커패시터를 포함하는 것을 특징으로 하는 평판 표시 장치.And the substrate includes a plurality of selection driving circuits electrically connected to each pixel electrode, wherein the selection driving circuit includes at least one thin film transistor and at least one storage capacitor.제 1 항에 있어서,The method of claim 1,상기 도전 패턴은 상기 화소 전극과 동일한 물질로 형성된 것을 특징으로 하는 평판 표시장치.And the conductive pattern is formed of the same material as the pixel electrode.제 1 항에 있어서,The method of claim 1,상기 도전 패턴은 상기 화소 전극과 동일 층에 위치하는 것을 특징으로 하는 평판 표시장치.And the conductive pattern is on the same layer as the pixel electrode.제 1 항에 있어서,The method of claim 1,상기 화소 전극 및 도전 패턴을 덮고, 상기 화소 전극의 소정 영역을 노출시키는 절연막을 더 포함하는 것을 특징으로 하는 평판 표시장치.And an insulating film covering the pixel electrode and the conductive pattern and exposing a predetermined region of the pixel electrode.삭제delete제 1 항에 있어서,The method of claim 1,상기 도전 패턴에는 제노 다이오드를 포함하는 전압 유지 회로가 전기적으로 연결된 것을 특징으로 하는 평판 표시 장치.And a voltage holding circuit including a xeno diode is electrically connected to the conductive pattern.

Images