KR100519798B1 - 향상된 생산성을 갖는 박막 형성 방법 - Google Patents

Abstract

향상된 생산성을 갖는 박막 형성 방법을 제공한다. 이 방법은 공정 챔버 내로 반도체기판을 도입한다. 상기 반도체기판 상에 공정 박막을 형성하되, 상기 공정 박막을 형성하는 동안 상기 공정 챔버의 내벽에 챔버 코팅층이 형성된다. 상기 공정 챔버로 부터 상기 반도체기판을 제거한다. 상기 챔버 코팅층 상에 응력완화층을 형성한다. 상기 공정들을 적어도 1회 순차적으로 반복 한 후에 상기 공정 챔버 내벽에 교대로 적층된 상기 챔버 코팅층 및 상기 응력완화층을 인 시투 세정한다.

Description

향상된 생산성을 갖는 박막 형성 방법{method of forming a thin film having enhanced productavity}

본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 향상된 생산성을 갖는 박막 형성 방법에 관한 것이다.

반도체 소자의 제조 공정에 있어서 다양한 종류의 박막이 형성된다. 예를들어, 실리콘 산화막(SiO₂), 실리콘 질화막(SiN), 하프늄 산화막(HfO₂) 또는 알루미늄 산화막(Al₂O₃)등의 유전막이 게이트 산화막 ,절연 스페이서, 식각정지막 또는 캐패시터 유전막등의 용도로 사용된다. 또한, 폴리 실리콘막, 텅스텐막 또는 알루미늄막등의 도전막이 게이트 전극 또는 배선등의 용도로 형성된다. 상기 박막을 형성하기 위한 방법으로 화학 기상 증착법(chemical vapor deposition;CVD)이 가장 널리 적용되고 있으며, 최근에는 원자층 증착 방법(atomic layer deposition; ALD)에 대한 연구가 진행되고 있다. 상기 ALD법은 반응물간의 교차 화학흡착(alternating chemisorption), 표면반응(surface reaction) 및 부산물의 탈착 (desorption)을 기초로 하여 원자층 단위로 박막을 형성하는 방법으로써 우수한 스텝커버리지등의 많은 장점을 가지고 있다.

상술한 방법들에 의해 박막을 형성하는 공정에서 문제가 되고 있는 것중의 하나는 공정 챔버(process chamber) 내에서 반도체 기판 상에 공정 박막을 형성하는 동안에 상기 공정 챔버의 내벽에도 원치 않는 박막이 형성된다는 것이다. 상기 공정 챔버의 내벽에 형성된 박막은 두께가 증가하는 경우 상기 공정 챔버의 내벽으로 부터 벗겨지게 되고 벗겨진 부분은 상기 공정 박막 내에서 파티클(particle)로 작용하게 되어 반도체 소자의 수율을 감소시킨다. 따라서, 이러한 문제점을 방지하기 위하여 상기 공정 챔버의 내벽에 증착된 원치 않는 박막을 주기적으로 제거하는 세정 공정이 수행되어야 한다. 종래, 상기 공정 챔버를 분해하여 적당한 화학용액에 넣어줌으로써 상기 공정 챔버의 내벽에 증착된 박막을 제거하는 습식 세정 (wet cleaning) 공정이 수행되어 왔다. 그러나, 이러한 습식 세정을 위하여는 상당한 정지시간(down time)이 요구되어 생산성 측면에서 큰 손실이 된다. 또한 상기 공정 챔버의 내부가 대기 중에 노출되어 대기중의 불순물에 의한 오염의 우려가 있다.

상술한 바와 같은 습식 세정 공정의 단점을 보완하기 위한 방법으로 상기 공정 챔버의 내부를 대기중에 노출시키지 아니하고 상기 공정 챔버 내부로 식각가스 (etch gas)를 공급하여 인 시투(in situ) 상태로 상기 공정 챔버 내벽에 증착된 박막을 제거해 주는 인 시투 세정(in situ cleaning) 공정이 수행되고 있다.

도 1은 종래의 박막 형성 공정을 설명하기 위하여 나타낸 흐름도이다.

도 1을 참조하면, 공정챔버 내에 반도체기판을 도입한다.(100) 상기 반도체기판 상에 공정 박막을 형성한다.(102) 상기 공정 박막을 형성하는 동안에 상기 공정 챔버의 내벽에도 박막이 형성된다. 상기 공정 챔버로 부터 상기 반도체기판을 제거한다.(104) 이후, 인 시투 세정을 수행한다.(106) 상기 인 시투 세정은 상기 공정챔버 내로 식각가스를 공급하여 상기 공정챔버의 내벽에 증착된 박막을 식각하여 제거하는 방식으로 수행된다. 상술한 종래의 박막 형성 공정에 의하면 공정박막의 종류나 형성 두께에 따라 증감이 있을 수 있으나 상기 인 시투 세정을 수행하기 전에 통상적으로 복수개의 반도체기판들이 순차적으로 상기 공정챔버 내에서 처리된다.

생산성 향상의 관점에서 보면 상기 인 시투 세정 전에 처리되는 반도체기판의 수가 많은 것이 바람직하다. 즉, 상기 인 시투 세정 전에 처리되는 반도체기판의 수가 적은 경우 상기 인 시투 세정의 공정 주기가 짧아지게 되어 생산성 향상의 측면에서 바람직 하지 못하다. 그러나, 상술한 바와 같은 종래의 박막형성 공정에 의하면 상기 공정챔버의 내벽에 형성된 박막의 두께가 증가하는 경우 파티클 소스로 작용하게 되므로 상기 인 시투 세정 주기를 늘리는 것에 한계가 있다. 따라서, 박막 형성공정의 생산성을 향상 시키기 위하여는 상기 인 시투 세정 주기를 늘리는 것이 필요하며 바람직하게는 상기 인 시투 세정에 소요되는 공정시간을 단축시키는 것이 더불어 필요하다. 특히, ALD법에 의한 박막 형성공정에 있어서는 원자층단위로 박막을 형성하는 공정 특성상 박막의 성장률이 낮다는 점을 감안할때 이를 보완하기 위한 생산성 향상방법이 더욱 요구된다.

한편, 박막 형성 공정에 있어서 세정 주기를 늘리기 위한 방법으로 공정챔버의 내벽에 개선된 시즈닝 막(seasoning flim)을 형성하는 방법이 미국특허 제6,589 ,868호에 개시되어 있다.

본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 박막 형성공정에 있어서 공정 챔버의 내벽에 형성된 박막으로 부터 발생되는 파티클을 억제하여 파티클 발생의 우려 없이 많은 수의 반도체기판을 연속적으로 처리함으로써 상기 공정 챔버의 세정 주기를 증가시키는 데 있다. 또한, 상기 공정 챔버의 세정시 소요되는 공정시간을 단축시킴으로써 전체적으로 향상된 생산성을 갖는 박막 형성공정을 제공하는 데 있다.

상기 기술적 과제를 이루기 위하여 본 발명은 향상된 생산성을 갖는 박막 형성방법을 제공한다. 이 방법은 먼저, 공정 챔버 내로 반도체기판을 도입하는 것을 포함한다. 상기 반도체기판 상에 공정 박막을 형성하되, 상기 공정 박막을 형성하는 동안 상기 공정 챔버의 내벽에 챔버 코팅층이 형성된다. 상기 공정 챔버로 부터 상기 반도체기판을 제거한다. 다음으로, 상기 챔버 코팅층 상에 응력완화층 (stress relief layer)을 형성한다.

더 나아가, 본 발명에 의하면 상기 반도체기판을 도입하고, 상기 반도체기판 상에 공정 박막을 형성하고, 상기 공정 챔버로 부터 상기 반도체기판을 제거하고, 상기 챔버 코팅층 상에 상기 응력완화층을 형성하는 공정들이 순차적으로 반복될 수 있다.

또한, 본 발명은 상기 반도체기판을 도입하고, 상기 반도체기판 상에 공정 박막을 형성하고, 상기 공정 챔버로 부터 상기 반도체기판을 제거하고, 상기 챔버 코팅층 상에 상기 응력완화층을 형성하는 공정들을 순차적으로 반복 한 후에 상기 공정 챔버 내벽에 적층된 상기 챔버 코팅층 및 상기 응력완화층을 인 시투 세정하는 것을 더 포함할 수 있다. 상기 인 시투 세정은 플라즈마 방식을 이용한 건식식각일 수 있다. 상기 플라즈마 방식을 이용한 건식식각은 BCl₃, Cl₂, ClF₃, CHF₃, CF₄, O₂, Ar 및 He으로 이루어진 군에서 선택된 하나 또는 이들의 조합을 식각 가스로 사용할 수 있으며 이에 한정되는 것은 아니다.

본 발명의 실시예들에 의하면 상기 공정박막 및 챔버 코팅층은 알루미늄 산화막(Al₂O₃) 또는 하프늄 산화막(HfO₂)과 같은 유전막일 수 있다.

본 발명의 일 실시예에 의하면 상기 응력완화층은 상기 챔버 코팅층 보다 높은 식각률을 갖는 물질막으로 형성할 수 있다. 더욱 바람직하게는 상기 응력완화층은 상기 챔버코팅층 보다 높은 식각률을 갖는 비정질막으로 형성할 수 있다.

또한, 본발명의 다른 실시예에 의하면 상기 응력완화층은 질소를 포함한 분위기에서 상기 챔버 코팅층의 표면을 플라즈마 처리하여 형성된 질화 표면층 (nitrified surface layer)일 수 있다.

이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명 하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.

도 2는 본 발명의 실시예들에 의한 박막 형성 방법을 설명하기 위하여 나타낸 흐름도이다.

도 2를 참조하면, 먼저 공정챔버 내로 반도체기판을 도입한다.(300) 다음으로, 상기 반도체기판 상에 공정박막을 형성한다.(302) 상기 반도체기판 상에 공정박막을 형성하는 동안 상기 공정챔버의 내벽에도 챔버 코팅층이 형성된다. 상기 챔버 코팅층은 상기 공정박막과 동일한 박막이다. 본 발명의 실시예들에서 상기 공정박막 및 상기 챔버 코팅층은 ALD법에 의한 하프늄 산화막일 수 있다. 이어서, 상기 공정박막이 형성된 상기 반도체기판을 상기 공정챔버로 부터 제거한다.(304) 이후, 상기 공정 챔버로 부터 상기 반도체기판이 제거된 상태에서 상기 챔버 코팅층 상에 응력완화층을 형성한다.(306)

본 발명의 일실시예에서 상기 응력완화층은 상기 챔버 코팅층 보다 높은 식각률을 갖는 물질막으로 형성할 수 있다. 더욱 바람직하게는 상기 응력완화층은 상기 챔버 코팅층 보다 높은 식각률을 갖는 비정질막으로 형성할 수 있다. 본 발명의 일실시예에서 상기 응력완화층은 ALD법에 의한 탄소 부유 하프늄 산화막 또는 ALD법에 의한 탄탈륨 산화막(Ta₂O₅)으로 형성할 수 있다. 상기 응력완화층은 1Å 내지 100Å의 두께로 형성하는 것이 바람직하며 더욱 바람직하게는 상기 응력완화층은 1Å 내지 10Å의 두께로 형성할 수 있다.

본 발명의 다른 실시예에 의하면 상기 응력완화층은 상기 챔버 코팅층의 상부에 형성된 질화 표면층(nitrified surface layer)일 수 있다. 즉, 상기 응력완화층은 질소를 포함한 분위기에서 상기 챔버 코팅층의 표면을 플라즈마 처리하여 형성할 수 있다. 더욱 상세하게는 먼저, 상기 반도체기판이 제거된 공정챔버 내에 질소를 포함한 분위기 가스를 유입한다. 상기 분위기 가스는 예를 들어, N₂, N₂O₂ 또는 N₂O일 수 있다. 이후 상기 분위기 가스를 플라즈마화 하여 상기 공정 챔버 내벽에 형성된 상기 챔버 코팅층의 상부를 플라즈마 처리하여 줌으로써 상기 챔버 코팅층의 상부에 얇은 질화층을 형성한다. 상기 플라즈마 처리시간은 30초 이내인 것이 바람직하다. 본 발명의 다른 실시예에서 상기 챔버 코팅층이 하프늄 산화막인 경우에 상기 질화된 표면층은 예를 들어 비정질 하프늄 산질화층(hafnium oxinitride layer)일 수 있다.

상기 응력완화층을 형성한 후에 상술한 공정들(300,302,304 및 306)이 인 시투 세정(310)을 수행하기 전에 적어도 2회 순차적으로 반복하여 수행될 수 있다. 그 결과, 상기 공정 챔버의 내벽에 상기 챔버 코팅층 및 상기 응력완화층이 교대로 적층된다. 상술한 공정들(300,302,304 및 306)이 반복되는 횟수는 인 시투 세정의 필요성에 대한 고려에 의하여 결정될 것이다.(308)

본 발명의 실시예들에 있어서 상기 응력완화층은 상기 챔버 코팅층의 벗겨짐을 억제하여 후속의 공정 박막 형성시 벗겨진 부분의 상기 챔버 코팅층이 파티클로 작용하는 것을 방지하기 위하여 형성한다.

일반적으로 박막의 두께가 증가할 수록 막이 갖는 응력(stress)이 증가하게 된다. 이러한 응력은 상기 박막과 상기 박막이 형성되는 하지층, 예를 들어 반도체 기판 또는 공정 챔버 내벽의 재료가 갖는 열팽창계수의 차이에 따라 압축응력 (compressive stress) 또는 인장응력(tensile stess)이 될 수 있다. 박막의 두께가 계속 증가하여 막이 갖는 응력이 임계값에 이르게 되는 경우 상기 박막은 부분적으로 상기 하지층으로 부터 벗겨지게 된다. 또한, 박막의 두께가 증가함에 따라 박막이 갖는 응력이 증가하는 것은 박막의 두께에 따른 막구조의 변화와도 관계가 있다. 즉, 박막 형성 초기에 비정질 구조로 성장하던 박막이 일정 두께 이상이 되면 상기 박막형성 과정에서 상기 박막에 축적된 열에너지 또는 다른 이유로 인하여 박막 표면에서의 원자 이동도가 증가하게 되어 결정질 구조로 성장하게 된다. 박막이 결정화되어 성장하는 경우 상기 박막 표면의 거칠기(roughness)가 매우 커지게 되며 상기 박막이 갖는 응력 또한 커지게 된다. 그 결과, 상기 박막의 벗겨짐이 더욱 빨리 발생하게 된다.

상술한 바와 같은 이유로 공정 챔버의 내벽에 형성된 상기 챔버 코팅층은 그 두께가 증가하는 경우 벗겨짐이 발생할 수 있으며, 상기 챔버 코팅층이 일정 두께 이상이 되어 결정질 구조로 성장하게 되는 경우에는 벗겨짐이 더욱 빨리 발생할 수 있다. 따라서, 상기 챔버 코팅층의 벗겨짐을 방지하기 위하여는 상기 챔버 코팅층이 동일막질로 두껍게 형성되어 응력증가로 인한 벗겨짐이 발생하는 것을 억제하는 것이 필요하며 더욱 바람직하게는 상기 챔버 코팅층이 결정화되어 성장하는 것을 억제하는 것이 필요하다.

본 발명의 실시예들에 의하면 상술한 바와 같은 공정들(300,302,304 및 306)을 반복하여 수행함으로써 상기 공정챔버의 내벽에 상기 챔버 코팅층 및 얇은 두께를 갖는 상기 응력완화층이 차례로 적층되어 형성된다. 상기 챔버 코팅층 사이에 개재된 상기 응력완화층은 상기 챔버 코팅층이 동일한 막질로 두껍게 형성되어 응력증가로 인한 벗겨짐을 방지하는 역할을 한다. 또한, 바람직하게는 상기 응력완화층은 비정질막으로 형성됨으로써 상기 챔버 코팅층의 결정화를 방지하는 역할을 한다. 그 결과 본 발명의 실시예에 의하면 상기 공정 챔버의 내벽에 형성된 상기 챔버 코팅층의 벗겨짐에 의한 파티클 발생을 억제할 수 있게 되어 상기 인 시투 세정을 수행하기 전에 많은 수의 반도체기판을 처리할 수 있게 된다. 즉, 상기 인 시투 세정 주기가 증가됨으로써 박막 형성 공정의 생산성을 향상시킬 수 있게 된다.

계속하여 도 2를 참조하면, 상술한 공정들(300, 302, 304, 및 306)을 반복하여 수행하여 많은 수의 반도체기판을 처리한 후 인 시투 세정을 수행한다.(310) 상기 인 시투 세정은 플라즈마 방식을 이용한 건식식각일 수 있다. 본 발명의 실시예들에 있어서, 상기 챔버 코팅층이 하프늄 산화막인 경우에 상기 인 시투 세정은 식각 가스로서 Cl₂, BCl₃ 및 Ar을 상기 공정 챔버내로 유입하여 수행될 수 있다.

상술한 바와 같이 상기 챔버 코팅층이 결정화 되어 성장하는 경우 막구조가 치밀해짐에 따라 상기 인 시투 세정시 식각률이 낮아지게 된다. 그러나, 본 발명의 실시예에 의하면 상기 챔버 코팅층 사이에 상기 응력완화층을 형성하여 상기 챔버 코팅층의 결정화를 방지함으로써 상기 인 시투 세정시의 식각률을 높일 수 있게된다.

도 3a 내지 도 4b는 종래의 박막 형성 방법과 본 발명의 일실시예에 의한 박막 형성방법을 비교설명하기 위하여 나타낸 전자현미경 사진들이다. 도 3a는 종래기술에 의하여 반도체기판 상에 형성된 하프늄 산화막의 전자현미경 사진이고, 도 3b는 본 발명의 일실시예에 의하여 반도체기판 상에 형성된 하프늄 산화막 및 탄탈륨 산화막의 적층막을 보여주는 전자현미경 사진이다. 또한, 도 4a 및 도 4b는 상기 도 3a 및 도 3b에 각각 보여진 하프늄 산화막 및 적층막에 대하여 각각 인 시투 세정을 수행한 결과를 나타낸 전자현미경 사진들이다. 한편, 도 3a 내지 도 4b의 결과는 실험을 위하여 반도체기판 상에 직접 하프늄 산화막 및 응력완화층으로써 탄탈륨산화막을 형성하여 얻은 것이다. 그러나, 실제 공정에 적용함에 있어서 공정 챔버 내벽에 형성된 챔버 코팅층도 상기 도 3a 내지 도 4b의 결과와 동일할 것이다.

도 3a 및 도 3b를 참조하면, 도 3a의 하프늄 산화막(12)은 ALD법을 적용하여 약 573Å의 두께로 형성하였다. 도 3b는 본 발명의 일실시예에 의하여 형성된 하프늄 산화막 및 응력완화층인 탄탈륨 산화막의 적층막(22)을 보여준다. 상기 하프늄 산화막 및 탄탈륨 산화막은 ALD법을 적용하여 교대로 적층되도록 형성하였다. 상기 하프늄 산화막은 70Å의 두께로 형성하였고 상기 탄탈륨 산화막은 25Å의 두께로 형성하였으며 최종적인 전체 적층막의 두께는 570Å 되도록 형성하였다. 실제 공정에 적용함에 있어서는 도 2에 도시한바와 같이 상기 탄탈륨 산화막은 상기 하프늄 산화막이 형성된 반도체기판(20)이 공정 챔버로 부터 제거된 후 챔버 내벽에 형성된 하프늄 산화막 상에 형성될 것이다. 상기 하프늄 산화막은 300℃의 온도에서 공정 챔버의 압력은 3torr로 유지하여 형성하였다. 또한, 하프늄 소스로는 TEMAH(Tetra Ethyl Methyl Amino Hafnium)를 사용하였으며 산화가스인 O₂를 100sccm의 유량으로 공정챔버 내로 유입시켜 형성하였다. 상기 탄탈륨 산화막은 탄탈륨 소스로서 PET(Penta Ethoxy Tantalum)를 사용하였으며 공정 온도, 압력 및 산화가스등의 공정조건은 상기 하프늄 산화막 형성조건과 같이 하여 형성하였다.

상기 도 3a의 결과는 하프늄 산화막(12) 표면의 거칠기가 매우 큼을 보여준다. 이러한 결과는 상기 하프늄 산화막(12)이 성장하면서 결정화되었음을 나타낸다. 상기 하프늄 산화막(12)은 결정화되는 경우 강한 압축응력을 받게 되어 더욱 쉽게 상기 반도체기판(10)으로 부터 벗겨지게 될 것이다. 한편, 70Å의 두께를 갖는 하프늄 산화막 및 25Å의 두께를 갖는 탄탈륨 산화막을 교대로 형성한 경우에는 도 3b에 나타낸 바와 같이 매끄러운 표면을 나타내고 있으며 이러한 결과는 상기 하프늄 산화막이 비정질을 유지하고 있음을 나타낸다. 즉, 실제 공정에 적용함에 있어서, 본 발명의 일실시예에서와 같이 챔버 내벽에 챔버 코팅층 및 응력완화층이 교대로 형성되는 경우 상기 챔버 코팅층의 두께증가 및 결정화로 인한 응력증가를 방지할 수 있게되어 상기 챔버 코팅층의 벗겨짐으로 인한 파티클 발생을 억제할 수 있게 된다. 또, 챔버 코팅층의 벗겨짐에 기인한 파티클 발생의 우려 없이 많은 수의 반도체기판을 처리할 수 있게 됨으로써 인 시투 세정 주기를 증가시킬 수 있게 되어 반도체 소자 제조공정의 생산성이 크게 향상될 수 있게 된다.

도 4a 및 도 4b를 참조하면, 상기 도 3a 및 도 3b의 결과물에 대하여 각각 인 시투 세정을 실시하였다. 상기 인 시투 세정은 상기 공정챔버의 압력을 약 8mTorr로 유지하고 플라즈마 소스 전력 및 바이어스 전력을 각각 900W 및 160W로 하여 실시하였다. 또한, 식각가스로서 Cl₂, BCl₃ 및 Ar을 각각 70sccm, 30sccm 및 60sccm의 유량으로 상기 공정 챔버 내로 유입하여 실시하였다. 상기 종래기술에 의한 도 3a의 결과물에 대하여는 상기 인 시투 세정을 40초 동안 실시하였다. 그 결과 약 362Å의 하프늄 산화막이 식각되었으며 상기 반도체기판(10) 상에 약 211Å의 하프늄 산화막(12′)이 남았다. 또한, 상기 본 발명의 일실시예에 의한 도 3b의 결과물에 대하여는 상기 인 시투 세정을 25초 동안 실시하였다. 그 결과 약 500Å의 상기 적층막이 식각되었으며 상기 반도체기판(20) 상에 약 70Å의 적층막(22′)이 남았다.

하프늄 산화막에 대하여 계산된 식각률은 종래기술에 의한 경우 약 543Å/min인데 반하여 본 발명의 실시예에 의한 결과물의 경우 약 859Å/min으로 약 1.6배의 증가된 식각률을 나타내었다. 이러한 결과는 본 발명에 의한 실시예의 경우 응력완화층으로 형성된 탄탈륨 산화막에 의하여 상기 하프늄 산화막의 결정화가 억제된 것에 따른 것으로 판단된다. 즉, 본 발명의 실시예에 의한 경우 상술한 바와 같이 상기 공정챔버의 내벽에 파티클 프리(particle free)한 적층구조의 챔버코팅층을 두껍게 형성할 수 있게 됨으로써 인 시투 세정 주기를 증가시킬 수 있음은 물론, 인 시투 세정시 상기 챔버 코팅층의 식각률이 증가함으로 인하여 전체적으로 박막 형성 공정의 생산성을 향상 시킬 수 있게 된다.

상술한 바와 같이 본 발명에 의하면 공정 챔버의 내벽에 형성된 박막 상에 상기 공정챔버로 부터 반도체 기판이 제거된 상태에서 응력완화층을 형성함으로써 상기 공정 챔버의 내벽에 형성된 박막으로 부터 발생되는 파티클을 억제할 수 있게 된다. 그 결과, 상기 공정 챔버의 세정 전에 많은 수의 반도체기판을 연속적으로 처리할 수 있게 되어 상기 공정 챔버의 세정 주기를 증가시킬 수 있게된다.

또한, 상기 공정 챔버의 내벽에 형성된 박막의 결정화를 억제함으로써 상기 공정 챔버 세정시 소요되는 공정시간을 단축시킬 수 있게되어 전체적으로 박막 형성 공정의 생산성을 향상시킬 수 있게 된다.

도 1은 종래의 박막 형성 공정을 설명하기 위하여 나타낸 흐름도이다.

도 2는 본 발명의 실시예들에 의한 박막 형성 방법을 설명하기 위하여 나타낸 흐름도이다.

도 3a 내지 도 4b는 종래의 박막 형성 방법과 본 발명의 일실시예에 의한 박막 형성방법을 비교설명하기 위하여 나타낸 전자현미경 사진들이다.

Claims (23)

1. 공정 챔버 내로 반도체기판을 도입하고,

   상기 반도체기판 상에 공정 박막을 형성하되, 상기 공정 박막을 형성하는 동안 상기 공정 챔버의 내벽에 챔버 코팅층이 형성되고,

   상기 공정 챔버로 부터 상기 반도체기판을 제거하고,

   상기 챔버 코팅층 상에 응력완화층을 형성하는 것을 포함하는 박막 형성 방법.
2. 제 1 항에 있어서,

   상기 공정 박막 및 챔버 코팅층은 유전막인 것을 특징으로 하는 박막 형성 방법.
3. 제 1 항에 있어서,

   상기 응력완화층은 상기 챔버 코팅층 보다 높은 식각률을 갖는 물질막으로 형성하는 것을 특징으로 하는 박막 형성 방법.
4. 제 1 항에 있어서,

   상기 응력완화층은 상기 챔버 코팅층 보다 높은 식각률을 갖는 비정질막으로 형성하는 것을 특징으로 하는 박막 형성 방법.
5. 제 4 항에 있어서,

   상기 응력완화층은 1Å 내지 100Å의 두께로 형성하는 것을 특징으로 하는 박막 형성 방법.
6. 제 4 항에 있어서,

   상기 챔버 코팅층이 하프늄 산화막인 경우에 상기 응력완화층은 탄소 부유 하프늄 산화막인 것을 특징으로 하는 박막 형성 방법.
7. 제 4 항에 있어서,

   상기 챔버 코팅층이 하프늄 산화막인 경우에 상기 응력완화층은 탄탈륨 산화막인 것을 특징으로 하는 박막 형성 방법.
8. 제 7 항에 있어서,

   상기 하프늄 산화막 및 상기 탄탈륨 산화막은 ALD법에 의하여 형성되는 것을 특징으로 하는 박막 형성 방법.
9. 제 1 항에 있어서,

   상기 응력완화층은 질화 표면층인 것을 특징으로 하는 박막 형성 방법.
10. 제 9 항에 있어서,

    상기 질화표면층을 형성하는 것은 질소를 포함한 분위기에서 상기 챔버 코팅층의 표면을 플라즈마 처리하여 질화시키는 것 을 특징으로 하는 박막 형성 방법.
11. 제 10 항에 있어서,

    상기 질소를 포함한 분위기는 N₂, N₂O₂ 또는 N₂O 분위기인 것을 특징으로 하는 박막 형성 방법.
12. 제 9 항에 있어서,

    상기 공정 박막 및 챔버 코팅층은 ALD법에 의한 하프늄 산화막인 것을 특징으로 하는 박막 형성 방법.
13. a) 공정 챔버 내로 반도체기판을 도입하고,

    b) 상기 반도체기판 상에 공정 박막을 형성하되, 상기 공정 박막을 형성하는 동안 상기 공정 챔버의 내벽에 챔버 코팅층이 형성되고,

    c) 상기 공정 챔버로 부터 상기 반도체기판을 제거하고,

    d) 상기 챔버 코팅층 상에 응력완화층을 형성하고,

    e) 상기 a) 내지 d)의 공정들을 적어도 1회 순차적으로 반복하여 실시하는 것을 포함하는 박막 형성 방법.
14. 제 13 항에 있어서,

    상기 공정 박막 및 상기 챔버 코팅층은 유전막인 것을 특징으로 하는 박막 형성 방법.
15. 제 13 항에 있어서,

    상기 응력완화층은 상기 챔버 코팅층 보다 높은 식각률을 갖는 물질막으로 형성하는 것을 특징으로 하는 박막 형성 방법.
16. 제 13 항에 있어서,

    상기 응력완화층은 상기 챔버 코팅층 보다 높은 식각률을 갖는 비정질막으로 형성하는 것을 특징으로 하는 박막 형성 방법.
17. 제 16 항에 있어서,

    상기 공정 박막 및 상기 챔버 코팅층은 하프늄 산화막이고 상기 응력완화층은 탄탈륨 산화막인 것을 특징으로 하는 박막 형성 방법.
18. 제 13 항에 있어서,

    상기 응력완화층은 질화 표면층인 것을 특징으로 하는 박막 형성 방법.
19. 제 18 항에 있어서,

    상기 응력완화층을 형성하는 것은 질소를 포함한 분위기에서 상기 챔버 코팅층의 표면을 플라즈마 처리하여 질화시키는 것 을 특징으로 하는 박막 형성 방법.
20. a) 공정 챔버 내로 반도체기판을 도입하고,

    b) 상기 반도체기판 상에 공정 박막을 형성하되, 상기 공정 박막을 형성하는 동안 상기 공정 챔버의 내벽에 챔버 코팅층이 형성되고,

    c) 상기 공정 챔버로 부터 상기 반도체기판을 제거하고,

    d) 상기 챔버 코팅층 상에 응력완화층을 형성하고,

    e) 상기 a) 내지 d)의 공정들을 적어도 1회 순차적으로 반복하여 실시하고,

    f) 상기 공정 챔버 내벽에 교대로 적층된 상기 챔버 코팅층 및 상기 응력완화층을 인시투 세정하는 것을 포함하는 박막 형성 방법.
21. 제 20 항에 있어서,

    상기 인 시투 세정은 플라즈마 방식을 이용한 건식식각인 것을 특징으로 하는 박막 형성방법.
22. 제 21 항에 있어서,

    상기 플라즈마 방식을 이용한 건식식각은 BCl₃, Cl₂, ClF₃, CHF₃, CF₄, O₂, Ar 및 He으로 이루어진 군에서 선택된 하나 또는 이들의 조합을 식각 가스로 사용하는 것을 특징으로 하는 박막 형성 방법.
23. 제 20 항에 있어서,

    상기 챔버 코팅층은 하프늄 산화막인 것을 특징으로 하는 박막 형성 방법.