KR100461333B1 - Memory device performing repair operation using EPROM means - Google Patents

Abstract

Translated fromKorean

본 발명은 EPROM을 이용하여 리페어 동작을 수행하는 메모리 장치에 관한 것으로, 본 발명의 메모리 장치는 어드레스 신호를 기록하기 위한 제1 및 제2 EPROM(1-1,1-2)과, 소정의 제어 신호(/WE, /OE)를 수신하여 리페어 인에이블 신호 (A)를 발생시키는 리페어 인에이블 출력 수단(2)과, 상기 리페어 인에이블 신호(A)를 수신하여 EPROM 라이트 인에이블 신호(B,C)를 발생시키는 EPROM 라이트 인에이블 출력 수단 (3)과, 상기 리페어 인에이블 신호 (A)를 각각 수신하여 상기 어드레스 신호가 상기 제1 및 제2 EPROM(1-1,1-2)에 인가되도록 제어하는 컬럼 EPROM 어드레스 버퍼/디코더(4)와 로우 EPROM 어드레스 버퍼/디코더(5)와, 상기 제1 및 제2 EPROM(1-1,1-2)의 출력 신호를 수신하여 메모리 셀 어레이의 스페어 로우 또는 스페어 컬럼을 선택하여 동작시키는 스페어 컬럼 회로(6)와 스페어 로우 회로(7)를 구비한다.The present invention relates to a memory device for performing a repair operation using an EPROM. The memory device of the present invention includes first and second EPROMs (1-1, 1-2) for writing an address signal, and predetermined control. Repair enable output means 2 for receiving the signals / WE and / OE to generate a repair enable signal A, and the repair enable signal A to receive the EPROM write enable signal B, Receiving the EPROM write enable output means 3 for generating C) and the repair enable signal A, respectively, and applying the address signal to the first and second EPROMs 1-1, 1-2; To receive the output signals of the column EPROM address buffer / decoder 4 and the row EPROM address buffer / decoder 5, and the first and second EPROMs 1-1 and 1-2. Spare column circuit (6) and spare which select and operate spare row or spare column The row circuit 7 is provided.

Description

Translated fromKorean

EPROM 수단을 이용하여 리페어 동작을 수행하는 메모리 장치Memory device performing repair operation using EPROM means

본 발명은 리페어 동작과 관련된 메모리 장치에 관한 것으로, 특히 EPROM 수단을 이용하여 전기적으로 메모리 장치의 레퍼어를 수행할 수 있는 메모리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device associated with a repair operation, and more particularly to a memory device capable of electrically referencing a memory device using EPROM means.

일반적으로, 수많은 메모리 셀 중에서 한 개라도 결함이 있으면 메모리 장치는 정상적인 동작을 제대로 하지 못하게 된다. 그러나, 메모리 장치의 셀에 결함이 있다고 하여 이를 폐기처분하면 수율이 저하되게 된다.In general, if any one of a number of memory cells is defective, the memory device will not function properly. However, if the cell of the memory device is defective and disposed of, the yield is reduced.

이러한 문제점을 해결하기 위하여, 메모리 셀중에서 손상이 발생한 셀은 일반적으로 리페어를 위하여 만들어 놓은 여분의 메모리 셀로 대체되게 된다.In order to solve this problem, a damaged cell of the memory cell is generally replaced with a spare memory cell prepared for repair.

일반적으로, 종래의 메모리 장치 특히 DRAM 에서는 스페어 로우(spare row) 또는 스페어 컬럼(spare column)을 미리 만들어 두고, 손상이 발생한 로우 또는 컬럼에 대하여 스페어 로우 또는 스페어 컬럼으로 대체하기 위해 폴리 실리콘 라인으로 된 휴즈를 레이저 빔으로 끊어주는 방법을 사용했다.In general, in a conventional memory device, especially DRAM, a spare row or spare column is made in advance, and a polysilicon line is used to replace the spare row or spare column with a spare row or spare column for a damaged row or column. The fuse was cut by a laser beam.

그러나, 상술한 방법에 의하여 적절한 휴즈를 찾아 끊어주기 위해서는 미리 각 휴즈의 좌표를 찾아 정리해 두어야 하고, 또한 휴즈를 끊는 작업을 위해 별도의 정밀 장비를 필요로 하는 문제점이 있었다.However, in order to find an appropriate fuse by the above-described method, it is necessary to find and arrange the coordinates of each fuse in advance, and there is a problem that a separate precision equipment is required for the operation of breaking the fuse.

따라서, 본 발명의 목적은 스페어 로우 또는 스페어 컬럼을 선택하기 위해 기계적인 휴즈를 사용하는 대신 전기적인 방법을 사용하여 리페어 작업을 보다 신속하고 간단히 수행할 수 있는 메모리 장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a memory device capable of performing a repair operation more quickly and simply by using an electrical method instead of using a mechanical fuse to select a spare row or a spare column.

본 발명의 또 다른 목적은 EPROM 수단을 사용하여 메모리 장치의 테스트 및 리페어 작업을 병행함으로써, 별도의 리페어 장치를 필요로 하지 않는 메모리 장치를 제공하는 것이다.It is still another object of the present invention to provide a memory device that does not require a separate repair device by performing a test and repair operation of the memory device in parallel using an EPROM means.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1에 도시된 본 발명의 메모리 장치는 어드레스 신호를 기록하기 위한 제1 및 제2 EPROM(1-1, 1-2)과, 소정의 제어 신호(/WE, /OE)를 수신하여 리페어 인에이블 신호(A)를 발생시키는 리페어 인에이블 출력 수단(2)과, 상기 리페어 인에이블 신호(A)를 수신하여 EPROM 라이트 인에이블 신호(B,C)를 발생시키는 EPROM 라이트 인에이블 출력 수단(3)과, 상기 리페어 인에이블 신호(A)를 각각 수신하여 상기 어드레스 신호가 상기 제1 및 제2 EPROM(1-1,1-2)에 인가되도록 제어하는 컬럼 EPROM 어드레스 버퍼/디코더(4)와 로우 EPROM 어드레스 버퍼/디코더(5)와, 상기 제1 및 제2 EPROM(1-1,1-2)의 출력 신호를 수신하여 메모리 셀 어레이의 스페어 로우 또는 스페어 컬럼을 선택하여 동작시키는 스페어 컬럼 회로(6)와 스페어 로우 회로(7)를 구비한다.The memory device of the present invention shown in Fig. 1 receives the first and second EPROMs 1-1 and 1-2 for writing address signals and predetermined control signals / WE and / OE to repair the memory device. Repair enable output means (2) for generating an enable signal (A), and EPROM write enable output means (3) for receiving the repair enable signal (A) and generating EPROM write enable signals (B, C). ) And a column EPROM address buffer / decoder 4 for receiving the repair enable signal A and controlling the address signal to be applied to the first and second EPROMs 1-1 and 1-2, respectively. A spare column circuit for receiving a row EPROM address buffer /decoder 5 and output signals of the first and second EPROMs 1-1 and 1-2 to select and operate a spare row or a spare column of a memory cell array. (6) and a spare row circuit (7).

또한, 도1에 도시된 바와같이, /CAS 신호는 EPROM 라이트 인에이블 출력 수단(3)과 어드레스 버퍼로부터 어드레스 신호를 수신하는 컬럼 프리디코더에 인가된다. 이와 유사하게, /RAS 신호는 EPROM 라이트 인에이블 출력 수단(3)과 어드레스 버퍼로부터 어드레스 신호를 수신하는 로우 프리디코더에 인가된다.Further, as shown in Fig. 1, the / CAS signal is applied to the EPROM write enable output means 3 and the column predecoder receiving the address signal from the address buffer. Similarly, the / RAS signal is applied to the EPROM write enable output means 3 and to the row predecoder receiving the address signal from the address buffer.

상기 /CAS 및 /RAS 신호가 본 발명의 리페어 장치에 작용하는 기능에 대해서는 후술될 것이다.The function of the / CAS and / RAS signal to the repair apparatus of the present invention will be described later.

동작과 관련하여, 본 발명 리페어 장치는 손상이 발생한 메모리 셀의 어드레스를 스페어 로우 또는 스페어 컬럼에 부속된 EPROM에 기록해 두고, 손상된 셀을 지정하는 해당 어드레스가 접근하면 비교기 역활을 하는 스페어 컬럼 회로 및 스페어 로우 회로를 사용하여 EPROM에 기록된 어드레스와 접근하고자 하는 어드레스를 비교하여 일치하면 EPROM이 지정하는 스페어 로우 또는 스페어 컬럼에 접근하는 방법을 사용하고 있다.In connection with the operation, the repair apparatus of the present invention records the address of a damaged memory cell in an EPROM attached to a spare row or a spare column, and serves as a comparator when a corresponding address specifying a damaged cell approaches. By using the row circuit, the address written to the EPROM is compared with the address to be accessed, and if a match is made, a method of accessing a spare row or a spare column designated by the EPROM is used.

이러한 리페어 방법을 수행하기 위하여 도2A와 도2B에 도시된 것처럼, 본 발명의 리페어 동작은 /WE, /OE 신호가 동시에 로직 로우로 인에이블됨으로써 수행된다. 그 다음, 도2A에 도시된 것처럼, RAS＼신호가 로우로 인에이블 됨으로써 로우 EPROM 어드레스 신호가 선택된다. 마찬가지로, /CAS 신호가 로우로 인에이블 됨으로써 컬럼 EPROM 어드레스 신호가 선택된다. 이렇게 로우 EPROM 어드레스 신호 및 컬럼 EPROM 어드레스 신호가 선택되면, 리페어 어드레스가 EPROM(1-1, 1-2)에 각각 기록된다.In order to perform this repair method, as shown in FIGS. 2A and 2B, the repair operation of the present invention is performed by enabling the / WE and / OE signals to logic low at the same time. Then, as shown in Fig. 2A, the RAS 'signal is enabled low, thereby selecting the low EPROM address signal. Similarly, the column EPROM address signal is selected by enabling the / CAS signal low. When the row EPROM address signal and the column EPROM address signal are selected in this way, the repair addresses are written to the EPROMs 1-1 and 1-2, respectively.

즉, /WE와 /OE가 동시에 로직 로우로 인이에블되면 본 발명의 리페어 장치가 인에이블 상태로 된다. 이때, /CAS와 /RAS 신호가 동시에 로직 로우로 인에이블되면 컬럼 EPROM 어드레스 버퍼/디코더(4) 및 로우 EPROM 어드레스 버퍼/디코더(5)를 통하여 컬럼 프리디코더 및 로우 프리디코더의 출력 신호가 EPROM(1-1,1-2)에 디코딩되어 인가된다. 이때, 스페어 컬럼 회로(6)는 EPROM(1-1)의 출력신호와 메모리 장치의 컬럼 어드레스를 비교하여 일치하는 경우에 스페어 컬럼을 선택하게 된다. 마찬가지로, 스페어 로우 회로(6)는 EPROM(1-2)의 출력 신호와 메모리 장치의 컬럼 어드레스를 비교하여 일치하는 경우에 스페어 로우를 선택하게 된다.That is, when / WE and / OE are simultaneously enabled at logic low, the repair apparatus of the present invention is enabled. At this time, when the / CAS and / RAS signals are simultaneously enabled as logic low, the output signals of the column predecoder and the low predecoder are transmitted to the EPROM through the column EPROM address buffer / decoder 4 and the row EPROM address buffer /decoder 5. 1-1 and 1-2 are decoded and applied. At this time, the spare column circuit 6 compares the output signal of the EPROM 1-1 with the column address of the memory device and selects the spare column when the spare column circuit 6 matches. Similarly, the spare row circuit 6 compares the output signal of the EPROM 1-2 with the column address of the memory device and selects the spare row if it matches.

또한, 메모리 셀내의 소정 스페어 로우 또는 스페어 컬럼중의 하나를 선택하기 위하여, /RAS 또는 /CAS중 하나만 로직 로우로 인에이블되는 경우에는, 각각 로우 EPROM 어드레스 버퍼/디코더(5) 또는 컬럼 EPROM 어드레서 버퍼/디코더(4)의 중의 하나만을 동작하여 원하는 EPROM(EPROM(1-2) 또는 EPROM(1-1))을 선택할 수 있다.In addition, if only one of / RAS or / CAS is enabled as a logic low to select one of the predetermined spare row or spare column in the memory cell, the row EPROM address buffer /decoder 5 or the column EPROM address, respectively. Only one of the buffers / decoders 4 can be operated to select the desired EPROM (EPROM 1-2 or EPROM 1-1).

전술한 본 발명의 리페어 장치는 정상 동작(normal operation)에서 사용하지 않아도 되는 신호의 조합을 이용하여 리페어 동작을 수행하기 때문에 별도의 핀아웃(pinout)을 필요로 하지 않는다.The above-described repair apparatus of the present invention does not require a separate pinout since the repair operation is performed using a combination of signals that do not need to be used in a normal operation.

이상에서 설명한 바와 같이, 본 발명의 리페어 장치는 메모리 장치, 특히 DRAM의 리페어 동작을 용이하게, 그리고 신속하게 수행할 수 있으며, 패키징된 상태에서도 리페어 동작을 할 수 있는 장점이 있다. 또한, 본 발명의 리페어 동작은 EPROM을 사용하여 전기적으로 수행되기 때문에(즉 입출력 핀을 통하여 리페어 동작이 수행됨), 리페어 프로그램등을 테스트 장비에 쉽게 내장시킬 수 있는 장점이 있다. 따라서, 별도의 리페어 장비를 필요로 하지 않고, 손상된 셀과 리페어 셀에 대한 테스트 및 리페어 작업을 하나의 일체화된 장비를 가지고 수행할 수 있다.As described above, the repair apparatus of the present invention can easily and quickly perform a repair operation of a memory device, especially a DRAM, and has a merit of performing a repair operation even in a packaged state. In addition, since the repair operation of the present invention is performed electrically using the EPROM (that is, the repair operation is performed through the input / output pins), there is an advantage that a repair program and the like can be easily embedded in the test equipment. Therefore, the test and repair work on the damaged cell and the repair cell can be performed with one integrated device without requiring a separate repair device.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the following claims You will have to look.

도 1은 EPROM을 이용하여 리페어 동작을 수행하는 본 발명 메모리 장치의 블록도.1 is a block diagram of a memory device of the present invention for performing a repair operation using an EPROM.

도 2는 본 발명 메모리 장치의 동작을 설명하기 위한 타이밍도.2 is a timing diagram for explaining an operation of the memory device of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1-1,1-2 : EPROM1-1,1-2: EPROM

2 : 리페어 인에이블 출력 수단2: Repair enable output means

3 : EPROM 라이트 인에이블 출력 수단3: EPROM write enable output means

4 : 컬럼 EPROM 어드레스 버퍼/디코더4: Column EPROM Address Buffer / Decoder

5 : 로우 EPROM 어드레스 퍼버/디코더5: Low EPROM Address Ferber / Decoder

6 : 스페어 컬럼 회로 7 : 스페어 로우 회로6: spare column circuit 7: spare row circuit

Claims (3)

Translated fromKorean

메모리 장치에 있어서, 손상된 메모리 셀의 어드레스 신호를 기록하기 위한 제1 및 제2 EPROM 수단과, 소정의 제어 신호가 인에이블되면 리페어 동작을 수행하기 위한 리페어 인에이블 신호를 발생시키는 리페어 인에이블 출력 수단과, 상기 리페어 인에이블 신호를 수신하여 상기 제1 및 제2 EPROM 수단에 상기 어드레스의 라이트를 가능하게 하는 제1 및 제2 EPROM 라이트 인에이블 신호를 발생시키는 EPROM 라이트 인에이블 출력 수단과, 상기 리페어 인에이블 신호를 수신하여 상기 어드레스 신호가 상기 제1 EPROM 수단에 인가되도록 제어하는 컬럼 EPROM 어드레스 버퍼/디코더 수단과, 상기 리페어 인에이블 신호를 각각 수신하여 상기 어드레스 신호가 상기 제 2 EPROM 수단에 인가되도록 제어하는 로우 EPROM 어드레스 버퍼/디코더 수단과, 상기 제1 EPROM 수단의 출력 신호를 수신하여 메모리 셀 어레이의 스페어 컬럼을 선택하는 스페어 컬럼 회로와, 상기 제2 EPROM 수단의 출력 신호를 수신하여 메모리 셀 어레이의 스페어 로우를 선택하는 스페어 로우 회로를 구비하는 것을 특징으로 하는 EPROM 수단을 이용하여 리페어 동작을 수행하는 메모리장치.A memory device, comprising: first and second EPROM means for writing an address signal of a damaged memory cell and repair enable output means for generating a repair enable signal for performing a repair operation when a predetermined control signal is enabled And EPROM write enable output means for receiving the repair enable signal and generating first and second EPROM write enable signals enabling writing of the address to the first and second EPROM means; A column EPROM address buffer / decoder means for receiving an enable signal and controlling the address signal to be applied to the first EPROM means, and receiving the repair enable signal and applying the address signal to the second EPROM means, respectively. A row EPROM address buffer / decoder means for controlling and an output of said first EPROM means A spare column circuit for receiving a signal and selecting a spare column of the memory cell array, and a spare row circuit for receiving the output signal of the second EPROM means and selecting a spare row of the memory cell array; Memory device to perform a repair operation by using a.제1항에 있어서, 상기 소정의 제어 신호는 /WC와 /OE 신호이며, /CAS 신호가 인에이블 됨으로써 상기 컬럼 EPROM 어드레스 버퍼/디코더 수단이 구동되어 외부에서 인가된 상기 어드레스 신호를 상기 제1 EPROM 수단에 라이트 하는 것을 특징으로 하는 EPROM을 이용하여 리페어 동작을 수행하는 메모리 장치.2. The method of claim 1, wherein the predetermined control signal is a / WC and / OE signal, and the / CAS signal is enabled so that the column EPROM address buffer / decoder means is driven to externally apply the address signal to the first EPROM. A memory device for performing a repair operation by using an EPROM, characterized in that written to the means.제1항에 있어서, 상기 소정의 제어 신호는 /WC와 /OE 신호이며, /RAS 신호가 인이에블 됨으로써 상기 로우 EPROM 어드레스 버퍼/디코더 수단이 구동되어 외부에서 인가된 상기 어드레스 신호를 상기 제2 EPROM 수단에 라이트하는 것을 특징으로 하는 EPROM을 이용하여 리페어 동작을 수행하는 메모리 장치.2. The method of claim 1, wherein the predetermined control signal is a / WC and / OE signal, and the / RAS signal is enabled so that the row EPROM address buffer / decoder means is driven to externally apply the address signal to the second signal. A memory device for performing a repair operation using an EPROM characterized in that it is written to the EPROM means.

Images