본 발명은 반도체 소자에 관한 것으로 특히, 0.2㎛급 이하의 미세 홀을 형성하기 위한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a method for manufacturing a semiconductor device for forming fine holes of 0.2 탆 or less.
이하, 첨부된 도면을 참조하여 종래 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조공정 단면도이다.1A to 1E are cross-sectional views illustrating a manufacturing process of a semiconductor device according to the prior art.
종래 반도체 소자의 제조방법은 도 1a에 도시된 바와 같이, 반도체 기판(11)상에 산화막(12)을 증착하고, 상기 산화막(12)상에 감광막(13)을 도포한다.In the conventional method of manufacturing a semiconductor device, as shown in FIG. 1A, an oxide film 12 is deposited on a semiconductor substrate 11, and a photosensitive film 13 is coated on the oxide film 12.
그리고, 도 1b에 도시된 바와 같이, 노광 및 현상 공정으로 상기 감광막(13)을 선택적으로 패터닝하여 상기 산화막(12)의 일영역을 노출시키는 제 1 홀(14)을 형성한다.As shown in FIG. 1B, the photoresist layer 13 is selectively patterned through an exposure and development process to form a first hole 14 exposing a region of the oxide layer 12.
그리고, 감광막 전이 온도(Transition Temperature) 이상으로 베이크(Bake) 공정을 실시하여 상기 감광막(13)을 플로잉(Flowing)시키어 도 1c에 도시된 바와 같이, 상기 제 1 홀(14)의 CD(Critical Dimension)를 줄인다.In addition, a baking process is performed at a photosensitive film transition temperature or higher to flow the photosensitive film 13, and as illustrated in FIG. 1C, the CD (Critical) of the first hole 14 is flown. Reduce the dimension.
여기서, 상기 제 1 홀(14)은 A 부분이 도시된 바와 같이 항아리 형태로 형성된다.Here, the first hole 14 is formed in a jar shape as shown in the A portion.
즉, 중간 부분의 사이즈는 작고 상부 및 상부의 사이즈는 크게 형성된다.That is, the size of the middle portion is small and the size of the upper and upper portions is large.
또한, 상기 베이크 공정의 온도에 따라서 상기 제 1 홀(14)의 CD가 줄어드는 정도가 달라지므로 베이크 온도를 조절하여 상기 제 1 홀(14)의 CD를 조절할 수 있다.In addition, since the degree of reduction of the CD of the first hole 14 varies according to the temperature of the baking process, the CD of the first hole 14 may be adjusted by adjusting the baking temperature.
그리고, 도 1d에 도시된 바와 같이 상기 감광막(13)을 마스크로 이용하여 상기 반도체 기판(11)의 일영역이 노출되도록 상기 산화막(12)을 선택적으로 제거하여 제 2 홀(15)을 형성한다.As shown in FIG. 1D, the oxide film 12 is selectively removed to expose a region of the semiconductor substrate 11 using the photosensitive film 13 as a mask to form a second hole 15. .
이때, 상기 산화막(12)의 식각시에 상기 감광막(13) 패턴의 볼록한 중간 부분이 식각되면서 상기 제 2 홀(15)의 크기는 상기 감광막(13) 패턴의 하부 사이즈에 의해 결정되게 된다.In this case, when the oxide layer 12 is etched, the convex middle portion of the pattern of the photoresist layer 13 is etched to determine the size of the second hole 15 by the lower size of the pattern of the photoresist layer 13.
그리고, 도 1e에 도시된 바와 같이 노광 및 현상 공정으로 상기 감광막(13)을 제거하여 종래 기술에 따른 반도체 소자를 완성한다.As shown in FIG. 1E, the photosensitive film 13 is removed by an exposure and development process to complete a semiconductor device according to the related art.
그러나, 상기와 같은 종래의 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.However, the conventional method of manufacturing a semiconductor device as described above has the following problems.
첫째, 노광 장치의 해상력 한계 이하로 미세한 패턴을 형성하기 위해서는 베이크 공정을 실시해야 하는데 베이크 온도의 구배에 따른 영향으로 패턴 CD의 균일도가 저하된다.First, in order to form a fine pattern below the resolution limit of the exposure apparatus, a baking process should be performed, but the uniformity of the pattern CD is lowered due to the gradient of the baking temperature.
둘째, 포토레지스트를 이용하여 산화막을 식각하기 위해서는 어느 정도 이상의 두께를 갖는 포토레지스트가 요구되며, 두꺼운 포토레지스트로 인하여 포토레지스트 플로잉 공정 이후에 포토레지스트 홀의 중간 부분 사이즈와 바닥 부분의 사이즈의 차이가 커지게 된다.Second, in order to etch the oxide film using the photoresist, a photoresist having a certain thickness or more is required.As a result of the thick photoresist, the difference between the size of the middle portion and the bottom portion of the photoresist hole after the photoresist flow process is different. It becomes bigger.
따라서, 포토레지스트 바닥 부분의 사이즈에 의하여 좌우되는 상기 산화막 홀의 사이즈를 원하는 크기로 줄이기가 어려우므로 공정 오차가 발생된다.Therefore, it is difficult to reduce the size of the oxide hole which is dependent on the size of the bottom portion of the photoresist to a desired size, so that a process error occurs.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 0.2㎛ 이하의 미세한 홀을 형성하기에 적합한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of manufacturing a semiconductor device suitable for forming a fine hole of 0.2 ㎛ or less to solve the above problems.
도 1a 내지 도 1e는 종래 반도체 소자의 제조공정 단면도1A to 1E are cross-sectional views of a manufacturing process of a conventional semiconductor device.
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조공정 단면도2A to 2H are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.
도 3a 내지 도 3f는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조공정 단면도3A to 3F are cross-sectional views illustrating a manufacturing process of a semiconductor device in accordance with a second embodiment of the present invention.
도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings
21 : 반도체 기판 22 : 산화막21 semiconductor substrate 22 oxide film
23 : 희생 감광막 24 : 희생 산화막23: sacrificial photosensitive film 24: sacrificial oxide film
25 : 감광막 26 : 제 1 홀25 photosensitive film 26 first hole
27 : 제 2 홀27: second hall
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 절연막과 희생 감광막을 차례로 형성하는 단계와, 상기 희생 감광막상에 희생 절연막과 감광막을 차례로 형성하는 단계와, 상기 감광막을 패터닝하여 상기 희생 절연막의 일영역을 노출시키는 제 1 홀을 형성하는 단계와, 플로잉 공정으로 상기 감광막을 플로우시키어 상기 제 1 홀의 크기를 줄이는 단계와, 상기 감광막을 마스크로 상기 희생 절연막을 선택적으로 제거한 후 상기 감광막을 제거하는 단계와, 상기 선택적으로 제거된 희생 절연막을 마스크로 상기 희생 감광막을 패터닝하고 상기 희생 절연막을 제거하는 단계와, 상기 패터닝된 희생 감광막을 마스크로 상기 절연막을 제거하여 제 2 홀을 형성하고 상기 희생 감광막을 제거하는 단계를 포함하여 형성함을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention for achieving the above object comprises the steps of sequentially forming an insulating film and a sacrificial photosensitive film on a semiconductor substrate, sequentially forming a sacrificial insulating film and a photosensitive film on the sacrificial photosensitive film, and the photosensitive film Forming a first hole for exposing a region of the sacrificial insulating film by patterning a surface; flowing the photosensitive film by a flow process to reduce the size of the first hole; and selectively selecting the sacrificial insulating film using the photosensitive film as a mask. Removing the photoresist layer, removing the photoresist layer, patterning the sacrificial photoresist layer using the selectively removed sacrificial insulation layer as a mask, removing the sacrificial insulation layer, and removing the insulation layer using the patterned sacrificial photoresist layer as a mask. Forming a hole and removing the sacrificial photoresist Characterized in that.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조공정 단면도이고, 도 3a 내지 도 3f는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조공정 단면도이다.2A to 2H are cross-sectional views illustrating a semiconductor device according to a first embodiment of the present invention, and FIGS. 3A to 3F are cross-sectional views illustrating a semiconductor device according to a second embodiment of the present invention.
우선, 도 2a에 도시된 바와 같이 반도체 기판(21)상에 산화막(22)을 형성하고, 상기 산화막(22)상에 1.5∼2.0㎛의 두께로 희생 감광막(23)을 도포한 후, 180∼200℃의 온도로 하드 베이크 공정을 실시한다.First, as shown in FIG. 2A, an oxide film 22 is formed on a semiconductor substrate 21, and a sacrificial photosensitive film 23 is coated on the oxide film 22 to a thickness of 1.5 to 2.0 μm, and then 180 to 180. The hard bake process is performed at a temperature of 200 ° C.
그리고, 도 2b에 도시된 바와 같이 상기 희생 감광막(23)상에 희생 산화막(24)을 형성한다.As shown in FIG. 2B, a sacrificial oxide film 24 is formed on the sacrificial photosensitive film 23.
그리고, 도 2c에 도시된 바와 같이 상기 희생 산화막(24)상에 감광막(25)을 도포하고 노광 및 현상 공정으로 상기 희생 산화막(24)의 일영역이 노출되도록 상기 감광막(25)을 선택적으로 패터닝하여 제 1 홀(26)을 형성한다.As shown in FIG. 2C, the photosensitive film 25 is coated on the sacrificial oxide film 24, and the photosensitive film 25 is selectively patterned so that one region of the sacrificial oxide film 24 is exposed through an exposure and development process. To form the first hole 26.
이때, 상기 제 1 홀(26)은 공정 여유도를 가지도록 0.25㎛ 이상의 크기로 형성한다.In this case, the first hole 26 is formed to a size of 0.25㎛ or more to have a process margin.
그리고, 베이크(Bake) 공정으로 상기 패터닝된 감광막(25)을 플로우(Flow)시키어 도 2d에 도시된 바와 같이, 상기 제 1 홀(26)의 CD를 줄인다.Then, the patterned photoresist 25 is flowed through a bake process to reduce the CD of the first hole 26, as shown in FIG. 2D.
그리고, 도 2e에 도시된 바와 같이 상기 감광막(25)을 마스크로 이용하여 상기 희생 산화막(24)을 선택적으로 제거한다.As shown in FIG. 2E, the sacrificial oxide film 24 is selectively removed using the photosensitive film 25 as a mask.
그리고, 도 2f에 도시된 바와 같이 상기 감광막(25)을 제거한 후, 상기 선택적으로 제거된 희생 산화막(24)을 블러킹 레이어(Blocking Layer)로 이용한 노광 및 현상 공정으로 상기 희생 감광막(23)을 패터닝한다After removing the photoresist layer 25 as shown in FIG. 2F, the sacrificial photoresist layer 23 is patterned by an exposure and development process using the selectively removed sacrificial oxide layer 24 as a blocking layer. do
그리고, 도 2g에 도시된 바와 같이 상기 희생 산화막(24)을 제거한 후, 상기 패터닝된 희생 감광막(23)을 마스크로 이용한 식각 공정으로 상기 반도체 기판(21)이 노출되도록 상기 산화막(22)을 제거하여 제 2 홀(27)을 형성한다.After removing the sacrificial oxide film 24 as shown in FIG. 2G, the oxide film 22 is removed to expose the semiconductor substrate 21 by an etching process using the patterned sacrificial photoresist film 23 as a mask. To form the second hole 27.
이어, 도 2h에 도시된 바와 같이 상기 희생 감광막(23)을 제거하여 본 발명의 제 1 실시예에 따른 반도체 소자를 완성한다.Next, as shown in FIG. 2H, the sacrificial photosensitive film 23 is removed to complete the semiconductor device according to the first embodiment of the present invention.
본 발명의 제 2 실시예에 따른 반도체 소자의 제조방법은 도 3a에 도시된 바와 같이, 반도체 기판(31)상에 산화막(32)과 제 1 폴리 실리콘막(33)을 차례로 형성한다.In the method of manufacturing a semiconductor device according to the second embodiment of the present invention, as shown in FIG. 3A, an oxide film 32 and a first polysilicon film 33 are sequentially formed on a semiconductor substrate 31.
그리고, 상기 제 1 폴리 실리콘막(33)상에 감광막(34)을 도포한다.Then, a photosensitive film 34 is coated on the first polysilicon film 33.
이어, 도 3b에 도시된 바와 같이, 노광 및 현상 공정으로 상기 감광막(34)을 선택적으로 패터닝한 후, 상기 패터닝된 감광막(34)을 마스크로 이용하여 상기 제 1 폴리 실리콘막(33)을 선택적으로 제거하여 제 1 홀(35)을 형성한다.Subsequently, as shown in FIG. 3B, after the photoresist layer 34 is selectively patterned by an exposure and development process, the first polysilicon layer 33 is selectively used using the patterned photoresist layer 34 as a mask. It removes to form a first hole 35.
그리고, 도 3c에 도시된 바와 같이 상기 감광막(34)을 제거하고, 상기 반도체 기판(31)의 표면상에 제 2 폴리 실리콘막(36)을 증착한다.3C, the photosensitive film 34 is removed and a second polysilicon film 36 is deposited on the surface of the semiconductor substrate 31.
그리고, 도 3d에 도시된 바와 같이 에치백(Etch-back) 공정으로 상기 제 2 폴리 실리콘막(36)을 선택적으로 제거하여 상기 제 1 홀(35)이 형성된 상기 제 1 폴리 실리콘막(33)의 측면에 실리콘막 측벽(36a)을 형성한다.As shown in FIG. 3D, the first polysilicon layer 33 having the first hole 35 is formed by selectively removing the second polysilicon layer 36 by an etch-back process. The silicon film sidewall 36a is formed on the side of the film.
그리고, 도 3e에 도시된 바와 같이 상기 제 1 폴리 실리콘막(33)과 실리콘막 측벽(36a)을 마스크로 이용하여 상기 산화막(32)을 선택적으로 제거하여 제 2 홀(37)을 형성한다.As shown in FIG. 3E, the oxide layer 32 is selectively removed using the first polysilicon layer 33 and the silicon layer sidewall 36a as a mask to form a second hole 37.
그리고, 도 3f에 도시된 바와 같이 상기 제 1 폴리 실리콘막(33) 및 실리콘막 측벽(36a)을 제거하여 본 발명의 제 2 실시예에 따른 반도체 소자를 완성한다.3F, the first polysilicon film 33 and the silicon film sidewalls 36a are removed to complete the semiconductor device according to the second embodiment of the present invention.
상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.The method of manufacturing a semiconductor device of the present invention as described above has the following effects.
첫째, 감광막을 얇게 형성하므로 플로잉 공정 후에 포토레지스트의 중간부와 바닥부 간의 차이가 줄어들어 원하는 패턴 크기와 실패턴 크기간의 차이가 줄일 수 있으므로 패턴의 정확도를 향상시킬 수 있다.First, since the photoresist film is thinly formed, the difference between the middle part and the bottom part of the photoresist may be reduced after the flow process, thereby reducing the difference between the desired pattern size and the failure turn size, thereby improving the accuracy of the pattern.
둘째, 희생 산화막과 희생 포토레지스트를 이용하여 미세한 홀을 형성할 수있으므로 소자의 집적도를 향상시킬 수 있다.Second, since fine holes can be formed using the sacrificial oxide film and the sacrificial photoresist, the degree of integration of the device can be improved.
셋째, 미세한 감광막 패턴을 형성하지 않고서도 미세한 홀을 형성할 수 있으므로 감광막 패턴 공정의 마진을 향상시킬 수 있다.Third, since fine holes can be formed without forming a fine photoresist pattern, the margin of the photoresist pattern process can be improved.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0078520AKR100382548B1 (en) | 2000-12-19 | 2000-12-19 | Method for Fabricating of Semiconductor Device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0078520AKR100382548B1 (en) | 2000-12-19 | 2000-12-19 | Method for Fabricating of Semiconductor Device |
| Publication Number | Publication Date |
|---|---|
| KR20020049363A KR20020049363A (en) | 2002-06-26 |
| KR100382548B1true KR100382548B1 (en) | 2003-05-09 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0078520AExpired - Fee RelatedKR100382548B1 (en) | 2000-12-19 | 2000-12-19 | Method for Fabricating of Semiconductor Device |
| Country | Link |
|---|---|
| KR (1) | KR100382548B1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02283039A (en)* | 1989-04-25 | 1990-11-20 | Toshiba Corp | Charge transfer device and method of manufacturing the charge transfer device |
| KR960026199A (en)* | 1994-12-29 | 1996-07-22 | 김주용 | Contact hole formation method of semiconductor device |
| KR970018101A (en)* | 1995-09-21 | 1997-04-30 | 김광호 | Small contact hole formation method using photoresist |
| KR970053410A (en)* | 1995-12-22 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
| JPH10261713A (en)* | 1997-03-19 | 1998-09-29 | Sony Corp | Manufacture of semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02283039A (en)* | 1989-04-25 | 1990-11-20 | Toshiba Corp | Charge transfer device and method of manufacturing the charge transfer device |
| KR960026199A (en)* | 1994-12-29 | 1996-07-22 | 김주용 | Contact hole formation method of semiconductor device |
| KR970018101A (en)* | 1995-09-21 | 1997-04-30 | 김광호 | Small contact hole formation method using photoresist |
| KR970053410A (en)* | 1995-12-22 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
| JPH10261713A (en)* | 1997-03-19 | 1998-09-29 | Sony Corp | Manufacture of semiconductor device |
| Publication number | Publication date |
|---|---|
| KR20020049363A (en) | 2002-06-26 |
| Publication | Publication Date | Title |
|---|---|---|
| JP2008066713A (en) | Manufacturing method for flash memory device | |
| JP4095588B2 (en) | Method for defining a minimum pitch that exceeds photolithographic resolution in an integrated circuit | |
| KR100382548B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100917820B1 (en) | Contact hole formation method of semiconductor device | |
| KR100390912B1 (en) | Method for forming contact hole of semiconductor device | |
| KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100257770B1 (en) | Fine conductive film pattern formation method of semiconductor device | |
| KR100462758B1 (en) | Photo process for copper dual damascene | |
| JPS63258020A (en) | Formation of element isolation pattern | |
| KR100367744B1 (en) | Method for forming micro pattern of semiconductor device | |
| KR100413043B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100252888B1 (en) | Manufacturing method of semiconductor device | |
| KR100261167B1 (en) | Method for fabricating gate of semiconductor device | |
| KR100620195B1 (en) | Gate electrode formation method | |
| KR19990081061A (en) | Method of forming fine contact hole in semiconductor device | |
| KR100247642B1 (en) | Method for forming a contact hole in semiconductor device | |
| KR100299517B1 (en) | method of manufacturing semiconductor device | |
| JPH0327521A (en) | Manufacture of mos-type transistor | |
| KR100396689B1 (en) | Method for manufacturing gate of semiconductor device | |
| KR0140729B1 (en) | A method form of fine contact | |
| KR0144229B1 (en) | Method of forming fine contact of semiconductor device | |
| KR100192439B1 (en) | Method for forming a contact hole of a semiconductor device | |
| KR19990003876A (en) | How to make a cell projection mask | |
| KR20020002932A (en) | Method for forming gate electrode of semiconductor device | |
| JPH0479321A (en) | Production of semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application | St.27 status event code:A-0-1-A10-A12-nap-PA0109 | |
| PA0201 | Request for examination | St.27 status event code:A-1-2-D10-D11-exm-PA0201 | |
| PN2301 | Change of applicant | St.27 status event code:A-3-3-R10-R13-asn-PN2301 St.27 status event code:A-3-3-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-3-3-R10-R13-asn-PN2301 St.27 status event code:A-3-3-R10-R11-asn-PN2301 | |
| D13-X000 | Search requested | St.27 status event code:A-1-2-D10-D13-srh-X000 | |
| PG1501 | Laying open of application | St.27 status event code:A-1-1-Q10-Q12-nap-PG1501 | |
| D14-X000 | Search report completed | St.27 status event code:A-1-2-D10-D14-srh-X000 | |
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection | St.27 status event code:A-1-2-D10-D21-exm-PE0902 | |
| E13-X000 | Pre-grant limitation requested | St.27 status event code:A-2-3-E10-E13-lim-X000 | |
| P11-X000 | Amendment of application requested | St.27 status event code:A-2-2-P10-P11-nap-X000 | |
| P13-X000 | Application amended | St.27 status event code:A-2-2-P10-P13-nap-X000 | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | St.27 status event code:A-1-2-D10-D22-exm-PE0701 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | St.27 status event code:A-2-4-F10-F11-exm-PR0701 | |
| PR1002 | Payment of registration fee | St.27 status event code:A-2-2-U10-U11-oth-PR1002 Fee payment year number:1 | |
| PG1601 | Publication of registration | St.27 status event code:A-4-4-Q10-Q13-nap-PG1601 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:4 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:5 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:6 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:7 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:8 | |
| FPAY | Annual fee payment | Payment date:20110325 Year of fee payment:9 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:9 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee | St.27 status event code:A-4-4-U10-U13-oth-PC1903 Not in force date:20120419 Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PC1903 | Unpaid annual fee | St.27 status event code:N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date:20120419 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 |