본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고집적, 고용량의 메모리 반도체 소자의 제작시, 작은 크기의 소자들간의 전기적 분리(Isolation)를 위하여 트랜치 구조를 사용할 경우, 마스크 면으로 사용하는 질화막을 메사(mesa)형태로 경사지게 식각하여 트랜치 벽면에 적당량의 불순물 이온주입을 할 경우 효과적으로 이온 주입을 할 수 있게 한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. In particular, in the fabrication of a highly integrated and high capacity memory semiconductor device, a nitride film used as a mask surface when a trench structure is used for electrical isolation between small sized devices is used. The present invention relates to a method for fabricating a semiconductor device in which an ion implantation is performed in an inclined mesa shape so as to effectively implant an impurity ion into a trench wall.
최근에 보다 많은 정보의 저장을 위하여 고용량의 메모리 소자 개발이 진행되어지고 있다. 또한 제작 비용의 절감과 설계 및 공정상의 편의를 위하여 집적회로 제작시 단일 칩의 면적을 줄이는 방안이 다양하게 연구되어지고 있다.Recently, in order to store more information, development of high-capacity memory devices has been conducted. In addition, various methods have been studied to reduce the area of a single chip when fabricating integrated circuits in order to reduce manufacturing costs and to facilitate design and process.
특히 고밀도로 집적하기 위한 여러 가지 기술 중에서 단일 형성 회로소자들간의 층분한 전기적 고립화를 실현하는 기술은 대단히 중요한데, 전기적인 고립이 층분하지 못할 경우, 소자의 동작 특성에 직접적인 영향을 미칠 뿐만 아니라 소자간에 누설 전류가 발생하게 된다.Particularly, among the various technologies for high density integration, the technique of realizing the deep electrical isolation between single-component circuit elements is very important. If the electrical isolation is not sufficient, not only does it directly affect the operation characteristics of the device but also Leakage current will be generated.
최근의 메모리 소자의 경우 저장된 데이터를 유지하기위한 스탠바이(standby) 전류가 대단히 적어 누설 전류의 영향은 더욱 심각하게 고려되어지고 있다.In recent memory devices, the standby current for retaining stored data is very small, and the influence of leakage current is more seriously considered.
최근에 실리콘 반도체 소자의 제조 과정에서 전기적 고립화를 실현하는 기술로는 STI(Shallow Trench Isolation) 방법이 많이 사용되어져 왔다.Recently, as a technique for realizing electrical isolation in the manufacturing process of a silicon semiconductor device, a shallow trench isolation (STI) method has been widely used.
도 1 은 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도이다.1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to the prior art.
먼저, 반도체기판(1) 상부에 패드산화막(2)과 패드질화막(3)을 순차적으로 형성하고 소자분리마스크(도시안됨)를 이용한 사진식각공정으로 상기 패드질화막(3), 패드산화막(2) 및 일정두께의 반도체기판(1)을 식각하여 트렌치를 형성한 다음, 상기 패드질화막(3)을 마스크로 하여 상기 트렌치 측벽에 보론 도펀트를 이온주입한다.First, the pad oxide film 2 and the pad nitride film 3 are sequentially formed on the semiconductor substrate 1, and the pad nitride film 3 and the pad oxide film 2 are formed by a photolithography process using an element isolation mask (not shown). And a trench are formed by etching the semiconductor substrate 1 having a predetermined thickness, and the boron dopant is ion implanted into the trench sidewall using the pad nitride film 3 as a mask.
그러나 이러한 상기한 종래의 방법에서는 다음의 몇 가지 문제점이 나타나고 있다.However, some of the following problems appear in the above-described conventional method.
먼저, 후속 열처리 공정시 실리콘과 산화막 사이의 계면에서 보론 도펀트의 산화막 속으로 편석(segregation)되는 현상이 나타나는데, 이를 막기 위하여 여분의 도펀트를 트랜치 벽면에 이온 주입하게 된다. 이때 기존의 공정에서는 질화막이 수직으로 식각되어 있어서 좁은 간격의 트랜치의 경우 웨이퍼를 기울여서 이온 주입할 때에도 반대편 질화막의 구석 부분 때문에 트랜치 벽면의 깊은 곳까지 도펀트가 주입되지 못하게 되어 결국, 상기한 종래의 문제점을 해결할 수 없게 되고, 이로 인해 반도체 소자의 제조공정 수율 및 신뢰성을 저하시키게 되는 문제점이 있다.First, in a subsequent heat treatment process, segregation occurs into the oxide film of the boron dopant at the interface between the silicon and the oxide film. To prevent this, an extra dopant is ion implanted into the trench wall. In the conventional process, since the nitride film is vertically etched, the dopant is not injected deep into the trench wall due to the corner portion of the opposite nitride film even when the wafer is tilted at a narrow interval, and thus the ion is implanted by tilting the wafer. There is a problem that can not be solved, thereby lowering the manufacturing process yield and reliability of the semiconductor device.
따라서 본 발명은 상기의 문제점을 감안하여, 종래의 트랜치 벽면에 이온 주입하는 공정의 구조적 문제점을 보완하기 위하여 마스크로 사용하는 질화막을 메사형태로 경사지게 식각되게 함으로써 실리콘과 산화막사이의 계면에서 발생되는 도펀트의 편석현상을 보완하고, 이온 주입시 반대쪽 질화막의 방해 없이 웨이퍼를 기울이는 효과를 크게 증대 시킬 수 있고, 적절한 이온 주입 조건을 사용하면 수직으로 이온 주입할 수도 있게 하여 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.Therefore, in view of the above problems, the present invention provides a dopant generated at an interface between silicon and an oxide film by obliquely etching a nitride film, which is used as a mask, in a mesa form to compensate for a structural problem of a conventional ion implantation into the trench wall surface. It can compensate for segregation phenomenon and greatly increase the effect of tilting the wafer without interfering with the nitride film at the time of ion implantation. Its purpose is to provide a method for manufacturing a semiconductor device that can be improved.
도 1 은 종래의 기술에 따라 트랜치 벽면에 이온 주입을 실시하는 상태를 도시한 단면도1 is a cross-sectional view showing a state of performing ion implantation in the trench wall in accordance with the prior art
도 2 는 본 발명의 기술에 따라 트랜치 식각의 마스크로 사용할 하부 질화막이 메사 형태가 되도록 식각한 상태를 도시한 도면FIG. 2 is a view illustrating a state in which a lower nitride layer to be used as a mask for trench etching according to the technique of the present invention is etched to form a mesa form. FIG.
도 3a 내지 도 3e 는 본 발명의 방법에 따른 반도체 소자의 제조 공정단계를 도시한 단면도3A to 3E are cross-sectional views illustrating the manufacturing process steps of the semiconductor device according to the method of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1 : 반도체 기판 2 : 패드 산화막1 semiconductor substrate 2 pad oxide film
3 : 질화막 4 : 감광막3: nitride film 4: photosensitive film
5 : 벽면 산화막5: wall oxide film
상기 목적을 달성하기 위한 본 발명의 특징은,Features of the present invention for achieving the above object,
반도체 기판 상부에 패드산화막과 패드질화막을 차례로 증착하는 단계와,Sequentially depositing a pad oxide film and a pad nitride film on the semiconductor substrate;
상기 패드질화막의 상부에 감광막 패턴을 형성하는 단계와,Forming a photoresist pattern on the pad nitride film;
상기 감광막 패턴을 이용하여 상기 패드질화막 및 패드산화막을 등방성식각 하여 언더컷을 유발시킴으로써 메사구조의 패드질화막을 형성하는 단계와,Forming a pad nitride film having a mesa structure by isotropically etching the pad nitride film and the pad oxide film using the photosensitive film pattern to cause an undercut;
상기 감광막패턴을 마스크로 하여 일정두께의 반도체 기판을 식각함으로써 트랜치를 형성하는 단계와,Forming a trench by etching a semiconductor substrate having a predetermined thickness using the photoresist pattern as a mask;
상기 트랜치의 표면에 산화막을 증착하는 단계와,Depositing an oxide film on a surface of the trench;
상기 패드질화막을 마스크로 하여 상기 트랜치 표면에 불순물을 이온주입하는 단계를 포함하는 것을 특징으로 한다.And implanting impurities into the trench surface using the pad nitride layer as a mask.
이하, 첨부된 도면을 참조하여 본 발명에 대한 상세한 설명을 하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail for the present invention.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단면도이고, 도 2는 본 발명에 따라 식각되는 메사구조의 패드질화막을 도시한 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention, and FIG. 2 is a cross-sectional view showing a pad nitride film of a mesa structure etched according to the present invention.
도 3a를 참조하면, 반도체 기판(1) 상부에 소정 두께의 패드 산화막(2)과 질화막(3)을 각각 증착한다.Referring to FIG. 3A, a pad oxide film 2 and a nitride film 3 having a predetermined thickness are deposited on the semiconductor substrate 1, respectively.
도 3b를 참조하면, 상기 질화막(3)의 상부에 감광막 패턴(4)을 형성한다. 이때, 상기 감광막패턴(4)는 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것이다.Referring to FIG. 3B, a photosensitive film pattern 4 is formed on the nitride film 3. In this case, the photoresist pattern 4 is formed by an exposure and development process using an element isolation mask (not shown).
여기서, 상기 감광막(4)패턴은 산화막으로 도포하고 이를 패터닝한 산화막 패턴으로 대신 형성할 수도 있다.In this case, the photoresist layer 4 pattern may be formed by applying an oxide layer and patterning the oxide layer pattern instead.
그 다음, 상기 감광막 패턴(4)을 이용하여 상기 패드질화막(3) 및 패드산화막(2)을 식각하되, 메사 형태가 되도록 식각한다.Next, the pad nitride film 3 and the pad oxide film 2 are etched using the photoresist pattern 4, and then etched to have a mesa shape.
이때, 상기 식각공정은 상기 감광막패턴(4)을 마스크로 하여 상기 패드질화막(3)을 등방성식각함으로써 상기 감광막패턴(4)의 하부로 언더컷 ( under cut )을 형성하여 메사 구조를 갖도록 하는 것이다.In this case, the etching process isotropically etches the pad nitride film 3 using the photoresist pattern 4 as a mask to form an undercut under the photoresist pattern 4 to have a mesa structure.
도 3c를 참조하면, 노출된 반도체 기판(1)을 식각하여 소정깊이 예컨데, 2000Å∼3000Å 깊이를 갖는 트랜치(5)를 형성한다.Referring to FIG. 3C, the exposed semiconductor substrate 1 is etched to form a trench 5 having a predetermined depth, for example, 2000 m to 3000 m.
도 3d를 참조하면, 상기 트랜치(5)의 벽면에 스트레스의 해소를 위하여 약 20∼200Å 두께의 산화막(6)을 증착한다.Referring to FIG. 3D, an oxide film 6 having a thickness of about 20 to about 200 Å is deposited on the wall surface of the trench 5 to relieve stress.
도 3e를 참조하면, 엔모스(NMOS) 고립화 영역의 상기 트랜치(5) 벽면에 여분의 보론 도핑을 위하여 메사(mesa)형태의 질화막(3)을 마스크로 하여 보론을 경사 주입(tilt implant)한다.Referring to FIG. 3E, boron is tilted implanted using a mesa nitride film 3 as a mask for extra boron doping on the wall of the trench 5 in the NMOS isolation region. .
이때, 주입하는 에너지는 10∼50KeV 로 하며, 웨이퍼를 일정각도 예컨데, 5°내지 35°사이의 각도로 기울여서 여러방향에서 주입하거나, 수직으로 주입한다.In this case, the energy to be injected is 10 to 50 KeV, and the wafer is inclined at a predetermined angle, for example, at an angle of 5 ° to 35 ° to be injected in various directions or vertically.
그리고, 상기 이온주입시 도우즈 량은 1E12∼1E14 cm-2로 하고, 웨이퍼를 기울이는 경우에는 도우즈(dose)량을 수회에 걸쳐서 나눠서 이온 주입한다.The dose of the ion implantation is 1E12 to 1E14 cm−2 , and when the wafer is inclined, the dose is divided into several times and ion implanted.
한편, 상기와 같이 트랜치 구조의 고립화(isolation)와 트랜치 벽면의 이온 주입을 위한 질화막의 메사 형태의 구조는 메모리 소자 분야의 집적화 뿐 아니라 비메모리 소자의 집적화를 위한 중요한 기술로서, 실리콘 집적회로의 모든 공정 분야에 적용할 수 있다.Meanwhile, as described above, the mesa-type structure of the nitride film for isolation of the trench structure and ion implantation of the trench wall is an important technology for the integration of non-memory devices as well as the integration of the memory device field. Applicable in the process field.
또한 본 발명은 메모리 반도체 공정을 사용하는 소자의 제작시 전기적 고립화를 실현하여 소자의 동작 특성을 향상시키는 중요 기술로써 사용되어 질 수 있으며, 전기적 고립화를 필요로 하는 여타 반도체 소자의 제작에서도 이러한 개념의 도입이 가능하다.In addition, the present invention can be used as an important technology for improving the operation characteristics of the device by realizing the electrical isolation in the fabrication of the device using a memory semiconductor process, and also in the manufacture of other semiconductor devices that require electrical isolation Introduction is possible.
따라서 일반적인 실리콘 반도체 뿐만 아니라, 화합물 반도체를 포함한 모든 반도체 공정에서 트랜치 구조의 고립화 과정에서, 보론 도펀트(dopant)의 옆면 편석(segregation)현상에 의한 도펀트의 손실을 막기 위한 벽면이온 주입시 상기한 본 발명의 질화막 마스크의 메사 형태 식각방법이 사용되어 질 수 있다.Therefore, in the isolation process of the trench structure in all semiconductor processes including compound semiconductors as well as general silicon semiconductors, the above-described invention when implanting the wall ions to prevent the loss of dopants due to lateral segregation of boron dopants The mesa type etching method of the nitride mask of the mask can be used.
이상 상술한 바와 같이, 본 발명은 고용량, 고밀도의 메모리 반도체 소자의 제작시, 작은 크기의 소자들간의 전기적 분리를 위하여 트랜치 구조를 사용하는 데, 이때 마스크 면으로 사용하는 질화막을 메사 형태로 식각함으로써, 트랜치 벽면에 적당량의 불순물 이온주입을 할 경우 각도를 크게 기울이지 않고도 효과적으로 이온 주입을 할 수 있다.As described above, the present invention uses a trench structure for electrical separation between devices of small size when fabricating a high-capacity, high-density memory semiconductor device, wherein the nitride film used as the mask surface is etched in a mesa form. In the case of implanting an appropriate amount of impurity ions into the trench wall, the ion implantation can be effectively performed without a great angle.
또한 본 발명은 트랜치 구조의 벽면에서 발생하는 도펀트(dopant)의 편석(segregation)현상을 막는 기술로서, 고립된 트랜지스터 소자의 험프(hump)현상을 방지해 주며, 고립화 영역 사이의 펀치(punch-through) 현상을 막아줄 뿐만 아니라 접합면 중 구석(edge) 성분의 누설 전류를 줄이는 효과를 가져와 보다 우수한 동작 특성의 메모리 반도체 소자의 제작에 사용되어 질 수 있다.In addition, the present invention is a technique for preventing the dopant segregation (phenomena) occurring in the trench structure wall, prevents the hump phenomenon of the isolated transistor device, punch-through between the isolation region It not only prevents the phenomenon but also reduces the leakage current of corner components in the junction, which can be used to manufacture memory semiconductor devices with better operating characteristics.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0045589AKR100357300B1 (en) | 1998-10-28 | 1998-10-28 | Manufacturing method of semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0045589AKR100357300B1 (en) | 1998-10-28 | 1998-10-28 | Manufacturing method of semiconductor device |
| Publication Number | Publication Date |
|---|---|
| KR20000027634A KR20000027634A (en) | 2000-05-15 |
| KR100357300B1true KR100357300B1 (en) | 2003-01-15 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0045589AExpired - Fee RelatedKR100357300B1 (en) | 1998-10-28 | 1998-10-28 | Manufacturing method of semiconductor device |
| Country | Link |
|---|---|
| KR (1) | KR100357300B1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355598A (en)* | 2015-10-15 | 2016-02-24 | 武汉新芯集成电路制造有限公司 | Method for restraining reverse narrow width effect and manufacturing CMOS |
| Publication number | Publication date |
|---|---|
| KR20000027634A (en) | 2000-05-15 |
| Publication | Publication Date | Title |
|---|---|---|
| US4589928A (en) | Method of making semiconductor integrated circuits having backside gettered with phosphorus | |
| US5888887A (en) | Trenchless buried contact process technology | |
| CA1261469A (en) | Dynamic random access memory with trench capacitor | |
| KR100798158B1 (en) | Semiconductor device manufacturing method | |
| US7704892B2 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| KR100248506B1 (en) | Method of manufacturing semiconductor device for improving transistor characteristics | |
| US11011527B2 (en) | Semiconductor structure and static random access memory, and fabrication methods thereof | |
| KR100357300B1 (en) | Manufacturing method of semiconductor device | |
| KR19990007421A (en) | CMOS integrated circuit with reduced board defects | |
| KR20030063095A (en) | Semiconductor devices and their fabrication methods | |
| US7041581B2 (en) | Method and structure for improving latch-up immunity using non-dopant implants | |
| CN113937053B (en) | Method for manufacturing shallow trench isolation structure and method for manufacturing semiconductor device | |
| KR100250098B1 (en) | Isolation Area and Formation Method | |
| KR0179805B1 (en) | Method of manufacturing semiconductor device | |
| US6638841B2 (en) | Method for reducing gate length bias | |
| KR100861791B1 (en) | Manufacturing method of semiconductor device | |
| KR940009595B1 (en) | Forming method of metal wiring film | |
| US5979784A (en) | Method of forming local interconnection of a static random access memory | |
| KR100562305B1 (en) | Semiconductor device and manufacturing method | |
| KR20040050629A (en) | Method for forming isolation of semiconductor device | |
| KR100320611B1 (en) | Semiconductor Memory Device Manufacturing Method | |
| KR100869842B1 (en) | Manufacturing Method of DRAM Memory Cell | |
| KR100261965B1 (en) | Manufacturing method of triple well of semiconductor device | |
| KR100434955B1 (en) | CMOS of semiconductor device and method for manufacturing the same | |
| KR20030086839A (en) | Method for forming isolation layer of semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | St.27 status event code:A-0-1-A10-A12-nap-PA0109 | |
| R17-X000 | Change to representative recorded | St.27 status event code:A-3-3-R10-R17-oth-X000 | |
| A201 | Request for examination | ||
| PA0201 | Request for examination | St.27 status event code:A-1-2-D10-D11-exm-PA0201 | |
| R17-X000 | Change to representative recorded | St.27 status event code:A-3-3-R10-R17-oth-X000 | |
| PG1501 | Laying open of application | St.27 status event code:A-1-1-Q10-Q12-nap-PG1501 | |
| PN2301 | Change of applicant | St.27 status event code:A-3-3-R10-R13-asn-PN2301 St.27 status event code:A-3-3-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-3-3-R10-R13-asn-PN2301 St.27 status event code:A-3-3-R10-R11-asn-PN2301 | |
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection | St.27 status event code:A-1-2-D10-D21-exm-PE0902 | |
| P11-X000 | Amendment of application requested | St.27 status event code:A-2-2-P10-P11-nap-X000 | |
| P13-X000 | Application amended | St.27 status event code:A-2-2-P10-P13-nap-X000 | |
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection | St.27 status event code:A-1-2-D10-D21-exm-PE0902 | |
| T11-X000 | Administrative time limit extension requested | St.27 status event code:U-3-3-T10-T11-oth-X000 | |
| P11-X000 | Amendment of application requested | St.27 status event code:A-2-2-P10-P11-nap-X000 | |
| P13-X000 | Application amended | St.27 status event code:A-2-2-P10-P13-nap-X000 | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | St.27 status event code:A-1-2-D10-D22-exm-PE0701 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | St.27 status event code:A-2-4-F10-F11-exm-PR0701 | |
| PR1002 | Payment of registration fee | St.27 status event code:A-2-2-U10-U11-oth-PR1002 Fee payment year number:1 | |
| PG1601 | Publication of registration | St.27 status event code:A-4-4-Q10-Q13-nap-PG1601 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:4 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:5 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:6 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:7 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:8 | |
| FPAY | Annual fee payment | Payment date:20100920 Year of fee payment:9 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:9 | |
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee | St.27 status event code:A-4-4-U10-U13-oth-PC1903 Not in force date:20111008 Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PC1903 | Unpaid annual fee | St.27 status event code:N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date:20111008 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 |