KR100275957B1 - Method of manufacturing thin film transistor - Google Patents

Abstract

Translated fromKorean

본 발명은 박막트랜지스터의 제조방법에 관한 것으로서 기판 상에 게이트를 형성하는 공정과, 상기 기판 상에 상기 게이트를 덮도록 형성된 게이트절연막, 활성층, 오믹접촉층 및 전극층을 순차적으로 형성하는 공정과, 상기 전극층, 오믹접촉층 및 활성층을 상기 게이트와 대응하는 부분이 남게 상기 게이트절연층이 노출되도록 패터닝하는 공정과, 상기 전극층의 상기 오믹접촉층의 양측을 덮는 포토레지스트를 사용하여 상기 전극층의 상기 게이트와 대응하는 부분을 패터닝하여 소오스 및 드레인전극을 형성하면서 상기 게이트절연층 상의 식각 잔유물을 제거하는 공정을 구비한다. 따라서, 게이트절연층 상에 전극층 등의 식각 잔유물이 잔류하지 않으므로 화소전극을 통한 광의 투과를 방해하거나 인접하는 다른 박막트랜지스터와 전기적으로 단락되는 등의 불량을 방지하여 수율을 향상시킬 수 있다.The present invention relates to a method of manufacturing a thin film transistor, the process of forming a gate on a substrate, a step of sequentially forming a gate insulating film, an active layer, an ohmic contact layer and an electrode layer formed to cover the gate on the substrate, Patterning an electrode layer, an ohmic contact layer, and an active layer so that the gate insulating layer is exposed so that a portion corresponding to the gate remains; and using the photoresist covering both sides of the ohmic contact layer of the electrode layer with the gate of the electrode layer; Patterning a corresponding portion to form source and drain electrodes and removing etch residues on the gate insulating layer. Therefore, since the etch residue such as the electrode layer does not remain on the gate insulating layer, it is possible to prevent a defect such as obstructing the transmission of light through the pixel electrode or electrically shorting with another adjacent thin film transistor, thereby improving the yield.

Description

Translated fromKorean

박막트랜지스터의 제조방법Method of manufacturing thin film transistor

본 발명은 박막트랜지스터의 제조방법에 관한 것으로서, 특히, 소오스 및 드레인전극을 2번의 패터닝에 의해 형성 할 수 있는 박막트랜지스터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of manufacturing a thin film transistor capable of forming the source and drain electrodes by two patterning.

일반적으로 박막트랜지스터는 액정표시소자(Liquid Crystal Display : LCD)의 스위칭소자나 에스램(SRAM)의 부하트랜지스터로 사용된다.In general, the thin film transistor is used as a switching element of a liquid crystal display (LCD) or a load transistor of an SRAM.

상기에서 박막트랜지스터를 스위칭소자로 사용하는 액정표시소자는 화상 신호를 각 픽셀(Pixel) 영역으로 전달하여 화상을 표시한다. 화상은 화상신호의 레벨에 따라 투과되는 광의 량을 조절하므로 박형화가 가능하여 벽걸이 TV나 PC 등에 사용될 수 있다.The liquid crystal display device using the thin film transistor as the switching device transmits an image signal to each pixel area to display an image. Since the image adjusts the amount of light transmitted according to the level of the image signal, the image can be thinned and used for a wall-mounted TV or a PC.

도 1a 내지 도 1c는 종래 기술에 따른 박막트랜지스터의 공정도이다.1A to 1C are process diagrams of a thin film transistor according to the prior art.

도 1a를 참조하면, 절연 특성을 갖는 투명기판(11) 상에 알루미늄, 구리 또는 금 등과 같은 도전성금속을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법이나, 또는, 스퍼터링(sputtering) 방법으로 증착한다. 그리고, 도전성 금속을 반응성이온에칭(Reactive Ion Etching : 이하, RIE라 칭함)을 포함하는 포토리쏘그래피(photolithography) 방법으로 패터닝하여 게이트(13)를 형성한다.Referring to FIG. 1A, a method of chemical vapor deposition (hereinafter, referred to as CVD) of a conductive metal such as aluminum, copper, or gold on a transparent substrate 11 having insulating properties, or sputtering Deposition by the method. The conductive metal is patterned by a photolithography method including reactive ion etching (hereinafter referred to as RIE) to form the gate 13.

도 1b를 참조하면, 투명기판(11) 상에 게이트(13)를 덮도록 게이트절연층(15), 활성층(17) 및 오믹접촉층(19)을 순차적으로 형성한다. 상기에서 게이트절연층(15)은 Si₃N₄또는 SiO₂등의 절연물질을, 활성층(17)은 비정질실리콘 또는 다결정실리콘을, 오믹접촉층(19)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘을 각각 CVD 방법으로 증착하므로써 형성된다.Referring to FIG. 1B, the gate insulating layer 15, the active layer 17, and the ohmic contact layer 19 are sequentially formed on the transparent substrate 11 to cover the gate 13. In the above, the gate insulating layer 15 is an insulating material such as Si₃ N₄ or SiO₂ , the active layer 17 is amorphous silicon or polycrystalline silicon, and the ohmic contact layer 19 is a high concentration of N-type or P-type impurities Are formed by depositing amorphous silicon or polycrystalline silicon doped with CVD, respectively.

오믹접촉층(19) 및 활성층(17)을 게이트(13)과 대응하는 부분이 남도록 포토리쏘그래피 방법으로 패터닝한다.The ohmic contact layer 19 and the active layer 17 are patterned by a photolithography method so that portions corresponding to the gate 13 remain.

도 1c를 참조하면, 게이트절연층(15) 및 오믹접촉층(19) 상에 Mo, W, Ta, Cr 또는 Ti 등의 고융점 금속을 CVD 방법 또는 스퍼터링 방법으로 증착하여 전극층을 형성한다. 그리고, 전극층과 오믹접촉층(19)을 활성층(17)의 게이트(13)과 대응하는 부분이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(21)(22)을 형성한다. 상기에서 소오스 및 드레인전극(21)(22) 사이의 활성층(17)의 노출된 부분은 채널영역이 된다.Referring to FIG. 1C, a high melting point metal such as Mo, W, Ta, Cr, or Ti is deposited on the gate insulating layer 15 and the ohmic contact layer 19 by a CVD method or a sputtering method to form an electrode layer. The electrode layer and the ohmic contact layer 19 are patterned by photolithography such that portions corresponding to the gate 13 of the active layer 17 are exposed to form source and drain electrodes 21 and 22. The exposed portion of the active layer 17 between the source and drain electrodes 21 and 22 becomes a channel region.

그러나, 종래 기술에 따른 박막트랜지스터의 제조방법은 전극층을 패터닝하여 소오스 및 드레인전극을 형성할 때 게이트절연층 상에 전극층 등의 식각 잔유물이 잔류하여 화소전극을 통한 광의 투과를 방해할 뿐만 아니라 인접하는 다른 박막트랜지스터와 전기적으로 단락되는 불량이 발생되어 수율이 저하되는 문제점이 있었다.However, in the method of manufacturing a thin film transistor according to the related art, when forming the source and drain electrodes by patterning the electrode layer, etch residues such as the electrode layer remain on the gate insulating layer to prevent the light transmission through the pixel electrode, There is a problem in that the yield is lowered due to a defect that is electrically shorted with other thin film transistors.

따라서, 본 발명의 목적은 소오스 및 드레인전극을 형성할 때 게이트절연층 상에 전극층 등의 식각 잔유물에 의한 불량을 방지하여 수율을 향상시킬 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a thin film transistor which can improve the yield by preventing defects caused by etching residues such as electrode layers on the gate insulating layer when forming the source and drain electrodes.

상기 목적을 달성하기 위해 본 발명에 따른 박막트랜지스터의 제조방법은 기판 상에 게이트를 형성하는 공정과, 상기 기판 상에 상기 게이트를 덮도록 형성된 게이트절연막, 활성층, 오믹접촉층 및 전극층을 순차적으로 형성하는 공정과, 상기 전극층, 오믹접촉층 및 활성층을 상기 게이트와 대응하는 부분이 남게 상기 게이트절연층이 노출되도록 패터닝하는 공정과, 상기 전극층의 상기 오믹접촉층의 양측을 덮는 포토레지스트를 사용하여 상기 전극층의 상기 게이트와 대응하는 부분을 패터닝하여 소오스 및 드레인전극을 형성하면서 상기 게이트절연층 상의 식각 잔유물을 제거하는 공정을 구비한다.In order to achieve the above object, a method of manufacturing a thin film transistor according to the present invention includes forming a gate on a substrate, and sequentially forming a gate insulating film, an active layer, an ohmic contact layer, and an electrode layer formed to cover the gate on the substrate. And patterning the electrode layer, the ohmic contact layer, and the active layer to expose the gate insulating layer so that a portion corresponding to the gate remains, and using a photoresist covering both sides of the ohmic contact layer of the electrode layer. Patterning a portion corresponding to the gate of the electrode layer to form source and drain electrodes, and removing etch residues on the gate insulating layer.

도 1a 내지 도 1c는 종래 기술에 따른 박막트랜지스터의 공정도1a to 1c is a process diagram of a thin film transistor according to the prior art

도 2a 내지 도 2c는 본 발명에 따른 박막트랜지스터의 공정도2a to 2c is a process diagram of a thin film transistor according to the present invention

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2a 내지 도 22는 본 발명에 따른 박막트랜지스터의 공정도이다.2A to 22 are process diagrams of a thin film transistor according to the present invention.

도 2a를 참조하면, 절연 특성을 갖는 투명기판(31) 상에 알루미늄, 구리 또는 금 등과 같은 도전성금속을 CVD 방법이나, 또는, 스퍼터링 방법으로 증착한다. 그리고, 도전성 금속을 RIE을 포함하는 포토리쏘그래피 방법으로 패터닝하여 게이트(33)를 형성한다.Referring to FIG. 2A, a conductive metal such as aluminum, copper, or gold is deposited on the transparent substrate 31 having insulating properties by a CVD method or a sputtering method. The conductive metal is patterned by a photolithography method including RIE to form the gate 33.

도 2b를 참조하면, 투명기판(31) 상에 게이트(33)를 덮도록 게이트절연층(35), 활성층(37), 오믹접촉층(39) 및 전극층(41)을 순차적으로 형성한다. 상기에서 게이트절연층(35)은 Si₃N₄또는 SiO₂등의 절연물질을, 활성층(37)은 비정질실리콘 또는 다결정실리콘을, 오믹접촉층(39)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘을 각각 CVD 방법으로 증착하므로써 형성된다. 또한, 전극층(41)은 Mo, W, Ta, Cr 또는 Ti 등의 고융점 금속을 CVD 방법 또는 스퍼터링 방법으로 증착하여 형성한다. 상기에서 전극층(41)을 단일층으로 형성하였으나 Mo, W, Ta, Cr 또는 Ti 등의 고융점 금속과 알루미늄 또는 알루미늄 합금의 이중층으로 형성할 수도 있다.Referring to FIG. 2B, the gate insulating layer 35, the active layer 37, the ohmic contact layer 39, and the electrode layer 41 are sequentially formed on the transparent substrate 31 to cover the gate 33. In the above, the gate insulating layer 35 is an insulating material such as Si₃ N₄ or SiO₂ , the active layer 37 is amorphous silicon or polycrystalline silicon, and the ohmic contact layer 39 is a high concentration of N-type or P-type impurities Are formed by depositing amorphous silicon or polycrystalline silicon doped with CVD, respectively. In addition, the electrode layer 41 is formed by depositing a high melting point metal such as Mo, W, Ta, Cr, or Ti by a CVD method or a sputtering method. Although the electrode layer 41 is formed as a single layer, the electrode layer 41 may be formed as a double layer of a high melting point metal such as Mo, W, Ta, Cr, or Ti and aluminum or an aluminum alloy.

전극층(41), 오믹접촉층(39) 및 활성층(37)을 게이트(33)와 대응하는 부분이 남게 게이트절연층(35)이 노출되도록 포토리쏘그래피 방법으로 순차적으로 패터닝한다.The electrode layer 41, the ohmic contact layer 39, and the active layer 37 are sequentially patterned by a photolithography method so that the gate insulating layer 35 is exposed so that portions corresponding to the gate 33 remain.

상기에서 전극층(41)과 오믹접촉층(39) 및 활성층(37)의 반도체층을 'F(fluorine)'와 'Cl(chroline)'를 포함하는 가스를 혼합한 가스, 예를 들면, SF₆+HCl로 연속 식각하여 패터닝한다.In the above, the semiconductor layer of the electrode layer 41, the ohmic contact layer 39, and the active layer 37 is mixed with a gas including 'F' (fluorine) and 'Cl (chroline)', for example, SF_6. Pattern by continuous etching with + HCl.

또한, 전극층(41)와 오믹접촉층(39) 및 활성층(37)의 반도체층을 각각의 식각 방법으로 패터닝할 수도 있다. 즉, 전극층(41)을 'F'를 포함하는 가스, 예를 들면, SF₆또는 CF₄등의 가스, 또는, 'Cl'를 포함하는 가스, 예를 들면, HCl, Cl₂또는 BCl₃등의 가스를 사용하는 건식식각방법이나, 또는, 인산(H₃PO₄)+질산(HNO₃)+초산(CH₃COOH)을 혼합한 식각용액으로 습식식각하여 패터닝한다. 그리고, 오믹접촉층(39) 및 활성층(37)의 반도체층을 'Cl'를 포함하는 가스, 예를 들면, HCl, Cl₂또는 BCl₃등의 가스를 사용하는 건식식각방법으로 패터닝한다.In addition, the semiconductor layers of the electrode layer 41, the ohmic contact layer 39, and the active layer 37 may be patterned by respective etching methods. That is, the electrode layer 41 is a gas containing 'F', for example, a gas such as SF₆ or CF₄ , or a gas containing 'Cl', for example, HCl, Cl_2, or BCl₃ . Dry etching method using gas or wet etching with an etching solution containing phosphoric acid (H₃ PO₄ ) + nitric acid (HNO₃ ) + acetic acid (CH₃ COOH) is patterned. The ohmic contact layer 39 and the semiconductor layer of the active layer 37 are patterned by a dry etching method using a gas containing 'Cl', for example, a gas such as HCl, Cl_2, or BCl₃ .

도 2c를 참조하면, 전극층(41)을 오믹접촉층(39)의 양측에만 잔류하도록 게이트(33)와 대응하는 부분을 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(43)(44)을 형성한다. 상기에서 마스크로 사용되는 포토레지스트(도시되지 않음)를 게이트절연층(35)이 노출되도록 전극층(41) 상의 소오스 및 드레인전극(43)(44)이 형성될 부분에만 형성한다. 그러므로, 전극층(41)을 패터닝하여 소오스 및 드레인전극(43)(44)을 형성할 때 게이트절연층(35) 상에 잔류될 수도 있는 전극층(41)의 식각 잔유물 등을 한 번 더 제거할 수 있다.Referring to FIG. 2C, the source and drain electrodes 43 and 44 are formed by patterning a portion corresponding to the gate 33 by photolithography so that the electrode layer 41 remains only on both sides of the ohmic contact layer 39. do. The photoresist (not shown) used as a mask is formed only at a portion where the source and drain electrodes 43 and 44 on the electrode layer 41 are to be exposed so as to expose the gate insulating layer 35. Therefore, when the electrode layer 41 is patterned to form the source and drain electrodes 43 and 44, the etching residues of the electrode layer 41, which may remain on the gate insulating layer 35, may be removed once more. have.

상기에서 전극층(41)을 패터닝하여 소오스 및 드레인전극(43)(44)을 형성할 때 오믹접촉층(39)도 패터닝하여 활성층(37)을 노출시킨다. 소오스 및 드레인전극(43)(44)을 형성하기 위한 전극층(41)과 오믹접촉층(39)의 패터닝은 도 2b 공정에 사용한 패터닝 방법과 동일하게 진행한다.When the electrode layer 41 is patterned to form the source and drain electrodes 43 and 44, the ohmic contact layer 39 is also patterned to expose the active layer 37. The patterning of the electrode layer 41 and the ohmic contact layer 39 for forming the source and drain electrodes 43 and 44 proceeds in the same manner as the patterning method used in the FIG. 2B process.

상기에서 소오스 및 드레인전극(43)(44) 사이의 활성층(37)의 노출된 부분은 채널영역이 된다.The exposed portion of the active layer 37 between the source and drain electrodes 43 and 44 becomes a channel region.

상술한 바와 같이 본 발명은 전극층, 오믹접촉층 및 활성층을 게이트와 대응하는 부분이 남도록 패터닝할 때 노출되는 게이트절연층 상에 잔류되는 전극층 등의 식각 잔유물을 소오스 및 드레인전극을 형성하기 위해 전극층을 패터닝할 때 한 번 더 제거한다.As described above, the present invention provides an electrode layer for forming source and drain electrodes of an etch residue such as an electrode layer remaining on the gate insulating layer exposed when the electrode layer, the ohmic contact layer, and the active layer are patterned such that the portion corresponding to the gate remains. Remove it once more when patterning.

따라서, 본 발명은 게이트절연층 상에 전극층 등의 식각 잔유물이 잔류하지 않으므로 화소전극을 통한 광의 투과를 방해하거나 인접하는 다른 박막트랜지스터와 전기적으로 단락되는 등의 불량을 방지하여 수율을 향상시킬 수 있는 잇점이 있다.Therefore, since the etch residues such as the electrode layer do not remain on the gate insulating layer, the present invention can improve the yield by preventing defects such as obstructing light transmission through the pixel electrode or electrically shorting with another adjacent thin film transistor. There is an advantage.

Claims (6)

Translated fromKorean

기판 상에 게이트를 형성하는 공정과,Forming a gate on the substrate;상기 기판 상에 상기 게이트를 덮도록 형성된 게이트절연막, 활성층, 오믹접촉층 및 전극층을 순차적으로 형성하는 공정과,Sequentially forming a gate insulating film, an active layer, an ohmic contact layer, and an electrode layer formed on the substrate to cover the gate;상기 전극층, 오믹접촉층 및 활성층을 상기 게이트와 대응하는 부분이 남게 상기 게이트절연층이 노출되도록 패터닝하는 공정과,Patterning the electrode layer, the ohmic contact layer, and the active layer so that the gate insulating layer is exposed such that a portion corresponding to the gate remains;상기 전극층의 상기 오믹접촉층의 양측을 덮는 포토레지스트를 사용하여 상기 전극층의 상기 게이트와 대응하는 부분을 패터닝하여 소오스 및 드레인전극을 형성하면서 상기 게이트절연층 상의 식각 잔유물을 제거하는 공정을 구비하는 박막트랜지스터의 제조방법.Forming a source and a drain electrode by patterning a portion corresponding to the gate of the electrode layer using photoresist covering both sides of the ohmic contact layer of the electrode layer to remove etch residues on the gate insulating layer; Method for manufacturing a transistor.청구항 1에 있어서 상기 전극층은 Mo, W, Ta, Cr 또는 Ti의 고융점 금 속의 단일층, 또는, 상기 고융점 금속과 알루미늄 또는 알루미늄 합금의 이중층으로 형성하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the electrode layer is formed of a single layer of high melting point metal of Mo, W, Ta, Cr, or Ti, or a double layer of the high melting point metal and aluminum or aluminum alloy.청구항 1에 있어서 상기 전극층과 상기 오믹접촉층 및 활성층을 'F(fluorine)'와 'Cl(chroline)'를 포함하는 SF₆+HCl로 연속 식각하여 패터닝하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the electrode layer, the ohmic contact layer, and the active layer are successively etched and patterned with SF₆ + HCl including 'F (fluorine)' and 'Cl (chroline)'.청구항 1에 있어서 상기 전극층을 'F'를 포함하는 SF₆또는 CF₄의 가스, 또는, 'Cl'를 포함하는 HCl, Cl₂또는 BCl₃의 가스로 패터닝하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the electrode layer is patterned with a gas of SF₆ or CF₄ including 'F', or a gas of HCl, Cl_2, or BCl₃ including 'Cl'.청구항 1에 있어서 상기 전극층을 전극층를 인산(H₃PO₄)+질산(HNO₃)+초산(CH₃COOH)을 혼합한 식각 용액으로 패터닝하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the electrode layer is patterned with an etching solution in which phosphoric acid (H₃ PO₄ ) + nitric acid (HNO₃ ) + acetic acid (CH₃ COOH) is mixed.청구항 1, 청구항 4 또는 청구항 5에 있어서 상기 오믹접촉층 및 활성층을 'Cl'를 포함하는 HCl, Cl₂또는 BCl₃의 가스를 패터닝하는 박막트랜지스터의 제조방법.The method of claim 1, 4, or 5, wherein the ohmic contact layer and the active layer are patterned with HCl, Cl_2, or BCl₃ gas including 'Cl'.