Movatterモバイル変換


[0]ホーム

URL:


KR100265251B1 - Descriptive memory available for linking - Google Patents

Descriptive memory available for linking
Download PDF

Info

Publication number
KR100265251B1
KR100265251B1KR1019960080888AKR19960080888AKR100265251B1KR 100265251 B1KR100265251 B1KR 100265251B1KR 1019960080888 AKR1019960080888 AKR 1019960080888AKR 19960080888 AKR19960080888 AKR 19960080888AKR 100265251 B1KR100265251 B1KR 100265251B1
Authority
KR
South Korea
Prior art keywords
descriptor
read
queue
memory
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960080888A
Other languages
Korean (ko)
Other versions
KR19980061517A (en
Inventor
백대환
Original Assignee
김덕중
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인 고등기술연구원 연구조합filedCritical김덕중
Priority to KR1019960080888ApriorityCriticalpatent/KR100265251B1/en
Publication of KR19980061517ApublicationCriticalpatent/KR19980061517A/en
Application grantedgrantedCritical
Publication of KR100265251B1publicationCriticalpatent/KR100265251B1/en
Anticipated expirationlegal-statusCritical
Expired - Fee Relatedlegal-statusCriticalCurrent

Links

Classifications

Landscapes

Abstract

Translated fromKorean

ATM 셀을 이용한 통신에 있어 ATM 셀을 생성하는 세그먼테이션부의 링크가 용이한 디스크립터 메모리가 개시된다. 상기 디스크립터 메모리는 상기 링크 작업을 실시하기 위해 읽어오는 레이트 큐 번호 및 VC 테이블 인덱스를 디스크립터 필드내에 함께 위치시킨다. 따라서, 링크작업시 다른 메모리 필드를 여러번 참조하는데 따라 소요되는 시간을 최소화할 수 있다.Disclosed is a descriptor memory that facilitates linking of a segmentation unit that generates an ATM cell in communication using an ATM cell. The descriptor memory locates the rate queue number and VC table index that are read to perform the link operation together in a descriptor field. Therefore, it is possible to minimize the time required for referencing different memory fields several times during linking.

Description

Translated fromKorean
링크가 용이한 디스크립터 메모리Easy-to-Link Descriptor Memory

본 발명은 ATM 셀(Cell)을 이용한 통신에 있어 ATM 셀을 생성하는 세그먼테이션부의 링크(Link) 작업을 용이하게 실시하기 위하여 VC 테이블(Table) 내의 레이트 큐(Rate queue) 번호를 디스크립터(Descriptor) 필드 내에 위치시키는 구조의 디스크립터 메모리에 관한 것이다.In the present invention, in the communication using an ATM cell, in order to easily perform a link operation of a segmentation unit that generates an ATM cell, a descriptor field is assigned a rate queue number in a VC table. And a descriptor memory having a structure located therein.

종래에는 링크 작업에 필요한 레이트 큐 번호(Rate queue number) 필드를 VC테이블이 가지고 있었다. 따라서 도1에 도시된 바와 같이 레이디 큐레지스터(Ready Queue Register)의 서비스 요구사항을 체크(9)한다. 다음에 상기 서비스 요구사항을 읽은 값을 이용하여 디스크립터가 들어 있는 레이디 큐의 위치를 찾아내 디스크립터의 번호(11)를 읽는다. 다음에 상기 디스크립터 번호를 이용하여 메모리 내에서 실제 디스크립터를 찾고 디스크립터(12)에서 VC 인덱스(index)를 읽어낸다. 다음에 레지스터에서 VC 베이스 어드레스(10,Base address)를 읽어해당 VC 인덱스 값을 이용하여 VC 테이블에서 레이트 큐(14) 번호를 읽어와서 이 디스크립터가 해당되는 레이트 큐의 스타트 디스크립터(15) 번호를 읽어 번호가 0일 때는 디스크립터 번호를 쓰고, 0이 아닐 때는 해당 VC 인덱스를 다시 읽고, 이전 VC와 현재의 VC 값을 비교하여 같을 경우 디스크립터에 해당 디스크립터의 번호를 적는다. 이때 이전 VC값과 현재 VC값이 다를 경우에는 수직방향의 디스크립터번호를 계산한 다음, 수직방향의 디스크립터 번호를 일어 0일 경우 수직방향 디스크립터 번호 위치에 해당 디스크립터의 번호를 적고 초기화 상태로 돌아가며, 0이 아닐 경우에는 해당 VC를 읽는 과정부터 다시 반복한다.Conventionally, the VC table has a rate queue number field required for link operation. Therefore, as shown in Fig. 1, the service requirement of the Ready Queue Register is checked (9). Next, using the value of reading the service requirement, the position of the lady queue containing the descriptor is found and the number 11 of the descriptor is read. Next, the actual descriptor is found in memory using the descriptor number, and the VC index is read from the descriptor 12. Next, the VC base address (10) is read from the register, the rate queue (14) number is read from the VC table using the corresponding VC index value, and this descriptor is read from the start descriptor (15) number of the rate queue corresponding to this descriptor. If the number is 0, the descriptor number is used. If the number is not 0, the corresponding VC index is read again. If the same value is compared, the descriptor number is written in the descriptor. At this time, if the previous VC value is different from the current VC value, the descriptor number in the vertical direction is calculated, and if the descriptor number in the vertical direction is 0, the descriptor number is written at the position of the descriptor number in the vertical direction and returned to the initial state. If not, repeat the process of reading the VC.

그러나, 상술한 바와 같은 종래의 기술은 세그먼테이션부가 링크를 하는데 있어 꼭 필요한 레이트 큐 번호를 VC 테이블이 가지고 있으므로 인해 링크 작업시 디스크립터만 읽는 작업으로 끝나지 않고 VC 인덱스를 이용하여 다시 VC 테이블 내의 레이트 큐를 읽어내야 하기 때문에 시간이 많이 소요된다는 문제점이 있다.However, since the VC table has a rate queue number necessary for the segmentation unit to link, the conventional technique as described above does not end with the operation of reading only the descriptor during linking, but uses the VC index to recreate the rate queue in the VC table. The problem is that it takes a lot of time because it has to be read.

또한, 로컬(Local) 메모리 내에는 VC 테이블 영역과 디스크립터 영역이 따로 있어 디스크립터를 읽었다가 다시 VC 테이블을 읽으려면 VC 베이스 어드레스를 이용하여 VC 테이블로 와서 다시 레이트 큐 영역을 알아내야 한다. 이대 VC 베이스어드레스는 레지스터에 들어 있기 때문에 레지스터에서 읽어오는 작업조가 포함된다. 따라서 이러한 링크 작업은 링크요구가 떨어졌을 때 계속 일어나게 되므로 여기서 소용되는 시간이 많아지게 된다.In addition, there is a VC table area and a descriptor area in the local memory. To read the descriptor and read the VC table again, the VC table address must be used to find the rate queue area again. Since this VC base address is in a register, it contains a set of tasks to read from the register. Therefore, such a link work will continue to occur when the link request is dropped, so the time spent here is increased.

본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 레이트 큐 번호 필드를 VC 테이블에 두지 않고 디스크립터 내에 두어 디스크립터만 읽고도 해당 레이트의 스타트 스크립터를 읽을 수 있는 구조로 메모리를 구성함으로서 ATM 셀 발생속도를 빠르게 하는 것을 목적으로 한다.In order to solve the above problems, the memory is configured to have a structure in which the rate queue number field is not placed in the VC table, but in the descriptor, so that the memory can be read even if only the descriptor is read. It aims to do it.

도1은 종래의 링크작업을 실시하는 과정을 나타낸 블록도.1 is a block diagram showing a process of performing a conventional link operation.

도2는 종래의 링크작업을 실시하기 위한 단계를 나타낸 도면.Figure 2 is a diagram showing the steps for performing a conventional link operation.

도3은 본 발명에 따른 디스크립터 필드의 구조를 나타낸 블록도.3 is a block diagram showing the structure of a descriptor field according to the present invention;

도4는 본 발명에 따라 링크작업을 실시하는 과정을 나타낸 블록도.Figure 4 is a block diagram showing a process for performing a link operation in accordance with the present invention.

도5는 본 발명에 따라 링크작업을 실시하기 위한 단계를 나타낸 도면.5 is a view showing the steps for performing a link operation according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 패킷버퍼의 스타트 어드레스 2 : 패킷버퍼의 길이1: Start address of packet buffer 2: Length of packet buffer

3 : 지금까지 보냈던 셀의 길이3: length of cell sent so far

4 : M값과 셀의 종류를 나타내는 필드4: Field indicating M value and cell type

5 : 수직으로 연결되어 있는 다른 디스크립터의 번호5: Number of different descriptors connected vertically

6 : 수평으로 연결되어 있는 다른 스크립터의 번호6: Number of other scripters connected horizontally

7 : 레이트 큐 번호 8 : VC 테이블 인텍스7: Rate cue number 8: VC table index

9 : 레지스터 내의 레이디 큐 포인트9: Lady cue point in register

10 : 레지스터 내의 VC 베이스 어드레스10: VC base address in register

11 : 레이디 큐의 디스크립터 번호 12 : 디스크립터11: Descriptor number of lady cue 12: Descriptor

13 : VC 테이블 실제 어드레스 계산 14 : 레이디 큐13: VC table actual address calculation 14: lady queue

15 : 레지스터내의 레이트 큐 스타트 디스크립터15: Rate queue start descriptor in register

16 : 다음 동작16: next action

상술한 목적을 달성하기 위한 본 발명에 따른 링크가 용이한 디스크립터 메모리는, 레이트 큐 번호를 읽어와 링크 작업을 실시하는 디스크립터 메모리에 있어서, 상기 디스크립터 메모리는 상기 링크 작업을 실시하기 위해 읽어오는 레이트 큐 번호 및 VC 테이블 인덱스를 디스크립터 필드 내에 함께 위치시킨다.An easy-to-link descriptor memory according to the present invention for achieving the above object is a descriptor memory that reads a rate queue number and performs a link operation, wherein the descriptor memory reads a rate queue to perform the link operation. Place the number and VC table index together in the descriptor field.

이와 같은 디스크립터 메모리에 따르면, 디스크립터만 읽고도 해당 레이트의 스타트 스크립터를 읽을 수 있기 때문에 ATM 셀을 이용한 통신에 있어 ATM 셀을 생성하는 세그먼테이션부의 링크 작업을 신속하게 수행할 수 있다.According to such a descriptor memory, since only the descriptor can be read and the start script of the corresponding rate can be read, the link operation of the segmentation unit generating the ATM cell can be quickly performed in communication using the ATM cell.

이하 첨부된 도면을 참조로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도3은 본 발명에 따른 디스크립터 필드의 구조를 나타낸 것으로, 그 구성은 패킷 버퍼의 스타트 어드레스(1, Packet Buffer Start Address)와, 디스크립터가 가리키는 패킷의 길이(2, Packet Buffer Length), 이 채널이 지금까지 보냈던 셀의 길이(3, Accumulate Length), M값(CPCS-PDU의 끝을 표시)과 셀의 종류를 나타내는 필드(4, Descriptor MODE) 그리고 디스크립터가 링크되었을시 수직으로 연결되어 있는 다른 스크립터의 번호(5, Next Vertica1 #), 이 디스크립터가 링크되었을시 수평으로 연결되어 있는 다른 디스크립터의 번호(6, Next Horizonta1 #), 그리고 레이트 번호(7, Rare Queue)와 VC 테이블 인덱스(9, VC Table Index)로 이루어진다.Figure 3 shows the structure of a descriptor field according to the present invention, the configuration of which is a packet buffer start address (1, Packet Buffer Start Address), the packet length indicated by the descriptor (2, Packet Buffer Length), this channel is The cell length (3, Accumulate Length), M value (which indicates the end of the CPCS-PDU), the field indicating the cell type (4, Descriptor MODE), and other scripts connected vertically when the descriptor is linked Number (5, Next Vertica1 #), the number of other descriptors that are horizontally connected when this descriptor is linked (6, Next Horizonta1 #), rate number (7, Rare Queue), and VC table index (9, VC Table Index).

일반적으로 ATM 장치는 ATM 셀을 생성하는 세그먼테이션부를 갖고, 호스트(컴퓨터)와의 사이에 로컬 메모리를 구비하여 구성된다. 상기 로컬 메모리는 VC 테이블(메모리), 디스크립터 테이블(메모리), 레이디 큐(ready queue) 및 컴플릿 큐(complete queue)로 구성된다.In general, an ATM device has a segmentation unit for generating an ATM cell, and is configured with a local memory between a host (computer). The local memory is composed of a VC table (memory), a descriptor table (memory), a ready queue and a complete queue.

상기 VC 테이블은 각각의 송신 채널을 구분하기 위한 것으로서, 각 채널을 통하여 송신되는 ATM 셀의 헤더에 대한 항목과, 채널별 송신 레이트 컨트롤 상태에 대한 항목과, 채널의 송수신 상태에 대한 항목이 저장된다. 이와 같은 VC 테이블은 호스트에서 시그널링 절차를 거쳐 채널이 확립되면 채널에 대한 정보들이 저장된다.The VC table is for distinguishing each transmission channel. The VC table stores an item for a header of an ATM cell transmitted through each channel, an item for a transmission rate control state for each channel, and an item for a transmission and reception state of a channel. . Such a VC table stores information about a channel when a channel is established through a signaling procedure in a host.

디스크립터 테이블은 호스트에서 생성되는 데이터의 정보를 세그먼테이션부로 전달하기 위한 것으로서, 호스트에서 송신해야할 데이터가 발생하면, 호스트는 호스트의 메모리 내의 송신 데이터에 대해 위치, 길이 등을 디스크립터 테이블에 기입한다. 또한, 디스크립터 테이블 내에는 해당 VC에 대한 번호를 갖고 있어서 채널별로 데이터가 섞이는 것을 방지한다.The descriptor table is for transferring information of data generated in the host to the segmentation unit. When data to be transmitted from the host occurs, the host writes a position, a length, and the like into the descriptor table for the transmission data in the host's memory. In addition, the descriptor table has a number for the corresponding VC to prevent data from being mixed for each channel.

본 발명에 따른 상기 디스크립터 메모리는 세그먼테이션부의 링크작업을 신속하게 수행하기 위하여, 종래에 VC 테이블에 저장되던 레이트 큐 번호를 포함하여 구성된다.The descriptor memory according to the present invention is configured to include a rate queue number, which is conventionally stored in a VC table, in order to quickly perform a link operation of the segmentation unit.

레이디 큐는 호스트에서 송신 데이터의 전송 준비가 완료되었음을 세그먼테이션부에 알리기 위한 것으로서, 송신 데이터의 해당 디스크립터가 로컬 메모리에 마련되면, 디스크립터 번호를 적은 레이디 큐 엔트리 하나가 새로 작성된다. 세그멘테이션부는 레이디 큐를 수시로 검사하여 새로운 송신 데이터가 등록되었는지를 판단한다.The lady queue is for informing the segmentation unit that the host is ready to transmit the transmission data. When a corresponding descriptor of the transmission data is provided in the local memory, a new lady queue entry having the descriptor number is created. The segmentation unit checks the lady queue from time to time to determine whether new transmission data has been registered.

컴플릿 큐는 세그먼테이션부에서 하나의 디스크립터에 해당하는 송신 데이터가 모두 전송되고 나면, 해당 디스크립터의 번호가 저장된다. 호스트에서는 새로운송신 데이터가 발생하면 컴플릿 큐의 내용을 참조하여 디스크립터를 재사용하는데, 컴플릿 큐에 등록되어 있는 디스크립터는 송신이 완료된 것이므로 새로운 작성이 가능하다.In the complete queue, when all transmission data corresponding to one descriptor is transmitted in the segmentation unit, the number of the descriptor is stored. When a new transmission data occurs, the host reuses the descriptor by referring to the contents of the complete queue. A new descriptor can be created because the descriptor registered in the complete queue is completed.

이제부터는 도4 및 도5는 도3의 구성을 갖는 디스크립터 필드의 동작을 설명한다.4 and 5 describe the operation of the descriptor field having the configuration of FIG.

종래에는 링크 작업시 필요한 레이트 큐 번호(Rate queue number) 필드를 VC테이블이 가지고 있었으나 본 발밍에서는 링크 작업에 필요한 레이디 큐 필드를 디스크립터가 가지고 있다.Conventionally, the VC table has a rate queue number field required for link work, but in this balming, the descriptor has a lady queue field required for link work.

따라서, 도4 및 도 5에 도시된 바와 같이 레이디 큐 레지스터(Ready Queue Register)의 서비스 요구사항을 체크(9)한 후(단계 1 및 단계 2), 상기 서비스 요구사항을 읽은 값을 이용하여 디스크립터가 들어 있는 레이디 큐의 위치를 찾아내디스크립터의 번호(11)를 읽는다(단계 4). 다음에 디스크립터 번호를 읽은 후, 해당 VC 인덱스 값을 읽어 해당 레이트의 쇼트 디스크립터(short descriptor)번호를 읽는다(단계 5 및 단계 8).Therefore, as shown in Figs. 4 and 5, after checking the service requirements of the ready queue register (9) (steps 1 and 2), the descriptor is read using the value read from the service requirements. The position of the lady cue that contains is read and the number 11 of the descriptor is read (step 4). Next, after reading the descriptor number, the corresponding VC index value is read to read the short descriptor number of the corresponding rate (steps 5 and 8).

즉, 디스크립터 필드 내의 레이트 큐(14) 번호를 읽어와서 이 디스크립터가 해당되는 레이트 큐의 스타트 디스크립터(15) 번호가 0일 때는 디스크립터 번호를 쓰고, 0이 아닐 때는 해당 VC 인덱스를 다시 읽고, 이전 VC와 현재의 VC 값을 비교한다(단계 9 및 단계 10).That is, the rate queue 14 number in the descriptor field is read and the descriptor number is written when the start descriptor 15 number of the rate queue corresponding to this descriptor is 0, the corresponding VC index is read again when the value is not 0, and the previous VC is read again. And the current VC value are compared (step 9 and step 10).

이때, 이전 VC와 현재의 VC값이 같을 경우 디스크립터에 해당 디스크립터의 번호를 적고, 이전 VC값과 현재 VC값이 다를 경우에는 수직방향의 디스크립터 번호를 계산한다(단계 11).In this case, when the previous VC and the current VC value are the same, the descriptor number is written in the descriptor. When the previous VC value and the current VC value are different, the descriptor number in the vertical direction is calculated (step 11).

단계 11에서 계산된 수직방향의 디스크립터 번호가 0일 경우 수직방향 디스크립터 번호 위치에 해당 디스크립터의 번호를 적고 초기화 상태로 돌아가며, 0이 아닐 경우에는 해당 VC를 읽는 단계 9의 과정부터 다시 반복한다(단계 12). 상술한 바와 같은 과정으로 링크 작업을 실시한다.If the descriptor number in the vertical direction calculated in step 11 is 0, the descriptor number is written at the position of the descriptor number in the vertical direction, and the state is returned to the initialization state. If the descriptor is not 0, the process repeats again from step 9 of reading the corresponding VC. 12). The link operation is performed in the same manner as described above.

상술한 바와 같은 디스크립터 메모리에 따르면, 디스크립터만 읽고도 해당 레이트의 스타트 스크립터를 읽을 수 있기 때문에 ATM 셀을 이용한 통신에 있어 ATM 셀을 생성하는 세그먼테이션부의 링크 작업을 신속하게 수행할 수 있다. 또한 상기와 같이 링크 작업이 단순화됨으로 인해 ATM 셀 발생 처리속도를 빠르게 할 수 있다.According to the descriptor memory as described above, since the start script of the corresponding rate can be read even by reading only the descriptor, it is possible to quickly perform the linking operation of the segmentation unit that generates the ATM cell in the communication using the ATM cell. In addition, since the link operation is simplified as described above, the ATM cell generation processing speed can be increased.

Claims (1)

Translated fromKorean
레이트 큐 번호를 읽어와 링크 작업을 실시하는 디스크립터 메모리에 있어서, 상기 디스크립터 메모리는 상기 링크 작업을 실시하기 위해 읽어오는 레이트 큐 번호 및 VC 테이블 인덱스를 디스크립터 필드내에 함께 위치시키는 것을 특징으로 하는 링크 작업이 용이한 디스크립터 메모리.A descriptor memory that reads a rate queue number and performs a link operation, wherein the descriptor memory locates the rate queue number and the VC table index that are read to perform the link operation together in a descriptor field. Easy descriptor memory.
KR1019960080888A1996-12-311996-12-31 Descriptive memory available for linkingExpired - Fee RelatedKR100265251B1 (en)

Priority Applications (1)

Application NumberPriority DateFiling DateTitle
KR1019960080888AKR100265251B1 (en)1996-12-311996-12-31 Descriptive memory available for linking

Applications Claiming Priority (1)

Application NumberPriority DateFiling DateTitle
KR1019960080888AKR100265251B1 (en)1996-12-311996-12-31 Descriptive memory available for linking

Publications (2)

Publication NumberPublication Date
KR19980061517A KR19980061517A (en)1998-10-07
KR100265251B1true KR100265251B1 (en)2000-09-15

Family

ID=19493747

Family Applications (1)

Application NumberTitlePriority DateFiling Date
KR1019960080888AExpired - Fee RelatedKR100265251B1 (en)1996-12-311996-12-31 Descriptive memory available for linking

Country Status (1)

CountryLink
KR (1)KR100265251B1 (en)

Also Published As

Publication numberPublication date
KR19980061517A (en)1998-10-07

Similar Documents

PublicationPublication DateTitle
CA1159962A (en)Computer-communications concentrator for transmission and switching of packetized data
US4287592A (en)Method and apparatus for interfacing stations in a multiloop communications system
US7570646B2 (en)Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode
US4456957A (en)Apparatus using a decision table for routing data among terminals and a host system
KR960003503B1 (en) Information transmitting device and method of operating the information transmitting device
JPS5866448A (en)Error detecting system for exchange of packet
US4945473A (en)Communications controller interface
KR100334359B1 (en)Smart card message transfer without microprocessor intervention
US5151999A (en)Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts
KR950022494A (en) Improved Allocation Method and Apparatus for Virtual Path and Virtual Channel Recognizer in Asynchronous Transmission System
US20090022158A1 (en)Method For Increasing Network Transmission Efficiency By Increasing A Data Updating Rate Of A Memory
US4603383A (en)Apparatus for direct data transfer among central processing units
US8467398B2 (en)Subscriber network system and method of setting information in concentrator thereof
KR100265251B1 (en) Descriptive memory available for linking
KR100301098B1 (en) Memory control method and device
KR100236941B1 (en)Dma read and cell transfer apparatus of atm cell segmentation system
KR20040047865A (en)Smartcard uart for minimizing processor demands in a conditional access system
KR100232493B1 (en) Descriptor Link Processing Method in Asynchronous Transfer Mode Communication
KR100197431B1 (en)Multi protocol realization method of atm virtual channel switch
KR920702117A (en) Communication systems
KR100281963B1 (en) Data processing device and method in asynchronous transfer mode system
JPH0470052A (en)Facsimile answering equipment
US6519661B1 (en)Method for recording data in a telecommunications switching center
KR100216774B1 (en) ATM system test device
CN116821035A (en)AXI4 bus encapsulation UART interface data receiving module, UART interface data transmitting module and processor based on ZYNQ

Legal Events

DateCodeTitleDescription
PA0109Patent application

St.27 status event code:A-0-1-A10-A12-nap-PA0109

R17-X000Change to representative recorded

St.27 status event code:A-3-3-R10-R17-oth-X000

A201Request for examination
PA0201Request for examination

St.27 status event code:A-1-2-D10-D11-exm-PA0201

R17-X000Change to representative recorded

St.27 status event code:A-3-3-R10-R17-oth-X000

PG1501Laying open of application

St.27 status event code:A-1-1-Q10-Q12-nap-PG1501

R18-X000Changes to party contact information recorded

St.27 status event code:A-3-3-R10-R18-oth-X000

R18-X000Changes to party contact information recorded

St.27 status event code:A-3-3-R10-R18-oth-X000

E902Notification of reason for refusal
PE0902Notice of grounds for rejection

St.27 status event code:A-1-2-D10-D21-exm-PE0902

T11-X000Administrative time limit extension requested

St.27 status event code:U-3-3-T10-T11-oth-X000

T11-X000Administrative time limit extension requested

St.27 status event code:U-3-3-T10-T11-oth-X000

P11-X000Amendment of application requested

St.27 status event code:A-2-2-P10-P11-nap-X000

P13-X000Application amended

St.27 status event code:A-2-2-P10-P13-nap-X000

PN2301Change of applicant

St.27 status event code:A-3-3-R10-R13-asn-PN2301

St.27 status event code:A-3-3-R10-R11-asn-PN2301

PN2301Change of applicant

St.27 status event code:A-3-3-R10-R13-asn-PN2301

St.27 status event code:A-3-3-R10-R11-asn-PN2301

E701Decision to grant or registration of patent right
PE0701Decision of registration

St.27 status event code:A-1-2-D10-D22-exm-PE0701

GRNTWritten decision to grant
PR0701Registration of establishment

St.27 status event code:A-2-4-F10-F11-exm-PR0701

PR1002Payment of registration fee

St.27 status event code:A-2-2-U10-U11-oth-PR1002

Fee payment year number:1

PG1601Publication of registration

St.27 status event code:A-4-4-Q10-Q13-nap-PG1601

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:4

FPAYAnnual fee payment

Payment date:20040603

Year of fee payment:5

PR1001Payment of annual fee

St.27 status event code:A-4-4-U10-U11-oth-PR1001

Fee payment year number:5

PN2301Change of applicant

St.27 status event code:A-5-5-R10-R13-asn-PN2301

St.27 status event code:A-5-5-R10-R11-asn-PN2301

LAPSLapse due to unpaid annual fee
PC1903Unpaid annual fee

St.27 status event code:A-4-4-U10-U13-oth-PC1903

Not in force date:20050613

Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903Unpaid annual fee

St.27 status event code:N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date:20050613

R18-X000Changes to party contact information recorded

St.27 status event code:A-5-5-R10-R18-oth-X000

PN2301Change of applicant

St.27 status event code:A-5-5-R10-R13-asn-PN2301

St.27 status event code:A-5-5-R10-R11-asn-PN2301

R18-X000Changes to party contact information recorded

St.27 status event code:A-5-5-R10-R18-oth-X000

PN2301Change of applicant

St.27 status event code:A-5-5-R10-R13-asn-PN2301

St.27 status event code:A-5-5-R10-R11-asn-PN2301

R18-X000Changes to party contact information recorded

St.27 status event code:A-5-5-R10-R18-oth-X000

P22-X000Classification modified

St.27 status event code:A-4-4-P10-P22-nap-X000

PN2301Change of applicant

St.27 status event code:A-5-5-R10-R13-asn-PN2301

St.27 status event code:A-5-5-R10-R11-asn-PN2301

R18-X000Changes to party contact information recorded

St.27 status event code:A-5-5-R10-R18-oth-X000

R18-X000Changes to party contact information recorded

St.27 status event code:A-5-5-R10-R18-oth-X000


[8]ページ先頭

©2009-2025 Movatter.jp