제 1 도는 게이트 전극의 선폭과 저항과의 관계를 도시한 그래프.1 is a graph showing the relationship between the line width of a gate electrode and a resistance.
제 2a 도 내지 제 2f 도는 본 발명에 의한 반도체 소자 제조 공정 단면도.2A to 2F are cross-sectional views of a semiconductor device manufacturing process according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘기판 2 : 필드산화막1: silicon substrate 2: field oxide film
3 : 게이트산화막 4 : 폴리실리콘막3: gate oxide film 4: polysilicon film
5 : 제 1 티타늄 박막 6 : LDD영역5: first titanium thin film 6: LDD region
7 : 산화막 8 : 스페이서7: oxide film 8: spacer
9 : 확산층 10 : 제 1 티타늄 실리사이드9 Diffusion layer 10 First titanium silicide
11 : 제 2 티타늄 박막 12 : 제 2 티타늄 실리사이드11: second titanium thin film 12: second titanium silicide
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 폴리실리콘 게이트 전극 위에 티타늄 실리사이드를 형성함과 동시에 확산층 위에도 티타늄 실리사이드를 형성한 트랜지스터를 제조함에 있어서, 확산층상의 티타늄 실리사이드의 두께와 게이트 전극상의 티타늄 실리사이드의 두께를 달리하여 트랜지스터의 특성을 향상 시킬 수 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, in the manufacture of a transistor in which titanium silicide is formed on a polysilicon gate electrode and titanium silicide is also formed on the diffusion layer, the thickness of the titanium silicide on the diffusion layer and the titanium silicide on the gate electrode By varying the thickness, the characteristics of the transistor can be improved.
종래의 자기정렬 실리사이드(self-aligned silicide) 기술은 확산층과 폴리실리콘 게이트 위에 동일한 두께의 티타늄을 증착한 후 열처리를 행하여 확산층과 폴리실리콘 게이트 전극 위에 동시에 티타늄 실리사이드를 형성하였다.In the conventional self-aligned silicide technology, the same thickness of titanium is deposited on the diffusion layer and the polysilicon gate, and then heat-treated to form titanium silicide on the diffusion layer and the polysilicon gate electrode.
그러나 최근 소자의 집적도 증가와 더불어 폴리실리콘 게이트의 폭이 줄어들고, 또한 확산층의 접합 깊이가 감소함에 따라서 실리사이드를 형성하기 위해 증착 하는 티타늄 박막의 두께가 제한되고 있다.However, the thickness of the titanium thin film deposited to form the silicide has been limited as the width of the polysilicon gate decreases and the junction depth of the diffusion layer decreases with the increase of the integration density of the device.
즉, 접합 깊이가 감소하기 때문에 확산층 위에 두꺼운 티타늄을 증착하면 열처리로 실리사이드를 형성할 때 확산층의 실리콘이 소모되며, 이로 인하여 접합 깊이가 얕은 경우 접합 누설전류가 증가하게 된다. 따라서 티타늄 실리사이드의 증착두께를 감소시켜야 한다. 그러나, 이 경우에는 폴리실리콘 게이트 전극 상에서 또 다른 문제가 발생하게 된다. 즉, 제 1 도에 도시된 바와 같이 폴리실리콘 게이트의 폭이 감소할수록, 이에 따라 폴리실리콘막 상에 형성되는 실리사이드막의 면적도 줄어들어 저항이 급격히 증가하게 되고, 본래 금속 접촉 저항을 감소시키기 위하여 사용하는 티타늄 실리사이드는 제 역할을 하지 못한다. 이것은 티타늄 실리사이드의 두께가 얇을수록 더욱 심각해진다. 이에 한정된 게이트 선폭 내에 가능한한 두꺼운 실리사이드막을 형성하는 것이 필요하다.That is, since the depth of the junction decreases, when thick titanium is deposited on the diffusion layer, silicon of the diffusion layer is consumed when the silicide is formed by heat treatment, and thus the junction leakage current increases when the junction depth is shallow. Therefore, the deposition thickness of titanium silicide should be reduced. However, in this case another problem arises on the polysilicon gate electrode. That is, as the width of the polysilicon gate is reduced as shown in FIG. Titanium silicide does not work. This becomes more serious the thinner the titanium silicide is. It is necessary to form the silicide film as thick as possible within the gate line width limited thereto.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 확산층위에는 얇은 두께의 티타늄 실리사이드를 형성하고 폴리실리콘 게이트위에는 두꺼운 티타늄 실리사이드를 형성할 수 있는 방법을 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a method of forming a thin titanium silicide on the diffusion layer and a thick titanium silicide on the polysilicon gate in order to solve the problems of the prior art as described above.
상기 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 게이트 산화막 및 폴리실리콘막을 형성하는 제 1 단계; 상기 폴리실리콘막 상에 제 1 고융점 금속막을 형성하는 제 2 단계; 상기 제 1 고융점 금속막 및 상기 폴리실리콘막을 패터닝하여 게이트 전극을 형성하는 제 3 단계; 상기 게이트 전극 양단의 상기 실리콘 기판 표면에 확산층 형성을 위한 이온주입을 공정을 실시하는 제 4 단계; 열처리를 실시하여, 상기 확산층을 형성함과 동시에 상기 제 1 고융점 금속막과 상기 폴리실리콘막을 반응시켜 상기 게이트 전극 상부에 제 1 실리사이드를 형성하는 제 5 단계; 및 상기 제 5 단계가 완료된 기판 전면에 제 2 고융점 금속막을 형성하고 열처리하여 상기 확산층 및 상기 제 1 실리사이드 상에 제 2 실리사이드를 형성함으로써 상기 확산층보다 상기 게이트 전극 상에 상대적으로 두꺼운 실리사이드를 형성하는 제 6 단계를 포함하는 반도체 소자 제조 방법을 제공한다.The present invention for achieving the above object, the first step of forming a gate oxide film and a polysilicon film on a silicon substrate; A second step of forming a first high melting point metal film on the polysilicon film; A third step of forming a gate electrode by patterning the first high melting point metal layer and the polysilicon layer; A fourth step of performing an ion implantation process for forming a diffusion layer on a surface of the silicon substrate across the gate electrode; Performing a heat treatment to form the diffusion layer and simultaneously react the first high melting point metal film with the polysilicon film to form first silicide on the gate electrode; And forming a second high melting point metal film on the entire surface of the substrate on which the fifth step is completed and heat treatment to form a second silicide on the diffusion layer and the first silicide to form a silicide thicker on the gate electrode than the diffusion layer. A semiconductor device manufacturing method comprising a sixth step is provided.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제 2a 도 내지 제 2f 도에 본 발명에 의한 트랜지스터 제조 방법을 공정순서에 따라 도시하였다.2A to 2F show a method of manufacturing a transistor according to the present invention in accordance with a process sequence.
먼저, 제 2a 도에 도시된 바와 같이 필드산화막(2)에 의해 소자형성영역과 소자분리영역으로 구분된 실리콘 기판(1) 상에 게이트 산화막(3)을 형성하고, 게이트 산화막(3) 상에 폴리실리콘막(4)을 증착하고 도핑한 다음, 폴리실리콘막 상에 고융점 금속막으로서, 예컨대 제 1 티타늄 박막(5)을 소정두께로 형성한다. 이때, 상기 제 1 티타늄 박막(5)을 형성하기 전에 상기 폴리실리콘막(4) 표면에 형성된 자연산화막을 100:1 BOE로 제거해 낸다.First, as shown in FIG. 2A, the gate oxide film 3 is formed on the silicon substrate 1 divided into the device formation region and the device isolation region by the field oxide film 2, and then on the gate oxide film 3. After the polysilicon film 4 is deposited and doped, the first titanium thin film 5, for example, as a high melting point metal film is formed on the polysilicon film to a predetermined thickness. At this time, before forming the first titanium thin film 5, the natural oxide film formed on the surface of the polysilicon film 4 is removed with 100: 1 BOE.
이어서, 제 2b 도에 도시된 바와 같이 상기 제 1 티타늄 박막(5) 상에 소정의 마스크(도시하지 않음)을 형성하고 이를 이용한 식각공정을 실시하여, 상기 제 1 티타늄 박막(5)과 폴리실리콘막(4)을 식각하여 폴리실리콘막(4)과 제 1 티타늄 박막(5)으로 이루어지는 게이트 전극을 형성한 후, 이온주입에 의해 LDD(lightly doped drain) 영역(6)을 형성한다.Subsequently, as shown in FIG. 2B, a predetermined mask (not shown) is formed on the first titanium thin film 5, and an etching process using the same mask is performed to perform the etching process. After the film 4 is etched to form a gate electrode made of the polysilicon film 4 and the first titanium thin film 5, a lightly doped drain (LDD) region 6 is formed by ion implantation.
다음으로, 제 2c 도에 도시된 바와 같이 기판 전면에 절연막으로서, 예컨대 산화막(7)을 형성한 후, 제 2d 도에 도시된 바와 같이 상기 산화막(7)을 전면식각하여 게이트 전극을 이루는 폴리실리콘막(4)과 제 1 티타늄 박막(5) 측면에 스페이서(8)를 형성한다. 상기 스페이서는 질화실리콘막으로 형성할 수도 있다.Next, as shown in FIG. 2C, polysilicon is formed as an insulating film on the entire surface of the substrate, for example, an oxide film 7, and then etched the oxide film 7 as a whole as shown in FIG. 2D to form a gate electrode. The spacer 8 is formed on the side of the film 4 and the first titanium thin film 5. The spacer may be formed of a silicon nitride film.
이어서, 이온주입을 실시한 후 열처리를 행하여 기판 소정영역에 확산층(9)을 형성한다. 이때, 제 1 티타늄 박막(5)은 상기 열처리 공정시 게이트 전극의 폴리실리콘막(4)과 반응하여 제 1 티타늄 실리사이드(10)를 형성하게 된다. 상기 열처리 공정은 아르곤 가스 분위기에서 행하여 티타늄 박막 표면에 질화티타늄이 형성되지 않도록 한다.Subsequently, after ion implantation, heat treatment is performed to form the diffusion layer 9 in the predetermined region of the substrate. At this time, the first titanium thin film 5 reacts with the polysilicon film 4 of the gate electrode during the heat treatment process to form the first titanium silicide 10. The heat treatment step is performed in an argon gas atmosphere so that titanium nitride is not formed on the surface of the titanium thin film.
이어서, 제 2e 도에 도시된 바와 같이 기판 전면에 제 2 티타늄박막(11)을 소정두께로 형성한 후 열처리 공정을 행하면, 제 2f 도에 도시된 바와 같이 상기 게이트 전극 위에 형성된 제 1 티타늄 실리사이드(10) 상부 및 상기 확산층(9) 상부에 증착된 티타늄이 그 하부의 실리콘들과 반응하여 제 2 티타늄 실리사이드(12)가 형성된다. 이때, 상기 제 2 티타늄 박막(11) 형성 전에 스퍼터에치를 퉁해 상기 확산층 표면에 형성된 자연산화막을 제거해내는 것이 바람직하다. 이후, 선택적 습식식각을 통하여 산화막 위의 잔류 티타늄막과 상기 열처리공정시 제 2 티타늄박막 표면에 형성되는 질화티타늄을 제거한 후, 재차 열처리를 행함으로써 저저항의 티타늄실리사이드막(12)을 형성한다. 이때, 상기 선택적 습식식각은 NH4OH:H2O2:H2O=1:1:5의 비율로 혼합된 용액을 사용하여 행하는 것이 바람직하다. 한편, 티타늄 대신에 고융점금속으로서 코발트를 사용하는 것도 가능한데, 이때는 상기 습식식각용액으로서 HCl:H2O2=3:1을 사용한다.Subsequently, as shown in FIG. 2E, when the second titanium thin film 11 is formed to a predetermined thickness on the entire surface of the substrate and then subjected to a heat treatment process, as shown in FIG. 2F, the first titanium silicide formed on the gate electrode ( 10) Titanium deposited on the top and the diffusion layer 9 is reacted with the silicon of the bottom to form a second titanium silicide 12. At this time, it is preferable to remove the natural oxide film formed on the surface of the diffusion layer by sputter etching before forming the second titanium thin film 11. Thereafter, the residual titanium film on the oxide film and the titanium nitride formed on the surface of the second titanium thin film during the heat treatment process are removed through selective wet etching, and then the heat treatment is performed again to form the low-temperature titanium silicide film 12. In this case, the selective wet etching is preferably performed using a solution mixed in a ratio of NH4 OH: H2 O2 : H2 O = 1: 1: 5. Meanwhile, cobalt may be used as the high melting point metal instead of titanium, in which case HCl: H2 O2 = 3: 1 is used as the wet etching solution.
상기와 같이 게이트 전극 상부에는 제 1 티타늄 박막으로 이루어진 제 1 티타늄 실리사이드(10)와 제 2 티타늄 박막으로 이루어진 제 2 티타늄 실리사이드(12)가 형성되므로 게이트 전극 상부는 두꺼운 티타늄실리사이드로 형성되며, 상기 확산층상에는 제 2 티타늄 박막만으로 이루어진 제 2 티타늄 실리사이드(12)가 형성되므로 그 두께가 게이트 전극 상부보다 얇게 된다.As described above, since the first titanium silicide 10 made of the first titanium thin film 10 and the second titanium silicide 12 made of the second titanium thin film are formed on the gate electrode, the gate electrode is formed of a thick titanium silicide, and the diffusion layer Since the second titanium silicide 12 made of only the second titanium thin film is formed on the top, the thickness thereof is thinner than that of the upper gate electrode.
이상에서 설명한 바와 같이 본 발명에 의하면, 자기정렬 실리사이드를 형성함에 있어서 폴리실리콘 게이트위에는 두꺼운 실리사이드를 형성하여 게이트 선폭의 감소에 따른 저항의 증가에 따른 열화를 방지하기 위하여 한정된 게이트 선폭내에 큰 면적의 실리사이드막를 형성하기 위하여 폴리 실리콘상에 가능한 두꺼운 티타늄 실리사이드막을 형성하고, 확산층 위에는 얇은 티타늄 실리사이드를 형성하여 접합누설 전류가 증가하지 않는 트랜지스터를 형성할 수 있다.As described above, according to the present invention, in forming the self-aligned silicide, a thick silicide is formed on the polysilicon gate to prevent deterioration due to an increase in resistance due to a decrease in the gate line width. In order to form a film, a thick titanium silicide film may be formed on polysilicon and a thin titanium silicide may be formed on the diffusion layer to form a transistor in which the junction leakage current does not increase.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백한 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope without departing from the spirit of the present invention. It is obvious to those who have knowledge.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023661AKR100223736B1 (en) | 1996-06-25 | 1996-06-25 | Method of manufacturing semiconductor device |
| JP16730497AJPH1065171A (en) | 1996-06-25 | 1997-06-24 | Manufacture of mos transistor |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023661AKR100223736B1 (en) | 1996-06-25 | 1996-06-25 | Method of manufacturing semiconductor device |
| Publication Number | Publication Date |
|---|---|
| KR100223736B1true KR100223736B1 (en) | 1999-10-15 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023661AExpired - LifetimeKR100223736B1 (en) | 1996-06-25 | 1996-06-25 | Method of manufacturing semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JPH1065171A (en) |
| KR (1) | KR100223736B1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880336B1 (en)* | 2002-06-29 | 2009-01-28 | 매그나칩 반도체 유한회사 | Manufacturing method of semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334866B1 (en)* | 1998-12-28 | 2002-10-25 | 주식회사 하이닉스반도체 | Transistor Formation Method of Semiconductor Device |
| JP2001237422A (en) | 1999-12-14 | 2001-08-31 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
| KR20020083795A (en)* | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | Method of fabricating MOS transistor using self-aligned silicide technique |
| KR100444720B1 (en)* | 2001-12-20 | 2004-08-16 | 동부전자 주식회사 | Method for manufacturing salicide layer of semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880336B1 (en)* | 2002-06-29 | 2009-01-28 | 매그나칩 반도체 유한회사 | Manufacturing method of semiconductor device |
| Publication number | Publication date |
|---|---|
| JPH1065171A (en) | 1998-03-06 |
| Publication | Publication Date | Title |
|---|---|---|
| US6200840B1 (en) | Method for producing PMOS devices | |
| US20020001935A1 (en) | Method of forming gate electrode in semiconductor device | |
| US6509264B1 (en) | Method to form self-aligned silicide with reduced sheet resistance | |
| US6699744B2 (en) | Method of forming a MOS transistor of a semiconductor device | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| KR100223736B1 (en) | Method of manufacturing semiconductor device | |
| KR100345364B1 (en) | Gate electrode formation method of semiconductor device | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| US5646056A (en) | Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor | |
| KR20050009482A (en) | Method of manufacturing a semiconductor device | |
| US20020013016A1 (en) | Method for fabricating semiconductor device | |
| JP2007027348A (en) | Semiconductor device and manufacturing method thereof | |
| KR100313089B1 (en) | Method for manufacturing semiconductor device | |
| KR100273320B1 (en) | Silicide Formation Method of Semiconductor Device_ | |
| KR0170436B1 (en) | Method of manufacturing mosfet | |
| KR100806136B1 (en) | Method of manufacturing semiconductor device with metal gate electrode | |
| US7572719B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6238958B1 (en) | Method for forming a transistor with reduced source/drain series resistance | |
| KR100702118B1 (en) | Manufacturing method of semiconductor device | |
| KR100927787B1 (en) | Semiconductor device manufacturing method | |
| KR0124642B1 (en) | Manufacture of semiconductor device | |
| KR100844929B1 (en) | Method of manufacturing semiconductor device with metal gate electrode | |
| KR100451756B1 (en) | Method for fabricating semiconductor device the same | |
| KR950008259B1 (en) | LDD manufacturing method of semiconductor device | |
| KR100245087B1 (en) | Device isolation insulating film formation method of semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application | Patent event code:PA01091R01D Comment text:Patent Application Patent event date:19960625 | |
| PA0201 | Request for examination | Patent event code:PA02012R01D Patent event date:19960625 Comment text:Request for Examination of Application | |
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection | Comment text:Notification of reason for refusal Patent event date:19981125 Patent event code:PE09021S01D | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | Patent event code:PE07011S01D Comment text:Decision to Grant Registration Patent event date:19990413 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | Comment text:Registration of Establishment Patent event date:19990712 Patent event code:PR07011E01D | |
| PR1002 | Payment of registration fee | Payment date:19990713 End annual number:3 Start annual number:1 | |
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee | Payment date:20020618 Start annual number:4 End annual number:4 | |
| PR1001 | Payment of annual fee | Payment date:20030620 Start annual number:5 End annual number:5 | |
| PR1001 | Payment of annual fee | Payment date:20040618 Start annual number:6 End annual number:6 | |
| PR1001 | Payment of annual fee | Payment date:20050620 Start annual number:7 End annual number:7 | |
| PR1001 | Payment of annual fee | Payment date:20060623 Start annual number:8 End annual number:8 | |
| PR1001 | Payment of annual fee | Payment date:20070614 Start annual number:9 End annual number:9 | |
| PR1001 | Payment of annual fee | Payment date:20080619 Start annual number:10 End annual number:10 | |
| PR1001 | Payment of annual fee | Payment date:20090618 Start annual number:11 End annual number:11 | |
| PR1001 | Payment of annual fee | Payment date:20100623 Start annual number:12 End annual number:12 | |
| PR1001 | Payment of annual fee | Payment date:20110622 Start annual number:13 End annual number:13 | |
| PR1001 | Payment of annual fee | Payment date:20120626 Start annual number:14 End annual number:14 | |
| FPAY | Annual fee payment | Payment date:20130620 Year of fee payment:15 | |
| PR1001 | Payment of annual fee | Payment date:20130620 Start annual number:15 End annual number:15 | |
| FPAY | Annual fee payment | Payment date:20140618 Year of fee payment:16 | |
| PR1001 | Payment of annual fee | Payment date:20140618 Start annual number:16 End annual number:16 | |
| FPAY | Annual fee payment | Payment date:20150617 Year of fee payment:17 | |
| PR1001 | Payment of annual fee | Payment date:20150617 Start annual number:17 End annual number:17 | |
| EXPY | Expiration of term | ||
| PC1801 | Expiration of term |